CN1574091A - 多级内存元件与其程序设计及读取方法 - Google Patents

多级内存元件与其程序设计及读取方法 Download PDF

Info

Publication number
CN1574091A
CN1574091A CN200410006005.1A CN200410006005A CN1574091A CN 1574091 A CN1574091 A CN 1574091A CN 200410006005 A CN200410006005 A CN 200410006005A CN 1574091 A CN1574091 A CN 1574091A
Authority
CN
China
Prior art keywords
multilevel memory
read
voltage
memory element
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410006005.1A
Other languages
English (en)
Other versions
CN100578668C (zh
Inventor
陈逸舟
卢志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1574091A publication Critical patent/CN1574091A/zh
Application granted granted Critical
Publication of CN100578668C publication Critical patent/CN100578668C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明是关于一种多级内存核心组件与其程序设计及读取方法，该多级内存核心组件包括一字符线(word line)及一位线(bit line)的多级内存核心(multilevel memory core)。上述多级内存核心也包括一个与上述字符线及位线电性通讯的核心单元(core cell)。上述核心单元包括一临界值变更材料(threshold changing material)。上述临界值变更材料被程序设计(programmed)以便定义多级储存，其中上述多级储存的每一级与一相对应的临界电压(threshold voltage)有关。也将说明用以读取上述多级内存核心的方法。

Description

多级内存元件与其程序设计及读取方法
技术领域
本发明涉及一种内存元件，特别是涉及一种程序设计一内存单元的临界值变更材料以允许多级数据储存的方法及其相关读取技术的多级内存元件与其程序设计及读取方法(MULTI-LEVEL MEMORY DEVICE AND METHODS FORPROGRAMMING AND READI NG THE SAME)。
与本发明相关申请案的互相参照：本申请案与下列的申请案有关：
(1)、美国专利申请日为2003年6月18日，申请号为10/465120号的专利申请案，名称为“调整内存单元的临界电压的方法”，其与本申请案同时提出申请；以及
(2)、美国专利申请日为2003年6月18日，申请号为10/464938号的专利申请案，名称为“无晶体管的随机存取内存”，其与本申请案同时提出申请。在此一并揭露上述这些相关申请案以作为参考。
背景技术
非晶体与晶体之硫属薄膜材料(chalcogenide)的电阻比典型上大于1000倍。因为这种差异，所以已经有人提出将电阻分为几个等级(stages)并利用此等级于多级储存。请参阅图1所示，是多级硫属薄膜材料随机存取内存(RAM)的电阻对电流的关系图。如线102所示，电阻随着每一电流增量而递增。可调整硫属薄膜材料的电阻，然而，有关经由电阻定义等级的缺点之一为难以读出电阻差异，这是因为多级应用的读出边际(sensing margin)很小，而高电阻等级的读出时间将很长。例如，假设有4种电阻状态，且其为5k、50k、500k以及5M奥姆(Ohm)，而用以读取一单元的电流通常为20微安(μA)。若施加0.1伏特(V)于一单元，且该单元的电阻是5k、50k、500k以及5M奥姆(Ohm)，则所读取的电流将分别是20微安(μA)、2微安(μA)、0.2微安(μA)(几乎无法读出)、20奈安(nA)(与噪声同一量级)。亦即，几乎不可能读出该级的所有状态。
由上述说明观之，经由电阻定义等级的现有多级(每单元有多重位)内存单元结构，其缺点之一为难以读出电阻差异，因此易造成读取数据之错误。因此，需要一种多级(每单元有多重位)内存单元结构与其程序设计及读取方法，该结构及读取方法具有易于读出多级的特性，使其可轻易侦测相关状态。
由此可见，上述现有的多级内存元件与其程序设计及读取方法仍存在有诸多的缺陷，而亟待加以进一步改进。为了解决现有的多级内存元件与其程序设计及读取方法的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的多级内存元件与其程序设计及读取方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的多级内存元件与其程序设计及读取方法，能够改进一般现有的多级内存元件与其程序设计及读取方法制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的多级内存元件与其程序设计及读取方法存在的缺陷，而提供一种新的多级内存元件与其程序设计及读取方法，所要解决的技术问题是使其在相对于根据电阻的模式，因为本发明的读取的读出边际非常大，所以可轻易侦测多级等级。读取上述电流足以提供辨识特性。
本发明的另一目的在于，提供一种多级内存元件与其程序设计及读取方法，所要解决的技术问题是使其相较于其它读取速度(亦即与读取电阻有关的速度)，本发明的读取速度较快从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种多级内存核心，该核心包括：一字符线；一位线；以及一核心单元，与该字符线及该位线电性通讯，该核心单元包括一临界值变更材料，该临界值变更材料被程序设计以便定义多级储存，其中每一该多级储存与一相对应的临界电压有关。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的多级内存核心，其中所述的核心更包括：一导引元件，与该核心单元电性通讯。
前述的多级内存核心，其中所述的导引元件是一存取晶体管。
前述的多级内存核心，其中所述的导引元件是一存取P-N二极管。
前述的多级内存核心，其中所述的导引元件是一双载子接合晶体管(BJT)。
前述的多级内存核心，其中每一该相对应的临界电压都不相同。
前述的多级内存核心，其中每一该相对应的临界电压与一相对应的电流相关。
前述的多级内存核心，其中所述的临界值变更材料是一硫属薄膜材料。
前述的多级内存核心，其中所述的多级内存核心的每一准位定义一状态，该状态藉由一电流差异来侦测。
前述的多级内存核心，其中所述的多级内存核心是一非挥发性随机存取内存。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种用以读取一多级内存元件的方法，该方法包括以下步骤：施加一读取电压至该多级内存元件；测定一个与该读取电压相关的电流的一状态；以及根据该电流测定该多级内存元件的一存取状态。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的用以读取一多级内存元件的方法，其中所述的读取电压大于一临界电压。
前述的用以读取一多级内存元件的方法，其中施加一读取电压至该多级内存元件的步骤包括：若与该电压相关的该电流的该状态是一导通状态则施加一个不同的读取电压至该多级内存元件。
前述的用以读取一多级内存元件的方法，该方法更包括：程序设计该多级内存元件。
前述的用以读取一多级内存元件的方法，其中所述的程序设计该多级内存元件的步骤包括：施加一个介于大约0.1伏特与20伏特之间的电压。
前述的用以读取一多级内存元件的方法，其中所述的其中施加介于大约0.1伏特与20伏特之间的电压的步骤包括：施加该电压的持续时间介于大约1奈秒(ns)与1000奈秒(ns)之间。
前述的用以读取一多级内存元件的方法，其中所述的多级内存元件是一非挥发性内存元件。
前述的用以读取一多级内存元件的方法，其中所述的程序设计该多级内存元件的步骤包括：启动一导引晶体管。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种用以读取一多级内存元件的多级的方法，该方法包括以下步骤：施加一电压至该多级内存元件的一临界值变更材料；以及读出一个有关该电压的电流以辨别每一该多级。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的用以读取一多级内存元件的多级的方法，该方法更包括：施加一其它电压；读出一个有关该其它电压的电流；以及计算一电流差异。
前述的用以读取一多级内存元件的多级的方法，其中所述的电流差异是一个有关该电压的该电流与有关该其它电压的该电流之间的差异。
前述的用以读取一多级内存元件的多级的方法，其中所述的临界值变更材料是一硫属薄膜材料。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
总体而言，本发明提供一种能够经由使用临界值变更材料来定义每单元的多重位的内存单元结构。
根据本发明的一观点，本发明提供一种多级内存核心。上述多级内存核心包括一字符线及一位线，也包括一个与上述字符线及位线电性通讯的核心单元。上述核心单元包括一临界值变更材料。上述临界值变更材料被程序设计以便定义多级储存，其中上述多级储存的每一级与一相对应的临界电压有关。
在一实施例中，藉由施加不同的能量脉冲至上述临界值变更材料来程序设计上述临界值变更材料。在另一实施例中，经由施加不同的能量脉冲来调整上述的电压临界值。
根据本发明的另一观点，本发明又提供一种用以读取一多级内存元件的方法。该方法包括施加一读取电压至上述多级内存元件。然后，测定一个与上述读取电压相关的电流的状态。其次，根据上述电流测定上述多级内存元件的存取状态。
在一实施例中，在读取之前先程序设计上述多级内存元件。上述程序设计包括经由施加变动的能量脉冲来调整一电压临界值。
根据本发明的又另一观点，本发明还提供一种用以读取一多级内存元件的多级的方法。该方法起初施加一电压至上述多级内存元件的一临界值变更材料。然后，读出有关上述电压的电流以辨别上述多级的每一级。
对于熟习此技艺者显而易见的是，上述读取本发明的多级内存元件的方法可应用于许多内存/固态元件应用。上述读取方法的显著优点之一为相对于读出电阻当读取电流时可获得速度及读出边际。
上述一般总体概括说明以及下面的详细说明，仅用以举例解释本发明而非用以限定本发明，因此本发明的权利保护范围应当视所附的权利要求保护范围所界定的为准。
经由上述可知，本发明是关于一种多级内存核心组件与其程序设计及读取方法，该多级内存核心组件包括一字符线(word line)及一位线(bitline)的多级内存核心(multilevel memory core)。上述多级内存核心也包括一个与上述字符线及位线电性通讯的核心单元(core cell)。上述核心单元包括一临界值变更材料(threshold changing material)。上述临界值变更材料被程序设计(programmed)以便定义多级储存，其中上述多级储存的每一级与一相对应的临界电压(threshold voltage)有关。也将说明用以读取上述多级内存核心的方法。
借由上述技术方案，本发明可解决的技术问题是使其在相对于根据电阻的模式，因为本发明的读取的读出边际非常大，所以可轻易侦测多级等级。读取上述电流足以提供辨识特性。
本发明可解决的技术问题是使其相较于其它读取速度(亦即与读取电阻有关的速度)，本发明的读取速度较快从而更加适于实用，且具有产业上的利用价值。
综上所述，本发明的特殊结构的多级内存元件与其程序设计及读取方法，具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的多级内存元件与其程序设计及读取方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是多级硫属薄膜材料随机存取内存(RAM)的电阻对电流的关系图。
图2是典型硫属薄膜材料内存数组的一部分的简要示意图。
图3是绘示正规化电流(I)-正规化电压(V)曲线图，其中施加不同的程序设计脉冲至一临界值变更材料以便定义不同的临界电压。
图4是一种用以读取与临界值变更材料相关的多级状态的方法的流程图。
图5是参照图4说明另一种用以读取临界值变更材料的多级状态的方法的流程图。
102：电阻对电流的关系曲线        104：晶体管元件
106：硫属薄膜材料元件            108a：字符线
108b：字符线                     110a：位线
110b：位线                       112：内存数组部分
114：当临界电压Vth为Vth1时硫属薄膜材料的正规化电流(I)-正规化电压(V)曲线
116：当临界电压Vth为Vth2时硫属薄膜材料的正规化电流(I)-正规化电压(V)曲线
118：当临界电压Vth为Vth3时硫属薄膜材料的正规化电流(I)-正规化电压(V)曲线
120：当临界电压Vth为Vth4时硫属薄膜材料的正规化电流(I)-正规化电压(V)曲线
122：以读取电压Vb测量电流I         124：状态1或状态2
126：以读取电压Va测量电流I         128：状态1
130：状态2                         132：状态3或状态4
134：以读取电压Vc测量电流I         136：状态3
138：状态4                         140：以读取电压Va测量电流I
142：状态2、状态3或状态4           144：以读取电压Vb测量电流I
146：状态3或状态4                  148：以读取电压Vc测量电流I
150  状态3                         152：状态1
154：状态2                         156：状态4
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的多级内存元件与其程序设计及读取方法其具体结构、方法、步骤、特征及其功效，详细说明如后。
现在将参照附图详细说明本发明的较佳实施例。图1已经在上述先前现有技术部分的段落中予以说明。
根据本发明，藉由施加不同的能量脉冲来获得与一临界值变更材料相关的临界电压，以便定义不同的临界电压。在一实施例中，上述的临界值变更材料是一硫属薄膜材料。有关能够变更临界电压Vth的材料的临界电压Vth调整的更进一步信息，揭露于美国申请日为2003年6月18日，申请号为10/465120号，名称为“调整内存单元的临界电压的方法”的专利申请案内，其与本申请案同时提出申请。在此一并揭露该相关申请案以作为各种目的的参考。超过上述临界电压时，可以辨别与每一等级相关的电流。因此，藉由读出上述电流可以测定相对应的状态。因此，在一内存核心单元之内可能有多重状态，并且这些不同的状态对应于所读出的电流。
请参阅图2所示，是典型硫属薄膜材料内存数组的一部分的简要示意图。内存数组部分112，包括字符线108a及108b、位线110a及110b、晶体管元件104、以及硫属薄膜材料元件106。晶体管元件104的作用如同一导引(steering)元件(亦即一存取晶体管)，其提供从相对应的字符线及位线到硫属薄膜材料元件106的存取路径。举例来说，晶体管元件104可能是一存取P-N二极管、一双载子接合晶体管(BJT)、或其它适合的晶体管。应当注意的是，硫属薄膜材料元件106的作用如同一内存元件。
请参阅图3所示，是绘示正规化电流(I)-正规化电压(V)曲线图，其中施加不同的程序设计脉冲至一临界值变更材料，以便定义不同的临界电压。如上述相关申请案(美国申请日为2003年6月18日而申请号为10/465120号的申请案)所说明的，硫属薄膜材料的临界电压Vth可藉由施加能量至上述薄膜来调整。因此，在单一内存核心单元之内可能有不同的临界电压Vth。为了程序设计一单元，可能启动所选择的单元的导引晶体管并且施加某个能量脉搏至此单元。上述能量脉搏与某个期间及样式相关。例如，为了程序设计一单元可能施加一个从0.1伏特(V)到20伏特(V)的电压。在一实施例中，上述期间可能从1奈秒(ns)到1000奈秒(ns)。任何熟习此技艺者将了解不同的程序设计脉冲导致不同的临界电压Vth。图3所绘示的各种状态与四个临界电压Vth有关。亦即，Vth1与第一状态有关，Vth2与第二状态有关，Vth3与第三状态有关，而Vth4与第四状态有关。
下列表1提供了一个与图3所绘示的四种状态相关的真值表(truthtable)。由表1中可以看出，当读取电压Va介于Vth1与Vth2之间时定义状态1。当读取电压Vb介于Vth2与Vth3之间时定义状态1及2。当读取电压Vc介于Vth3与Vth4之间时定义状态1、2、以及3。当读取电压Vd大于Vth4时定义状态1、2、3、以及4。
表1
状态 1 2 3 4
    读取电压Vth     Vth1     Vth2     Vth3     Vth4
    Vth1＜Va＜Vth2     导通     断流     断流     断流
    Vth2＜Vb＜Vth3     导通     导通     断流     断流
    Vth3＜Vc＜Vth4     导通     导通     导通     断流
    Vth4＜Vd     导通     导通     导通     导通
请参阅图4所示，是一种用以读取与临界值变更材料相关的多级状态的方法的流程图。该方法开始于测定操作122，其中以读取电压Vb来测量电流。若上述电流是高电流(导通)，则该方法推进至操作124，其中相关状态为状态1或状态2。然后该方法推进至测定操作126，其中以读取电压Va来测量电流。若上述电流是高电流(导通)，则相关状态为状态1，如同逻辑框128所示。若测定操作126所测量的电流是低电流(断流)，则这表示其为状态2，如同逻辑框130所示。回到测定操作122，若以Vb所测量的电流是低电流(断流)，则这表示其为状态3或4，如同逻辑框132所示。然后该方法推进至测定操作134，其中以读取电压Vc来测量电流。若以Vc所测量的电流是高电流(导通)，则这表示其为状态3，如同逻辑框136所示。若以Vc所测量的电流是低电流(断流)，则在此的相关状态为状态4，如同逻辑框138所示。
请参阅图5所示，是参照图4说明另一种用以读取临界值变更材料的多级状态的方法的流程图。该方法开始于测定操作140，其中以读取电压Va来测量电流。若上述与读取电压Va相关的电流是高电流(导通)，则该方法推进至操作142，其中相关状态为状态2、3或4。然后该方法推进至测定操作144，其中以读取电压Vb来测量电流。若上述与Vb相关的电流是高电流(导通)，则这表示其为状态3或状态4，如同逻辑框146所示。然后该方法推进至测定操作148，其中以读取电压Vc来测量电流。若以Vc所测量的电流是高电流(导通)，则这表示其为状态3，如同逻辑框150所示。若在测定操作148所测量的电流是低电流(断流)，则这表示其为状态4，如同逻辑框156所示。若在测定操作144以Vb所测量的电流是低电流(断流)，则这表示其为状态2，如同逻辑框154所示。回到测定操作140，若以Va所测量的电流是低电流(断流)，则这表示其为状态1，如同逻辑框152所示。
总而言之，在此说明一种多级硫属薄膜材料内存。上述多级数据根据不同的临界电压来储存。在一实施例中，上述的临界电压藉由施加不同的能量脉冲来调整，在此已经纳入有关施加不同的能量脉冲以调整临界电压的更进一步信息以作为参考。此外，已经讨论两种读取方法。应注意的是对于上述读取方法的任一种其读取电压应高于临界电压。因此，藉由改变临界值变更材料的临界电压，可提供一种多级内存。如上所述，在本发明的一实施例可获得一种多级非挥发性随机存取内存。相对于根据电阻的模式，因为本发明的读取的读出边际非常大，所以可轻易侦测多级等级。读取上述电流足以提供辨识特性。并且，相较于其它读取速度(亦即与读取电阻有关的速度)，本发明的读取速度较快。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (22)

1、一种多级内存核心，其特征在于该核心包括：
一字符线；
一位线；以及
一核心单元，与该字符线及该位线电性通讯，该核心单元包括一临界值变更材料，该临界值变更材料被程序设计以便定义多级储存，其中每一该多级储存与一相对应的临界电压有关。
2、根据权利要求1所述的多级内存核心，其特征在于其中所述的核心更包括：一导引元件，与该核心单元电性通讯。
3、根据权利要求2所述的多级内存核心，其特征在于其中所述的导引元件是一存取晶体管。
4、根据权利要求2所述的多级内存核心，其特征在于其中所述的导引元件是一存取P-N二极管。
5、根据权利要求2所述的多级内存核心，其特征在于其中所述的导引元件是一双载子接合晶体管(BJT)。
6、根据权利要求1所述的多级内存核心，其特征在于其中每一该相对应的临界电压都不相同。
7、根据权利要求1所述的多级内存核心，其特征在于其中每一该相对应的临界电压与一相对应的电流相关。
8、根据权利要求1所述的多级内存核心，其特征在于其中所述的临界值变更材料是一硫属薄膜材料。
9、根据权利要求1所述的多级内存核心，其特征在于其中所述的多级内存核心的每一准位定义一状态，该状态藉由一电流差异来侦测。
10、根据权利要求1所述的多级内存核心，其特征在于其中所述的多级内存核心是一非挥发性随机存取内存。
11、一种用以读取一多级内存元件的方法，其特征在于该方法包括以下步骤：
施加一读取电压至该多级内存元件；
测定一个与该读取电压相关的电流的一状态；以及
根据该电流测定该多级内存元件的一存取状态。
12、根据权利要求11所述的用以读取一多级内存元件的方法，其特征在于其中所述的读取电压大于一临界电压。
13、根据权利要求11所述的用以读取一多级内存元件的方法，其特征在于其中施加一读取电压至该多级内存元件的步骤包括：若与该电压相关的该电流的该状态是一导通状态则施加一个不同的读取电压至该多级内存元件。
14、根据权利要求11所述的用以读取一多级内存元件的方法，其特征在于该方法更包括：程序设计该多级内存元件。
15、根据权利要求14所述的用以读取一多级内存元件的方法，其特征在于其中所述的程序设计该多级内存元件的步骤包括：施加一个介于大约0.1伏特与20伏特之间的电压。
16、根据权利要求15所述的用以读取一多级内存元件的方法，其特征在于其中施加介于大约0.1伏特与20伏特之间的电压的步骤包括：施加该电压的持续时间介于大约1奈秒(ns)与1000奈秒(ns)之间。
17、根据权利要求11所述的用以读取一多级内存元件的方法，其特征在于其中所述的多级内存元件是一非挥发性内存元件。
18、根据权利要求14所述的用以读取一多级内存元件的方法，其特征在于其中所述的程序设计该多级内存元件的步骤包括：启动一导引晶体管。
19、一种用以读取一多级内存元件的多级的方法，其特征在于该方法包括以下步骤：
施加一电压至该多级内存元件的一临界值变更材料；以及
读出一个有关该电压的电流以辨别每一该多级。
20、根据权利要求19所述的用以读取一多级内存元件的多级的方法，其特征在于该方法更包括：
施加一其它电压；
读出一个有关该其它电压的电流；以及
计算一电流差异。
21、根据权利要求20所述的用以读取一多级内存元件的多级的方法，其特征在于其中所述的电流差异是一个有关该电压的该电流与有关该其它电压的该电流之间的差异。
22、根据权利要求19所述的用以读取一多级内存元件的多级的方法，其特征在于其中所述的临界值变更材料是一硫属薄膜材料。
CN200410006005A 2003-06-18 2004-02-25 多级内存元件与其程序设计及读取方法 Expired - Lifetime CN100578668C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/465,012 US7180767B2 (en) 2003-06-18 2003-06-18 Multi-level memory device and methods for programming and reading the same
US10/465,012 2003-06-18

Publications (2)

Publication Number Publication Date
CN1574091A true CN1574091A (zh) 2005-02-02
CN100578668C CN100578668C (zh) 2010-01-06

Family

ID=33418170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410006005A Expired - Lifetime CN100578668C (zh) 2003-06-18 2004-02-25 多级内存元件与其程序设计及读取方法

Country Status (6)

Country Link
US (1) US7180767B2 (zh)
EP (1) EP1489623B1 (zh)
JP (1) JP5611499B2 (zh)
CN (1) CN100578668C (zh)
DE (1) DE60324117D1 (zh)
TW (1) TWI223258B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326206A (zh) * 2009-02-24 2012-01-18 国际商业机器公司 抵消阻抗漂移效应的存储器读取方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308067B2 (en) 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
US7138687B2 (en) * 2004-01-26 2006-11-21 Macronix International Co., Ltd. Thin film phase-change memory
JP2008515127A (ja) 2004-09-30 2008-05-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラム可能な抵抗を備えるメモリセルを有する集積回路、及び、プログラム可能な抵抗を備えるメモリセルをアドレス指定するための方法
US8116159B2 (en) 2005-03-30 2012-02-14 Ovonyx, Inc. Using a bit specific reference level to read a resistive memory
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
US20070267620A1 (en) * 2006-05-18 2007-11-22 Thomas Happ Memory cell including doped phase change material
US8084799B2 (en) * 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
US20080019257A1 (en) * 2006-07-18 2008-01-24 Jan Boris Philipp Integrated circuit with resistivity changing material having a step-like programming characteristitic
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
KR100887069B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
US7881100B2 (en) * 2008-04-08 2011-02-01 Micron Technology, Inc. State machine sensing of memory cells
US20100090189A1 (en) * 2008-09-15 2010-04-15 Savransky Semyon D Nanoscale electrical device
US7885101B2 (en) * 2008-12-29 2011-02-08 Numonyx B.V. Method for low-stress multilevel reading of phase change memory cells and multilevel phase change memory
KR101057725B1 (ko) * 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US9281061B2 (en) 2012-09-19 2016-03-08 Micron Technology, Inc. Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit
KR102157357B1 (ko) * 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
JP2016033843A (ja) * 2014-07-31 2016-03-10 株式会社東芝 不揮発性記憶装置およびその駆動方法
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10546632B2 (en) * 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10381075B2 (en) 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US11302390B2 (en) * 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US4199692A (en) * 1978-05-16 1980-04-22 Harris Corporation Amorphous non-volatile ram
JP3454821B2 (ja) * 1991-08-19 2003-10-06 エナージー・コンバーション・デバイセス・インコーポレーテッド 電気的に消去可能な、直接重ね書き可能なマルチビット単セルメモリ素子およびそれらから作製したアレイ
US5508958A (en) * 1994-09-29 1996-04-16 Intel Corporation Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
JP3930074B2 (ja) * 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
US5812441A (en) * 1996-10-21 1998-09-22 Micron Technology, Inc. MOS diode for use in a non-volatile memory cell
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
WO2000048196A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6590807B2 (en) * 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
JP2003100084A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 相変化型不揮発性記憶装置
EP1324345A1 (en) * 2001-12-27 2003-07-02 STMicroelectronics S.r.l. Single supply voltage, nonvolatile memory device with cascoded column decoding
DE60137788D1 (de) * 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326206A (zh) * 2009-02-24 2012-01-18 国际商业机器公司 抵消阻抗漂移效应的存储器读取方法
CN102326206B (zh) * 2009-02-24 2014-10-15 国际商业机器公司 抵消阻抗漂移效应的存储器读取方法

Also Published As

Publication number Publication date
DE60324117D1 (de) 2008-11-27
TW200501160A (en) 2005-01-01
CN100578668C (zh) 2010-01-06
TWI223258B (en) 2004-11-01
JP5611499B2 (ja) 2014-10-22
US20040257854A1 (en) 2004-12-23
JP2005012186A (ja) 2005-01-13
EP1489623B1 (en) 2008-10-15
EP1489623A1 (en) 2004-12-22
US7180767B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
CN1574091A (zh) 多级内存元件与其程序设计及读取方法
CN1119835C (zh) 对非易失性存贮器编程的方法
CN1104010C (zh) 一种用来对非易失存储单元编程的方法
CN1096118C (zh) 中间电位产生电路
CN1499526A (zh) 半导体存储装置及其制造方法
CN1183546C (zh) 无损读出磁阻随机存取存储器的存储单元的方法和装置
CN1619701A (zh) 用于测量与非闪存装置的门限电压的方法
CN1726562A (zh) Cmis型半导体非易失存储电路
CN1145971C (zh) 非易失性半导体存储器件
CN1797608A (zh) 电荷陷入非易失存储单元的程序化方法
EP2188811B1 (en) Reducing noise in semiconductor devices
CN1143814A (zh) 非易失存储器及其编程方法
CN1447457A (zh) 集成电路装置及神经元
CN101053039A (zh) 具有可变电阻特性的存储装置的控制
CN1130727C (zh) 用分布式学习方法对闪速存储器编程
CN1516196A (zh) 半导体存储器
CN1303099A (zh) 铁电存储器单元自校准装置
CN1909113A (zh) 用于感测存储单元的状态的方法和装置
CN1615527A (zh) 半导体集成电路
CN1509477A (zh) 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置
CN1610124A (zh) 集成电路元件与位元组抹除的方法
CN101034589A (zh) 在非易失性存储元件中减少编程干扰的装置及其方法
CN1892913A (zh) 驱动存储器设备的字线的电路和方法
DE102021115236A1 (de) Signalerhaltung im mram während des lesens
CN1516189A (zh) 半导体存储器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100106