CN1574067A - 记忆体核心,存取其晶胞和读取硫硒碲玻璃记忆体的方法 - Google Patents
记忆体核心,存取其晶胞和读取硫硒碲玻璃记忆体的方法 Download PDFInfo
- Publication number
- CN1574067A CN1574067A CN200310115242.7A CN200310115242A CN1574067A CN 1574067 A CN1574067 A CN 1574067A CN 200310115242 A CN200310115242 A CN 200310115242A CN 1574067 A CN1574067 A CN 1574067A
- Authority
- CN
- China
- Prior art keywords
- structure cell
- memory
- bias voltage
- core structure
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000011521 glass Substances 0.000 title claims abstract description 71
- 229910052714 tellurium Inorganic materials 0.000 title claims abstract description 71
- ZQRRBZZVXPVWRB-UHFFFAOYSA-N [S].[Se] Chemical compound [S].[Se] ZQRRBZZVXPVWRB-UHFFFAOYSA-N 0.000 title claims description 68
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 title claims description 68
- 239000000463 material Substances 0.000 claims abstract description 55
- 238000012163 sequencing technique Methods 0.000 claims description 61
- 239000000725 suspension Substances 0.000 claims description 22
- 238000004891 communication Methods 0.000 claims description 7
- 238000003491 array Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明是关于一种记忆体核心，存取其晶胞和读取硫硒碲玻璃记忆体的方法，该记忆体核心包括一字元线与一位元线，记忆体核心也包括一核心晶胞，电性通讯于该字元线与该位元线。该核心晶胞包括一临界值可变式材质。可程序化该临界值可变式材质以根据馈入至该字元线的一偏压来存取该核心晶胞。其可免去存取晶体管，同时也简化了解码逻辑。本发明也提供了存取一记忆体核心晶胞的方法，可避免发生用于程序化记忆体核心的电流/电压比操作电流/电压高得多的问题，可直接通过程序化核心晶胞来完成核心晶胞存取。该读取硫硒碲玻璃记忆体的方法可不需要提供核心晶胞存取的存取晶体管，亦即当核心晶胞并用硫硒碲玻璃材质时，可通过程序化核心晶胞来完成核心晶胞存取。
Description
技术领域
本发明涉及一种记忆体装置，特别是涉及一种不需要存取晶体管的记忆体晶胞(cell)结构的记忆体核心，存取其晶胞和读取硫硒碲玻璃记忆体的方法。
背景技术
传统的记忆体晶胞包括一导向(steer)晶体管，比如一或多晶体管，以存取各晶胞。该存取晶体管，也可为二极管，可提供该记忆体晶胞的字元线对位元线存取。亦即，该存取晶胞当成传导闸以提供该字元线对位元线的存取以对记忆体晶胞读/写数据。对于传统包括导向晶体管的硫硒碲玻璃(chalcogenide)记忆体晶胞(Ovonic unified memory，OUM)而言，用于程序化该硫硒碲玻璃记忆体晶胞的电流/电压对操作电流/电压而言相当高。
然而，也就是因为现有的硫硒碲玻璃记忆体晶胞的电流/电压对操作电流/电压而言相当高，所以该存取晶体管无法处理程序化电压，因而限制可用于程序化的电流，因为高电流可能会损坏当成该记忆体晶胞的存取晶体管的晶体管或二极管。
由此可见，上述现有的记忆体核心，存取记忆体核心晶胞的方法和读取硫硒碲玻璃记忆体的方法仍存在有诸多的缺陷，而亟待加以进一步改进。为了解决记忆体核心存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的记忆体核心，存取记忆体核心晶胞的方法和读取硫硒碲玻璃记忆体的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，积极加以研究创新，以期创设一种新型的无晶体管随机存取记忆体，能够改进一般现有的记忆体核心，存取记忆体核心晶胞的方法和读取硫硒碲玻璃记忆体的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的记忆体核心存在的缺陷，而提供一种新的记忆体核心，所要解决的技术问题是导因于传统的记忆体晶胞都需要有晶体管而使得用于程序化记忆体核心的电流/电压比操作电流/电压高得多的问题，可以免去存取晶体管，同时也简化了解码逻辑，从而更加适于实用，且具有产业的利用价值。
本发明的另一目的在于，提供一种存取记忆体核心晶胞的方法，所要解决的技术问题是使其可以避免发生用于程序化记忆体核心的电流/电压比操作电流/电压高得多的问题，而可直接通过程序化核心晶胞来完成核心晶胞存取。
本发明的再一目的在于，提供一种读取硫硒碲玻璃记忆体的方法，所要解决的技术问题是使其不需要提供核心晶胞存取的存取晶体管。亦即，当核心晶胞并用硫硒碲玻璃材质时，可通过程序化核心晶胞来完成核心晶胞存取。通过程序化核心晶胞来完成核心晶胞存取。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种记忆体核心，其包括：一字元线；一位元线；以及一核心晶胞，电性通讯于该字元线与该位元线，该核心晶胞包括一临界值可变式材质，程序化该临界值可变式材质以根据馈入至该字元线的一偏压来存取该核心晶胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体核心，其中所述的核心晶胞是架构成提供一非挥发性记忆体。
前述的记忆体核心，其中所述的临界值可变式材质是一硫硒碲玻璃材质。
前述的记忆体核心，其中所述的核心晶胞是当成一导向装置与一储存装置。
前述的记忆体核心，其中所述的临界值可变式材质可由一浮接法与一偏压法之一来程序化。
前述的记忆体核心，其中所述的浮接法有关于馈入一基准偏压于该字符在线而剩余字元线为浮接态。
前述的记忆体核心，其更包括该基准偏压为0伏特。
前述的记忆体核心，其中所述的偏压法有关于馈入一基准偏压于该字符在线，馈入一预先决定的程序化偏压于该位在线，及馈入介于该基准偏压与一低临界电压的一偏压于一剩余字元线与一位在线。
前述的记忆体核心，其中馈入该剩余字元线与该位在线的偏压电压是该程序化偏压减该基准偏压的值的一半、该程序化偏压减该基准偏压的值的1/3与该程序化偏压减该基准偏压的值的2/3其中之一。
前述的记忆体核心，其中所述的临界值可变式材质可由一浮接法与一偏压法之一来读取。
前述的记忆体核心，其更包括该基准偏压为0伏特。
前述的记忆体核心，其中所述的核心晶胞是一核心晶胞阵列的一核心晶胞，各核心晶胞利用该临界值可变式材质的对电流的开关特性以决定对各核心晶胞的信号存取。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种存取一记忆体核心晶胞的方法，其包括：决定存取一记忆体核心晶胞的一临界电压；程序化该记忆体核心晶胞的一临界值可变式材质以在该临界电压存取该记忆体核心晶胞；馈入一偏压至一字元线以通讯于该记忆体核心晶胞；以及如果该偏压至少大于该临界电压，存取该记忆体核心晶胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的存取一记忆体核心晶胞的方法，其中所述的程序化该记忆体核心晶胞的一临界值可变式材质以在该临界电压存取该记忆体核心晶胞的该步骤包括：应用一浮接法。
前述的存取一记忆体核心晶胞的方法，其中所述的程序化该记忆体核心晶胞的一临界值可变式材质以在该临界电压存取该记忆体核心晶胞的该步骤包括：应用一偏压法。
前述的存取一记忆体核心晶胞的方法，其更包括：如果该偏压低于该临界电压，拒绝存取该记忆体核心晶胞。
前述的存取一记忆体核心晶胞的方法，其中所述的临界值可变式材质是一硫硒碲玻璃材质。
前述的存取一记忆体核心晶胞的方法，其中所述的核心晶胞是一非挥发性记忆体。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种读取一硫硒碲玻璃记忆体的方法，其包括以下步骤：馈入一读取偏压至一字元线，该读取偏压是用以直接存取该硫硒碲玻璃记忆体；馈入一基准偏压于有关于该字元线的一位元线；以及读取存于该硫硒碲玻璃记忆体内的一值。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的读取一硫硒碲玻璃记忆体的方法，其更包括维持剩余字元线及剩余位元线于一浮接态。
前述的读取一硫硒碲玻璃记忆体的方法，其更包括馈入一偏压电压于剩余字元线及剩余位元线。
前述的读取一硫硒碲玻璃记忆体的方法，其中所述的偏压电压低于一临界电压。
前述的读取一硫硒碲玻璃记忆体的方法，其中所述的偏压电压是该读取偏压减基准偏压的值的一半，该读取偏压减基准偏压的值的1/3或该偏压减基准偏压的值的2/3之一。
前述的读取一硫硒碲玻璃记忆体的方法，其更包括：该基准偏压为0伏特。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
广泛地说，本发明利用当程序化后可当成导向元件的临界值可变式材质，可不需要用于一般存取记忆体核心的当成导向元件的存取晶体管。
根据本发明的一观点，本发明提供一种记忆体核心。该记忆体核心包括：一字元线与一位元线，也包括电性通讯于该字元线与该位元线的一核心晶胞。该核心晶胞包括一临界值可变式材质。可程序化该临界值可变式材质以根据馈入至该字元线的一电压来存取该核心晶胞。
在一实施例中，该临界值可变式材质有关于晶体管相似特性，使得该核心晶胞可当成一导向装置与一储存装置。在一实施例中，该临界值可变式材质可由一浮接法与一偏压法之一来程序化。
根据本发明的另一观点，本发明又提供一种存取一记忆体核心晶胞的方法。该方法是先决定存取一记忆体核心晶胞的一临界电压。接着，程序化该记忆体核心晶胞之一临界值可变式材质以在该临界电压存取该记忆体核心晶胞。其次，馈入一电压至一字元线以通讯于该记忆体核心晶胞。如果该电压至少等同于该临界电压，存取该记忆体核心晶胞。
根据本发明的另一观点，本发明还提供一种读取一硫硒碲玻璃记忆体的方法。该方法先馈入一读取电压至一字元线。该读取电压是用以直接存取该硫硒碲玻璃记忆体。接着，馈入一0偏压于有关于该字元线之一位元线。其次，读取存于该硫硒碲玻璃记忆体内之一值。
对习知此技术人员而言，本发明的调整Vth的方法可以应用至各种记忆体/固态装置。此种记忆体核心的明显优点之一是，可以避免使用当成记忆体核心晶胞的信号的导向元件的存取晶体管。
经由上述可知，本发明是一种记忆体核心，存取其晶胞和读取硫硒碲玻璃记忆体的方法，其中该记忆体核心包括一字元线与一位元线，该记忆体核心也包括一核心晶胞。电性通讯于该字元线与该位元线。该核心晶胞包括一临界值可变式材质。可程序化该临界值可变式材质以根据馈入至该字元线的一偏压来存取该核心晶胞。本发明也描述了存取一记忆体核心晶胞的方法。
借由上述技术方案，本发明的记忆体核心，导因于传统的记忆体晶胞都需要有晶体管而使得用于程序化记忆体核心的电流/电压比操作电流/电压高得多的问题，而可免去存取晶体管，同时也简化了解码逻辑。本发明的存取记忆体核心晶胞的方法，可以避免发生用于程序化记忆体核心的电流/电压比操作电流/电压高得多的问题，而可直接通过程序化核心晶胞来完成核心晶胞存取。本发明的读取硫硒碲玻璃记忆体的方法，可以不需要提供核心晶胞存取的存取晶体管。亦即，当核心晶胞并用硫硒碲玻璃材质时，可通过程序化核心晶胞来完成核心晶胞存取。通过程序化核心晶胞来完成核心晶胞存取。
综上所述，本发明不需要提供核心晶胞存取的存取晶体管。亦即，当核心晶胞并用临界值可变式材质(比如硫硒碲玻璃材质)时，可以通过程序化核心晶胞来完成核心晶胞存取。在本质上，通过临界值可变式材质的程序化可完成导向元件。习知此技者可知，免去存取晶体管也简化了解码逻辑，因此不再需要存取晶体管的信号。其具有上述诸多优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的记忆体核心具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是在不同Vth下，硫硒碲玻璃记忆体晶胞的I-V曲线图。
图2是显示硫硒碲玻璃记忆体晶胞的电流(I)-电压(V)特征值具有对称性的示意图。
图3是具有双功能记忆体晶胞的记忆体阵列的简化示意图。
图4A～图4D是显示可应用于硫硒碲玻璃记忆体晶胞的程序化技术的示意图。
图5A～图5C是显示用于读取一装置的三种方法的示意图。
102，104，106：线 108a～108n，108r，108s：记忆体晶胞
WLn-1～WLn+1：字元线 BLn-1～BLn+1：位元线
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的记忆体核心，存取其晶胞和读取硫硒碲玻璃记忆体的方法其具体实施方式、结构、方法、特征及其功效，详细说明如后。下面将参考附图来详细描述本发明的数个实施例。
根据本发明，一临界值可变式材质是并用于记忆体晶胞内，以避免需要用到存取晶胞。在一实施例中，该临界值可变式材质是硫硒碲玻璃材质。在一实施例中，藉由不需要导向元件(比如存取晶体管或P-N二极管)，可利用该临界值可变式材质的晶体管式特征以简化记忆体晶胞结构。对习知此技者而言，硫硒碲玻璃记忆体晶胞可嵌入逻辑电路以形成系统单芯片(system ona chip，SOC)，甚至，对于硫硒碲玻璃而言，其程序化后不可发挥性特质有助于快速读取与写入操作。较好的是，有关于临界值可变式材质(比如硫硒碲玻璃材质)的程序化电压是远低于快闪只读存储器(ROM)的程序化电压。比如，硫硒碲玻璃材质的程序化电压约5V，远低于快闪ROM的10V的程序化电压。
该硫硒碲玻璃记忆体晶胞可当成导向装置及记忆体装置。因此，硫硒碲玻璃记忆体晶胞的制造远易于整合晶体管与硫硒碲玻璃记忆体晶胞的制造。此外，相比于具有独立导向装置与记忆体晶胞的记忆体，由于记忆体晶胞可以当成导向装置，相同记忆容量的芯片尺寸可以缩小。另外，相比于具有独立导向装置与记忆体晶胞的记忆体，双功能硫硒碲玻璃记忆体晶胞可提供更多的记忆容量。在此所讨论的，相比于存取晶体管，体积缩小的硫硒碲玻璃记忆体晶胞可传导较高电流。较好的是，当将硫硒碲玻璃材质当成临界值可变式材质时，下面的实施例并不受限于硫硒碲玻璃材质。亦即，具有硫硒碲玻璃材质的所需特征值(亦即具有稳定与可调式电压临界值(Vth)特征值)的任何材质可用于非挥发性双功能记忆体晶胞。
请参阅图1所示，是在不同Vth下，硫硒碲玻璃记忆体晶胞的I-V曲线图。如上述相关申请案的所讨论般，可由馈入能量至薄膜而调整硫硒碲玻璃的Vth。因而，在记忆体核心内，可包括具有不同Vth的硫硒碲玻璃记忆体晶胞。因为当电压高于Vth时，该装置可以传导高电流；而当电压低于Vth时，该装置可以阻挡电流，该装置可当成主动导向装置。因为可调整Vth且在程序化后Vth会稳定，该晶胞可当成非挥发性记忆体晶胞。图1显示线102所标示的有关于记忆体晶胞的第一临界电压(Vth1)以及线104所标示的有关于记忆体晶胞的第二临界电压(Vth2)。
请参阅图2所示，是显示硫硒碲玻璃记忆体晶胞的电流(I)-电压(V)特征值具有对称性的示意图。如图所示，线106显示硫硒碲玻璃记忆体晶胞的I-V关系间的对称性。
请参阅图3所示，是具有双功能记忆体晶胞的记忆体阵列的简化示意图。记忆体晶胞108a-108n是显示于由字元线(WLn)WLn-1～WLn+1与位元线BLn-1-BLn+1所定义的阵列(数组)内。因为硫硒碲玻璃记忆体晶胞可兼具有记忆体晶胞与导向装置的功能，故而不需要存取晶体管。
请参阅图4A-图4D所示，是显示可应用于硫硒碲玻璃记忆体晶胞的程序化技术，图4A是显示浮接程序化技术。在此，假设硫硒碲玻璃记忆体装置包括两电压临界值，亦即状态1的低电压临界值(Vth1)与状态0的高电压临界值(Vthh)。图4A是显示晶胞上所馈入的偏压及所得的偏压。未被选择的晶胞是有关于-Vp～+Vp的偏压。被选择的晶胞是有关于+Vp的顺向偏压。晶胞108s代表被选择的晶胞，而剩余的晶胞108a-108n代表未被选择的晶胞。下面的表1总结了程序化1与程序化0的程序化方法。
表1
| 程序化1 | 程序化0 | |
| 被选的位元线 | 0 | 0 |
| 其它位元线 | 浮接 | 浮接 |
| 被选的字元线 | Vp1 | Vph |
| 其它字元线 | 浮接 | 浮接 |
如表1中所总结，被选的位元线是0，而被选的字元线则取决于所选的程序化或状态，亦即Vp1或Vph。
图4B是显示偏压程序化技术。图4B所示是所馈入的偏压。在此，可馈入电压(偏压)至未被选择的字元线与位元线。被选择的晶胞108s是有关于+Vp的顺向偏压。假设硫硒碲玻璃记忆体装置包括两电压临界值，亦即状态1的低电压临界值(Vth1)与状态0的高电压临界值(Vthh)。状态1与0的程序化方法是列于下面的表2。
表2
| 程序化1 | 程序化0 | |
| 被选的位元线 | 0 | 0 |
| 其它位元线 | 0≤V≤Vp1 | 0≤V≤Vph |
| 被选的字元线 | Vp1 | Vph |
| 其它字元线 | 0≤V≤Vp1 | 0≤V≤Vph |
如表2中所总结，被选的位元线是0，而被选的字元线则取决于所选的程序化或状态，亦即Vp1或Vph。较好的是，可使用两种偏压程序化方法，亦即电压2分法(V/2)与电压3分法(V/3)，分别显示于第4C与图4D。当然，也可用其它的程序化方法，在此所举例的方法仅用于做示范，而并非用于限制本发明。
请参阅图4C所示，是显示电压2分法(V/2)。图4C是显示晶胞上所馈入的偏压及所得的偏压。被选择的晶胞108s是有关于+Vp的顺向偏压，而其余未被选择的晶胞是有关于+Vp/2的顺向偏压。假设硫硒碲玻璃记忆体装置包括两电压临界值，亦即状态1的低电压临界值(Vth1)与状态0的高电压临界值(Vthh)。状态1与0的程序化方法是列于下面的表3。
表3
| 程序化1 | 程序化0 | |
| 被选的位元线 | 0 | 0 |
| 其它位元线 | Vp1/2 | Vph/2 |
| 被选的字元线 | Vp1 | Vph |
| 其它字元线 | Vp1/2 | Vph/2 |
如表3中所总结，被选的位元线是0，而被选的字元线则取决于所选的程序化或状态，亦即Vp1或Vph。
请参阅图4D所示，是显示电压3分法(V/3)。图4D是显示晶胞上所馈入的偏压及所得的偏压。被选择的晶胞108s是有关于+Vp的顺向偏压，而其余未被选择的晶胞是落于两特征值之一，亦即有关顺向偏压与逆向偏压。晶胞108f是有关于+Vp/3的顺向偏压；而晶胞108r是有关于-Vp/3的逆向偏压。假设硫硒碲玻璃记忆体装置包括两电压临界值，亦即状态1的低电压临界值(Vth1)与状态0的高电压临界值(Vthh)。状态1与0的程序化方法是列于下面的表4。
表4
| 程序化1 | 程序化0 | |
| 被选的位元线 | 0 | 0 |
| 其它位元线 | 2Vp1/3 | 2Vph/3 |
| 被选的字元线 | Vp1 | Vph |
| 其它字元线 | Vp1/3 | Vph/3 |
如表4中所总结，被选的位元线是0，而被选的字元线则取决于所选的程序化或状态，即Vp1或Vph。较好的是，程序化电压的上限可以表示为：Vthh＜Vp＜3*Vth1。
读取方法包括浮接法与偏压法。浮接法是意指，馈入介于Vth1与Vthh间的一偏压Vr于所选字元线(或位元线)及馈入0偏压于所选字元线(或位元线)上。其它字元线与位元线为浮接。偏压法意指，馈入介于Vth1与Vthh间所一偏压Vr于所选字元线(或位元线)上及馈入0偏压于所选字元线(或位元线)上。馈入0＜V＜Vth1的某一偏压于其它字元线与位在线。上述讨论显示两种偏压法，电压2分法(V/2)与电压3分法(V/3)。
请参阅图5A～图5C所示，是显示用于读取一装置的三种方法。各图5A～图5C是显示晶胞上所馈入的偏压及所得的偏压。图5A是显示浮接法，偏压为-Vr→+Vr，且被选择的晶胞108s是有关于+Vr的顺向偏压。图5B是显示电压2分读取(V/2 reading)法。被选择的晶胞108s是有关于+Vr的顺向偏压。图5B的其余未被选择晶胞是有关于+Vr/2的顺向偏压。图5C是显示电压3分读取(V/3 reading)法。被选择的晶胞108s是有关于+Vr的顺向偏压。图5B的其余未被选择晶胞是有关于+Vr/3的顺向偏压或-Vr/3的逆向偏压。较好的是，未被选择晶胞形成如图4D所示的相似样式。
总结来说，本发明提供一种记忆体核心，存取记忆体核心晶胞的方法和读取硫硒碲玻璃记忆体的方法，其不需要提供核心晶胞存取的存取晶体管。亦即，当核心晶胞并用临界值可变式材质(比如硫硒碲玻璃材质)时，可通过程序化核心晶胞来完成核心晶胞存取。在本质上，通过临界值可变式材质的程序化可完成导向元件。习知此技者可知，免去存取晶体管也简化了解码(译码)逻辑，因为对在此所描述的实施例而言，不再需要存取晶体管的信号。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (24)
1、一种记忆体核心，其特征在于其包括：
一字元线；
一位元线；以及
一核心晶胞，电性通讯于该字元线与该位元线，该核心晶胞包括一临界值可变式材质，程序化该临界值可变式材质以根据馈入至该字元线的一偏压来存取该核心晶胞。
2、根据权利要求1所述的记忆体核心，其特征在于其中所述的核心晶胞是架构成提供一非挥发性记忆体。
3、根据权利要求1所述的记忆体核心，其特征在于其中所述的临界值可变式材质是一硫硒碲玻璃材质。
4、根据权利要求1所述的记忆体核心，其特征在于其中所述的核心晶胞是当成一导向装置与一储存装置。
5、根据权利要求1所述的记忆体核心，其特征在于其中所述的临界值可变式材质可由一浮接法与一偏压法之一来程序化。
6、根据权利要求5所述的记忆体核心，其特征在于其中所述的浮接法有关于馈入一基准偏压于该字符在线而剩余字元线为浮接态。
7、根据权利要求6所述的记忆体核心，其特征在于其更包括该基准偏压为0伏特。
8、根据权利要求5所述的记忆体核心，其特征在于其中所述的偏压法有关于馈入一基准偏压于该字符在线，馈入一预先决定的程序化偏压于该位在线，及馈入介于该基准偏压与一低临界电压的一偏压于一剩余字元线与一位在线。
9、根据权利要求8所述的记忆体核心，其特征在于其中馈入该剩余字元线与该位在线的偏压电压是该程序化偏压减该基准偏压的值的一半、该程序化偏压减该基准偏压的值的1/3与该程序化偏压减该基准偏压的值的2/3其中之一。
10、根据权利要求1所述的记忆体核心，其特征在于其中所述的临界值可变式材质可由一浮接法与一偏压法之一来读取。
11、根据权利要求8所述的记忆体核心，其特征在于其更包括该基准偏压为0伏特。
12、根据权利要求1所述的记忆体核心，其特征在于其中所述的核心晶胞是一核心晶胞阵列的一核心晶胞，各核心晶胞利用该临界值可变式材质的对电流的开关特性以决定对各核心晶胞的信号存取。
13、一种存取一记忆体核心晶胞的方法，其特征在于其包括：
决定存取一记忆体核心晶胞的一临界电压；
程序化该记忆体核心晶胞的一临界值可变式材质以在该临界电压存取该记忆体核心晶胞；
馈入一偏压至一字元线以通讯于该记忆体核心晶胞；以及
如果该偏压至少大于该临界电压，存取该记忆体核心晶胞。
14、根据权利要求13所述的存取一记忆体核心晶胞的方法，其特征在于其中所述的程序化该记忆体核心晶胞的一临界值可变式材质以在该临界电压存取该记忆体核心晶胞的该步骤包括：应用一浮接法。
15、根据权利要求13所述的存取一记忆体核心晶胞的方法，其特征在于其中所述的程序化该记忆体核心晶胞的一临界值可变式材质以在该临界电压存取该记忆体核心晶胞的该步骤，包括应用一偏压法。
16、根据权利要求13所述的存取一记忆体核心晶胞的方法，其特征在于其更包括如果该偏压低于该临界电压，拒绝存取该记忆体核心晶胞。
17、根据权利要求13所述的存取一记忆体核心晶胞的方法，其特征在于其中所述的临界值可变式材质是一硫硒碲玻璃材质。
18、根据权利要求13所述的存取一记忆体核心晶胞的方法，其特征在于其中所述的核心晶胞是一非挥发性记忆体。
19、一种读取一硫硒碲玻璃记忆体的方法，其特征在于其包括以下步骤：
馈入一读取偏压至一字元线，该读取偏压是用以直接存取该硫硒碲玻璃记忆体；
馈入一基准偏压于有关于该字元线的一位元线；以及
读取存于该硫硒碲玻璃记忆体内的一值。
20、根据权利要求19所述的读取一硫硒碲玻璃记忆体的方法，其特征在于其更包括：维持剩余字元线及剩余位元线于一浮接态。
21、根据权利要求19所述的读取一硫硒碲玻璃记忆体的方法，其特征在于其更包括：馈入一偏压电压于剩余字元线及剩余位元线。
22、根据权利要求21所述的读取一硫硒碲玻璃记忆体的方法，其特征在于其中所述的偏压电压低于一临界电压。
23、根据权利要求21所述的读取一硫硒碲玻璃记忆体的方法，其特征在于其中所述的偏压电压是该读取偏压减基准偏压的值的一半，该读取偏压减基准偏压的值的1/3或该偏压减基准偏压的值的2/3之一。
24、根据权利要求19所述的读取一硫硒碲玻璃记忆体的方法，其特征在于其更包括该基准偏压为0伏特。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/464,938 US7236394B2 (en) | 2003-06-18 | 2003-06-18 | Transistor-free random access memory |
| US10/464,938 | 2003-06-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1574067A true CN1574067A (zh) | 2005-02-02 |
| CN100463074C CN100463074C (zh) | 2009-02-18 |
Family
ID=33418163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101152427A Expired - Lifetime CN100463074C (zh) | 2003-06-18 | 2003-11-24 | 记忆体核心,存取其晶胞和读取硫硒碲玻璃记忆体的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7236394B2 (zh) |
| EP (1) | EP1489621B1 (zh) |
| JP (1) | JP4932140B2 (zh) |
| CN (1) | CN100463074C (zh) |
| DE (1) | DE60311238T2 (zh) |
| TW (1) | TWI227056B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998829A (zh) * | 2017-07-26 | 2020-04-10 | 美光科技公司 | 在交叉点存储器阵列中的自我对准存储器层板 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323707B2 (en) * | 2004-06-30 | 2008-01-29 | Intel Corporation | Initializing phase change memories |
| US7646630B2 (en) * | 2004-11-08 | 2010-01-12 | Ovonyx, Inc. | Programmable matrix array with chalcogenide material |
| US7626859B2 (en) * | 2006-02-16 | 2009-12-01 | Samsung Electronics Co., Ltd. | Phase-change random access memory and programming method |
| KR100849717B1 (ko) * | 2006-12-28 | 2008-08-01 | 주식회사 하이닉스반도체 | 문턱전압 스위칭소자를 구비하는 메모리장치 |
| JP5539610B2 (ja) * | 2007-03-02 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 相変化メモリのプログラム方法と読み出し方法 |
| US7583554B2 (en) * | 2007-03-02 | 2009-09-01 | Freescale Semiconductor, Inc. | Integrated circuit fuse array |
| US7787323B2 (en) | 2007-04-27 | 2010-08-31 | Freescale Semiconductor, Inc. | Level detect circuit |
| US7663900B2 (en) | 2007-12-31 | 2010-02-16 | Hitachi Global Storage Technologies Netherlands B.V. | Tree-structure memory device |
| US7936597B2 (en) * | 2008-03-25 | 2011-05-03 | Seagate Technology Llc | Multilevel magnetic storage device |
| US7974119B2 (en) | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
| US20100090189A1 (en) * | 2008-09-15 | 2010-04-15 | Savransky Semyon D | Nanoscale electrical device |
| US7936580B2 (en) | 2008-10-20 | 2011-05-03 | Seagate Technology Llc | MRAM diode array and access method |
| US9030867B2 (en) * | 2008-10-20 | 2015-05-12 | Seagate Technology Llc | Bipolar CMOS select device for resistive sense memory |
| US7974117B2 (en) * | 2008-10-30 | 2011-07-05 | Seagate Technology Llc | Non-volatile memory cell with programmable unipolar switching element |
| US7936583B2 (en) | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
| US7825478B2 (en) | 2008-11-07 | 2010-11-02 | Seagate Technology Llc | Polarity dependent switch for resistive sense memory |
| US8178864B2 (en) | 2008-11-18 | 2012-05-15 | Seagate Technology Llc | Asymmetric barrier diode |
| US8203869B2 (en) | 2008-12-02 | 2012-06-19 | Seagate Technology Llc | Bit line charge accumulation sensing for resistive changing memory |
| US8159856B2 (en) | 2009-07-07 | 2012-04-17 | Seagate Technology Llc | Bipolar select device for resistive sense memory |
| US8248836B2 (en) * | 2009-07-13 | 2012-08-21 | Seagate Technology Llc | Non-volatile memory cell stack with dual resistive elements |
| US8158964B2 (en) | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
| US7936585B2 (en) * | 2009-07-13 | 2011-05-03 | Seagate Technology Llc | Non-volatile memory cell with non-ohmic selection layer |
| US8648426B2 (en) | 2010-12-17 | 2014-02-11 | Seagate Technology Llc | Tunneling transistors |
| US8605495B2 (en) | 2011-05-09 | 2013-12-10 | Macronix International Co., Ltd. | Isolation device free memory |
| US9117515B2 (en) | 2012-01-18 | 2015-08-25 | Macronix International Co., Ltd. | Programmable metallization cell with two dielectric layers |
| JP2013200929A (ja) | 2012-03-26 | 2013-10-03 | Toshiba Corp | 半導体記憶装置 |
| US9437266B2 (en) | 2012-11-13 | 2016-09-06 | Macronix International Co., Ltd. | Unipolar programmable metallization cell |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9299430B1 (en) * | 2015-01-22 | 2016-03-29 | Nantero Inc. | Methods for reading and programming 1-R resistive change element arrays |
| US10290349B2 (en) | 2015-07-29 | 2019-05-14 | Nantero, Inc. | DDR compatible open array architectures for resistive change element arrays |
| US10340005B2 (en) | 2015-07-29 | 2019-07-02 | Nantero, Inc. | Resistive change element arrays with in situ initialization |
| GB2545264B (en) * | 2015-12-11 | 2020-01-15 | Advanced Risc Mach Ltd | A storage array |
| US9793323B1 (en) | 2016-07-11 | 2017-10-17 | Macronix International Co., Ltd. | Phase change memory with high endurance |
| US10381075B2 (en) * | 2017-12-14 | 2019-08-13 | Micron Technology, Inc. | Techniques to access a self-selecting memory device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3530441A (en) | 1969-01-15 | 1970-09-22 | Energy Conversion Devices Inc | Method and apparatus for storing and retrieving information |
| US4199692A (en) * | 1978-05-16 | 1980-04-22 | Harris Corporation | Amorphous non-volatile ram |
| US5761115A (en) * | 1996-05-30 | 1998-06-02 | Axon Technologies Corporation | Programmable metallization cell structure and method of making same |
| US5952671A (en) | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| JPH1197556A (ja) * | 1997-09-18 | 1999-04-09 | Seiko Epson Corp | 薄膜半導体装置及びｉｃカード、これらの製造方法及び書込み読出し方法並びに電子機器 |
| JP3404330B2 (ja) * | 1999-08-02 | 2003-05-06 | 株式会社日立製作所 | 半導体装置及びその駆動方法 |
| JP4491870B2 (ja) * | 1999-10-27 | 2010-06-30 | ソニー株式会社 | 不揮発性メモリの駆動方法 |
| US6205056B1 (en) * | 2000-03-14 | 2001-03-20 | Advanced Micro Devices, Inc. | Automated reference cell trimming verify |
| US6631085B2 (en) * | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
| NO312699B1 (no) * | 2000-07-07 | 2002-06-17 | Thin Film Electronics Asa | Adressering av minnematrise |
| US6449190B1 (en) * | 2001-01-17 | 2002-09-10 | Advanced Micro Devices, Inc. | Adaptive reference cells for a memory device |
| US6545898B1 (en) * | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
| US6490203B1 (en) * | 2001-05-24 | 2002-12-03 | Edn Silicon Devices, Inc. | Sensing scheme of flash EEPROM |
| US6545907B1 (en) | 2001-10-30 | 2003-04-08 | Ovonyx, Inc. | Technique and apparatus for performing write operations to a phase change material memory device |
| JP4169249B2 (ja) * | 2001-11-15 | 2008-10-22 | 大日本印刷株式会社 | 相変化型メモリ素子の製造方法および該方法で製造したメモリ素子 |
| CN100514695C (zh) * | 2002-03-15 | 2009-07-15 | 阿克松技术公司 | 微电子可编程构件 |
| TWI233204B (en) * | 2002-07-26 | 2005-05-21 | Infineon Technologies Ag | Nonvolatile memory element and associated production methods and memory element arrangements |
| US6795338B2 (en) * | 2002-12-13 | 2004-09-21 | Intel Corporation | Memory having access devices using phase change material such as chalcogenide |
| US6735114B1 (en) * | 2003-02-04 | 2004-05-11 | Advanced Micro Devices, Inc. | Method of improving dynamic reference tracking for flash memory unit |
-
2003
- 2003-06-18 US US10/464,938 patent/US7236394B2/en not_active Expired - Lifetime
- 2003-10-30 TW TW092130180A patent/TWI227056B/zh not_active IP Right Cessation
- 2003-11-19 DE DE60311238T patent/DE60311238T2/de not_active Expired - Lifetime
- 2003-11-19 EP EP03026609A patent/EP1489621B1/en not_active Expired - Lifetime
- 2003-11-24 CN CNB2003101152427A patent/CN100463074C/zh not_active Expired - Lifetime
-
2004
- 2004-05-18 JP JP2004148081A patent/JP4932140B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998829A (zh) * | 2017-07-26 | 2020-04-10 | 美光科技公司 | 在交叉点存储器阵列中的自我对准存储器层板 |
| CN110998829B (zh) * | 2017-07-26 | 2024-01-09 | 美光科技公司 | 在交叉点存储器阵列中的自我对准存储器层板 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60311238D1 (de) | 2007-03-08 |
| JP4932140B2 (ja) | 2012-05-16 |
| TWI227056B (en) | 2005-01-21 |
| EP1489621A1 (en) | 2004-12-22 |
| EP1489621B1 (en) | 2007-01-17 |
| TW200501402A (en) | 2005-01-01 |
| US7236394B2 (en) | 2007-06-26 |
| US20040257872A1 (en) | 2004-12-23 |
| CN100463074C (zh) | 2009-02-18 |
| JP2005011495A (ja) | 2005-01-13 |
| DE60311238T2 (de) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1574067A (zh) | 记忆体核心,存取其晶胞和读取硫硒碲玻璃记忆体的方法 | |
| CN1225738C (zh) | 半导体存储器装置以及半导体集成电路 | |
| CN1119812C (zh) | 半导体存储器 | |
| CN1658328A (zh) | 半导体器件 | |
| CN1901089A (zh) | 存储器件 | |
| US10622067B2 (en) | Memory systems and memory writing methods | |
| CN1574076A (zh) | 非易失性半导体存储装置及其控制方法 | |
| CN1151510C (zh) | 半导体存储器件及其制造方法 | |
| US20120155161A1 (en) | Three-terminal ovonic threshold switch as a current driver in a phase change memory | |
| CN1505043A (zh) | 非易失性存储单元及非易失性半导体存储装置 | |
| CN1849670A (zh) | 用于闪存的升压衬底/槽编程 | |
| CN1208834C (zh) | 恒定电压产生电路及半导体存储器件 | |
| CN1574091A (zh) | 多级内存元件与其程序设计及读取方法 | |
| CN1499526A (zh) | 半导体存储装置及其制造方法 | |
| CN1975927A (zh) | 相可变存储器件及其读取方法 | |
| CN1523608A (zh) | 半导体存储器件 | |
| CN1819059A (zh) | 半导体集成电路装置 | |
| CN1343008A (zh) | 半导体存储装置的驱动方法 | |
| US11282582B2 (en) | Short program verify recovery with reduced programming disturbance in a memory sub-system | |
| CN1992082A (zh) | 用于存储多值数据的非易失性半导体存储器 | |
| CN1509477A (zh) | 擦除后自动编程扰乱(apde)期间提高效率的快闪存储装置 | |
| CN1992083A (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
| CN1770494A (zh) | 硫族化合物储存器 | |
| CN1179366C (zh) | 存储多位的数据的非易失性半导体存储器 | |
| CN1610124A (zh) | 集成电路元件与位元组抹除的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090218 |
|
| CX01 | Expiry of patent term |