NO312699B1 - Adressering av minnematrise - Google Patents

Description

Oppfinnelsen angår en fremgangsmåte for å drive et passivt matriseadressert display eller minnegruppe av celler som omfatter et elektrisk polariserbart materiale som viser hysterese, spesielt et ferroelektrisk materiale, hvor polarisasjonstilstanden til individuelle, separat valgbare celler kan svitsjes til en ønsket tilstand ved påtrykking av elektriske potensialer eller spenninger til ord- og bitlinjer i matrisen, og hvor cellene initialt befinner seg i vilkårlige polarisasjonstilstander.

Spesielt angår den foreliggende oppfinnelse pulsprotokoller for å adressere individuelle krysningspunkter i passive matriser benyttet for datalagrings- og visningsformål. Et sentralt tema er å unngå forstyrrende ikke-adresserte krysningspunkter i de samme matriser. Et annet viktig tema er å minimere det kumulative signal fra ikke-adresserte celler i slike matriser under lesning av lagrede data. Applikasjoner skal typisk innbefatte, men er ikke begrenset til matriser som inneholder en ferroelektrisk tynnfilm som virker som et ikke-flyktig minnemateriale.

En passiv matriseadressering innebærer bruk av to sett av parallelle elektroder som krysser hverandre, typisk ortogonalt, og danner en matrise av krysningspunkter som kan aksesseres individuelt elektrisk ved selektiv eksitering av passende elektroder fra kanten av matrisen. Fordeler ved dette arrangement innbefatter enkel fremstilling og høy tetthet av krysningspunkter, gitt at matriseinnretningens funksjonalitet kan oppnås via de to klemmersforbindelser som står til rådighet ved hvert krysningspunkt. Av spesiell interesse i den foreliggende sammenheng er display- og minneapplikasjoner som benytter matriser hvor elektrodene i hvert krysningspunkt danner en sandwich med materiale i en kondensatorlignende struktur, i det følgende betegnet en "celle", hvor materialet i cellene viser polariserbarhet og hysterese. Den siste egenskap gjør at innretningene blir ikke-flyktig, dvs. at de viser en minneeffekt i fravær av et påtrykt ytre felt. Ved påtrykking av en potensialforskjell mellom to elektroder i en gitt celle blir materialet i cellen utsatt for et elektrisk felt som frembringer en polarisasjonsrespons, hvis retning og størrelse således kan stilles inn og etterlates i en ønsket tilstand, som f.eks. representere en logisk "0" eller "1" i en minneapplikasjon eller et lysstyrkenivå i en displayapplikasjon. Likeledes kan polarisasjonsstatus i en gitt celle endres eller utledes ved fornyet påtrykking av spenninger til de to elektroder som adresserer denne celle. Eksempler på passiv matriseinnretninger som benytter ferroelektriske minnemateriale kan finnes i litteraturen 40-50 år tilbake. Således beskrev W.J.Merz og J.R Anderson et bariumtitanat-basert minneinnretning i 1955 (W.J.Merz og J.R.Anderson, "Ferroelectric storage devices", Bell.Lab.Record. 1, pp. 335-342 (1955)) og tilsvarende ble også rapportert av andre straks etter (se f.eks. CF. Pulvari, "Ferroelectrics and their memory applications", IRE Transactions CP-3, pp. 3-11 (1956), og D.S Campbell, "Barium titanate and its use as a memory store", J. Brit. IRE 17 (7), pp. 385-395 (1957). Et eksempel på et passiv matriseadressert display som er gjort ikke-flyktig med et ferroelektrisk materiale, kan finnes i US patent nr. 3 725 899 (W. Greubel) søkt i 1970.

På bakgrunn av dets lange historie og innlysende fordeler, er det bemerkelsesverdig at det passive matriseadresseringsprinsipp i samband med ferroelektriske materialer ikke har hatt en større teknisk og kommersiell gjennomslagskraft. Selv om viktige grunner for dette kan føres tilbake til mangelen på ferroelektriske materialer som tilfredsstiller det fulle omfang (teknisk og kommersielt) av minimumskrav for de angjeldende innretninger, har en viktig faktor vært visse iboende negative egenskaper ved passiv matriseadressering. Fremtredende blant disse er problemet med forstyrrelse av ikke-adresserte krysningspunkter. Dette fenomenet er velkjent og omfattende drøftet i litteraturen, både for displayer og minnegrupper. Således skal de grunnleggende forhold ikke drøftes her, men leseren henvises til f.eks. A. Sobel,"Some constraints on the operation of matrix displays", IEEE Trans.Electron Devices (Corresp.) ED-18, p. 797 (1971), og L.E. Tannas Jr., "Flat panel displays and CRTs", pp. 106 & seq. (Van Nostrand 1985). Avhengig av den angjeldende type innretning kan det defineres forskjellige kriterier for å unngå eller redusere forstyrrelse av ikke-adresserte krysningspunkter. Generelt søkes det å redusere følsomheten til hver celle i matrisen overfor små signalforstyrrelser, noe som kan oppnås ved celler som viser en ikke-lineær spenningsstrømrespons, med bruk av f.eks terskling, likeretting og/eller forskjellige former for hysterese.

Selv om generell anvendbarhet skal hevdes for den foreliggende oppfinnelse, skal spesielt søkelyset rettes mot ferroelektriske minner, hvor en tynn film av ferroelektrisk materiale stimuleres ved matrisens krysningspunkter og viser en hysteresekurve som illustrert generisk på fig. 1. Typisk vil skrivingen av en bit oppnås ved å benytte en spenningsdifferensiale over filmen i krysningspunktet, noe som får det ferroelektriske materiale til å polariseres eller til å svitsje polarisasjonen. Lesning blir analogt oppnådd ved å påtrykke en spenning av en gitt polarisasjon, noe som enten opprettholder polarisasjonen etter fjerning av spenningen eller får dem til å vippe i motsatt retning. I det første tilfellet vil det gå en liten strøm som respons på den påtrykte spenning, mens i det siste tilfelle vil polarisasjonsforandringen forårsake en strømpuls med en størrelse større enn et forhåndsdefinert terskelnivå. Et krysningspunkt kan vilkårlig defineres til å representere en "0" -bit i det første tilfelle, en "1" -bit i det siste.

Et materiale med hysteresekurve som vist på fig. 1, vil forandre sin netto polarisasjonsretning ved påtrykking av et felt som overstiger Ec. Imidlertid vil partiell svitsjing finne sted ved påtrykking av spenninger under denne verdi, og det i en grad avhengig av det angjeldende materiale. I en matrise med et stort antall krysningspunkter vil således gjentatte stimuli av ikke-adresserte krysningspunkter til syvende og siste nedbryte polarisasjonstilstanden i matrisen til det punkt hvor feilaktig lesning fåes. Mengden og typen av stimuli mottatt av ikke-adresserte krysningspunkter i en passiv krysslinjematrise under skrive- og leseoperasjoner avhenger av hvordan spenningene håndteres på alle adresseringslinjer i matrisen under disse operasjoner, noe som heretter betegnes som "pulsprotokollen". Valget av pulsprotokoll avhenger av en rekke faktorer, og forskjellig opplegg er blitt foreslått i litteraturen for applikasjoner som involverer minnematerialer som viser hysterese. Eksempler på kjent teknikk skal nå gis.

US patent no. 2 942 239 (J.P. Eckert, Jr & al.) viser pulsprotokoller for minnegrupper med magnetkjerner, hver med en magnetisk hysteresekurve analogt til den ferroelektriske vist på fig.l. Selv om det påstås generell anvendbarhet for minneelementer som viser bistabile tilstander av remanent polarisasjon, innbefattet ferroelektriske materialer, viser denne oppfinnelsen bare spesifikke anvisninger for magnetisk datalagring hvor separate bidrag til den totale magnetiske fluks i hver celle adderes eller subtraheres fra en rekke uavhengige linjer som krysser i hver celle. Dette gjenspeiler hvordan cellene er satt sammen i de foreslåtte utførelser, med en utlesningsprotokoll som skaffer overlagring av en langsom forspenningsstimulus eller bakgrunnsstimulus som legges på alle eller en undermengde som (f.eks en søyle eller rad) av cellene i matrisen, og ved bruk av en hurtig velgerpuls lagt på de kryssende linjer som inneholder den adresserte celle. Ingen anvisninger er gitt på effektive spenningsprotokoller for toklemmers kondensatorlignende minneceller som kombinerer høy hastighet, randomaksess av data og gjenopprettelse av destruktivt lest informasjon.

US Patent no. 3 002 182 (J.R Andersson) angår problemet polarisasjonstap ved partiell svitsjing av ferroelektriske minneceller i passive matriseadresserte grupper av kondensatorer fylt med ferroelektrisk materiale. For å redusere polarisasjonstap på grunn av partiell svitsjing under skriving, angir dette patentet bruken av samtidig påtrykking av adresseringspulser til en adressert rad og søyle, slik at den førstnevnte utfører elektrisk potensialsving på typisk +2Vs/3 til 3Vs/4 (hvor Vs er den nominelle svitsjespenning), mens sistnevnte svinger til en negativ verdi tilstrekkelig til at potensialforskjellen mellom elektrodene i valgte krysningspunkter skal nå verdien Vs. Med de gjenværende celler svitsjet til et potensiale i området Vs/3 til +Vs/4 blir den valgte celle i matrisen utsatt for et signifikant svitsjefelt, og partiell svitsjing ved de øvrige krysningspunkter blir sterkt redusert (reduksjonen avhenger av materialegenskapene til det ferroelektriske materialet, spesielt formen på hysteresekurven og størrelsen av den dielektriske konstant. I et alternativ pulsopplegg viser det samme patent bruken av ytterligere "forstyrrelseskompenserende pulser" etterfølgende hver skriveoperasjon, hvor den valgte rad låses på nullpotensiale, mens de valgte og ikke valgte søyler pulses til henholdsvis +Vs/4 til +Vs/3 og -Vs/4 til -Vs/3. Den siste operasjonen hevdes å redusere polarisasjonstapet indusert av partiell svitsjing ytterligere. Ingen fysiske forklaring er gitt for dette valg av pulsskjema som imidlertid i stor grad synes å bygge på oppfinnerens empiriske erfaring med ferroelektrisk materialer på det aktuelle tidspunkt, spesielt bariumtitanat. Selv om utgangspunktet for valg av polariteter forekommer plausibelt og faktisk intuitivt for fagfolk innenfor ferroelektrisk teknikk, er beskrivelsen som gis for utilstrekkelig til å gi en brukbar veiledning for valg av pulsstørrelser og tidsstyring i konkrete størrelser for allmenne tilfeller. For utlesning av lagret informasjon eller nullstilling av cellene for en skriveoperasjon, foreslår oppfinneren påtrykking av den fulle svitsj espenning -Vs til den valgte rad eller rader, idet det henvises til "a manner well known in the art". Valg av søyleelektrodespenningene behandles på en uklar måte. Det synes som om den valgte søyleelektrode låses til jord, med alle ikke-valgte søyleelektroder forspent til -Vs/3 eller -Vs/4 (jf. fig. 4B, US patent nr. 3 002 182). Imidlertid fører dette til en spenningsbelastning på 2Vs/3 til 3Vs/4 på de ikke-valgte celler i den samme rad som den valgte celle, med innlysende fare for partiell svitsjing. Det ser således i beste fall ut som om denne oppfinnelsen vil være dårlig egnet for situasjoner som involverer et stort antall leseoperasjoner mellom hver skriving og den generelle anvendbarhet på realistiske ferroelektriske innretninger forekommer tvilsom.

US patent nr. 3 859 642 (J. Mar) viser et minnekonsept basert på et passivt matriseadresseringsopplegg, hvor en gruppe kondensatorer med programmerbare, bistabile kapasitansverdier utsettes for en tonivås eksitasjon under lesesyklusen. Minnefunksjonen er basert på bistabiliteten til kondensatoren som antas å være av metall-isolator-halvleder-(MIS-)typen eller tilsvarende og som viser en hysteresesløyfe som er sentrert om forspenning og på god avstand fra nullforspenningspunktet. Skriving av data oppnås ved å forspenne rad- og søylelinjene som krysser ved den valgte kondensator, til henholdsvis polaritetene +V and -V, alternativt til henholdsvis -V and +V, avhengig av hvilke to bistabile tilstander som skal skrives. Den resulterende nettoforspennning blir således +2V på den valgte kondensator og overskrider ikke en absolutt størrelse V på de ikke-valgte kondensatorer, hvor V er definert å ligge under terskelen for skriving. Partiell skriving blir tilsynelatende ikke ansett å være et problem, og ingen spesielle tiltak er beskrevet i denne forbindelse utover det enkle opplegg som er omtalt her. Således kan ikke læren fra US patent nr. 3 859 642 ses å ha noen betydning som kjent teknikk relativt til gjenstanden i henhold til den foreliggende oppfinnelse.

En "tredjedels" seleksjonsopplegg for adressering av et ferroelektrisk matrisearrangement er vist i US patent nr. 4 169 258 (L.E. Tannas, jr.). I dette tilfelle blir x- og y-linjen i et passivt matrisearrangement utsatt for en pulsprotokoll hvor (unipolare) spenninger med relative størrelser 0, 1/3, 2/3 og 1 påtrykkes på en koordinert måte til alle x- og y-linjer. Her er spenningsverdien 1 den nominelle spenningsamplitude som benyttes for å drive en celle fra en logisk tilstand "AV" til "PÅ", eller vice versa, med den typiske koersivitetspenning eksemplifisert som en verdi mellom 1/2 og 2/3. En viktig begrensning i opplegget som er vist i dette patentet, er at pulsprotokollene anvendes på alle celler som starter med den samme initiale polarisasjonsstørrelse og -retning ("AV")» dvs. at hele matrisen må slettes til en "AV"-tilstand før et nytt mønster av tilstander kan skrives i matrisecellene. Videre skal enhver "PÅ"-tilstand på samme y-linje som den adresserte celle motta en forstyrrelsespuls på størrelse 2/3 i retning av "AV"-tilstanden, noe som fører til partiell svitsjing i de fleste kjente ferroelektriske materialer. Selv om disse begrensninger kan være akseptable i visse typer i displayer og minner, er det ikke tilfelle i det store flertall av applikasjoner.

Total sletting går ikke inn under hva Tannas Jr. betegner den konvensjonelle fremgangsmåte "halv-seleksjonsopplegget", som er beskrevet i detalj i det anførte US patent nr. 4 169 258. Imidlertid utsetter det sistnevnte opplegg de ikke-valgte celler for forstyrrelsespulser på relativ verdi lA. Det er generelt ansett å være uakseptabelt for alle praktiske minneanvendelser som benytter tradisjonelle ferroelektriske materialer så som uorganiske keramiske materialer. Videre blir halv-seleksjonsopplegget bare beskrevet uttrykt ved enkle svitsjeeventer i den adresserte celle, noe som ødelegger polarisasjonstilstandene forut for svitsjing.

Således er det i minne- og displayanvendelser hvor det er ønskelig å være i stand til å forandre det logiske innhold av individuelle celler uten å forstyrre andre celler eller måtte nullstille og tilbakestille hele innretningen, et klart behov for forbedring i forhold til eksisterende kjent teknikk.

Det er følgelig en hovedhensikt med oppfinnelsen å beskrive protokoller for spenning med hensyn på tid for driving av x- og y-linjer i passiv matriseadressering i ikke-flyktige minner som viser hysteresekurver av ferroelektrisk art, slik at forstyrrelsen av ikke-valgte minneceller under skriving så vel som lesing av data til og fra disse minnene minimeres. Det er videre en hensikt med oppfinnelsen å beskrive spenningsprotokoller som reduserer ladnings/utladningstransienter og således å oppnå høy hastighet.

Det er også en ytterligere hensikt med oppfinnelsen å beskrive spenningsprotokoller som tillater enkle, pålitelig og billige elektroniske kretser for å utføre driv- og deteksjons operasjoner på minnematrisene.

De ovennevnte hensikter så vel som andre trekk og fordeler oppnås med en fremgangsmåte i henhold til oppfinnelsen som er kjennetegnet ved å styre individuelt et potensial på valgte ord- og bitlinjer til å nærme seg eller falle sammen med ett av n forhåndsdefinerte potensialnivåer, hvor n > 3, hvor potensialene på de valgte ord- og bitlinjene danner undermengder av n potensialer som innbefatter henholdsvis nord - og nbit -potensialer, å styre potensialene på alle ord- og bitlinjer på en tidskoordinert måte i henhold til en protokoll eller tidsstyringssekvens, hvorved ordlinjene låses i en forhåndsbestemt sekvens til potensialer valgt blant nord -potensialene, mens bitlinjene enten låses i en forhåndsbestemt sekvens til potensialer valgt blant nbit -potensialene eller de er under en viss periode av tidsstyringssekvensen forbundet med kretser som detekterer ladningene som går mellom bitlinjen(e) og cellene som kobles til bitlinjen(e), og å innrette tidsstyringssekvensen til å innbefatte minst to distinkte deler, herunder en "lesesyklus" under hvilken ladninger som går mellom den eller de valgte bitlinjer og cellene som forbindes til denne eller disse bitlinjer detekteres, og en

"oppfriskings/skrivesyklus" under hvilken polarisasjonstilstanden(e) i cellene som forbindes med valgte ord- og bitlinjer, bringes til å korrespondere med et sett av forhåndsbestemte verdier.

I henhold til oppfinnelsen er det fordelaktig å tillate én eller flere bitlinjer å flyte som respons på ladninger som går mellom bitlinjen og cellene som forbinder bitlinjen under lesesyklusen, og å låse alle spenninger på ord- og bitlinjene under oppfriskings/skrivesyklusen.

I en første fordelaktig utførelse av oppfinnelse velges verdiene n = 3 og nord= 3 og nbit= 3 i tilfelle spenningene over de ikke-adresserte celler i vesentlig grad overstiger Vs 12, hvor Vs er spenningen over den adresserte celle under lese-, oppfrisknings- og skrivesyklusene.

I en annen fordelaktig utførelse av oppfinnelsen velges verdiene n = 4 og nord = 4 og nbit = 4 i tilfelle spenningene over ikke-adresserte celler ikke overskrider Vs/3 i vesentlig grad, hvor Vs er spenningen over den adresserte celle under lese-, oppfrisknings- og skrivesyklusene.

I en tredje fordelaktig utførelse av oppfinnelsen velges verdiene n = 5 og n0rd= 3 og nbu - 3, i tilfelle spenningene over ikke-adresserte celler i vesentlig grad overskrider Vs/3, hvor Vs er spenningen og over adresserte celle under lese-, oppfrisknings- og skrivesyklusene.

Det er i henhold til oppfinnelsen foretrukket å utsette ikke-adresserte celler langs en aktiv ordlinje og langs en aktiv bitlinje eller aktiverte bitlinjer for en maksimumsspenning under lese/skrivesyklusen og som avviker med en kontrollert verdi fra de eksakte verdier Vs/2 eller Vs/3, og samtidig utsette de ikke-adresserte celler langs en aktiv ordlinje for en spenning av en størrelse som overskrider de eksakte verdier Vs/2 eller Vs/3 med en kontrollert spenningsøkning og samtidig utsette ikke-adresserte celler langs aktive bitlinjer for en spenning av en størrelse som er mindre enn de eksakte verdier Vs/2 eller Vs/3 med en kontrollert spenningsminskning., idet den kontrollerte spenningsøkning og spenningsminskning fortrinnsvis er lik hverandre.

Det er i henhold til oppfinnelsen fordelaktig å addere en kontrollert spenningsøkning 81 til potensialer OjnaktiveWL på inaktive ordlinjer og addere en kontrollert spenningsøkning 82 til potensiale OinaktiveBL på inaktive bitlinjer, hvor 81 = 82 = 0 svarer til lese/skrive protokoller med maksimum spenningseksponering Vs/2 eller Vs/3 i ikke-valgte celler. I den forbindelse er det foretrukket at 81 = 82 * 0. ;Det er i henhold til oppfinnelsen fordelaktig å styre et hvilepotensial som utgjør potensialet lagt på ord- og bitlinjer under tiden mellom hver gang protokollen for lese/oppfrisknings/skrivesyklusen benyttes, til samme verdi på alle ord- og bitlinjer, slik at en nullspenning påtrykkes alle celler. ;Videre er det i henhold til oppfinnelsen fordelaktig å velge hvilepotensialene på én eller flere av ord- og bitlinjene blant én av de følgende: a) systemjord, b) adressert ordlinje ved initiering av pulsprotokoll, c) adressert bitlinje ved initiering av pulsprotokoll, d) strømforsyningsspenning (Vcc). ;Det er også i henhold til oppfinnelsen ansett fordelaktig å velge potensialet på den eller de valgte bitlinjer i en hviletilstand slik at det skiller seg fra det ved starten av en flyteperiode (lesesyklus), og å bringe nevnte potensial fra en hvileverdi til det ved starten av flyteperioden, hvor det låses for en tidsperiode sammenlignbar med eller som overskrider en tidskonstant for å lade bitlinjen ("forladningspuls"). ;I henhold til oppfinnelsen er det ansett fordelaktig å la en spenningsforskyvning på inaktive ordlinjer gå forut for lesesyklusen, hvorved ikke-adresserte celler på en aktiv bitlinje utsettes for en forspenning lik den som forekommer på grunn av spenningsforskyvningen på den aktive bitlinje under lesesyklusen, idet spenningsforskyvningen på de inaktive ordlinjer starter ved et valgt tidspunkt som går forut for spenningsforskyvningen på den aktive bitlinje og opphører på et tidspunkt når den sistnevnte spenningsforskyvning initieres, på slik måte at en forekommende forspenning på ikke-adresserte celler på den aktive bitlinje påtrykkes kontinuerlig fra tidspunktet for initiering av spenningsforskyvningen på de inaktive ordlinjer og inntil tidspunktet for opphør av spenningsforskyvningen på de aktive bitlinjer ("hvileladningspuls"). ;Endelig er det i henhold til oppfinnelsen ansett fordelaktig å benytte en referansesyklus forut for lesesyklusen og adskilt fra den med et valgt tidsrom og som nøyaktig etterligner pulsprotokollen og strømdeteksjonen for lesesyklusen, med det unntak at det ikke legges noen spenningsforskyvning på en aktiv ordlinje under referansesyklusen, før lesesyklusen, og å benytte et signal registrert under denne referansesyklus forut for lesesyklusen som inngangsdata til kretsene som bestemmer den logiske tilstand i den adresserte celle, i hvilket tilfelle signalet signalet registrert under den forutgående referansesyklus subtraheres fra et signal registrert under lesesyklusen. ;Grunnprinsippene for oppfinnelsen og eksemplifiserende utførelser skal nå beskrives nedenfor og med henvisning til den vedføyde tegning, hvor fig. 1 viser et prinsippdiagram for en hysteresekurve for et ferroelektrisk minnemateriale, ;fig. 2 et prinsippdiagram for en passiv matriseadresseringsinnretning med kryssende elektrodelinjer og celler som inneholder er ferroelektrisk materiale anbrakt mellom disse elektrodelinjer hvor de overlapper, ;fig. 3 summen av spenningstrinn rundt en lukket sløyfe i matrisen, ;fig. 4 en lese- og skriveprotokoll som krever styring av tre separate spenningsnivåer på ord- og bitlinjene, ;fig. 5 en alternativ variant av den trenivås spenningsprotokoll på fig. 4, ;fig. 6 en lese- og skrivespenningsprotokoll som krever styring av fire separate spenningsnivåer på ord- og bitlinjene, ;fig. 7 en alternativ variant av den firenivås spenningsprotokoll på fig. 6, ;fig. 8 en lese- og skrivespenningsprotokoll som krever styring av fem separate spenningsnivåer styres på ord- og bitlinjer, ;fig. 9 en alternativ variant av den femnivås spenningsprotokoll på fig. 8, ;fig. 10-13 alternative spenningsprotokoller til dem som er vist i fig. 6-9, idet forskjellen er at det nå innbefattes foroppladningspulser på inaktive ordlinjer, ;fig. 14 et eksempel på en lese- og skriveprotokoll som benytter en referansesyklus forut for lesingen, og ;fig. 15 et utlesingsopplegg basert på parallell deteksjon av en hel rad ("full row"). ;Den generelle bakgrunn og de grunnleggende prinsipper for den foreliggende oppfinnelse skal nå omtales i noen detalj. ;Et vesentlig trekk ved den foreliggende oppfinnelse er å styre tidsavhengige spenninger på alle x- og y-liner i matrisen på en koordinert måte i henhold til en av protokollene som er beskrevet i det følgende. Disse protokollene sikrer at ingen ikke-adresserte celler (krysningspunkt) i matrisen utsettes for en mellomlinjespenning som overskrider en forhåndsbestemt verdi som ligger godt under et forhåndsbestemt nivå ved hvilket forstyrrelser eller partiell svitsjing finner sted. ;Det skal forstås at materialene som gir minnefunksjonen i displayer og minneinnretninger som f.eks. i den foreliggende oppfinnelse, viser hysterese som eksemplifisert i en generisk måte i fig. 1. Relevante materialer er elektreter, ferroelektriske materialer eller en kombinasjon av de to. For enkelthets skyld skal det antas i det følgende at det angjeldende materiale er et ferroelektrisk materiale, men dette skal ikke begrense den foreliggende oppfinnelses generelle karakter. ;Som en konsekvens av forutgående eksponering overfor elektriske felter, antas materialet å være i én av to polarisasjonstilstander når det befinner seg i et ytre nullfelt, representert ved punktene +Pr og -PR på fig. 1. Påtrykking av spenning over cellen som inneholder det ferroelektriske materiale, får det sistnevnte til å forandre sin polarisasjonstilstand og følger hysteresekurven på en måte som er velkjent for fagfolk innenfor ferroelektrisk teknikk. Hensiktsmessig er hysteresekurven på fig. 1 vist med spenningen fremfor feltet angitt på abscisseaksen. ;Nedenfor skal det beskrives hvordan spenningen i en passiv matrisekonfigurasjon kan benyttes på de kryssende ord- og bitlinjer på en slik måte at en enkelt, fritt valgt celle i matrisen utsettes for en potensialforskjell Vs mellom to elektroder som krysser i dette punkt og som har tilstrekkelig størrelse til å få det ferroelektriske materiale til å svitsje sin polarisasjonsretning enten i positiv eller negativ retning (avhengig av polariteten til det påtrykte felt mellom elektrodene) og ende opp i et av punktene +PR eller -PR på hysteresekurven etter fjerning av det utvendig påtrykte felt. Samtidig skal ingen annen celle i matrisen utsettes for en potensialforskjell som forårsaker en uakseptabel (i henhold til forhåndsdefinerte kriterier) forandring i polarisasjonstilstanden. Dette sikres ved at potensialforskjellen over de ikke-adresserte celler ("forstyrrelsesspenningen"), aldri overstiger +Vs/n, hvor n er et heltall eller et ikke-heltall med en typisk verdi på 2 eller mer. ;Avhengig av den nødvendige svitsjehastighet osv. velges den nominelle svitsj espenning Vs som benyttes til å drive polarisasjonstilstanden til det ferroelektriske materiale typisk vesentlig større enn koersivitetsspenningen Vc ( jf. fig. 1). Den kan imidlertid ikke velges vilkårlig stor, da pulsprotokollene som her er beskrevet, bare skal redusere forstyrrelsesspenningen til en viss brøkdel (typisk 1/3) av Vs, og denne skal være mindre enn Vc. Før det gis en omtale av spesifikke pulsprotokoller, kan det være nyttig å gjennomgå problemet på en generell måte med henvisning til matrisen, vist på fig. 2. For å lette henvisningen og i samsvar med standard bruk, blir det heretter referert til horisontale (rad) og vertikale (søyle) linjer som henholdsvis "ordlinjer" (forkortet WL) og "bitlinjer" ;(forkortet BL), som angitt på figuren. Det er ønskelig å påtrykke en spenning som er tilstrekkelig høy til å svitsje en gitt celle, enten for å definere en gitt polarisasjonsretning i cellen (skriving) eller for å overvåke utladningsresponsen (lesing). Følgelig blir cellen valgt ved å sette potensialene til de forbundne ord- og bilinje (de "aktive" linjer) slik at ;;Samtidig må de tallrike ord- og bilinjer som krysser ved ikke-adresserte celler styres med hensyn til potensialet slik at forstyrrelsesspenningene i disse celler holdes under terskelen for partiell svitsjing. Hver av disse "inaktive" ord- og bitlinjer krysser de aktive bit og ordlinjer ved en ikke-adressert celle. Med henvisning til fig. 2 bemerkes det at fire distinkte klasser av celler kan defineres i matrisen, i henhold til de foreliggende spenninger over cellen, nemlig: <i>) Vj <=> OaktivBL - ^aktivWL '■ Aktiv ordlinje som krysser aktiv bitlinje ;(den valgte celle) ;ii) Vjj OinaktivBL - ^aktivWL : Aktiv ordlinje som krysser inaktiv bitlinje, ;iii) Vjji <=> OaktivBL - ^inaktivWL : Inaktiv ordlinje som krysser aktiv bitlinje, ;iv) Viv <DinaktivBL - ^inaktivWL : Inaktiv ordlinje som krysser inaktiv bitlinje. ;I praktiske innretninger hvor det er ønskelig å minimere kostnad og kompleksitet, er det av primær interesse å fokusere på spesialtilfellet hvor alle inaktive ordlinjer befinner seg på et felles potensial OinaktivWL og tilsvarende alle inaktive bitlinjer befinner seg på et felles potensial OinaktiVBL-Ved å summere spenninger rundt en lukket sløyfe i matrisegitteret som vist på fig. 3, gjelder følgende betingelse: ;Gitt at verdien av Vj = Vs, blir minimumsspenningen som kan oppnås over ikke-adresserte celler derfor: ;For å oppnå dette, må minst fire separate potensialer (dvs. <J>0, <J>o+Vs/3, øo+2Vs/3, Øo+Vs; hvor <£0 er et referansepotensial) legges på elektrodene i matrisen og enhver forandring i potensialet til en av elektrodene må koordineres med justeringer av de andre potensialer, slik at ingen celle utsettes for en spenning som overskrider Vs/3.1 praksis må det også tas hensyn til en rekke andre faktorer, f.eks. relatert til å minimere svitsjetransienter (ladnings/utladningsstrømmer) og å redusere kompleksiteten av drivkretsene, noe som resulterer i pulsprotokoller som den beskrevet nedenfor. Et eksempel er den samlede forskyvning i potensialene ved å addere og subtrahere den samme spenningen på alle fire nivåer. ;Eksempel 1: Trenivås ( Vs/ 2) svitsjeprotokoll ;I visse spesialtilfeller kan en forenklet pulsprotokoll benyttes, hvor alle inaktive ord og bitlinjer gis samme potensial, dvs. Viv = 0. I dette tilfelle blir den oppnåelige minimumsspenning over ikke-adresserte celler: ;og minst tre separate potensialer er nødvendig for å håndtere skrive- og leseoperasjoner (dvs. O0, O0+Vs/2, O0+Vs; hvor <J>0 er et refereansepotensial). ;Slik det ble nevnt ovenfor, kan partiell svitsjing utgjøre et alvorlig problem med spenningsnivåer på Vs/2 og gjøre trenivås protokoller uakseptable. Imidlertid avhenger graden av partiell svitsjing av det angjeldende ferroelektriske materiale. Med henvisning til fig. 1 vil materialer med firkantformede hysteresekurver i mange anvendelser gi en akseptabel ytelse. ;Nylig har visse klasser av ferroelektrisk materialer så som organiske polymerer vært gjenstand for stor oppmerksomhet som minnematerialer i avanserte konsepter for datalagring. I tillegg til andre attraktive trekk viser disse materialer hysteresekurver som er mye mer kvadratiske enn de keramiske ferroelektriske materialer som tradisjonelt har dominert utviklingen innen feltet ferroelektriskbaserte ikke-flyktige minneinnretninger. Det har således blitt aktuelt å definere pulsprotokoller som kan tilfredsstille kravene til realistiske og optimerte konstruksjonsløsninger for elektroniske innretninger. I kjølvannet av partielle svitsjeproblemer som ikke oppmuntret utvikling og utnyttelse av tidligere anstrengelser basert på trenivås svitsjeprotokoller, har disse aspekter vært gjenstand for liten oppmerksomhet, noe den foreliggende oppfinnelse skal råde bot på. ;Nå følger eksempler på foretrukkede utførelser. ;Fig. 4 og 5 illustrerer noen trenivås pulsprotokoller i henhold til foreliggende oppfinnelse, idet disse omfatter en fullstendig lesesyklus og en oppfriskning/skrivesyklus. Bare pulsdiagrammene for de aktive ord- og bitlinjer er vist. De inaktive ordlinjer kan holdes stabilt på Vs/2 under lese/skrivesyklusen, som også inaktive bitlinjer kan det. Alternativt kan de sistnevnte under lesesyklusen være forbundet med en separat deteksjonsforsterker som vil være forspent nær bitlinjespenningen når bitlinjelåsen utløses (helradsutlesning). I diagrammet vist på fig. 4 og 5 er tidsmarkeringene som følger: t0 : Ordlinje låst, aktiv nedstilling til 0 (fig.4) eller heving til Vs;(fig- 5). ;ti : Bitlinjelås utløst - deteksjonsforsterker PÅ. ;t2 : Bitlinjeavgjørelse - data låst. ;t3 : Ordlinje returnert til hvilespenning Vs/2. ;t4 : Skrive data låst på bitlinjer. ;t5 : Ordlinje satt til Vs (fig. 4) eller null (fig. 5) - stille/tilbakestille ;kondensatorer. ;t6 : Ordlinje returnert til hvilespenning Vs/2. ;t7 : Bitlinjer aktivt returnert til Vs (fig. 4) eller nullås (fig. 5). ;t8 : Lese/skrivesyklus fullstendig. ;Lesesyklusene undersøker polarisasjonstilstanden til den adresserte celle. Avhengig av polarisasjonsretningen kan leseoperasjonen etterlate polarisasjonen uforandret eller den kan reversere polarisasjonsretningen (destruktiv lesning). I det sistnevnte tilfelle må informasjonen oppfriskes hvis det er ønskelig å unngå tap av lagrede data. Dette impliserer at polarisasjonen må drives i den motsatte retning av leseoperasjonen i en passende celle (ikke nødvendigvis den som ble lest) et sted i matrisen. Dette oppnås ved den del av protokollen som er avsatt til oppfrisking/skriving, som vist. De to grenene i bitspenningsprotokollen svarer til tilfeller hvor polarisasjonen forblir henholdsvis uforandret og reversert. En isolert skriveoperasjon blir trivielt oppnådd ved å utelate den forutgående leseoperasjon. ;Som vist på fig. 4 og 5, er det klart at ikke-adresserte celler ikke skal motta spenninger som overskrider halvparten av den nominelle svitsj espenning, hverken under lesing eller oppfriskings/skriveperioder. I tillegg skal det bemerkes at det er innbefattet eventforsinkelser i pulssekvensen for å oppnå utsvinging av transienter og låsing av data. Avhengig av hvordan minneinnretningen skal drives, kan bitlinjepotensialet i hviletilstanden mellom lese/oppfriskings/skrivesyklene velges slik at det svarer til det for bitlinjen ved starten av lesesyklusen (jf. fig. 4 og 5), eller den kan svare til hvilepotensialet på ordlinjen (ikke vist her). I det førstnevnte tilfelle som passer inn når syklingen er intens og skjer ved høy hastighet, vil ladningsstrømmer ved starten av lesesyklusen minimeres. I det sistnevnte tilfelle unngås langtidseffekter (f.eks. avtrykk) av en påtrykket felt i cellene. ;Det bør være klart at eksemplene vist på fig. 4 og 5 kan modifiseres (f.eks. ved samtidig forskyvning av alle potensialer eller ved mindre avvik, fra eksakte spenningsnivåer i det viste trenivåsskjema) uten å avvike fra de vesentlige prinsipper som er illustrert her. ;Eksempel 2: Firenivås ( Vs/ 3) svitsjeprotokoll ;Som beskrevet ovenfor, kan det ved å benytte minst fire forskjellige potensialnivåer på ord- og bitlinjene sikres at ingen ikke-adresserte celler utsettes for en spenning som overskrider en tredjedel av den nominelle svitsj espenning. Figurene 6 og 7 illustrerer to varianter av et foretrukket opplegg for lesing såvel som oppfrisking/skriving av data i henhold til den foreliggende oppfinnelse. Her er tidsmarkørene som følger, nemlig: t0 : Hviletilstand, alle ord- og bitlinjer på 2Vs/3 (fig. 6) eller Vs/3 ;(fig. 7). ;ti : Inaktive bitlinjer justert fra hvilespenning til Vs/3 (fig. 6) eller ;2Vs/3 (fig. 7). ;t2 : Adressert bitlinje eller bitlinjer justert til Vs (fig. 6) eller 0 ;(fig. 7). Tidsforsinkelse fra ti til t2 er vilkårlig; null eller negative tidsavvik er også akseptable. ;t3 : Etter en programmerbar forsinkelse for å sette opp lesing justeres den adresserte ordlinje fra hvilepotensial til 0 V (fig. 6) eller Vs (fig. 7), slik at det fås en spenning på størrelse Vs mellom adresserte ord- og bitlinjer. Uadresserte ordlinjer forblir på 2Vs/3 (fig.6) eller Vs/3 (fig. 7). ;t4 : Adressert ordlinje returneres til hvilepotensial etter ;leseforsinkelse. ;t5 : Alle bitlinjer returneres til hvilepotensial. ;t6 : Lesesyklusen nå fullstendig. Alle ord- og bitlinjer i hviletilstand ;(2Vs/3 på fig. 6; Vs/3 på fig. 7). ;t7 : Alle inaktive ordlinjer justert fra hviletilstand til Vs/3 (fig. 6) ;eller 2Vs/3 (fig. 7). ;t8 : Adressert bitlinje eller bitlinjer som skal skrives til logisk tilstand "1", justeres til 0 V eller etterlates på hvilepotensialet for å forbli i logisk "0" (fig. 6). Adressert bitlinje eller bitlinjer ;som skal skrives til logisk tilstand "0", justeres til Vs eller etterlates på hvilepotensial for å forbli i logisk "1" (fig. 7) ;t9 : Adressert ordlinje justeres til Vs (fig. 6) eller 0 (fig. 7), noe som innfører en spenning på størrelse Vs over den adresserte celle eller celler. ;tio : Adressert bitlinje eller bitlinjer returnert til hvilepotensial 2Vs/3 ;(fig. 6) eller Vs/3 (fig. 7) etter skriveforsinkelse. ;t] i : Alle ordlinjer returnert til hvilepotensial. ;t]2 : Skrivesyklus fullstendig. Alle ord- og bitlinjer i hviletilstand. ;Bortsett fra den økte kompleksitet i spenningsnivå, er de grunnleggende trekk lik dem som er omtalt ovenfor i forbindelse med trenivåoppleggene. Imidlertid blir ingen ikke-adressert celle utsatt for en spenning som overskrider Vs/3 i løpet av en fullstendig lese/skrivesyklus, hvilket bare vil forårsake mindre partiell svitsjing i de fleste ferroelektriske materialer som her er relevante. Igjen er en rekke varianter over det felles tema mulig. Således viser fig. 6 og 7 en retur til null påtrykt spenning over alle celler i hviletilstand (jf. den ovenstående omtale under trenivåsvitsjeprotokollen) som svarer til ord- og bitlinjepotensialer 2Vs/3 eller Vs/3, mens andre potensialnivåer på ord- eller bitlinjer er mulige i hviletilstand og vil gi enten nullspenninger over cellene eller spenninger med absoluttverdi <|Vs|/3. Slike varianter skal antas å være innlysende for fagfolk og skal følgelig ikke behandles i ytterligere detalj her. ;Tidsstyringsdiagrammene på fig. 6 og 7 er i prinsippet ekvivalente, idet det ene er en "invertert" versjon av det annet. I praksis kan et foretrekkes fremfor et annet. Således impliserer skjemaet vist på fig. 6 at en spenning ved deteksjons forsterkeren og lagt inn under lesesyklusen er nær Vs. I skjemaet på fig. 7 er imidlertid spenningen nær null. Dette kan tillate bruk av lavspenningskomponenter med en enkelt høyspenningspasstransistor for hver bitlinje. ;Eksempel 3: Femnivås ( Vs/ 3) svitsieprotokoll ;En klasse tilsynelatende mer komplekse, men i visse henseender enklere implementerbare pulsprotokoller omfatter påtrykking av fem forskjellige potensialnivåer til ord- og bitlinjene under en fullstendig lese/skrivesyklus. Eksplisitte eksempler på to foretrukkede utførelser er vist i figurene 8 og 9. Tidsmarkørene er gitt som: t0 : Hviletilstand; alle ord- og bitlinjer på 2Vs/3 (fig. 6) eller Vs/3 ;(fig- 7) ;t] : Inaktive bitlinjer justert fra hvilepotensial til Vs/3 (fig. 6) ;eller 2Vs/3 (fig. 7) ;t2 : Adressert bitlinje eller bitlinjer justert til Vs (fig. 6) eller 0 ;(fig. 7). Tidsforsinkelse fra ti til t2 er vilkårlig; også null eller negative tidsperioder er akseptable. ;t3 : Etter en programmerbar forsinkelse for leseoppstilling justeres den adresserte ordlinje fra hvilepotensial til 0 V (fig. 6) eller Vs (fig. 7), idet en spenning av størrelse Vs blir indusert mellom adresserte ord- og bitlinjer. Ikke-adresserte ordlinjer forblir på 2Vs/3 (fig. 6) eller Vs/3 (fig. 7). ;t4 : Adressert ordlinje returnert til hvilepotensial etter ;leseforsinkelse. ;t5 : Alle bitlinjer returnert til hvilepotensial. ;t6 : Lesesyklus nå fullstendig. Alle ord- og bitlinjer i hviletilstand ;(2Vs/3 på fig. 6; Vs/3 på fig. 7). ;t7 : Inaktive bitlinjer justert fra hvilepotensial til Vs (fig. 8) eller ;Vs/3 (fig. 9). ;t8 : Adressert bitlinje eller bitlinjer som skal skrives til "1 "-tilstand, ;justeres til Vs/3, (fig. 8), mens de som skal forbli i tilstanden "0", justeres til Vs, og adressert bitlinje eller bitlinjer som skal skrives til "0"-tilstanden, justeres til Vs/3, mens de som skal forbli i tilstanden "1", justeres til Vs (fig. 9). ;t9 : Adresserte ordlinjer justeres til 4Vs/3 (fig. 8) eller 0 (fig. 9), ;noe som innfører en spenning på størrelse Vs over adressert celle eller celler. Ikke-adresserte ordlinjer forblir på 2Vs/3. ;tio : Adresserte ordlinjer returnert til hvilepotensial etter skriveforsinkelse. ;tn : Alle bitlinjer returnert til hvilepotensial. ;ti2 : Skrivesyklus fullstendig. Alle ord- og bitlinjer i hviletilstand. ;Her benyttes en femte spenningsnivå VCc- Den er typisk av størrelse 4Vs/3 og benyttes på den aktive ordlinje under lesing (fig. 8) eller oppfriskings/skrivesyklus (fig. 9). Det skal bemerkes at mens firenivåskjemaene i fig. 6 og 7 krever at alle ord- og bitlinjer skal drives på fire nivåer i løpet av den fullstendige lese/skrivesyklus, krever femnivåskjemaene på fig. 8 og 9 at bare 3 separate spenningsnivåer skal påtrykkes ordlinjene og tre separate, men ikke identiske spenningsnivåer skal påtrykkes bitlinjene. Dette gir muligheter for optimering og forenkling av driv- og deteksjonselektronikken som benyttes i innretningen. Ytterligere forenkling kan realiseres ved å velge 4Vs/3 = VCc nær forsyningsspenningen. ;Eksempel 4: Svitsjeprotokoller som innbefatter forladning av ikke- adresserte celler på aktive bitlinjer ;Så langt har den primære fokus vært rettet mot å unngå partiell svitsjing av ikke-adresserte celler. Imidlertid er det også ønskelig å lage svitsj eprotokoller som samtidig minimerer virkningen av parasittiske strømmer i minnematrisen under lesesyklusen. ;I minnematriser basert på passiv matriseadressering, blir arealtettheten av datalagringen maksimert ved å benytte matriser som er så store som mulig. Dette innebærer at hver matrise skal inneholde størst mulig antall krysningspunkter mellom ord- og bitlinjer, og en gitt bitlinje må følgelig krysse et stort antall ordlinjer. Når en gitt ord- og bitlinjekrysning velges, utgjør et stort antall av de ikke-valgte krysningspunkter mellom bitlinjer og alle de ikke-valgte kryssende ordlinjer et tilsvarende stort antall parasittiske strømlekkasjeveier (kapasitive, induktive og ohmske) som i sum kan føre til at innretningens respons/aksesstider og kontrastforholdet til de logiske "1" og "0" som leses, blir redusert. ;En metode for å redusere virkningen av parasittiske strømmer på bestemmelsen av logiske tilstander er å forlade de ikke-adresserte celler på den aktive bitlinje til et nivå som svarer til det som ville nås under lesningen av den aktive celle. Denne prosedyren er implisitt i spenningsprotokollene vist på fig. 6-9. Ved tidspunktet 2, dvs. forut for påtrykking av et lesespenningstrinn på den aktive ordlinje (ved tidspunktet 3 på figurene), blir den aktive bitlinjespenning forskjøvet til sin lesesyklusverdi og frembringer et spenningsavvik mellom de aktive bitlinjer og alle ordlinjer. Dette fører til spuriøse strømmer i alle ikke-aktive celler på den aktive bitlinje. Disse strømmene er typisk transiente og gjenspeiler polarisasjonsfenomener i cellene og dør ut eller minker sterkt etter kort tid. Ved således å gjøre en tidsrommet mellom tidspunktene 2 og 3 tilstrekkelig lang, blir de spuriøse strømbidrag til svitsjestrømmene som detekteres under lesesyklusen, sterkt redusert. Visse begrensninger hefter ved dette opplegget. Dersom tidsrommet mellom tidspunktene 2 og 3 blir meget langt, har det innlysende implikasjoner for dataaksesshastighetene og den totale lesesykustid. I tillegg vil den kumulative effekt ved gjentatt sykling med lange forladningstider kunne forårsake partiell svitsjing og avtrykk, noe som ble forsøkt unngått ved å ha nullspenning over alle celler i hviletilstand. ;Spenningsprotokolldiagrammene på fig. 6-13 viser ikke tidsstyringen av deteksjons forsterkeren som kan variere fra tilfelle til tilfelle, avhengig av dynamikken til polarisasjonssvitsjingen og spuriøs strømrespons i de adresserte og de ikke-adresserte celler. Deteksjonsforsterkerne må aktiveres etter tidspunktet 2 for å unngå den spuriøse strømtransient fra de ikke-adresserte celler og ikke meget senere enn tidspunkt 3 for å fange en polarisasjonsomvendingstrøm i aktive celler som er svitsjet av lesesyklusen. ;Det skal bemerkes at ved å legge tidspunktet 2 godt foran tidspunkt 3, vil ikke bare de inaktive cellene på den aktive bitlinje utsettes for en tidlig spenningsavvik av størrelse |VS/3|, men også den aktive celle. Således lekker noe av svitsj eladningen i den aktive celle ut før deteksjonsforsterkeren tilkobles. Størrelsen av denne effekten, som er uønsket da den reduserer lesesignalet, avhenger av polarisasjonskarakteristikkene til minnematerialet i cellene og kan variere fra ubetydelig til vesentlig. I det sistnvente tilfelle kan det implementeres en lett modifikasjon av spenningsprotokollen ved å innføre en spenningsforskyvning på de inaktive ordlinjer som vist på figurene 10-13. Forkanten til forskyvningen forekommer på tidspunktet 0 og bakkanten faller sammen med forkanten til spenningsforskyvningen på den aktive bitlinje ved tidspunktet 2. Ved nøyaktig styring av forkant- og bakkantforskyvningene på tidspunkt 2, vil spenningen over de ikke-adresserte celler på den aktive bitlinje stige fra null til en størrelse |VS/3| på tidspunkt 0 og forbli uforandret på denne verdien til tidspunkt 5, dvs. etter fullføring av lesesyklusen. Tidspunktet 2 kan optimeres for utlesningsprosessen i den aktive celle, uten begrensninger med hensyn til driving av forladningstransienten i de ikke-adresserte celler. Slik det kan ses av figurene 10-13, blir spenningen over de ikke-adresserte celler alltid opprettholdt på mindre enn en størrelse |VS/3| i disse modifiserte skjemaer, men 4 spenningsnivåer blir nå involvert på ordlinjene i de femnivåprotokollene, sammenlignet med de tidligere tre nivåer. ;Eksempel 5: Svitsjeprotokoller som innbefatter en forlesningsreferansesvklus Et annet opplegg for å unngå eller avbøte problemene som er forbundet med parasittiske strømmer i ikke-adresserte celler på aktive bitlinjer, skal nå beskrives. ;Rent konkret kan det her refereres til en firenivås tidsstyringsdiagram vist på fig. 6. Forladningsskjemaet beskrevet i de ovenstående avsnitt, impliserer at den aktive bitlinje er blitt forskjøvet til en lesesyklusverdi på et tidspunkt 2, og resulterende parasittiske strømmer er blitt signifikant redusert på det tidspunkt da den aktive ordlinje svitsjes ved tidspunkt 3. Den logiske tilstand i den adresserte celle bestemmes av deteksjonsforsterkeren som registrerer ladningen som går i bitlinjen under et definert tidsintervall som starter nær tidspunkt 3 og opphører før tidspunkt 4. ;Ideelt vil slike forladningsskjemaer muliggjøre deteksjon av ladninger som går som respons på forskyvningen av den aktive ordlinje på tidspunktet 3, uten interferens fra parasittiske strømmer gjennom celler ved inaktive ordlinjer. I praksis kan de parasittiske strømmer dø langsomt ut og/eller ha en ohmsk (dvs. ikke-temporær) komponent, slik at noe parasittisk ladning fanges opp av deteksjonsforsterkeren. Selv om størrelsen av den parasittiske strømkomponent som går gjennom hver ikke-adressert celle på den aktive bitlinje kan være liten, kan strømmer fra hundrer eller tusener av ikke-adresserte celler på den aktive bitlinje tilsammen bli meget signifikante og ødelegge utlesningsresultatene. ;Under antagelse av stabile og forutsigbare forhold kan et slik parasittisk bidrag i prinsippet fjernes ved å subtrahere en fast ladningsmengde fra den registrerte deteksjonsforsterker under lesesyklusen. I en rekke tilfeller gjør størrelsen og variabiliteten av den parasittiske bidrag dette uegnet. I tillegg til fabrikasjonstoleransene for innretningen kan således utmattings- og avtrykkshistorien variere innen vide grenser mellom forskjellige celler i den samme minneinnretning og til og med på samme bitlinje, og den parasittiske strøm kan sterkt avhenge av innretningens temperatur på tidspunktet for utlesning. I tillegg kan den parasittiske strøm forbundet med en gitt ikke-adressert celle på den aktive bitlinje, avhenge av den logiske tilstand denne cellen er i. I det tilfelle skal den kumulative parasittiske strøm fra alle ikke-adresserte celler på den aktive bitlinje avhenge avsettet av data lagret i disse cellene, noe som ikke lar seg forutsi. ;For å oppnå en sann måling av de kumulative parasittiske strømmer i forbindelse med en gitt utlesningsevent, kan det implementeres en forlesningsreferansesyklus som eksemplifisert på fig. 14. ;Forlesningssyklusen går umiddelbart forut for utlesningssyklusen og avviker fra den siste i bare ett henseende, nemlig ved at den aktive ordlinje ikke er forskjøvet i det hele tatt. Deteksjonsforsterkeren aktiveres i nøyaktig den samme tidsluke relatert til bitlinjespenningsforskyvningene, slik tilfellet er i den påfølgende lesesyklus. Således skal den kumulative ladning detektert under forlesningssyklusen meget nøye svare til de parasittiske strømbidragene som ble fanget inn under lesesyklusen, innbefattet bidrag fra den aktive celle. Den detekterte ladning fra forlesningssyklusen lagres og subtraheres fra den registrert under lesesyklusen og gir den ønskede nettoladning fra den svitsjende- eller ikke-svitsjende transient i den aktive celle. ;Ganske klart kan virkningene av utmatting, avtrykk, temperatur og logiske tilstander automatisk tas hånd om ved å benytte dette referanseopplegg. En viktig forutsetning er at forlesningssyklusen ikke materielt må endre de parasittiske strømnivåer i lesesyklusen. Således må forsinkelser mellom tidspunktene P6 og 0 (jf. fig. 14) være tilstrekkelig til at transienter i forlesningssyklusen dør ut. I visse tilfeller kan to eller flere påfølgende forlesningssykluser benyttes for å oppnå en reproduserbar parasittisk strømrespons forut for lesesyklusen. Dette øker imidlertid kompleksiteten og den totale utlesningstid. ;En betraktning av fig. 14 i samband med den firenivås pulsprotokoll vist på fig. 6 viser hvordan prinsippet for forlesningsreferansesyklus kan implementeres for andre pulsprotokoller dekket av den foreliggende oppfinnelse, ved triviell utvidelse av eksempelet gitt i det foreliggende tilfelle. ;Eksempel 6: Svitsjeprotokoller som innbefatter offsetspenninger Nok et annet skjema for å omgå eller avbøte problemene forbundet med parasittiske strømmer i ikke-adresserte celler på aktive bitlinjer, skal nå beskrives. ;I henhold til ligning (2) ovenfor er minimums forstyrrelsesspenning på ikke-adresserte celler Vs/3 (jf. ligning (3)), og de foretrukkede utførelser beskrevet i samband med fire- og femnivåsvitsjeprotokoller ble vist å oppnå dette. Slik det skal omtales nedenfor, kan det i visse tilfeller være foretrukket å avvike noe fra dette kriterium. ;Gitt at minnecellene har visse karakteristikker med hensyn til deres elektriske impedans- og svitsj eegenskaper, er det mulig å oppnå en lav parasittisk strømbelastning på bitlinjen under leseoperasjonene, mens forstyrrelsen på de ikke-adresserte celler samtidig holdes på et lavt nivå. ;Det er antatt at den valgte celle utsettes for en spenning V; = Vs under perioden hvor minnematerialet i cellen undergår polarisasjonssvitsjing. ;Således has ;Det er ønskelig å redusere den kumulative lekkasjestrøm på den aktive bitlinje, idet denne strømmen går gjennom de ikke-adresserte celler på denne linje. Dette kan oppnås ved å redusere spenningen over de ikke-adresserte celler med en størrelse 5. Således has I henhold til (5) kan må denne økningen kompenseres for ved en tilsvarende justering i spenningene over de resterende ikke-adresserte celler, slik at ;I en stor matrise vil antallet celler på inaktive ord- og inaktive bitlinjer (Viv) være langt større enn celler på den aktive ordlinje som krysser an inaktiv bitlinje (Vn). For å minimere den totale forstyrrelse av ikke-adresserte celler i matrisen, må det derfor kreves at Viv ikke skal forandres for å kompensere reduksjonen i , i hvilket tilfelle ;Dette er naturligvis ikke det eneste mulig valge, men det skal heretter antas for å lette forståelsen av de grunnleggende prinsipper som er involvert. ;Således ville Vs/3-protokollen bli modifisert slik at Vj = Vs, Vjj = Vs/3 + 8, ;V,» = Vs/3 - 8, Viv= -Vs/3. Dette kan oppnås ved f.eks. å la potensialene på de aktive ord- og bitlinjer være uforandret, mens 8 adderes til alle inaktive ord- og bitlinjer slik at ;i) Vj <=> Vs <=> OaktivBL - ØaktivwiJ Aktiv ordlinje krysser aktiv bitlinje ;(den valgte celle), ;ii) Vj; <=> Vs/3 + 8 <=> (OjnaktivBL + 5) - <O>aktivWL: Aktiv ordlinje krysser ;inaktiv bitlinje, ;iii) Vjii <=> Vs/3 - 8 <=> OaktivBL - (^inaktiw/L <+> 8): Inaktiv ordlinje ;krysser aktiv bitlinje, ;i v) Viv <=> -Vs/3 <=> (ØinaktivBL <+><8>) - (^inaktiv wl <+> 8): Inaktiv ordlinje krysser inaktiv bitlinje. ;Størrelsen på 8 må velges med behørig hensyn til to motstridende krav. På den ene side bør den være så stor som mulig for å minimere parasittiske strømbidrag til den aktive bitlinje. På den annen side bør den være så liten som mulig for å minimere forstyrrelsen av ikke-adresserte celler. I praksis må det foretas en avgjørelse basert på de spesifikke betingelser som er fremherskende i hvert tilfelle. ;Videre er det velkjent for fagfolk at elektrisk polariserbare materialer benyttet som lagrings- eller minnemedium i displayer og minner kan ha en ikke-lineær spennings-strømresponskarakteristikk som med fordel kan utnyttes når det skal implementeres svitsj eprotokoller som innbefatter forskjøvne spenninger. En slik ikke-lineær responskarakteristikk kan imidlertid også være avhengig av det spesifikke materiale og dets behandling og faktorer som i den foreliggende sammenheng kan være avhengige av pulsprotokollparameterne som faktisk brukes, så vel som konstruksjons- og skalafaktorer. Dette innebærer at det vil være umulig å generalisere om en fordelaktig utnyttelse av ikke-lineær spennings-strømrespons i ikke-adresserte celler, men at enhver spesifikk utførelse som innbefatter denne art av respons, må gjøres til gjenstand for heuristikk anvendt på hvert enkelt tilfelle. Imidlertid skal enhver heuristikk av denne art anses å ligge utenfor rammen for den foreliggende oppfinnelse. ;Eksempel 7: Helradutlesning ;En alternativ vei til å redusere eller eliminere det spuriøse strømbidrag fra ikke-adresserte celler langs aktive bitlinjer under utlesing er vist på fig. 15. Alle ordlinjer bortsett fra den aktive er låst til et potensial nær det på deteksjonsforsterkerinngangen (definert som null på fig. 15). For utlesning av data bringes den aktive ordlinje til potensialet VREAD, som får strømmer til å gå gjennom cellene ved kryssende bitlinjer. Størrelsen av strømmene avhenger av polarisasjonstilstanden i hver celle og bestemmes av deteksjonsforsterkerne, én for hver bitlinje som vist. ;Dette opplegget gir flere fordeler, nemlig ;spenninger over alle ikke-adresserte celler er veldig nær null og eliminerer lekkasjestrømmer som ellers kunne korrumpere utlesningen fra adresserte celler, ;utlesningsspenningen VREAD kan velges mye høyere enn koersivitetsspenningen uten å frembringe partiell svitsjing i ikke-adresserte celler, noe som tar hensyn til at svitsjehastigheten for tynnfilm nærmer seg den iboende svitsjehastighet for det polariserbare materiale i cellene, ;opplegget er kompatibelt med store matrisegrupper, ;den høye grad av parallellisme muliggjør en stor datautlesningsrate. ;Da utlesningen er destruktiv, skal det i mange tilfelle være nødvendig å skrive data tilbake til minneinnretningen. Dette kan oppnås med ett av pulsskjemaene som er skrevet i de foregående avsnitt. Et sett av celler i minneinnretningen forskjellig fra dem som blir lest kan velges for oppfrisking, f.eks. i forbindelse med bufferlagring. ;Mulige ulemper ved dette opplegg er i det store og hele forbundet med økte krav til kretsene som utfører driv- og deteksjonsfunksjonene. Således vil simultan svitsjing av alle celler på en lang ordlinje forårsake en stor strømtransient på denne linje (noe som innebærer behov for en lavkildeimpedans i drivertrinnet og lavimpedansstrømveier, men også kan gi opphav til krysstale innenfor innretningen). Videre er en separat deteksjonsforsterker nødvendig for hver bitlinje for å unngå tap av data. Med den høyest mulige tetthet av celler i den passive matrise utgjør dette et opphopningsproblem på kanten av matrisen hvor deteksjonsforsterkerne er koblet. ;De ovenfor omtalte svitsj eprotokoller muliggjør kontrollert svitsjing av polarisasjonsretningen i envher celle i et passivt matrisearrangement, uten å utsette de ikke-adresserte celler for forstyrrelsesspenninger som overstiger ;*Vs/3.

Som beskrevet i de ovennevnte eksempler, kan pulsprotokollene anvendes direkte for lesing av logiske tilstander i minneceller som enten ikke gjennomgår en polarisasjonssvitsjing under lesesyklusen, definert å være i f.eks. logiske "0", eller hvor polarisasjonsretningen svitsjes tilsvarende definert å være i logisk "1". Initialisering av minnet kunne innebære skriving av nuller i alle celler som i tilfellet ovenfor ville implisere utførelse av en lesesyklus (destruktiv lesning). Skriving kunne dermed oppnås ved å benytte pulssekvensen for å forandre polarisasjonen i celler som skal lagre en logisk "1", mens resten av cellene etterlates uforandret. Påfølgende lesing av data fra minnet ville da kreve en oppfriskingssyklus i de tilfeller hvor det er ønskelig å holde dataene i minnet etter den destruktiv lesning. Oppfriskingsprotokollen ville kreve en komplett lese/oppfriskingspulssekvens i tilfeller hvor andre celler benyttes for fornyet lagring enn dem som ble lest destruktivt for å skaffe dataene. På den annen side, dersom de samme celler ble benyttet, kan de celler som ble lest som logisk "0" forbli uforandret og bare de som inneholdt en "1" må gjennomgå en polarisasjonssvitsjing.

Claims (16)

1. Fremgangsmåte for å drive et passivt matriseadressert display eller minnegruppe av celler som omfatter et elektrisk polariserbart materiale som viser hysterese, spesielt et ferroelektrisk materiale, hvor polarisasjonstilstanden til individuelle, separat valgbare celler kan svitsjes til en ønsket tilstand ved påtrykking av elektriske potensialer eller spenninger til ord- og bitlinjer i matrisen, hvor cellene initialt befinner seg i vilkårlige polarisasjonstilstander, og hvor fremgangsmåten er karakterisert ved å styre individuelt et potensial på valgte ord- og bitlinjer til å nærme seg eller falle sammen med ett av n forhåndsdefinerte potensialnivåer, hvor n > 3, hvor potensialene på de valgte ord- og bitlinjene danner undermengder av n potensialer som innbefatter henholdsvis nord - og nbjt -potensialer, å styre potensialene på alle ord- og bitlinjer på en tidskoordinert måte i henhold til en protokoll eller tidsstyringssekvens, hvorved ordlinjene låses i en forhåndsbestemt sekvens til potensialer valgt blant nord -potensialene, mens bitlinjene enten låses i en forhåndsbestemt sekvens til potensialer valgt blant nbit -potensialene eller de er under en viss periode av tidsstyringssekvensen forbundet med kretser som detekterer ladningene som går mellom bitlinjen(e) og cellene som kobles til bitlinjen(e), og å innrette tidsstyringssekvensen til å innbefatte minst to distinkte deler, herunder en "lesesyklus" under hvilken ladninger som går mellom den eller de valgte bitlinjer og cellene som forbindes til denne eller disse bitlinjer detekteres, og en "oppfriskings/skrivesyklus" under hvilken polarisasjonstilstanden(e) i cellene som forbindes med valgte ord- og bitlinjer, bringes til å korrespondere med et sett av forhåndsbestemte verdier.

2. Fremgangsmåte i henhold til krav 1, karakterisert ved å tillate én eller flere bitlinjer å flyte som respons på ladninger som går mellom bitlinjen og cellene som forbinder bitlinjen under lesesyklusen, og å låse alle spenninger på ord- og bitlinjene under oppfriskings/skrivesyklusen.

3. Fremgangsmåte i henhold til krav 1, karakterisert ved å velge verdiene n = 3 og nord = 3 og nbit = 3 i tilfelle spenningene over de ikke-adresserte celler i vesentlig grad overstiger Vs 12, hvor Vs er spenningen over den adresserte celle under lese-, oppfrisknings- og skrivesyklusene.

4. Fremgangsmåte i henhold til krav 1, karakterisert vedå velge verdiene n = 4 og nord = 4 og nbit = 4 i tilfelle spenningene over ikke-adresserte celler ikke overskrider Vs/3 i vesentlig grad, hvor Vs er spenningen over den adresserte celle under lese-, oppfrisknings- og skrivesyklusene.

5. Fremgangsmåte i henhold til krav 1, karakterisert vedå velge verdiene n = 5 og nord = 3 og nbit = 3, i tilfelle spenningene over ikke-adresserte celler i vesentlig grad overskrider Vs/3, hvor Vs er spenningen og over adresserte celle under lese-, oppfrisknings- og skrivesyklusene.

6. Fremgangsmåte i henhold til krav 1, karakterisert ved å utsette ikke-adresserte celler langs en aktiv ordlinje og langs en aktiv bitlinje eller aktiverte bitlinjer for en maksimumsspenning under lese/skrivesyklusen og som avviker med en kontrollert verdi fra de eksakte verdier Vs/2 eller Vs/3.

7. Fremgangsmåte i henhold til krav 6, karakterisert vedå utsette de ikke-adresserte celler langs en aktiv ordlinje for en spenning av en størrelse som overskrider de eksakte verdier Vs/2 eller Vs/3 med en kontrollert spenningsøkning og samtidig utsette ikke-adresserte celler langs aktive bitlinjer for en spenning av en størrelse som er mindre enn de eksakte verdier Vs/2 eller Vs/3 med en kontrollert spenningsminskning.

8. Fremgangsmåte i henhold til krav 7, karakterisert ved at den kontrollerte spenningsøkning og spenningsminskning er lik hverandre.

9. Fremgangsmåte i henhold til krav 1, karakterisert vedå addere en kontrollert spenningsøkning 5i til potensialer OinaktiveWL på inaktive ordlinjer og addere en kontrollert spenningsøkning 82 til potensiale øinaktiveBL på inaktive bitlinjer, hvor 8j = 82 = 0 svarer til lese/skrive protokoller med maksimum spenningseksponering Vs/2 eller Vs/3 i ikke-valgte celler.

10. Fremgangsmåte i henhold til krav 9, karakterisert ved at 8t = 82 * 0.

11. Fremgangsmåte i henhold til kravl, karakterisert ved å styre et hvilepotensial som utgjør potensialet lagt på ord- og bitlinjer under tiden mellom hver gang protokollen for lese/oppfrisknings/skrivesyklusen benyttes, til samme verdi på alle ord- og bitlinjer, slik at en nullspenning påtrykkes alle celler.

12. Fremgangsmåte i henhold til krav 1, karakterisert vedå velge hvilepotensialene på én eller flere av ord- og bitlinjene blant én av de følgende: a) systemjord, b) adressert ordlinje ved initiering av pulsprotokoll, c) adressert bitlinje ved initiering av pulsprotokoll, d) strømforsyningsspenning (Vcc).

13. Fremgangsmåte i henhold til krav 1, karakterisert vedå velge potensialet på den eller de valgte bitlinjer i en hviletilstand slik at det skiller seg fra det ved starten av en flyteperiode (lesesyklus), og å bringe nevnte potensial fra en hvileverdi til det ved starten av flyteperioden, hvor det låses for en tidsperiode sammenlignbar med eller som overskrider en tidskonstant for å lade bitlinjen.

14. Fremgangsmåte i henhold til krav 1, karakterisert ved å la en spenningsforskyvning på inaktive ordlinjer gå forut for lesesyklusen, hvorved ikke-adresserte celler på en aktiv bitlinje utsettes for en forspenning lik den som forekommer på grunn av spenningsforskyvningen på den aktive bitlinje under lesesyklusen, idet spenningsforskyvningen på de inaktive ordlinjer starter ved et valgt tidspunkt som går forut for spenningsforskyvningen på den aktive bitlinje og opphører på et tidspunkt når den sistnevnte spenningsforskyvning initieres, på slik måte at en forekommende forspenning på ikke-adresserte celler på den aktive bitlinje påtrykkes kontinuerlig fra tidspunktet for initiering av spenningsforskyvningen på de inaktive ordlinjer og inntil tidspunktet for opphør av spenningsforskyvningen på de aktive bitlinjer.

15. Fremgangsmåte i henhold til krav 1, karakterisert ved å benytte en referansesyklus forut for lesesyklusen og adskilt fra den med et valgt tidsrom og som nøyaktig etterligner pulsprotokollen og strømdeteksjonen for lesesyklusen, med det unntak at det ikke legges noen spenningsforskyvning på en aktiv ordlinje under referansesyklusen, før lesesyklusen, og å benytte et signal registrert under denne referansesyklus forut for lesesyklusen som inngangsdata til kretsene som bestemmer den logiske tilstand i den adresserte celle.

16. Fremgangsmåte i- henhold til kravl5, karakterisert ved at signalet registrert under den forutgående referansesyklus subtraheres fra et signal registrert under lesesyklusen.