NO324029B1 - Lesemetode og deteksjonsanordning - Google Patents

Description

Oppfinnelsen angår en fremgangsmåte for å lese en minnecelle i en passiv, matriseadresserbar, ferroelektrisk eller elektret minnematrise med minneceller i form av elektrete eller ferroelektriske kondensatorer, hvor minnecellene er anordnet ved krysningene mellom et første og annet sett av henholdsvis parallelle elektroder, hvor det første sett danner ordliner og det annet sett danner bitlinjer, hvor ordiinjene og bitlinjene er forbundet med driveranordninger, hvor bitlinjene er ytterligere forbundet med deteksjonsanordninger for å måle ladning som strømmer i bitlinjene, og hvor deteksjonsanordningene detekterer strømresponser svarende til data, typisk en binær 1 eller en binær 0.

Oppfinnelsen angår også en deteksjonsanordning til bruk ved en foretrukket utførelse av fremgangsmåten i henhold til oppfinnelsen, hvor deteksjonsanordningen benyttes til utlesning av data lagret i et passivt matriseminne omfattende minneceller i form av elektrete eller ferroelektriske kondensatorer, hvor minnecellene er anordnet ved krysningene mellom et første og annet sett av respektive parallelle elektroder, hvor det første sett danner ordlinjer og det annet sett danner bitlinjer, hvor ordlinjene og bitlinjene er forbundet med driveranordninger, hvor bitlinjene ytterligere er forbundet med deteksjonsanordninger for å måle ladning som strømmer i bitlinjene, hvor deteksjonsanordningene registrerer en strømrespons svarende til data, typisk en binær 1 eller en binær 0, og hvor deteksjonsanordningene hver omfatter et første forsterkertrinn med en integratorkrets bestående av en første forsterker med en første forsterkning og en første båndbredde.

I løpet av de senere år er det vist ikke-flyktige datalagringsinnretninger, hvor hver informasjonsbit er lagret som en polarisasjonstilstand i et lokalt volumelement i et elektrisk polariserbart materiale. Materiale av denne art kalles et elektret eller ferroelektrisk materiale. Formelt utgjør ferroelektriske materialer en underklasse av elektrete materialer og er i stand til å polariseres spontant til enten en positiv eller negativ permanent polarisasjonstilstand. Ved å påtrykke et elektrisk felt med passende polaritet er det dessuten mulig å frembringe en svitsjing mellom polarisasjonstilstandene. Ikke-flyktighet oppnås da materiale kan beholde sin polarisasjon, selv i fravær av eksternt påtrykte, elektriske felt. En av polarisasjonstilstandene betraktes som en logisk 1 og den andre som en logisk 0. Dette benyttes i minneceller hvor det ferroelektriske eller elektrete materiale, dvs. minnemateriale er anordnet med forbindelse til minst to separate elektroder som kan påtrykke spenninger over minnemateriale.

Minnecellen er typisk anordnet i matriser hvor en minnecelle er definert i et parti av minnematerialet plassert mellom krysningen av to separate elektroder, idet den ene betegnes som en bitlinje og den andre som en ordlinje. En rekke bitlinjer og ordlinjer som krysser hverandre, resulterer i en minnegruppe eller minnematrise med en rekke minneceller langs hver bitlinje og ordlinje. Minnematriser av denne art er enten av den aktive eller passive type. I en aktiv matrise er det aktive elementer, f.eks. transistorer, forbundet med individuelle minneceller, mens det ikke foreligger slike elementer i en minneinnretning utført som en passiv matrise. En passiv matrise fører til en forenkling i fremstillingen og tillater høy integrasjonstetthet, men med den ulempe at forskjellige typer av forstyrrelse forekommer i minneceller som ikke er elektrisk isolert fra hverandre og har felles elektroder. I det følgende er oppmerksomheten rettet mot passive matriseminner.

I en passiv matriseminneinnretning er det typisk anordnet spenningsdrivere forbundet med både bitlinjene og ordlinjene for å være i stand til å innstille og styre spenninger over minnecellene. Deteksjonsanordninger benyttes til lesning for deteksjon og registrering av frigjort ladning, og typisk er de i form av deteksjonsforsterkere forbundet med bitlinjene, dvs. at det er bitlinjestrømmen som detekteres når en minnecelle leses. Elektrodespenninger defineres og fremlegges i tidsstyringsdiagrammer, også kjent som pulsprotokoller, som representerer elektriske potensialer på elektrodene og hvordan disse forandrer seg over tid, eksempelvis under skriving og lesing.

På grunn av den relativt lave signalstrøm som frigjøres fra minnecellen ved lesing, har oppmerksomheten tidligere vært rettet mot å redusere virkningen av maskerende strømmer, også kjent som snikstrømmer, og å forbedre signalstyrken og -kvaliteten for å være i stand til bedre å bestemme hvilken logisk tilstand som er representert av en utlesningsverdi.

Det har vært foreslått en rekke botemidler mot snikstrømmer, og mange av disse botemidlene kan benyttes i kombinasjon. En måte å redusere snikstrømmer under lesning er å benytte en såkalt "helrads"-pulsprotokoll hvor alle cellene langs en ordlinje samtidig mottar svitsjespenninger og derfor leses i parallell. Dette gjør det mulig å oppnå nullspenninger eller fraksjonelle spenninger over celler som ikke leses, dvs. over ikke-adresserte celler. Ikke-adresserte celler vil i dette tilfelle betegne celler på andre ordlinjer, da alle bitlinjer adresseres under en helradslesning. En pulsprotokoll for helradslesning er behandlet i nærværende søkers publiserte internasjonale patentsøknad nr. WO2003/046923.

Snikstrømproblemet blir også håndtert med forskjellige metoder for å anordne og drive en deteksjonsanordning i forbindelse med tidsstyringsdiagrammet og dermed å skaffe et pålitelig utlesningssignal. En kjent metode er "dobbel lesing, dobbel deteksjon", som f.eks. er vist sammen med passende deteksjonsanordninger i nærværende søkers publiserte, internasjonale patentsøknad WO2002/017322. Signal/støyforholdet kan dessuten forbedres ytterligere ved å benytte effektive ladningsreferanser og tilpassede deteksjonsforsterkere i deteksjonsanordningen, f.eks. som vist i forbindelse med bruk av pseudodifferensielle deteksjonsforsterkere i nærværende søkers publiserte, internasjonale patentsøknad nr. WO2004/086406.

Dessuten er det i US patentsøknad nr. 2003/0117830 Al, inngitt

21. desember 2001, også vist en fremgangsmåte med "dobbel lesing, dobbel deteksjon" som i utgangspunktet svarer til fremgangsmåten som vist i ovennevnte, publiserte internasjonale patentsøknad WO 2002/017322. Men i US patentsøknad nr. 2004/0117830 Al er det vist at en "dobbelt lesing, dobbelt deteksjon" kan utføres på en slik måte at snikstrømbidrag elimineres.

For å oppsummere gis det forskjellige midler for å redusere støy i utlesningsverdier fra passive matriseminner av den relevante art, slik noen av dem er omtalt ovenfor. Oppmerksomheten i tidligere løsningsforslag har primært vært rettet mot å redusere virkningen av snikstrømmer og for bruk i systemer hvor snikstrømmer er en dominerende støyfaktor under lesning. Når imidlertid snikstrømmer er eliminert som et hovedbidrag til støy, må andre støykilder tas i betraktning og følgelig behandles, spesielt når det fortsatt er av betydning å ytterligere forbedre signal/støyforholdet i utlesningsverdier fra passive minneinnretninger.

Disse andre støykilder innbefatter signifikante støykilder som ikke kan elimineres, f.eks. ved bruk av spenningspulsprotokoller, som benyttes til å redusere virkningen av snikstrømmer og blindkapasitanser som hovedsakelig skyldes parasittiske koblinger i passive, matriseadresserbare, ferroelektriske minner, spesielt når deres størrelse økes til å omfatte millioner av minneceller i matrisen og med bruk av parallell aksessering av flere tusen av disse cellene. En like stor utfordring er det å redusere og eliminere støy generert i deteksjons- og samplingsanordninger, dvs. deteksjonsforsterkere benyttet til å integrere og forsterke detektert strøm eller ladning i bitlinjen som forbinder den adresserte minnecelle og deteksjonsforsterkeren. Slik støy innbefatter samplingstøy, dvs. termisk støy generert av deteksjonsforsterkeren og forbundne kretser, og offsetstøy, dvs. spenningsavvik som introduseres i samplingtrinnet. I liten grad har støy generert av deteksjons- og samplingkretsen vært gjenstand for oppmerksomhet i kjent teknikk. Likevel kan slik støy signifikant påvirke bitfeilraten i utlesningen fra ferroelektriske eller elektrete minner.

Det er således en vesentlig hensikt med oppfinnelsen å forbedre den foreliggende oppfinnelse og spesielt å forbedre signal/støyforholdet i utlesningsverdier fra passive, matriseadresserbare, ferroelektriske eller elektrete minner. Mer bestemt er det en vesentlig hensikt å redusere samplingstøy og spenningsstøy (offsetstøy) i deteksjonsanordningen.

Endelig er det også en hensikt å skaffe en deteksjonsanordning som er i stand til å redusere eller eliminere enhver støy som spesifikt forekommer i deteksjons- og samplingsoperasjoner.

De ovennevnte hensikter så vel som andre trekk og fordeler realiseres med en fremgangsmåte i henhold til den foreliggende oppfinnelse og kjennetegnet ved å omfatte trinn for a) å starte en ladningsmåling ved å aktivere deteksjonsanordningen forbundet til bitlinjen for en minnecelle,

b) å registrere en første verdi fra ladningsmålingen,

c) å påtrykke over minnecellen en spenning med evne til å svitsje ved å drive

elektrodene med bruk av et forhåndsdefinert sett av lesespenningsnivåer, og

d) å registrere en annen verdi fra ladningsmålingen og trekke den første, registrerte verdi fra den annen, registrerte verdi for å danne en

utlesningsverdi.

I en fordelaktig utførelse av fremgangsmåten i henhold til oppfinnelsen inngår et ytterligere trinn for å forlade ordlinje eller bitlinje av deteksjonsanordningene forut for ladningsmålingen i trinn a), mens elektrodene drives med et annet forhåndsdefinert sett av lesespenningsnivåer uten evne til å svitsje. I en variant av denne fordelaktige utførelse av fremgangsmåten i henhold til oppfinnelsen registreres den første verdi med den første sampling over et tidsintervall av perioden for forladningen, og den annen verdi registreres med en annen sampling over tidsintervall etter påtrykkingen av spenningen med evne til å svitsje.

Videre er det i fremgangsmåten i henhold til oppfinnelsen ansett fordelaktig med et ytterligere trinn for å sammenligne utlesningsverdien med en referanseverdi for å bestemme den logiske tilstanden representert av utlesningsverdien.

De ovennevnte hensikter så vel som andre trekk og fordeler realiseres også ved deteksjonsanordning for å utføre den ovennevnte, fordelaktige variant av fremgangsmåten i henhold til den foreliggende oppfinnelse og som er kjennetegnet ved at deteksjonsanordningen omfatter et annet forsterkertrinn som følger etter det første forsterkertrinn, idet det annet forsterkertrinn omfatter en annen forsterker med en lavere forsterkning og en mindre båndbredde enn forsterkeren i det første forsterkertrinn, og en samplingkondensator forbundet mellom en utgang på det første forsterkertrinn og en inngang på det annet forsterkertrinn.

Ytterligere trekk og fordeler fremgår av de vedføyde, øvrige uselvstendige krav.

Oppfinnelsen skal nå forklares mer detaljert i forbindelse med den vedføyde tegning, hvor

fig. 1 viser en skjematisk hysteresekurve for relevante minnematerialer,

fig. 2a en prinsippskisse av arrangementet av ordlinje- og bitlinjeelektroder anordnet i en matrise,

fig. 2b en prinsippskisse av hvordan minneceller i form av ferroelektriske eller elektrete kondensatorer er anordnet ved krysningene mellom ordlinje-og bitlinjeelektroder,

fig. 3 et prinsipielt blokkdiagram av strukturen og funksjonelle elementer i en typisk passiv, matriseadresserbar minneinnretning,

fig. 4 et kretsdiagram for en deteksjonsanordning som kjent i teknikken,

fig. 5 en graf som viser et eksempel på signaloppførsel når deteksjonsinnretninger i henhold til kjent teknikk blir benyttet med kjente fremgangsmåter,

fig. 6 et flytkart for foretrukket utførelse av fremgangsmåten i henhold til oppfinnelsen,

fig. 7 et kretsdiagram av en foretrukket utførelse av en deteksjonsanordning i henhold til oppfinnelsen,

fig. 8 et kretsdiagram av en annen foretrukket utførelse av en deteksjonsanordning i henhold til oppfinnelsen, og

fig. 9 et diagram som gir et eksempel på signaloppførsel med forbedret signal/støyforhold når fremgangsmåten i henhold til oppfinnelsen utføres med en deteksjonsanordning i henhold til oppfinnelsen.

Før den foreliggende oppfinnelse forklares med henvisning til foretrukkede utførelser, skal det gis en kort oversikt over den generelle bakgrunn med spesiell henvisning til hysteresen til ferroelektriske og elektrete materialer og strukturen av relevante passive, matriseadresserbare minneanordninger. Fig. 1 viser et materiale med hysteresekurve 100, typisk et ferroelektrisk eller elektret materiale som forandrer sin polarisasjonsretning ved påtrykking av et elektrisk felt som overskrider materialets koersitivfelt. Hysteresekurven er hensiktsmessig vist med spenning fremfor feltstyrke langs abscisseaksen. Koersitivspenningen Vc beregnes ved å multiplisere koersitivfeltstyrken Ec med tykkelsen av materiallaget. En metningspolarisasjon Ps forekommer når et krysningspunkt, dvs. en minnecelle utsettes for den nominelle svitsjespenning Vs. Straks det elektriske felt fjernes, vil polarisasjonen avhengig av feltets fortegn returnere til en av to remanente polarisasjonstilstander 101 (+Pr) og 102 (-Pr). En av de remanente polarisasjonstilstander representerer typisk en lagret logisk 0, mens den andre representerer en lagret logisk 1, og således skaffes en ikke-flyktig minnefunksjon. Fig. 2a viser en matrise av ortogonalt kryssende elektrodelinjer. I samsvar med standard terminologi blir heretter de horisontale elektrodelinjer eller radelektroder betegnet som ordlinjer 200, forkortet WL, og de vertikale elektrodelinjer eller søyleelektroder som bitlinjer 210, forkortet BL. Minnemateriale av den relevante type er ved krysningene mellom ordlinjer og bitlinjer typisk anordnet som et tynt sjikt av ferroelektrisk eller elektret materiale mellom to elektrodelag som henholdsvis rommer bitlinje- og ordlinjeelektrodene. Under driv- og deteksjonsoperasjoner blir valgte ordlinjer 201 og bitlinjer 211 aktivert og satt på et forhåndsbestemt sett av potensialer, slik at spenningsforskjellen mellom ordlinje og bitlinjene blir lik den nominelle svitsjespenning Vs. En minnecelle valgt for en adresseoperasjon er plassert ved krysningen mellom en aktiv bitlinje og en aktiv ordlinje. En spenning som er tilstrekkelig høy til å svitsje en adressert celle er nødvendig, enten for å definere en gitt polarisasjonsretning i denne celle (skriving) eller for å overvåke den forhåndsinnstilte polarisasjonsretning (lesing). Samtidig er det en rekke andre ordlinjer 200 og bitlinjer 210 som krysser celler 220 som for øyeblikket ikke adresseres og som må styres med hensyn til potensialet, slik at forstyrrelsesspenninger på disse cellene 220 holdes på et minimum. Det ferroelektriske materiallag plassert mellom elektrodene fungerer som en ferroelektrisk kondensator 221, som vist på fig. 2b. Ved lesing blir en nominell svitsj espenning med kjent polaritet påtrykt en adressert celle. Dette resulterer i en polarisasjonssvitsjing eller "vending" av den angjeldende minnecelle avhengig av hvilken logisk verdi, dvs. polarisasjonstilstand, som tidligere var lagret eller satt i cellen. En polarisasjonssvitsjing resulterer i frigjøring av flere ladninger enn en ikke-svitsjing, og de frigjorte ladninger benyttes til deteksjon når de går i bitlinjen som krysser den adresserte celle, slik at polarisasjonstilstanden kan bestemmes.

Et arrangement av minneceller lik det ovenfor beskrevet, er betegnet som en passiv matrise. "Passiv" refererer til det faktum at det ikke forekommer aktive elementer forbundet med minnecellen i matrisen. En passiv struktur av den ovennevnte type fører til en forenkling av fremstillingen og en høy tetthet av krysningspunkter, dvs. minneceller. Et generelt problem med minneceller i et ferroelektrisk eller elektret materiale er den relativt lave strøm som frigjøres ved svitsjingen av en minnecelle. Dette gjør signalene følsomme for støy. F.eks. vil ladningen frigjort fra en minnecelle med et areal på 0,0625 \ im typisk være i størrelsesorden 20 fC. Den relativt lave signalstrøm er spesielt et problem for minneceller anordnet i passive matriser på grunn av påvirkningen fra ikke-adresserte celler. En adressert minnecelle kan f.eks. dele bitlinje og ordlinje med tusener av andre minneceller som forårsaker forstyrrelser og støy. Uadresserte minneceller mottar fraksjonelle spenninger og såkalte "forstyrrelsesspenninger" under drift, hvilket i sin tur forårsaker såkalte "snikstrømmer", dvs. uønskede og vedvarende strømmer som adderer seg på en bitlinje og kan maskere strømresponsen fra den adresserte celle.

Det kan være nyttig å gi en oversikt over den samlede virkemåte og struktur for en typisk passiv, matriseadresserbar minneinnretning i en generell forstand.

Fig. 3 viser i form av et forenklet blokkdiagram strukturen og de funksjonelle elementer i en typisk passiv, matriseadresserbar minneinnretning som er relevant for den foreliggende oppfinnelse. En minnemakro 310 består av minnematrise 300, rad- eller ordlinjedekodere og søyle eller bitlinjedekodere 302 resp. 301, deteksjonsanordninger 303 og datalåser 304. Minnematrisen 300 rommer matrisen av ordlinjer 200 og bitlinjer 210. Rad- og søyledekoderne 302;301 dekoder adressene til minneceller, mens deteksjonen utføres av deteksjonsanordningene 303. Datalåsene 304 holder dataene inntil en del eller samtlige av dataene er overført til en minnekontrollogikk 320. Minnekontrollogikken kan styre flere minnemakroer 310. Minnekontrollogikken 320 utgjør en modul som skaffer et digitalt grensesnitt for minnemakroen 310 og styrer lesing og skriving til minnematrisen 300.

En av de dominerende lesemetoder for bruk med passive, matriseadresserbare minner av den relevante type har til nå vært basert på den såkalte dobbeltlesingsprinsipp. Dobbeltlesing av en minnecelle på en bitlinje i matrisen kan kort beskrives som følger. Bitlinjer og ordlinjer mottar såkalte forladningsspenningsnivåer uten evne til å svitsje cellen. Deteksjon av ladning starter og spenningsnivåene skifter fra forladningstilstand til lesningstilstand slik at en lesespenning med svitsjekapasitet påtrykkes over minnecellen som skal leses. En første leseverdi registreres, typisk samplet. Etter dette blir spenningsnivåene typisk returnert til forladningstilstanden og deteksjonsanordningene tilbakestilles og prosedyren gjentas, hvilket resulterer i en annen leseverdi. Da den første lesning garanterer at den adresserte minnecelle allerede er svitsjet i retninger gitt ved polariteten av den forhåndsbestemte lesespenning, vil den annen leseverdi aldri innbefatte ladninger som er frigjort på grunn av en polarisasjonssvitsjing. Ved å trekke den annen verdi fra den første verdi dannes utlesningsverdien som benyttes til å bestemme den logiske tilstand til den leste celle. Hensikten er naturligvis at uønskede bidrag i signalet, f.eks. på grunn av snikstrømmer, og som vil være de samme i de to lesninger, skal kanselleres ved subtraksjon og gi en leseverdi som bare representerer ladningen frigjort fra den leste celle. Det vil imidlertid i praksis alltid være en viss grad av usikkerhet forbundet med utlesningsverdien. Eksempelvis kan snikstrømmer i begge leseverdier gi bidrag som ikke helt vil kansellere hverandre, eller det kan være et ikke-lineært nærvær av vedvarende snikstrømmer fra tidligere operasjoner. Dessuten vil mengden av frigjorte ladninger typisk være avhengig av adresseringshistorien til minnet og det er derfor ofte påkrevet å benytte en eller annen art av variabelt referanseterskelnivå for å bestemme hvilken logisk verdi som er representert av utlesningsverdien.

Fig. 4 viser de vesentlige, funksjonelle komponenter for en deteksjonsanordning som kan benyttes til å implementere dobbeltlesning. Leseinnretningen på fig. 4 utgjør et første forsterkertrinn som er en integratorkrets bestående av en forsterker 415, foretrukket en deteksjonsforsterker med en tilbakekoblingskondensator mellom den inverterende inngang 411 på utgangen 416. Tilbakekoblingskondensatoren har en bryter 413 i parallell som benyttes til å svitsje forsterkeren mellom integratormodus og spenningsfølgermodus. En bitlinje BL forbundet med en inverterende inngang 411 på forsterkeren og en forhåndsbestemt referansespenning REF påtrykkes den ikke-inverterende inngang 412. En første og en annen leseverdi fra integratoren blir lagret i første og andre sampel- og holdkretser henholdsvis 421;422. Leseverdien lagret i sampel- og holdkretsen 421 mates til ikke-inverterende inngang 423 på en komparatorkrets 425, mens leseverdien lagret i sampel- og holdkretsen 422 mates til den inverterende inngang 424 på komparatoren. Komparatoren sammenligner de to leseverdier og genererer et datautgangssignal Dout som representerer utlesningsverdien. Utlesningsverdien Doul blir deretter benyttet til å frembringe en logisk verdi, som typisk står til rådighet for resten av minneinnretningen, eksempelvis en minnekontrollenhet, via en lås.

Det skal bemerkes at innretningen på fig. 4 kan implementere andre fremgangsmåter ved siden av dobbeltlesing og at dobbeltlesing kan også implementeres med andre innretninger enn den som er vist på figuren. Imidlertid benytter de fleste kjente leseinnretninger av relevant type fordelaktig en integratorkrets, typisk en deteksjonsforsterker i integratormodus. Integratoren blir vanligvis aktivert/deaktivert med bruk av en bryter som i sluttet tilstand kobler ut tilbakekoblingskondensatoren og gjør forsterkeren til en spenningsfølger.

Fig. 5 illustrerer nå typisk signaloppførsel på

integrator/spenningsforsterkerutgangen under den første del av en typisk lesning av en minnecelle i en passiv matrise av den relevante art. Utgangsverdien svarer til node 416 på innretningen på fig. 4. I tilfelle av dobbeltlesing viser signaloppførselen på fig. 5 bare situasjonen inntil et tidspunkt da den første leseverdi skal registreres. Signalnivået er blitt normalisert slik at utgangssignalet starter med en nullspenning og vil deretter øke med negative verdier på grunn av den negative tilbakekobling. Før tidspunktet ti, f.eks. ved to resulterer spenningsnivået påtrykt elektrodene i forladespenninger over minnecellene og det vil ikke være noen cellespenning med evne til å svitsje. Med forladningen vil cellespenninger over celler som ikke skal leses, typisk være det samme som under en senere påtrykning av lesespenninger for cellen. På tidspunktet ti starter ladningsmålingen. Med bruk av anordningen på fig. 4 impliserer dette at bryteren 413 åpnes og integrasjonen starter. På grunn av arten og den lave verdi av signaler som skal detekteres, trenger forsterkeren 415 en relativt høy forsterkning og høy båndbredde. En bivirkning av dette er at støyen på inngangen til forsterkeren 415 også forsterkes, noe som resulterer i et forverret signal/støyforhold vist som en plutselig variasjon av upredikerbar størrelse i signaloppførselen ved punktet t] på fig. 5. Hva som typisk finner sted, er at termisk støy fra bryteren 413 sammen med offsetspenningen og termisk støy fra forsterkeren 415 samples av kapasitansen på bitlinjen og deretter forsterkes (også kjent som kT/C-støy). På grunn av den ikke-predikerbare størrelse vil støyen som således oppstår, ikke kunne kompenseres av den tradisjonelle metode med dobbeltlesing. Imidlertid har hovedtemaet ved tidligere anvendelser av dobbeltlesing vært støy som skyldes snikstrømmer, og i disse situasjoner har det omtalte bidrag fra offsetspenning og termisk støy vært betraktet som ubetydelig og neglisjerbart. Helningen av signalforløpet mellom ti og t3 (og senere etter t3) representerer mulig lekkasje på grunn av praktiske begrensninger. På tidspunktet tj påtrykkes lesesignalnivåer, dvs. at cellen som skal leses påtrykkes en spenning med evne til svitsjing. Dette kan oppnås ved å "aktivere" en ordlinje, hvilket betyr at ordlinjepotensialet øker slik at alle celler på en bestemt ordlinje samtidig mottar svitsjespenninger, eller sagt på en annen måte, alle celler på denne ordlinje adresseres og leses i parallell i samsvar med prinsippet for "helradslesing". Når en celle på

bitlinjen koblet til anordningen for måling av ladning mottar en puls med svitsjeevne, er to forløp mulige. Enten vil pulsen med svitsjeevne svitsje cellen til den motsatte retning av den hvor den befant seg og resultatet er en forholdsvis stor ladningsfrigjøring, representert ved den nedre del av kurven etter tidspunktet t3 på fig. 5, eller alternativt er resultatet at cellen ikke svitsjes med bare en liten frigjøring av ladning, representert ved den øvre del av kurven etter tidspunktet t3 på fig. 5. For å bestemme hvilket av tilfellene som forekom, blir signalet typisk samplet etter tidspunktet t3, f.eks. ved t4. Ved dobbeltlesing ville dette representere en første leseverdi som på fig. 4 vil bli lagret i en av sampel- og holdkretsene 421 eller 422. Det skal bemerkes at den samplede verdi ved tidspunktet t4 vil inneholde støyen som fremkom ved tidspunktet ti.

Oppfinnerne har funnet at i noen tilfelle vil den begrensende faktor i en utlesningsverdi være upredikerbar støy som skyldes sampling og offsetspenning i deteksjonsforsterkeren, som nevnt i innledningen av søknaden, og resulterende signalvariasjon som forekommer ved t3 på fig. 5, som nevnt ovenfor. Samplingsstøy genereres når deteksjonsforsterkeren går fra forladnings- til integrasjonsmodus ved ti på fig. 5. Denne samplingsstøy er termisk støy generert av deteksjonsforsterkeren selv og tilbakestillingsbryteren og samples av bitlinjekapasitansen slik at utgangsstøyen fås som vist ved t2 på fig. 5. Her går deteksjonsforsterkeren over til integrasjonsmodus og ved t3 påtrykkes svitsjefeltet til minnecellen. En ladning som går i bitlinjen med minnecellen og deteksjonsforsterkeren detekteres og integreres av deteksjonsforsterkeren. Det integrerte utgangsignal blir deretter låst til f.eks. en datalinje ved t4 på fig. 5. Også når det ikke påtrykkes noen svitsj espenning til minnecellen, blir såkalt offsetstøy generert i deteksjonsforsterkeren og fremkommer som en varierende støyspenning på utgangen. Samplingsstøyen som også betegnes som kT/C-støy, og offsetspenningen vil begge forverre signal/støyforholdet for deteksjons- og integrasjonskretsen, og dette vil i sin tur øke bitfeilraten (BER) for minneinnretningen. Den upredikerbare støy begrenser således signal/støyforholdet og kompliserer dermed bestemmelsen av en logisk verdi som er representert ved en utlesningsverdi. I disse tilfeller er det blitt funnet at signal/støyforholdet kan forbedres ved å benytte en dobbeltsamplingmetode istedenfor kjent dobbeltlesingsteknikk. Ved dobbeltsampling blir et første sampel tatt etter at ladningsmålingen starter, f.eks. etter starten av integrasjon, men før påtrykkingen av lesepuls med

svitsjeevne. Et annet sampel tas etter påtrykking av en lesespenning med

svitsjeevne. Igjen med henvisning til fig. 5 betyr dette at det første sampel tas ved t2 mellom tidspunktet ti og t3, og det annet sampel tas ved t4 (ved punktet for det første sampel i en dobbeltlesing). I dobbeltlesing blir bidraget fra den upredikerbare offsetspenning samplet ved t2 og blir senere trukket fra sampelet tatt ved t3, hvilket fører til en utlesningsverdi med redusert støy. Dobbeltsamplingsmetoden blir foretrukket benyttet når snikstrømbidragene ikke er dominerende. Imidlertid kan metoden kombineres med dobbeltlesing i en "dobbeltlesing, dobbeltsampling"-metode hvor dobbeltsamplingen benyttes på hver av lesningene i en dobbeltlesning, dvs. at dobbeltsampling reduserer offsetstøy og termisk støy, mens dobbeltlesingen hovedsakelig reduserer støybidragene fra snikstrømmer.

Fig. 6 viser et flytdiagram for en foretrukket utførelse av en dobbeltsamplingsmetode til bruk i en deteksjonsinnretning i henhold til oppfinnelsen. I et første trinn 601 påtrykkes spenningsnivåer for forladning til den passive matrise av minneceller og ingen celle utsettes for en spenning med svitsjeevne. Etter dette starter ladningsmåling i trinn 602, etterfulgt av et trinn 603, hvor det utføres en registrering av den første verdi fra ladningsmålingen, dvs. at et første sampel tas. I et følgende trinn 604 blir spenningsnivåene forskjøvet slik at en lesespenning med svitsjeevne påtrykkes over cellen som skal leses. Dernest registreres i trinn 605 en annen verdi fra ladningsmålingen, dvs. at et annet sampel tas. En utlesningsverdi blir deretter dannet i trinn 606 ved å trekke den første, registrerte verdi fra den annen, registrerte verdi. Resultatet er naturligvis en utlesningsverdi med et forbedret signal/støyforhold.

Det skal bemerkes at deteksjonsanordningen, dvs. forsterkertrinnet Al, vist på fig. 4, også kan benyttes for å implementere dobbeltsamplingsmetoden. Imidlertid vil direkte sampling av utgangssignalet fra et enkelt forsterkertrinn med stor båndbredde og stor forsterkning, som f.eks. forsterkeren 415 på fig. 4, gi opphav til høy støynivåer i utlesningssignalet til tross for bruken av dobbeltsampling. Den foreliggende oppfinnelse angir en mye bedre løsning for å implementere dobbeltsampling ved å innføre et sekundært forsterkertrinn (A2) etter det første forsterkertrinn (Al). Forsterkeren i det sekundære trinn er tilpasset forsterkeren i det første trinn, men har lavere båndbredde og lavere forsterkning. Hvis det første trinn har en forsterkning i området 1000, vil det annet trinn typisk ha en forsterkning i området 10. Fig. 7 viser i form av et kretsdiagram en foretrukket utførelse av en leseanordning for å implementere dobbeltsampling. Det første forsterkertrinn Al består av en forsterker 715, foretrukket en deteksjonsforsterker med en tilbakekoblingskondensator 714 mellom den inverterende inngang 711 og utgang 716. Tilbakekoblingskondensatoren 714 har en bryter 713 i parallell og som benyttes for å svitsje forsterkeren mellom integratormodus og spenningsfølgermodus. En bitlinje BL er forbundet med en inverterende inngang 714 på forsterkeren og en forhåndsbestemt referansespenning REF påtrykkes den ikke-inverterende inngang 713. Utgangen 716 på det første forsterkertrinn kobles til det annet forsterkertrinn A2. Inngangen på det annet forsterkertrinn er forbundet med en samplingskondensator 721 som er anordnet i serie med en ikke-inverterende inngang 722 på en forsterker 725 i henhold til annet forsterkertrinn A2. Forsterkeren 725 har mindre forsterkning og båndbredde relativt til det første trinns forsterker 715, i tillegg er de to forsterkertrinn Al og A2 foretrukket konstruksjonsmessig tilpasset til kjent teknikk for å holde støyen på lave nivåer. Den inverterende inngang 723 på den annen forsterkertrinn 725 er forbundet med utgangen 726 på denne. Den ikke-inverterende inngang 722 på forsterkeren 725 er forbundet med utgangen 726 via en bryter 724. Når bryteren 724 er sluttet, forbinder den den ikke-inverterende inngang 722 med utgangen 725, og et datautgangssignal Dout som representerer utlesningsverdien, dannes.

Den upredikerbare offsetstøy blir som tidligere omtalt, samplet av samplingskondensatoren 721 ved å holde bryteren 724 i det annet forsterkertrinn A2 sluttet til etter at bryteren 713 i det første forsterkertinn Al er åpnet for å starte integrasjonen. Etter dette kan den upredikerbare offsetstøy kanselleres ved å slutte bryteren 724 i det annet forsterkertrinn, noe som reduserer den upredikerbare offsetstøy til 0 på utgangen 726 i det annet trinns forsterker 725, dvs. på utgangen fra det annet trinn A2. Når spenningsnivåene senere forskyves slik at en lesespenning med svitsjeevne påtrykkes over cellen som skal leses, vil utgangsverdien Dout som dannes være forskånet for støy på grunn av dobbeltsamplingsmetoden.

Anvendelsen av den foreliggende oppfinnelse er av spesiell interesse når såkalte pseudodifferensielle forsterkere i henhold til kjent teknikk er benyttet. I et pseudodifferensielt opplegg blir en gjennomsnittsverdi fra en referansecelle, som representerer en logisk 0 og en logisk 1, dannet, og utgjør en tilpasset referanseterskelnivå som direkte sammenlignes med et utlesningssignal. Sammenligningen resulterer i en positiv eller negativ verdi som forsterkes og gis ut, typisk med bruk av forsterkere med differensielle utganger.

Fig. 8 viser et annet kretsdiagram av en foretrukket utførelse av en leseinnretning i henhold til oppfinnelsen, her spesifikt tilpasset med bruk av pseudodifferensielle operasjonsforsterkere som kjent i teknikken. Det første forsterkertrinn Al består av en forsterker 815 med differensielle innganger og utganger. En tilbakekoblingskondensator 814 er forbundet mellom en inverterende inngang 811 og en ikke-inverterende utgang 817. Tilbakekoblingskondensatoren 814 har en bryter 813 i parallell og benyttet til å svitsje forsterkeren 815 mellom integratormodus og spenningsfølgermodus. På grunn av det differensielle opplegg er det også anordnet en lignende bryter 816 forbundet mellom en ikke-inverterende inngang 812 og en inverterende utgang 818. Bryteren 816 blir typisk styrt og drevet i parallell med bryteren 813. En bitlinje BL er forbundet med den ikke-inverterende inngang 811 på forsterkeren og et ladningsreferansesignal CHREF påtrykkes den ikke-inverterende inngang 812. Dette ladningsreferansesignal utgjør foretrukket en gjennomsnittsverdi av et signal som representerer en logisk 0 og en logisk 1.1 samsvar med angitt bruk av pseudodifferensielle forsterkere i minner av den foreliggende type, blir CHREF-signalet typisk dannet på referansebitlinjer og generert av referanseforsterkere forbundet med disse referansebitlinjer. Den ikke-inverterende utgang 817 og den inverterende utgang 818 i det første forsterkertrinn Al forbindes henholdsvis til samplingskondensatorer 821 og 822. Samplingskondensatoren 821 forbindes videre til den inverterende inngang 823 på en differensialforsterker og kondensatoren 822 forbindes til en ikke-inverterende inngang 824 på differensialforsterkeren 826. Forsterkeren 826 i det annet trinn har en bryter 825 forbundet mellom den inverterende inngang 823 og den ikke-inverterende utgang 828 og en annen bryter 827 forbundet mellom de ikke-inverterende inngang 826 og den inverterende utgang 829. De to bryterne 825, 827 i det annet trinn blir typisk styrt og drevet samtidig i parallell. I åpen tilstand skiller de utganger fra innganger, men i lukket tilstand forbinder de utganger til innganger og danner tilbakekobling. Datautgangssignalene +Dout og -Dout dannes på henholdsvis den positive utgang 828 og den negative utgang 829. Forskjellen mellom disse verdier representerer utlesningsverdien.

Begrunnelsen for bryterne 814;816 i det første trinn og bryterne 825;827 i det annet trinn er naturligvis den samme som for deres motstykker 713 og 714 på fig. 7, og så er også deres typiske anvendelse, dvs. at upredikerbar offsetstøy samples av samplingskondensatorene 821 og 822 ved å holde bryterne 825;827 i det annet trinn sluttet til etter at bryterne 813, 816 i det første forsterkertrinn er åpnet for å starte integrasjon. Etter dette kan den upredikerbare offsetstøy kanselleres ved å slutte bryteren i det annet trinn, noe som nuller den upredikerbare offsetstøy på utgangen 828, 829 i det annet trinns forsterker, dvs. utgangen på det annet trinn A2. Når spenningsnivåene senere skifter slik at en lesespenning med svitsjeevne påtrykkes over cellen som skal leses, vil utgangsverdiene +D0Ut og -Dout unngå støy i henhold til dobbelsamplingsprinsippet.

Et pseudodifferensielt opplegg og bruk av ladningsreferanser vil lette diskriminering av en logisk 0 og logisk 1 i utlesningsverdien. En av de logiske tilstander vil representeres av en negativ forskjell mellom +Dout og -Dout og den annen logiske tilstand vil representeres av en positiv forskjell. Dette vil f.eks. muliggjøre en enkel konstruksjon av låser som følger leseinnretningen for å skaffe en stabil logisk utlesningsverdi.

Av samme grunn vil det i første trinn være noen upredikerbare støybidrag også fra det annet trinn A2, men på grunn av lav forsterkning og båndbredde i det annet trinns forsterker og ved passende tilspasning av konstruksjonen til forsterkerne i de to trinn, kan støyen holdes på signifikant lavere nivåer enn støyen fra det første trinn Al.

Fig. 9 viser nå et eksempel på signaloppførsel i en situasjon hvor det benyttes dobbelsampling, hvilket bør sammenlignes med den kjente situasjon med henvisning til fig. 5. Signalet på fig. 9 svarer til utgangssignalet fra det annet forsterkertrinn, f.eks. +Dout på fig. 7 eller differansen mellom +Dout og -Dout på fig. 8. Signalnivået er blitt normalisert slik at utgangssignalet begynner ved null spenning og vil deretter øke med negative verdier. Før tidspunktet t], f.eks. ved to, resulterer spenningsnivåene påtrykt elektrodene i forladespenninger over minnecellene og ingen celle påtrykkes spenning med svitsjeevne. Under forladning er cellespenningen over celler som ikke skal leses, typisk den samme som under den senere påtrykking av lesespenningene til cellene som skal leses. På tidspunktet ti starter deteksjonen. Med bruk av innretningen som vist på fig. 7, impliserer dette at bryterne 713 er åpne og integrasjonen starter, mens bryteren 724 i det annet trinn fortsetter å være åpen. Dette forhindrer termisk støy fra å dukke opp i signalet og i stedet blir den upredikerbare offsetstøy samplet av samplingskondensatoren 721. Når kondensatoren 721 har samplet en ønsket støymengde, sluttes bryteren 724 i

det annet trinn på tidspunktet t2. En annen upredikerbar offsetstøy oppstår på grunn av dette, som vist ved det lille fall i signalet ved t2, men denne verdien er meget mindre sammenlignet med den tidligere situasjon på fig. 4 ved t\. På tidspunktet t4 mottar cellen som skal leses, en spenning med svitsjeevne og responsen er lik den i situasjonen på fig. 4, dvs. det er to mulige signalveier avhengig av om det foreligger en polarisasjonssvitsjing eller ikke i cellen som skal leses. Det er imidlertid nå mindre støy i utgangssignalet og følgelig vil den utleste verdi på tidspunktet t4 representere en mer pålitelig måling av den logiske tilstand.

Claims (11)

1. Fremgangsmåte for å lese en minnecelle i en passiv matriseadresserbar ferroelektrisk eller elektret minnematrise med minneceller i form av elektrete eller ferroelektriske kondensatorer, hvor minnecellene er anordnet ved krysningene mellom et første og annet sett av henholdsvis parallelle elektroder, hvor det første sett danner ordliner (WL) og det annet sett danner bitlinjer (BL), hvor ordlinjene og bitlinjene er forbundet med driveranordninger, hvor bitlinjene er ytterligere forbundet med deteksjonsanordninger for å måle ladning som strømmer i bitlinjene, hvor deteksjonsanordningene detekterer strømresponser svarende til data, typisk en binær 1 eller en binær 0, og hvor fremgangsmåten er karakterisert ved å omfatte trinn for a) å starte en ladningsmåling ved å aktivere deteksjonsanordningen forbundet til bitlinjen for en minnecelle, b) å registrere en første verdi fra ladningsmålingen, c) å påtrykke over minnecellen en spenning med evne til å svitsje ved å drive elektrodene med bruk av et forhåndsdefinert sett av lesespenningsnivåer, og d) å registrere en annen verdi fra ladningsmålingen og trekke den første registrerte verdi fra den annen registrerte verdi for å danne en utlesningsverdi.

2. Fremgangsmåte i henhold til krav 1, karakterisert ved et ytterligere trinn for å forlade ordlinjene, bitlinjene og deteksjonsanordningen forut for ladningsmålingen i trinn a), idet elektrodene drives med et annet forhåndsdefinert sett av lesespenningsnivåer uten evne til å svitsje.

3. Fremgangsmåte i henhold til krav 2, karakterisert ved å registrere den første verdi med en første sampling over et tidsintervall av perioden for forladningen, og å registrere den annen verdi med en annen sampling over et tidsintervall etter påtrykkingen av spenningen med evne til å svitsje.

4. Fremgangsmåte i henhold til krav 1, karakterisert ved et ytterligere trinn etterfølgende trinn d) for å sammenligne utlesningsverdien med en referanseverdi for å bestemme den logiske tilstand representert av utlesningsverdien.

5. Deteksjonsanordning for å utføre fremgangsmåten i henhold til krav 3, hvor deteksjonsanordningen benyttes til utlesning av data lagret i et passivt matriseminne, omfattende minneceller i form av elektrete eller ferroelektriske kondensatorer, hvor minnecellene er anordnet ved krysningene mellom et første og annet sett av respektive parallelle elektroder, hvor det første sett danner ordlinjer (WL), og det annet sett danner bitlinjer (BL), hvor ordlinjene og bitlinjene er forbundet med driveranordninger, hvor bitlinjene ytterligere er forbundet med deteksjonsanordninger for å måle ladning som strømmer i bitlinjene, hvor deteksjonsanordningene registrerer strømresponser svarende til data, typisk en binær 1 eller en binær 0, og hvor deteksjonsanordningene hver omfatter et første forsterkertrinn (Al) med en integratorkrets bestående av en første forsterker med en første forsterkning og en første båndbredde, karakterisert ved at deteksjonsanordningen omfatter et annet forsterkertrinn (A2) som følger etter det første forsterkertrinn, idet det annet forsterkertrinn omfatter en annen forsterker med en lavere forsterkning og en mindre båndbredde i forhold til forsterkeren i første forsterkertrinn (Al), og en samplingkondensator forbundet mellom en utgang (716; 816, 817) på det første forsterkertrinn (A) og en inngang (721; 821, 822) på det annet forsterkertrinn (A2).

6. Deteksjonsanordning i henhold til krav 5, karakterisert ved at det første forsterkertrinn (1) og det annet forsterkertrinn (2) har samme utførelse.

7. Deteksjonsanordning i henhold til krav 5, karakterisert ved at en bryter (724) er anordnet mellom en utgang (726) på det annet forsterkertrinn (A2) og den med samplingskondensatoren

(721) forbundne inngang (722) på det annet forsterkertrinn.

8. Deteksjonsanordning i henhold til krav 5, karakterisert ved at det første forsterkertrinn (Al) er innrettet til å operere i spenningsfølgermodus eller integratormodus.

9. Deteksjonsanordning i henhold til krav 5, karakterisert ved at en bitlinje (BL) i den passive matrise er forbundet med en inverterende inngang på det første forsterkertrinn, og at en referansenode (REF) med et signal som representerer en midlere respons svarende til en logisk 0 eller en logisk 1, er forbundet med en ikke-inverterende inngang (712) på det første forsterkertrinn (Al).

10. Deteksjonsanordning i henhold til krav 5, karakterisert ved at det første og annet forsterkertrinn (Al, A2) begge har differensielle innganger og utganger.

11 Deteksjonsanordning i henhold til krav 5, karakterisert ved at forsterkertrinnene (Al, A2) er pseudodifferensielle forsterkere.