CN101061550A - 读取方法和感测装置 - Google Patents
读取方法和感测装置 Download PDFInfo
- Publication number
- CN101061550A CN101061550A CNA2005800398959A CN200580039895A CN101061550A CN 101061550 A CN101061550 A CN 101061550A CN A2005800398959 A CNA2005800398959 A CN A2005800398959A CN 200580039895 A CN200580039895 A CN 200580039895A CN 101061550 A CN101061550 A CN 101061550A
- Authority
- CN
- China
- Prior art keywords
- amplifier
- sensing apparatus
- bit line
- storage unit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Geophysics And Detection Of Objects (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
在具有形式为驻极体或铁电电容器的存储单元的无源矩阵可寻址铁电或驻极体存储器阵列中存储单元的读取方法中,连接到存储单元位线的感测装置被激励,从而开始电荷测量,并寄存第一电荷数值,之后切换电压施加到该存储单元并寄存第二电荷数值。通过从第二电荷数值减去第一电荷数值,得到读出数值。用于执行本发明的方法的感测装置包括第一放大器级(A1),其具有积分器电路(715)并与跟随第一放大器级的具有积分器电路(725)的第二放大器级(A2)连接,以及采样电容器(720),连接在第一放大器级(A1)的输出(716)和第二放大器级(A2)的输入(722)之间。
Description
本发明涉及具有形式为驻极体或铁电电容器的存储单元的无源矩阵可寻址铁电或驻极体存储器阵列中存储单元的读取方法,其中该存储单元位于第一和第二组各个平行电极的交点,该第一组形成字线(WL),第二组形成位线(BL),其中该字线和位线连接到驱动装置,其中该位线连接到用于测量流过该位线的电荷的感测装置,其中该感测装置感测与通常为二进制1或二进制0的数据相对应的电流响应。
本发明还涉及用于执行本发明的方法的感测装置,其中该感测装置用于读取存储于包括形式为驻极体或铁电电容器的存储单元的无源矩阵存储器内的数据,其中该存储单元位于第一和第二组各个平行电极的交点,该第一组形成字线(WL),第二组形成位线(BL),其中该字线和位线连接到驱动装置,其中该位线连接到用于测量流过该位线的电荷的感测装置,其中该感测装置感测与通常为二进制1或二进制0的数据相对应的电流响应,其中该感测装置包括第一放大器级(A1),其具有由第一增益和第一带宽的第一放大器组成的积分器电路。
近年来已经演示了非易失性数据存储装置,其中各个信息位以极化态存储于电学可极化材料的局部体积元件内。这种类型的材料称为驻极体或铁电材料。形式上,铁电材料是驻极体材料的子类,并能够自发极化为正或负永久极化态。通过施加恰当极性的电场,还可以诱导该极化态之间的切换。由于这种材料在无外部施加电场的情况下仍保持极化,由此实现非易失性。极化态之一视为逻辑“1”,另一个视为逻辑“0”。这被应用于存储单元,其中铁电或驻极体材料即存储材料与可以对存储材料施加电压的至少两个分离电极连接。
存储单元通常布置成阵列,其中存储单元定义于位于两个分离电极的交点的存储材料部分,一个电极称为位线,另一个称为字线。相互交叉的多个位线和字线形成沿各个位线和字线具有多个存储单元的存储器阵列或存储器矩阵。这种类型的存储器矩阵为有源或无源类型。有源矩阵中存在有源元件,例如连接到各个存储单元的晶体管,而无源矩阵布置的存储装置中不存在这种元件。无源矩阵使制造简化且可实现高的集成度,但是这是以产生与这些单元相关的不同类型的干扰为代价,所述这些单元没有相互电学隔离并共享公共电极。在下文中侧重于无源矩阵存储器。
在无源矩阵存储装置中,通常存在能够设置和控制存储单元上的电压的位线和字线。在读取时感测装置用于检测和寄存释放的电荷,该感测装置通常为连接到位线的读出放大器的形式,即,当读取存储单元时,感测位线电流。由时序图定义并给出电极电压,该时序图也称为脉冲协议,其给出电极上的电势以及电势随时间的变化,例如在写入和读取时。
由于读取时从存储单元释放的信号电流相对较小,过去主要关心的是减小也称为寄生电流的掩蔽电流(masking current),并改善信号强度和质量,从而能够更好地确定读出数值代表哪个逻辑状态。
已经提出针对寄生电流的多种补救,许多这些补救可以组合使用。减小读取时的寄生电流的一个方法为应用所谓的“全行读取”脉冲协议,其中沿字线的所有单元同时接收开关电压,并因此被并行地读取。这使得可以实现未被读取单元即未寻址单元上的零部分电压。这种情况下的未寻址单元是指其他字线中的单元,这是因为在全行读取期间不存在未寻址的位线。在本申请人的国际公开专利申请WO03/046923中披露了用于全行读取的脉冲协议。
通过结合时序图布置和操作感测装置的不同方法,还解决了该寄生问题,从而提供可靠的读取信号。一种公知的方法为“双读取,双感测”,这与合适的感测装置一起披露于本申请人的挪威专利No.。通过使用有效的电荷参考并在感测装置中使用读出放大器,由此可以进一步提高信噪比,例如本申请人的国际专利申请2004/086406中使用赝差分读出放大器所披露的。
概言之,有各种方法减小来自相关类型的无源矩阵存储器的读出数值中的噪声,在上文中已经提到这些方法中的部分方法。现有提议中主要侧重于减小寄生电流的影响以及用于寄生电流为读取期间主要噪声因素的系统。然而,当寄生电流作为主要噪声贡献者而消除时,将必须考虑并相应地处理其他噪声源,特别是当进一步改善来自无源存储装置的读出数值的信噪比仍很重要时。
这些其他噪声源包括,通过例如施加电压脉冲协议从而减小主要由无源矩阵可寻址铁电存储器中寄生耦合引起的寄生电流和杂散电容的影响,特别是当其尺寸增大而在阵列内包含百万个存储单元以及数千个所述单元的并行访问时,所无法减小的显著噪声源。同样具有挑战性的任务为减小或消除在感测和采样装置内产生的噪声,该感测和采样装置即为用于积分和放大在连接寻址存储单元和读出放大器的位线内流过的检测电流或电荷的读出放大器。这种噪声包括采样噪声,即由读出放大器和关联电路产生的热噪声,以及偏移噪声,即在采样步骤内引入的电压偏差。在现有技术中对于由感测和采样电路产生的噪声的认知程度非常肤浅。然而,这种噪声会显著地影响来自铁电或驻极体存储器的读出中的误码率。
因此本发明的主要目标是改善来自无源矩阵可寻址铁电或驻极体存储器的读出数值中的信噪比。更具体而言,本发明主要目标是减小采样噪声以及感测装置的电压噪声(偏移噪声)。最后,本发明的目标为提供一种感测装置,其能够减小或消除特别是感测和采样操作中出现的任何噪声。
通过根据本发明以及由权利要求1所表征的方法,并通过根据本发明以及由权利要求4所表征的装置,实现本发明的上述目标以及其他特征和优点。
现在将结合附图更详细地解释本发明,附图中:
图1示出了相关存储器材料的示意性磁滞曲线;
图2a为布置成矩阵的字线和位线电极的原理图;
图2b为形式为位于字线和位线电极交点的铁电或驻极体电容器的存储单元的原理图;
图3为典型无源矩阵可寻址存储装置中结构和功能元件的原理方框图;
图4为现有技术中已知的感测装置的电路图;
图5的曲线图给出了当现有技术的感测装置根据已知方法工作时信号特性的示例;
图6为根据本发明的方法的优选实施例的流程图;
图7为根据本发明的感测装置的优选实施例的电路图;
图8为根据本发明的感测装置的另一个优选实施例的电路图;以及
图9的曲线图给出了当感测装置根据本发明工作时具有改进信噪比的信号特性的示例。
在参照优选实施例解释本发明之前,特别结合铁电和驻极体材料的磁滞曲线以及相关无源矩阵可寻址存储装置的结构,给出一般背景的简要概述。
参照图1,具有磁滞曲线100的材料,通常为铁电或驻极体材料,当施加的电场超过矫顽磁场时改变其极化方向。为了方便,该磁滞曲线的横坐标示为电压而非电场。通过将矫顽磁场强度EC乘以材料层的厚度,由此计算矫顽电压VC。只要交点即存储单元经历标称切换电压VS,则出现饱和极化PS。一旦电场撤除,极化将返回到两个剩余极化态PR101和-PR102之一。剩余极化态之一通常表示存储逻辑“0”,而另一个表示存储逻辑“1”,由此提供了非易失性存储器功能。
图2a示出了正交电极线的矩阵。为了符合标准术语,因此将水平(行)电极线称为字线200,简写为WL,将垂直(列)电极线称为位线210,简写为BL。相关类型的存储器材料设置于字线和位线的交点,通常设置为位线和字线电极两层之间的铁电或驻极体材料薄膜层。在驱动和感测操作期间,选定的字线201和位线211被激励并设置为预定电势组,使得差值等于标称切换电压VS。通过操作寻址的存储单元位于有源位线和有源字线的交点。需要足够高以切换寻址单元的电压,以用于定义该单元内特定的极化方向(写入),或者用于监视该预设极化方向(读取)。同时,在目前未被寻址的单元220处交叉的许多字线200和位线210的电势需要被控制,使得在这些单元220处的干扰电压保持为最小值。位于电极之间的铁电材料层的作用类似铁电电容器221,如图2b所示。在读取时,已知极性的标称切换电压施加到寻址单元。这导致所涉及的存储单元的极化切换或“翻转”,取决于该单元内先前存储/设置的逻辑值,即极化状态。极化切换导致多于非切换的电荷释放,所述非切换用于检测在何处感测和测量到与该寻址单元相交的位线内流动的电荷。
如前所述的存储单元的布置通常称为无源矩阵。“无源”是指没有有源元件连接到矩阵内的存储单元。前述类型的无源结构使得制造简化,且实现高密度的交点即存储单元。铁电或驻极体材料的存储单元的一般性问题为,从切换存储单元释放的电流相对较小。这使得信号对噪声敏感。例如,从面积为0.0625μm2的存储单元释放的电荷通常约为20fC。由于来自未寻址存储单元的影响,相对小的信号电流对于无源矩阵布置的存储单元成为显著问题。寻址的存储单元例如可以与数千个其他存储单元共享位线和字线,这引起干扰和噪声。未寻址存储单元在工作期间接收部分电压和所谓的“干扰电压”,这反过来导致所谓的“寄生电流”,即在位线上累积并可能掩蔽来自寻址单元的电流响应的不期望的延续电流(lingering current)。
以广义的方式概述典型无源矩阵可寻址存储装置的总体功能和结构是有用的。
图3以简化方框图形式示出了与本发明相关的典型无源矩阵可寻址存储装置的结构和功能元件。存储器宏(memory macro)310由存储器阵列300;行(字线)和列(位线)解码器302,301;感测装置303以及数据锁存器304构成。存储器阵列300包含字线200和位线210的矩阵。行和列解码器302,301解码该存储单元的地址,而由感测装置303执行感测。数据锁存器304保持该数据,直到部分或所有该数据传输到存储控制逻辑320。存储器控制逻辑可以控制多个存储器宏310。存储器控制逻辑320模块为存储器宏310提供数字接口,并控制存储器阵列300的读取和写入。
用于相关类型无源矩阵可寻址存储器的主要读取方法之一目前主要是基于所谓的双读取原理。矩阵内位线中存储单元的双读取可以简述如下。位线和字线接收无单元切换能力的所谓的预充电电压电平。开始感测电荷,随后电压电平从预充电状态转变到读取状态,使得具有切换能力的读取电压施加于待读取的存储单元上。第一读取数值被寄存,通常被采样。之后,电压电平通常返回到预充电状态且感测装置复位,随后该过程重复,形成第二读取数值。由于第一读取保证寻址存储单元已经切换到由预定读取电压的极性指定的方向,因此第二读取数值将不会包括从极化切换释放的电荷。从第一数值减去第二数值形成读出数值,该数值随后用于确定读取单元的逻辑状态。目的当然是在该减法中消除该信号内不期望的贡献,例如在两次读取期间相同的寄生电流,使得读出数值仅代表从读取单元释放的电荷。然而在实践中,读出数值总是存在某种程度的不确定,例如在两个读取数值中存在没有被彻底消除的寄生电流的贡献,或者非线性地可能存在源于先前操作的延续寄生电流。此外,释放电荷的数量将通常依赖于存储器的寻址历史,因此经常需要使用某种可变的参考阈值电平以确定读出数值代表的逻辑数值。
图4示出了可以用于实施双读取的感测装置的主要功能元件。图4中的读取装置包括为积分器电路的第一放大器级A1,其包括优选为读出放大器的放大器415,反馈电容器414位于反相输入411和输出416之间。反馈电容器414具有与其并联的开关413,用于将该放大器在积分器模式和电压跟随器模式之间切换。位线BL连接到放大器的反相输入411,预定参考电压REF作用于非反相输入412。来自积分器的第一和第二读取数值分别存储于第一和第二采样保持电路421,422。存储于采样保持电路421内的读取数值馈送到比较器电路425的非反相输入423,而存储于采样保持电路422内的读取数值馈送到比较器的反相输入424。该比较器比较这两个读取数值,并产生代表读出数值的数据输出信号Dout。Dout数值随后用于产生逻辑值,该逻辑值通过锁存器通常可为存储装置的其余部分例如存储控制器得到。
应该注意,图4中的装置可以实施除了双读取之外的其他方法,且双读取也可以由图示以外的其他装置实施。然而,大多数公知的相关类型的读取装置利用积分器电路的优点,通常为积分器模式中的读出放大器。该积分器通常使用开关被激励/去激励,该开关在闭合状态下使得反馈电容器旁路并将放大器转变为电压跟随器。
图5现在示出了相关类型无源矩阵中存储单元的典型读取的第一部分期间,积分器/读出放大器输出的典型信号特性。该输出对应于图4装置的节点416。在双读取情形中,图5中的信号特性仅示出了直到第一读取数值被寄存的时间点的情形。该信号电平已经被归一化,使得输出开始于零电压,随后由于负反馈而负数增大。在时间t1之前,例如在t0,施加于电极的电压电平导致存储单元上的预充电电压,且不存在具有切换能力的单元电压。在预充电时,不被读取的单元上的单元电压通常与在稍后施加读取单元电压期间相同。在时间t1开始电荷测量。使用图4所示装置,这意味着开关413断开且积分开始。由于待检测信号的本质和小尺寸,放大器415需要提供相对高的放大和高的带宽。由此产生的负面效应为放大器415输入上的噪声也被放大,导致信噪比退化,如图5中示为在点t1信号特性中无法预计的幅值突然变化。经常发生的情况为,来自开关413的热噪声以及来自放大器415的偏移和热噪声一起被位线中的电容采样,且随后被放大(也称为kT/C噪声)。由于该无法预计的幅值,源于此的噪声无法通过传统双读取方法补偿。然而,在采用双读取的现有情形中,主要的问题为源于寄生电流的噪声,且在这些情形中,偏移和热噪声的所述贡献被认为较小且可忽略。t1和t3(以及随后在t3之后)之间信号的斜率代表由于实践限制引起的可能的泄漏。在时间t3,施加读取电平信号,即,待读取单元接收具有切换能力的电压。这可以通过“激励”字线实现这一点,意味着字线电势升高,使得特定字线内的所有单元同时接收切换电压,即,该特定字线内的所有单元按照“全行读取”的方式被并行地寻址和读取。当耦合到电荷测量装置的位线内的单元接收具有切换能力的脉冲时,可能出现两种情形。具有切换能力的脉冲将单元切换到与其所处方向相反的反相,且结果为电荷释放相对较大,该电荷释放如图5中时间t3之后曲线的下部所示,或者备选的情形为,未切换单元仅具有较小的电荷释放,如图5中时间t3之后曲线的上部所示。为了确定发生哪种情形,通常在点t3之后,例如在t4采样该信号。在双读取中,这将代表第一读取数值,该第一读取数值在图4中将存储于采样保持电路421或422之一内。应该注意,在点t4的采样数值将包含在t1贡献的噪声。
发明人已经发现,在某些情形,读出数值中的界定因素为在本申请引言中提到的无法预计采样和读出放大器偏移噪声以及图5中在t3发生的结果信号变化,如前所述。当读出放大器在图5中在t1从预充电转变到积分模式时,产生采样噪声。该采样噪声为由读出放大器本身以及复位开关产生的热噪声,且被位线电容采样以形成图5中在t2所示的噪声输出。这里,读出放大器转变到积分模式,且在t3,反转磁场(switching field)施加于存储单元。在连接存储单元和读出放大器的位线内流动的电荷被读出放大器检测并积分。积分输出信号随后例如在图5中在t4锁存到数据线。同样,当没有切换电压施加到存储单元时,所谓的偏移噪声在读出放大器内产生,并在输出表现为变化的噪声电压。也称为kT/C噪声的该采样噪声,以及偏移同时使感测和积分电路的信噪比退化,这反过来会增大存储装置的误码率(BER)。无法预计的噪声因此限制了信噪比,由此使得确定读出数值代表哪一个逻辑数值变得复杂。在这些情形中,发明人已经发现,通过利用“双采样”方法替代公知的双读取方法,可以改善信噪比。在双采样中,在电荷测量开始之后进行第一采样,例如在积分开始之后,但是在施加具有切换能力的读取脉冲之前。在施加具有切换能力的读取电压之后进行第二采样。回来参照图5,这意味着第一采样在介于t1和t3之间的t2进行,第二采样在t4(位于双读取中第一采样的点)进行。在双采样中,在t2采样无法预计的偏移的贡献,随后从在t3进行的采样中扣除该贡献,因此形成噪声减小的读出数值。优选地在寄生电流贡献不是主要时使用双采样方法,然而该方法可以与双读取组合用于“双读取,双采样”方法,其中双采样应用于双读取中的各个读取,即,双采样减小偏移和热噪声,而双读取主要减小来自寄生电流的噪声贡献。
图6示出了用于根据本发明感测装置的双采样方法的优选实施例。在第一步骤601,预充电读取电平电压施加到无源矩阵存储单元,没有单元接收具有切换能力的电压。之后,在602开始电荷测量,随后进行步骤603,其中执行对来自该电荷测量的第一数值的寄存,即进行第一采样。在随后步骤604中,电压电平被平移,使得具有切换能力的读取电压施加于待读取单元上。接着,在步骤605,寄存来自该电荷测量的第二数值,即进行第二采样。随后通过从第二寄存数值中扣除第一寄存数值,在步骤606内形成读出数值。该结果当然是具有改进信噪比的读出数值。
应该注意,如图4所示为放大器级A1的感测装置也可以用于实施该双采样方法。然而,直接采样来自单级的高带宽和高增益放大器例如图4中放大器415的输出,可能会形成读出信号中高电平的噪声,尽管采用了双采样方法。本发明通过在第一放大器级(A1)后引入第二放大器级(A2),教导了一种实施双采样方法的更好方式。第二级内的放大器与第一级内的放大器匹配,但是具有低的带宽和低的增益。通常,如果第一级增益约为1000,则第二级增益通常约为10。
图7以电路图形式示出了用于实施双采样的读取装置的优选实施例。第一放大器级A1由优选地为读出放大器的放大器715组成,反馈电容器714位于反相输入711和输出716之间。反馈电容器714具有并联的开关713,用于在积分器模式和电压跟随器模式之间切换该放大器。位线BL连接到放大器的反相输入714,且预定参考电压REF施加到非反相输入713。第一级的输出716耦合到第二放大器级A2。第二放大器的输入连接到采样电容器721,该采样电容器与放大器725的非反相输入722串联。放大器725的增益和带宽小于第一级放大器715的增益和带宽,此外两个放大器级A1和A2优选地根据本领域中已知的方式在设计上相互匹配,从而保持低电平的噪声。第二级放大器725的反相输入723连接到放大器725的输出726。第二级放大器的非反相输入722通过开关724连接到输出726。当开关724闭合,将非反相输入722与输出725连接时,则由此形成代表读出数值的数据输出信号Dout。
通过保持第二级开关724闭合直到第一放大器级的开关713开启以开始积分后,由此通过采样电容器721对前述的无法预计的噪声偏移进行采样。之后,通过闭合第二级开关724,由此消除该无法预计的偏移,这使得第二级放大器的输出726,即第二级A2的输出上的无法预计的噪声偏移为零。当电压电平随后被平移,使得具有切换能力的读取电压施加于待读取的单元上时,根据双采样方法,所形成的输出数值Dout的噪声将减小。
当采用现有技术中公知的所谓赝差分放大器时,本发明尤其适用。在赝差分方法中,形成代表逻辑0和逻辑1的参考单元的平均数值,该平均数值构造出直接与读出信号比较的适应参考阈值电平。该比较形成正或负值,通常通过具有差分输出的放大器放大和给出该数值。
图8示出了根据本发明的读取装置的优选实施例的另一个电路图,这里特别采用现有技术中公知的赝差分运算放大器。第一放大器级A1由具有差分输入和输出的放大器815组成。反馈电容器814连接在反相输入811和非反相输出817之间。反馈电容器814具有并行的开关813,用于在积分器模式和电压跟随器模式之间切换放大器815。由于差分方法,还存在连接在非反相输入812和反相输出818之间的类似开关816。通常与开关813并行地控制和操作开关816。位线BL连接到放大器的反相输入811,电荷参考信号CHREF施加到反相输入812。电荷参考信号优选地包括代表逻辑0和逻辑1的信号的平均值。根据用于本类型存储器的赝差分放大器的现有技术公开,CHREF信号通常来源于参考位线,并且是由连接到这些参考位线的参考放大器产生。第一放大器级A1的非反相输出817和反相输出818分别连接到采样电容器821和822。采样电容器821还连接到差分放大器826的反相输入823,电容器822连接到差分放大器826的非反相输入824。第二级放大器826具有连接在反相输入823和非反相输出828之间的开关825,以及连接在非反相输入824和反相输出829之间的另一个开关827。通常同时并行地控制和操作该两个第二级开关825,827。这些开关在断开状态下将输出与输入分离,而在闭合状态下将输出连接到输入并产生反馈耦合。分别在正输出828和负输出829上形成数据输出信号+Dout和-Dout。这些数值之间的差代表读出数值。
第一级开关814,816和第二级开关825,827的原因当然与图7中的对应部分713和714相同,其典型用法也是相同的,即,通过保持第二级开关825,827闭合直到第一放大器级的开关813,816开启以开始积分,由此通过采样电容器821和822对无法预计的噪声偏移进行采样。之后,通过闭合第二级开关,由此消除该无法预计的偏移,这使得第二级放大器的输出828,829,即第二级A2的输出上的无法预计的噪声偏移为零。当电压电平随后被平移,使得具有切换能力的读取电压施加于待读取的单元上时,根据双采样原理,输出数值+Dout和-Dout的噪声将减小。
赝差分方法和使用电荷参考将有利于区分读出数值中的逻辑0和逻辑1。一个逻辑状态将由+Dout和-Dout之间的负差值表示,而另一个逻辑状态将由正差值表示。这例如使得可以简单地设计锁存器,所述锁存器跟随该读取装置以提供稳定的逻辑读出数值。
出于相似的原因,第一级中将存在也是来自第二级A2的一些无法预计的噪声贡献,但是由于第二级放大器的低增益和带宽且通过两个放大器级之间的恰当匹配/设计,该噪声可以保持在显著低于来自第一级A1的噪声的电平。
图9现在示出了采用双采样的情形中信号特性的示例,该情形应往回参照图5与现有情形比较。图9中的信号对应于第二放大器级的输出,例如图7中的Dout,或者图8中+Dout和-Dout之间的差值。该信号电平已经被归一化,使得输出开始于零电压,随后负数增大。在时间t1之前,例如在t0,施加于电极的电压电平导致存储单元上的预充电电压,且不存在施加的具有切换能力的单元电压。在预充电时,不被读取的单元上的单元电压通常与在稍后施加读取单元电压期间的情况相同。在时间t1开始感测。使用图7所示装置,这意味着开关713断开且积分开始,同时第二级开关724继续断开。这防止信号中出现明显的来自开关713的热噪声以及来自放大器715的偏移和热噪声,相反地由采样电容器721对该无法预计的噪声偏移采样。当电容器721采样到期望数量的噪声时,第二级开关724在时间t2闭合。另一个无法预计的偏移由此形成,如图在t2的小信号降落所示,但是幅值远小于图4中在t1的先前情形。在时间t4,待读取单元接收具有切换能力的电压,且响应与图4的情形相似,即,存在两种可能的信号路径,这取决于在所读取单元内是否存在极化切换。然而,现在信号输出中噪声更小,在时间t4的读出数值将代表逻辑状态的更可靠的测量。
在上文中已经给出了实施例和示例以提供本发明的具体细节,该实施例和示例适于本领域技术人员。不应当认为具体参考是对本发明范围的限制,本发明的保护范围仅由所附权利要求书定义。
Claims (12)
1.一种具有形式为驻极体或铁电电容器的存储单元的无源矩阵可寻址铁电或驻极体存储器阵列中存储单元的读取方法,其中所述存储单元位于第一组和第二组各个平行电极的交点,所述第一组形成字线(WL),所述第二组形成位线(BL),其中所述字线和位线连接到驱动装置,其中所述位线连接到用于测量流过该位线的电荷的感测装置,其中所述感测装置感测与通常为二进制1或二进制0的数据相对应的电流响应,其中所述方法的特征在于包括下面的步骤:
a)通过激励连接到所述存储单元的位线的所述感测装置,开始电荷测量,
b)寄存来自所述电荷测量的第一数值,以及
c)通过使用预定组的读取电压电平驱动所述电极,由此对所述存储单元施加具有切换能力的电压,d)寄存来自所述电荷测量的第二数值,从所述第二寄存数值中扣除所述第一寄存数值以形成读出数值。
2.根据权利要求1的方法,其特征在于预充电所述字线、所述位线和所述感测装置同时使用另一个预定组的无切换能力的读取电压电平驱动所述电极的附加步骤。
3.根据权利要求1的方法,其特征在于将所述读出数值与参考数值比较以确定由所述读出数值代表的逻辑状态的另一步骤。
4.一种用于执行权利要求1的方法的感测装置,其中所述感测装置用于读取存储于包括形式为驻极体或铁电电容器的存储单元的无源矩阵存储器内的数据,其中所述存储单元位于第一组和第二组各个平行电极的交点,所述第一组形成字线(WL),所述第二组形成位线(BL),其中所述字线和位线连接到驱动装置,其中所述位线连接到用于测量流过所述位线的电荷的感测装置,其中所述感测装置感测与通常为二进制1或二进制0的数据相对应的电流响应,其中所述感测装置包括第一放大器级(A1),其具有由第一增益和第一带宽的第一放大器组成的积分器电路,其特征在于:
所述感测装置包括跟随所述第一放大器级的第二放大器级(A2),其中所述第二放大器级包括第二增益和第二带宽的第二放大器,以及采样电容器,所述采样电容器连接在所述第一放大器级的输出和所述第二放大器的输入之间。
5.根据权利要求4的感测装置,其特征在于所述第二增益显著低于所述第一增益。
6.根据权利要求4的感测装置,其特征在于所述第二带宽小于所述第一带宽。
7.根据权利要求4的感测装置,其特征在于所述第一放大器级和所述第二放大器级在设计上相匹配。
8.根据权利要求4的感测装置,其特征在于连接在所述第二放大器的输出和与采样电容器连接的所述第二放大器的输入之间的开关。
9.根据权利要求4的感测装置,其特征在于所述第一放大器级包括积分器电路。
10.根据权利要求4的感测装置,其特征在于所述无源矩阵的位线连接到所述第一放大器的反相输入,具有代表平均逻辑0或逻辑1响应的信号的参考节点连接到所述第一放大器的非反相输入。
11.根据权利要求4的感测装置,其特征在于所述第一和第二放大器具有差分输入和输出。
12.根据权利要求4的感测装置,其特征在于使用了赝差分放大器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO20043977 | 2004-09-23 | ||
NO20043977A NO324029B1 (no) | 2004-09-23 | 2004-09-23 | Lesemetode og deteksjonsanordning |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101061550A true CN101061550A (zh) | 2007-10-24 |
Family
ID=35057633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800398959A Pending CN101061550A (zh) | 2004-09-23 | 2005-09-21 | 读取方法和感测装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7345906B2 (zh) |
EP (1) | EP1797564B1 (zh) |
JP (1) | JP4785004B2 (zh) |
CN (1) | CN101061550A (zh) |
NO (1) | NO324029B1 (zh) |
WO (1) | WO2006033581A1 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102169712A (zh) * | 2010-02-26 | 2011-08-31 | 海力士半导体有限公司 | 半导体存储器件 |
CN102013268B (zh) * | 2009-09-07 | 2013-07-10 | 上海宏力半导体制造有限公司 | 位线调整方法和单元、灵敏放大器 |
CN103262170A (zh) * | 2010-11-30 | 2013-08-21 | 拉迪安特技术公司 | 利用铁电电容器的模拟存储器 |
TWI640987B (zh) * | 2017-03-22 | 2018-11-11 | 日商東芝記憶體股份有限公司 | 記憶體裝置及記憶體系統 |
CN109407816A (zh) * | 2017-08-14 | 2019-03-01 | 美光科技公司 | 电子存储器设备及用于存取存储器单元的方法 |
CN110390962A (zh) * | 2018-04-19 | 2019-10-29 | 美光科技公司 | 具有较低偏移和增加的速度的感测放大器 |
CN110619108A (zh) * | 2019-08-15 | 2019-12-27 | 北京大学 | 一种基于铁电存储器的神经网络电路及其控制方法 |
CN110838311A (zh) * | 2018-08-17 | 2020-02-25 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
WO2021031612A1 (zh) * | 2019-08-16 | 2021-02-25 | 神盾股份有限公司 | 指纹感测装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7280405B2 (en) * | 2004-12-14 | 2007-10-09 | Tower Semiconductor Ltd. | Integrator-based current sensing circuit for reading memory cells |
ITMI20060350A1 (it) * | 2006-02-28 | 2007-09-01 | St Microelectronics Srl | Amplificatore di lettura con ridotta occupazione d'area per memorie a semiconduttore |
EP1944763A1 (en) * | 2007-01-12 | 2008-07-16 | STMicroelectronics S.r.l. | Reading circuit and method for data storage system |
US8605521B2 (en) * | 2011-05-12 | 2013-12-10 | Micron Technology, Inc. | Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell |
KR102215359B1 (ko) * | 2014-08-01 | 2021-02-15 | 삼성전자주식회사 | 비휘발성 메모리 장치와 그 센싱 방법 |
US10229726B2 (en) * | 2015-06-23 | 2019-03-12 | Palo Alto Research Center Incorporated | Memory circuit for reading ferroeletric memory having gain element including feedback capacitor |
US9886571B2 (en) | 2016-02-16 | 2018-02-06 | Xerox Corporation | Security enhancement of customer replaceable unit monitor (CRUM) |
US10978169B2 (en) | 2017-03-17 | 2021-04-13 | Xerox Corporation | Pad detection through pattern analysis |
US10446232B2 (en) | 2017-12-19 | 2019-10-15 | Micron Technology, Inc. | Charge separation for memory sensing |
US10504576B2 (en) * | 2017-12-19 | 2019-12-10 | Micron Technology, Inc. | Current separation for memory sensing |
US10878899B1 (en) * | 2019-09-27 | 2020-12-29 | Intel Corporation | Low voltage, low power sensing based on level shifting sensing circuit |
CN111579891B (zh) * | 2020-05-11 | 2021-02-26 | 北京理工大学 | 一种电量识别和刚度筛选的耦合式传感方法及其传感系统 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3610621B2 (ja) * | 1994-11-11 | 2005-01-19 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
NO312698B1 (no) * | 2000-07-07 | 2002-06-17 | Thin Film Electronics Asa | Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten |
NO312699B1 (no) * | 2000-07-07 | 2002-06-17 | Thin Film Electronics Asa | Adressering av minnematrise |
NO20004236L (no) * | 2000-08-24 | 2002-02-25 | Thin Film Electronics Asa | Ikke-flyktig passiv matriseinnretning og fremgangsmåte for utlesing av samme |
NO20004237L (no) * | 2000-08-24 | 2002-02-25 | Thin Film Electronics Asa | Integrert deteksjonsforsterker |
NO312928B1 (no) | 2001-02-26 | 2002-07-15 | Thin Film Electronics Asa | Ikke-destruktiv utlesing |
US6522568B1 (en) * | 2001-07-24 | 2003-02-18 | Intel Corporation | Ferroelectric memory and method for reading the same |
US6611448B2 (en) * | 2001-07-30 | 2003-08-26 | Intel Corporation | Ferroelectric memory and method for reading the same |
NO314524B1 (no) | 2001-11-30 | 2003-03-31 | Thin Film Electronics Asa | Fremgangsmåte til lesing av celler i en passiv matriseadresserbar innretning, samt innretning for utförelse av fremgangsmåten |
US6646904B2 (en) * | 2001-12-21 | 2003-11-11 | Intel Corporation | Ferroelectric memory and method of reading the same |
JP4088954B2 (ja) * | 2002-03-04 | 2008-05-21 | 日本電気株式会社 | 半導体記憶装置の読み出し回路 |
US20030227809A1 (en) * | 2002-06-05 | 2003-12-11 | Schwartz Kurt S. | Temperature-adjusted pre-charged reference for an integrated circuit 1T/1C ferroelectric memory |
GB2390201A (en) * | 2002-06-27 | 2003-12-31 | Seiko Epson Corp | Charge integrating sense amplifier |
US6920060B2 (en) * | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
JP4216141B2 (ja) * | 2002-08-27 | 2009-01-28 | シャープ株式会社 | 電荷検出回路、および、その回路定数設計方法 |
NO320017B1 (no) | 2003-03-26 | 2005-10-10 | Thin Film Electronics Asa | Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse |
US6970371B1 (en) * | 2004-05-17 | 2005-11-29 | Texas Instruments Incorporated | Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages |
-
2004
- 2004-09-23 NO NO20043977A patent/NO324029B1/no unknown
-
2005
- 2005-09-21 CN CNA2005800398959A patent/CN101061550A/zh active Pending
- 2005-09-21 EP EP05784116.5A patent/EP1797564B1/en not_active Not-in-force
- 2005-09-21 WO PCT/NO2005/000347 patent/WO2006033581A1/en active Application Filing
- 2005-09-21 JP JP2007533413A patent/JP4785004B2/ja not_active Expired - Fee Related
- 2005-09-22 US US11/231,895 patent/US7345906B2/en active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102013268B (zh) * | 2009-09-07 | 2013-07-10 | 上海宏力半导体制造有限公司 | 位线调整方法和单元、灵敏放大器 |
CN102169712A (zh) * | 2010-02-26 | 2011-08-31 | 海力士半导体有限公司 | 半导体存储器件 |
CN103262170A (zh) * | 2010-11-30 | 2013-08-21 | 拉迪安特技术公司 | 利用铁电电容器的模拟存储器 |
TWI640987B (zh) * | 2017-03-22 | 2018-11-11 | 日商東芝記憶體股份有限公司 | 記憶體裝置及記憶體系統 |
CN109407816B (zh) * | 2017-08-14 | 2022-05-24 | 美光科技公司 | 电子存储器设备及用于存取存储器单元的方法 |
CN109407816A (zh) * | 2017-08-14 | 2019-03-01 | 美光科技公司 | 电子存储器设备及用于存取存储器单元的方法 |
US11915779B2 (en) | 2017-08-14 | 2024-02-27 | Micron Technology, Inc. | Sense amplifier schemes for accessing memory cells |
US11270740B2 (en) | 2017-08-14 | 2022-03-08 | Micron Technology, Inc. | Sense amplifier schemes for accessing memory cells |
CN110390962A (zh) * | 2018-04-19 | 2019-10-29 | 美光科技公司 | 具有较低偏移和增加的速度的感测放大器 |
CN110838311A (zh) * | 2018-08-17 | 2020-02-25 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
CN110838311B (zh) * | 2018-08-17 | 2023-04-21 | 爱思开海力士有限公司 | 半导体存储器装置及其操作方法 |
CN110619108A (zh) * | 2019-08-15 | 2019-12-27 | 北京大学 | 一种基于铁电存储器的神经网络电路及其控制方法 |
CN110619108B (zh) * | 2019-08-15 | 2021-04-30 | 北京大学 | 一种基于铁电存储器的神经网络电路及其控制方法 |
WO2021031612A1 (zh) * | 2019-08-16 | 2021-02-25 | 神盾股份有限公司 | 指纹感测装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060062042A1 (en) | 2006-03-23 |
NO20043977D0 (no) | 2004-09-23 |
WO2006033581A1 (en) | 2006-03-30 |
NO324029B1 (no) | 2007-07-30 |
EP1797564A4 (en) | 2009-11-04 |
WO2006033581A9 (en) | 2006-06-22 |
EP1797564A1 (en) | 2007-06-20 |
NO20043977L (no) | 2006-03-24 |
US7345906B2 (en) | 2008-03-18 |
EP1797564B1 (en) | 2013-12-25 |
JP2008513929A (ja) | 2008-05-01 |
JP4785004B2 (ja) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101061550A (zh) | 读取方法和感测装置 | |
US10438642B2 (en) | Offset compensation for ferroelectric memory cell sensing | |
US6920060B2 (en) | Memory device, circuits and methods for operating a memory device | |
JP3808828B2 (ja) | 受動マトリックス・メモリの検出装置及びそれに使用される読み出し方法 | |
KR101873184B1 (ko) | 가상 접지 감지 회로 및 관련된 디바이스, 시스템 및 방법 | |
US20210005239A1 (en) | Cell-specific reference generation and sensing | |
RU2311695C2 (ru) | Устройство считывания заряда (варианты) и запоминающее устройство с матричной адресацией, снабженное таким устройством | |
KR102384721B1 (ko) | 멀티-스테이지 메모리 감지 | |
CN104395963A (zh) | 动态感测电路 | |
JP2006521645A5 (zh) | ||
US4039861A (en) | Cross-coupled charge transfer sense amplifier circuits | |
KR20030009303A (ko) | 메모리 셀의 정보 내용 평가 방법 및 그 회로 배열 | |
US10896710B2 (en) | Self-boost, source following, and sense-and-hold for accessing memory cells | |
CN1717741A (zh) | 用于至少具有两个不同电阻状态的存储器的读出放大器 | |
JP2004515020A5 (zh) | ||
CN1218260A (zh) | 铁电随机存取存储器及测试短寿命单元的方法 | |
JP4253734B2 (ja) | 強誘電体メモリ装置およびその装置からのデータ読み出し方法 | |
US6888737B2 (en) | Ferroelectric memory and method of reading the same | |
CN101620879A (zh) | 铁电存储器多位数据存储的操作方法 | |
CN1197086C (zh) | 用于读出具有铁电电容器的存储单元的电路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1113705 Country of ref document: HK |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1113705 Country of ref document: HK |