CN102013268B - 位线调整方法和单元、灵敏放大器 - Google Patents
位线调整方法和单元、灵敏放大器 Download PDFInfo
- Publication number
- CN102013268B CN102013268B CN 200910195612 CN200910195612A CN102013268B CN 102013268 B CN102013268 B CN 102013268B CN 200910195612 CN200910195612 CN 200910195612 CN 200910195612 A CN200910195612 A CN 200910195612A CN 102013268 B CN102013268 B CN 102013268B
- Authority
- CN
- China
- Prior art keywords
- bit line
- voltage
- feedback
- bit
- precharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dram (AREA)
Abstract
一种位线调整方法和单元、灵敏放大器，所述位线调整单元包括：第一反馈单元，在位线预充电时，以第一增益反馈位线电压，获得反馈电压；第二反馈单元，在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；调整单元，在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压，并在位线预充电后，输出位线电流。所述位线调整方法和单元、灵敏放大器在位线预充电时可以提高预充电速度和缩短预充电时间；在位线预充电后可以抑制电源的噪声电压，从而获得正确的数据输出。
Description
技术领域
本发明涉及存储器电路，特别涉及一种位线调整方法和单元、灵敏放大器。
背景技术
灵敏放大器(SA，Sense Amplifier)是存储器的一个重要组成部分，直接影响存储器的读取速度。灵敏放大器感应位线(bit-line)上的小信号变化并通过放大所述小信号变化来得到存储单元上储存的数据。在感应位线(bit-line)上的小信号变化前，灵敏放大器的位线调整单元会将位线电压调整至固定值，以使位线电压尽快稳定，进而可在读取时感应到稳定的位线电流。
图1是现有的一种存储器的灵敏放大器的电路图，包括：预充电单元11、位线调整单元12、电流镜单元13、比较单元14和输出单元15。其中，位线调整单元12包括可变增益放大器A1和调整晶体管m2。
在读取存储单元前，预充电控制信号PRE设置为低电平，预充电单元11(预充电晶体管mP)对数据线d1和位线b1进行预充电，即位线节点VD的电压(位线电压)随数据线节点VC的电压(数据线电压)升高而被快速充电至高电平。
结合图1和图2，tpre表示预充电时间，在位线预充电时，位线节点VD的电压升高，位线调整单元12的增益(即可变增益放大器A1的增益)为0，反馈节点VC的电压(反馈电压)升高；当位线节点VD的电压升高至一预定值时，位线调整单元12的增益突变为Gact，使得反馈节点VC的电压从高电平转为低电平，将调整晶体管m2关闭，预充电结束后，位线调整单元12的增益保持为Gact。可变增益放大器A1的增益应尽可能的大，以提高预充电速度，缩短预充电时间，使得位线节点VD的电压尽快稳定。
在读取存储单元时，预充电控制信号PRE设置为高电平，由译码单元17选中的存储单元16的电压被读到位线节点VD上，调整晶体管m2处于不完全关断状态，其电流值被钳位到与位线b1的电流(位线电流)相同的值，位线电流经电流镜单元13的输入晶体管mr和镜像晶体管m1，获得镜像电流Im1，根据比较单元14对镜像电流Im1与参考电流Iref进行比较的结果，对数据节点VF进行充电或放电，升高或降低数据节点VF的电压(数据电压)，输出单元15根据数据电压输出数据DQ为1或0。
然而，由于输出单元15的驱动缓冲器15b包括足以驱动输出数据DQ的输出垫(pad)的大尺寸MOS晶体管，因此驱动缓冲器15b会因电平转换而产生大电流，此时低电源GND_IO因电感效应而瞬时耦合到一正电压，此噪声电压不能完全被低电源GND_IO和低电源GND_SA之间的RC网络(两电源之间连线的等效电路)18所滤除，因此，噪声电压会传送到低电源GND_SA上而引起电路输出错误的数据。
举例来说，如图3所示，希望输出数据DQ<0:N-2>从1转为0，而输出数据DQ<N-1>保持为1。当输出数据DQ<0:N-2>都从1转为0时，输出单元15因输出数据DQ<0:N-2>的输出垫同时放电而产生瞬态大电流，由此引起低电源GND_IO的瞬态电压变化(噪声电压)，同时使低电源GND_SA产生噪声电压，使得反馈节点VC的电压在可变增益放大器A1的作用下升高并打开调整晶体管m2，位线节点VD会再被数据线节点VE充电，位线节点VD的电压升高，数据线节点VE的电压降低而导致镜像电流Im1升高，数据节点VF充电，即升高数据节点VF的电压，最终使得输出数据DQ<N-1>在短时间内输出错误的数据0。
为避免噪声电压的影响，现有解决的方法是加入去耦大电容，但大电容会显著增加存储器芯片的面积；或者是采用大电阻来隔离各个低电源(例如低电源GND_IO和低电源GND_SA)，但这也需要增加额外的低电源(groundsource)。
发明内容
本发明解决的是现有技术中输出垫的电源噪声会影响灵敏放大器读取数据的问题。
为解决上述问题，本发明实施方式提供一种位线调整方法，包括：在位线预充电时，以第一增益反馈位线电压，获得反馈电压；在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压；在位线预充电后，输出位线电流。
可选的，所述第一增益大于等于5，所述第二增益小于等于1。
为解决上述问题，本发明实施方式还提供一种位线调整单元，包括：第一反馈单元，在位线预充电时，以第一增益反馈位线电压，获得反馈电压；第二反馈单元，在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；调整单元，在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压，并在位线预充电后，输出位线电流。
为解决上述问题，本发明实施方式还提供一种包括上述位线调整单元的灵敏放大器。
与现有技术相比，上述技术方案在位线预充电时和预充电结束后用不同增益反馈位线电压，以解决输出垫的电源噪声会影响灵敏放大器读取数据的问题。具体来说，在位线预充电时采用大增益反馈位线电压，以提高预充电速度和缩短预充电时间；在位线预充电后采用小增益反馈位线电压，以抑制输出垫电源的噪声电压，从而避免输出错误数据。
并且，在位线预充电后采用小增益反馈位线电压，相比现有技术在位线预充电后仍采用大增益反馈位线电压，可以降低电路功耗，因为小增益的可变增益放大器的功耗小于大增益的可变放大器的功耗。
另外，上述技术方案的电路实现简单，也不会增加存储器芯片的面积或额外的电源线。
附图说明
图1是现有的一种存储器的灵敏放大器的电路图；
图2是图1所示电路的调整位线电压的增益变化图；
图3是现有的存储器的灵敏放大器输出错误数据的实例示意图；
图4是本发明实施方式的调整位线电压的增益变化图；
图5是本发明实施例的位线调整单元的电路图；
图6是本发明实施例的灵敏放大器的电路图。
具体实施方式
本发明实施方式采用增益可控的方法来调整位线电压，即在位线预充电时采用大增益以提高预充电速度和缩短预充电时间；在位线预充电后采用小增益以抑制电源的噪声电压，从而获得正确的数据输出。
本发明实施方式的位线调整方法包括：在位线预充电时，以第一增益反馈位线电压，获得反馈电压；在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压；在位线预充电后，输出位线电流。请结合参考图4，tpre为预充电时间，在位线预充电(0＜t≤tpre)时，反馈位线电压的增益由0突变为Gact；在位线预充电(t＞tpre)结束后，反馈位线电压的增益从Gact降为Gsby。
对应地，本发明实施方式的位线调整单元包括：
第一反馈单元，在位线预充电时，以第一增益反馈位线电压，获得反馈电压；
第二反馈单元，在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；
调整单元，在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压，并在位线预充电后，输出位线电流。
下面结合附图和实施例对本发明实施方式进行详细的说明。本实施例的位线调整单元如图5所示，位线调整单元22包括：第一反馈单元、第二反馈单元和调整单元。
所述第一反馈单元包括具有第一增益Gact的第一可变增益放大器22a和第一开关晶体管22b，第一开关晶体管22b包括控制端(栅极)、第一端(源极或漏极)和第二端(漏极或源极)。第一可变增益放大器22a的输入端输入位线电压(即与位线b1连接，或者说与位线节点VD连接)，输出端与第一开关晶体管22b的第一端连接；第一开关晶体管22b的第二端输出反馈电压(即连接反馈节点VC)，控制端输入第一控制信号Pact。
本实施例中，第一控制信号Pact在位线预充电时为高电平，在位线预充电结束后为低电平，即在预充电时开启第一开关晶体管22b，在预充电结束后关闭第一开关晶体管22b。第一增益Gact应足够大以提高预充电速度和缩短预充电时间，本实施例中，第一增益Gact≥5。
所述第二反馈单元包括具有第二增益Gsby的第二可变增益放大器22c和第二开关晶体管22d，第二开关晶体管22d包括控制端(栅极)、第一端(源极或漏极)和第二端(漏极或源极)。第二可变增益放大器22c的输入端输入位线电压(即与位线b1连接，或者说与位线节点VD连接)，输出端与第二开关晶体管22d的第一端连接；第二开关晶体管22d的第二端输出反馈电压(即连接反馈节点VC)，控制端输入第二控制信号Psby。
本实施例中，第二控制信号Psby在位线预充电时为低电平，在位线预充电结束后为高电平，即在预充电时关闭第二晶体管22d，在预充电结束后开启第二开关晶体管22d。第二增益Gsby应较小以抑制电源的噪声电压，本实施例中，第二增益Gsby≤1。
所述调整单元包括调整晶体管m2，调整晶体管m2包括控制端(栅极)、第一端(源极或漏极)和第二端(漏极或源极)。调整晶体管m2的控制端输入反馈电压，即与反馈节点VC连接；第一端的电压为数据线电压，即与数据线节点VE连接；第二端的电压为位线电压，即与位线节点VD连接。也就是说，调整晶体管m2的控制端与第一开关晶体管22b的第二端、第二开关晶体管22d的第二端连接，调整晶体管m2的第二端与第一可变增益放大器22a的输入端、第二可变增益放大器22c的输入端连接。
本实施例的第一开关晶体管22b、第二开关晶体管22d和调整晶体管m2为NMOS晶体管，在其他实施例中，所述晶体管也可以是PMOS晶体管，只需相应改变晶体管控制端(栅极)输入信号的相位即可。
请继续参考图6，本实施例的灵敏放大器包括：预充电单元21、位线调整单元22、电流镜单元23、比较单元24和输出单元25。
预充电单元21，在位线预充电(读取存储单元前)时，对数据线d1进行充电，即升高数据线节点VE的电压(数据线电压)。预充电单元21包括预充电晶体管mP，预充电晶体管mP的栅极输入预充电控制信号PRE，源极输入高电源VDDQ，漏极连接数据线节点VE(或者说，连接数据线d1)，即输出数据线电压。预充电晶体管mP的漏极与位线调整单元22的调整晶体管m2的第一端连接。
位线调整单元22，在位线预充电时，以第一增益反馈位线电压，获得反馈电压；在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；在所述反馈电压的控制下，由预充电单元21输出的数据线电压调整所述位线电压，并在位线预充电后，输出位线电流。位线调整单元22的结构如图5所示，在此不再重复说明。
电流镜单元23，对位线调整单元22输出的位线电流进行镜像，获得镜像电流Im1。电流镜单元23包括栅极相连接的输入晶体管mr和镜像晶体管m1，输入晶体管mr和镜像晶体管m1的源极连接高电源VDDQ；输入晶体管mr的漏极与栅极连接，并连接位线调整单元22的调整晶体管m2的第一端；镜像晶体管m1的漏极输出镜像电流Im1。
在位线预充电结束后，位线调整单元22的调整晶体管m2的电流被钳位至位线电流，电流镜单元23的输入晶体管mr的电流与调整晶体管mr的电流相同，即等于位线电流。位线电流与镜像电流的比值为输入晶体管mr的沟道长宽比与镜像晶体管m1的沟道长宽比的比值。
比较单元24，比较电流镜单元23输出的镜像电流Im1与参考电流Iref，在镜像电流Im1大于参考电流Iref时对数据节点VF进行充电，升高数据电压；在镜像电流Im1小于参考电流Iref时对数据节点VF进行放电，降低数据电压。
输出单元25，输出对应所述数据电压的输出数据。输出单元25包括整形缓冲器25a和驱动缓冲器25b，整形缓冲器25a对带数据电压的信号进行整形，驱动缓冲器25b根据整形后的信号驱动输出数据DQ的输出垫。
综上所述，上述技术方案在位线预充电时采用大增益反馈位线电压，以提高预充电速度和缩短预充电时间；在位线预充电后采用小增益反馈位线电压，以抑制电源的噪声电压，从而避免输出错误数据。
并且，在位线预充电后采用小增益反馈位线电压，相比现有技术在位线预充电后仍采用大增益反馈位线电压，可以降低电路功耗，因为小增益的可变增益放大器的功耗小于大增益的可变放大器的功耗。
另外，上述技术方案的电路实现简单，也不会增加存储器芯片的面积或额外的电源线。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (5)
1.一种位线调整单元，其特征在于，包括：
第一反馈单元，在位线预充电时，以第一增益反馈位线电压，获得反馈电压；
第二反馈单元，在位线预充电后，以小于所述第一增益的第二增益反馈位线电压，获得反馈电压；
调整单元，在所述反馈电压的控制下，由输入的数据线电压调整所述位线电压，并在位线预充电后，输出位线电流；
所述第一反馈单元包括：具有第一增益的第一可变增益放大器，以及具有控制端、第一端和第二端的第一开关晶体管，其中，
第一可变增益放大器的输入端输入位线电压，输出端与第一开关晶体管的第一端连接；
第一开关晶体管的第二端输出反馈电压，控制端输入第一控制信号，所述第一控制信号在预充电时开启第一开关晶体管，在预充电结束后关闭第一开关晶体管。
2.根据权利要求1所述的位线调整单元，其特征在于，所述第一增益大于等于5，第二增益小于等于1。
3.根据权利要求1所述的位线调整单元，其特征在于，所述第二反馈单元包括：具有第二增益的第二可变增益放大器，以及具有控制端、第一端和第二端的第二开关晶体管，其中，
第二可变增益放大器的输入端输入位线电压，输出端与第二开关晶体管的第一端连接；
第二开关晶体管的第二端输出反馈电压，控制端输入第二控制信号，所述第二控制信号在预充电时关闭第二开关晶体管，在预充电结束后开启第二开关晶体管。
4.根据权利要求1所述的位线调整单元，其特征在于，所述调整单元包括：具有控制端、第一端和第二端的调整晶体管，调整晶体管的控制端输入反馈电压，第一端的电压为数据线电压，第二端的电压为位线电压。
5.一种包括权利要求1至4中任一项所述的位线调整单元的灵敏放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910195612 CN102013268B (zh) | 2009-09-07 | 2009-09-07 | 位线调整方法和单元、灵敏放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910195612 CN102013268B (zh) | 2009-09-07 | 2009-09-07 | 位线调整方法和单元、灵敏放大器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102013268A CN102013268A (zh) | 2011-04-13 |
| CN102013268B true CN102013268B (zh) | 2013-07-10 |
Family
ID=43843405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910195612 Active CN102013268B (zh) | 2009-09-07 | 2009-09-07 | 位线调整方法和单元、灵敏放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102013268B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7146114B2 (ja) | 2019-04-30 | 2022-10-03 | 長江存儲科技有限責任公司 | 読み取り時間を短縮することができるメモリシステム |
| CN111313848B (zh) * | 2020-02-26 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 电荷转移型灵敏放大器 |
| CN112102863B (zh) * | 2020-09-07 | 2023-04-25 | 海光信息技术股份有限公司 | 静态随机存取存储器控制电路、方法、存储器和处理器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855293A (zh) * | 2005-04-30 | 2006-11-01 | 海力士半导体有限公司 | 半导体存储器装置 |
| CN101061550A (zh) * | 2004-09-23 | 2007-10-24 | 薄膜电子有限公司 | 读取方法和感测装置 |
-
2009
- 2009-09-07 CN CN 200910195612 patent/CN102013268B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101061550A (zh) * | 2004-09-23 | 2007-10-24 | 薄膜电子有限公司 | 读取方法和感测装置 |
| CN1855293A (zh) * | 2005-04-30 | 2006-11-01 | 海力士半导体有限公司 | 半导体存储器装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102013268A (zh) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102013267B (zh) | 存储器和灵敏放大器 | |
| CN102148051B (zh) | 存储器和灵敏放大器 | |
| US7486540B2 (en) | Memory device with improved writing capabilities | |
| EP1152427B1 (en) | Semiconductor memory device | |
| CN102290086B (zh) | 存储器和灵敏放大器 | |
| CN102385900B (zh) | 存储器和灵敏放大器 | |
| CN210606637U (zh) | 灵敏放大器、存储器读写电路以及存储器 | |
| US7349275B2 (en) | Semiconductor memory | |
| CN102081959B (zh) | 一种存储器读出电路以及存储器 | |
| EP0698271A1 (en) | Memory core organization | |
| US5268600A (en) | Boosting clamping circuit and output buffer circuit using the same | |
| CN105185404B (zh) | 电荷转移型灵敏放大器 | |
| CA2481336A1 (en) | Single-ended current sense amplifier | |
| CN112542185A (zh) | 灵敏放大器及其控制方法、存储器读写电路以及存储器 | |
| US9443569B2 (en) | Driver for a semiconductor memory and method thereof | |
| CN102013268B (zh) | 位线调整方法和单元、灵敏放大器 | |
| CN111383696A (zh) | 嵌入式快闪存储单元数据读取电路 | |
| US9401192B2 (en) | Ferroelectric memory device and timing circuit to control the boost level of a word line | |
| CN102290087A (zh) | 存储器和灵敏放大器 | |
| CN207302634U (zh) | 存储器读取电路 | |
| US7619924B2 (en) | Device and method for reading out memory information | |
| US7317642B2 (en) | Overdrive period control device and overdrive period determining method | |
| US7869292B2 (en) | Dynamic type semiconductor memory device and operation method of the same | |
| CN102044299A (zh) | 非易失性存储器及其读取电路 | |
| JPH07211071A (ja) | 半導体記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20131223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20131223 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |