CN102044299A

CN102044299A - 非易失性存储器及其读取电路

Info

Publication number: CN102044299A
Application number: CN2011100282540A
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-01-26
Filing date: 2011-01-26
Publication date: 2011-05-04
Anticipated expiration: 2031-01-26
Also published as: CN102044299B

Abstract

本发明提供了非易失性存储器及其读取电路，所述读取电路包括用于产生于与位线电流相同的镜像电流的镜像单元以及根据镜像电流读取存储单元数据的数据读取单元，还包括：与所述位线连接的预充电单元以及预放电单元；所述预充电单元以及预放电单元分别将位线的初始电位与目标电位相比较，对位线充电或放电，将位线电位钳位至目标电位。本发明通过在位线上连接预充电单元以及预放电单元，得悬浮的位线电位能够迅速上升或回落至目标电位，避免产生逻辑错误，提高数据读取速度。

Description

非易失性存储器及其读取电路

技术领域

本发明涉及集成电路静电保护电路设计领域，尤其涉及一种非易失性存储器的读取电路。

背景技术

在非易失性存储器中，每个存储单元定义为一个二进制的位，即“0”或“1”其中之一，在读取存储单元的二进制数据值时，通常包括：向与该存储单元连接的位线导入读取电流，并根据读取电流的大小，判断该存储单元的数据值。具体的，产生上述读取电流，首先需要向相应位线进行预充电，使其达到一目标电位；然后再选中开启存储单元，从而获得稳定的读取电流，并与基准电流作比较，以读取存储单元的数据。

图1示出了现有的非易失性存储器读取电路的原理图。所述读取电路的基本模块包括：用于向位线充电的预充电单元101，所述预充电电源101将位线的电位由默认的零电位升高至目标电位；用于映射位线电流的镜像单元102，所述镜像单元102产生与位线电流相同的镜像电流；连接所述镜像单元102，用于比较镜像电流以及参考电流大小的比较单元103。

其工作原理是：所述预充电单元101将位线的电位提升至一目标电位，当与该位线连接的存储器单元被选中读取数据后，所述位线上将形成流经存储器单元的位线电流。由于存储器单元内的数据包括“0”与“1”，相对应的，所述位线电流也包括较大值或较小值。所述镜像单元102则映射位线电流，形成相同的镜像电流。而比较单元103将所述镜像电流与基准电流的大小进行比较。具体的，所述基准电流的大小介于位线电流的较大值以及较小值之间，根据比较结果，即可获知位线电流的状态以及存储单元中的数据类型，从而实现对存储器数据的读取。

现有的读取电路存在如下问题：通常为了便于布线并节省器件面积，位线在充电前通常处于悬浮状态，而并不会连接至固定电位。因此位线的初始电位可能高于目标电位，当选中存储单元进行数据读取时，所形成的初始位线电流则会高于实际读取的电流，进而造成逻辑错误。为了避免上述逻辑错误，通常采用的方式是：选中存储单元后，形成位线电流，等待一定时间直至位线的电位回落至目标电位，再进行数据的读取。然而存储器进行数据读取时，位线电流的数量级通常仅为0.1μA，放电速度缓慢，等待位线电位的回落需要极长的时间，严重影响存储器的读取速度。

发明内容

本发明解决的问题是提供一种非易失性存储器的读取电路，避免因为位线的悬浮电位而产生读取逻辑错误，并提高读取速度。

本发明提供的非易失性存储器的读取电路，包括用于产生于与位线电流相同的镜像电流的镜像单元以及根据镜像电流读取存储单元数据的数据读取单元，还包括：与所述位线连接的预充电单元以及预放电单元；所述预充电单元以及预放电单元分别将位线的初始电位与目标电位相比较，对位线充电或放电，将位线电位钳位至目标电位。

所述预充电单元包括充电开关以及充电钳位器；所述充电开关连接至电源线，充电钳位器连接至位线；所述充电开关用于接收外部输入的第一控制信号，开启或关闭预充电单元；所述充电钳位器用于在充电时，将位线电位钳位至目标电位。

所述充电开关为场效应晶体管，源极与电源线连接，漏极与充电钳位器连接，栅极接收所述控制信号。所述充电钳位器包括：漏极与充电开关连接，源极与位线连接的第一MOS管；正端输入目标电位，负端输入位线电位，输出端连接第一MOS管的栅极的运放比较器。当位线电位低于目标电位时，运放比较器输出高电平，使得第一MOS管导通。

所述预放电单元包括放电开关以及放电钳位器；所述放电开关连接至地线，放电钳位器连接至位线；所述放电开关用于接收外部输入的第二控制信号，开启或关闭预放电单元；所述放电钳位器用于在放电时，将位线电位钳位至目标电位。

所述放电开关为场效应晶体管，源极与地线连接，漏极与放电钳位器连接，栅极接收所述控制信号。所述放电钳位器包括：源极与放电开关连接，漏极与位线连接的第二MOS管；负端输入目标电位，正端输入位线电位，输出端连接第二MOS管的栅极的运放比较器。当位线电位高于目标电位时，运放比较器输出高电平，使得第二MOS管导通。

可选的，所述镜像单元为镜像电流源电路，其电流源端与位线连接，输出端与数据读取单元连接。

可选的，所述数据读取单元包括参考电流源以及缓冲寄存器；所述缓冲寄存器用于暂存存储单元数据，其输入端连接镜像单元输出端以及参考电流源的输出端。

与现有技术相比，本发明提供的读取电路以下优点：通过在位线上连接预充电单元以及预放电单元，得悬浮的位线电位能够迅速上升或回落至目标电位，避免产生逻辑错误，提高数据读取速度。

附图说明

图1为现有的非易失性存储器的读取电路的原理图；

图2为本发明所述非易失性存储器的读取电路的原理图；

图3为本发明实施例的读取电路的电路图；

图4为本发明实施例的读取电路在位线进行充电时的电路时序图；

图5为本发明实施例的读取电路在位线进行放电时的电路时序图；

图6为本发明实施例的读取电路读取数据时的电路时序图。

具体实施方式

现有的非易失性存储器，在进行数据读取时，位线的初始电位处于悬浮状态，可能大于目标电位而非理想的零电位。因此读取电路容易产生逻辑错误，而仅通过微弱的位线电流对位线进行放电，待位线的电位回落再进行读取，则严重影响存储器的数据读取速度。

本发明所述读取电路则通过在位线上连接预充电单元以及预放电单元，使得悬浮的位线电位能够迅速上升或降低至目标电位，避免产生逻辑错误，提高了数据读取速度。

图2为本发明所述的读取电路的原理图，基本模块包括：

预充电单元11，用于对位线进行充电，将位线电位升高至目标电位；

预放电单元12，用于对位线进行放电，将位线电位降低至目标电位；

镜像单元13，产生与位线电流相同的镜像电流；

数据读取单元14，根据所述镜像电流读取存储单元的数据。

其基本工作原理是：在进行数据读取前，所述预充电单元11以及预放电单元12分别将位线的初始电位与目标电位比较，对位线进行充电或者放电，使得位线的电位被迅速地钳位至目标电位；然后存储器通过字线选中存储单元进行数据读取，从而在位线上产生读取电流；此时镜像单元13将产生与位线电流相同的镜像电流，而数据读取单元14则根据镜像电流的大小读取存储单元中的数据。

其中，在进行位线的充电或放电时，所述预充电单元11以及预放电单元12仅有其中之一处于工作状态。在进行数据读取时，则需要向所述预充电单元11以及预放电单元12输入关闭的控制信号，以避免上述两单元对位线电流产生影响。而数据读取单元14则将镜像电流与参考电流进行比较，以判定存储单元中的数据类型。电流比较的方式通常是采用同位端竞争法，也即将待比较的两条电流分别对同一端进行充电和放电，如果该端电位升高，则判定对该端充电的电流较大，反之则判定对该端放电的电流较大。需要指出的是，如果数据读取单元14直接比较位线电流与参考电流，则会在位线上产生额外的负载，进而导致位线电流的不稳定。因此需要通过镜像单元13根据位线电流产生相应的镜像电流，进行间接比较。

图3提供了本发明所述读取电路的一个具体实施例。

所述预充电单元11包括：充电开关K₁以及充电钳位器D₁；所述充电开关K₁连接至电源线VDD，充电钳位器D₁连接至位线BL；所述充电开关用于接收外部输入的第一控制信号C₁，开启或关闭预充电单元；所述充电钳位器D₁用于在充电时，将位线电位钳位至目标电位V_ref。

具体的，所述充电开关K₁可以是场效应晶体管开关，例如PMOS管，源极与电源线VDD连接，漏极与充电钳位器D₁连接。当所述第一控制信号C₁为低电平时，充电开关K₁导通，所述充电钳位器D₁通过充电开关K₁与电源线VDD电连接。所述充电钳位器D₁包括：漏极与充电开关K₁连接，源极与位线BL连接的第一MOS管M₁；正端输入目标电位V_ref，负端输入位线电位V_BL，输出端连接第一MOS管M₁的栅极的运放比较器L₁。所述第一MOS管M₁为NMOS管，当位线电位低于目标电位时，运放比较器L₁输出高电平，使得第一MOS管M₁导通。

此外，上述预充电单元11还可以将所述充电钳位器D₁连接至电源线VDD，充电开关K₁连接至位线BL，而并不会影响该单元的工作。

所述预放电单元12包括：放电开关K₂以及放电钳位器D₂；所述放电开关K₂连接至地线VGND，放电钳位器D₂连接至位线BL；所述放电开关用于接收外部输入的第二控制信号C₂，开启或关闭预放电单元；所述放电钳位器D₂用于在放电时，将位线电位钳位至目标电位V_ref。

具体的，所述放电开关K₂可以是场效应晶体管开关，例如NMOS管，源极与地线VGND连接，漏极与放电钳位器D₂连接。当所述第二控制信号C₂为高电平时，放电开关K₂导通，所述放电钳位器D₁通过放电开关K₂与地线VGND电连接。所述放电钳位器D₂包括：源极与放电开关K₂连接，漏极与位线BL连接的第二MOS管M₂；负端输入目标电位V_ref，正端输入位线电位V_BL，输出端连接第二MOS管M₂的栅极的运放比较器L₂。所述第二MOS管M₂也为NMOS管，当位线电位高于目标电位时，运放比较器L₂输出高电平，使得第二MOS管M₂导通。

同样，上述预放电单元12还可以将放电钳位器D₂连接至电源线VDD，放电开关K₂连接至位线BL。

所述镜像单元13为镜像电流源电路，可以采用两个参数相同的场效应晶体管N₁以及场效应晶体管N₂对接而成。所述镜像电流源电路可以使用电源线VDD为供电电源，其电流源端连接至位线BL，以位线电流I_cell作为输入电流，输出端连接至数据读取单元14，输出与位线电流I_cell相同的镜像电流I_mir。

所述数据读取单元14包括参考电流源以及缓冲寄存器S_out，所述缓冲寄存器S_out用于暂存存储器单元的数据，以便于处理器等外部电路单元取走，其输入端分别连接上述镜像电流源电路以及参考电流源的输出端。其中，镜像电流I_mir对缓冲寄存器S_out的输入端充电，而参考电流I_ref对缓冲寄存器S_out的输入端放电。当缓冲寄存器S_out的输入端为高电位时，其暂存数据定义为1，反之则为0。

下面结合图3所示电路以及具体的数据读取过程，对本发明优点做进一步介绍。

假设，位线BL的初始电位为V₁，且所述V₁＜V_ref。则在数据读取前，需要对位线BL进行充电，使其电位升高至V_ref，图4是图3所示读取电路在位线进行充电时的电路时序图。

如图4所示，由于位线BL在悬浮状态下的电位是未知的，因此需要同时开启预充电单元11以及预放电单元12。首先外部控制电路输入第一控制信号C₁以及第二控制信号C₂，开启充电开关K₁以及放电开关K₂。具体的，分别向充电开关K₁以及放电开关K₂输入低电平的第一控制信号C₁以及高电平的第二控制信号C₂。

此时充电钳位器D₁中的运放比较器L₁以及放电钳位器D₂中的运放比较器L₂，分别将位线BL的初始电位V₁与目标点位V_ref进行比较。根据比较结果，充电钳位器D₁中的运放比较器L₁输出高电平，第一MOS管M₁导通，进而使得预充电单元11中形成自电源线VDD至位线BL的导电通路，形成较强的充电电流，开始对位线BL进行充电；而放电钳位器D₂中的运放比较器L₂输出低电平，第二MOS管M₂弱导通，流过的放电电流较小。位线BL的电位自初始电位V₁起向目标电位V_ref升高，直至达到平衡状态，即位线BL的电位等于目标电位时，运放比较器L₁无法继续输出高电平，第一MOS管M₁的导通能力将大幅减弱，充电电流也降至较低水平，位线BL的电位不再升高。

在位线BL的电位等于目标电位后，外部的控制电路跳转所述第一控制信号C₁以及第二控制信号C₂的电平，关闭充电开关K₁以及放电开关K₂，使得预充电单元11以及预放电单元12均处于断路状态。以避免第一MOS管M₁以及第二MOS管M₂的弱导通状态，对后续进行数据读取时，分流位线上的电流，造成不良影响。

假设，位线BL的初始电位为V₂，且所述V₂＞V_ref。则在数据读取前，需要对位线BL进行放电，使其电位降低至V_ref，图5是图3所示读取电路在位线进行放电时的电路时序图。

如图5所示，首先外部控制电路输入第一控制信号C₁以及第二控制信号C₂，开启充电开关K₁以及放电开关K₂。此时充电钳位器D₁中的运放比较器L₁以及放电钳位器D₂中的运放比较器L₂，分别将位线BL的初始电位V₂与目标点位V_ref进行比较。根据比较结果，充电钳位器D₁中的运放比较器L₁输出低电平，第一MOS管M₁弱导通，流过的充电电流较小；而放电钳位器D₂中的运放比较器L₂输出高电平，第二MOS管M₂导通，进而使得预放电单元12中形成自位线BL至地线VGND的导电通路，形成较强的放电电流，开始对位线BL进行放电。位线BL的电位自初始电位V₂起向目标电位V_ref降低，直至达到平衡状态，即位线BL的电位等于目标电位时，运放比较器L₂无法继续输出高电平，第二MOS管M₂的导通能力将大幅减弱，放电电流也降至较低水平，位线BL的电位不再降低。

同样在位线BL的电位等于目标电位后，外部的控制电路跳转所述第一控制信号C₁以及第二控制信号C₂的电平，关闭充电开关K₁以及放电开关K₂，使得预充电单元11以及预放电单元12均处于断路状态。

由上述时序分析可知，无论位线初始电位大小，在开启预充电单元11以及预放电单元12后，所述预充电单元11以及预放电单元12仅有其中之一处于工作状态。即本发明的读取电路能够根据所述位线初始电位与目标电位的关系，对位线进行充电或放电，最终达到将位线电位迅速地钳位于目标电位的目的。

当位线电位等于目标电位时，即可以对存储单元进行数据的读取。具体的，通过字线选中待读取数据的存储单元，此时存储单元可以视为通路，而在位线BL上产生自电源线VDD、镜像电流源电路流向存储单元的电流I_cell，其大小取决于位线BL的目标电位以及存储单元的等效阻抗。

由于位线电流I_cell的数量级仅为0.1μA，而所述目标电位通常为0.1v～1v左右。因此形成位线电流后，在较长的时间内，位线的电位可以视为不变，位线电流I_cell也保持稳定。此时，镜像电流源电路的输出端也将产生与所述位线电流I_cell相同的镜像电流I_mir。

根据背景技术可知，所述位线电流I_cell根据存储单元内的数据类型不同，存在较大值以及较小值，相应的所述镜像电流I_mir也存在较大值以及较小值。通过数据读取单元14根据上述镜像电流I_mir与参考电流I_ref，判定存储单元的数据类型。

图6示出了上述实施例中读取电路读取数据时的电路时序图。如图6所示，假设形成的位线电流I_cell为较大电流，大于参考电流I_ref。所述镜像电流I_mir保持与位线电流I_cell大小相等，因此I_mir＞I_ref，缓冲寄存器S_out输入端在镜像电流I_mir与参考电流I_cell的竞争下电位升高，，则可以从缓冲寄存器S_out中读得数据“1”。反之如果位线电流I_cell为较小电流，小于参考电流I_ref。所述镜像电流I_mir＜I_ref，缓冲寄存器S_out输入端在镜像电流I_mir与参考电流I_cell的竞争下电位降低，则可以从缓冲寄存器S_out中读得数据“0”。上述机制即实现读取电路对存储单元数据的读取。

本发明所述读取电路，并不仅仅局限于上述电路实现方式，在其他的可选实施例中，还可以采用具有相同时序功能的电路单元替换上述电路结构。例如镜像电流源电路还可以为双极型晶体管镜像电流源电路，所述预放电单元、预充电单元可以采用反馈钳位回路等等。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims

1.一种非易失性存储器的读取电路，包括用于产生于与位线电流相同的镜像电流的镜像单元以及根据镜像电流读取存储单元数据的数据读取单元，其特征在于，还包括：与所述位线连接的预充电单元以及预放电单元；所述预充电单元以及预放电单元分别将位线的初始电位与目标电位相比较，对位线充电或放电，将位线电位钳位至目标电位。

2.如权利要求1所述的读取电路，其特征在于，所述预充电单元包括充电开关以及充电钳位器；所述充电开关连接至电源线，充电钳位器连接至位线；所述充电开关用于接收外部输入的第一控制信号，开启或关闭预充电单元；所述充电钳位器用于在充电时，将位线电位钳位至目标电位。

3.如权利要求2所述的读取电路，其特征在于，所述充电开关为场效应晶体管，源极与电源线连接，漏极与充电钳位器连接，栅极接收所述控制信号。

4.如权利要求2所述的读取电路，其特征在于，所述充电钳位器包括：漏极与充电开关连接，源极与位线连接的第一MOS管；正端输入目标电位，负端输入位线电位，输出端连接第一MOS管的栅极的运放比较器。

5.如权利要求4所述的读取电路，其特征在于，当位线电位低于目标电位时，运放比较器输出高电平，使得第一MOS管导通。

6.如权利要求1所述的读取电路，其特征在于，所述预放电单元包括放电开关以及放电钳位器；所述放电开关连接至地线，放电钳位器连接至位线；所述放电开关用于接收外部输入的第二控制信号，开启或关闭预放电单元；所述放电钳位器用于在放电时，将位线电位钳位至目标电位。

7.如权利要求6所述的读取电路，其特征在于，所述放电开关为场效应晶体管，源极与地线连接，漏极与放电钳位器连接，栅极接收所述控制信号。

8.如权利要求6所述的读取电路，其特征在于，所述放电钳位器包括：源极与放电开关连接，漏极与位线连接的第二MOS管；负端输入目标电位，正端输入位线电位，输出端连接第二MOS管的栅极的运放比较器。

9.如权利要求8所述的读取电路，其特征在于，当位线电位高于目标电位时，运放比较器输出高电平，使得第二MOS管导通。

10.如权利要求1所述的读取电路，其特征在于，所述镜像单元为镜像电流源电路，其电流源端与位线连接，输出端与数据读取单元连接。

11.如权利要求10所述的读取电路，其特征在于，所述数据读取单元包括参考电流源以及缓冲寄存器；所述缓冲寄存器用于暂存存储单元数据，其输入端连接镜像单元输出端以及参考电流源的输出端。

12.一种包括权利要求1至11任意一项所述读取电路的非易失性存储器。