CN102290101A

CN102290101A - 源线偏置电路及存储器

Info

Publication number: CN102290101A
Application number: CN2011101860336A
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-07-04
Filing date: 2011-07-04
Publication date: 2011-12-21
Anticipated expiration: 2031-07-04
Also published as: CN102290101B

Abstract

一种源线偏置电路及存储器。所述源线偏置电路与存储器中的源线相连，其包括：电荷泵，提供编程使能信号；第一源线驱动控制开关，与所述源线相连，且接收所述编程使能信号，保持开启状态；所述第一源线驱动控制开关由高压器件构成；第二源线驱动控制开关，与第一源线驱动控制开关和接地线相连；在编程信号为高电平时关闭；在编程信号为低电平时开启，将第一源线驱动控制开关和接地线连通；所述第二源线驱动控制开关由低压器件构成。所述源线偏置电路加快了读取操作的速度，增强了存储器的性能。

Description

源线偏置电路及存储器

技术领域

本发明涉及存储器设计技术领域，特别涉及源线偏置电路及存储器。

背景技术

存储器(例如，快闪存储器Flash Memory)的存储单元通常包括四个引线：位线(BL，Bit-Line)、字线(WL，Word-Line)、源线(SL，Source-Line)和基线(SBL，Sub-Line)，分别对应耦接MOS晶体管的漏极、栅极、源极和基极。一般，在对存储器的存储单元进行编程(program)操作时，需要将源线的电压偏置到高电压；而在读操作时，需要将源线的电压偏置到低电压。

图1示出了现有技术存储器中存储单元阵列及源线偏置电路的一种电路结构示意图。参照图1所示，所述存储器中的存储单元由NMOS管构成，各存储单元11、12、13...1k的栅极均与字线WL相连，漏极分别与位线BL<0>、BL<1>、BL<2>...BL<k>相连，源极与源线SL相连。所述源线SL由源线驱动电路40提供驱动电压。所述源线偏置电路包括电荷泵20、电平移位电路30及源线驱动控制晶体管HN1。所述电荷泵20输出电荷泵输出信号，所述电平移位电路30接收电荷泵输出信号和编程信号，并相应输出编程使能信号。

结合图1和图2，在所述存储器进行编程操作时，所述电平移位电路30输出的编程使能信号为低电平，所述源线驱动控制晶体管HN1关闭，所述源线SL上保持源线驱动电路40输出的高电平电压。

在所述存储器进行读取操作时，所述电平移位电路30输出的编程使能信号为高电平，所述源线驱动控制晶体管HN1开启，将所述源线SL接地，使得源线SL上电压降至接地电压。

由于在编程操作时，所述源线驱动电路40提供的驱动电压较高，为了使得源线偏置电路正常工作，所述源线驱动控制晶体管HN1通常采用高压管(一般为工作电压大于5V的晶体管，例如工作电压在7V以上的晶体管)，以能够承载较大的电流。然而，所述源线驱动控制晶体管HN1从关闭切换到开启的所需的电压也较高。相应地，所述电平移位电路30输出的编程使能信号从低电平切换到高电平的时间也较长。由于在进行读取操作时，需要等待源线驱动控制晶体管HN1开启以使得源线SL上电压降至接地电压，因此所述电平移位电路30需较长时间从低电平切换到高电平将影响到读取操作的速度，从而影响存储器的性能。

发明内容

本发明解决的问题是提供一种源线偏置电路及存储器，以加快读取操作的速度，提高存储器的性能。

为解决上述问题，本发明提供一种源线偏置电路，所述源线偏置电路与存储器中的源线相连，包括：

电荷泵，提供编程使能信号；

第一源线驱动控制开关，与所述源线相连，且接收所述编程使能信号，保持开启状态；所述第一源线驱动控制开关由高压器件构成；

第二源线驱动控制开关，与第一源线驱动控制开关和接地线相连；在编程信号为高电平时关闭；在编程信号为低电平时开启，将第一源线驱动控制开关和接地线连通；所述第二源线驱动控制开关由低压器件构成。

相应地，本发明还提供一种包括上述源线偏置电路的存储器。

与现有技术相比，上述源线偏置电路及存储器具有以下优点：通过电荷泵提供具有较高电压的编程使能信号，使得由高压器件构成的第一源线驱动控制开关保持开启状态，而由第二源线驱动控制开关根据编程信号的状态来进行源线驱动的控制。由于第二源线驱动控制开关由低压器件构成，因而在关闭与开启间的切换速度较快，加快了读取操作的速度，从而增强了存储器的性能。

附图说明

图1是现有技术存储器中存储单元阵列及源线偏置电路的一种电路结构示意图；

图2是现有技术存储器编程、读及编程使能信号的时序示意图；

图3是本发明源线偏置电路的一种实施方式示意图；

图4是本发明存储器的一种实施例中源线偏置电路与存储单元阵列及源线的电路结构示意图；

图5是本发明存储器编程、读及编程使能信号的时序示意图。

具体实施方式

如前所述，现有技术存储器的源线偏置电路由于采用高压器件进行源线驱动控制，因而在切换高压器件时通常需要较高的电压，相应导致切换速度较慢，影响了存储器的性能。有鉴于此，本发明提供一种新的源线偏置电路，以提高切换速度。

图3示出了本发明源线偏置电路的一种实施方式。所述源线偏置电路与存储器中的源线相连，其包括：

电荷泵200，提供编程使能信号；

第一源线驱动控制开关100，与所述源线SL相连，且接收所述编程使能信号，保持开启状态；所述第一源线驱动控制开关由高压器件构成；

第二源线驱动控制开关300，与第一源线驱动控制开关100和接地线GND相连；在编程信号为高电平时关闭；在编程信号为低电平时开启，将第一源线驱动控制开关100和接地线GND连通，所述第二源线驱动控制开关300由低压器件构成。

上述实施方式中，利用电荷泵200能够提供较高输出电压的特性，由电荷泵200向第一源线驱动控制开关100提供高电平的编程使能信号。由高压器件构成的第一源线驱动控制开关100在获得高电平的编程使能信号后，将始终保持开启状态。因而无需通过额外的电路来进行工作状态的切换。相应地，实质上由第二源线驱动控制开关300来进行与编程/读取操作相关的驱动控制。

在对存储器中的存储单元阵列10进行编程操作时，源线驱动电路40将输出源线驱动电压，由于第一源线驱动控制开关始终保持开启状态，连接于存储单元阵列10的源线SL上的电压状态将由第二源线驱动控制开关300实际控制。进行编程操作时，相应的编程信号为高电平，则第二源线驱动控制开关300关闭。因此，存储单元阵列10的源线SL上的电压将保持为源线驱动电路40输出的源线驱动电压，存储单元阵列10中的各存储单元将相应进行正常的编程操作。

在对存储器中的存储单元阵列10进行读取操作时，连接于存储单元阵列10的源线SL上的电压状态将同样由第二源线驱动控制开关300实际控制。进行读取操作时，相应的编程信号为低电平，则第二源线驱动控制开关300开启，将第一源线驱动控制开关100和接地线GND连通。因此，存储单元阵列10的源线SL上的电压将降至接地电压，存储单元阵列10中的各存储单元将相应进行正常的读取操作。

在第二源线驱动控制开关300由关闭向开启切换的过程中，由于第二源线驱动控制开关300由低压器件(工作电压一般在5V以下，较常见的为3.6V以下，例如1.8V、3.3V等)构成，因而能够获得较快的切换速度。所述较快的切换速度能够减少存储器进行读取操作时，等待源线SL上电压降至接地电压的时间，加快了读取操作的速度，从而增强了存储器的性能。

相应地，本发明存储器的一种实施方式种包括上述的源线偏置电路。

以下结合附图对于上述源线偏置电路的具体实现进一步说明。

图4示出了本发明存储器的一种实施例电路结构。参照图4所示，所述存储器中的存储单元由NMOS管构成，各存储单元11、12、13...1k的栅极均与字线WL相连，漏极分别与位线BL<0>、BL<1>、BL<2>...BL<k>相连，源极SL与源线驱动电路40。

所述源线偏置电路中，所述第一源线驱动控制开关由高压NMOS管HN1构成，所述高压NMOS管HN1的栅极接收电荷泵200输出的编程使能信号，漏极与源线SL相连，源极与第二源线驱动控制开关相连。

所述第二源线驱动控制开关包括：

工作状态处理单元，接收编程信号，并相应输出切换信号；

切换开关，与第一源线驱动控制开关和接地线相连，根据所述切换信号关闭或开启，在开启时将第一源线驱动控制开关和接地线连通；至少所述切换开关由低压器件构成。

此外，所述工作状态处理单元也可由低压器件构成。

为实现编程操作时，第二源线驱动控制开关关闭，读取操作时，第二源线驱动控制开关开启，工作状态处理单元在编程信号为高电平时，输出的切换信号应使得切换开关关闭，而在编程信号为低电平时，输出的切换信号应使得切换开关开启。

例如，所述工作状态处理单元可以为反相器301，所述反相器301中的NMOS管和PMOS管采用低压管，所述切换开关可以为低压NMOS管N1。所述反相器301的输入端接收编程信号，输出端与低压NMOS管N1的栅极相连；所述低压NMOS管N1的漏极与所述高压NMOS管HN1的源极相连，源极和接地线GND相连。

对于电荷泵200输出的编程使能信号，其电压值的选择可以参考高压NMOS管HN1的阈值电压(Vt)以及低压NMOS管N1的工作电压(Vdd)来确定。例如，假定高压NMOS管HN1的阈值电压为0.6V，低压NMOS管N1的工作电压为3.3V，则电荷泵200输出的编程使能信号可以为所述阈值电压和所述工作电压之和，即3.9V。此时，所述编程使能信号既能满足保持高压NMOS管HN1开启的要求，也能使得低压NMOS管N1正常工作。当然，所述编程使能信号的电压值并非以此为限，当高压NMOS管HN1的阈值电压和低压NMOS管N1的工作电压为其他值时，所述编程使能信号的电压值也相应改变。由此可以看出，所述电荷泵200输出的编程使能信号可以根据高压NMOS管HN1的阈值电压和低压NMOS管N1的工作电压灵活配置，且由于最低仅需为高压NMOS管HN1的阈值电压以及低压NMOS管N1的工作电压之和，因而电荷泵200输出符合要求的编程使能信号电压也较低。

结合图4和图5，当编程信号为高电平时，反相器301输出低电平的切换信号。所述NMOS管N1的栅极接收低电平的切换信号，则所述NMOS管N1关闭。虽然高压NMOS管HN1保持开启状态，但所述源线SL经由所述高压NMOS管HN1及所述NMOS管N1接地的通路仍未打开。因此，在编程操作时，所述源线SL能保持源极驱动电路40提供的驱动电压。例如源极驱动电路40提供7.6V的驱动电压，则所述源线SL上的电压此时也保持7.6V。

当编程信号为低电平时，反相器301输出高电平的切换信号。所述NMOS管N1的栅极接收高电平的切换信号，则所述NMOS管N1开启。并且，由于高压NMOS管HN1保持开启状态。因此，所述源线SL经由所述高压NMOS管HN1及所述NMOS管N1接地的通路打开。因此，在读取操作时，所述源线SL由于接地，其上电压降至接地电压，例如0V。

结合所述工作过程，由于反相器301和NMOS管N1均采用低压器件，在关闭和开启状态间的切换都较快。特别是，所述NMOS管N1为低压NMOS管，其阈值电压较低，即从关闭切换到开启所需电压较低。则当反相器301因编程信号为低电平而相应输出高电平时，所述NMOS管N1能快速开启，所述接地通路能快速打开，从而所述源线SL上的电压能较快地降至接地电压。因此，存储器中的存储单元能较快实现读取操作。

综上所述，本发明源线偏置电路及存储器通过电荷泵提供具有较高电压的编程使能信号，使得由高压器件构成的第一源线驱动控制开关保持开启状态，而由第二源线驱动控制开关根据编程信号的状态来进行源线驱动的控制。由于第二源线驱动控制开关由低压器件构成，因而在关闭与开启间的切换速度较快，加快了读取操作的速度，从而增强了存储器的性能。

以上公开了本发明的多个方面和实施方式，本领域的技术人员会明白本发明的其它方面和实施方式。本发明中公开的多个方面和实施方式只是用于举例说明，并非是对本发明的限定，本发明的真正保护范围和精神应当以权利要求书为准。

Claims

1.一种源线偏置电路，所述源线偏置电路与存储器中的源线相连，其特征在于，包括：

电荷泵，提供编程使能信号；

2.如权利要求1所述的源线偏置电路，其特征在于，所述第一源线驱动控制开关为高压晶体管，其控制端与电荷泵相连，输入端与所述源线相连，输出端与第二源线驱动控制开关相连。

3.如权利要求2所述的源线偏置电路，其特征在于，所述高压晶体管为高压NMOS管，其栅极作为控制端，漏极作为输入端，源极作为输出端。

4.如权利要求1所述的源线偏置电路，其特征在于，所述第二源线驱动控制开关包括：

工作状态处理单元，接收编程信号，并相应输出切换信号；

5.如权利要求4所述的源线偏置电路，其特征在于，所述工作状态处理单元包括反相器，所述切换开关包括低压晶体管；所述反相器的输入端接收编程信号，输出端与低压晶体管的控制端相连；所述低压晶体管的输入端与第一源线驱动控制开关相连，输出端和接地线相连。

6.如权利要求5所述的源线偏置电路，其特征在于，所述低压晶体管为低压NMOS管，其栅极作为控制端，漏极作为输入端，源极作为输出端。

7.如权利要求1所述的源线偏置电路，其特征在于，所述编程使能信号的值大于或等于第一源线驱动控制开关的开启电压和第二源线驱动控制开关的工作电压之和。

8.一种存储器，其特征在于，包括权利要求1至7任一项所述的源线偏置电路。