CN110390962A - 具有较低偏移和增加的速度的感测放大器 - Google Patents

具有较低偏移和增加的速度的感测放大器 Download PDF

Info

Publication number
CN110390962A
CN110390962A CN201910308394.XA CN201910308394A CN110390962A CN 110390962 A CN110390962 A CN 110390962A CN 201910308394 A CN201910308394 A CN 201910308394A CN 110390962 A CN110390962 A CN 110390962A
Authority
CN
China
Prior art keywords
amplifier
voltage
amplifier block
block
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910308394.XA
Other languages
English (en)
Inventor
郭新伟
D·维梅尔卡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110390962A publication Critical patent/CN110390962A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案是针对具有较低偏移和增加的速度的感测放大器。描述用于使用较低偏移、较高速度感测放大器感测存储器单元的方法和设备。感测放大器可包含可配置成在放大器模式或锁存器模式中操作的放大器组件。在一些实例中，可通过启动或撤销启动所述放大器组件内部的开关组件将所述放大器组件配置成在所述放大器或锁存器模式中操作。当被配置成在所述放大器模式中操作时，可在存储器单元的读取操作期间，使用所述放大器组件将数字线预充电和/或放大从所述存储器单元接收的信号。当被配置成在所述锁存器模式中操作时，可使用所述放大器组件锁存所述存储器单元的状态。在一些情况下，所述放大器组件可使用相同内部电路中的一些将所述数字线预充电，放大所述信号和/或锁存所述状态。

Description

具有较低偏移和增加的速度的感测放大器
交叉参考
本专利申请案主张GUO等人2018年4月19日申请的标题为“具有较低偏移和增加的速度的感测放大器(SENSE AMPLIFIER WITH LOWER OFFSET AND INCREASED SPEED)”的美国专利申请案第15/957,790号的优先权，其让渡给本受让人并且明确地以全文引用的方式并入本文中。
技术领域
本技术领域涉及具有较低偏移和增加的速度的感测放大器。
背景技术
下文大体上涉及存储器系统，且更具体来说，涉及用于感测存储器单元的具有较低偏移和较高速度的感测放大器。
存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制存储器装置具有通常标示为逻辑“1”或逻辑“0”的两个逻辑状态。在其它存储器装置中，可存储大于两个逻辑状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的逻辑状态。为将信息存储于存储器装置的存储器单元中，电子装置的组件可将逻辑状态写入或编程于存储器单元中。
存在各种类型的存储器装置，包含采用磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等的那些存储器装置。存储器装置可为易失性或非易失性。例如PCM和FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。易失性存储器装置(例如，DRAM)除非通过电源定期刷新，否则可能随时间丢失存储的逻辑状态。在一些情况下，非易失性存储器可使用类似装置架构作为易失性存储器，但可通过采用此等物理现象作为铁电电容或不同材料相位而具有非易失性性质。
改进存储器装置的方法可包含增加存储器单元密度，增加读取/写入速度，提高可靠性，增强数据保持，降低功率消耗或降低制造成本以及其它度量。在一些情况下，可在感测放大器中包含用于感测和锁存存储器单元的逻辑状态的各种电路组件。一些此类组件可限制存储器读取操作的速度且/或增加与感测放大器相关联的大小或功率消耗。
发明内容
描述一种方法。所述方法可包含在存储器单元的读取操作的信号产生部分期间，使所述存储器单元的铁电电容器与关联于所述存储器单元的数字线耦合以调整所述数字线上的电荷量；在所述信号产生部分期间，使放大器组件的第一输入与所述数字线耦合以放大所述数字线的电压；在所述读取操作的所述信号产生部分之后，使所述放大器组件的所述第一输入与所述数字线断开耦合。所述方法可另外包含至少部分地基于启动或撤销启动所述放大器组件中的第一开关组件，将所述放大器组件配置成在锁存器模式中操作；和在所述放大器组件在所述锁存器模式中操作的情况下，在所述放大器组件的第一输出上输出所述存储器单元的状态。
描述一种设备。所述设备可包含放大器电容器，其与关联于存储器单元的数字线耦合；和放大器组件，其被配置成与所述数字线和所述放大器电容器选择性地耦合。所述放大器组件可包括多个晶体管，和多个开关组件，其被配置成通过启动相应晶体管之间的一或多个电连接来选择所述放大器组件的模式。所述多个开关组件可被配置成在所述放大器组件的输入与所述数字线耦合且所述放大器组件的输出与所述放大器电容器耦合的情况下，选择所述模式为配置所述放大器组件的放大器模式，并且调整所述放大器电容器的电压。所述多个开关组件可被进一步配置成选择所述模式为配置所述放大器组件以响应于启动信号而锁存所述存储器单元的状态的锁存器模式。
描述一种存储器装置。所述存储器装置可包含存储器单元；数字线，其被配置成与所述存储器单元选择性地耦合；放大器组件，其被配置成与所述数字线选择性地耦合；和控制器。所述控制器可被配置成在所述存储器单元的读取操作的第一部分期间，使所述放大器组件耦合到所述数字线；在所述第一部分期间，使所述存储器单元的铁电电容器与所述数字线耦合以调整所述数字线上的电荷量。所述控制器可被进一步配置成在所述读取操作的所述第一部分之后，使所述放大器组件与所述数字线断开耦合；至少部分地基于配置所述放大器组件中的多个开关组件，将所述放大器组件配置成在锁存器模式中操作；和在所述放大器组件被配置成在所述锁存器模式中操作的情况下，致使锁存所述存储器单元的状态。
附图说明
图1说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的实例存储器装置。
图2说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的实例电路。
图3说明根据本发明的实例的具有支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的存储器单元的迟滞曲线的非线性电性质的实例。
图4说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图5说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图6说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图7说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图8说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图9说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图10说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图11示出说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的实例读取操作的操作的时序图。
图12说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图13说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图14说明根据本发明的实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路的实例。
图15示出根据本发明的各种实例的可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的存储器装置的框图。
图16示出根据本发明的各种实例的可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的存储器装置的框图。
图17示出根据本发明的各种实例的包含可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的装置的系统的图式。
图18示出说明根据本发明的各种实例的可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的方法的流程图。
具体实施方式
根据本发明的方面，可使用读取操作检测存储器单元的逻辑状态，所述读取操作采用感测和锁存存储器单元的逻辑状态的各种方案(例如，与感测放大器有关的方案)。举例来说，存储器装置可包含与耦合以感测和锁存存储器单元的逻辑状态的存储器单元的感测放大器。存储器单元的状态接着可提供给存储器装置中的其它电路并且传输到其它组件。
在一些情况下，存储器装置可包含级联装置，其在读取操作期间在使存储器单元与数字线耦合之前对数字线预充电，和/或在信号产生期间使数字线与放大器耦合。然而，以此方式使用的级联装置可以子阈值形式操作，这可将噪声引入到读取操作中(例如，经由数字线)。如本文所描述，用于对数字线预充电和/或感测和锁存存储器单元的状态的替代方案可通过潜在地加速锁存操作并且减小所需的锁存电路的量，提供相对于基于使用级联的方法或其它方法的优点。
在一些情况下，感测放大器可包含放大器组件，其可为可配置的(例如，使用放大器组件中的开关组件)以在放大器模式中操作(例如，以与差分放大器或其它类型的放大器类似的方式操作)或在锁存器模式中操作(例如，以与锁存电路类似的方式操作)。
当放大器组件被配置成在放大器模式中操作时，可能够辅助将数字线预充电到初始感测电压(代替第，例如使用用于对数字线预充电的级联装置)。在放大器组件模式中，放大器组件也可能够辅助放大从存储器单元接收的信号。
当放大器组件被配置于锁存器模式中时，其可能够辅助锁存存储器单元的状态(例如，除了使用单独锁存电路之外或替代地)。
为上文所描述的多个功能使用相同放大器组件可具有相对于例如基于级联的实施方案的数个益处。举例来说，使用放大器组件将数字线预充电到初始感测电压以及锁存状态可通过补偿在信号产生期间由放大器组件引入的电压偏移，增加可锁存状态的速度，进而使得锁存器触发点能够更密切地跟踪正在产生的信号。另外，将晶体管和放大器组件中的其它电路重新用于多个相异功能可不需要单独锁存电路(在一些实例中)，进而潜在地减小与存储器装置相关联的面积和功率消耗。
在支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的存储器阵列、存储器电路和存储器单元行为的上下文中关于图1到3进一步描述上文介绍的本发明的特征。接着关于图4到14描述具体实例，其示出支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路和相关联读取操作时序图。关于图15-18进一步描述本发明的这些和其它特征，其示出支持用于感测存储器单元的感测放大器方案的设备图、系统图和流程图。
图1说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的实例存储器装置100。存储器装置100也可被称作电子存储器设备。存储器装置100可包含为可编程的以存储不同逻辑状态的存储器单元105。在一些情况下，存储器单元105可为可编程的以存储标示为逻辑0和逻辑1的两个逻辑状态。在一些情况下，存储器单元105可为可编程的以存储大于两个逻辑状态。在各种实例中，存储器单元105可包含电容性存储器元件、铁电性存储器元件、电阻性元件或自选择存储器元件。
在一些实例中，存储器单元105可存储表示可编程逻辑状态(例如，将电荷存储于电容器中)的电荷。在一个实例中，带电和不带电电容器可分别表示两个逻辑状态。在另一实例中，带正电和带负电电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电性电极化性质的电介质材料作为绝缘体。在一些实例中，电容器的不同电荷量可表示不同逻辑状态(例如，支持相应存储器单元105中的大于两个逻辑状态)。在一些实例例如FeRAM架构中，存储器单元105可包含具有铁电材料作为电容器的各端之间的绝缘层的铁电电容器。铁电电容器的不同极化度可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。铁电材料具有包含参考图3更详细地论述的非线性极化性质。
在一些实例中，存储器单元105可包含可以被称作存储器元件、存储器存储元件、自选择存储器元件或自选择存储器存储元件的材料部分。所述材料部分可具有表示不同逻辑状态的可变且可配置电阻。
举例来说，可采取晶态原子配置或非晶态原子配置(例如，能够在存储器装置100的环境工作温度范围内维持结晶状态或非晶状态)的形式的材料可依据原子配置而具有不同电阻。材料的更结晶状态(例如，单晶体，大体上为晶态的相对大晶体颗粒的集合)可具有相对低电阻并且可被替代地称作“设置”逻辑状态。材料的更非晶状态(例如，全部为非晶状态，大体上为非晶型的相对小晶体颗粒的特定分布)可具有相对高电阻并且可被替代地称作“重置”逻辑状态。因此，施加于此类存储器单元105的电压可依据存储器单元105的材料部分是处于更结晶状态还是处于更非晶状态而产生不同电流流动。因此，通过将读取电压施加于存储器单元105产生的电流的量值可用以确定存储器单元105存储的逻辑状态。
在一些实例中，存储器元件可配置有可产生中间电阻的结晶面积与非晶型面积的各种比(例如，不同的原子有序和无序度)，其可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。此外，在一些实例中，材料或存储器元件可具有大于两个原子配置，例如非晶型配置和两个不同的结晶配置。虽然本文参考不同原子配置的电阻进行描述，但存储器装置可使用存储器元件的某一其它特性确定对应于原子配置或原子配置的组合的所存储逻辑状态。
在一些情况下，更非晶状态中的存储器元件可与阈值电压相关联，其中当跨存储器元件超过阈值电压时，电流流过存储器元件。当跨更非晶状态中的存储器元件施加的电压小于阈值电压时，电流可能不流过存储器元件。在一些情况下，更结晶状态中的存储器元件可能并不与阈值电压相关联(例如，可与阈值电压零相关联)，且响应于跨存储器元件的非零电压，电流可流过存储器元件。在一些情况下，更非晶状态和更结晶状态两者中的材料可与阈值电压相关联。举例来说，自选择存储器可增强不同经编程状态之间的存储器单元的阈值电压的差(例如，借助于不同组成分布)。可通过将存储器元件加热到支持形成特定原子配置或原子配置的组合的随时间的温度分布曲线，设置具有此类存储器元件的存储器单元105的逻辑状态。
存储器装置100可包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列(例如，层板、层级)彼此上下地形成。此类布置与2D阵列相比可增加可放置或形成于单个晶片或衬底上的存储器单元105的数目，继而可减小生产成本或增加存储器装置100的性能，或这两者。层板可通过电绝缘材料分隔开。每一层板或层级可经对准或定位以使得存储器单元105可在每一层板上与彼此大致对准，从而形成存储器单元105的堆叠。
在存储器装置100的实例中，存储器单元105的每一行与多个第一存取线110中的一个(例如，字线(WL)，例如WL_1到WL_M中的一个)耦合，且存储器单元105的每一列与多个第二存取线115(例如，数字线(DL)，例如DL_1到DL_N中的一个)耦合。在一些情况下，第一存取线110和第二存取线115可在存储器装置100中大体上垂直于彼此(例如，如图1中所示，当观察存储器装置100的层板的平面时)。在不影响理解或操作的情况下可互换对字线与位线或其类似物的参考。
一般来说，存储器单元105可位于第一存取线110与第二存取线115的交点(例如，与第一存取线110和第二存取线115耦合，耦合于第一存取线110与第二存取线115之间)。此交点可以被称作存储器单元105的地址。目标存储器单元105可为位于通电或以其它方式选择的存取线110与通电或以其它方式选择的存取线115的交点的存储器单元105。换句话说，第一存取线110和第二存取线115可通电或以其它方式经选择以存取(例如，读取、写入)其交点处的存储器单元105。与同一存取线110或115电子通信(例如，连接)的其它存储器单元105可以被称作非目标存储器单元105。
虽然参考图1所描述的存取线示出为存储器单元105与所耦合组件之间的直线，但存取线可包含可用以支持包含本文中所描述的存取操作的存取操作的其它电路元件，例如电容器、电阻器、晶体管、放大器、电压源、开关组件、选择组件等。在一些实例中，电极可与存储器单元105和存取线110耦合(例如，耦合于存储器单元105与存取线110之间)，或与存储器单元105和存取线115耦合(例如，耦合于存储器单元105与存取线115之间)。术语电极可指电导体，或组件之间的其它电接口，和在一些情况下，可被采用作为到存储器单元105的电接点。电极可包含提供存储器装置100的元件或组件之间的导电路径的迹线、电线、导电线、导电层、导电垫等。
在一些架构中，存储器单元105的逻辑存储组件(例如，电容性存储器元件、铁电性存储器元件、电阻性存储器元件、其它存储器元件)可通过单元选择组件与第二存取线115电隔离。第一存取线110可与存储器单元105的单元选择组件耦合并且可控制所述单元选择组件。举例来说，单元选择组件可为晶体管，且第一存取线110可与晶体管的栅极耦合。启动存储器单元105的第一存取线110可产生存储器单元105的逻辑存储组件与其对应的第二存取线115之间的电连接或闭合电路。接着可存取第二存取线115以读取或写入存储器单元105。
在一些实例中，存储器单元105也可与多个第三存取线120中的一个(例如，板线(PL)，例如PL_1到PL_N中的一个)耦合。在一些实例中，多个第三存取线120可使存储器单元105与一或多个电压源耦合以用于各种感测和/或写入操作，包含本文中所描述的那些感测和/或写入操作。举例来说，当存储器单元105采用电容器用于存储逻辑状态时，第二存取线115可提供对电容器的第一端的存取，且第三存取线120可提供对电容器的第二端的存取(例如，与电容器的第一端相对的与电容器的相对板相关联的端，来自电容器的第一端的电容的相对侧上的另一端)。虽然存储器装置100的多个第三存取线120示出为与多个第二存取线115大体上平行，但在其它实例中，多个第三存取线120可与多个第一存取线110大体上平行，或处于任何其它配置中。
可通过启动或选择与存储器单元105耦合的第一存取线110、第二存取线115和/或第三存取线120，可包含将电压、电荷或电流施加于相应存取线，对存储器单元105执行存取操作例如读取、写入和重写。存取线110、115和120可由导电材料例如金属(例如，铜(Cu)、银(Ag)、铝、(Al)、金(Au)、钨(W)、钛(Ti))金属合金、碳或其它导电或半导电材料、合金或化合物制成。在选择存储器单元105后，所得信号即刻可用以确定存储的逻辑状态。举例来说，可选择具有存储逻辑状态的电容性存储器元件的存储器单元105，且可检测经由存取线的所得电荷流和/或存取线的所得电压以确定存储器单元105存储的经编程逻辑状态。
可通过行解码器125和列解码器135控制对存储器单元105的存取。举例来说，行解码器125可从存储器控制器150接收行地址并且基于所接收的行地址启动适当的第一存取线110。类似地，列解码器135可从存储器控制器150接收列地址并且启动适当的第二存取线115。因此，在一些实例中，可通过启动第一存取线110和第二存取线115存取存储器单元105。
在一些实例中，存储器控制器150可通过各种组件(例如行解码器125、列解码器135、感测组件130)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作、放电操作)。在一些情况下，行解码器125、列解码器135和感测组件130中的一或多个可与存储器控制器150处于相同位置或以其它方式包含在一起。存储器控制器150可产生行地址信号和列地址信号以启动所要第一存取线110和第二存取线115。存储器控制器150也可以产生或控制在存储器装置100的操作期间使用的各种电压或电流。举例来说，存储器控制器150可在存取一或多个存储器单元105之后将放电电压施加于存取线110或存取线115。
一般来说，所施加的电压、电流或电荷的振幅、形状或持续时间可经调整或变化，且可对于在操作存储器装置100中论述的各种操作而为不同的。此外，可同时存取存储器装置100内的一个、多个或所有存储器单元105。举例来说，可在其中所有存储器单元105或存储器单元105的群组设置为单个逻辑状态的重置操作期间同时存取存储器装置100的多个或所有存储器单元105。
当存取存储器单元105(例如，与存储器控制器150协作)时，感测组件130可读取(例如，感测)存储器单元105以确定存储器单元105存储的逻辑状态。举例来说，感测组件130可被配置成响应于读取操作而感测穿过存储器单元105的电流或电荷，或通过使存储器单元105与感测组件130或其它中间组件耦合产生的电压。感测组件130可将指示存储器单元105所存储的逻辑状态的输出信号提供到一或多个组件(例如，提供到列解码器135、输入/输出组件140、存储器控制器150)。
在一些实例中，在存取存储器单元105之后，存储器单元105的逻辑存储部分可放电，或以其它方式准许电荷或电流经由其对应的存取线115流动。此类电荷或电流可由从存储器装置100的一或多个电压源或供应(未示出)施加偏压或施加电压于存储器单元105而引起，其中此类电压源或供应可以是感测组件130、存储器控制器150或某些其它组件(例如，偏压组件)的部分。在一些实例中，存储器单元105的放电可致使存取线115的电压的改变，感测组件130可将所述电压与参考电压进行比较以确定存储器单元105的存储的状态。在一些实例中，存储器单元105的放电可致使与存取线115耦合的放大器电容器(未示出)的电压的改变，且感测组件130可将跨放大器电容器的电压与参考电压进行比较以确定存储器单元105的存储的状态。
感测组件130可包含各种开关组件、选择组件、晶体管、放大器、电容器、电阻器或电压源以检测和放大感测信号的差(例如，读取电压与参考电压之间的差、读取电流与参考电流之间的差、读取电荷与参考电荷之间的差)。在一些实例中，感测组件130可包含可针对连接到感测组件130的一组存取线115中的每一个进行重复的组件(例如，电路元件)的集合。举例来说，感测组件130可包含用于与感测组件130耦合的一组存取线115中的每一个的单独感测电路(例如，单独感测放大器，和/或单独信号产生电路)，使得可单独地检测针对与所述组存取线115中的相应者耦合的相应存储器单元105的逻辑状态。在各种实例中，可在存储器装置100的组件之间共享(例如，在一或多个感测组件130当中共享，在感测组件130的单独感测电路当中共享)参考信号源或所产生的参考信号。
感测组件130可包含在包含存储器装置100的装置中。举例来说，可与存储器装置100耦合的存储器的其它读取和写入电路、解码电路或寄存器电路可与感测组件130包含在一起。在一些实例中，可通过列解码器135输出存储器单元105的所检测的逻辑状态作为输出。在一些实例中，感测组件130可以是列解码器135或行解码器125的部分。在一些实例中，感测组件130可连接到列解码器135或行解码器125或以其它方式与列解码器135或行解码器125电子通信。
虽然示出单个感测组件130，但存储器装置100可包含多于一个感测组件130。举例来说，第一感测组件130可与存取线115的第一子组耦合，且第二感测组件130可与存取线115的第二子组(例如，不同于存取线115的第一子组)耦合。在一些实例中，感测组件130的此类划分可支持多个感测组件130的平行(例如，同步)操作。
在一些存储器架构中，存取存储器单元105可降级或毁坏所存储的逻辑状态，且可执行重写或刷新操作以将最初逻辑状态返回到存储器单元105。在DRAM或FeRAM中，举例来说，可在感测操作期间使存储器单元105的电容器部分或完全地放电，进而破坏存储于存储器单元105中的逻辑状态。在PCM中，举例来说，感测操作可致使存储器单元105的原子配置的改变，进而改变存储器单元105的电阻状态。因此，在一些实例中，可在存取操作之后重写存储于存储器单元105中的逻辑状态。此外，启动单个存取线110或115可导致与存取线110或115耦合的所有存储器单元105放电。因此，可在存取操作之后重写与存取操作的存取线110或115耦合的数个或所有存储器单元105(例如，存取行的所有单元、存取列的所有单元)。
在一些实例中，读取存储器单元105可为非破坏性的。即，可能不需要在读取存储器单元105之后重写存储器单元105的逻辑状态。举例来说，在非易失性存储器例如PCM中，存取存储器单元105可能不毁坏逻辑状态并且因此，存储器单元105可能不要求在存取之后的重写。然而，在各种实例中，在不存在存取操作的情况下可需要或可不需要刷新存储器单元105的逻辑状态。举例来说，可通过施加适当写入或刷新脉冲按周期性间隔刷新存储器单元105所存储的逻辑状态以维持所存储的逻辑状态。刷新存储器单元105可减小或消除归因于电荷泄漏或存储器元件随时间的原子配置的改变引起的读取干扰误差或逻辑状态损坏。
也可通过启动相关第一存取线110、第二存取线115和/或第三存取线120，设置或写入存储器单元105。换句话说，逻辑状态可存储于存储器单元105中。列解码器135或行解码器125可例如经由输入/输出组件140接受待写入到存储器单元105的数据。
在电容性存储器元件的情况下，可通过将电压施加于电容器写入存储器单元105，并且接着隔离电容器(例如，使电容器与用以写入存储器单元105的电压源隔离)以将电荷存储于与所要逻辑状态相关联的电容器中。在铁电存储器的情况下，可通过施加具有高到足以用与所要逻辑状态相关联的极化来极化铁电性存储器元件的量值的电压(例如，施加饱和电压)，写入存储器单元105的铁电性存储器元件(例如，铁电电容器)，且可隔离铁电性存储器元件(例如，浮动)，或可跨铁电性存储器元件施加零净电压(例如，接地，使铁电性存储器元件虚拟接地)。在PCM的情况下，可通过使用具有致使(例如，借助于加热和冷却)存储器元件形成与所要逻辑状态相关联的原子配置的特性曲线的电流，写入存储器元件。
在根据本发明的各种实例中，可提供感测放大器，例如感测组件130内的感测放大器，以支持信号的较低偏移和较高速度感测以确定和锁存存储器单元105所存储的逻辑状态。在一些实例中，感测放大器可包含放大器组件，其可为可配置的(例如，使用放大器组件内部的开关组件)以在多个不同模式中操作。通过包含具有例如本文中所描述的可配置放大器组件的感测放大器，存储器装置100可支持用于以较低偏移和较高速度感测和锁存存储器单元105所存储的逻辑状态的特定技术，例如关于图4到14描述的那些技术。
具有可配置放大器组件的感测放大器的所描述实施方案可实现存储器单元的状态的更快和更准确锁存。此外，一种可配置放大器组件的感测放大器的所描述实施方案可支持更小存储器单元占用面积(例如，支持更少组件例如更少晶体管和更少或更小锁存器)，可支持更快存取操作，和/或可提供包含本文中所描述的益处的益处。
图2说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的简化实例电路200。电路200可包含存储器单元105-a和感测放大器225，其可为参考图1所描述的存储器单元105和感测组件130的实例(或感测组件130的一部分)。电路200也可包含字线205、数字线210和板线215，其在一些实例中，可分别对应于参考图1所描述的第一存取线110、第二存取线115和第三存取线120。电路200也可包含感测放大器225确定存储器单元105-a的所存储逻辑状态可使用的参考线255。
如图2中所说明，感测放大器225可包含第一输入节点230和第二输入节点240，在各种实例中可与电路的不同存取线(例如，分别与电路200的数字线210和参考线255)耦合。然而，根据本发明的各种实例，存取线和/或参考线的其它配置是可能的。在一些实例中，撤销启动开关组件260会使感测放大器225与数字线210隔离。
感测放大器225可与一或多个电压源235耦合。在一些实例中，感测放大器225可与提供高电压(例如，电压VH，其可设置为供应电压例如VSS)的电压源235-a耦合。在一些实例中，感测放大器225可与提供低电压(例如，电压VL，其可为大致等于V0的接地电压或负电压)的电压源235-b耦合。在一些实例中，感测放大器225可与提供用以确定存储器单元105-a的逻辑状态的参考电压VREF的参考电压源235-c耦合。
在一些实例中，数字线210和/或感测放大器225可与用以将数字线210预充电到第一电压的预充电电压源(未示出)耦合。在一些实例中，数字线210和/或感测放大器225可与用以使用感测放大器225中的放大器组件将数字线210预充电到第二电压的感测电压源(未示出)耦合。在一些实例中，单个可变电压源可被配置成选择性地提供参考电压、预充电电压和感测电压中的一些或全部。
存储器单元105-a可包含逻辑存储组件(例如，存储器元件)，例如具有第一板(例如，单元板221)和第二板(例如，单元底部222)的电容器220。单元板221和单元底部222可通过定位于其之间的电介质材料电容耦合(例如，在DRAM应用中)，或通过定位于之间的铁电材料电容耦合(例如，在FeRAM应用中)。如电路200中所说明，单元板221可与电压Vplate相关联，且单元底部222可与电压Vbottom相关联。在一些实例中，单元板221和单元底部222的定向可在无需改变存储器单元105-a的操作的情况下为不同(例如，翻转)的。可经由板线215存取单元板221，且可经由数字线210存取单元底部222。如本文所描述，可通过将电容器220充电、放电和/或极化，存储各种状态。
电容器220可与数字线210电子通信，且可通过操作电路200中表示的各种元件读取或感测电容器220的所存储逻辑状态。举例来说，存储器单元105-a也可包含单元选择组件245，且当(例如，借助于启动逻辑信号)启动单元选择组件245时，电容器220可与数字线210耦，且当(例如，借助于撤销启动逻辑信号)撤销启动单元选择组件245时，电容器220可与数字线210隔离。
在一些实例中，启动单元选择组件245可以被称作选择存储器单元105-a，且撤销启动单元选择组件245可以被称作撤销选择存储器单元105-a。在一些实例中，单元选择组件245可以是晶体管或包含晶体管，且可通过将启动电压施加于晶体管栅极来控制其操作，其中用于启动晶体管的电压(例如，晶体管栅极端与晶体管源极端之间的电压)可大于晶体管的阈值电压量值。字线205可用以启动单元选择组件245。举例来说，施加于字线205的选择电压(例如，字线逻辑信号)可施加于单元选择组件245的晶体管的栅极，可使电容器220与数字线210连接(例如，提供电容器220与数字线210之间的导电路径)。
在其它实例中，可切换存储器单元105-a中的单元选择组件245和电容器220的位置，使得单元选择组件245与板线215和单元板221耦合或耦合于板线215与单元板221之间，且电容器220与数字线210和单元选择组件245的另一端耦合或耦合于数字线210与单元选择组件245的另一端之间。在此实例中，单元选择组件245可通过电容器220保持与数字线210电子通信。此配置可与用于存取操作的替代性时序和偏压相关联。
在采用为铁电电容器的电容器220的实例存储器单元中，电容器220可或可不在连接到数字线210后即刻完全放电。在各种方案中，为感测铁电电容器220所存储的逻辑状态，可将电压施加于板线215和/或数字线210，且可加偏压于字线205以选择存储器单元105-a。在一些情况下，在启动字线205之前，板线215和/或数字线210可虚拟接地并且接着与虚拟接地隔离(可以被称作浮动状态)。
通过变化到单元板221的电压(例如，经由板线215)的存储器单元105-a的操作可以被称作“移动单元板”。加偏压于板线215和/或数字线210可导致跨电容器220的电压差(例如，数字线210的电压减板线215的电压。所述电压差可伴随电容器220上的所存储电荷的改变，其中所存储电荷改变量值可取决于电容器220的初始状态(例如，初始逻辑状态是否存储逻辑1还是逻辑0)。在一些方案中，电容器220的所存储电荷的改变可致使数字线210的电压的改变，(例如，感测组件130中的)感测放大器225可使用所述电压的改变确定存储器单元105-a的所存储逻辑状态。
感测放大器225可将在选择存储器单元105-a之后的数字线210的所得电压与参考电压(例如，参考数字线210的电压VREF，其可由电压源235-c供应)进行比较，以确定存储于存储器单元105-a中的逻辑状态。在一些情况下，感测放大器225可包含放大器电容器(未示出)，其被配置成与数字线210选择性地耦合，以使电荷能够在读取操作期间在存储器单元105-a与放大器电容器之间传送。在此情况下，感测放大器225可将放大器电容器的电压与参考线255的电压进行比较，以确定存储器单元的逻辑状态。
其它操作可用以支持选择和/或感测存储器单元105-a，包含用于支持如本文中所描述的用于感测存储器单元的具有较低偏移和较高速度的感测放大器(例如，感测放大器225)的操作。
感测放大器225可包含用于以下操作的各种晶体管或放大器：在读取操作的预充电部分期间将数字线210预充电，在读取操作的信号产生部分期间检测和放大信号的差，基于所述信号差确定存储器单元的状态，以及锁存所述状态，其可包含将所述状态存储于感测放大器225本身内或感测放大器外部的锁存电路内。在一些实例中，感测放大器225可包含放大器组件(未示出)，其为可配置的以在读取操作的各种部分期间在不同模式中操作。
在一些情况下，可在输出节点250处经由一或多个输入/输出(I/O)线(例如，I/O线265)从感测放大器输出所述状态，其可包含经由参考图1所描述的输入/输出组件140通过列解码器135的输出。
包含感测放大器225和单元选择组件245的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中将高于n型晶体管的阈值电压的相对正电压(例如，具有相对于源极端大于阈值电压的正量值的所施加电压)施加于n型晶体管的栅极实现n型晶体管其它端(例如，源极端和漏极端)之间的导电路径。
在一些实例中，n型晶体管可充当开关组件，其中所施加电压是用于以下操作的逻辑信号：通过施加相对高逻辑信号电压(例如，对应于逻辑1状态的电压，其可与正逻辑信号电压供应相关联)启用通过晶体管的导电性，或通过施加相对低逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)停用通过晶体管的导电性。在其中采用n型晶体管作为开关组件的各种实例中，可选择施加于栅极端的逻辑信号的电压以在特定工作点(例如，在饱和区中或在作用区中)操作晶体管。
在一些实例中，n型晶体管的行为可比逻辑开关更复杂，且跨晶体管的选择性导电性也可随变化的源极和漏极电压而变。举例来说，当源极端电压低于特定电平(例如，低于栅极端电压减阈值电压)时，在栅极端处所施加电压可具有用以启用源极端与漏极端之间的导电性的特定电压电平(例如，箝位电压)。当源极端电压或漏极端电压的电压上升到高于特定电平时，可撤销启动n型晶体管，使得源极端与漏极端之间的导电路径断开。
另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压(例如，具有相对于源极端大于阈值电压的负量值的所施加电压)相对负电压施加于p型晶体管的栅极启用p型晶体管的其它端(例如，源极端与漏极端)之间的导电路径。
在一些实例中，p型晶体管可充当开关组件，其中所施加电压是用于以下操作的逻辑信号：通过施加相对低逻辑信号电压(例如，对应于逻辑“1”状态的电压，其可与负逻辑信号电压供应相关联)启用导电性，或通过施加相对高逻辑信号电压(例如，对应于逻辑“0”状态的电压，其可与接地或虚拟接地电压相关联)停用导电性。在其中采用p型晶体管作为开关组件的各种实例中，可选择施加于栅极端的逻辑信号的电压以在特定工作点(例如，在饱和区中或在作用区中)操作晶体管。
在一些实例中，p型晶体管的行为可比通过栅极电压的逻辑开关更复杂，且跨晶体管的选择性导电性也可随变化的源极和漏极电压而变。举例来说，只要源极端电压高于特定电平(例如，高于栅极端电压加阈值电压)，在栅极端处所施加电压就可具有用以启用源极端与漏极端之间的导电性的特定电压电平。当源极端电压的电压上低于特定电平时，可撤销启动p型晶体管，使得源极端与漏极端之间的导电路径断开。
电路200的晶体管可为场效应晶体管(FET)，包含金属氧化物半导体FET，其可以被称作MOSFET。这些和其它类型的晶体管可由衬底上的材料的掺杂区形成。在各种实例中，晶体管可形成于专用于电路200的特定组件的衬底(例如，用于感测组件130a的衬底、用于放大器组件280的衬底、用于存储器单元105-a的衬底)上，或晶体管可形成于对于电路200的特定组件为共同的衬底(例如，对于感测组件130a和存储器单元105-a为共同的衬底)上。一些FET可具有金属部分包含铝或其它金属，但一些FET可实施其它非金属材料例如多晶硅，包含可以被称作MOSFET的那些FET。此外，虽然氧化物部分可用作FET的电介质部分，但其它非氧化物材料可用于FET(包含可以被称作MOSFET的那些FET)中的电介质材料中。
图3说明根据本发明的各种方面的可使用具有较低偏移和增加的速度的感测放大器感测的某些存储器单元的如用迟滞曲线300a和300b所描绘的非线性电性质的实例。迟滞曲线300a和300b可分别说明使用参考图2所描述的铁电电容器220的存储器单元105的实例写入过程和读取过程。迟滞曲线300-a和300-b描绘存储于铁电电容器220上的随铁电电容器220的各端之间的电压差Vcap而变(例如，当准许电荷根据电压差Vcap流入或离开铁电电容器220时)的电荷Q。举例来说，电压差Vcap可表示电容器220的数字线侧与电容器220的板线侧之间的电压差(例如，Vbottom-Vplate)。
铁电材料表征为自发性电极化，其中所述材料可在不存在电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铅锆(PZT)和钽酸锶铋(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化产生铁电材料的表面处的净电荷并且吸引穿过铁电电容器220的端的相反电荷。因此，电荷存储于铁电材料的接口和电容器端。因为可在不存在外部施加的电场的情况下维持电极化相对较长时间，甚至无限时间，所以与例如无例如在常规DRAM阵列中使用的那些铁电性质的铁电性质的电容器相比，可显著地减小电荷泄漏。使用铁电材料可减小为一些DRAM架构执行如上文所描述的刷新操作的需要，使得维持FeRAM架构的逻辑状态与维持DRAM架构的逻辑状态相比可与显著较低的功率消耗相关联。
可从铁电电容器220的单个端的角度理解迟滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，那么正电荷在铁电电容器220的相关联端累积。同样地，如果铁电材料具有正极化，那么负电荷在铁电电容器220的相关联端累积。
另外，应理解，迟滞曲线300a和300b中的电压表示跨电容器(例如，铁电电容器220的各端之间)的电压差并且是定向的。举例来说，可通过将正电压施加于视角端(例如，单元底部222)并且维持参考端(例如，单元板221)接地或虚拟接地(或大约零伏特(0V))，实现正电压。在一些实例中，可通过维持视角端接地并且将正电压施加于参考端(例如，单元板221)，施加负电压。换句话说，可施加正电压以得出跨铁电电容器220的负电压差Vcap且进而不利地极化所讨论的端。类似地，两个正电压、两个负电压或正电压与负电压的任何组合可施加于适当的电容器端以产生迟滞曲线300a和300b中示出的电压差Vcap。
如迟滞曲线300a中所描绘，当在铁电电容器220的各端之间不存在净电压差时，铁电电容器220中使用的铁电材料可维持正极化或负极化。举例来说，迟滞曲线300a说明两个可能的极化状态即电荷状态305a和电荷状态310b，其可分别表示正饱和极化状态和负饱和极化状态。电荷状态305a和310a可位于说明剩余极化(Pr)值的物理条件，其可指在移除外部偏压(例如，电压)后保持的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。根据迟滞曲线300-a的实例，当不跨铁电电容器220施加电压差时，电荷状态305-a可表示逻辑0，且当不跨铁电电容器220施加电压差时，电荷状态310-a可表示逻辑1。在一些实例中，相应电荷状态的逻辑值可反转以适应用于操作存储器单元105的其它方案。
可通过跨铁电电容器220施加净电压差，控制铁电材料的电极化以及因此电容器端上的电荷，将逻辑0或1写入到存储器单元。举例来说，电压315可为等于或大于正饱和电压的电压，且跨铁电电容器220施加电压315可造成电荷累积，直到达到电荷状态305-b(例如，写入逻辑0)。
在从铁电电容器220移除电压315(例如，跨铁电电容器220的端施加零净电压)后，铁电电容器220的电荷状态可沿循在跨电容器的零电压下在电荷状态305-b与电荷状态305-a之间示出的路径320。类似地，电压325可为等于或小于负饱和电压的电压，且跨铁电电容器220施加电压325造成电荷累积，直到达到电荷状态310-b(例如，写入逻辑1)。在从铁电电容器220移除电压325(例如，跨铁电电容器220的端施加零净电压)后，铁电电容器220的电荷状态可沿循在跨电容器的零电压下在电荷状态310-b与电荷状态310a之间示出的路径330。在一些实例中，表示饱和电压的电压315和电压325可具有相同量值，但具有相反极性。
为读取或感测铁电电容器220的所存储状态，也可跨铁电电容器220施加电压。响应于所施加电压，铁电电容器存储的后续电荷Q改变，且改变程度可取决于初始极化状态、所施加电压、存取线上的本征电容和其它因素。换句话说，由读取操作产生的电荷状态可取决于初始存储的是电荷状态305-a还是电荷状态310-a，以及其它因素。
迟滞曲线300-b说明所存储电荷状态305a和310-a的读取的实例。举例来说，可通过参考图2所描述的数字线210和板线215施加读取电压335作为电压差。迟滞曲线300-b可说明读取操作，其中读取电压335是负电压差Vcap(例如，其中Vbottom-Vplate为负)。跨电容器的负读取电压可被称为“板高”读取操作，其中板线215初始为高电压，且数字线210初始处于低电压(例如，接地电压)。虽然读取电压335示出为跨铁电电容器220的负电压，但在替代操作中，读取电压可为跨铁电电容器220的正电压，这可被称为“板低”读取操作。
当选择存储器单元105时(例如，通过启动参考图2所描述的单元选择组件245)，可跨铁电电容器220施加读取电压335。在将读取电压335施加于铁电电容器220后，电荷可经由数字线210和板线215流入或离开铁电电容器220，且可依据铁电电容器220是处于电荷状态305-a(例如，逻辑1)还是电荷状态310-a(例如，逻辑0)而造成不同电荷状态。
当对处于电荷状态310-a(例如，逻辑0)的铁电电容器220执行读取操作时，可跨铁电电容器220累积额外负电荷，且电荷状态可沿循路径340，直到达到电荷状态310-c的电荷和电压。流过电容器220的电荷量可与数字线210的本征电容(例如，参考图2所描述的本征电容)有关。
因此，如电荷状态310-a与电荷状态310-c之间的转变所示，归因于针对给定电荷改变的相对大电压改变，所得电压350可为相对大的负值。因此，在读取“板高”读取操作中的逻辑0后，在电荷状态310-c下等于VPL与值(Vbottom-Vplate)之和的数字线电压可为相对低电压。此类读取操作可能不改变存储电荷状态310a的铁电电容器220的剩余极化，且因此在对执行读取操作之后，当消除读取电压335(例如，通过跨铁电电容器220施加零净电压)时，铁电电容器220可经由路径340返回到电荷状态310-a。因此，对具有电荷状态305-a的铁电电容器220执行经由负读取电压的读取操作可被视为非破坏性读取过程。
当对处于电荷状态305-a(例如，逻辑1)的铁电电容器220执行读取操作时，随着跨铁电电容器220的净负电荷累积，所存储电荷可反转极性，且电荷状态可沿循路径360，直到达到电荷状态305-c的电荷和电压为止。流过电容器220的电荷量同样可与数字线210的本征电容(例如，参看图2描述的本征电容)有关。相应地，如由电荷状态305-a与电荷状态305-c之间的转变所示，归因于针对给定电荷改变的相对小电压改变，所得电压可为相对小的负值。因此，在“板高”读取操作中读取逻辑1后，在电荷状态310-c下等于VPL与(Vbottom-Vplate)的值之和的数字线电压可为相对高电压。
在各种实例中，经由负读取电压(例如，读取电压335)的读取操作可引起存储电荷状态305a的电容器220的剩余极化的减小或反转。换句话说，根据铁电材料的性质，在执行读取操作之后，当消除读取电压335(例如，通过跨电容器220施加零净电压)时，铁电电容器220可能不返回到电荷状态305。而是，当在经由读取电压335的读取操作跨铁电电容器220施加零净电压时，电荷状态可沿循从电荷状态305c到电荷状态305d的路径365，说极化量值的净减小(例如，与初始电荷状态305a相比较小正性极化电荷状态)。因此，对具有电荷状态305-a的铁电电容器220执行经由负读取电压的读取操作可为破坏性读取过程。然而，在一些感测方案中，减小的剩余极化可仍读取为与饱和的剩余极化状态相同的所存储逻辑状态(例如，支持从电荷状态305-a和电荷状态305-d两者的逻辑1的检测)，进而提供存储器单元105的相对于读取操作的非挥发性的程度。
从电荷状态305-a到电荷状态305-d的转变可说明与存储器单元105的铁电电容器220的极化的部分减小和/或部分反转(例如，从电荷状态305-a到电荷状态305-d，电荷Q的量值的减小)相关联的感测操作。在各种实例中，可根据特定感测方案选择由于感测操作引起的存储器单元105的铁电电容器220的极化的改变量。在一些实例中，具有存储器单元105的铁电电容器220的极化的更多改变的感测操作可与检测存储器单元105的逻辑状态时的相对更稳健性相关联。在一些感测方案中，感测电荷状态305a下的铁电电容器220的逻辑0可引起极化的完全反转，其中在感测操作之后，铁电电容器220从电荷状态305-a转变到电荷状态310-a。
在起始读取操作之后，电荷状态305-c和电荷状态310-c的位置可取决于数个因素，包含具体感测方案和电路。在一些情况下，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含本征电容、放大器电容器等。举例来说，如果铁电电容器220在0V下与数字线210电耦合并且将读取电压335施用于板线，那么当选择存储器单元105时，数字线210的电压可归因于从铁电电容器220流到数字线210的净电容的电荷而上升。因此，在感测组件130处所测量的电压可能并不等于读取电压335，或所得电压350或355，而是替代地可取决于在电荷共享时段之后的数字线210的电压。
在起始读取操作后，迟滞曲线300-b上的电荷状态305-c和电荷状态310-c的位置可取决于数字线210的净电容并且可通过负载线分析进行确定。换句话说，可相对于数字线210的净电容定义电荷状态305-c和310-c。因此，在起始读取操作之后的铁电电容器220的电压(例如，当读取存储电荷状态310-a的铁电电容器220时的电压350、当读取存储电荷状态305-a的铁电电容器220时的电压355)可为不同的并且可取决于铁电电容器220的初始状态。
可通过将由读取操作产生的数字线210的电压(或相关电压，例如跨放大器电容器的电压)与参考电压(例如，经由参考图2所描述的参考线255，或经由共同存取线)进行比较，确定铁电电容器220的初始状态。在一些实例中，数字线电压可为板线电压与跨铁电电容器220(例如，当读取具有所存储的电荷状态310-a的铁电电容器220时的电压350，或当读取具有所存储的电荷状态305-a的铁电电容器220时的电压355)的最终电压的总和。在一些实例中，数字线电压可为读取电压335与跨电容器220的最终电压之间的差(例如，当读取具有所存储的电荷状态310-a的铁电电容器220时为(读取电压335-电压350)，当读取具有所存储的电荷状态305-a的铁电电容器220时为(读取电压335-电压355))。
在一些感测方案中，可产生参考电压以使得参考电压处于可由读取不同逻辑状态引起的的可能的电压之间。举例来说，参考电压可经选择为当读取逻辑1时低于所得数字线电压，且当读取逻辑0时高于所得数字线电压。在其它实例中，可在感测组件130的不同于其中耦合数字线的部分的部分处做出比较，且因此参考电压可经选择为当读取逻辑1时低于感测组件130的比较部分处的所得电压，且当读取逻辑0时高于感测组件130的比较部分处的所得电压。在感测组件130进行比较期间，基于感测的电压可确定为高于或低于参考电压，且因此可确定存储器单元105的所存储逻辑状态(例如，逻辑0、逻辑1)。
在感测操作期间，从读取各种存储器单元105所得的信号可随各种存储器单元105之间的制造或操作性变化而变。举例来说，各种存储器单元105的电容器可具有不同电容或饱和极化量，使得逻辑1可与从一个存储器单元到下一个存储器单元的不同电荷量相关联，且逻辑0可与从一个存储器单元到下一个存储器单元的不同电荷量相关联。此外，本征电容(例如，参考图2所描述的本征电容)可从存储器装置中的一个数字线210到下一个数字线210而变化的并且也可从同一数字线上的一个存储器单元105到下一个存储器单元105的角度在数字线210内变化。因此，出于这些和其它原因，读取逻辑1可与从一个存储器单元到下一存储器单元的不同数字线电压电平(例如，所得电压350可从读取一个存储器单元105到读取下一存储器单元105而变化)相关联，且读取逻辑0可与从一个存储器单元到下一存储器单元的不同数字线电压电平(例如，所得电压355可从读取一个存储器单元105到读取下一存储器单元105而变化)相关联。
在一些实例中，参考电压可设置于与读取逻辑1相关联的电压的统计平均值与关联于读取逻辑0电压的统计平均值之间，但参考电压可相对更接近于读取任何给定存储器单元105的逻辑状态中的一个的所得电压。读取特定逻辑状态的所得电压(例如，用于读取存储器装置的多个存储器单元105的统计值)与相关联的参考电压电平之间的最小差可以被称作“最小读取电压差”，且具有低的最小读取电压差可与可靠地感测给定存储器装置中的存储器单元的逻辑状态的困难相关联。
为可靠地检测经历制造和操作性变化的多个存储器单元105的逻辑状态，感测组件130可被设计成采用自参考技术，其中在当读取存储器单元105时提供参考信号中涉及存储器单元105本身。然而，当使用相同存储器单元105提供感测信号和参考信号两者时，感测信号与参考信号可在执行不改变存储器单元105存储的状态的存取操作时大体上相同。举例来说，当对存储逻辑1(例如，存储电荷状态310a)的存储器单元105执行自参考读取操作时，可包含施加读取电压335的第一存取操作可沿循路径340，且也可包含施加读取电压335的第二操作也可以沿循路径340，且第一存取操作与第二存取操作可产生基本上相同的存取信号(例如，从存储器单元105的角度)。在此类情况下，当使用依赖于感测信号与参考信号之间的差检测存储器单元105存储的逻辑状态的感测组件130时，存储器装置的某一其它部分可在存取操作可能提供大体上等于的感测信号与参考信号的情况下提供此类差。
图4说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路400的实例。电路400可包含存储器单元105-b、用于感测存储器单元105-b的逻辑状态的感测放大器225-a(例如，在感测组件130中)，以及用于存储存储器单元105-b的所感测逻辑状态的任选锁存电路430。存储器单元105-b和感测放大器225-a可为参考图1和2描述的相应组件的实例。
电路400可包含字线205-a、数字线210-a和板线215-a。字线205-a、数字线210-a和板线215-a中的每一个可与包含如所示的存储器单元105-b的一或多个存储器单元105耦合。如所示，数字线210-a和板线215-a可分别与电压VDL和VPL相关联。电路400可包含用于选择或撤销选择存储器单元105-b(例如，借助于逻辑信号WL)的字线205-a。电路400可包含用于存取存储器单元105-b的电容器220-a的单元板的板线215-a。因此，存储器单元105-b可表示与第一存取线(例如，数字线210-a)和第二存取线(例如，字线205-a)耦合或耦合于其之间的存储器单元。
感测放大器225-a可包含放大器组件410和放大器电容器415。感测放大器225-a可另外包含用于使放大器组件410和放大器电容器415的各个节点与例如数字线210-a、I/O线265-a和/或放大器组件410和放大器电容器415的其它节点选择性地耦合的开关组件260-d、260-e、260-f。电路400可包含用于使放大器组件410和/或数字线210-a与各种电压源235耦合和断开耦合的一或多个额外开关组件(例如，开关组件260-a、260-b、260-c、260-g)。
放大器组件410可具有第一输入435、第二输入440、第一输出455和第二输出460。在一些情况下，第一输入435可以被称作正输入。在一些情况下，第二输入440可以被称作负输入或反馈输入。第一输出455可与第二输出460相反；即，由放大器组件410在第二输出460处输出的电压或电流可为由放大器组件在第一输出455处输出的电压或电流的相反极性。
电路400可包含多种电压源235，其可与包含实例电路400的存储器装置的各种电压供应和/或共同接地或虚拟接地点耦合。
电压源235-g可表示放大器组件410高电压源并且可与电压V4相关联。电压源235-h可表示放大器组件410低电压源或供应电压并且可与电压V5相关联。电压源235-g可与放大器组件410的第一供应节点耦合。电压源235-h可经由开关组件260-f与放大器组件410的第二供应节点选择性地耦合。
在一些实例中，可经由电压源235-g和235-h为放大器组件410供应正电压和负电压。作为一个实例，V4可经选择为等于1.0V且V5可经选择为等于-0.5V。在一些情况下，放大器组件410可与一或多个额外电压供应(未示出)耦合。
放大器组件410的第一输入435和第二输入440可分别经由开关组件260-a、260-b和260-c与一或多个电压源235-d、235-e、235-f选择性地耦合。
在一些情况下，电压源235-d可与电压V1相关联，所述电压V1可为感测电压VSENSE。在一些情况下，电压源235-e可与电压V2相关联，所述电压V2可为参考电压VREF。在一些情况下，电压源235-f可与电压V3相关联，所述电压V3可为预充电电压VPRE。在一些情况下，预充电电压可与感测电压相同。在一些情况下，电压源235-d、235-e、235-f中的一或多个为可选择的电压源，使得单个电压源可代替电压源235-d、235-e、235-f中的两个或更多个。
在一些实例中，感测放大器225-a可与存储器控制器(未示出)电子通信，所述存储器控制器例如参考图1所描述的可控制感测放大器225-a和/或放大器组件410的各个操作的存储器控制器150。
在一些实例中，放大器组件410可为可配置的(例如，经由启动或撤销启动放大器组件410内部的各个开关组件(未示出))以在放大器模式中操作。作为一个实例，当放大器组件410被配置成在放大器模式中操作时，放大器组件的第一输出455和第二输出460处的电压或电流可与放大器组件的第一输入435与第二输入440之间的电压或电流的差成比例。
在一些实例中，放大器组件410可为可配置的(例如，经由启动或撤销启动放大器组件410内部的各个开关组件)以在锁存器模式中操作。作为一个实例，当放大器组件410被配置成在锁存器模式中操作并且启动放大器组件410时，放大器组件410可确定存储器单元的状态并且锁存所述状态。在一些实例中，放大器组件410可通过将所述状态输出到锁存电路430(例如，放大器组件410外部的锁存电路)锁存所述状态，所述锁存电路430可存储所述状态并且随后将所述状态输出到一或多个其它组件。在一些实例中，放大器组件410可通过使用放大器组件410本身内的晶体管(未示出)存储所述状态来锁存所述状态，并且随后可将所述状态(例如，经由I/O线265-a)输出到其它组件或电路。换句话说，在一些情况下，放大器组件410可为可配置的以执行类似于单独锁存电路430的功能，进而消除对锁存电路430的需要。
在电路400的实例中，感测放大器225-a包含放大器电容器415，其可具有与电压VAMPCAP相关联的第一节点420和经由选择组件245-b与数字线210-a耦合的第二节点425。在一些实例中，放大器电容器415的第二节点425可在读取操作的部分期间达到与VDL基本上相同的电压。
在电路400的实例中，感测放大器225-a可包含可用以使放大器组件410的第二输出460与放大器电容器415的第一节点420选择性地耦合或断开耦合(例如，通过启动或撤销启动开关组件260-e)的开关组件260-e。在此情况下，感测放大器225-a说明包含具有可选择性地启用或停用(例如，通过启动或撤销启动开关组件260-e)的电容反馈线(例如，经由放大器电容器415的电容)的放大器组件410的实例。
在电路400的实例中，感测放大器225-a包含开关组件260-f，其可用以使放大器组件410的第二输出460与放大器组件410的第二输入440选择性地耦合或断开耦合(例如，通过启动或撤销启动开关组件260-f)。换句话说，感测放大器225-a可包含具有可选择性地启用或停用(例如，经由开关组件260-f)的直接反馈线的放大器组件410。
电路400可包含使放大器组件410和/或放大器电容器415与用于各个存取操作的存取数字线210选择性地耦合或断开耦合的其它开关组件或选择组件。举例来说，电路400可包含支持使存储器单元105-b与放大器组件410(例如，经由数字线210-a)和/或与放大器电容器415选择性地耦合或断开耦合的选择组件260-d。电路400包含可用于使数字线210-a与感测放大器225-a耦合和断开耦合的数字线选择组件245-b。
在一些实例中，放大器组件410和/或任选锁存电路430可用以当检测到存储器单元105-b存储的逻辑状态时锁存与读取操作相关联的信号。可例如经由I/O线265-a在感测放大器225-a、任选锁存电路430和/或另一输入/输出组件140(未示出)之间传达与此类锁存相关联的电信号。在一些实例中，感测放大器225-a可与存储器控制器(未示出)电子通信，所述存储器控制器例如参考图1所描述的可控制感测放大器225-a的各个操作的存储器控制器150。
虽然用反映特定边界的相应虚线说明感测放大器225-a、放大器组件410、锁存电路430、开关组件260、选择组件260和电压源235，但仅出于说明性目的示出此类边界。换句话说，根据本发明的放大器组件410、锁存电路430、开关组件260或电压源235中的任何一或多个可具有不同于电路400中示出的虚线边界的边界。举例来说，感测放大器225-a或放大器组件410可包含或可不包含电压源或其它电压供应，使得所述电压源或电压供应可在说明性边界内或在说明性边界外部。
可使用存储器控制器(未示出)例如参考图1所描述的存储器控制器150提供的信号控制电路400中所说明的组件中的每一个(例如，感测放大器225-a、开关组件260、选择组件245、放大器组件410、锁存电路430、电压源235)。在一些实例中，可通过存储器控制器或通过其它组件提供某些逻辑信号，例如逻辑信号WL。举例来说，可通过行解码器(未示出)例如参考图1所描述的行解码器125提供逻辑信号WL。
图5说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路500的实例。电路500提供关于可配置放大器组件例如关于图4描述的放大器组件410的的电路的额外细节。电路500可描绘为可配置的以在放大器模式中或在锁存器模式中操作的放大器组件的实例。电路500可描绘为可配置的以在锁存器模式中操作为锁存器(例如，半锁存器)的放大器的实例。
电路500包含示范性放大器组件410-a。放大器组件410-a包含内部晶体管505和内部开关组件510。在一些实例中，开关组件510可包含开关晶体管，例如PMOS、NMOS或CMOS开关晶体管。在一些情况下，启动开关组件510包含将激活信号供应到开关组件，例如将启动电压施加到开关晶体管的栅极。
在一些实例中，晶体管505可为MOS晶体管。在一些情况下，晶体管505-a和505-c可为PMOS晶体管，且晶体管505-b和505-d可为NMOS晶体管。放大器组件410的其它实例可使用其它类型的晶体管。
放大器组件410-a与电压源235-i直接耦合，并且经由开关组件260-h和选择组件245-c与电压源235-j耦合。在一些实例中，电压源235-i与电压V6相关联，所述电压V6可为高电压(例如，VHSA)。在一些实例中，电压源235-j与电压V7相关联，所述电压V7可为低电压或供应电压(例如，VSS)。如图4中所描绘，放大器组件可另外与其它高电压供应和低电压供应(例如，235-g、235-h)耦合。可通过启动开关组件260-h和供应电压选择组件245-c来启动放大器组件410-a，以使放大器组件410-a与电压V7(例如，VSS)耦合。
放大器组件包含第一输入435-a、第二输入440-a、第一输出455-a和第二输出460-a。在一些实例中，第一输入435-a可以被称作正输入，且第二输入440-a可以被称作负输入或反馈输入。
放大器组件410-a中的开关组件510可用以使晶体管505的各个节点与彼此和/或与放大器组件的输入或输出耦合或断开耦合。举例来说，启动开关组件510-d可使晶体管505-a的栅极与第一输出455-a耦合。类似地，启动开关组件510-c可使晶体管505-a的栅极与晶体管505-c的栅极耦合，这可为用以实施电流镜功能性的配置。相反地，撤销启动开关组件510-c可使晶体管505-a的栅极与晶体管505-c的栅极断开耦合。启动开关组件510-e和510-f使晶体管505-a与晶体管505-c交叉耦合。此配置可用以实施锁存器功能性。
放大器组件410-a可为可配置的以在存储器单元的读取操作的不同部分期间通过启动或撤销启动各个开关组件510在不同模式(例如，放大器模式、锁存器模式)中操作。关于图6-11更详细地描述具有放大器组件410-a的电路500的操作，包含其在放大器组件410-a被配置成在放大器模式中或在锁存器模式中操作时的操作。
图6说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路600的实例。电路600包含如关于图4-5所描述的放大器组件410-a、存储器单元105-b、感测放大器225-a、电压源235、开关组件260、选择组件245和任选锁存电路430。电路600可为在读取操作的一部分期间的电路400和500的配置的实例。
在一些情况下，存储器单元的读取操作包含用于在使存储器单元105-a与数字线210-a耦合之前将数字线210-a预充电到电压(例如，感测电压)以实现存储器单元105-a的逻辑状态的更准确感测的预充电操作。
在一些实例中，预充电操作可包含第一预充电部分。在第一预充电部分期间，可通过启动开关组件260-c和260-d以及数字线选择组件245-b将数字线210-a预充电到第一电压，以使与电压V3(例如，VPRE)相关联的电压源235-f与数字线210-a耦合。在一些实例中，数字线210-a的电压可在第一预充电部分期间接近或达到电压V3。
在一些情况下，可在读取操作的第一预充电部分期间不使用放大器组件410-a。因此，在一些情况下，可在读取操作的第一预充电部分期间不启动放大器组件410-a，这是因为可撤销启动开关组件260-h，且可使放大器组件410-a与电压源235-j(例如，电压供应VSS)断开耦合。可启动内部开关组件510-a和510-b，且可撤销启动剩余的内部开关组件510-c、510-d、510-e和510-f。
图7说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路700的实例。电路700可为在读取操作的一部分期间的电路400和500的配置的实例。
如关于图6所提及，在一些情况下，存储器单元的读取操作包含在使存储器单元105-a与数字线210-a耦合之前将数字线210-a预充电到感测电压以实现存储器单元105-a的逻辑状态的更准确感测的预充电操作。电路700可为被配置成用于在存储器单元的读取操作的第二预充电部分期间操作的电路400和500的实例。在一些情况下，第二预充电部分可沿循关于图6描述的第一预充电部分。在一些情况下，存储器装置可在不执行第一预充电部分的情况下执行第二预充电部分或可在不执行第二预充电部分的情况下执行第一预充电部分。
在第二预充电部分期间，数字线210-a的电压可从第一电压(例如，大约VPRE)改变为第二电压，其可以被称作偏移经调整的感测电压VSENSEOFF。
在图7中描绘的实例中，放大器组件410-a可被配置成通过启动开关组件510-d和510-c以及撤销启动开关组件510-e和510-f而在放大器模式中操作。在此配置中，晶体管505-a和505-b可被配置成作为电流镜进行操作。可通过启动开关组件260-h和电压供应选择组件245-c启动放大器组件410-a，进而使放大器组件410-a与可为电压供应(例如，VSS)的电压源235-h耦合。可通过撤销启动开关组件510-a、510-b使放大器组件410-a与电压源235-g断开耦合。
在读取操作的第二预充电部分期间，通过启动开关组件260-a使电压源235-d与放大器组件410-a的第一输入435-a耦合，且可通过启动开关组件260-e和260-f启用从放大器组件410-a的第二输出460-a和第二输入440-a的反馈路径。另外，数字线210-a可与放大器组件410-a的第二输入440-a耦合。电压源235-d与可为感测电压(例如，VSENSE)的电压V1相关联。在一些实例中，电压V1可与电压V3相同(例如，预充电电压与感测电压可为相同电压)。在其它实例中，电压V1可不同于(例如，高于、低于)电压V3。
在读取操作的第二预充电部分期间，虽然放大器组件410-a可被配置于放大器模式中，但放大器组件410-a可用作将数字线210-a的电压从第一电压(例如，在第一预充电部分将数字线预充电到的电压，或另一电压)的调整到第二电压(例如，VSENSEOFF)的电压缓冲器。第二电压可基于第一输入435-a处的电压(例如，VINPUT1，其可为在此部分期间的VSENSE)与第二输入440-a处的电压(例如，VINPUT2，其可为在此部分期间的VDL)之间的差，并且可包含放大器组件410-a的电压偏移的效应。(此类电压偏移可为归因于过程变化的放大器组件410-a中的不匹配的晶体管的结果。)即，在第二预充电部分期间使用放大器组件410-a将数字线210-b的电压从第一电压调整到第二电压可致使数字线210-b被预充电到偏移经调整的电压，所述偏移经调整的电压可考虑放大器组件410-a的电压偏移的效应。
上文所描述的如在第一预充电部分和/或第二预充电部分期间执行的预充电过程可在感测存储器单元的上下文中具有数个益处。其中，在第一预充电部分期间使用电压源235-d将数字线预充电可允许将数字线210-b快速充电到接近感测电压的电压并且可减小对放大器组件的DC电流约束(与例如使用放大器组件执行整个预充电过程相比)。
另外，如将关于图8-10更详细地描述，当第二预充电部分中的放大器组件还用于放大从存储器单元接收的信号并且锁存所述状态时，使用所述放大器组件将数字线预充电到偏移经调整的感测电压可启用更快速锁存。
图8说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路800的实例。电路800可为在读取操作的一部分期间的电路400和500的配置的实例。
在一些情况下，存储器单元的读取操作可包含信号产生部分，在所述信号产生部分期间，存储器单元(例如，存储器单元105)与数字线耦合并且将其电荷(例如，来自铁电电容器220)放电到数字线上，进而潜在地改变数字线上的电荷量和/或数字线的电压。
如图8中所描绘，放大器组件410-a可包含具有第一节点420和第二节点425的放大器电容器415。在一些情况下，在读取操作的信号产生部分期间，可通过启动开关组件260-e使放大器电容器415的第一节点420与放大器组件的第二输出460-a耦合。可经由启动的选择组件245-b使放大器电容器415的第二节点425与数字线210-a耦合。可通过启动开关组件260-a以及撤销启动开关组件260-b使放大器组件410-a的第一输入435-a与电压源235-d耦合。因此，可将第一输入435-a设置为感测电压VSENSE，同时可通过启动开关组件260-d将第二输入440-a设置为数字线210-a的电压(例如，VDL)。
在信号产生部分期间，放大器组件410-a可被配置成在放大器模式中操作并且可放大感测电压VSENSE与数字线210-a的电压之间的差。放大器组件410-a的第二输出460-a可与放大器电容器415耦合。
在一些情况下，在操作的信号产生部分期间，可通过以下操作将放大器组件410-a配置成在放大器模式中操作：启动开关组件510-c和510-d以将晶体管505-a和505-c配置成作为电流镜进行操作，以及撤销启动开关组件510-a、510-b、510-e和510-f。在信号产生部分期间，可通过以下操作来停用从第二输出460-a到放大器组件410-a的第二输入440-a的反馈：撤销启动开关组件260-f以使第二输入440-a与第二输出460-a断开耦合。
在图8中描绘的配置中，放大器组件410-a和放大器电容器415可一起充当电流积分器以积分在读取操作的信号产生部分期间从存储器单元接收的电荷，使得跨放大器电容器415的电压基于在存储器单元与放大器电容器之间(经由数字线)传送的电荷量(例如，与所述电荷量成比例)而改变。如下文关于图9-10所描述，跨放大器电容器的电压因而可用以在读取操作的部分(例如，后续锁存部分)期间确定存储器单元105-a的逻辑状态。
在电荷在存储器单元105-b与放大器电容器415之间传送并且被积分时，数字线的电压可保持在偏移经调整的感测电压VSENSEOFF处或附近。在读取操作的信号产生部分技术时，放大器电容器415可存储基于从存储器单元放电的电荷量的电荷量，所述从存储器单元放电的电荷量又基于存储器单元的逻辑状态。因此，在信号产生部分结束时的跨放大器电容器415的电压(例如，第一节点420处的电压)可用以确定存储器单元的逻辑状态。
在一些实例中，在读取操作的信号产生部分期间，放大器组件的DC电流可大于存储器单元电流。举例来说，开关存储器单元的(例如，在信号产生部分期间的存储器单元的)存储器单元电流可为大约1μA。在此情况下，放大器组件的具有大约2μA偏压的DC电流可为适当的。
在一些实例中，相较于一些基于级联的感测方案或其它类型的感测方案，上文所描述的用于使用具有较低偏移和较高速度的感测放大器例如具有放大器组件410-a的感测放大器225-a读取存储器单元的技术可实现更快信号产生，进而增加读取操作的速度。信号产生可更快速是因为数字线210-a的电压与基于级联的实施方案相比可为更稳定的，和/或因为由于放大器组件能够在读取操作的信号产生部分期间维持跨存储器单元的较高偏压，因此可更快速发生存储器单元105-a的极化(例如，关于图3描述的极化)。
图9说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路900的实例。电路900可为在读取操作的一部分期间的电路400和500的配置的实例。
在一些情况下，存储器单元的读取操作包含通过在读取操作的信号产生部分之后执行锁存操作来锁存存储器单元105-a的状态。锁存操作可包含确定所述状态(例如，通过将数字线210-a的电压和/或放大器电容器415的第一节点420处的电压与参考电压进行比较)并且存储所述状态。在一些实例中，放大器组件410可为可配置的以在锁存器模式中操作，使得在放大器组件被配置于锁存器模式中时启动所述放大器组件可致使放大器组件确定所述状态并且将所述状态存储在内部(例如，用于后续输出到外部组件)，或将所述状态输出到存储所述状态的单独锁存电路，或某种组合。
电路900可为被配置成准备锁存操作的电路400和500的实例。为准备锁存操作，可通过以下将放大器组件410-a配置成在锁存器模式中操作：启动开关组件510-e和510-f以通过使晶体管交叉耦合将晶体管505-a、505-c配置为锁存电路(例如，半锁存电路)，以及撤销启动开关组件510-c和510-d以撤销启动电流镜。可启动开关组件510-a和510-b以使放大器组件电压源235-g(例如，VHSA)耦合。
准备锁存操作也可包含通过撤销启动开关组件260-d使放大器组件410-a的第二输入440-a与数字线210-a断开耦合，以及通过启动开关组件260-f使第二输入440-a与放大器电容器415的第一节点420耦合。放大器组件410-a的第一输入435-a可与电压源235-e耦合，所述电压源235-e与电压V2(例如，参考电压VREF)相关联。因此，在图9中描绘的配置中，放大器组件410-a可被配置成当其在锁存器模式中经启动时，通过将放大器电容器415的第一节点420的电压与参考电压VREF进行比较，确定存储器单元105-a的逻辑状态。
在一些实例中，为准备锁存操作，可通过撤销启动开关组件260-h以使放大器组件410-a与电压源235-h(例如，VSS)断开耦合，关断或去启动放大器组件410-a；即，在一些情况下，放大器组件410-a在被配置于锁存器模式中的情况下通过与电压源235-h耦合被启动(例如，激活)之前可不执行锁存操作。
图10说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路1000的实例。电路1000可为在读取操作的一部分期间的电路400和500的配置的实例。
在准备如上文关于图9所描述的锁存操作之后，放大器组件410-a可在被配置于锁存器模式中以锁存器存储器单元105-a的状态的情况下被启动(例如，激活)。可通过以下操作启动放大器组件410-a：启动开关组件260-h以使放大器组件410-a与电压源235-h(例如，VSS)耦合，并且撤销启动开关组件510-a、510-b以使晶体管505-a、505-c的栅极与电压源235-g(例如，VHSA)断开耦合。在一些情况下，可响应于符合触发条件(例如，基于锁存器跳变点)而启动放大器组件410-a。
在一些情况下，在放大器组件410-a被配置于锁存器模式中的情况下启动所述放大器组件410-a可致使放大器组件410-a通过将放大器电容器415的第一节点420的电压与从电压源235-e(例如，如关于图2所描述)接收的参考电压VREF进行比较来确定存储器单元105-a的逻辑状态。在一些情况下，放大器组件410-a可确定所述状态为第一状态或第二状态(例如，“0”或“1”)。
在一些情况下，在放大器组件410-a被配置于锁存器模式中的情况下启动所述放大器组件410-a可致使放大器组件410-a使用晶体管将所确定的状态存储于放大器组件410-a内部(例如，使用晶体管505-a和505-c作为内部锁存电路)。
在一些情况下，放大器组件410-a可为可配置的以在锁存器模式中操作为能够存储一个状态并且将另一状态提供到单独锁存电路430的半锁存电路。在一些情况下，在放大器组件被配置于锁存器模式中的情况下启动所述放大器组件可致使放大器组件410-a将所述状态输出到外部组件(例如，在锁存电路用以存储所述状态的情况下输出到锁存电路430)或输出到另一组件(例如，在放大器组件410-a存储所述状态的情况下)。
在一些情况下，放大器组件410可当在放大器模式中操作时(例如，当用于在第二预充电部分期间对数字线预充电和/或在信号产生部分期间放大信号时)且当在锁存器模式中操作时(例如，当用于确定状态和/或存储所述状态时)，使用相同内部线路(例如，晶体管505、开关组件510)中的一些。与替代方案例如基于级联的实施方案相比，通过将放大器组件410中的电路重新用于不同操作，用于启动锁存器模式中的放大器组件410-a的触发条件(例如，锁存器跳变点)可更好地跟踪在信号产生期间从存储器单元接收的信号的变化，这是因为可通过在第二预充电部分的感测电压(例如，VSENSEOFFSET)中包含相同偏移基本上抵消由放大器组件410引入到从存储器单元接收的信号中的偏移。在此情况下，放大器组件410-a可能够更快速地锁存所述状态，进而改进存储器装置100的性能。
图11示出说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的实例读取操作的操作的时序图1100。参考图4-10的实例电路400、500、600、700、800、900和1000的组件描述时序图1100，但所述时序图1100可说明也可用不同电路布置执行的操作。时序图1100中描绘的电压和时间距离可为近似的并且不按比例；其意图说明通用电路行为而非具体时序和电压特性。
在时序图1100的实例中，存储器单元105-b可初始的存储如本文中(例如，参考图3)所描述的逻辑状态(例如，逻辑0状态、逻辑1状态)。时序图1100中所说明的某些信号因而示出为与读取如由注解状态＝1或状态＝0(例如，与相应逻辑状态相关联)指示的不同逻辑状态相关联的替代方案，其中此类信号是不同的。
在一些实例中，时序图1100说明的读取操作可开始于具有初始状态的t0处，其中不断言字线(例如，通过设置为V0撤销启动逻辑信号WL)，且通过撤销启动开关组件260-c、260-d，和/或撤销启动数字线选择组件245-b，使数字线210-a与电压源235-f(例如，预充电电压V3)隔离。
在时间t1，可开始如关于图6所描述的读取操作的第一部分(例如，第一预充电部分)。在第一部分期间，放大器组件410-a可不在作用中(例如，可撤销启动开关组件260-h和/或电压供应选择组件245-c)。放大器组件410-a可配置有经撤销启动的内部开关组件510中的一些或全部。
所述第一部分可包含启动开关组件260-c和260-d以及电压供应选择组件245-c以将数字线210-a与电压源235-f耦合，所述电压源235-f可与电压V3(例如，预充电电压VPRE)相关联。启动开关组件260-c和260-d以及选择组件245-b也可以使数字线210-a和电压源235-f与放大器组件410-a的第二输入440-a和放大器电容器415的第二节点425耦合。
在第一预充电部分期间，数字线的电压VDL 1105可开始升高到第一电压(例如，朝向VPRE)。放大器电容器415的第二节点处的电压VAMPCAP 1115、放大器组件410-a的第二输入440处的电压VINPUT2 1125和放大器组件410-a的第二输出460处的电压VOUTPUT 1130也可以增加(例如，开始升高)。
在时间t2，可开始如关于图7所描述的读取操作的第二部分(例如，第二预充电部分)。
所述第二部分可包含撤销启动开关组件260-c以使数字线210-a与电压源235-f断开耦合，以及启动开关组件260-a以使电压源235-d与放大器组件410-a的第一输入435-a耦合。电压源235-d可与电压V1(例如，感测电压VSENSE)相关联。所述第二部分也可包含启动开关组件260-e和260-f以使放大器组件410-a的第二输出460-a与放大器组件410-a的第二输入440-a耦合(例如，以启用反馈线)。
在一些实例中，启动开关组件260-d和260-f也可以使数字线210-a与放大器组件410-a的第二输入440-a耦合。
在所述第二部分期间，放大器组件410-a可被配置成在放大器模式中操作。在一些情况下，这可基于启动开关组件510-c和510-d以及撤销启动开关组件510-a、510-b、510-e和510-f。在此配置中，晶体管505-a的栅极可与晶体管505-c的栅极耦合，且晶体管505-a和505-c可被配置成作为电流镜进行操作。
当放大器组件410-a被配置成在放大器模式中操作并且如上文所描述使其输入和输出经耦合时，放大器组件410-a可操作为电压缓冲器，其将数字线210-a的电压VDL 1105从第一电压(例如，第一部分结束时的电压～VPRE)调整到第二电压(例如，偏移经调整的感测电压VSENSEOFF)。在一些情况下，偏移经调整的感测电压可为放大器组件410-a的电压偏移所调整的感测电压VSENSE。
类似地，也可将放大器电容器415的第一节点415处的电压(VAMPCAP 1115)、放大器组件410-a的第二输入440处的电压(VINPUT2 1125)和/或放大器组件410-a的第二输出460-a处的电压(VOUPUT 1130)从第一电压(例如，在读取操作的第一部分例如第一预充电部分期间升高到的电压)调整到第二电压。
在时间t3，可开始如关于图8所描述的读取操作的第三部分(例如，信号产生部分)。
所述第三部分可包含断言字线信号以使存储器单元105-a与数字线210-a耦合。在一些情况下，如图11中所描绘，可通过将字线电压VWL 1110升高到VHSA来断言字线信号。存储器单元105-a接着可开始将一定量的电荷放电到数字线210-a上。
所述第三部分可包含撤销启动开关组件260-f以使放大器组件410-a的第二输出460-a与放大器组件的第二输入440-a断开耦合，这可撤销启动在所述第二部分期间建立的反馈线。
在所述第三部分期间，放大器组件410-a可被配置于放大器模式中，其中启动开关组件510-d和510-c且撤销启动开关组件510-a、510-b、510-e和510-f，使得晶体管505-a和505-c被配置成充当电流镜。在信号产生部分期间，放大器组件410-a可放大VINPUT1 1120(例如，V1，其可为感测电压VSENSE)与电压VINPUT2 1125(例如，数字线210-a的电压VDL)之间的差。
在第三部分期间，可通过启动开关组件260-e使放大器组件410-a的第二输出460-a与放大器电容器415的第一节点420耦合，且放大器电容器415的第二节点425可与数字线210-a耦合。在此配置中，放大器组件410-a和放大器电容器415可充当电流积分器。因此，在信号产生部分期间，放大器组件410-a和放大器电容器415可积分存储器单元105-a放电到数字线210-a上的电荷量，同时数字线210-a的电压VDL 1105被设置于第二电压(例如，偏移经调整的感测电压VSENSEOFF)处或附近(例如，保持在所述第二电压处或附近)。
如图11，在读取操作的信号产生部分期间，放大器电容器415的第一节点420处的电压VAMPCAP 1115在积分电荷时改变。电压VAMPCAP 1115的改变量取决于存储器单元105-a是存储状态“0”还是“1”。
在时间t4，可开始如关于图9所描述的读取操作的第四部分(例如，准备锁存部分)。在所述第四部分期间，放大器组件可通过以下操作来为锁存操作做准备：启动开关组件510-e和510-f以将放大器组件410-a配置成在锁存器模式中操作以使晶体管505-a与505-c交叉耦合。
在所述第四部分期间，可通过撤销启动开关组件260-d使数字线210-a与放大器组件415的第二输入440-a断开耦合。可在所述第四部分期间通过以下操作来关断或撤销启动放大器组件415：撤销启动开关组件260-h以使放大器组件410-a与电压源235-h(例如，VSS)断开耦合，并且启动开关组件510-a和510-b以使放大器组件与电压源V6(例如，VHSA)耦合。放大器组件410-a的第一输入435-a可与电压源235-e耦合，所述电压源235-e可与电压V2(例如，参考电压VREF)相关联；因此，在t4，第一输入435-b处的电压VINPUT1 1120可朝向VREF升高。
可通过启动开关组件260-f使第二输入440-a与放大器电容器415的第一节点420耦合，且因此第二输入440-a处的电压VINPUT2可朝向VAMPCAP升高。如上所述，电压VAMPCAP可取决于存储器单元105-a是存储状态“0”还是“1”，因此表示两个状态。
在时间t5，可当放大器组件在被配置于锁存器模式中的情况下经启动(激活)时开始读取操作的第五部分(例如，锁存部分)。可通过以下操作启动放大器组件410-a：启动开关组件260-h以使放大器组件与电压源235-h耦合，并且撤销启动开关组件510-a和510-b以使放大器组件与电压源235-g断开耦合。
当放大器组件410-a在被配置于锁存器模式中的情况下经启动时，放大器组件可通过将放大器电容器的电压VAMPCAP(如在第二输入440-a处经由VINPUT2 1125所接收)与参考电压VREF(如在第一输入435-a处经由VINPUT1 1120所接收)进行比较，确定存储器单元105-a的状态。举例来说，当存储器单元105-b存储逻辑状态1时，VAMPCAP可低于VREF，而当存储器单元105-b存储逻辑状态0时，VAMPCAP可高于VREF。基于所述比较，放大器组件415的第二输出460-a处的电压(VOUTPUT 1130)可反映与逻辑状态1或0相关联的电压。
在一些实例中，放大器组件可将所述状态存储在内部(例如，使用晶体管505-a和505-c)并且将所存储状态输出到外部组件，或在一些实例中，放大器组件可在不将所述状态存储在内部的情况下输出所述状态(例如，输出到单独锁存电路)。
虽然在图11中说明为在不同时间发生单独操作，但某些操作可同时并行地或以不同次序发生。在一些实例中，可有利地同时或并行地起始各个操作以减小感测存储器单元105-b的逻辑状态的时间量。
时序图1100中示出的操作的次序仅用于说明，且可执行各个其它次序和步骤的组合以支持根据本发明的用于感测存储器单元的具有较低偏移和较高速度的感测放大器。此外，时序图1100的操作的时序也仅出于说明的目的并且不意在指示一个操作与另一操作之间的特定的相对持续时间。各个操作可在与在根据本发明的用于感测存储器单元的具有较低偏移和较高速度的感测放大器的各种实例中所说明的持续时间相比相对较短或相对较长的持续时间内发生。
时序图1100的逻辑信号的转变说明从一个状态到另一状态的转变，且大体反映如与特定操作相关联的在停用或撤销启动状态(例如，状态“0”)与启用或启动状态(例如，状态“1”)之间的转变操作。在各种实例中，所述状态可与逻辑信号的特定电压(例如，施加到操作为开关的晶体管的栅极的逻辑输入电压)相关联，且从一个状态到另一状态的电压改变可能并非瞬时的。而是，在一些实例中，与逻辑信号相关联的电压可沿循斜变行为，或随时间从一个逻辑状态到另一逻辑状态的时间恒定(例如，对数或指数)行为。
在一些实例中，组件从一个状态到另一状态的转变可至少部分地基于相关联逻辑信号的特性，包含逻辑信号的电压电平或逻辑信号本身的转变特性。因此，时序图1100中示出的转变不一定指示瞬时转变。此外，在仍支持描述的转变和相关联操作的同时，可在经编号操作之前的各个时间期间已到达与经编号操作处的转变相关联的逻辑信号的初始状态。虽然逻辑信号示出为逻辑状态之间的转变，但可选择逻辑信号的电压以使组件在特定工作点处(例如，在作用区中或在饱和区中)操作，且可与其它逻辑信号的电压相同或不同。
虽然已关于可为可配置的以在处于锁存器模式中时操作为半锁存器的放大器组件论述图5-11，但放大器组件410的替代实例可为可配置的以操作为全锁存器，如关于图12-14所论述。
图12说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路1200的实例。电路1200提供关于放大器组件410-b的电路的额外细节，所述放大器组件410-b可为关于图4描述的放大器组件410的实例并且可取代如关于图5-11所描述的放大器组件410-a。
电路1200可描绘可为可配置的以在锁存器模式中操作为全锁存器的放大器组件的实例。在一些情况下，放大器组件410-b可在存储器单元的读取操作期间以类似于关于图5-11中的放大器组件410-a描述的方式的方式操作。然而，相对于放大器组件410-a，放大器组件410-b包含使放大器组件410-b能够为可配置的以操作为全锁存器的额外电路。因此，可在包含放大器组件410-b的存储器装置中不包含单独锁存电路(例如，锁存电路430)。
相对于放大器组件410-a，放大器组件410-b包含使晶体管505-b、505-d能够交叉耦合的额外开关组件510-k和510-l以及相关联额外导线。放大器组件410-b可分别经由开关组件260-h和电压供应选择组件245-c、开关组件260-i和开关组件260-j与电压源235-h、235-g和235-j耦合。在一些实例中，电压源235-j与可为供应电压的电压V8相关联。在一些实例中，电压源235-h和电压源235-j各自与相同供应电压(例如，VSS)相关联。可通过启动开关组件260-h和电压供应选择组件245-c，或通过启动开关组件260-j，启动放大器组件410-b。
在一些实例中，电压源235-j和开关组件260-j可为任选的。在一些实例中，相对于使用相同的控制信号使电压供应(例如，Vss)与放大器组件410-b耦合并且将放大器组件410-b配置于放大器模式或锁存器模式中，添加电压源235-j可提供额外灵活性。举例来说，存储器装置可使用相同的控制信号启动开关组件260-j和开关组件510i、510-j、510-k和510-l以配置和激活锁存器模式中的放大器组件410-b。
放大器组件410-b包含第一输入435-b、第二输入440-b、第一输出455-b和第二输出460-b。在一些实例中，第一输入435-b可以被称作正输入，且第二输入440-b可以被称作负输入或反馈输入。在一些实例中，第一输出455-b和第二输出460-b可为彼此的反转；即，第一输出455-b处的电压或电流可与第二输出460-b处的电压或电流相反。
放大器组件410-b包含各个内部晶体管505和开关组件510。在一些实例中，晶体管505可为MOS晶体管。在一些情况下，晶体管505-e和505-g可为PMOS晶体管。在一些情况下，晶体管505-f和505-h可为PMOS晶体管或NMOS晶体管。放大器组件410-b的其它实例可使用其它类型的晶体管。
在一些情况下，开关组件510-i、510-j、510-k和510-l可为使这些开关组件能够传送0和VHSA电压的CMOS开关组件(例如，包含PMOS晶体管和NMOS晶体管两者)。在一些情况下，开关组件510-d和510-d可为PMOS、NMOS或CMOS开关组件。
如关于放大器组件410-a所论述，放大器组件410-b中的开关组件510可用以使晶体管505的各个节点与彼此和/或与放大器组件410-b的输入或输出耦合或断开耦合，并且进而将放大器组件410-b配置成在放大器模式或锁存器模式中操作，如关于图13-14所论述。
图13说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路1300的实例。电路1300描绘被配置成例如关于图5和8所论述在读取操作的第二预充电部分期间或在读取操作的信号产生部分期间在放大器模式中操作的放大器组件410-b。
在图13中描绘的实例中，可通过启动开关组件510-h和510-g，撤销启动开关组件510-i、510-j、510-k和510-l，将放大器组件410-b配置成在放大器模式中操作。在此配置中，晶体管505-e和505-g被配置成作为电流镜进行操作。可通过启动开关组件260-h和260-i以及电压供应选择组件245-c以使放大器组件410-b与电压源235-h和235-g耦合，接通或启动放大器组件410-b。
图14说明根据本发明的各种实例的支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的电路1400的实例。电路1400描绘被配置成如在关于图10所论述的读取操作的锁存部分期间在锁存器模式中操作的放大器组件410-b。
在图14中描绘的实例中，可通过启动开关组件510-i、510-j、510-k和510-l并且撤销启动开关组件510-g和510-h，将放大器组件410-b配置成在锁存器模式中操作。在此配置中，晶体管505-a、505-b、505-c和505-c交叉耦合并且被配置成作为全锁存器进行操作。可通过启动开关组件260-j以使放大器组件与电压源235-j(例如，VSS)耦合，从而启动放大器组件410-b。在一些实例中，可使用相同控制信号启动开关组件260-j、510-i、510-j、510-k和510-l。
图15示出根据本发明的各种实例的可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的存储器装置1505的框图1500。存储器装置1505可以被称作电子存储器设备并且可为参考图1所描述的存储器装置100组件组件的实例。
存储器装置1505可包含一或多个存储器单元1510，其可为参考图1到14描述的存储器单元105的实例。存储器装置1505也可包含存储器控制器1515、字线1520、板线1525、感测组件1535和数字线1540。这些组件可与彼此电子通信并且可根据本发明的方面执行本文中所描述的功能中的一或多个。在一些情况下，存储器控制器1515可包含偏压组件1550和时序组件1455。
存储器控制器1515可与可为参考图1到14描述的字线205、板线215、数字线210、参考线255和感测组件130的实例的字线1520、板线1525、数字线1540和感测组件1535电子通信。在一些实例中，存储器装置1505也可包含锁存器1545，其可为如本文中所描述的锁存电路430或I/O组件150的实例。存储器装置1505的组件可与彼此电子通信并且可执行参考图1到14描述的功能的实例。在一些情况下，感测组件1535或锁存器1545可为存储器控制器1515的组件。
在一些实例中，数字线1540可与感测组件1535和存储器单元1510的铁电电容器电子通信。可用逻辑状态(例如，第一或第二逻辑状态)写入存储器单元1510。字线1520可与存储器控制器1515和存储器单元1510的单元选择器电子通信。板线1525可与存储器控制器1515和存储器单元1510的铁电电容器的板电子通信。感测组件1535可与存储器控制器1515、数字线1540和锁存器1545电子通信。在一些实例中，共同存取线可提供信号线和参考线的功能。感测控制线1530可与感测组件1535和存储器控制器1515电子通信。除了上文未列出的组件之外，这些组件也可经由其它组件、连接或总线与存储器装置1505内部或外部或两者的其它组件电子通信。
存储器控制器1515可为如本文中所描述的存储器控制器150的实例并且可被配置成通过将电压施加到各个节点，启动字线1520、板线1525和/或数字线1540。举例来说，如上文所描述，偏压组件1550可被配置成施加电压以操作存储器单元1510读取或写入存储器单元1510。在一些情况下，存储器控制器1515可包含参考图1所描述的行解码器、列解码器或两者，其可使存储器控制器1515能够存取一或多个存储器单元105。偏压组件1550也可以将电压电势提供到存储器单元1510以产生用于感测组件1535的参考信号。另外或替代地，偏压组件1550可提供用于感测组件1535的操作的电压电势。
在一些情况下，存储器控制器1515可使用时序组件1555执行其操作中的一或多个。举例来说，时序组件1555可控制各个字线选择或板偏压的时序，包含开关和电压施加以执行本文中所论述(例如，根据参考图11的时序图1100描述的操作)的存储器功能例如读取和写入的时序。在一些情况下，时序组件1555可控制偏压组件1550的操作。
感测组件1535可将来自存储器单元1510(例如，经由数字线1540)的感测信号与参考信号(例如，经由参考线1560)进行比较。可从例如电压源或从存储器单元1510接收参考信号。感测组件1535可包含与锁存器和铁电存储器单元电子通信的一或多个放大器组件。在确定逻辑状态后，感测组件1535接着可将所述状态存储于感测组件中的放大器组件(例如，如关于图4-14所描述的放大器组件410)中或可将所述状态存储于锁存器1545中，其中可根据可包含存储器装置1505的电子装置的操作使用所述锁存器1545。
存储器控制器1515或其子组件可用硬件、处理器执行的代码(例如，软件、固件)或其任何组合实施。如果用处理器执行的代码实施，那么可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其被设计成执行本发明中描述的功能的任何组合来执行存储器控制器1515或其子组件的功能。
存储器控制器1515或其子组件可物理上位于各个位置，包含分布成使得功能的部分由一或多个物理装置实施于不同物理位置处。在一些实例中，存储器控制器1515或其子组件可为根据本发明的各种实例的单独和相异组件。在其它实例中，存储器控制器1515或其子组件可与一或多个其它硬件组件组合，包含但不限于I/O组件、收发器、网络服务器、另一计算装置、本发明中描述的一或多个其它组件、或其根据本发明的各种实例的组合。存储器控制器1515可为参考图17所描述的存储器控制器1715的实例。
在一些实例中，存储器控制器1515(包含其任何子组件)可支持在存储器单元的读取操作的信号产生部分期间使存储器单元的铁电电容器与关联于存储器单元的数字线耦合，以调整数字线上的电荷量；在信号产生部分期间，使放大器组件的第一输入与数字线耦合，以放大数字线的电压；在读取操作的信号产生部分之后，使放大器组件的第一输入与数字线断开耦合；至少部分地基于启动或撤销启动放大器中的第一开关组件，将放大器组件配置成在锁存器模式中操作；和在放大器组件在锁存器模式中操作的情况下，在放大器的第一输出上输出存储器单元的状态。
在一些实例中，存储器控制器1515(包含其任何子组件)可支持通过将控制信号提供到存储器装置1505中(例如，感测组件、感测放大器和/或放大器组件中)的开关组件，启动或撤销启动此类开关组件。以此方式，存储器控制器1515可支持通过将控制信号提供到放大器组件内的开关组件以启动或撤销启动开关组件，将放大器组件配置于放大器模式或锁存器模式中。
图16示出根据本发明的各种实例的可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的存储器装置1615的框图1600。存储器装置1615可为参考图1所描述的存储器控制器150或参考图15所描述的存储器控制器1515的实例。存储器装置1615可包含偏压组件1620和时序组件1625，其可为参考图15所描述的偏压组件1550和时序组件1555的实例。存储器装置1615也可包含电压选择器1630、存储器单元选择器1635和感测控制器1640。这些模块中的每一个可直接或间接与彼此(例如，经由一或多个总线)通信。
电压选择器1630可起始电压源的选择以支持存储器装置的各个存取操作。举例来说，电压选择器1630可产生用以启动或撤销启动参考图4-13描述的各个开关组件例如开关组件260或选择组件245的逻辑信号。举例来说，电压选择器1630可产生用于选择(例如，启用、停用)参考图11所描述的时序图1100的电压源235的逻辑信号中的一或多个。
存储器单元选择器1635可选择用于感测操作的存储器单元。举例来说，存储器单元选择器1635可产生用以启动或撤销启动单元选择器例如参考图2所描述的选择组件245的逻辑信号。举例来说，存储器单元选择器1635可产生参考图11所描述的时序图1100的字线信号。
感测控制器1640可控制例如参考图1到14描述的感测组件130的感测组件的各个操作。举例来说，感测控制器1640可产生用以启动或撤销启动开关组件例如参考图4-14描述的开关组件260的逻辑信号。在一些实例中，感测控制器1640可产生用以使感测组件与感测电压源耦合或断开耦合的逻辑信号，所述耦合或断开耦合可包含启动或撤销启动开关组件例如参考图4-14所描述的开关组件260-h、260-i、260-j或选择组件245。
在一些实例中，感测控制器1640可将放大器组件的第一输入的电压与放大器组件的第二输入的电压进行比较，其中所述电压是基于通过读取操作的一或多个存取操作存取存储器单元(例如，由此引起)。感测控制器1640可基于将所得电压进行比较，确定与存储器单元相关联的逻辑值。在一些实例中，感测控制器1640可将信号提供到另一组件以确定与存储器单元相关联的逻辑值。
图17示出根据本发明的各种实例的包含可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的装置1705的系统1700的图式。装置1705可为如上文例如参考图1所描述的存储器装置100的组件的实例或包含所述组件。装置1705可包含用于双向通信的组件，包含用于发射和接收通信的组件，包含存储器控制器1715、存储器单元1720、基本输入/输出系统(BIOS)组件1725、处理器1730、I/O组件1735和外围组件1740。这些组件可经由一或多个总线(例如，总线1710)电子通信。
存储器控制器1715可操作如本文中所描述的一或多个存储器单元。具体地，存储器控制器1715可被配置成支持所描述的用于感测存储器单元的逻辑状态的感测放大器。在一些情况下，存储器控制器1715可包含参考图1所描述的行解码器、列解码器或两者(未示出)。
存储器单元1720可为参考图1到14描述的存储器单元105或1410的实例，且可存储如本文中所描述的信息(例如，呈逻辑状态形式)。
BIOS组件1725为软件组件，其包含操作为固件的BIOS，其可初始化和运行各个硬件组件。BIOS组件1725也可以管理处理器与各个其它组件例如外围组件、I/O控制组件等之间的数据流。BIOS组件1725可包含存储在只读存储器(ROM)、闪存存储器或任何其它非易失性存储器中的程序或软件。
处理器1730可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件)。在一些情况下，处理器1730可被配置成使用存储器控制器操作存储器阵列。在其它情况下存储器控制器可集成到处理器1730中。处理器1730可被配置成执行存储于存储器中的计算机可读指令以执行各个功能(例如，支持用于存取存储器单元的自参考感测方案的功能或任务)。
I/O组件1735可管理用于装置1705的输入和输出信号。I/O组件1735也可以管理不集成到装置1705中的外围设备。在一些情况下，I/O组件1735可表示通往外部外围设备的物理连接或端口。在一些情况下，I/O组件1735可使用操作系统例如 或另一已知操作系统。在其它情况下，I/O组件1735可表示调制解调器、键盘、鼠标、触摸屏或类似装置或与其交互。在一些情况下，I/O组件1735可实施为处理器的部分。在一些情况下，用户可经由I/O组件1735或经由受I/O组件1735控制的硬件组件与装置1705交互。I/O组件1735可支持存取存储器单元1720，包含接收与存储器单元1720中的一或多个的所感测逻辑状态相关联的信息，或提供与写入存储器单元1720中的一或多个的逻辑状态相关联的信息。
外围组件1740可包含任何输入或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围设备卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入1745可表示在装置1705外部的将输入提供到装置1705或其组件的装置或信号。这可包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些情况下，输入1745可由I/O组件1735管理并且可经由外围组件1740与装置1705交互。
输出1750可表示在装置1705外部的装置或信号，其被配置成从装置1705或其组件中的任一个接收输出。输出1750的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板、或其它装置。在一些情况下，输出1750可为经由外围组件1740与装置1705介接的外围元件。在一些情况下，I/O组件1735可管理输出1750。
装置1705的组件可包含被设计成执行其功能的电路。这可以包含被配置成执行本文中所描述的功能的各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或其它作用中或非作用中元件。装置1705可为计算机、服务器、手提式计算机、笔记本计算机、平板计算机、移动电话、佩戴式电子装置、个人电子装置等。或者，装置1705可为此类装置的部分或组件。
图18示出说明根据本发明的各种实例的可支持用于感测存储器单元的具有较低偏移和较高速度的感测放大器的方法1800的流程图。方法1800的操作可由如本文中所描述的存储器装置100、电路200、电路400-1000和1200-1400、存储器装置1405、电路800或其组件实施。举例来说，可至少部分地由参考图1到17所描述的存储器控制器执行方法1800的操作。在一些实例中，存储器装置可执行指令集以控制装置的功能元件(例如，电压供应、逻辑信号、晶体管、放大器组件、感测放大器、开关组件、选择组件)以执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能中的一些或全部。
在1805处，存储器装置可在存储器单元(例如，存储器单元105)的读取操作的信号产生部分期间使存储器单元的铁电电容器(例如，电容器220)与关联于存储器单元的数字线(例如，数字线210)耦合，以调整数字线上的电荷量。在一些情况下，存储器装置可例如关于图4到14所描述通过启动一或多个开关组件(例如，开关组件260-d)，使铁电电容器与数字线耦合。
在1810处，存储器装置可在信号产生部分期间，使放大器组件的第一输入(例如，放大器组件410的输入440)与数字线耦合以放大数字线的电压。在一些情况下，存储器装置可通过启动一或多个开关组件(例如，开关组件260-d)，使放大器组件的第一输入与数字线耦合。在一些情况下，放大器组件可例如关于图8所描述通过放大数字线的电压与感测电压(例如，来自电压源235-d)之间的差，放大数字线的电压。
在1815处，存储器装置可在读取操作的信号产生部分之后，使放大器组件的第一输入与数字线断开耦合。在一些情况下，存储器装置可例如关于图9所描述通过撤销启动一或多个开关组件(例如，开关组件260-d)，使放大器组件的第一输入与数字线断开耦合。
在1820处，存储器装置可至少部分地基于启动或撤销启动放大器组件中的第一开关组件(例如，通过启动开关组件510-e、510-f和/或撤销启动开关组件510-d、510-c)，将放大器组件配置成在锁存器模式中操作。
在1825处，存储器装置可在放大器在锁存器模式中操作的情况下在放大器组件的第一输出上(例如，第二输出460上)输出存储器单元的状态。在一些情况下，存储器装置可将所述状态输出到单独锁存电路(例如，锁存电路430)，所述锁存电路存储所述状态。在一些情况下，存储器装置可使用放大器组件内的晶体管(例如，晶体管505-a、505-b)存储所述状态，并且可将所述状态输出到存储器装置的其它组件。
存储器装置100可使用例如关于图1-17描述的电路和信号执行上文关于方法1800所描述的过程中的一些或全部。
应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可被重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种的实例。
描述用于执行方法1800的设备。所述设备可包含：放大器电容器，其与关联于存储器单元的数字线耦合；和放大器组件，其被配置成与数字线和放大器电容器选择性地耦合。所述放大器可包含多个晶体管，和多个开关组件，其被配置成通过启动相应晶体管之间的一或多个电连接选择放大器组件的模式。所述多个开关组件可被配置成在放大器组件的输入与数字线耦合且放大器组件的输出与放大器电容器耦合的情况下，选择所述模式为配置放大器组件的放大器模式。所述多个开关组件还可以被配置成调整放大器电容器的电压，并且选择所述模式为将所述放大器组件配置成响应于启动信号而锁存存储器单元的状态的锁存器模式。
所述多个开关组件可被配置成选择所述模式为所述锁存器模式，所述锁存器模式将所述放大器组件配置成在所述放大器组件的第一输入与放大器电容器耦合的情况下，基于所述放大器电容器的电压与参考电压的比较来确定所述状态。
所述多个开关组件可被进一步配置成通过启动所述多个晶体管中的第一晶体管的栅极与所述多个晶体管中的第二晶体管的栅极之间的电连接，选择所述模式为放大器模式，所述放大器模式将所述第一晶体管和所述第二晶体管配置成在电流镜模式中操作。
所述多个开关组件可被配置成通过撤销启动所述多个晶体管中的所述第一晶体管的所述栅极与所述多个晶体管中的所述第二晶体管的所述栅极之间的电连接，选择所述模式为所述锁存器模式。
所述设备的放大器组件可被配置成通过使用所述多个晶体管中的至少一些将所述状态存储于所述放大器组件中来锁存所述状态。
所述设备可包含锁存电路，其被配置成与所述放大器组件的第一输出选择性地耦合并且存储所述状态，其中所述放大器组件被配置成至少部分地基于所述状态的所述确定，通过将所述状态提供到所述锁存电路来锁存所述状态。
所述多个开关组件可被配置成选择所述模式为所述放大器模式时，所述放大器组件被配置成通过使用所述多个晶体管中的一组晶体管放大所述数字线的电压与预定电压之间的差来调整所述放大器电容器的所述电压，且其中当所述多个开关组件被配置成选择所述模式为所述锁存器模式时，所述放大器组件被配置成使用所述组晶体管中的至少一些锁存所述状态。
描述用于执行方法1800的另一设备。所述设备可包含用于在存储器单元的读取操作的信号产生部分期间，使所述存储器单元的铁电电容器与关联于所述存储器单元的数字线耦合以调整所述数字线上的电荷量的装置；用于在所述信号产生部分期间，使放大器组件的第一输入与所述数字线耦合以放大所述数字线的电压的装置；用于在所述读取操作的所述信号产生部分之后，使所述放大器组件的所述第一输入与所述数字线断开耦合的装置；用于至少部分地基于启动或撤销启动所述放大器组件中的第一开关组件，将所述放大器组件配置成在锁存器模式中操作的装置；和用于在所述放大器组件在所述锁存器模式中操作的情况下，在所述放大器组件的第一输出上输出所述存储器单元的状态的装置。
所述设备也可包含用于在所述读取操作的第一预充电部分期间，至少部分地基于启动或撤销启动所述放大器组件中的第二开关组件，将所述放大器组件配置成在放大器模式中操作的装置；和用于在所述读取操作的所述第一预充电部分期间，在所述放大器组件在所述放大器模式中操作的情况下，使第一电压源与所述放大器组件的所述第一输入耦合，使所述放大器组件的第一输出与所述放大器组件的第二输入耦合，并且使所述放大器组件的所述第一输出与所述数字线耦合以将所述数字线预充电到第一电压的装置，其中在所述读取操作的所述信号产生部分之前发生所述读取操作的所述第一预充电部分。
所述设备也可包含用于在所述读取操作的第二预充电部分期间，使第二电压源与所述数字线耦合以将所述数字线的所述电压调整到第二电压的装置；和用于在所述第二预充电部分期间，在所述数字线的所述电压已经经调整到所述第二电压之后，使所述第二电压源与所述数字线断开耦合的装置，其中所述第二预充电部分在所述第一预充电部分之前发生。
所述设备也可包含用于在所述读取操作的所述信号产生部分期间，至少部分地通过在使所述放大器组件的所述第一输入耦合到所述数字线之前，启动或撤销启动所述放大器组件中的第三开关组件，将所述放大器组件配置成在所述放大器模式中操作的装置，其中将所述放大器组件配置成在所述放大器模式中操作包括将所述放大器组件配置成放大所述第一电压源供应的预定电压与所述数字线的所述电压之间的差。
所述设备也可包含用于在所述信号产生部分期间，使所述放大器组件的第二输出耦合到与数字线耦合的放大器电容器的装置，其中在所述信号产生部分期间使所述放大器组件在所述放大器模式中操作包括使用所述放大器组件和所述放大器电容器积分所述数字线上的所述电荷量。所述用于在所述读取操作的所述第一预充电部分期间将所述放大器组件配置成在所述放大器模式中操作的装置可包含用于至少部分地基于预定电压和所述放大器组件的电压偏移，将所述放大器组件配置成产生所述第一电压的装置。
描述另一设备。所述设备可包含在所述存储器单元的读取操作的第一部分期间，使所述放大器组件耦合到所述数字线；用于在所述第一部分期间，使所述存储器单元的铁电电容器与所述数字线耦合以调整所述数字线上的电荷量的装置。所述设备也可包含用于在所述读取操作的所述第一部分之后，使所述放大器组件与所述数字线断开耦合的装置；用于至少部分地基于配置所述放大器组件中的多个开关组件，将所述放大器组件配置成在锁存器模式中操作的装置；和用于在所述放大器组件被配置成在所述锁存器模式中操作的情况下，致使锁存所述存储器单元的状态的装置。
本文中的描述提供实例，且并不限制在权利要求书中所阐述的范围、适用性或实例。可在不脱离本发明的范围的情况下对论述的元件的功能和布置作出改变。各种实例可在适当时省略、替代或添加各种程序或组件。另外，相对于一些实例描述的特征可在一些其它实例中加以组合。
可使用多种不同技术和技艺中的任何者来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持大约零伏特(0V)电压的电路的节点，或更通常来说表示可或可不直接与地耦合的电路或包含所述电路的装置的参考电压。因此，虚拟接地的电压可在稳定状态下暂时波动且回到大约0V，或虚拟0V。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V，或装置的某一其它参考电压。
术语“电子通信”和“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或或耦合或可包含中间组件。换句话说，“与…连接”或“与…耦合”的组件与彼此电子通信。借助于实例，可通过启动或撤销启动开关组件(例如，晶体管)使两个组件耦合以实现这两个组件之间的电子通信。
短语“耦合于…之间”可指组件相对于彼此的次序并且可指电耦合。在一个实例中，电耦合于组件“A”与组件“C”之间的组件“B”可指在电意义上的组件次序“A-B-C”或“C-B-A”。换句话说，电信号(例如，电压、电荷、电流)可借助于组件B从组件A传送到组件C。
组件B“耦合于组件A与组件C之间”的描述不应一定解释为在所描述的次序中排除其它中间组件。举例来说，组件“D”可耦合于所描述的组件A与组件B之间(例如，作为实例，涉及组件次序“A-D-B-C”或“C-B-D-A”)，同时仍支持组件B电耦合于组件A与组件C之间。换句话说，使用短语“耦合于…之间”不应被理解为一定涉及排它性的循序次序。
此外，组件B“耦合于组件A与组件C之间”的描述不排除组件A与组件C之间的不同的第二耦合。举例来说，组件A和组件C可在与经由组件B的耦合电平行的单独耦合中与彼此耦合。在另一实例中，组件A和组件C可经由另一组件“E”耦合(例如，组件B耦合于组件A与组件C之间且组件E耦合于组件A与组件C之间)。换句话说，使用短语“耦合于…之间”不应被理解为组件之间的排它性耦合。
术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在断开电路，那么所述组件彼此隔离。举例来说，通过开关组件物理上耦合的两个组件可当开关组件经断开或撤销启动时与彼此隔离。
如本文中所使用，术语“短接”是指其中在组件之间经由启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可当两个组件之间的开关组件闭合时与第二组件交换电子。因此，短接可为实现电子通信中的组件(或线)之间的电压施加和/或电荷流的动态操作。
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包含迹线、导线、导电线、导电层等，其提供存储器装置100的元件或组件之间的导电路径。
如本文中所使用，术语“端”无需暗示电路元件的物理边界或连接点。实际上，“端”可指与电路元件相关的电路的参考点，其还可被称作“节点”或“参考点”。
本文中所使用的术语“层”是指几何结构的分层或薄片。每一层可具有三个维度(例如，高度、宽度和深度)并且可覆盖表面中的一些或全部。举例来说，层可为其中两个维度大于第三维度的三维结构，例如薄膜。层可包含不同元件、组件和/或材料。在一些情况下，单层可由两个或两个以上子层构成。在附图中的一些中，出于说明的目的而描绘三维层的两个维度。然而，所属领域的技术人员将认识到，层在本质上为三维的。
本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过导电材料例如金属连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂或简并半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分隔开。如果沟道是n型(例如，大部分载体为电子)，那么FET可以被称作n型FET。如果沟道是p型(例如，大部分载体为电洞)，那么FET可以被称作p型FET。沟道可被绝缘栅极氧化物端封。可通过将电压施加到栅极，控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。
本文结合附图阐述的描述内容描述实例配置，且并不表示可实施或在权利要求书的范围的所有实例。本文中所使用术语“示范性”意指“充当实例、例子或说明”且并不意谓“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的目的的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
结合本文中的揭示内容所描述的各种说明性块与模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心结合，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软体实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体发射。其它实例和实施方案在本发明和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，前加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。
如本文中所使用，术语“大体上”意指被修饰的特性(例如，被术语“大体上”修饰的动词或形容词)无需是绝对的，而是足够接近到达成特性的优点，或足够接近到所涉及的特性在本发明的相关方面的上下文中是真实的。
如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述以使所属领域的技术人员能够进行或使用本发明。所属领域的技术人员将易于显而易见对本发明的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本发明的精神或范围。因此，本发明不限于本文所述的实例和设计，而是被赋予与本文所揭示的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
在存储器单元的读取操作的信号产生部分期间，使所述存储器单元的铁电电容器与关联于所述存储器单元的数字线耦合以调整所述数字线上的电荷量；
在所述信号产生部分期间，使放大器组件的第一输入与所述数字线耦合以放大所述数字线的电压；
在所述读取操作的所述信号产生部分之后，使所述放大器组件的所述第一输入与所述数字线断开耦合；
至少部分地基于启动或撤销启动所述放大器组件中的第一开关组件，将所述放大器组件配置成在锁存器模式中操作；和
在所述放大器组件在所述锁存器模式中操作的情况下，在所述放大器组件的第一输出上输出所述存储器单元的状态。
2.根据权利要求1所述的方法，其另外包括：
在所述读取操作的第一预充电部分期间，至少部分地基于启动或撤销启动所述放大器组件中的第二开关组件，将所述放大器组件配置成在放大器模式中操作；和
在所述读取操作的所述第一预充电部分期间，在所述放大器组件在所述放大器模式中操作的情况下，使第一电压源与所述放大器组件的所述第一输入耦合，使所述放大器组件的所述第一输出与所述放大器组件的第二输入耦合，并且使所述放大器组件的所述第一输出与所述数字线耦合以将所述数字线预充电到第一电压，
其中在所述读取操作的所述信号产生部分之前发生所述读取操作的所述第一预充电部分。
3.根据权利要求2所述的方法，其另外包括：
在所述读取操作的第二预充电部分期间，使第二电压源与所述数字线耦合以将所述数字线的所述电压调整到第二电压；和
在所述第二预充电部分期间，在所述数字线的所述电压已经经调整到所述第二电压之后，使所述第二电压源与所述数字线断开耦合，其中所述第二预充电部分在所述第一预充电部分之前发生。
4.根据权利要求2所述的方法，其另外包括：
在所述读取操作的所述信号产生部分期间，至少部分地通过在使所述放大器组件的所述第一输入耦合到所述数字线之前，启动或撤销启动所述放大器组件中的第三开关组件，将所述放大器组件配置成在所述放大器模式中操作，其中将所述放大器组件配置成在所述放大器模式中操作包括将所述放大器组件配置成放大所述第一电压源供应的预定电压与所述数字线的所述电压之间的差。
5.根据权利要求2所述的方法，其中在所述读取操作的所述第一预充电部分期间将所述放大器组件配置成在所述放大器模式中操作包括至少部分地基于预定电压和所述放大器组件的电压偏移，将所述放大器组件配置成产生所述第一电压。
6.根据权利要求2所述的方法，其中将所述放大器组件配置成在所述放大器模式中操作包括至少部分地基于将所述放大器组件中的第一晶体管的栅极耦合到所述放大器组件中的第二晶体管的栅极，将所述放大器组件中的第一晶体管和第二晶体管配置成作为电流镜进行操作。
7.根据权利要求4所述的方法，其另外包括：
在所述信号产生部分期间，使所述放大器组件的第二输出耦合到与所述数字线耦合的放大器电容器，其中在所述信号产生部分期间使所述放大器组件在所述放大器模式中操作包括使用所述放大器组件和所述放大器电容器积分所述数字线上的所述电荷量。
8.根据权利要求7所述的方法，其中将所述放大器组件配置成在所述锁存器模式中操作包括：
使所述放大器组件的所述第二输出与所述放大器电容器断开耦合；和
使所述放大器组件的所述第二输入耦合到所述放大器电容器，其中使所述放大器组件在所述锁存器模式中操作包括所述放大器组件至少部分地基于所述放大器电容器的电压与参考电压的比较来确定所述状态，并且锁存所述状态。
9.根据权利要求8所述的方法，其中所述放大器组件通过使用所述放大器组件中的多个晶体管存储所述状态来锁存所述状态，且其中所述放大器组件使用所述多个晶体管中的至少一些放大所述数字线的所述电压。
10.根据权利要求8所述的方法，其中所述状态能够为第一状态或第二状态，其中所述放大器组件通过使用所述放大器组件中的多个晶体管存储所述第一状态来锁存所述第一状态，且其中所述放大器组件通过将所述第二状态提供到与所述放大器组件耦合的单独锁存电路来锁存所述第二状态。
11.一种设备，其包括：
放大器电容器，其与关联于存储器单元的数字线耦合；和
放大器组件，其被配置成与所述数字线和所述放大器电容器选择性地耦合，所述放大器组件包括：
多个晶体管，和
多个开关组件，其被配置成通过启动相应晶体管之间的一或多个电连接来选择所述放大器组件的模式，
所述多个开关组件被配置成在所述放大器组件的输入与所述数字线耦合且所述放大器组件的输出与所述放大器电容器耦合的情况下，选择所述模式为配置所述放大器组件的放大器模式，调整所述放大器电容器的电压，且
所述多个开关组件被配置成选择所述模式为将所述放大器组件配置成响应于启动信号而锁存所述存储器单元的状态的锁存器模式。
12.根据权利要求11所述的设备，其中所述多个开关组件被配置成选择所述模式为所述锁存器模式，所述所述锁存器模式将所述放大器组件配置成在所述放大器组件的第一输入与所述放大器电容器耦合的情况下，基于所述放大器电容器的所述电压与参考电压的比较来确定所述状态。
13.根据权利要求11所述的设备，其中所述多个开关组件被配置成通过启动所述多个晶体管中的第一晶体管的栅极与所述多个晶体管中的第二晶体管的栅极之间的电连接，选择所述模式为所述放大器模式，所述放大器模式将所述第一晶体管和所述第二晶体管配置成在电流镜模式中操作。
14.根据权利要求11所述的设备，其中所述多个开关组件被配置成通过撤销启动所述多个晶体管中的所述第一晶体管的所述栅极与所述多个晶体管中的所述第二晶体管的所述栅极之间的电连接，选择所述模式为所述锁存器模式。
15.根据权利要求12所述的设备，其中所述放大器组件被配置成通过使用所述多个晶体管中的至少一些将所述状态存储于所述放大器组件中来锁存所述状态。
16.根据权利要求12所述的设备，其另外包括：
锁存电路，其被配置成与所述放大器组件的第一输出选择性地耦合并且存储所述状态，其中所述放大器组件被配置成至少部分地基于所述状态的所述确定，通过将所述状态提供到所述锁存电路来锁存所述状态。
17.根据权利要求11所述的设备，其中当所述多个开关组件被配置成选择所述模式为所述放大器模式时，所述放大器组件被配置成通过使用所述多个晶体管中的一组晶体管放大所述数字线的电压与预定电压之间的差来调整所述放大器电容器的所述电压，且其中当所述多个开关组件被配置成选择所述模式为所述锁存器模式时，所述放大器组件被配置成使用所述组晶体管中的至少一些锁存所述状态。
18.一种存储器装置，其包括：
存储器单元；
数字线，其被配置成与所述存储器单元选择性地耦合；
放大器组件，其被配置成与所述数字线选择性地耦合；
控制器：
在所述存储器单元的读取操作的第一部分期间，使所述放大器组件耦合到所述数字线；
在所述第一部分期间，使所述存储器单元的铁电电容器与所述数字线耦合以调整所述数字线上的电荷量；
在所述读取操作的所述第一部分之后，使所述放大器组件与所述数字线断开耦合；
至少部分地基于配置所述放大器组件中的多个开关组件，将所述放大器组件配置成在锁存器模式中操作；和
在所述放大器组件被配置成在所述锁存器模式中操作的情况下，致使锁存所述存储器单元的状态。
19.根据权利要求18所述的存储器装置，其另外包括：
放大器电容器，其与所述数字线耦合并且被配置成与所述放大器组件选择性地耦合，
其中所述控制器被配置成至少部分地基于将所述放大器组件的第一输入耦合到所述放大器电容器并且将所述放大器组件的第二输入耦合到第一电压源，将所述放大器组件配置成在所述锁存器模式中操作，且
其中所述控制器被配置成至少部分地基于在所述放大器组件被配置于所述锁存器模式中的情况下启动所述放大器组件，致使锁存所述状态。
20.根据权利要求19所述的存储器装置，其中所述放大器组件被配置成在所述放大器组件被配置于所述锁存器模式中的情况下，至少部分地基于所述放大器电容器的电压与所述第一电压源的电压的比较，确定所述状态。
21.根据权利要求18所述的存储器装置，其中所述控制器被进一步配置成：
在所述读取操作的第二部分期间，至少部分地基于配置所述放大器组件中的所述多个开关组件，将所述放大器组件配置成在放大器模式中操作；和
在所述读取操作的所述第二部分期间，在所述放大器组件在所述放大器模式中操作的情况下，使所述放大器组件的第一输入与第二电压源耦合并且使所述放大器组件的输出与所述数字线耦合以将所述数字线预充电到第一电压，
其中在所述读取操作的所述第一部分之前发生所述读取操作的所述第二部分。
22.根据权利要求18所述的存储器装置，其中所述控制器被进一步配置成：
在所述读取操作的所述第一部分期间：
使所述放大器组件的第一输入与第三电压源耦合；和
使所述放大器组件的第二输入与所述数字线耦合，
其中将所述放大器组件配置成在所述放大器模式中操作会将所述放大器组件配置成在读取操作的所述第一部分期间，放大所述第三电压源的电压与所述数字线的电压之间的差。
23.根据权利要求22所述的存储器装置，其中所述控制器至少部分地基于在所述放大器组件被配置于所述锁存器模式中的情况下启动所述放大器组件而致使锁存所述状态，所述锁存器模式将所述放大器组件配置成使用所述放大器组件中的多个晶体管锁存所述状态，且其中所述放大器组件被配置成使用所述多个晶体管中的至少一些放大所述第三电压源的所述电压与所述数字线的所述电压之间的所述差。
24.根据权利要求18所述的存储器装置，其中所述第一部分包括所述读取操作的信号产生部分。
25.根据权利要求21所述的存储器装置，其中所述第二部分包括所述读取操作的预充电部分。
CN201910308394.XA 2018-04-19 2019-04-17 具有较低偏移和增加的速度的感测放大器 Pending CN110390962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/957,790 US10446220B1 (en) 2018-04-19 2018-04-19 Sense amplifier with lower offset and increased speed
US15/957,790 2018-04-19

Publications (1)

Publication Number Publication Date
CN110390962A true CN110390962A (zh) 2019-10-29

Family

ID=68164936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910308394.XA Pending CN110390962A (zh) 2018-04-19 2019-04-17 具有较低偏移和增加的速度的感测放大器

Country Status (2)

Country Link
US (3) US10446220B1 (zh)
CN (1) CN110390962A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863052A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN113470705A (zh) * 2020-03-30 2021-10-01 长鑫存储技术有限公司 灵敏放大器、存储器和数据读出方法
US11869624B2 (en) 2020-07-27 2024-01-09 Changxin Memory Technologies, Inc. Sense amplifier, memory and method for controlling sense amplifier

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102300559B1 (ko) * 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10446220B1 (en) * 2018-04-19 2019-10-15 Micron Technology, Inc. Sense amplifier with lower offset and increased speed
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) * 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10650888B1 (en) * 2018-12-26 2020-05-12 Micron Technology, Inc. Tuning voltages in a read circuit
KR102279048B1 (ko) * 2020-04-06 2021-07-16 연세대학교 산학협력단 저항성 메모리용 고속 고안정성을 가진 혼합형 감지 증폭기
US11152049B1 (en) 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device
JP2022035525A (ja) 2020-08-21 2022-03-04 キオクシア株式会社 半導体記憶装置の動作条件の調整方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471106A (zh) * 2002-06-27 2004-01-28 ������������ʽ���� 读出电路
US20040032759A1 (en) * 2002-08-14 2004-02-19 Intel Corporation Memory device, circuits and methods for operating a memory device
CN1905062A (zh) * 2005-07-27 2007-01-31 精工爱普生株式会社 铁电存储装置
CN101061550A (zh) * 2004-09-23 2007-10-24 薄膜电子有限公司 读取方法和感测装置
JP2008112476A (ja) * 2006-10-02 2008-05-15 Seiko Epson Corp 強誘電体メモリ装置及びその駆動方法並びに電子機器
JP2008117492A (ja) * 2006-11-07 2008-05-22 Renesas Technology Corp 半導体装置
US20100091547A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270967A (en) * 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
US5294847A (en) * 1992-08-31 1994-03-15 Motorola, Inc. Latching sense amplifier
US7545694B2 (en) * 2006-08-16 2009-06-09 Cypress Semiconductor Corporation Sense amplifier with leakage testing and read debug capability
US7630257B2 (en) * 2006-10-04 2009-12-08 Texas Instruments Incorporated Methods and systems for accessing memory
US7848131B2 (en) * 2008-10-19 2010-12-07 Juhan Kim High speed ferroelectric random access memory
US8081500B2 (en) * 2009-03-31 2011-12-20 Ramtron International Corporation Method for mitigating imprint in a ferroelectric memory
JP5156069B2 (ja) * 2010-09-17 2013-03-06 株式会社東芝 強誘電体メモリ
US20120307545A1 (en) * 2011-06-01 2012-12-06 Texas Instruments Incorporated Interleaved Bit Line Architecture for 2T2C Ferroelectric Memories
US10762961B2 (en) * 2015-07-29 2020-09-01 Nantero, Inc. Resistive change element arrays using a reference line
US9881687B2 (en) * 2015-12-18 2018-01-30 Texas Instruments Incorporated Self-latch sense timing in a one-time-programmable memory architecture
US10446220B1 (en) * 2018-04-19 2019-10-15 Micron Technology, Inc. Sense amplifier with lower offset and increased speed

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1471106A (zh) * 2002-06-27 2004-01-28 ������������ʽ���� 读出电路
US20040032759A1 (en) * 2002-08-14 2004-02-19 Intel Corporation Memory device, circuits and methods for operating a memory device
CN101061550A (zh) * 2004-09-23 2007-10-24 薄膜电子有限公司 读取方法和感测装置
CN1905062A (zh) * 2005-07-27 2007-01-31 精工爱普生株式会社 铁电存储装置
JP2008112476A (ja) * 2006-10-02 2008-05-15 Seiko Epson Corp 強誘電体メモリ装置及びその駆動方法並びに電子機器
JP2008117492A (ja) * 2006-11-07 2008-05-22 Renesas Technology Corp 半導体装置
US20100091547A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113470705A (zh) * 2020-03-30 2021-10-01 长鑫存储技术有限公司 灵敏放大器、存储器和数据读出方法
CN111863052A (zh) * 2020-07-27 2020-10-30 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
CN111863052B (zh) * 2020-07-27 2022-11-01 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法
US11869624B2 (en) 2020-07-27 2024-01-09 Changxin Memory Technologies, Inc. Sense amplifier, memory and method for controlling sense amplifier

Also Published As

Publication number Publication date
US10446220B1 (en) 2019-10-15
US11322196B2 (en) 2022-05-03
US10839891B2 (en) 2020-11-17
US20210110863A1 (en) 2021-04-15
US20200035292A1 (en) 2020-01-30
US20190325941A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
CN110390962A (zh) 具有较低偏移和增加的速度的感测放大器
CN111052242B (zh) 外围填充和局部电容
CN111684526B (zh) 具有耦合电容的自我参考感测方案
CN109407816B (zh) 电子存储器设备及用于存取存储器单元的方法
KR102408216B1 (ko) 가변 필터 커패시턴스
CN110959176B (zh) 用于存储器装置中的锁存的偏移消除
CN109273038B (zh) 电子存储器设备和用于存取存储器单元的方法
US10937487B2 (en) Differential amplifier schemes for sensing memory cells
CN110880338A (zh) 基于源极跟随器的感测方案
CN110277118A (zh) 用于消除存储器单元变化的技术及装置
CN111108563A (zh) 自参考存储器装置
CN110021317A (zh) 用于单板配置和存储器阵列操作的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191029

WD01 Invention patent application deemed withdrawn after publication