CN110959176B - 用于存储器装置中的锁存的偏移消除 - Google Patents

Abstract

本申请是针对用于存储器装置中的锁存的偏移消除。存储器装置可包含包括第一和第二晶体管的感测组件。在某些情况下，存储器装置可进一步包含耦合到所述第一晶体管的第一电容器和耦合到所述第二晶体管的第二电容器，以及耦合在电压源与所述第一电容器和所述第二电容器之间的第一开关组件。举例来说，可激活所述第一开关组件，可将参考电压施加到所述感测组件，且接着可解除激活所述第一开关组件。在一些实例中，可跨越所述第一和第二电容器两者测量电压偏移。

Description

用于存储器装置中的锁存的偏移消除

交叉参考

本专利申请要求维梅尔卡蒂(Vimercati)于2018年7月18日提交的标题为“用于存储器装置中的锁存的偏移消除(OFFSET CANCELLATION FOR LATCHING IN A MEMORYDEVICE)”的第PCT/US2018/042584号PCT申请的优先权，所述PCT申请要求维梅尔卡蒂于2017年7月20日提交的标题为“用于存储器装置中的锁存的偏移消除(OffsetCancellation for Latching in a Memory Device)”的第15/655,644号美国专利申请的优先权，这些文献中的每一个转让给本受让人且每一个以全文引用的方式明确地并入本文中。

技术领域

技术领域涉及用于存储器装置中的锁存的偏移消除。

背景技术

下文大体上涉及操作存储器阵列，且更确切地说涉及用于存储器装置中的锁存的偏移消除。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常表示为逻辑“1”或逻辑“0”。在其它系统中，可存储两个以上状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(random accessmemory，RAM)、只读存储器(read only memory，ROM)、动态RAM(dynamic RAM，DRAM)、同步动态RAM(synchronous dynamic RAM，SDRAM)、铁电RAM(ferroelectric RAM，FeRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、快闪存储器、相变存储器(phasechange memory，PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM等非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM等易失性存储器装置除非被外部电源周期性地刷新，否则可能随时间推移而丢失其存储状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性特性。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。在一些存储器装置中，到存储器单元的感测组件的输入节点之间可能存在电压差异。此电压差异可能导致耦合到感测组件的电容器之间的电压偏移。在某些情况下，电压差异可能导致来自电容器的电流泄漏和所存储信息丢失。在一些实例中，电压偏移还可能减少存储器单元中的存取操作期间产生的信号。

发明内容

描述一种装置。在一些实例中，所述装置可用于操作存储器阵列。在一些实例中，所述装置可包含感测组件，其与存储器阵列和第一电压源成电子连通，其中所述感测组件包括第一晶体管和第二晶体管。在一些实例中，所述装置可包含第一电容器，其经由第一节点耦合到所述第一晶体管。在一些实例中，所述装置可包含第二电容器，其经由第二节点耦合到所述第二晶体管。在一些实例中，所述装置可包含第一开关组件，其经由第三节点耦合在第二电压源与所述第一电容器和所述第二电容器之间。

描述一种系统。在一些实例中，所述系统可包含存储器阵列、被配置成将数据传递到所述存储器阵列的控制器，和/或被配置成处理来自所述控制器的信号的处理器。在一些实例中，所述存储器阵列可进一步包含：感测组件，其与存储器阵列和第一电压源成电子连通，其中所述感测组件包括第一晶体管和第二晶体管；第一电容器，其经由第一节点耦合到所述第一晶体管；第二电容器，其经由第二节点耦合到所述第二晶体管；以及第一开关组件，其经由第三节点耦合在第二电压源与所述第一电容器和所述第二电容器之间。

描述一种用于操作存储器阵列的方法。在一些实例中，所述存储器阵列可包含：激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；在激活所述第一开关组件之后将参考电压施加到感测组件，其中所述感测组件耦合到所述第一电容器和所述第二电容器；在将所述参考电压施加到所述感测组件之后解除激活所述第一开关组件；以及测量跨越所述第一电容器和所述第二电容器两者的电压偏移。

描述一种设备。在一些实例中，所述设备可包含：存储器阵列中的铁电存储器单元；晶体管，其耦合到所述铁电存储器单元；以及存储器控制器，其与所述铁电存储器单元成电子连通。在一些实例中，所述存储器控制器可操作以：起始激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；在激活所述第一开关组件之后起始将参考电压施加到感测组件，其中所述感测组件耦合到所述第一电容器和所述第二电容器；在将所述参考电压施加到所述感测组件之后起始解除激活所述第一开关组件；以及起始测量跨越所述第一电容器和所述第二电容器两者的电压偏移。

描述一种设备。在一些实例中，所述设备可包含：用于起始激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件的构件；用于在激活所述第一开关组件之后起始将参考电压施加到感测组件的构件，其中所述感测组件耦合到所述第一电容器和所述第二电容器；用于在将所述参考电压施加到所述感测组件之后起始解除激活所述第一开关组件的构件；以及用于起始测量跨越所述第一电容器和所述第二电容器两者的电压偏移的构件。

附图说明

图1示出根据本公开的实施例支持存储器装置中的偏移消除的存储器阵列的实例。

图2示出根据本公开的实施例支持存储器装置中的偏移消除的实例电路。

图3示出根据本公开的实施例支持存储器装置中的偏移消除的铁电存储器单元的磁滞曲线的非线性电学性质的实例。

图4示出根据本公开的实施例支持存储器装置中的偏移消除的实例电路。

图5示出根据本公开的实施例支持存储器装置中的偏移消除的时序图的实例。

图6示出根据本公开的实施例支持存储器装置中的偏移消除的时序图的实例。

图7-8展示根据本公开的实施例支持存储器装置中的偏移消除的装置的框图。

图9展示根据本公开的实施例包含支持存储器装置中的偏移消除的装置的系统的图式。

图10展示流程图，其示出根据本公开的实施例用于存储器装置中的偏移消除的方法。

具体实施方式

在某些情况下，感测组件的输入节点之间可能存在电压差。因此，跨越感测组件的电压差无法与感测组件的晶体管隔离。也就是说，感测组件内的第一和第二晶体管的栅极电压可汲取来自存储器单元的不同电流。在某些情况下，第一和第二电容器可实施在感测组件的输入节点之间。即使感测组件内的第一和第二晶体管的电压匹配，归因于耦合到感测组件的外部晶体管之间的电压差异，也可能跨越第一和第二电容器产生电压。举例来说，感测组件的输入节点之间的电压差可与感测组件的第一和第二晶体管的电压差异不相关，且与耦合到感测组件的外部晶体管之间的电压差异相关。

偏移消除技术可用于减小电压偏移(例如，电压差异)对感测组件的影响且用于实现更精确的存取操作。在某些情况下，可与信号产生并行来执行偏移消除，而不会影响存储器装置的性能。为了减小电压偏移，第一和第二电容器可分别耦合到感测组件的第一晶体管和第二晶体管。此外，开关组件可实施在第一和第二电容器之间以将第一和第二电容器连接到电压源。举例来说，可通过耦合第一和第二电容器之间的开关组件以将电压供应到感测组件(这在某些情况下减小电压偏移)来减小电压偏移。

在某些情况下，跨越第一和第二电容器的电压可与感测组件的第一和第二晶体管两者之间的电压差成比例。因此，跨越第一和第二电容器两者的电压不会受开关组件的差异电压影响，这可实现更精确的存取操作。

可应用偏移消除技术来减小感测组件内的两个晶体管之间的电压偏移。如果存储器装置的总面积和消耗低于增加导致电压差异的存储器装置的区域，则偏移消除技术可以是有效的。在某些情况下，归因于高电压装置的使用，可使用替代的偏移消除技术的FeRAM装置不能实现与DRAM装置相同的结果或效力。

下文在图1的上下文中进一步描述上文所介绍的本公开的特征。接着针对图2-7描述特定实例。通过涉及用于存储器装置中的锁存的偏移消除的设备图、系统图和流程图进一步说明且参考这些图描述本公开的这些和其它特征。

图1示出根据本公开的各种实施例支持存储器装置中的偏移消除的存储器阵列100的实例。存储器阵列100还可被称作电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储两个状态，标示为逻辑0和逻辑1。在一些情况下，存储器单元105经配置以存储多于两个逻辑状态。存储器单元105可在电容器中存储表示可编程状态的电荷；例如带电和不带电电容器可分别表示两个逻辑状态。DRAM架构可通常使用此设计，且所用的电容器可包含具有线性或顺电性电极化特性的电介质材料作为绝缘体。相比之下，铁电存储器单元可包含具有铁电体作为绝缘材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化特性；下文论述铁电存储器单元105的一些细节和优点。

可通过激活或选择存取线110和数字线115来对存储器单元105执行例如读取和写入等操作。存取线110还可称为字线110，且位线115还可称为数字线115。对字线和位线或其类似物的引用可互换，而不影响理解或操作。激活或选择字线110或数字线115可包含将电压施加到相应线。字线110和数字线115可由例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等)、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物等导电材料制成。

根据图1的实例，存储器单元105的每个行连接到单个字线110，且存储器单元105的每个列连接到单个数字线115。通过激活一个字线110和一个数字线115(例如，将电压施加到字线110或数字线115)，可在其交叉点处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的交叉点可称为存储器单元的地址。在一些实例中，可从与一或多个其它组件成电子连通的存储器单元105读取逻辑状态。在一些实例中，可基于测量跨越第一和第二电容器两者的电压偏移从与第一电容器和第二电容器(图1中未图示)成电子连通的存储器单元读取逻辑状态。

在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可连接到选择组件且可控制选择组件。举例来说，选择组件可为晶体管，且字线110可连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。可随后存取数字线以读取或写入存储器单元105。

可通过行解码器120和列解码器130控制存取存储器单元105。举例来说，行解码器120可从存储器控制器140接收行地址且基于所接收行地址激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。举例来说，存储器阵列100可包含标记为WL_1至WL_M的多个字线110，以及标记为DL_1至DL_N的多个数字线115，其中M和N取决于阵列大小。因此，通过激活字线110和数字线115，例如WL_2和DL_3，可存取其交叉点处的存储器单元105。

在存取之后，存储器单元105可由感测组件125进行读取或感测以确定存储器单元105的存储状态。举例来说，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应的数字线115上。铁电电容器的放电可由对铁电电容器的偏置或对铁电电容器施加电压引起。放电可引起数字线115的电压的变化，感测组件125可比较所述电压与参考电压(未展示)以便确定存储器单元105的存储状态。举例来说，如果数字线115具有比参考电压高的电压，那么感测组件125可确定存储器单元105中的存储状态是逻辑1，且反之亦然。感测组件125可包含各种晶体管或放大器，以便检测和放大信号中的差异，这可被称作锁存。存储器单元105的检测到的逻辑状态可随后作为输出135经由列解码器130输出。在一些状况下，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或者与列解码器130或行解码器120成电子连通。在一些实例中，感测组件125可耦合到第一电容器和第二电容器。

可通过类似地激活相关字线110和数字线115来设定或写入存储器单元105，即，可将逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受将写入到存储器单元105的数据，例如输入/输出135。可通过跨越铁电电容器施加电压而对铁电存储器单元105进行写入。下文更详细地论述此过程。

在一些存储器架构中，存取存储器单元105可能使所存储逻辑状态降级或损坏，且可执行重新写入或刷新操作以对存储器单元105返回原始逻辑状态。在DRAM中，举例来说，电容器可在感测操作期间部分或完全地放电，从而破坏所存储逻辑状态。因此，可在感测操作之后重新写入逻辑状态。另外，激活单个字线110可能导致行中的所有存储器单元放电；因此，可能需要重新写入行中的若干或所有存储器单元105。

包含DRAM的一些存储器架构除非被外部电源周期性地刷新，否则可能随时间推移而丢失其存储状态。举例来说，带电电容器可能会随时间推移通过漏电流而放电，从而使得所存储信息丢失。这些所谓的易失性存储器装置的刷新速率可能相对高，例如对于DRAM阵列每秒几十次刷新操作，这可能导致显著的功率消耗。随着存储器阵列越来越大，增大的功率消耗可能会抑制存储器阵列的部署或操作(例如，电力供应、热量产生、材料限制等)，尤其是对于依赖于例如电池等有限电源的移动装置。如下文所论述，铁电存储器单元105可具有可得到相对于其它存储器架构改进的性能的有益性质。

存储器控制器140可经由例如行解码器120、列解码器130和感测组件125等各种组件控制存储器单元105的操作(例如，读取、写入、重新写入、刷新、放电等)。在一些状况下，行解码器120、列解码器130和感测组件125中的一或多个可与存储器控制器140协同定位。存储器控制器140可产生行和列地址信号，以便激活所要字线110和数字线115。存储器控制器140还可产生和控制在存储器阵列100的操作期间使用的各种电压或电流。举例来说，其可在存取一或多个存储器单元105之后将放电电压施加到字线110或数字线115。一般来说，本文所论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，且可针对所论述的在操作存储器阵列100的过程中的各种操作而不同。此外，存储器阵列100内的一个、多个或所有存储器单元105可同时存取；例如存储器阵列100的多个或所有单元可在复位操作期间同时存取，在所述复位操作中，所有存储器单元105或存储器单元105的群组被设定为单个逻辑状态。

图2示出根据本公开的各种实施例支持存储器装置中的偏移消除的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a和感测组件125-a，其可分别为参考图1所描述的存储器单元105、字线110、数字线115和感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如具有第一板(单元板230)和第二板(单元底部215)的电容器205。单元板230和单元底部215可通过位于其间的铁电材料电容耦合。单元板230和单元底部215的定向可在不改变存储器单元105-a的操作的情况下翻转。电路200还包含选择组件220和参考线225。可经由板线210存取单元板230，且可经由数字线115-a存取单元底部215。如上文所描述，可通过充电或放电电容器205来存储各种状态。

可通过操作电路200中表示的各种元件来读取或感测电容器205的存储状态。电容器205可与数字线115-a成电子连通。举例来说，当选择组件220被解除激活时电容器205可与数字线115-a隔离，且当选择组件220被激活时电容器205可连接到数字线115-a。激活选择组件220可称为选择存储器单元105-a。在一些情况下，选择组件220为晶体管，且通过将电压施加到晶体管栅极来控制其操作，其中电压量值大于晶体管的阈值量值。字线110-a可激活选择组件220；举例来说，施加到字线110-a的电压施加到晶体管栅极，从而将电容器205与数字线115-a连接。

在其它实例中，可切换选择组件220与电容器205的位置，使得选择组件220连接于板线210与单元板230之间，且使得电容器205在数字线115-a与选择组件220的另一端子之间。在此实施例中，选择组件220可保持通过电容器205与数字线115-a成电子连通。此配置可与用于读取和写入操作的替代时序和偏置相关联。

由于电容器205的板之间存在铁电材料且如下文更详细地论述，电容器205在连接到数字线115-a之后可能并不放电。在一个方案中，为了感测由铁电电容器205存储的逻辑状态，可偏置字线110-a以选择存储器单元105-a且可将电压施加于板线210。在一些情况下，将数字线115-a虚拟地接地且接着与虚拟接地隔离，这可称为“浮动”，然后偏置板线210和字线110-a。偏置板线210可导致跨越电容器205的电压差(例如，板线210电压减去数字线115-a电压)。所述电压差可产生电容器205上的存储电荷的改变，其中存储电荷的改变的量值可取决于电容器205的初始状态，例如初始状态存储逻辑1还是逻辑0。这可基于存储在电容器205上的电荷而导致数字线115-a的电压的改变。通过改变到单元板230的电压来操作存储器单元105-a可被称作“移动单元板”。

数字线115-a的电压改变可取决于其本征电容。即，在电荷流动通过数字线115-a时，一些有限电荷可存储于数字线115-a中且所得电压取决于本征电容。本征电容可取决于数字线115-a的物理特性，包含尺寸。数字线115-a可连接许多存储器单元105，因此数字线115-a可具有导致不可忽略的电容(例如，皮法(pF)的数量级)的长度。数字线115-a的所得电压接着可通过感测组件125-a与参考(例如，参考线225的电压)进行比较以便确定存储器单元105-a中的所存储逻辑状态。可以使用其它感测过程。

感测组件125-a可包含用以检测和放大信号差异的各种晶体管或放大器，其可被称作锁存。感测组件125-a可包含感测放大器，其接收且比较数字线115-a和参考线225的电压，所述参考线可为参考电压。感测放大器输出可基于所述比较而驱动到较高(例如，正)或较低(例如，负或接地)供应电压。举例来说，如果数字线115-a具有比参考线225高的电压，那么可将感测放大器输出驱动到正供应电压。在一些情况下，感测放大器可另外将数字线115-a驱动到供应电压。感测组件125-a接着可锁存感测放大器的输出和/或数字线115-a的电压，其可用于确定存储器单元105-a中的存储状态，例如逻辑1。或者，如果数字线115-a具有与参考信号225相比较低的电压，那么可以将感测放大器输出驱动到负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的存储状态，例如逻辑0。参考图1，存储器单元105-a的经锁存的逻辑状态可随后被输出，例如，通过列解码器130作为输出135。

为了对存储器单元105-a进行写入，可跨越电容器205施加电压。可以使用各种方法。在一个实例中，可通过字线110-a激活选择组件220，以便将电容器205电连接到数字线115-a。可通过控制单元板230(通过板线210)和单元底部215(通过数字线115-a)的电压跨越电容器205施加电压。为了写入逻辑0，单元板230可取高，即，可将正电压施加于板线210，且单元底部215可取低，例如虚拟地接地或将负电压施加到数字线115-a。执行相反过程来写入逻辑1，其中单元板230取低且单元底部215取高。

电路200还可包含电容器235-a、电容器235-b和开关组件240。在某些情况下，感测组件125-a可耦合到电容器235-a和电容器235-b。电容器235-a和电容器235-b可耦合到开关组件240。在某些情况下，开关组件240可以是或包含nMOS晶体管。举例来说，开关组件240可将电压供应到感测组件125-a，且电容器235-a和235-b可定位于开关组件240和感测组件125-a之间。如本文所描述，存储在电容器235-a和235-b中的电荷可取决于跨越感测组件125-a的阈值电压。在某些情况下，跨越电容器235-a和235-b两者的电压可与跨越感测组件125-a的电压差成比例。在某些情况下，可确定跨越电容器235-a和235-b两者的电压偏移。举例来说，可测量跨越电容器235-a和235-b两者的电压偏移。在一些实例中，可通过将电容器235-a、电容器235-b和开关组件240耦合到感测组件125-a来减小电压偏移。举例来说，可通过在电容器235-a和235-b之间耦合开关组件240以将电压供应到感测组件125-a来减小电压偏移，这在某些状况下减小电压偏移并实现更精确的存取操作。

图3示出根据本公开的各种实施例操作的铁电存储器单元的磁滞曲线300-a和300-b的非线性电学性质的实例。磁滞曲线300-a和300-b分别说明实例铁电存储器单元写入和读取过程。磁滞曲线300-a和300-b描绘随电压差V变化的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。

铁电材料表征为自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化会在铁电材料表面处带来净电荷且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的界面处。因为电极化可在不存在外部施加电场的情况下维持相对较长时间，甚至无限期地维持，所以与例如DRAM阵列中采用的电容器相比，电荷泄漏可明显降低。此可减少执行如上文对一些DRAM架构所描述的刷新操作的需要。

可从电容器的单个端子的角度理解磁滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，那么正电荷在端子处累积。同样，如果铁电材料具有正极化，那么负电荷在端子处累积。另外，应理解，磁滞曲线300-a和300-b中的电压表示跨电容器的电压差且是方向性的。举例来说，可通过将正电压施加到相关端子(例如，单元板230)且维持第二端子(例如，单元底部215)处于接地(或近似零伏(0V))来实现正电压可通过维持相关端子处于接地且将正电压施加到第二端子来施加负电压，即，可施加正电压以使相关端子负极化。类似地，可将两个正电压、两个负电压或正和负电压的任何组合施加到适当的电容器端子以产生磁滞曲线300-a和300-b中所展示的电压差。

如磁滞曲线300-a中所描绘，铁电材料可在零电压差的情况下维持正极化或负极化，从而产生两个可能带电状态：电荷状态305和电荷状态310。根据图3的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中，可反转相应电荷状态的逻辑值以适应用于操作存储器单元的其它方案。

可通过施加电压来控制铁电材料的电极化且因此控制电容器端子上的电荷，从而将逻辑0或1写入到存储器单元。举例来说，跨越电容器施加净正电压315使得电荷累积，直到达到电荷状态305-a为止。在移除电压315之后，电荷状态305-a遵循路径320，直到其在零电压下达到电荷状态305为止。类似地，通过施加净负电压325写入电荷状态310，这样导致电荷状态310-a。在移除负电压325之后，电荷状态310-a遵循路径330，直到其在零电压处达到电荷状态310为止。电荷状态305-a和310-a还可被称作剩余极化(Pr)值，即，在移除外部偏置(例如，电压)之后剩余的极化(或电荷)。矫顽电压(coercivevoltage)是电荷(或极化)为零时的电压。

为了读取或感测铁电电容器的存储状态，可跨电容器施加电压。作为响应，存储电荷Q改变，且改变程度取决于初始电荷状态，即，最终存储电荷(Q)取决于是否初始地存储电荷状态305-b或310-b。举例来说，磁滞曲线300-b说明两个可能的存储电荷状态305-b和310-b。可如参看图2所论述跨电容器施加电压335。在其它情况下，可将固定电压施加到单元板，且尽管描绘为正电压，但电压335可以是负的。响应于电压335，电荷状态305-b可遵循路径340。同样，如果最初存储电荷状态310-b，则其遵循路径345。电荷状态305-c和电荷状态310-c的最终位置取决于数个因素，包含特定感测方案和电路。

在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本征电容而上升。因此，在感测组件处测得的电压可能不等于电压335，而是实际上可取决于数字线的电压。因此，最终电荷状态305-c和310-c在磁滞曲线300-b上的位置可取决于数字线的电容，且可通过负载线分析进行确定，即可相对于数字线电容限定电荷状态305-c和310-c。因此，电容器的电压，电压350或电压355，可以是不同的，且可取决于电容器的初始状态。

通过比较数字线电压与参考电压，可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差，即，(电压335-电压350)或(电压335-电压355)。可产生参考电压以使得其量值在两个可能的数字线电压的两个可能的电压之间，以便确定所存储逻辑状态，即，数字线电压是否高于或低于参考电压。举例来说，参考电压可以是所述两个量(电压335-电压350)和(电压335-电压355)的平均值。在通过感测组件比较后，感测到的数字线电压可确定为比参考电压高或低，且可确定铁电存储器单元的所存储逻辑值(即，逻辑0或1)。

如上文所论述，读取并不使用铁电电容器的存储器单元可能使所存储的逻辑状态降级或损坏。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储电荷状态305-b，那么在读取操作期间电荷状态可遵循路径340到电荷状态305-c，且在移除电压335之后，电荷状态可通过在相反的方向上遵循路径340而返回到初始电荷状态305-b。

图4展示根据本公开的各种实施例支持存储器装置中的偏移消除的实例电路400。在一些实例中，电路400可为产生偏移电压的存储器阵列的一部分。在某些情况下，电路400可以是参考图2的电路200的一部分或实例。电路400可包含若干组件，其状态(例如，其被激活还是解除激活)在本文中描述。电路400中展示的组件的状态可使用在写入或读取电路400之前发生的一或多个感测操作感测到。

电路400可包含感测组件405、电容器410-a和410-b、开关组件415-a到415-g、参考电压组件420-a和420-b，以及电压源425-a到425-e。感测组件405可以是参考图1所描述的感测组件125的实施例的实例。电容器410和开关组件415可以是如参看图2所描述的电容器235和开关组件240的实施例的实例。

电路400可包含感测组件405。感测组件405可表示经由节点430-a和电压源425-a(例如，第一电压源)与铁电存储器阵列成电子连通的感测组件405。感测组件405可包含晶体管435-a(例如，第一晶体管)、晶体管435-b(例如，第二晶体管)、晶体管435-c和晶体管435-d。在一些实例中，晶体管435-a和435-b可以是nMOS晶体管的实例。在一些实例中，晶体管435-c和晶体管435-d可以是pMOS晶体管的实例。在一些实例中，感测组件405可包含经由节点430-c到430-f连接的交叉耦合的nMOS晶体管和pMOS晶体管对。

电路400可包含若干开关组件415-a到415-g。在某些情况下，开关组件415可以是晶体管的实例或可包含晶体管。在一些实例中，开关组件415可以是开关的实例或可包含开关。尽管参考晶体管或开关描述，但本文中所描述的技术可使用其它类型的组件实施。此外，所使用的晶体管的类型可变化。每一开关组件可通过控制开关组件的栅极处施加的电压来激活(例如，接通)。举例来说，可通过以下操作激活开关组件415-a(例如，第一开关组件)：将信号施加到开关组件415-a的栅极，且接着经由开关组件415-a传递由电压源425-b(例如，第二电压源)供应的电压(其可在某些状况下为正电压)，且可通过以下操作激活开关组件415-b(例如，第二开关组件)：将信号施加到开关组件415-b的栅极，且接着经由开关组件415-b传递由参考电压组件420-a(例如，第一参考电压组件)供应的电压(其可在某些状况下为参考电压)。由电压源供应的电压可满足阈值电压要求来接通相应开关组件。在某些情况下，控制器可协调电压到电路400中的开关组件的施加。

开关组件415可表示经由节点430-g(例如，第三节点)耦合在电压源425-b与电容器410-a(例如，第一电容器)和电容器410-b(例如，第二电容器)之间的开关组件415-a。在某些情况下，开关组件415-a可以是或可包含nMOS晶体管。在某些情况下，开关组件415-c(例如，第三开关组件)可耦合到参考电压组件420-b(例如，第二参考电压组件)。在某些情况下，开关组件415-c可以是或包含隔离参考装置组件。开关组件415-d(例如，第四开关组件)可经由节点430-h(例如，第一节点)耦合到电容器410-a。在某些情况下，开关组件415-d可以是或包含nMOS晶体管。开关组件415-e(例如，第五开关组件)可经由节点430-ⅰ(例如，第二节点)耦合到电容器410-b。在某些情况下，开关组件415-e可以是或包含nMOS晶体管。开关组件415-f(例如，第六开关组件)可耦合到晶体管435-a和晶体管435-b。在某些情况下，开关组件415-f可以是或包含pMOS晶体管。

在某些情况下，一或多个电压源可用于控制开关组件的栅极处施加的电压(例如，每一开关组件的栅极可例如经由有线连接而连接到电压供应)。当被激活时，开关组件可使得电流能够在两个组件之间流动；当被解除激活时，开关组件可防止电流在两个组件之间流动。电压源425-a可将正电压(例如，1.6V)的电压供应到开关组件415-f。在一些实例中，电压源425-b可将正电压(例如，1.2V)供应到开关组件415-a，或电压源425-c可将接地电压(例如，0V)供应到开关组件415-a。电压源425-d和425-e可分别将接地电压供应到开关组件415-d和415-e。在某些情况下，参考电压组件420-a和420-b可分别将参考电压供应到开关组件415-b和415-c。节点430-a可将来自存储器阵列的信号施加到开关组件415-g。施加到电路400的开关组件的栅极的电压可由控制器控制，且可由相同或不同电压源供应。每一开关组件的源极可连接到(例如，电子连通或硬接线到)正电压源(例如，电压源425-b)或虚拟接地参考源(例如，电压源425-c)。

参考电压组件420-a可经由节点430-e耦合到感测组件405的晶体管435-a。在某些情况下，参考电压组件420-a可包含开关组件415-b。开关组件415-b可以是均衡装置组件的实例。参考电压组件420-b可经由430-c耦合到感测组件405的晶体管435-b。参考电压组件420-b可包含开关组件415-c。开关组件415-c可以是隔离参考装置组件的实例。

电路400还可包含与感测组件405成电子连通的电容器410-a和410-b(例如，电介质电容器、铁电电容器)。尽管参考离散电容器描述，但在某些状况下来自存储器单元的电荷可使用晶体管435-a和晶体管435-b之间的导电线的本征电容存储在节点430-h和430-i(例如，第一节点和第二节点)处。在一些实例中，电荷可使用第一开关组件和感测组件405之间的导电线的本征电容存储在节点430-g处。

电容器410-a可经由节点430-h耦合到晶体管435-a。在一些实例中，可在节点430-h处确定电压，所述电压可取决于晶体管435-a的阈值电压。举例来说，可在节点430-h处测量电压。电容器410-b可经由节点430-ⅰ耦合到晶体管435-b。在一些实例中，可在节点430-ⅰ处确定电压，所述电压可取决于晶体管435-b的阈值电压。举例来说，可在节点430-ⅰ处测量电压。在某些情况下，电容器410-a可定位于节点430-h和节点430-g之间，且电容器410-b可定位于节点430-ⅰ和节点430-g之间。

如本文所描述，电路400可经历预充电操作。在预充电操作期间，通过激活和解除激活特定组件，节点430-h和430-ⅰ处的电压可减小到零。举例来说，通过激活开关组件415-a并激活开关组件415-d以将节点430-h连接到接地，节点430-h可预充电到0V。举例来说，开关组件415-a可耦合到电压源425-c来供应接地电压(例如，0V)。在一些实例中，通过激活开关组件415-a并激活开关组件415-e以将节点430-ⅰ连接到接地，节点430-ⅰ也可预充电到0V。举例来说，开关组件415-e可耦合到电压源425-e来供应接地电压(例如，0V)。类似地，通过激活到电压源425-b的开关组件415-a，节点430-g可预充电到1.2V。在某些情况下，节点430-a和电压源425-a可各自分别通过解除激活开关组件415-g和开关组件415-f而与感测组件405隔离。电路400中描绘的预充电操作可促进产生可用于调整偏移电压的电压。

如本文所描述，电路400可经历感测操作。在感测操作期间，通过激活开关组件415-b和415-c，节点430-h和节点430-ⅰ可充电到参考电压(例如，2.3V)。也就是说，节点430-h和节点430-ⅰ的电压可基于解除激活开关组件415-a而增加到预充电电压(例如，0V)和参考电压(例如，2.3V)之间的电压。在某些情况下，通过激活耦合到电压源425-b的开关组件415-a，节点430-g可充电到正电压(例如，1.2V)。

在某些情况下，节点430-h的电压可取决于晶体管435-a的阈值电压。类似地，节点430-ⅰ的电压可取决于晶体管435-b的阈值电压。也就是说，存储在电容器410-a中的电荷可取决于感测组件405的晶体管435-a的阈值电压。在一些实例中，存储在电容器410-b中的电荷可取决于感测组件405的晶体管435-b的阈值电压。在某些情况下，跨越电容器410-a和410-b两者的电压可与感测组件405的晶体管435-a和435-b两者之间的电压差成比例。因此，跨越电容器410-a和410-b两者的电压不会受到开关组件415-a、415-d和415-e的差异电压的影响，这可实现更精确的存取操作。在某些情况下，感测组件405的晶体管435-a和晶体管435-b之间可存在电压差异。为了减小晶体管435-a和晶体管435-b之间的电压差异，电容器410-a和电容器410-b可耦合到感测组件405。

如本文所描述，在一些实例中，电路400可经历放大操作以在感测组件405上构建信号。在放大操作期间，开关组件415-g和415-c可被激活以将来自存储器阵列的信号和来自参考电压组件420-b的参考电压供应到感测组件405。节点430-a和参考电压组件420-b接着可分别通过解除激活开关组件415-g和415-c而与感测组件405隔离。在某些情况下，通过激活连接到电压源425-c的开关组件415-a，节点430-g可充电到0V。举例来说，激活开关组件415-a可减小节点430-h、430-ⅰ和430-g的电压，且可以允许电流流动穿过晶体管435-a和晶体管435-b。为了完成放大过程，接着可激活开关组件415-d和415-e。在某些情况下，开关组件415-f可被激活以将数据锁存在感测组件405中并将数据存储在锁存器中。

图5示出根据本公开的各种实施例支持存储器装置中的偏移消除的感测操作期间的时序图500的实例。时序图500包含轴线505上表示的电压和轴线510上表示的时间，且时序图500描绘电路400的第一逻辑状态的示例性感测操作(例如，感测“1”)。

施加到电路400的各种组件的电压表示为时序图500上的时间的函数。举例来说，时序图500包含电压Vref、V1、V2和V0。在一些实例中，Vref可为2.3V，V1可为1.6V，V2可为1.2V，且V0可为0V。电路400的各个节点的电压还表示为时序图500上的时间的函数。举例来说，时序图包含可对应于节点430-h处的电压的电压515-a、可对应于节点430-ⅰ处的电压的电压515-b，以及可对应于节点430-g处的电压的电压515-c。时序图500还可包含可对应于节点430-b处的电压的电压515-d，和可对应于节点430-c处的电压的电压515-e。在一些实例中，信号电压520可为经由节点430-a从存储器阵列供应的信号的电压的实例。参考电压525可以是施加到感测组件的参考电压的实例。在一些实例中，为了便于理解，电压可展示为在时序图500中彼此偏移，但这些电压可在至少某一时间长度期间以其它方式重叠或为相同的。时序图500还描绘各种开关组件的电压。在一些实例中，信号(例如，SA_N1)可被供应给开关组件415-a的栅极。在一些实例中，信号(例如，ISO)可被供应给开关组件415-g的栅极。在某些情况下，信号(例如，SA_N2)可被供应给开关组件415-d和415-e的栅极。在一些其它实例中，信号(例如，SA_P)可被供应给开关组件415-f的栅极。

感测操作可包含激活和解除激活电路400中的一或多个开关组件。举例来说，在时间t1处，参考电压525可施加到感测组件且在Vref施加到感测组件时增加。也就是说，节点430-b和430-c的电压可为参考电压。在时间t2处，可通过将激活信号SA_N1施加到开关组件415-a而在节点430-g和电压源425-b之间建立导电路径。因此，电压515-a和515-b可分别归因于跨越感测组件405的晶体管435-a和435-b的电流流动而减小。类似地，电压515-c可基于信号SA_N1减小到V2。在一些实例中，参考电压525和电压515-a之间的差可对应于晶体管435-a的阈值电压(例如，如箭头530-a描绘)。类似地，参考电压525和电压515-b之间的差可对应于晶体管435-b的阈值电压(例如，如箭头530-b描绘)。在某些情况下，晶体管435-a和435-b的相应阈值电压可归因于过程变化而不同。此外，在时间t3处，信号SA_N1可与节点430-g隔离(即，解除激活开关组件415-a)。为了放大穿过感测组件405的信号，可通过在时间t4处供应信号ISO以将存储器阵列连接到感测组件来引入信号电压520。因此，电压515-d可增加到信号电压520。

在一些实例中，放大操作可包含供应激活信号和解除激活信号SA_N1和SA_N2。在某些情况下，信号SA_N1可在时间t6处被供应给开关组件415-a。也就是说，V0可被供应给节点430-g。因此，电压515-a、515-b和515-c可减小。为了完成信号的放大，信号SA_N2可在时间t7处将V0供应到节点430-h和节点430-ⅰ。因此，电压515-a、515-b和515-c可减小到V0。在某些情况下，箭头530-c、530-d和530-e可对应于跨越感测组件405的信号的放大。因此，当感测组件405可包含高信号时，箭头530-c、530-d和530-e可对应于放大信号。在某些情况下，节点430-h和节点430-ⅰ之间的电压差异可对偏移电压贡献较少，因为跨越感测组件405的信号可足够大以克服任何电压差异。

图6示出根据本公开的各种实施例支持存储器装置中的偏移消除的感测操作期间的时序图600的实例。时序图600包含轴线605上表示的电压和轴线610上表示的时间，且时序图600描绘电路400的第二逻辑状态的示例性感测操作(例如，感测“0”)。

施加到电路400的各种组件的电压表示为时序图600上的时间的函数。举例来说，时序图600包含电压Vref、V1、V2和V0。电压Vref、V1、V2和V0可各自为如参看图5所描述的电压Vref、V1、V2和V0的实施例的实例。电路400的各个节点的电压还表示为时序图600上的时间的函数。举例来说，时序图包含可对应于节点430-h处的电压的电压615-a、可对应于节点430-ⅰ处的电压的电压615-b，以及可对应于节点430-g处的电压的电压615-c。时序图600还可包含可对应于节点430-b处的电压的电压615-d，和可对应于节点430-c处的电压的电压615-e。在一些实例中，信号电压620可为经由节点430-a从存储器阵列供应的信号的电压的实例。参考电压625可以是施加到感测组件的参考电压的实例。在一些实例中，为了便于理解，电压可展示为在时序图600中彼此偏移，但这些电压可在至少某一时间长度期间以其它方式重叠或为相同的。时序图600还描绘各种开关组件的电压。在一些实例中，信号(例如，SA_N1)可被供应给开关组件415-a的栅极。在一些实例中，信号(例如，ISO)可被供应给开关组件415-g的栅极。在某些情况下，信号(例如，SA_N2)可被供应给开关组件415-d和415-e的栅极。在一些其它实例中，信号(例如，SA_P)可被供应给开关组件415-f的栅极。

感测操作可包含激活和解除激活电路400中的一或多个开关组件。举例来说，在时间t1处，当Vref施加到感测组件时，参考电压625可增加。也就是说，节点430-b和430-c的电压可为参考电压。激活信号SA_N1可在时间t2处供应以在节点430-g和电压源425-b之间建立导电路径。因此，电压615-a和615-b可分别归因于跨越感测组件405的晶体管435-a和435-b的电流流动而减小。类似地，电压615-c可基于信号SA_N1减小到V2。在一些实例中，参考电压625和电压615-a之间的差可对应于晶体管435-a的阈值电压(例如，如箭头630-a描绘)。类似地，参考电压625和电压615-b之间的差可对应于晶体管435-b的阈值电压(例如，如箭头630-b描绘)。此外，在时间t3处，可解除激活开关组件415-a以隔离节点430-g。为了放大穿过感测组件405的信号，信号电压620可通过信号ISO在时间t4处供应以将来自存储器阵列的信号连接到感测组件。因此，电压615-d可减小到信号电压620。

在一些实例中，放大操作可包含激活和解除激活一或多个开关组件(例如，电路400中的开关组件415-a、415-d和415-e)。在某些情况下，在时间t6处，可将激活信号SA_N1供应到开关组件415-a。也就是说，电压V0可被供应给节点430-g。因此，电压615-a、615-b和615-c可减小。为了完成信号的放大，激活信号SA_N2可在时间t7处供应以将V0供应到节点430-h和节点430-ⅰ。因此，电压615-a、615-b和615-c可减小到V0。在某些情况下箭头630-c、630-d和630-e可对应于跨越感测组件405的信号的减小(deamplification)。

在某些情况下，依据本公开和技术的具有两个电容器偏移补偿的输入偏移可产生电压差异减小，所述电压差异减小超过具有一个电容器的输入偏移或零输入偏移的电压差异的十倍。举例来说，感测组件的第一晶体管和第二晶体管之间的电压差异可通过将第一电容器和第二电容器耦合到感测组件而减小。也就是说，电压差异减小可等效于感测组件的100倍面积增加。举例来说，施加到感测组件以读取“0”的电压可以是由参考电压组件供应的电压和被供应给存储器阵列的电压之间的电压差。所施加的电压可使得每一感测组件正确地读取“0”。在某些情况下，当相同电压可施加到感测组件而无偏移补偿时，少于一半的感测组件可正确地读取“0”，且超过一半的感测组件可能不正确地读取“0)”(例如，超过一半的感测组件读取“1”)。也就是说，具有两个电容器偏移补偿的输入偏移可减小电压差异，且可减小可能不准确地读取存储器单元的逻辑状态的感测组件的数目。

图7展示根据本公开的实施例支持存储器装置中的偏移消除的存储器阵列705的框图700。存储器阵列705可称为电子存储器设备，且可为如参考图1所描述的存储器阵列100的组件的实例。

存储器阵列705可包含一或多个存储器单元710、存储器控制器715、字线720、板线725、参考组件730、感测组件735、数字线740和锁存器745。这些组件可彼此成电子连通且可执行本文中所描述的功能中的一或多种。在某些情况下，存储器控制器715可包含偏置组件750和定时组件755。

存储器控制器715可与字线720、数字线740、感测组件735和板线725成电子连通，所述字线720、数字线740、感测组件735和板线725可以是参考图1和2描述的字线110、数字线115、感测组件125和板线210的实例。存储器阵列705还可包含参考组件730和锁存器745。存储器阵列705的组件可彼此成电子连通且可执行参考图1到6描述的功能的实施例。在某些情况下，参考组件730、感测组件735和锁存器745可为存储器控制器715的组件。

在一些实例中，数字线740与感测组件735和铁电存储器单元710的铁电电容器成电子连通。铁电存储器单元710可以逻辑状态(例如，第一或第二逻辑状态)进行写入。字线720可与存储器控制器715和铁电存储器单元710的选择组件成电子连通。板线725可与存储器控制器715和铁电存储器单元710的铁电电容器的板成电子连通。感测组件735可与存储器控制器715、数字线740和锁存器745成电子连通。参考组件730可与存储器控制器715成电子连通。这些组件还可经由其它组件、连接或总线与存储器阵列705内部和外部的其它组件(以及上文未列出的组件)成电子连通。

存储器控制器715可被配置成通过将电压施加到那些各个节点来激活字线720、板线725或数字线740。举例来说，偏置组件750可被配置成如上文所描述施加电压以操作存储器单元710来读取或写入存储器单元710。在某些情况下，存储器控制器715可包含行解码器、列解码器或这两者，如参考图1所描述。这可使存储器控制器715能够存取一或多个存储器单元710。偏置组件750还可将电压电位提供到参考组件730以便产生用于感测组件735的参考信号。此外，偏置组件750可提供电压电位用于感测组件735的操作。

在一些情况下，存储器控制器715可使用定时组件755执行其操作。举例来说，定时组件755可控制各种字线选择或板偏置的定时，包含用于切换和电压施加以执行本文中论述的例如读取和写入等存储器功能的定时。在一些情况下，定时组件755可控制偏置组件750的操作。

参考组件730可包含各种组件以产生用于感测组件735的参考信号。参考组件730可包含被配置成产生参考信号的电路。在某些情况下，可使用其它铁电存储器单元710实施参考组件730。感测组件735可将来自存储器单元710(经由数字线740)的信号与来自参考组件730的参考信号进行比较。在确定逻辑状态后，感测组件接着可将输出存储在锁存器745中，在那里其可根据存储器阵列705为一部分的电子装置的操作来使用。感测组件735可包含与锁存器和铁电存储器单元成电子连通的感测放大器。

存储器控制器715可以是参考图9描述的存储器阵列915的实施例的实例。

存储器控制器715和/或其各个子组件中的至少一些可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么存储器控制器715和/或其各个子组件中的至少一些的功能可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计成执行本公开中所描述功能的任何组合来执行。存储器控制器715和/或其各个子组件中的至少一些可以物理方式定位在各种位置处，包含分布成使得功能的部分由一或多个物理装置在不同物理位置处实施。在一些实例中，存储器控制器715和/或其各个子组件中的至少一些可以是根据本公开的各种实施例的独立和相异组件。在其它实例中，根据本公开的各种实施例，存储器控制器715和/或其各个子组件中的至少一些可与一或多个其它硬件组件组合，包含但不限于I/O组件、收发器、网络服务器、另一计算装置、本公开中描述的一或多个其它组件，或其组合。

存储器控制器715可激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；在激活第一开关组件之后将参考电压施加到感测组件，其中感测组件耦合到第一电容器和第二电容器；在参考电压施加到感测组件之后解除激活第一开关组件；以及测量跨越第一电容器和第二电容器两者的电压偏移。

图8展示根据本公开的实施例支持用于存储器装置中的锁存的偏移消除的存储器阵列815的框图800。存储器阵列815可以是参考图7和9描述的存储器阵列915的实施例的实例。存储器阵列815可包含偏置组件820、定时组件825、激活组件830、电压组件835、解除激活组件840和电压偏移组件845。这些模块中的每一个可直接或间接地彼此(例如，经由一或多个总线)通信。

激活组件830可激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件。在某些情况下，激活组件830可在激活第一开关组件之后起始感测操作。激活组件830还可激活与铁电存储器阵列成电子连通的第二开关组件，且响应于激活第二开关组件而产生跨越第一晶体管的第一信号。在某些情况下，激活组件830可激活与第一参考电压组件和感测组件成电子连通的第三开关组件，且响应于激活第三开关组件而产生跨越第二晶体管的第二信号。在某些情况下，激活组件830可在激活第一开关组件之后激活第四开关组件和第五开关组件，其中第四开关组件经由第一节点耦合到第一电容器，且第五开关组件经由第二节点耦合到第二电容器。在一些实例中，激活组件830可在激活第四开关组件和第五开关组件之后激活第六开关组件，其中第六开关组件耦合到感测组件中的第一晶体管和第二晶体管。

电压组件835可在激活第一开关组件之后将参考电压施加到感测组件，其中感测组件耦合到第一电容器和第二电容器。在某些情况下，电压组件835可测量第一节点处的第一电压，其取决于感测组件中的第一晶体管的第一阈值电压，其中第一节点将第一电容器连接到感测组件中的第一晶体管，且其中测量跨越第一电容器和第二电容器两者的电压偏移是基于测量第一电压。在某些情况下，电压组件835可测量第二节点处的第二电压，其取决于第二晶体管的第二阈值电压，其中第二节点将第二电容器连接到感测组件中的第二晶体管，且其中测量跨越第一电容器和第二电容器两者的电压偏移是基于测量第二电压。

解除激活组件840可在参考电压施加到感测组件之后解除激活第一开关组件。在某些情况下，解除激活组件840可在跨越第一晶体管产生第一信号之后解除激活与铁电存储器阵列和感测组件成电子连通的第二开关组件。在某些情况下，解除激活组件840可在跨越第二晶体管产生第二信号之后解除激活与第一参考电压组件和感测组件成电子连通的第三开关组件。

电压偏移组件845可测量跨越第一电容器和第二电容器两者的电压偏移，且基于测量电压偏移从与第一电容器和第二电容器成电子连通的存储器单元读取逻辑状态。

图9展示根据本公开的实施例包含支持用于存储器装置中的锁存的偏移消除的装置905的系统900的图式。装置905可以是如上文例如参看图1所描述的存储器阵列100的组件的实例或包含所述组件。装置905可包含用于双向语音和数据通信的组件，包含用于发射和接收通信的组件，包含存储器阵列915、存储器单元920、基本输入/输出系统(BIOS)组件925、处理器930、I/O控制器935和外围组件940。这些组件可经由一或多个总线(例如，总线910)成电子连通。

存储器单元920可存储如本文所描述的信息(即，呈逻辑状态的形式)。

BIOS组件925是包含作为固件操作的BIOS的软件组件，所述固件可初始化且运行各种硬件组件。BIOS组件925还可管理处理器和例如外围组件、输入/输出控制组件等各种其它组件之间的数据流。BIOS组件925可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

处理器930可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况下，处理器930可被配置成使用存储器控制器来操作存储器阵列。在其它情况下，存储器控制器可集成到处理器930中。处理器930可被配置成执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持用于存储器装置中的锁存的偏移消除的功能或任务)。

I/O控制器935可管理用于装置905的输入和输出信号。I/O控制器935还可管理未集成到装置905中的外围设备。在一些情况下，I/O控制器935可表示到外部外围设备的物理连接或端口。在一些情况下，I/O控制器935可利用例如

等操作系统，或另一已知操作系统。在其它情况下，I/O控制器935可表示调制解调器、键盘、鼠标、触摸屏或类似装置，或与这些装置交互。在一些情况下，I/O控制器935可实施为处理器的一部分。在一些情况下，用户可经由I/O控制器935或经由I/O控制器935所控制的硬件组件与装置905交互。

外围组件940可包含任何输入或输出装置，或用于这类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。

输入945可表示将输入提供到装置905或其组件的在装置905外部的装置或信号。这可以包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些情况下，输入945可由I/O控制器935管理，且可经由外围组件940与装置905交互。

输出950还可表示被配置成从装置905或任何其组件接收输出的在装置905外部的装置或信号。输出950的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出950可为经由外围组件940与装置905介接的外围元件。在一些情况下，输出950可由I/O控制器935管理。

装置905的组件可包含被设计成执行其功能的电路。此可包含被配置成执行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。装置905可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、穿戴式电子装置、个人电子装置等。或者，装置905可为此类装置的部分或实施例。

图10展示根据本公开的实施例的流程图，其示出用于存储器装置中的锁存的偏移消除的方法1000。方法1000的操作可由如本文中所描述的存储器阵列100或其组件实施。举例来说，方法1000的操作可由参考图7到9所描述的存储器阵列执行。在一些实例中，存储器阵列100可执行一组代码来控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器阵列100可使用专用硬件执行下文描述的功能的实施例。

在框1005处，存储器阵列100可激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件。可根据参考图4到6所描述的方法执行框1005的操作。在某些实例中，框1005的操作的实施例可由参考图7到9所描述的激活组件执行.

在框1010处，存储器阵列100可在激活第一开关组件之后将参考电压施加到感测组件，其中感测组件耦合到第一电容器和第二电容器。可根据参考图4到6所描述的方法执行框1010的操作。在某些实例中，框1010的操作的实施例可由参考图7到9所描述的电压组件执行.

在框1015处，存储器阵列100可在参考电压施加到感测组件之后解除激活第一开关组件。可根据参考图4到6所描述的方法执行框1015的操作。在某些实例中，框1015的操作的实施例可由参考图7到9所描述的解除激活组件执行.

在框1020处，存储器阵列100可测量跨越第一电容器和第二电容器两者的电压偏移。可根据参考图4到6所描述的方法执行框1020的操作。在某些实例中，框1020的操作的实施例可由参考图7到9所描述的电压偏移组件执行.

应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。

在一个实施例中，一种存储器阵列可包含：感测组件，其与存储器阵列和第一电压源成电子连通，其中所述感测组件包括第一晶体管和第二晶体管；第一电容器，其经由第一节点耦合到第一晶体管；第二电容器，其经由第二节点耦合到第二晶体管；以及第一开关组件，其经由第三节点耦合在第二电压源与第一电容器和第二电容器之间。

在一个实施例中，一种系统可包含：感测组件，其与存储器阵列和第一电压源成电子连通，其中所述感测组件包括第一晶体管和第二晶体管；第一电容器，其经由第一节点耦合到第一晶体管；第二电容器，其经由第二节点耦合到第二晶体管；以及第一开关组件，其经由第三节点耦合在第二电压源与第一电容器和第二电容器之间。

描述一种用于操作存储器阵列的方法。所述方法可包含：形成与存储器阵列和第一电压源成电子连通的感测组件，其中所述感测组件包括第一晶体管和第二晶体管；形成经由第一节点耦合到第一晶体管的第一电容器；形成经由第二节点耦合到第二晶体管的第二电容器；以及形成经由第三节点耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件。

在上文描述的存储器阵列的一些实例中，第一电容器可定位于第一节点和第三节点之间，且第二电容器可定位于第二节点和第三节点之间。

上文描述的存储器阵列的一些实例还可包含耦合到感测组件的第一晶体管的第一参考电压组件，其中所述第一参考电压组件包括第二开关组件。上文描述的存储器阵列的一些实例还可包含耦合到感测组件的第二晶体管的第二参考电压组件，其中所述第二参考电压组件包括第三开关组件。

上文描述的存储器阵列的一些实例还可包含经由第一节点耦合到第一电容器的第四开关组件，其中所述第四开关组件包括nMOS晶体管。上文描述的存储器阵列的一些实例还可包含经由第二节点耦合到第二电容器的第五开关组件，其中所述第五开关组件包括nMOS晶体管。

上文描述的存储器阵列的一些实例还可包含耦合到第一晶体管和第二晶体管的第六开关组件，其中所述第六开关组件包括pMOS晶体管。

描述一种用于操作存储器阵列的方法。所述方法可包含：激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；在激活第一开关组件之后将参考电压施加到感测组件，其中感测组件耦合到第一电容器和第二电容器；在参考电压施加到感测组件之后解除激活第一开关组件；以及测量跨越第一电容器和第二电容器两者的电压偏移。

描述一种用于操作存储器阵列的设备。所述设备可包含：用于激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件的构件；用于在激活第一开关组件之后将参考电压施加到感测组件的构件，其中感测组件耦合到第一电容器和第二电容器；用于在参考电压施加到感测组件之后解除激活第一开关组件的构件；以及用于测量跨越第一电容器和第二电容器两者的电压偏移的构件。

描述用于操作存储器阵列的另一设备。所述设备可包含存储器单元和与存储器单元成电子连通的存储器控制器，其中存储器单元可操作以：激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；在激活第一开关组件之后将参考电压施加到感测组件，其中所述感测组件耦合到第一电容器和第二电容器；在参考电压施加到感测组件之后解除激活第一开关组件；且测量跨越第一电容器和第二电容器两者的电压偏移。

描述用于操作存储器阵列的另一设备。所述设备可包含：用于起始激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件的构件；用于在激活第一开关组件之后起始将参考电压施加到感测组件的构件，其中感测组件耦合到第一电容器和第二电容器；用于在参考电压施加到感测组件之后起始解除激活第一开关组件的构件；以及用于起始测量跨越第一电容器和第二电容器两者的电压偏移的构件。

上文描述的方法和设备的一些实例可进一步包含用于至少部分地基于测量电压偏移从与第一电容器和第二电容器成电子连通的存储器单元读取逻辑状态的过程、特征、构件或指令。

上文描述的方法和设备的一些实例可进一步包含用于在可激活第一开关组件之后起始感测操作的过程、特征、构件或指令。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：激活与铁电存储器阵列成电子连通的第二开关组件；以及响应于激活第二开关组件而产生跨越第一晶体管的第一信号。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：在可跨越第一晶体管产生第一信号之后解除激活与铁电存储器阵列和感测组件成电子连通的第二开关组件。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：激活与第一参考电压组件和感测组件成电子连通的第三开关组件；响应于激活第三开关组件产生跨越第二晶体管的第二信号。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：在可跨越第二晶体管产生第二信号之后解除激活与第一参考电压组件和感测组件成电子连通的第三开关组件。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：在激活第一开关组件之后激活第四开关组件和第五开关组件，其中第四开关组件可经由第一节点耦合到第一电容器，且第五开关组件可经由第二节点耦合到第二电容器。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：在激活第四开关组件和第五开关组件之后激活第六开关组件，其中第六开关组件可耦合到感测组件中的第一晶体管和第二晶体管。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：测量可与感测组件中的第一晶体管的第一阈值电压成比例的第一节点处的第一电压，其中第一节点将第一电容器连接到感测组件中的第一晶体管，且其中测量跨越第一电容器和第二电容器两者的电压偏移可至少部分地基于测量所述第一电压。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：测量可与第二晶体管的第二阈值电压成比例的第二节点处的第二电压，其中第二节点将第二电容器连接到感测组件中的第二晶体管，且其中测量跨越第一电容器和第二电容器两者的电压偏移可至少部分地基于测量所述第二电压。

上文描述的方法和设备的一些实例可进一步包含用于以下操作的过程、特征、构件或指令：通过将第一电容器和第二电容器耦合到感测组件来减小感测组件的第一晶体管和第二晶体管之间的电压差异。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

如本文中所使用，术语“虚拟接地”是指保持为近似零伏(0V)的电压但不与接地直接连接的电路节点。因此，虚拟接地的电压可在时间上为波动的且在稳定状态下返回到近似0V。可使用如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到近似0V。

术语“电子连通”和“耦合”是指支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此成电子连通或耦合的组件可有效地交换电子或信号(例如，在通电电路中)或可不有效地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在电路通电后即刻交换电子或信号。借助于实例，经由开关(例如，晶体管)物理上连接的两个组件成电子连通，或可耦合而与开关的状态(即，断开或闭合)无关。

如本文中所使用，术语“大体上”是指经修饰特性(例如由术语大体上修饰的动词或形容词)不必绝对但足够接近以便实现特性的优点。

术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在断开电路，那么所述组件彼此隔离。例如，通过开关物理上连接的两个组件可在开关断开时彼此隔离。

如本文中所使用，术语“短接”是指其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可以是实现电子连通的组件(或线路)之间的电荷流动的动态操作。

本文中论述的装置(包含存储器阵列100)可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来执行掺杂。

本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。端子可经由例如金属等导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括重度掺杂(例如简并)的半导体区。源极与漏极可由轻度掺杂半导体区或沟道分离。如果沟道是n型(即，多数载流子是电子)，那么FET可被称作n型FET。如果沟道是p型(即，多数载流子是电穴)，那么FET可被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图的形式展示众所周知的结构和装置以免使所描述实例的概念模糊不清。

在附图中，类似组件或特征可具有相同的参考标记。此外，通过在参考标记之后跟着虚线和在相似组件之间进行区分的第二标记可以区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，数字信号处理器(DSP)和微处理器的组合、多个微处理器的组合、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读介质上或经由计算机可读介质发射。其它实例和实施方案在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一个的组合执行的软件实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语为序言的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C，或者AB或AC或BC。或者ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及一组封闭的条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。

计算机可读介质包含非暂时性计算机存储介质以及通信介质两者，通信介质包含促进将计算机程序从一处传递到另一处的任何介质。非暂时性存储介质可为可由通用或专用计算机存取的任何可用介质。借助于实例而非限制，非暂时性计算机可读介质可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性介质。并且，适当地将任何连接称作计算机可读介质。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术包含在介质的定义中。如本文所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据。以上各者的组合也包含在计算机可读介质的范围内。

提供本文描述以使得所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中界定的一般原理可应用于其它变型而不脱离本公开的范围。因此，本公开不限于本文所描述的实例和设计，而是应被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (24)

1.一种用于操作存储器阵列的装置，其包括：

感测组件，其与所述存储器阵列和第一电压源成电子连通，其中所述感测组件包括第一晶体管和第二晶体管；

第一电容器，其经由第一节点耦合到所述第一晶体管；

第二电容器，其经由第二节点耦合到所述第二晶体管；

第一开关组件，其经由第三节点耦合在第二电压源与所述第一电容器和所述第二电容器之间；以及

第六开关组件，其耦合到所述第一晶体管和所述第二晶体管，其中所述第六开关组件包括pMOS晶体管。

2.根据权利要求1所述的装置，其中：

所述第一电容器定位于所述第一节点和所述第三节点之间，且所述第二电容器定位于所述第二节点和所述第三节点之间。

3.根据权利要求1所述的装置，其进一步包括：

第一参考电压组件，其耦合到所述感测组件的所述第一晶体管，其中所述第一参考电压组件包括第二开关组件；以及

第二参考电压组件，其耦合到所述感测组件的所述第二晶体管，其中所述第二参考电压组件包括第三开关组件。

4.根据权利要求1所述的装置，其进一步包括：

第四开关组件，其经由所述第一节点耦合到所述第一电容器，其中所述第四开关组件包括nMOS晶体管；以及

第五开关组件，其经由所述第二节点耦合到所述第二电容器，其中所述第五开关组件包括nMOS晶体管。

5.一种系统，其包括：

存储器阵列；

控制器，其被配置成将数据传递到所述存储器阵列；以及

处理器，其被配置成处理来自所述控制器的信号，其中所述存储器阵列进一步包括：

感测组件，其与所述存储器阵列和第一电压源成电子连通，其中所述感测组件包括第一晶体管和第二晶体管；

第一电容器，其经由第一节点耦合到所述第一晶体管；

第二电容器，其经由第二节点耦合到所述第二晶体管；

第一开关组件，其经由第三节点耦合在第二电压源与所述第一电容器和所述第二电容器之间；以及

额外开关组件，其耦合到所述第一晶体管和所述第二晶体管，其中所述额外开关组件包括pMOS晶体管。

6.根据权利要求5所述的系统，其中：

所述第一电容器定位于所述第一节点和所述第三节点之间，且所述第二电容器定位于所述第二节点和所述第三节点之间。

7.根据权利要求5所述的系统，其进一步包括：

第一参考电压组件，其耦合到所述感测组件的所述第一晶体管，其中所述第一参考电压组件包括第二开关组件；以及

第二参考电压组件，其耦合到所述感测组件的所述第二晶体管，其中所述第二参考电压组件包括第三开关组件。

8.一种用于操作存储器阵列的方法，其包括：

激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；

在激活所述第一开关组件之后将参考电压施加到感测组件，其中所述感测组件耦合到所述第一电容器和所述第二电容器；

在将所述参考电压施加到所述感测组件之后解除激活所述第一开关组件；以及

测量跨越所述第一电容器和所述第二电容器两者的电压偏移。

9.根据权利要求8所述的方法，其进一步包括：

基于测量所述电压偏移从与所述第一电容器和所述第二电容器成电子连通的存储器单元读取逻辑状态。

10.根据权利要求8所述的方法，其进一步包括：

在激活所述第一开关组件之后起始感测操作。

11.根据权利要求8所述的方法，其进一步包括：

激活与所述存储器阵列成电子连通的第二开关组件；以及

响应于激活所述第二开关组件产生跨越第一晶体管的第一信号。

12.根据权利要求11所述的方法，其进一步包括：

在跨越所述第一晶体管产生所述第一信号之后解除激活与所述存储器阵列和所述感测组件成电子连通的所述第二开关组件。

13.根据权利要求8所述的方法，其进一步包括：

激活与第一参考电压组件和所述感测组件成电子连通的第三开关组件；以及

响应于激活所述第三开关组件产生跨越第二晶体管的第二信号。

14.根据权利要求13所述的方法，其进一步包括：

在跨越所述第二晶体管产生所述第二信号之后解除激活与所述第一参考电压组件和所述感测组件成电子连通的所述第三开关组件。

15.根据权利要求8所述的方法，其进一步包括：

在激活所述第一开关组件之后激活第四开关组件和第五开关组件，其中所述第四开关组件经由第一节点耦合到所述第一电容器，且所述第五开关组件经由第二节点耦合到所述第二电容器。

16.根据权利要求15所述的方法，其进一步包括：

在激活所述第四开关组件和所述第五开关组件之后激活第六开关组件，其中所述第六开关组件耦合到所述感测组件中的第一晶体管和第二晶体管。

17.根据权利要求8所述的方法，其进一步包括：

测量第一节点处的第一电压，所述第一电压取决于所述感测组件中的第一晶体管的第一阈值电压，其中所述第一节点将所述第一电容器连接到所述感测组件中的所述第一晶体管，且其中测量跨越所述第一电容器和所述第二电容器两者的所述电压偏移基于测量所述第一电压。

18.根据权利要求8所述的方法，其进一步包括：

测量第二节点处的第二电压，所述第二电压取决于第二晶体管的第二阈值电压，其中所述第二节点将所述第二电容器连接到所述感测组件中的所述第二晶体管，且其中测量跨越所述第一电容器和所述第二电容器两者的所述电压偏移基于测量所述第二电压。

19.根据权利要求8所述的方法，其进一步包括：

通过将所述第一电容器和所述第二电容器耦合到所述感测组件减小所述感测组件的第一晶体管和第二晶体管之间的电压差异。

20.一种设备，其包括：

存储器阵列中的铁电存储器单元；

晶体管，其耦合到所述铁电存储器单元；以及

存储器控制器，其与所述铁电存储器单元成电子连通，其中所述存储器控制器可操作以：

起始激活耦合在第二电压源与第一电容器和第二电容器之间的第一开关组件；

在激活所述第一开关组件之后起始将参考电压施加到感测组件，其中所述感测组件耦合到所述第一电容器和所述第二电容器；

在将所述参考电压施加到所述感测组件之后起始解除激活所述第一开关组件；以及

起始测量跨越所述第一电容器和所述第二电容器两者的电压偏移。

21.根据权利要求20所述的设备，其中所述存储器控制器可操作以：

基于测量所述电压偏移从与所述第一电容器和所述第二电容器成电子连通的所述铁电存储器单元读取逻辑状态。

22.根据权利要求20所述的设备，其中所述存储器控制器可操作以：

在激活所述第一开关组件之后起始感测操作。

23.根据权利要求20所述的设备，其中所述存储器控制器可操作以：

起始激活与所述存储器阵列成电子连通的第二开关组件；

起始响应于激活所述第二开关组件产生跨越第一晶体管的第一信号；

在起始感测操作之后起始激活与第一参考电压组件和所述感测组件成电子连通的第三开关组件；以及

起始响应于激活所述第三开关组件产生跨越第二晶体管的第二信号。

24.根据权利要求23所述的设备，其中所述存储器控制器可操作以：

在产生跨越所述第一晶体管的所述第一信号之后起始解除激活与所述存储器阵列和所述感测组件成电子连通的所述第二开关组件；以及

在产生跨越所述第二晶体管的所述第二信号之后起始解除激活与所述第一参考电压组件和所述感测组件成电子连通的所述第三开关组件。

Images