CN111108563A - 自参考存储器装置 - Google Patents

Abstract

本文描述自参考存储器装置、技术及方法。自参考存储器装置可包含铁电存储器单元。所述自参考存储器装置可经配置以基于使用所述铁电存储器单元产生的状态信号及使用所述铁电存储器单元产生的参考信号来确定存储在存储器单元中的逻辑状态。所述铁电存储器单元的板线的偏置可用以产生在存取操作的第一时间周期期间产生所述状态信号以及在所述存取操作的第二时间周期期间产生所述参考信号所需的电压。描述与自参考存储器装置有关的程序及操作。

Description

自参考存储器装置

交叉参考

本专利申请案主张由莫佐托(Muzzetto)在2017年8月25日申请的标题为“自参考存储器装置(Self-Referencing Memory Device)”的第15/687,019的美国专利申请案的优先权，所述申请案转让给其受让人，并且其全部内容以引用的方式明确并入本文中。

背景技术

以下内容大体上涉及存储器装置，并且更具体来说涉及自参考存储器装置。

存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中的信息。信息是通过编程存储器装置的不同状态而进行存储。举例来说，二进制装置具有通常通过逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储两个以上状态。为存取所述经存储信息，所述电子装置的组件可读取或感测所述存储器装置中的经存储状态。为存储信息，所述电子装置的组件可写入或编程所述存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如，DRAM)可随时间丢失其存储的状态，除非其通过外部电源周期性刷新。FeRAM可使用类似于易失性存储器的装置架构但可归因于使用铁电电容器作为存储器装置而具有非易失性性质。FeRAM装置可因此相较于其它非易失性及易失性存储器装置而具有改进的性能。

改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、增加数据保持、降低功率消耗或降低制造成本等等。

附图说明

图1说明根据本发明的实施例的支持自参考存储器装置的存储器装置的实例。

图2说明根据本发明的实施例的支持自参考存储器装置的电路的实例。

图3说明根据本发明的实施例的与自参考存储器装置有关的磁滞曲线的实例。

图4说明根据本发明的实施例的与自参考存储器装置有关的磁滞曲线的实例。

图5说明根据本发明的实施例的支持自参考存储器装置的存储器电路的实例。

图6说明根据本发明的实施例的支持自参考存储器装置的时序图的实例。

图7展示根据本发明的实施例的支持自参考存储器装置的存储器装置的图。

图8展示根据本发明的实施例的支持自参考存储器装置的装置的框图。

图9说明根据本发明的实施例的包含支持自参考存储器装置的存储器装置的系统的框图。

图10到11说明根据本发明的实施例的与自参考存储器装置有关的方法。

具体实施方式

随着时间的推移，存储器单元的一或多个特性可能劣化。举例来说，铁电存储器单元可能会经历由去极化、疲劳、压印造成的劣化、其它形式的劣化或其组合。存储器单元的劣化可能增加在各种存取操作期间引入的错误的数目，因为实际特性(例如，劣化特性)可能与存储器单元的预期特性有所不同。自参考存储器单元可减轻可能由于存储器单元的劣化而引入的一些错误。

本文描述自参考存储器装置以及相关方法及技术。自参考存储器装置可包含铁电存储器单元。自参考存储器单元可经配置以基于使用铁电存储器单元产生的状态信号及使用铁电存储器单元产生的参考信号来确定存储于存储器单元中的逻辑状态。铁电存储器单元的板线的偏置可用以产生在读取操作的第一时间周期期间产生状态信号及在读取操作的第二时间周期期间产生参考信号所需的电压。存储器控制器可在读取操作期间执行各种程序及命令以产生状态信号及参考信号。此类程序及命令可包含激活及/或去激活开关组件，将输入驱动为高或低，其它操作或其组合。

下面在存储器装置及存储器电路的上下文中进一步描述以上介绍的本发明的特征。参考与自参考存储器装置有关的设备图、系统图及流程图进一步说明及描述本发明的这些及其它特征。

图1说明根据本发明的各种实施例的实例存储器装置100。存储器装置100也可被称为电子存储器设备。存储器装置100包含可经编程以存储不同状态的存储器单元105。每一存储器单元105可经编程以存储两个状态，表示为逻辑0及逻辑1。在某些情况下，存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可将表示可编程状态的电荷存储在电容器中；举例来说，经充电电容器及未充电电容器可分别表示两个逻辑状态。DRAM架构通常可使用此类设计，并且所采用的电容器可包含具有线性或顺电电极化性质的电介质材料作为绝缘体。相比之下，铁电存储器单元可包含具有铁电物质作为绝缘材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质；下面论述铁电存储器单元105的一些细节及优点。

可通过激活或选择存取线110及数字线115来对存储器单元105执行例如读取及写入的操作。存取线110也可被称为字线110，且位线115也可被称为数字线115。在不影响理解或操作的情况下，对字线及位线或其相似物的参考是可互换的。激活或选择字线110或数字线115可包含将电压施加到相应线。字线110及数字线115可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等)、金属合金、碳、导电掺杂的半导体或其它导电材料、合金、化合物或类似物。

根据图1的实例，存储器单元105的每一行连接到单个字线110，并且存储器单元105的每一列连接到单个数字线115。通过激活一个字线110及一个数字线115(例如，将电压施加到字线110或数字线115)，可在其相交处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。

存储器装置100可为二维(2D)存储器阵列或三维(3D)存储器阵列。3D存储器阵列可包含形成在彼此顶部之上的二维(2D)存储器阵列。与2D阵列相比，这可增加可在单个裸片或衬底上放置或创建的存储器单元的数目，此又可能降低生产成本或提高存储器阵列的性能，或两者兼而有之。存储器装置100可包含任何数目的层级。每一层级可被对准或定位，使得存储器单元105可跨越每一层级彼此大致对准。

存储器单元105的每一行可连接到单个字线110，并且存储器单元105的每一列可连接到单个数字线115。在图1中所描绘的实例中，存储器装置100包含一个层级/两个层级的存储器单元105，并且因此可被认为是二维/三维存储器阵列；然而，层级的数目不受限制。通过激活一个字线110及一个数字线115(例如，将电压施加到字线110或数字线115)，可在其相交处存取单个存储器单元105。额外地，举例来说，在3D存储器阵列中，行中的每一层级可具有公共导线，使得每一层级可共享字线110或数字线115，或者含有单独字线110或数字线115。因此在3D配置中，相同层级的一个字线110及一个数字线115可被激活以在其相交处存取单个存储器单元105。在2D或3D配置中，字线110及数字线115的相交处可被称为存储器单元的地址。在一些实例中，存储器装置100可为自参考存储器装置，其中使用存储器单元而不是某个其它组件来产生参考信号。因而，可更改铁电存储器装置的操作以考虑存储器装置的自参考部分。

在一些架构中，单元的逻辑存储装置(例如电容器)可通过选择组件与数字线电隔离。字线110可连接到选择组件并且可控制选择组件。举例来说，选择组件可为晶体管，并且字线110可连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。然后，可存取数字线以读取或写入存储器单元105。其它线(图1中未展示)可能存在。举例来说，参考至少图2更详细地描述的板线可耦合到存储器单元105。

可通过行解码器120、列解码器130及/或在某些情况下板线解码器(未展示)来控制对存储器单元105的存取。举例来说，行解码器120可从存储器控制器140接收行地址，并基于所接收行地址来激活适当的字线110。类似地，列解码器130从存储器控制器140接收列地址并激活适当数字线115。举例来说，存储器装置100可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如，WL_2及DL_3)，可存取在其相交处的存储器单元105。

在存取时，可由感测组件125读取或感测存储器单元105以确定存储器单元105的存储状态。举例来说，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应数字线115上。对铁电电容器放电可能是由于使铁电电容器偏置或对其施加电压所致。放电可引起数字线115的电压改变，感测组件125可将所述电压改变与参考电压(未展示)进行比较以便确定存储器单元105的存储状态。举例来说，如果数字线115具有比参考电压更高的电压，那么感测组件125可确定存储器单元105中的存储状态为逻辑1，反之亦然。感测组件125可包含各种晶体管或放大器，以便检测及放大信号中的差异，这可称为锁存。然后，可通过列解码器130将存储器单元105的所检测逻辑状态作为输出135输出。在某些情况下，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。在一些实例中，也可通过将来自存储器单元105的状态信号与从存储器单元105产生的参考信号进行比较来确定读取逻辑状态。此类操作可由自参考存储器装置执行或与之相关。

可通过类似地激活相关字线110及数字线115来设置或写入存储器单元105—即，逻辑值可存储在存储器单元105中。列解码器130或行解码器120可接受待被写入存储器单元105的数据，例如输入/输出135。可通过跨越铁电电容器施加电压来写入铁电存储器单元105。下面将更详细论述此过程。

在一些存储器架构中，存取存储器单元105可劣化或损坏所存储逻辑状态，并且可执行重写或刷新操作以将原始逻辑状态返回到存储器单元105。在DRAM中，举例来说，电容器在感测操作期间可能会部分或完全放电，从而破坏所存储逻辑状态。因此逻辑状态可在感测操作之后被重写。额外地，激活单个字线110可导致行中所有存储器单元的放电；因此，行中的若干或所有存储器单元105可能需要被重写。

某些存储架构(包含DRAM)可能会随着时间推移而丢失其存储状态，除非其由外部电源周期性地刷新。举例来说，充电电容器可能会通过泄漏电流随时间放电，从而导致所存储信息的丢失。这些所谓的易失性存储器装置的刷新率可能相对较高，例如对于DRAM阵列是每秒数十次刷新操作，这可能导致显著的功耗。随着存储器阵列越来越大，增加的功耗可能会抑制存储器阵列的部署或操作(例如，电力供应、热产生、材料限制等)，尤其是对于依赖有限电源(例如电池)的移动装置来说。如下面所论述，铁电存储器单元105可具有有益性质，所述有益性质可导致相对于其它存储器架构的改进性能。

存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)来控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电等)。在某些情况下，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140并置。存储器控制器140可产生行及列地址信号以便激活期望字线及数字线115。存储器控制器140还可产生及控制在存储器装置100的操作期间使用的各种电压或电流。举例来说，其可在存取一或多个存储器单元105之后将放电电压施加到字线110或数字线115。一般来说，本文所论述的施加的电压或电流的幅值、形状或持续时间可经调整或变化，并且对于在操作存储器装置100时所论述的各种操作可为不同的。举例来说，可同时存取存储器装置100内的一个、多个或所有存储器单元105；举例来说，在复位操作期间可同时存取存储器装置100的多个或所有单元，在所述复位操作中，所有存储器单元105或一群组存储器单元105经设置为单个逻辑状态。在一些实例中，存储器控制器140可包含使用自参考铁电存储器装置的自参考方面及组件来执行存取操作的命令及程序。

图2说明根据本发明的各种实施例的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其可分别为存储器单元105、字线110、数字线115及感测组件125的实例，如参考图1所描述。存储器单元105-a可包含逻辑存储组件，例如具有第一板、单元板230及第二板、单元底部215的电容器205。单元板230及单元底部215可通过定位在其之间的铁电材料来电容耦合。单元板230及单元底部215的定向可被翻转而不改变存储器单元105-a的操作。电路200还包含选择组件220及参考线225。可经由板线210存取单元板230，并且可经由数字线115-a存取单元底部215。如上文描述，可通过对电容器205充电或放电来存储各种状态。在某些情况下，可使用存储器单元105-a来产生参考线225上的参考信号。在此类情况下，存储器单元105-a可使用例如线240与参考线225耦合。在某些情况下，参考信号电路可经配置以基于存储器单元105-a产生参考信号。在此类配置中，状态信号电路可经配置以在第一时间周期期间使用存储器单元105-a产生状态信号，使得参考信号可在存取操作的第二时间周期期间使用存储器单元105-a产生。

可通过操作电路200中表示的各种元件来读取或感测电容器205的存储状态。电容器205可与数字线115-a电子通信。举例来说，当去激活选择组件220时，电容器205可与数字线115-a隔离，并且当激活选择组件220时，电容器205可连接到数字线115-a。激活选择组件220可被称为选择存储器单元105-a。在某些情况下，选择组件220是晶体管，并且其操作通过将电压施加到晶体管栅极来控制，其中电压量值大于晶体管的阈值量值。字线110-a可激活选择组件220；举例来说，将施加到字线110-a的电压施加到晶体管栅极，从而将电容器205与数字线115-a连接。在某些情况下，可使用存储器单元105-a来产生用于铁电存储器单元的参考信号。在此类情况下，可在感测方案期间修改电路200的操作，以考虑到参考信号的产生。在一些实施例中，使用自参考存储器单元可减少由于存储器单元105-a的劣化引起的错误。

在其它实例中，可切换选择组件220及电容器205的位置，使得选择组件220连接在板线210与单元板230之间，并且使得电容器205在数字线115-a与选择组件220的另一端子之间。在此实施例中，选择组件220可通过电容器205与数字线115-a保持电子通信。此配置可与针对读取及写入操作的替代时序及偏置相关联。

由于电容器205的板之间的铁电材料，并且如下面更详细地论述，电容器205在连接到数字线115-a之后不会放电。在一个方案中，为感测由铁电电容器存储的逻辑状态，可将字线110-a偏置以选择存储器单元105-a，并且可将电压施加到板线210。在某些情况下，数字线115-a在偏置板线210及字线110-a之前虚拟地接地然后与虚拟接地隔离，所述虚拟接地可被称为“浮动”。偏置板线210可导致跨越电容器205的电压差(例如，板线210电压减去数字线115-a电压)。所述电压差可导致电容器205上所存储电荷的改变，其中存储电荷改变的量值可取决于电容器205的初始状态—例如，所存储的初始状态是逻辑1还是逻辑0。这可能基于存储在电容器205上的电荷而引起数字线115-a的电压改变。通过改变到单元板230的电压来进行的存储器单元105-a的操作可被称为“移动单元板”。

数字线115-a的电压改变可取决于其本征电容。即，当电荷流过数字线115-a时，一些有限电荷可被存储在数字线115-a中，并且所得电压取决于本征电容。本征电容可取决于数字线115-a的物理特性，其包含尺寸。数字线115-a可连接许多存储器单元105，因此数字线115-a可具有导致不可忽略的电容(例如，以微微法拉(pF)为数量级)的长度。然后，可通过感测组件125-a将数字线115-a的所得电压与参考信号(例如，参考线225的电压)进行比较，以便确定在存储器单元105-a中的所存储逻辑状态。可使用其它感测过程。在某些情况下，可使用存储器单元105-a来产生参考信号。

感测组件125-a可包含各种晶体管或放大器，以检测及放大信号的差异，这可称为锁存。感测组件125-a可包含感测放大器，其接收并比较数字线115-a及参考线225的电压，参考线225的电压可为参考电压。基于比较，可将感测放大器输出驱动到较高(例如，正)或较低(例如，负或接地)供应电压。例如，如果数字线115-a具有比参考线225更高的电压，那么可将感测放大器输出驱动到正供应电压。在某些情况下，感测放大器可额外地将数字线115-a驱动到供应电压。感测组件125-a然后可锁存感测放大器的输出及/或数字线115-a的电压，其可用以确定存储器单元105-a中的存储状态，例如逻辑1。替代地，如果数字线115-a具有比参考线225更低的电压，那么感测放大器输出可被驱动为负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的存储状态，例如逻辑0。然后，参考图1可例如通过列解码器130输出存储器单元105-a的锁存逻辑状态作为输出135。

为写入存储器单元105-a，可跨越电容器205施加电压。可使用各种方法。在一个实例中，选择组件220可通过字线110-a激活，以便将电容器205电连接到数字线115-a。通过控制单元板230(通过板线210)及单元底部215(通过数字线115-a)的电压可跨越电容器205施加电压。为写入逻辑0，可将单元板230设为高，即，可将正电压施加到板线210，并且可将单元底部215设为低，例如，虚拟接地或将负电压施加到数字线115-a。执行相反过程以写入逻辑1，其中将单元板230设为低，并将单元底部215设为高。

图3使用根据本发明的各种实施例操作的铁电存储器单元的磁滞曲线300-a及300-b说明非线性电性质的实例。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300-a及300-b描绘依据电压差V变化的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。磁滞曲线300-a及300-b说明与可以某种方式劣化的实例铁电存储器单元有关并且与用以应对劣化及其它问题的影响的自参考装置、技术及方法有关的方面。

铁电材料的特性在于自发电极化，即，其在没有电场的情况下保持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锆铅(PZT)及钽酸锶锶(SBT)。本文所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致在铁电材料的表面处的净电荷，并通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料及电容器端子的界面处。因为可在没有外部施加的电场的情况下维持相对较长时间甚至无限期的电极化，所以与例如DRAM阵列中采用的电容器相比，电荷泄漏也可显著减少。这可减少执行上文针对某些DRAM架构描述的刷新操作的需要。

可从电容器的单个端子的角度理解磁滞曲线300-a及300-b。通过实例的方式，如果铁电材料具有负极化，那么正电荷累积在端子处。同样地，如果铁电材料具有正极化，那么负电荷累积在端子处。额外地，应理解，磁滞曲线300-a及300-b中的电压表示跨越电容器的电压差并且是有方向的。举例来说，可通过将正电压施加到所论述的端子(例如，单元板230)并将第二端子(例如，单元底部215)维持在接地(或大约零伏(0V))来实现正电压。可通过将所论述的端子维持在接地并将正电压施加到第二端子来施加负电压—即，可施加正电压以使所论述的端子负极化。类似地，可将两个正电压，两个负电压或正及负电压的任一组合施加到适当的电容器端子，以产生磁滞曲线300-a及300-b中所展示的电压差。

如磁滞曲线300-a所展示，铁电材料可以零电压差维持正或负极化，从而导致两种可能的充电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑0，并且电荷状态310表示逻辑1。在一些实例中，相应充电状态的逻辑值可颠倒以适应用于操作存储器单元的其它方案。

可通过施加电压来控制铁电材料的电极化，且因此控制电容器端子上的电荷，从而可将逻辑0或1写入存储器单元。举例来说，跨越电容器上施加净正电压315导致电荷累积，直到达到电荷状态305-a。去除电压315后，电荷状态305-a遵循路径320，直到其在零电压下达到电荷状态305。类似地，通过施加净负电压325来写入电荷状态310，这导致电荷状态310-a。在去除负电压325之后，电荷状态310-a遵循路径330，直到其在零电压下达到电荷状态310。电荷状态305-a及310-a也可称为剩余极化(Pr)值，即，在去除外部偏置(例如，电压)之后剩下的极化(或电荷)。矫顽电压是电荷(或极化)为零的电压。由于存储器单元的劣化，电荷状态的极化值可能随时间变化。劣化可能增加引入到由存储器单元存储的数据中的错误的数目。

为读取或感测铁电电容器的存储状态，可跨越电容器施加电压。作为响应，所存储电荷Q改变，并且改变程度取决于初始电荷状态—即，最终所存储电荷(Q)取决于是否最初存储电荷状态305-b或310-b。举例来说，磁滞曲线300-b说明两个可能的存储电荷状态305-b及310-b。如参考图2所论述，可跨越电容器施加电压335。在其它情况下，可将固定电压施加到单元板，并且尽管被描绘为正电压，但是电压335可为负。响应于电压335，电荷状态305-b可遵循路径340。类似地，如果最初存储电荷状态310-b，那么其遵循路径345。电荷状态305-c及电荷状态310-c的最终位置取决于许多因素，包含特定感测方案及电路。

在某些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说，如果电容器电连接到数字线并且施加电压335，那么数字线的电压可能由于其本征电容而升高。因此，在感测组件处测量的电压可不等于电压335，而是可取决于数字线的电压。磁滞曲线300-b上的最终电荷状态305-c及310-c的位置因此可取决于数字线的电容，并且可通过负载线分析来确定—即，可关于数字线电容定义电荷状态305-c及310-c。因此，电容器的电压，即电压350或电压355，可不同，并且可取决于电容器的初始状态。

通过将数字线电压与参考电压进行比较，可确定电容器的初始状态。数字线电压可为电压335与跨越电容器的最终电压(电压350或电压355)之间的差，—即(电压335-电压350)或(电压335-电压355)。可产生参考电压，使得其量值在两个可能数字线电压的两个可能电压之间，以便确定存储逻辑状态—即，数字线电压是高于还是低于参考电压。举例来说，参考电压可为两个量(电压335-电压350)及(电压335-电压355)的平均值。在通过感测组件进行比较之后，可将感测数字线电压确定为高于或低于参考电压，并且可确定铁电存储器单元的存储逻辑值(即，逻辑0或1)。

如上文论述，读取不使用铁电电容器的存储器单元可能会劣化或损坏所存储逻辑状态。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储电荷状态305-b，那么在读取操作期间，电荷状态可遵循路径340到电荷状态305-c，并且在去除电压335之后，电荷状态可通过在相反方向上遵循路径340来返回到初始电荷状态305-b。

磁滞曲线300-b说明读取所存储电荷状态305a及310-a的实例。如参考图2所描述，读取电压335可例如经由数字线115及板线210被施加为电压差。磁滞曲线300-b可说明读取操作，其中读取电压335为负电压差Vcap(例如，其中Vbottom-Vplate为负)。跨越电容器的负读取电压可称为“板高”读取操作，其中板线210最初被设为高电压，且数字线115最初在低电压下(例如，接地电压)。尽管读取电压335被展示为跨越铁电电容器205的负电压，但是在替代操作中，读取电压可为跨越铁电电容器205的正电压，其可被称为“板低”读取操作。

当选择存储器单元105时(例如，通过激活参考图2描述的选择组件250)，可跨越铁电电容器205施加读取电压335。在将读取电压335施加到铁电电容器205时，电荷可经由数字线115及板线210流入或流出铁电电容器205，并且取决于铁电电容器205是处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)可导致不同的电荷状态。如参考图4更详细地描述，与实例磁滞曲线相关联的各种性质及其它操作涉及自参考存储器装置以及方法及技术的各种实施例。

图4说明根据本发明的各种实施例的与自参考存储器装置有关的磁滞曲线400的实例。磁滞曲线400说明与已经以某种方式劣化(例如，由于压印而劣化)的实例铁电存储器单元有关的方面。磁滞曲线400描绘依据电压差V而变化的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。磁滞曲线400可为参考图3描述的磁滞曲线300-a及300-b的实例。

随着时间的流逝，铁电存储器单元可能劣化。劣化的类型及劣化的严重性可确定铁电存储器单元的寿命。劣化的类型可包含去极化、压印及其它类型。通过去极化引起的劣化与每一电荷状态405、410的极化水平减小的情形有关。通过去极化引起的此劣化可在磁滞曲线上通过一或多个电荷状态405、410定位为更接近零电荷状态而表示。

通过压印而引起的劣化涉及铁电存储器单元中的铁电电容器可能抵抗极化反转的情形。在此类情形下，将铁电存储器单元极化到一个电荷状态(例如，电荷状态410)可能比将铁电存储器单元极化到另一电荷状态(例如，电荷状态405)要容易。通过压印引起的此劣化可在磁滞曲线上通过磁滞曲线的向左偏移或向右偏移而表示。

举例来说，磁滞曲线400以磁滞曲线的向右偏移展示由压印引起的劣化。在此类实例中，电荷状态410的重复存储可致使铁电电容器被“压印”有电荷状态410。因而，将铁电电容器极化到电荷状态410所需的电压415的量可小于将铁电电容器极化到电荷状态405所需的电压420的量。通过压印引起的劣化可能导致读取或写入数据到电荷状态405更加困难。本文提供用于补偿各种类型的劣化的自参考铁电存储器单元的技术及实施例。

图5说明根据本发明的各种实施例的支持自参考存储器装置的存储器电路500的实例。存储器电路500可为参考图1及2描述的存储器装置100的实例。

存储器电路500可为自参考铁电存储器装置的实例。在一些存储器装置中，感测组件(例如，感测组件125)可通过将表示存储在存储器单元的电容器中的电荷的信号与参考信号进行比较来确定存储在存储器单元中的逻辑状态。在自参考存储器装置中，可使用存储器单元产生参考信号。在其它存储器装置中，可使用与存储器单元不同的组件来产生参考信号。

如果存储器单元劣化(例如，通过去极化或压印)，那么表示存储在存储器单元电容器中的电荷的信号可能相对于参考信号改变。如果发生此类情况，那么读取及写入错误可能会增加，这是因为预期感测窗口可能改变。

在一些自参考存储器装置中，由于参考信号是基于存储器单元产生的，因此参考信号及状态信号将随着存储器单元的特性改变(有时是由于劣化)而改变。因而，随着存储器装置的特性随时间改变(例如，由于劣化)，自参考单元可能比独立参考的单元经历更少的错误，这是因为状态信号及参考信号随存储器单元的老化而变化(例如，由压印引起的劣化将影响两个信号)。

存储器电路500可为在存取操作期间从存储器单元提取2Pr的自参考铁电存储器装置的实例。除其它方面之外，存储器电路500说明在存取操作(例如，读取操作、写入操作)中使用的组件。

存储器电路500可包含存储器单元502、感测组件504、状态信号电路506、参考信号电路508及板线驱动电路510。存储器电路500的各种组件可经配置以基于在存取操作的第一时间周期期间产生的状态信号及在存取操作的第二时间周期期间产生的参考信号来确定存储在存储器单元502中的逻辑状态。在一些实例中，存储器电路500可经配置以基于由状态信号电路506从铁电电容器提取的电荷、由参考信号电路508产生的参考信号或两者来确定逻辑状态。

存储器电路500还可包含数字线512、字线514及板线516。存储器单元502可与数字线512、字线514及/或板线516耦合。存储器单元502可包含单元电容器518及选择组件520。单元电容器518可经配置以存储表示逻辑状态的电荷。单元电容器518可为参考图2描述的电容器205的实例。存储器单元502可为存储器单元阵列(未展示)的一部分。

选择组件520可经配置以基于由存储器控制器使用字线514传达的字线信号522而将单元电容器518与数字线512选择性地耦合。选择组件520可为开关组件的实例，例如晶体管(例如，n型、p型)。字线514可与选择组件520的栅极耦合。当选择组件520被激活时，数字线512与板线516之间的电压差可致使从单元电容器518读取逻辑状态，逻辑状态被写入到单元电容器518，单元电容器518被预充电或其组合。选择组件520可为参考图2描述的选择组件220的实例。

感测组件504可经配置以确定存储器单元502的存储状态。在一些实施例中，感测组件504可通过将指示存储在存储器单元502上的电荷的状态信号与参考信号进行比较来确定存储器单元502的存储状态。如果状态信号大于参考信号，那么感测组件504可确定第一逻辑状态存储在存储器单元502上。如果状态信号小于参考信号，那么感测组件504可确定与第一逻辑状态不同的第二逻辑状态存储在存储器单元502上。感测组件504可为参照图1及2描述的感测组件125的实例。

感测组件504可包含与和存储器单元502相关联的状态节点526耦合的第一节点524及与和存储器单元502相关联的参考节点530耦合的第二节点528。感测组件504可包含第一隔离开关组件532及第二隔离开关组件534以选择性地将感测组件与状态节点526及/或参考节点530隔离。开关组件532、534可为选择性地在两个组件之间建立电连接的晶体管或其它类型的电子开关的实例。感测组件504可与电压源536(例如，Vmsa、Vdd、Vcc)及/或接地538选择性地耦合。在一些实施例中，接地538可为虚拟接地(例如，Vss、Vee)的实例。在某些情况下，第一节点524可耦合到数字线512。在某些情况下，第一节点524可耦合到状态信号电路506。

状态信号电路506可经配置以在读取操作的第一时间周期期间从存储器单元502提取指示逻辑状态的电荷。状态信号电路506可包含电荷电容器550、状态节点526及开关组件552。

在读取操作期间，存储在存储器单元502上的电荷的至少一部分可被转移到电荷电容器550。在一些实例中，存储在存储器单元502上的电荷中的部分被转移到电荷电容器550，并且部分可被转移到参考电容器560。在一些实例中，从存储器单元502转移到电荷电容器550的电荷量足以区分逻辑状态。在一些实例中，存储器单元502的所有电荷都被转移到电荷电容器550。感测组件504可与状态节点526耦合。因而，状态信号电路506可使用电荷电容器550将状态信号发送到感测组件504。电荷电容器550可包含第一电容器值(例如，以法拉为单位)。电荷电容器550可与接地538耦合。

状态信号电路506可通过开关组件552选择性地与数字线512耦合。开关组件552可由从存储器控制器(例如，存储器控制器140)接收的栅极信号554(例如，Vrefp)控制。在一些实施例中，开关组件552可为共源共栅的实例。在一些实施例中，开关组件552可为p型晶体管的实例。在一些实施例中，开关组件552可为与将参考信号电路508选择性地耦合到数字线512的晶体管类型不同的晶体管类型。

参考信号电路508可经配置以在读取操作的第二时间周期期间从存储器单元502提取指示参考信号的电荷。在某些情况下，第二时间周期可发生在第一时间周期之后，以用于在读取操作中提取指示逻辑状态的电荷。参考信号电路508可包含参考电容器560、将参考信号电路508选择性地耦合到数字线512的第一开关组件562、第二开关组件564、第一双路开关566、第二双路开关568、电压源570、参考节点530及/或Rb节点572。

在读取操作期间，存储器单元502可用以在参考电容器560上产生参考信号。感测组件504可与参考节点530耦合。因而，参考信号电路508可使用参考电容器560将参考信号发送到感测组件504。参考电容器560可包含与电荷电容器550的第一电容器值不同的第二电容器值(例如，以法拉为单位)。在某些情况下，第二电容器值可大于第一电容器值。在某些情况下，第二电容器值可为第一电容器值的两倍。在某些情况下，第二电容器值可比第一电容器值大某一整数倍。在某些情况下，第二电容器值可小于第一电容器值。

参考信号电路508可通过第一开关组件562选择性地与数字线512耦合。第一开关组件562可由从存储器控制器(例如，存储器控制器140)接收的栅极信号574(例如，Vrefn)控制。在一些实例中，第一开关组件562可为共源共栅的实例。在一些实例中，第一开关组件562可为n型晶体管的实例。在一些实例中，第一开关组件562可为与状态信号电路506的开关组件552的晶体管类型相反的晶体管类型。在某些情况下，栅极信号574可为针对状态信号电路506的栅极信号554的补充。在某些情况下，第一开关组件562可为p型晶体管，且开关组件552可为n型晶体管。

第二开关组件564可经配置以选择性地将Rb节点572与电压源570耦合。第二开关组件564可为可选择性地将两个电路径耦合在一起的任何类型的开关组件、晶体管或其组合的实例。第二开关组件564可由从存储器控制器(例如存储器控制器140)接收的命令信号(例如，信号SW3)控制。在某些情况下，电压源570可大于电压源536。举例来说，电压源570可为电压源536的值的两倍(例如2Vmsa、2Vdd、2Vee)。

第一双路开关566可经配置以选择性地将Rb节点572与接地538或与第一开关组件562耦合。举例来说，在某些情况下，如果到第一双路开关566的命令信号(例如，信号SW4)(例如，来自存储器控制器140)指示第一值(例如，低值，由逻辑‘0’表示的值)，那么第一双路开关566可将Rb节点572与接地538耦合。如果到第一双路开关566的命令信号(例如，信号SW4)(例如，来自存储器控制器140)指示第二值(例如，高值，由逻辑‘1’表示的值)，那么第一双路开关566可将Rb节点572与第一开关组件562耦合。第一双路开关566可为开关组件、晶体管或多个开关组件的组合及/或经配置以将节点选择性地耦合到两个不同电路径中的一者的晶体管的实例。在某些情况下，双路开关可经配置以将节点与和双路开关耦合的可选路径的任何子集耦合。

第二双路开关568可经配置以将参考电容器560与电压源570或与参考节点530选择性地耦合。举例来说，在某些情况下，如果到第二双路开关568的命令信号(例如，信号SW5)(例如，来自存储器控制器140)指示第一值(例如，低值，由逻辑‘0’表示的值)，那么第二双路开关568可将参考电容器560与参考节点530耦合。如果到第二双路开关568的命令信号(例如，信号SW5)(例如，来自存储器控制器140)指示第二值(例如，高值，由逻辑‘1’表示的值)，那么第二双路开关566可将参考电容器560与电压源570耦合。第二双路开关568可为开关组件、晶体管或多个开关组件的组合及/或经配置以将节点选择性地耦合到两个不同电路径中的一者的晶体管的实例。在某些情况下，双路开关可经配置以将节点与和双路开关耦合的可选路径的任何子集耦合。

在存取操作期间，存储器控制器(例如，存储器控制器140)可协调到各种开关(例如，开关组件562、564、566、568)的命令以在第二时间周期期间产生参考信号。存储器控制器还可在存取操作期间将参考电容器560选择性地耦合到参考节点530。在其它章节当中，参考图6更详细地描述参考信号电路508的操作的细节。

板线驱动电路510可经配置以在存储器单元502的存取操作期间驱动板线516。板线516的值可用以在存取操作期间产生状态信号及参考信号。举例来说，板线驱动电路510可在第一时间周期期间将板线516驱动为高以产生状态信号，并且可在第二时间周期期间将板线516驱动为低以产生参考信号。

板线驱动电路510可包含由从存储器控制器(例如，存储器控制器140)接收的板驱动器信号582驱动的反相器580、电容器584、第一开关组件586及第二开关组件588。

第一开关组件586可经配置以基于从存储器控制器(例如，存储器控制器140)接收的命令信号(例如，信号SW1)将板线516与电压源536选择性地耦合。第一开关组件586可为可选择性地将两个电路径耦合在一起的任何类型的开关组件、晶体管或其组合的实例。

第二开关组件588可经配置以基于从存储器控制器(例如，存储器控制器140)接收的命令信号(例如，信号SW0)选择性地将板线516与接地538耦合。第二开关组件588可为可选择性地将两个电路径耦合在一起的任何类型的开关组件、晶体管或其组合的实例。

在存取操作期间，存储器控制器(例如，存储器控制器140)可协调到各种驱动器(例如，板驱动器信号582)及开关(例如，开关组件586、588)的命令以在存取操作期间产生板线。参照图6更详细地描述板线驱动电路510的操作细节。

存储器电路500还可包含开关组件590，其在存取操作期间将数字线512选择性地耦合到电压源536。开关组件590可由从存储器控制器(例如，存储器控制器140)接收的命令信号(例如，信号SW2)来控制。

图6说明根据本发明的各种实施例的支持自参考存储器装置的时序图600的实例。时序图600包含第一时序图605及第二时序图610。第一时序图605展示在存取操作期间参考图5描述的存储器电路500中的节点处的电压值。第二时序图610展示在存取操作期间在存储器电路500中使用的命令信号的逻辑值。第二时序图610中展示的逻辑值不展示特定电压值，而是示范性的。应了解，可基于接收的组件及命令信号的特性以及存储器电路500的整体结构来确定与命令信号相关联的特定电压值。

在时序图600中表示的信号对应于参照图5描述的存储器电路500的组件。在存取操作期间，数字线信号640可对应于数字线512上的信号。字线信号645可对应于字线信号522。板线信号650可对应于在存取操作期间板线516上的信号。状态信号655可对应于在存取操作期间状态节点526上的信号。参考信号660可对应于在存取操作期间参考节点530上的信号。Rb节点信号665可对应于在存取操作期间Rb节点572上的信号。命令信号(例如，Vrefp、Vrefn、PL driver、SW0、SW1、SW2、SW3、SW4、SW5)可对应于存储器电路500中指示的各种组件(例如，开关组件552、562、564、566、568、586、588、590及板线驱动电路510)。

应了解，如果修改与命令信号或存储器电路500的其它方面相关联的组件，那么也可修改对应命令信号。举例来说，如果将开关组件从p型晶体管修改为n型晶体管，那么也可实施命令信号的对应改变。

时序图600可表示由存储器电路500执行的读取操作。读取操作可包含多个时间周期。偏置时间周期615可经配置以使存储器单元502为读取操作做准备。状态信号时间周期620可经配置以产生状态信号655。参考信号时间周期625可经配置以产生参考信号660。引发感测组件时间周期630可经配置以激活感测组件504并基于状态信号655及参考信号660来确定存储在存储器单元502上的逻辑状态。复位时间周期635可经配置以在存取操作完成之后复位存储器单元502。在某些情况下，复位时间周期635还可包含回写操作(未展示)，其中将从存储器单元502读取的逻辑状态写回到存储器单元上。之所以可能是这种情况是因为某些读取操作可能损坏存储在存储器单元502上的逻辑状态(例如，铁电存储技术)。

在时间t0，存储器控制器可确定对存储器单元502执行存取操作(例如，读取操作)。在时间t0，基于存储器电路500中的各种开关及开关组件的激活/去激活，存储器单元502可处于稳定的存储状态。举例来说，在时间t0，基于开关组件552、562处于断开位置，状态信号电路506及参考信号电路508可与数字线512隔离。在时间t0，可基于命令信号的值来确定存储器电路500的其它方面，但此处不论述。在另一实例中，开关组件586、590可分别将板线516及数字线512耦合到电压源536(例如，Vmsa)。在此类实例中，在存取操作开始之前，数字线512及板线516可经偏置到相同电压电平(例如，Vread)。说明数字线信号640与板线信号650之间的偏移，以使信号更易于读取。

在偏置时间周期615期间，参考电容器560可经充电到高于数字线512及板线的电压电平(例如，Vread)的电压电平(例如，2Vread)。为实现此，开关组件564、568可耦合参考电容器560的两个板与电压源570。

在时间t1，存储器控制器可将数字线512及板线516与电压源536隔离。存储器控制器可修改信号SW1及SW2以断开开关组件586、590来实施隔离。

在时间t2，存储器控制器可将状态信号电路506与数字线512耦合。存储器控制器可修改Vrefp命令信号，以致使开关组件552将状态信号电路506与数字线512耦合。举例来说，因为开关组件552可为p型晶体管，所以存储器控制器可将Vrefp信号从高修改为低。在某些情况下，Vrefp命令信号的高值可能等于2Vmsa。在某些情况下，Vrefp命令信号的低值可能等于数字线512的电压电平(例如，Vd1)减去开关组件552的阈值电压(例如，Vth)。将状态信号电路506与数字线512耦合可为存取操作的状态信号时间周期620的开始。

在时间t3，存储器控制器可将存储器单元502与数字线512耦合，并且可开始将板线516偏置到更高的电压电平。为将存储器单元502与数字线512耦合，存储器控制器可发送字线信号645高(例如，到高于2Vread的电压电平)。将存储器单元502耦合到数字线512也可能引起对数字线信号640在电压电平Vread附近的扰动。

将存储器单元502耦合到数字线512还可基于存储在存储器单元502的单元电容器518上的电荷致使状态信号655上升。因为存储器单元502及状态信号电路506两者都耦合到数字线512，所以单元电容器518可基于存储在单元电容器518上的电荷的至少一部分来对电荷电容器550充电。以此方式，电荷电容器550可从单元电容器518提取逻辑状态，且因此可存储针对存取操作的其它部分的逻辑状态。在说明性实例中，状态信号655安定在第一值(例如，大于参考信号660)。应了解，在其它情形下，状态信号655可安定在与第一值不同的第二值(例如，小于参考信号660)。

存储器控制器还可将板线驱动器命令信号从高改变为低。当板线驱动器命令信号变低时，反相器580可将信号变换为高。电容器584可基于来自反相器580的高信号而开始充电到高值。在时间t4，板线信号650可开始展示电压电平的增加(例如，从Vread到2Vread)。在时间t5，基于板线驱动命令信号为低，板线信号650可将其安定在其较高偏置电平(例如2Vread)。在时间t6，存储器控制器可将参考信号电路的Rb节点372与电压源370隔离。

在时间t7，存储器控制器可将状态信号电路506与数字线512隔离。存储器控制器可发送Vrefp信号高，借此断开为p型晶体管的开关组件552。在某些情况下，状态信号时间周期620可在时间t7结束。在其它情况下，状态信号时间周期620可在时间t8。

板线信号650可在时间t7附近开始从2Vread减小到不同的较低电压电平。当状态信号电路506与数字线512隔离时，板线驱动电路510仍可通过存储器单元502连接到数字线512。在某些情况下，因为数字线信号640处于Vread或在Vread附近，并且板线信号650处于2Vread或在2Vread附近，所以板线信号650可基于与数字线512耦合而减小。

在时间t8，存储器控制器可将参考信号电路508与数字线512耦合。存储器控制器可修改Vrefn命令信号，以致使开关组件562将参考信号电路508与数字线512耦合。举例来说，因为开关组件562可为n型晶体管，所以存储器控制器可修改Vrefn信号以使其从低变为高。在某些情况下，Vrefn命令信号的低值可能等于0伏。在某些情况下，Vrefn命令信号的高值可等于数字线512的电压电平(例如，Vd1)加上开关组件562的阈值电压(例如，Vth)。将参考信号电路508与数字线512耦合可为存取操作的参考信号时间周期625的开始。

在时间t9，存储器控制器可将板线516与接地538耦合，借此驱动板线信号650使其甚至更低(例如，到接地或零伏)。存储器控制器可通过发送SW0信号高来激活第二开关组件588，借此闭合板线516与接地538之间的电路。

在时间t10，板线信号650可以小于其被初始化为的电压电平的电压电平(例如，零伏小于Vread)安定。在时间t8与时间t11之间的某个时间，参考电容器560基于存储器单元502产生参考信号660。在参考信号时间周期625期间，Rb节点572的电压电平可能与参考节点530的电压电平不同。

在时间t11，存储器控制器可将参考信号电路508与数字线512隔离。为隔离参考信号电路508，存储器控制器可通过发送Vrefn信号低来去激活开关组件562。当参考信号电路508与数字线512隔离时，参考信号时间周期625可结束。参考信号660可在时间t11开始减小并安定到用以确定存储在存储器单元502上的逻辑状态的稳定参考信号值中。

在时间t12，存储器控制器可将参考电容器560与参考节点530耦合。为进行此耦合，存储器控制器可将命令信号SW5从高改变为低。当命令信号SW5为低时，第二双路开关568可将参考电容器560与不同于当命令信号SW5为高(例如，电压源570)时的电路(例如，参考节点530)耦合。

在时间t13，存储器控制器可将参考电容器560与接地538耦合。以此方式，参考电容器560的一个板可耦合到接地538，且另一板可耦合到参考节点530。为进行此耦合，存储器控制器可将命令信号SW4从高改变为低。当命令信号SW4为低时，第一双路开关566可将参考电容器560(及/或Rb节点572)与不同于当命令信号SW5为高时(例如，开关组件562)的电路(例如，接地538)耦合。在某些情况下，在参考电容器560接地时，参考信号660可安定在可用于确定存储器单元502的逻辑状态的参考信号电平。

在时间t14，存储器控制器可引发感测组件504，并基于状态信号655及参考信号660确定存储在存储器单元502上的逻辑状态。可在t13之后的任何时间激活感测组件504。以此类方式，可基于存储器电路500的实施方案来改变t14的确切时序。

在时间t15，存储器控制器可将存储器单元502与数字线512隔离，并且可再次发送板线驱动器命令信号高。为隔离存储器单元502，存储器控制器可通过发送字线信号645低(例如，零伏)来去激活选择组件520。在时间t16，存储器控制器可将板线516与接地538隔离。

在时间t17或在时间t17之后，存储器控制器可完成存取操作(例如，读取操作)并将各种组件复位为其静止状态。在某些情况下，存储器控制器可在感测组件被激活之后(例如，在时间t14之后)执行回写程序，以回写曾读取到存储器单元502的逻辑状态值。在图6的时序图600中未描绘回写程序。尽管参考图6描述各种操作及相关时序方面，但变型及其它实施例可被考虑并落入本发明的范围内。

图7展示根据本发明的实施例的支持自参考存储器装置的存储器装置705的框图700。存储器装置705可被称为电子存储器设备，并且可为如本文所描述的存储器装置100或存储器电路500的组件的实例。

存储器装置705可包含一或多个存储器单元710、存储器控制器715、字线720、板线725、参考产生器730、感测组件735、数字线740、锁存器745及状态信号产生器760。这些组件可彼此电子通信，并且可执行本文所描述的功能中的一或多者。在某些情况下，存储器控制器715可包含偏置组件750及时序组件755。在某些情况下，感测组件735可用作参考产生器730。在其它情况下，参考产生器730可为任选的。

存储器控制器715可与字线720、数字线740，感测组件735及板线725电子通信，其可为参考图1及2描述的字线110、数字线115、感测组件125及板线210的实例。存储器装置705还可包含参考产生器730、状态信号产生器760及锁存器745。存储器装置705的组件可彼此电子通信，并且可执行参考图1到6所描述的功能的方面。在某些情况下，参考产生器730、状态信号产生器760、感测组件735及锁存器745可为存储器控制器715的组件。

在一些实例中，数字线740与感测组件735及铁电存储器单元710的铁电电容器电子通信。铁电存储器单元710可经写入有逻辑状态(例如，第一或第二逻辑状态)。字线720可与存储器控制器715及铁电存储器单元710的选择组件电子通信。板线725可与存储器控制器715及铁电存储器单元710的铁电电容器的板电子通信。感测组件735可与存储器控制器715、数字线740、锁存器745、参考产生器730及/或状态信号产生器760电子通信。参考产生器730可与存储器单元710及/或存储器控制器715电子通信。状态信号产生器760可与存储器单元710及/或存储器控制器715电子通信。感测控制线765可与感测组件735及存储器控制器715耦合。这些组件也可经由其它组件、连接或总线与存储器705内部及外部的除上面未列出的组件之外的其它组件电子通信。

存储器控制器715可经配置以通过将电压施加到那些各种节点来激活字线720、板线725及/或数字线740。举例来说，偏置组件750可经配置以施加电压以操作存储器单元710以如上文描述那样读取或写入存储器单元710。在某些情况下，存储器控制器715可包含行解码器、列解码器或两者，如本文所描述。这可使得存储器控制器715能够存取一或多个存储器单元105。偏置组件750还可将电压提供到参考产生器730以便产生针对感测组件735的参考信号。额外地，偏置组件750可为感测组件735的操作提供电压。

在某些情况下，存储器控制器715可使用时序组件755执行其操作。举例来说，时序组件755可控制各种字线选择或板偏置的时序，其包含用于切换及电压施加以执行例如本文论述的读取及写入的存储器功能的时序。在某些情况下，时序组件755可控制偏置组件750的操作。

参考产生器730可包含各种组件以产生针对感测组件735的参考信号。参考产生器730可为参考图5及6描述的参考信号电路508的实例。参考产生器730可包含经配置以产生参考信号的电路。在某些情况下，参考产生器730可使用选定铁电存储器单元或其它铁电存储器单元105来实施。感测组件735可将来自存储器单元710的信号(通过数字线740及/或状态信号产生器760)与来自参考产生器730的参考信号进行比较。在确定逻辑状态之后，感测组件可接着将输出存储在锁存器745中，其中可根据存储器装置705是其一部分的电子装置的操作使用所述输出。感测组件735可包含与锁存器及铁电存储器单元电子通信的感测放大器。

状态信号产生器760可包含各种组件以产生针对感测组件735的状态信号。状态信号产生器760可为参考图5及6描述的状态信号电路506的实例。状态信号产生器760可包含经配置以产生一或多个存储器单元710的状态信号的电路。在某些情况下，可使用选定铁电存储器单元或其它铁电存储器单元105来实施状态信号产生器760。感测组件735可将来自存储器单元710的信号(通过数字线740及/或状态信号产生器760)与来自参考产生器730的参考信号进行比较。在确定逻辑状态之后，感测组件然后可将输出存储在锁存器745中，其中可根据存储器装置705是其一部分的电子装置的操作使用所述输出。

读取组件770可为参考图8描述的读取组件815的方面的实例。读取组件770及/或其各种子组件中的至少部分可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么读取组件770及/或其各种子组件中的至少部分的功能可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本发明中描述的功能的其任何组合来执行。读取组件770及/或其各种子组件中的至少部分可物理地位于各种位置，包含被分布为使得功能的部分由一或多个物理装置在不同的物理位置处实施。在一些实例中，根据本发明的各种实施例，读取组件770及/或其各种子组件中的至少部分可为单独且相异的组件。在其它实例中，读取组件770及/或其各种子组件中的至少部分可与一或多个其它硬件组件组合，包含(但不限于)I/O组件、收发器、网络服务器、另一计算装置、在本发明中描述的一或多个其它组件或根据本发明的各种实施例的其组合。

读取组件770可在存取操作的第一时间周期期间，基于数字线上的第一信号，通过与数字线耦合的状态信号电路接收存储在铁电电容器上的电荷的至少一部分；在第一时间周期之后的存取操作的第二时间周期期间，基于数字线上的第二信号，通过与数字线耦合的参考信号电路产生参考信号；以及基于指示由状态信号电路接收的电荷的状态信号及参考信号来确定铁电电容器的逻辑状态。读取组件770还可在存取操作的第一时间周期期间将板线偏置到大于数字线的电压电平的第一电压，以将铁电存储器单元的电荷的至少一部分转移到电荷电容器；在存取操作的第二时间周期期间将板线偏置到小于数字线的电压电平的第二电压，以基于数字线上的由铁电存储器单元产生的信号来确定参考信号；以及基于转移到电荷电容器的电荷及参考信号来确定铁电存储器单元的逻辑状态。

图8展示根据本发明的实施例的支持自参考存储器装置的装置815的框图800。在一些实例中，装置815可为读取组件815的实例。读取组件815可为参考图7及9描述的读取组件770、915的方面的实例。读取组件815可包含：偏置组件820、时序组件825、感测电路830、参考信号电路835、逻辑状态管理器840、板线管理器845，耦合管理器850、接地管理器855及感测组件860。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。

感测电路830可在存取操作的第一时间周期期间基于数字线上的第一信号，通过与数字线耦合的状态信号电路接收存储在铁电电容器上的电荷的至少一部分。

参考信号电路835可在第一时间周期之后的存取操作的第二时间周期期间基于数字线上的第二信号，通过与数字线耦合的参考信号电路835产生参考信号。

逻辑状态管理器840可基于指示由状态信号电路接收的电荷的状态信号及参考信号来确定铁电电容器的逻辑状态，并基于转移到电荷电容器的电荷及参考信号来确定铁电存储器单元的逻辑状态。

板线管理器845可在第一时间周期期间将与铁电电容器耦合的板线偏置到大于数字线的电压电平的第一电压电平，其中数字线上的第一信号基于偏置板线。板线管理器845可在第二时间周期期间将与铁电电容器耦合的板线偏置到小于数字线的电压电平的第二电压电平，其中数字线上的第二信号至少部分基于偏置板线。板线管理器845可在存取操作的第一时间周期期间将板线偏置到大于数字线的电压电平的第一电压，以将铁电存储器单元的电荷的至少一部分转移到电荷电容器。板线管理器845可在存取操作的第二时间周期期间将板线偏置到小于数字线的电压电平的第二电压，以基于数字线上的由铁电存储器单元产生的信号来确定参考信号。

耦合管理器850可在第一时间周期期间通过激活共源共栅来将状态信号电路耦合到数字线。耦合管理器850可在产生参考信号之前将状态信号电路与数字线隔离。耦合管理器850可在第二时间周期期间通过激活共源共栅来将参考信号电路耦合到数字线。

耦合管理器850可通过去激活共源共栅来使参考信号电路与数字线隔离。耦合管理器850可在存取操作期间参考信号电路与数字线隔离之后使用第一开关组件将参考信号电路的参考电容器的第一节点耦合到感测组件的参考节点，其中确定逻辑状态是基于将参考电容器的第一节点耦合到参考节点。耦合管理器850可在存取操作期间将铁电电容器耦合到数字线，其中第一时间周期及第二时间周期在铁电电容器与数字线耦合时发生。耦合管理器850可将电荷电容器耦合到数字线，其中在将电荷电容器耦合到数字线之后，将板线偏置到第一电压。耦合管理器850可在板线经偏置到第二电压的同时将参考电容器耦合到数字线。耦合管理器850可在将参考电容器耦合到数字线之前将电荷电容器与数字线隔离。

接地管理器855可在存取操作期间将参考信号电路与数字线隔离之后，使用第二开关组件将参考电容器的第二节点接地，其中确定逻辑状态是基于将参考电容器的第二节点接地。

感测组件860可激活感测组件860以将指示由状态信号电路接收的电荷的状态信号与参考信号进行比较，其中确定逻辑状态是基于所述比较。

图9展示根据本发明实施例的包含支持自参考存储器装置的装置905的系统900的图。装置905可为例如上文参考图1及5到6所描述的存储器装置100或存储器电路500的组件的实例或可包含所述组件。装置905可包含用于双向语音及数据通信的组件，其包含用于发射及接收通信的组件，包含读取组件915、存储器单元920、基本输入/输出系统(BIOS)组件925、处理器930、I/O控制器935及外围组件940。这些组件可经由一或多个总线(例如，总线910)进行电子通信。存储器单元920可存储如本文所描述的信息(即，以逻辑状态的形式)。

BIOS组件925是包含作为固件操作的BIOS的软件组件，其可初始化并运行各种硬件组件。BIOS组件925还可管理处理器与各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流动。BIOS组件925可包含存储在只读存储器、快闪存储器或任何其它非易失性存储器中的程序或软件。

处理器930可包含智能硬件装置(例如，通用处理器、DSP、中央处理器(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在某些情况下，处理器930可经配置以使用存储器控制器来操作存储器装置。在其它情况下，可将存储器控制器集成到处理器930中。处理器930可经配置以执行存储在存储器中的计算机可读指令以执行各种功能(例如，支持自参考存储器装置的功能或任务)。

I/O控制器935可管理针对装置905的输入及输出信号。I/O控制器935还可管理未集成到装置905中的外围设备。在某些情况下，I/O控制器935可表示到外部外围设备的物理连接或端口。在某些情况下，I/O控制器935可利用例如

或其它已知操作系统的操作系统。在其它情况下，I/O控制器935可表示调制解调器、键盘、鼠标、触摸屏或类似装置或与之交互。在某些情况下，I/O控制器935可经实施为处理器的部分。在某些情况下，用户可经由I/O控制器935或经由由I/O控制器935控制的硬件组件与装置905进行交互。

外围组件940可包含任何输入或输出装置或用于这些装置的接口。实例可能包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡插槽，例如外围组件互连(PCI)或加速图形端口(AGP))插槽。

输入945可表示向装置905或其组件提供输入的装置905外部的装置或信号。这可包含用户接口或与其它装置或在其它装置之间的接口。在某些情况下，输入945可由I/O控制器935管理，并且可经由外围组件940与装置905交互。

输出950也可表示经配置以接收来自装置905或其组件中的任何者的输出的装置905外部的装置或信号。输出950的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在某些情况下，输出950可为经由外围组件940与装置905介接的外围元件。在某些情况下，输出950可由I/O控制器935管理。

在一个实例中，存储器装置905或系统900可包含：铁电存储器单元，其存储电荷并与数字线耦合；状态信号电路，其选择性地与数字线耦合，所述状态信号电路经配置以基于数字线的第一信号而从铁电存储器单元提取电荷的至少一部分；及参考信号电路，其与数字线选择性地耦合，所述参考信号电路经配置以至少部分基于不同于第一信号的数字线的第二信号而产生参考信号。

上文描述的存储器装置905或系统900的一些实例还可包含具有第一节点及第二节点的感测组件，第一节点与状态信号电路的节点耦合，并且第二节点与参考信号电路的节点耦合。在上文描述的存储器装置905或系统900的一些实例中，状态信号电路包含电荷电容器以存储从铁电存储器单元提取的电荷。上文描述的存储器装置905或系统900的一些实例还可包含p-mos共源共栅，其在存取操作期间将电荷电容器选择性地耦合到数字线。

在上文描述的存储器装置905或系统900的一些实例中，参考信号电路包含具有可大于感测电路的电荷电容器的电容器值的电容器值的参考电容器。在上文描述的存储器装置905或系统900的一些实例中，参考电容器的电容器值可为感测电路的电荷电容器的电容器值的至少两倍。在上文描述的存储器装置905或系统900的一些实例中，参考信号电路包含n-mos共源共栅，其在存取操作期间选择性地将参考电容器耦合到数字线。

在上文描述的存储器装置905或系统900的一些实例中，参考信号电路包含开关组件，其在存取操作期间将参考电容器选择性地耦合到感测组件的参考节点或耦合到电压源。在上文描述的存储器装置905或系统900的一些实例中，参考信号电路包含开关组件，以在存取操作期间将参考电容器选择性地耦合到n-mos共源共栅。上文描述的存储器装置905或系统900的一些实例还可包含板线驱动电路，其经配置以在存取操作期间将板线偏置到多个电压。在上文描述的存储器装置905或系统900的一些实例中，板线驱动电路包含多个开关组件以在存取操作期间控制板线的偏置电压。

装置905的组件可包含经设计以实行各种功能的电路。这可包含各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或经配置以实行本文所描述的功能的其它有源或无源元件。装置905可为计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置或类似者。或者装置905可为此装置的一部分或方面。

图10展示说明根据本发明的实施例的用于自参考存储器装置的方法1000的流程图。方法1000的操作可由本文所描述的存储器装置100或存储器电路500或其组件来实施。举例来说，方法1000的操作可由参考图7到9描述的读取组件来执行。在一些实例中，存储器装置100或存储器电路500可执行一组代码，以控制所述装置的功能元件来执行下面描述的功能。额外地或替代地，存储器装置100或存储器电路500可使用专用硬件来执行下面描述的功能的方面。

在框1005，存储器装置100或存储器电路500可存取操作的第一时间周期期间，基于数字线上的第一信号，通过与数字线耦合的状态信号电路来接收存储在铁电电容器上的电荷的至少一部分。可根据本文描述的方法来执行框1005的操作。在某些实例中，可由参考图7到9描述的感测电路来执行框1005的操作的方面。

在框1010，存储器装置100或存储器电路500可在第一时间周期之后的存取操作的第二时间周期期间，基于数字线上的第二信号，通过与数字线耦合的参考信号电路来产生参考信号。可根据本文描述的方法执行框1010的操作。在某些实例中，框1010的操作的方面可由参考图7到9所描述的参考信号电路来执行。

在框1015，存储器装置100或存储器电路500可至少部分基于指示由状态信号电路接收的电荷的状态信号及参考信号来确定铁电电容器的逻辑状态。可根据本文描述的方法来执行框1015的操作。在某些实例中，可由如参考图7到9描述的逻辑状态管理器执行框1015的操作的方面。

用于执行方法1000的设备可包含：其用于在存取操作的第一时间周期期间，基于数字线上的第一信号，通过与数字线耦合的状态信号电路接收存储在铁电电容器上的电荷的至少一部分的构件；用于在第一时间周期之后的存取操作的第二时间周期期间，基于数字线上的第二信号，通过与数字线耦合的参考信号电路产生参考信号的构件；及用于至少部分基于指示由状态信号电路接收的电荷的状态信号及参考信号来确定铁电电容器的逻辑状态的构件。

用于执行方法1000的另一设备可包含存储器单元及与存储器单元电子通信的存储器控制器，其中存储器单元可操作以在存取操作的第一时间周期期间，基于数字线上的第一信号，通过与数字线耦合的状态信号电路接收存储在铁电电容器上的电荷的至少一部分；在第一时间周期之后的存取操作的第二时间周期期间，基于数字线上的第二信号，通过与数字线耦合的参考信号电路产生参考信号；以及至少部分基于指示由状态信号电路接收的电荷的状态信号及参考信号来确定铁电电容器的逻辑状态。

上文描述的方法1000及设备的一些实例可进一步包含用于通过激活共源共栅在第一时间周期期间将状态信号电路耦合到数字线的过程、特征、构件或指令。

上文描述的方法1000及设备的一些实例可进一步包含用于在第一时间周期期间将与铁电电容器耦合的板线偏置到大于数字线的电压电平的第一电压电平的过程、特征、构件或指令，其中数字线上的第一信号可至少部分基于偏置板线。

上文描述的方法1000及设备的一些实例可进一步包含用于在产生参考信号之前将状态信号电路与数字线隔离的过程、特征、构件或指令。

上文描述的方法1000及设备的一些实例可进一步包含用于在第二时间周期期间将与铁电电容器耦合的板线偏置到小于数字线的电压电平的第二电压电平的过程、特征、构件或指令，其中数字线上的第二信号可至少部分基于偏置板线。

上文描述的方法1000及设备的一些实例可进一步包含用于通过激活共源共栅在第二时间周期期间将参考信号电路耦合到数字线的过程、特征、装置或指令。

上文描述的方法1000及设备的一些实例可进一步包含用于通过去激活共源共栅来将参考信号电路与数字线隔离的过程、特征、构件或指令。

上文描述的方法1000及设备的一些实例可进一步包含用于在存取操作期间在可将参考信号电路与数字线隔离之后使用第一开关组件将参考信号电路的参考电容器的第一节点耦合到感测组件的参考节点的过程、特征、构件或指令，其中确定逻辑状态可至少部分基于将参考电容器的第一节点耦合到参考节点。

上文描述的方法1000及设备的一些实例可进一步包含用于在存取操作期间在可将参考信号电路与数字线隔离之后使用第二开关组件将参考电容器的第二节点接地的过程、特征、构件或指令，其中确定逻辑状态可至少部分基于将参考电容器的第二节点接地。

上文描述的方法1000及设备的一些实例可进一步包含用于激活感测组件以比较指示由状态信号电路接收的电荷的状态信号及参考信号的过程、特征、装置或指令，其中确定逻辑状态可至少部分基于所述比较。

上文描述的方法1000及设备的一些实例可进一步包含用于在存取操作期间将铁电电容器耦合到数字线的过程、特征、构件或指令，其中第一时间周期及第二时间周期在铁电电容器可与数字线耦合时发生。

图11展示说明根据本发明的实施例的用于自参考存储器装置的方法1100的流程图。方法1100的操作可由本文描述的存储器装置100或存储器电路500或其组件来实施。举例来说，方法1100的操作可由如参照图7到9描述的读取组件来执行。在一些实例中，存储器装置100或存储器电路500可执行一组代码，以控制装置的功能元件来执行下面描述的功能。额外地或替代地，存储器装置100或存储器电路500可使用专用硬件来执行下面描述的功能的方面。

在框1105中，在存取操作的第一时间周期期间，存储器装置100或存储器电路500可将板线偏置到大于数字线的电压电平的第一电压，以将铁电存储器单元的电荷的至少一部分转移到电荷电容器。可根据本文描述的方法来执行框1105的操作。在某些实例中，框1105的操作的方面可由参照图7到9描述的板线管理器执行。

在框1110，存储器装置100或存储器电路500可在存取操作的第二时间周期期间将板线偏置到小于数字线的电压电平的第二电压，以至少部分基于数字线上的由铁电存储器单元产生的信号来确定参考信号。可根据本文描述的方法来执行框1110的操作。在某些实例中，可由参考图7到9描述的板线管理器执行框1110的操作的方面。

在框1115，存储器装置100或存储器电路500可至少部分基于转移到电荷电容器的电荷及参考信号来确定铁电存储器单元的逻辑状态。可根据本文描述的方法来执行框1115的操作。在某些实例中，可由如参考图7到9描述的逻辑状态管理器来执行框1115的操作的方面。

用于执行方法1100的设备可包含用于在存取操作的第一时间周期期间将板线偏置到大于数字线的电压电平的第一电压，以将铁电存储器单元的电荷的至少一部分转移到电荷电容器的构件；用于在存取操作的第二时间周期期间将板线偏置到小于数字线的电压电平的第二电压，以至少部分基于数字线上的由铁电存储器单元产生的信号来确定参考信号的构件；及用于至少部分基于转移到电荷电容器的电荷及参考信号来确定铁电存储器单元的逻辑状态。

用于执行方法1100的另一设备可包含存储器单元及与所述存储器单元电子通信的存储器控制器，其中所述存储器单元可操作以在存取操作的第一时间周期期间将板线偏置到大于数字线的电压电平的第一电压，以将铁电存储器单元的电荷的至少一部分转移到电荷电容器；在存取操作的第二时间周期期间将板线偏置到小于数字线的电压电平的第二电压，以至少部分基于数字线上的由铁电存储器单元产生的信号来确定参考信号；以及至少部分基于转移到电荷电容器的电荷及参考信号来确定铁电存储器单元的逻辑状态。

上文描述的方法1100及设备的一些实例可进一步包含用于将电荷电容器耦合到数字线的过程、特征、构件或指令，其中在将电荷电容器耦合到数字线之后，将板线偏置到第一电压。

上文描述的方法1100及设备的一些实例可进一步包含用于在可将板线偏置到第二电压时将参考电容器耦合到数字线的过程、特征、构件或指令。

上文描述的方法1100及设备的一些实例可进一步包含用于在将参考电容器耦合到数字线之前将电荷电容器与数字线隔离的过程、特征、构件或指令。

应注意，上文所描述的方法描述可能的实现方案，且操作及步骤可经重新布置或以其它方式修改，且其它实现方案是可能的。此外，可组合来自方法中的两者或两者以上的实施例。

本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。

如本文中所使用，术语“虚拟接地”是指保持于近似零伏特(0V)的电压但不直接与接地连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施。其它实施方案也是可能的。“虚拟接地”或“经虚接接地”意味着连接到近似0V。

术语“电子通信”及“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动交换电子或信号(例如，在通电电路中)或可不主动交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在使电路通电时交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件电子通信或可耦合，而与所述开关的状态(即，断开或闭合)无关。

如本文中所使用，术语“大体上”意味着经修饰特征(例如，由术语大体上修饰的动词或形容词)无需是绝对的，但足够接近以便实现特征的优点。

术语“隔离”是指其中电子目前无法在其之间流动的组件之间的关系；如果组件之间存在开路，那么其彼此隔离。举例来说，当开关断开时，通过所述开关物理连接的两个组件可彼此隔离。

如本文中所使用，术语“短路”是指其中经由激活所论述的两个组件之间的单个中间组件来在组件之间建立导电路径的组件之间的关系。举例来说，当两个组件之间的开关闭合时，与第二组件短接的第一组件可与第二组件交换电子。因此，短接可为动态操作，其使得电荷能够在电子通信的组件(或线)之间流动。

本文中所论述的装置(包含存储器装置100)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。

本文中所论述的一或若干晶体管可表示场效晶体管(FET)且包括三端子装置，其包含源极、漏极与栅极。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道而分离。如果沟道是n型(即，多数载流子是电子)，那么FET可称为n型FET。如果沟道是p型(即，多数载流子是空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加于栅极而控制沟道导电率。举例来说，分别将正电压或负电压施加于n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时，所述晶体管可“接通”或“激活”。当将小于所述晶体管的阈值电压的电压施加于晶体管栅极时，所述晶体管可“关断”或“解除激活”。

本文中所阐述的描述结合所附图式描述实例配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的目的的具体细节。然而，这些技术可在无这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标签的类似组件中的任一者，而与第二参考标签无关。

可使用各种不同科技及技术中的任一者来表示本文描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。

可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的揭示内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，数字信号处理器(DSP)及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中所使用，包含在权利要求书中，如项目列表(例如，以例如“至少一者”或“一或多者”的短语开始的项目列表)中使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于”不应解释为对条件闭集的参考。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应按与短语“至少部分基于”相同的方式来解释。

计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，其包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要过程代码装置且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，任何连接适当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件，那么同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据，而光盘使用激光光学地重现数据。上文的组合也包含于计算机可读媒体的范围内。

提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将容易明白本发明的各种修改，且本文中定义的通用原理可应用于其它变化而不背离本发明的范围。因此，本发明不限于本文中描述的实例及设计，而应符合与本文中揭示的原则及新颖特征一致的最广范围。

Claims (25)

1.一种电子存储器设备，其包括：

铁电存储器单元，其存储电荷并与数字线耦合；

状态信号电路，其选择性地与所述数字线耦合，所述状态信号电路经配置以基于所述数字线的第一信号而从所述铁电存储器单元提取所述电荷的至少一部分；及

参考信号电路，其选择性地与所述数字线耦合，所述参考信号电路经配置以至少部分基于所述数字线的不同于所述第一信号的第二信号来产生参考信号。

2.根据权利要求1所述的设备，其进一步包括：

感测组件，其具有第一节点及第二节点，所述第一节点与所述状态信号电路的节点耦合，且所述第二节点与所述参考信号电路的节点耦合。

3.根据权利要求1所述的设备，其中所述状态信号电路进一步包括：

电荷电容器，其用以存储从所述铁电存储器单元提取的所述电荷；及

p-mos共源共栅，其在存取操作期间将所述电荷电容器选择性地耦合到所述数字线。

4.根据权利要求1所述的设备，其中所述参考信号电路进一步包括：

参考电容器，其具有大于所述感测电路的电荷电容器的电容器值的电容器值。

5.根据权利要求4所述的设备，其中所述参考电容器的所述电容器值是所述感测电路的所述电荷电容器的所述电容器值的至少两倍。

6.根据权利要求4所述的设备，其中所述参考信号电路进一步包括：

n-mos共源共栅，其在存取操作期间将所述参考电容器选择性地耦合到所述数字线。

7.根据权利要求6所述的设备，其中所述参考信号电路进一步包括：

开关组件，其用以在所述存取操作期间将所述参考电容器选择性地耦合到感测组件的参考节点或耦合到电压源。

8.根据权利要求6所述的设备，其中所述参考信号电路进一步包括：

开关组件，其用以在所述存取操作期间将所述参考电容器选择性地耦合到所述n-mos共源共栅。

9.根据权利要求1所述的设备，其进一步包括：

板线驱动电路，其经配置以在存取操作期间将板线偏置到多个电压。

10.根据权利要求9所述的设备，其中所述板线驱动电路进一步包括：

多个开关组件，其用以在所述存取操作期间控制所述板线的偏置电压。

11.一种方法，其包括：

在存取操作的第一时间周期期间，基于数字线上的第一信号，通过与所述数字线耦合的状态信号电路接收存储在铁电电容器上的电荷的至少一部分；

在所述第一时间周期之后的所述存取操作的第二时间周期期间，基于所述数字线上的第二信号，通过与所述数字线耦合的参考信号电路产生参考信号；以及

至少部分基于指示由所述状态信号电路接收的所述电荷的状态信号及所述参考信号来确定所述铁电电容器的逻辑状态。

12.根据权利要求11所述的方法，其进一步包括：

通过激活共源共栅，在所述第一时间周期期间将所述状态信号电路耦合到所述数字线。

13.根据权利要求11所述的方法，其进一步包括：

在所述第一时间周期期间，将与所述铁电电容器耦合的板线偏置到大于所述数字线的电压电平的第一电压电平，其中所述数字线上的所述第一信号是至少部分基于对所述板线偏置。

14.根据权利要求13所述的方法，其进一步包括：

在产生所述参考信号之前，将所述状态信号电路与所述数字线隔离。

15.根据权利要求11所述的方法，其进一步包括：

在所述第二时间周期期间，将与所述铁电电容器耦合的板线偏置到小于所述数字线的电压电平的第二电压电平，其中所述数字线上的所述第二信号是至少部分基于对所述板线偏置。

16.根据权利要求11所述的方法，其进一步包括：

通过激活共源共栅，在所述第二时间周期期间将所述参考信号电路耦合到所述数字线。

17.根据权利要求11所述的方法，其进一步包括：

通过去激活共源共栅，将所述参考信号电路与所述数字线隔离。

18.根据权利要求11所述的方法，其进一步包括：

在所述存取操作期间将所述参考信号电路与所述数字线隔离之后，使用第一开关组件将所述参考信号电路的参考电容器的第一节点耦合到感测组件的参考节点，其中确定所述逻辑状态是至少部分基于将所述参考电容器的所述第一节点耦合到所述参考节点。

19.根据权利要求18所述的方法，其进一步包括：

在所述存取操作期间将所述参考信号电路与所述数字线隔离之后，使用第二开关组件将所述参考电容器的第二节点接地，其中确定所述逻辑状态是至少部分基于将所述参考电容器的所述第二节点接地。

20.根据权利要求11所述的方法，其进一步包括：

激活感测组件以比较指示由所述状态信号电路接收的所述电荷的所述状态信号及所述参考信号，其中确定所述逻辑状态是至少部分基于所述比较。

21.根据权利要求11所述的方法，其进一步包括：

在所述存取操作期间将所述铁电电容器耦合到所述数字线，其中所述第一时间周期及所述第二时间周期在所述铁电电容器与所述数字线耦合时发生。

22.一种方法，其包括：

在存取操作的第一时间周期期间将板线偏置到大于数字线的电压电平的第一电压，以将铁电存储器单元的电荷的至少一部分转移到电荷电容器；

在所述存取操作的第二时间周期期间将所述板线偏置到小于所述数字线的所述电压电平的第二电压，以至少部分基于所述数字线上的由所述铁电存储器单元产生的信号来确定参考信号；以及

至少部分基于转移到所述电荷电容器的所述电荷及所述参考信号来确定所述铁电存储器单元的逻辑状态。

23.根据权利要求22所述的方法，其进一步包括：

将所述电荷电容器耦合到所述数字线，其中在将所述电荷电容器耦合到所述数字线之后将所述板线偏置到所述第一电压。

24.根据权利要求22所述的方法，其进一步包括：

在将所述板线偏置到所述第二电压的同时，将参考电容器耦合到所述数字线。

25.根据权利要求24所述的方法，其进一步包括：

在将所述参考电容器耦合到所述数字线之前，将所述电荷电容器与所述数字线隔离。

Images