CN108885891B - 用于铁电存储器单元感测的偏移补偿 - Google Patents
用于铁电存储器单元感测的偏移补偿 Download PDFInfo
- Publication number
- CN108885891B CN108885891B CN201780016652.6A CN201780016652A CN108885891B CN 108885891 B CN108885891 B CN 108885891B CN 201780016652 A CN201780016652 A CN 201780016652A CN 108885891 B CN108885891 B CN 108885891B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- memory cell
- voltage
- electronic communication
- digit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Abstract
本申请案涉及用于铁电存储器单元感测的偏移补偿。描述用于操作(若干)铁电存储器单元的方法、系统及装置。可通过使用各种操作技术或额外电路组件或两者来补偿经连接到数字线的切换组件(例如,晶体管)的阈值电压的偏移。例如,经连接到数字线的切换组件还可连接到经选择以补偿阈值电压偏移的偏移电容器。所述偏移电容器可结合读取操作放电,从而导致施加到所述切换组件的阈值电压。这可使所述铁电存储器单元的全部或实质上全部经存储电荷能够被提取且经由所述晶体管转移到感测电容器。感测放大器可比较所述感测电容器的电压与参考电压以便确定所述存储器单元的经存储逻辑状态。
Description
交叉参考
本专利申请案主张2017年3月10日申请的第PCT/US2017/021884号PCT申请案的优先权,所述PCT申请案主张2016年3月11日申请的维梅尔卡蒂(Vimercati)的标题为“用于铁电存储器单元感测的偏移补偿(Offset Compensation for Ferroelectric Memory CellSensing)”的让渡给其受让人的第15/067,838号美国专利申请案的优先权,所述案中的每一者的全文以引用的方式的并入本文中。。
技术领域
技术领域涉及用于铁电存储器单元感测的偏移补偿。
背景技术
下文大体上涉及存储器装置,且更具体来说,涉及用于铁电存储器单元感测的偏移补偿。
存储器装置广泛用于将信息存储于各种电子装置中,例如计算机、无线通信装置、摄像机、数字显示器及类似物。通过对存储器装置的不同状态进行编程而存储信息。例如,二进制装置具有两个状态,其通常通过逻辑“1”或逻辑“0”表示。在其它系统中,可存储两个以上状态。为存取所存储的信息,电子装置可读取(或感测)存储器装置中的存储状态。为存储信息,电子装置可将状态写入(或编程)于存储器装置中。
存在多个类型的存储器装置,包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等等。存储器装置可为易失性或非易失性。非易失性存储器(例如,快闪存储器)可甚至在不存在外部电源的情况下存储数据达延长时段。易失性存储器装置(例如,DRAM)可随时间丢失其存储状态,除非其通过外部电源周期性刷新。二进制存储器装置可(例如)包含充电或放电电容器。充电电容器可随时间经由泄漏电流放电,导致存储信息的丢失。易失性存储器的特定特征可提供性能优势,例如更快的读取或写入速度,而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。
FeRAM可使用类似于易失性存储器的装置架构,但可因为使用铁电电容器作为存储装置而具有非易失性性质。因此,相较于其它非易失性及易失性存储器装置,FeRAM装置可具有改进性能。然而,一些FeRAM感测方案可在确定经存储逻辑状态时仅提取铁电电容器的存储电荷的部分。这可降低感测操作的可靠性或可限制原本可实现的存储器单元(或阵列)大小减小。
发明内容
描述一种用于操作铁电存储器单元的方法。在一些实例中,所述方法可包含使与所述铁电存储器单元电子通信的数字线虚拟接地;将与第一切换组件电子通信的第一偏移电容器放电;及经由所述第一切换组件将所述铁电存储器单元的经存储电荷转移到感测电容器,其中在所述数字线虚拟接地时且在所述第一偏移电容器已放电之后转移所述经存储电荷。
描述一种电子存储器设备。在一些实例中,所述设备可包含:第一p型场效晶体管(FET);铁电存储器单元,其经由数字线与所述第一p型FET的源极电子通信;感测电容器,其经由第一切换组件与所述第一p型FET的漏极电子通信;及第一偏移电容器的第一端子,其与所述第一p型FET的栅极电子通信。
描述一种电子存储器设备。在一些实例中,所述设备可包含:铁电存储器单元,其包括铁电电容器及选择组件;感测放大器,其经由数字线与所述选择组件电子通信;第一切换组件,其与所述数字线及所述感测放大器电子通信;偏移电容器,其与所述第一切换组件电子通信;及控制器,其与所述选择组件、所述感测放大器及所述偏移电容器电子通信。在一些实例中,所述控制器可操作以:操作第二切换组件以使所述数字线虚拟接地;在所述数字线接地时将所述偏移电容器放电以将电荷转移到所述第一切换组件;及在所述偏移电容器已放电之后激活所述感测放大器。
描述一种电子存储器设备。在一些实例中,所述设备可包含:铁电存储器单元,其包括铁电电容器及选择组件;感测放大器,其经由数字线与所述选择组件电子通信;第一切换组件,其与所述数字线及所述感测放大器电子通信;偏移电容器,其与所述第一切换组件电子通信;用于操作第二切换组件以使所述数字线虚拟接地的构件;用于在所述数字线接地时将所述偏移电容器放电以将电荷转移到所述第一切换组件的构件;及用于在所述偏移电容器已放电之后激活所述感测放大器的构件。
附图说明
参考下列图描述本发明的实施例:
图1说明根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例存储器阵列;
图2说明根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的存储器单元的实例电路;
图3说明根据本发明的各种实施例的铁电存储器单元的操作的实例磁滞曲线;
图4说明根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例电路;
图5说明用于操作在存储器单元感测期间不具有偏移补偿的铁电存储器单元的时序图;
图6说明根据本发明的各种实施例的用于操作在存储器单元感测期间支持偏移补偿的铁电存储器单元的时序图;
图7说明根据本发明的各种实施例的在存储器单元感测期间支持偏移补偿的实例铁电存储器阵列;
图8说明根据本发明的各种实施例的包含在存储器单元感测期间支持偏移补偿的存储器阵列的装置;及
图9到11是说明根据本发明的各种实施例的用于在存储器单元感测期间偏移补偿的(若干)方法的流程图。
具体实施方式
可使用补偿晶体管偏移电压的感测方案来实现存储器单元的增大感测可靠性。例如,晶体管或其它切换组件可用于将存储器阵列的数字线连接到用于感测(即,读取)存储于存储器单元中的逻辑值的感测放大器。当被激活时,晶体管可在存储器单元感测期间使数字线虚拟地接地。如下文描述,数字线接地可促进从存储器单元的全电荷提取,这又可增大感测操作的可靠性。然而,晶体管阈值电压的变动可影响从存储器单元的电荷转移,这可导致感测期间的数字线电压增大。也就是说,晶体管的变动可引起数字线电压增大或可引起在读取操作期间跨晶体管的电压降。这可降低用于确定存储器单元的经存储逻辑状态的信号强度,因此降低感测可靠性。
存储器阵列内的存储器单元(包含FeRAM单元)通常通过字线及数字线存取。单个数字线可连接许多存储器单元且可经连接到感测放大器,所述感测放大器在被激活时可确定存储器单元的经存储逻辑状态。为促进全电荷提取且因此增大用于感测操作的信号强度,可在感测操作期间将数字线接地且可与用于感测或读取操作的感测电容器(即,电容器,其可为感测放大器的特征)共享铁电电容器的全电荷。
其中数字线接地且采用感测电容器的感测方案与依靠或经受数字线的固有电容来感测存储于存储器单元中的状态的FeRAM感测方案相反。在依靠数字线来进行感测的方案中,当存取存储器单元时,存储器单元与数字线之间共享的电荷可引起在数字线上产生电压。经转移到数字线的电荷量及因此最终数字线电压可取决于存储器单元的经存储逻辑状态。数字线的电压可有效地减小用于感测铁电存储器单元的经存储逻辑的电荷量。但防止数字线在读取操作期间产生非零电压的感测方案可允许从铁电存储器单元提取全部或实质上全部经存储电荷。这可增大感测窗,这是因为所提取电荷的增加可如下文描述那样导致感测放大器的更高信号。
数字线可通过激活与数字线电子通信的切换组件而在感测期间虚拟接地。切换组件(也被称为切换装置)可为晶体管,例如p型场效晶体管(FET),其可通过施加等于其阈值电压的电压而激活。晶体管阈值电压可(例如)因为晶体管尺寸、材料性质或制造的变动而变化。因此,不同晶体管可对相同的施加电压作出不同的反应。例如,施加到给定晶体管的电压可不足以激活晶体管。如果晶体管经连接到数字线,那么未能充分或及时激活晶体管可引起数字线的电压增大,直到晶体管激活,因此减小从存储器单元提取的总电荷及感测窗。
随着电子组件(例如晶体管)的大小持续减小且制造挑战因此增大,阈值电压偏移可越发限制存储器阵列的性能。也就是说,晶体管性质(包含电压偏移)的变动可在相对小于前代类似组件的组件中更明显。在一些情况中,存储器阵列的设计或操作可取决于阈值电压的最大变动。例如,最大适应偏移可指示最小可能的晶体管大小,或用于控制电路操作的电压可经选择以适应阵列的最大偏移。因此,阈值电压偏移(也被称为阈值偏移)可降低存储器阵列性能或可限制与存储器阵列的较小组件相关联的潜在成本节省,或两者。
如本文揭示,可补偿或取消经连接到数字线的晶体管的阈值电压的偏移。晶体管可经连接到可放电的偏移电容器,从而导致阈值电压施加到晶体管。以其阈值电压操作晶体管可在感测期间使数字线虚拟接地,且可实现从存储器单元的完全或几乎完全电荷提取。提取的电荷可经转移到可用于确定存储器单元的存储逻辑状态的感测电容器。另外,偏移补偿可实现组件大小的进一步缩小,从而导致存储器单元密度增大且制造成本减小。
在一些情况中,单个导电元件(例如共同信号线)可激活一个以上晶体管,且可补偿每一晶体管的偏移。例如,两个晶体管中的每一者可与偏移电容器电子通信,且共同信号线可将每一电容器充电及放电以便激活两个晶体管。因此,施加到信号线的单个电压可导致施加阈值电压到每一晶体管,即使其阈值电压不同。这在产生参考信号以确定存储器单元的经存储逻辑状态时可为有益的。例如,可通过操作参考组件而产生参考信号。参考信号可取决于按其阈值电压操作第二切换组件(例如第二p型FET),其中通过共同信号线操作两个FET。如果未校正第二偏移,那么参考信号的强度可降低,且因此可降低用于感测的容限,即,参考信号与存储器单元信号之间的差。
下文在存储器阵列的内容背景中进一步描述上文引入的本发明的实施例。接着,针对在感测存储器单元时支持偏移补偿以使数字线虚拟接地的电路描述特定实例。还呈现电路的实例时序图。本发明的这些及其它实施例通过与用于铁电存储器单元感测的偏移补偿(包含补偿)相关的设备图、系统图及流程图进行进一步说明且参考其进行描述。
图1说明根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例存储器阵列100。存储器阵列100也可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态(例如,表示逻辑0及逻辑1的两个状态)的存储器单元105。在一些情况中,存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含电容器来存储表示可编程状态的电荷;例如,充电及未充电电容器可表示两个逻辑状态。DRAM架构通常可使用此设计,且所采用的电容器可包含具有线性电极化性质的电介质材料。相比来说,铁电存储器单元可包含具有作为电介质材料的铁电体的电容器。铁电电容器的电荷的不同电平可表示不同逻辑状态。铁电材料具有非线性极化性质且在下文论述铁电存储器单元105的一些细节及优势。
可通过激活或选择适当字线110及数字线115对存储器单元105执行操作(例如读取及写入)。激活或选择字线110或数字线115可包含施加电压到相应线。在一些情况中,数字线115可被称为位线。字线110及数字线115由导电材料制成。在一些实例中,字线110及数字线115由金属(例如,铜、铝、金、钨等)制成。存储器单元105的每一行可经连接到单个字线110,且存储器单元105的每一列可经连接到单个数字线115。通过激活一个字线110及一个数字线115,可在其的交叉处存取单个存储器单元105。字线110及数字线115的交叉可被称为存储器单元的地址。
在一些架构中,单元的逻辑存储装置(例如,电容器)可通过选择装置与数字线电隔离。字线110可经连接到选择装置且可控制所述选择装置。例如,选择装置可为晶体管且字线110可经连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接。接着,可存取数字线以读取或写入存储器单元105。
可经由行解码器120及列解码器130控制存取存储器单元105。例如,行解码器120可从存储器控制器140接收行地址且基于所接收的行地址激活适当字线110。类似地,列解码器130从存储器控制器140接收列地址且激活适当数字线115。因此,通过激活字线110及数字线115,可存取存储器单元105。
在存取之后,可通过感测组件125读取或感测存储器单元105。例如,感测组件125可比较相关数字线115的信号(例如,电压)与参考信号(未展示)以便确定存储器单元105的经存储状态。如果数字线115具有高于参考电压的电压,那么感测组件125可将存储器单元105中的经存储状态确定为逻辑1,且反之亦然。在一些情况中,数字线115可在感测期间虚拟接地(例如,通过切换组件,例如场效晶体管),这可允许存储器单元105的经存储电荷通过数字线115转移到另一装置(例如,感测电容器,未展示)。可操作与切换组件电子通信的电路以补偿切换组件的阈值电压的偏移。例如,偏移电容器可经放电以施加阈值电压到晶体管。使数字线虚拟接地可允许将存储器单元105的全充电或实质上全充电用于读取存储器单元105。
感测组件125可包含各种晶体管或放大器以便检测且放大信号差,这可被称为锁存。感测组件125还可包含感测电容器,如参考图4描述。存储器单元105的经检测逻辑状态接着可经由列解码器130输出为输出135。
可通过类似地激活相关字线110及数字线115设置或写入存储器单元105。如上文论述,激活字线110将存储器单元105的对应行电连接到其相应数字线115。通过在激活字线110时控制相关数字线115,可写入存储器单元105,即,可将逻辑值存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据(例如,输入135)。在铁电电容器的情况中,通过跨铁电电容器施加电压而写入存储器单元105。在下文中更详细论述此过程。
在一些存储器架构中,存取存储器单元105可使经存储的逻辑状态降级或损毁经存储的逻辑状态且可执行重写或刷新操作以将原始逻辑状态返回到存储器单元105。在DRAM中,例如,电容器可在感测操作期间部分或完全放电,从而损坏经存储的逻辑状态。所以可在感测操作之后重写逻辑状态。另外,激活单个字线110可导致行中的全部存储器单元放电;因此,可需要重写行中的全部存储器单元105。
一些存储器架构(包含DRAM)可随时间丢失其存储状态,除非其通过外部电源周期性刷新。例如,充电电容器可随时间变得经由泄漏电流放电,导致经存储信息的丢失。这些所谓的易失性存储器装置的刷新速率可为相对高的-例如,对于DRAM可采用每秒数十个刷新操作,这可导致显著的电力消耗。随着存储器阵列越来越大,尤其对于依靠有限电源(例如电池)的移动装置来说,增大的电力消耗可抑制存储器阵列的部署或操作(例如,电力供应、热产生、材料限制等)。
如下文论述,铁电存储器单元可具有可导致相对于其它存储器架构的改进性能的有益性质。例如,因为铁电存储器单元倾向于较不易受经存储电荷的降级影响,所以采用铁电存储器单元105的存储器阵列100可需要更少或无需刷新操作且因此可需要更少的电力进行操作。另外,采用本文描述的感测方案(其中提取存储器单元中的全部或实质上全部经存储电荷)可使存储器单元105的大小能够减小,这可允许电力消耗相对于采用其它感测方案的其它阵列有所减小。
存储器控制器140可经由各种组件(例如,行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如,读取、写入、重写、刷新等)。存储器控制器140可产生行及列地址信号以便激活所要字线110及数字线115。存储器控制器140还可产生且控制在存储器阵列100的操作期间使用的各种电压电势。例如,存储器控制器140可操作切换组件以在感测期间使数字线115虚拟接地。可通过将与切换组件电子通信的偏移电容器充电及放电而操作切换组件。一般来说,本文所论述的经施加电压的振幅、形状或持续时间可经调整或改变且可针对在操作存储器阵列100中所论述的各种操作而不同。此外,可同时存取存储器阵列100内的一个、多个或全部存储器单元105;例如,可在其中将全部存储器单元105或存储器单元105的群组设置到单个逻辑状态的复位操作期间同时存取存储器阵列100的多个或全部单元。
如本文中描述,可选择与数字线115电子通信的铁电存储器单元105。可使数字线115虚拟接地。在一些情况中,可通过激活在数字线与感测组件125(例如,感测组件125的感测放大器)之间电子通信的切换组件而使数字线115虚拟接地。可通过将与切换组件电子通信的偏移电容器放电而激活切换组件。在一些实例中,切换组件可为p型场效晶体管(FET),其中将偏移电容器放电可导致施加阈值电压到p型FET的栅极。偏移电容器的电容可基于p型FET的阈值电压。
举例来说,例如可在读取操作期间施加电压到铁电存储器单元105的铁电电容器。这可导致与数字线115电子通信的感测电容器的充电。感测电容器的充电(其可为感测组件125的特征)可基于在数字线虚拟接地时施加电压到铁电电容器。在一些情况中,从铁电存储器单元105的铁电电容器提取铁电电容器的全部电荷。可在数字线115虚拟接地时激活感测放大器(其可为与数字线115电子通信的感测组件125的特征)。感测放大器可基于被激活而比较感测电容器的电压与参考电压。
图2说明根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例电路200。电路200包含铁电存储器单元105-a、字线110-a、数字线115-a及感测组件125-a,其可分别是如参考图1描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路200还包含参考组件225及逻辑存储组件(例如电容器205),电容器205可包含两个导电端子(包含板极210及单元底部215)。在图2的实例中,电容器205的端子通过绝缘铁电材料分离。如上文描述,可通过将电容器205充电或放电(即,使电容器205的铁电材料极化)而存储各种状态。
可通过操作在电路200中所表示的各种元件而读取或感测电容器205的经存储状态。如描绘,电容器205与数字线115-a电子通信。因此,电容器205可在撤销激活选择组件220时与数字线115-a隔离,且电容器205可在激活选择组件220以选择铁电存储器单元105-a时经连接到数字线115-a。换句话说,可使用与铁电电容器205电子通信的选择组件220来选择铁电存储器单元105-a,其中铁电存储器单元105-a包含选择组件220及铁电电容器205。在一些情况中,选择组件220可为晶体管且其操作可通过施加电压到晶体管栅极而控制,其中所施加的电压具有大于晶体管的阈值量值的量值。字线110-a可激活选择组件220;例如,可经由字线110-a施加电压到晶体管栅极。
因为电容器205的板极之间的铁电材料,且如下文更详细论述,电容器205在连接到数字线115-a之后无法放电。代替地,可通过外部电压偏置板极210,从而导致电容器205上所存储的电荷的改变。所存储电荷的改变对应于电容器205的逻辑状态。施加到电容器205的电压改变电容器205的电荷。接着,可通过感测组件125-a比较所存储电荷的改变与参考(例如,参考电压)以便确定存储器单元105-a中所存储的逻辑状态。
用于读取存储器单元105-a的特定感测方案或过程可采用许多形式。在一个实例中,数字线115-a可具有固有电容且随着电容器205响应于施加到板极210的电压充电或放电而产生非零电压。固有电容可取决于数字线115-a的物理特性(包含尺寸)。数字线115-a可连接许多存储器单元105,使得数字线115-a可具有导致不可忽略的电容(例如,pF的数量级)的长度。数字线115-a的后续电压可取决于电容器205的初始逻辑状态,且感测组件125-a可比较此电压与通过参考组件225提供的参考电压。例如,可施加电压到板极210且单元底部215处的电压可相对于经存储的电荷而改变。可比较单元底部215处的电压与感测组件125-a处的参考电压,且与参考电压的比较可指示源自所施加的电压的电容器205的电荷的改变且因此指示存储于存储器单元105-a中的逻辑状态。参考图3进一步详细描述电容器205中的电荷与电压之间的关系。
可使用其它感测过程,例如在感测期间使用有源切换组件(如在图4中描绘)使数字线虚拟接地。例如,可激活与数字线115-a电子通信的切换组件以通过将与切换组件电子通信的偏移电容器充电及放电而使数字线115-a虚拟接地。此激活过程可补偿切换组件的偏移(例如,晶体管的阈值电压的偏移)的变动。当激活切换组件时,可基于选择铁电存储器单元105-a将电压施加到铁电电容器205。这可导致对可包含于感测组件125-a中的感测电容器充电,所述感测电容器在数字线115-a虚拟接地时与铁电存储器单元105-a电子通信。在一些情况中,充电是基于经施加到存储器单元105-a的铁电电容器205的电压,这可导致经由切换组件将铁电存储器单元105-a的经存储电荷转移到感测电容器。
为感测经存储状态,可比较感测电容器的电压与参考电压。在一些情况中,比较感测电容器的电压与参考电压包含激活与感测电容器电子通信的感测放大器。在一些实例中,感测放大器是感测组件125-a的部分。参考电压可源自对与感测放大器电子通信的参考电容器充电,且感测放大器可比较感测电容器的电压与参考电容器的电压。
为写入存储器单元105-a,可施加电压到电容器205。可使用各种方法。例如,可经由字线110-a激活选择组件220以便将电容器205电连接到数字线115-a。可通过经由数字线115-a控制板极210及单元底部215的电压而施加电压到电容器205。为写入逻辑0,板极210可为高(即,可施加正电压)且单元底部215可为低(即,连接到接地,虚拟接地,或可施加负电压)。执行相反过程来写入逻辑1,即,板极210可为低且单元底部215可为高。
电容器205的读取及写入操作可为与铁电装置相关联的非线性性质的结果。图3使用磁滞曲线300-a及300-b来说明此类非线性性质的实例。磁滞曲线300-a及300-b分别说明根据本发明的各种实施例的铁电存储器单元写入及读取过程的实例。磁滞曲线300描绘依据电压电势差V而变化的存储于铁电电容器(图2、4、5及6的电容器205)上的电荷Q。
铁电材料的特征为自发电极化,即,其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)、铋钽酸(SBT)等等。所描述的铁电电容器(包含参考图2及4到6描述的电容器205)可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的净电荷且经由电容器端子吸引相反电荷。因此,电荷可存储于铁电材料与电容器端子的界面处。因为可在不存在外部施加的电场的情况下相对长时间甚至无限地维持电极化,所以相较于(例如)DRAM阵列中所采用的电容器,可显著减少电荷泄漏。这可降低对如上文描述那样执行刷新操作的需要。
可从电容器的单个端子的视角理解磁滞曲线300。举例来说,如果铁电材料具有负极化,那么正电荷可积累在端子处。同样地,如果铁电材料具有正极化,那么负电荷可积累在端子处。另外,磁滞曲线300中的电压表示跨电容器的电压差且是方向性的。例如,可通过施加正电压到所述端子且维持第二端子接地(或为约零伏特(0V))而施加正电压。可通过维持所述端子接地(或0V)且施加正电压到第二端子而施加负电压,即,可施加正电压以使所述端子负极化。类似地,可施加两个正电压、两个负电压或正电压及负电压的任何组合到适当电容器端子以产生在磁滞曲线300中展示的电压差。
如在磁滞曲线300-a中描绘,铁电材料可使用零电压差维持正或负极化,从而导致两个可能充电状态:电荷状态305及电荷状态310。根据图3的实例,电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中,在不改变理解的情况下可反转相应电荷状态的逻辑值。
可通过控制铁电材料的电极化及因此电容器端子上的电荷(通过施加电压)而将逻辑0或1写入存储器单元。例如,跨电容器施加净正电压315导致电荷积累,直到到达电荷状态305-a。在移除电压315之后,电荷状态305-a遵循路径320直到其到达零电压电势的电荷状态305。类似地,通过施加净负电压325写入电荷状态310,这导致电荷状态310-a。在移除负电压325之后,电荷状态310-a遵循路径330直到其到达在零电压的电荷状态310。电荷状态305-a及电荷状态310-a也可被称为残余极化(Pr)值,即,在移除外部偏置电压(例如,电压)之后保留的极化(或电荷)。矫顽电压是电荷(或极化)为零的电压。
为读取或感测铁电电容器的经存储状态,可跨电容器施加电压。作为响应,经存储电荷改变,且改变程度取决于初始电荷状态,即,电容器的经存储电荷改变的程度是可变的且取决于是否最初存储电荷状态305-b或310-b。例如,磁滞曲线300-b说明两个可能经存储电荷状态305-b或310-b。可跨电容器施加净电压335。虽然描绘为正电压,但电压335可为负的。响应于电压335,电荷状态305-b可遵循路径340。同样地,如果最初存储电荷状态310-b,那么其遵循路径345。电荷状态305-c及电荷状态310-c的最终位置取决于数个因素,包含特定感测操作及电路。
如上文论述,读取DRAM存储器单元可使经存储逻辑降级或损毁。然而,铁电存储器单元可在读取操作之后维持初始逻辑状态。例如,如果存储电荷状态305-b且执行读取操作,那么电荷状态可在移除电压335之后例如通过在相反方向上遵循路径340而返回到初始电荷状态305-b。
在一些情况中,在读取操作期间感测的电荷可取决于存储器单元的数字线的固有电容。例如,如果存储器单元的铁电电容器经电连接到数字线且施加电压335,那么数字线的电压可因为其固有电容而升高。因此,在感测组件处测量的电压可不等于电压335且代替地可取决于数字线的电压。因此,磁滞曲线300-b上的最终电荷状态305-c及310-c的位置可取决于数字线的电容且可经由负载线分析确定,即,可相对于数字线电容界定电荷状态305-c及310-c。因此,电容器的电压、电压350或电压355可为不同的且可取决于电容器的初始状态。
当将数字线用于读取操作时(例如,当数字线未虚拟接地时),那么取决于经存储逻辑状态,数字线的所得电压可为电压335与电压350之间的差或电压335与电压355之间的差。通过比较数字线电压与参考电压,可确定电容器的初始状态。例如,参考电压可为数字线逻辑0及逻辑1电压的平均值(例如,[(电压335–电压350)+(电压335–355)]/2)。在比较之后,可将经感测的数字线电压确定为高于或低于参考电压。接着可基于比较确定铁电单元的值(即,逻辑0或1)。但此方法可不允许提取电容器的全电荷。
其它感测方案是可能的。例如,在存储器单元感测期间,可将数字线维持在0V。在此类情况中,电荷状态305-c及310-c的最终位置可独立于数字线电容。例如,可在感测期间通过激活切换组件而使数字线虚拟接地。在此类情况中,电荷状态305-c及310-c可共同定位于电荷状态360,且可从铁电存储器单元提取全电荷或实质上全电荷(例如,几乎全部电荷),这通过电荷状态360与310-b的差大于电荷状态310-c与310-b之间的差来说明。此电荷可经存储于感测电容器上,且接着可使用感测电容器的电压来确定存储器单元的经存储状态。这可导致在感测放大器处产生高于依靠数字线的固有电容的感测方案的信号。
在结果具有极小差异或无差异的情况下,可配合较小存储器单元采用类似感测方案。例如,这可增大存储器单元及存储器阵列的按比例调整能力。但如上文提及,随着存储器阵列及其组件的大小减小,可产生组件性质(例如阈值偏移)的变动。因此,可操作存储器阵列来补偿与在感测期间使数字线虚拟接地的晶体管相关联的阈值电压的偏移。此外,存储器阵列可经配置具有用来补偿阈值电压的偏移的组件。
图4说明根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的实例电路400。电路400包含存储器单元105-b、字线110-b、数字线115-b及感测组件125-b,其可分别是如参考图1及2描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路400还包含电容器205-a、板极210-a及参考组件225-a,其可分别是如参考图2描述的电容器205、板极210及参考组件225的实例。另外,根据图4的实例,数字线115-b包含固有数字线电容405且能够通过开关440连接到虚拟接地410。电路400还包含感测电容器420、参考电容器425、(若干)电压源430、(若干)电压源435、开关440、445、450及455、虚拟接地460、偏移电容器465及电压源470。在一些情况中,电压源470可将偏移电容器465充电及放电以激活切换组件415,这可使数字线115-b虚拟接地,且因此实现在存储器单元105-b的感测期间从电容器205-a到感测电容器420的全电荷或实质上全电荷转移。
参考组件225-a可经配置以产生参考信号且在一些情况中可包含用来操作充当参考单元的一或多个铁电存储器单元105的电路。在一些实例中,参考组件225-a包含存储器单元105-c、字线110-c及参考数字线115-c,其可分别是参考图1及2描述的存储器单元105、字线110及数字线115的实例。参考组件225-a还可包含电容器205-b及板极210-b,其可分别是如参考图2所描述的电容器205及板极210的实例。另外,根据图4的实例,参考数字线115-c包含固有参考数字线电容405-a。参考组件225-a还可包含开关440-a、445-a、450-a及455-a、虚拟接地460-a及偏移电容器465-a。在一些情况中,偏移电容器465及465-a可共同连接到电压源(例如,电压源470)。
数字线115-b及参考数字线115-c可具有固有电容,其可分别通过固有数字线电容405及405-a表示。在图4的实例中,固有数字线电容405及405-a并非电装置,例如,其可不是二端电容器。代替地,固有数字线电容405及405-a可取决于数字线115-b及参考数字线115-c的物理特性,包含尺寸。
虚拟接地410可提供虚拟接地到数字线115-b。虚拟接地410可经由开关440与数字线115-b分离。在一些实例中,开关440、445、450及455可为晶体管。切换组件415可为与感测电容器420及数字线115-b串联连接的晶体管。在一些情况中,晶体管包括p型FET。感测电容器420及参考电容器425可为经配置以在感测存储器单元105-b时存储电荷的电容器。在一些情况中,感测电容器420及参考电容器425可具有相同电容-例如,感测电容器420及参考电容器425可具有以法拉为单位进行测量的共同值或额定值。参考电容器425可与参考组件225-a电子通信。在一些情况中,可将通过参考组件225-a产出的电荷存储于参考电容器425上。
感测组件125-b可确定存储器单元105-b的经存储状态。感测组件125-b可为或可包含感测放大器。在一些实例中,通过(若干)电压源430及435操作感测组件125-b。感测组件125-b还可包含感测电容器420,尽管在图4的实例中未描绘。
当切换组件415未激活时(即,当数字线115-b与感测电容器420电隔离时),可通过(若干)电压源430或435施加充电电压到感测电容器420。在一些实例中,可断开开关445以将数字线115-b与感测电容器420电隔离。经施加到感测电容器420的充电电压可为负的。接着,可将感测电容器420与(若干)电压源430或435电隔离。可在感测存储器单元105-b之前发生对感测电容器420充电。
如描绘,铁电存储器单元105-b与数字线115-b电子通信。可激活也与数字线115-b电子通信的切换组件415以使数字线115-b虚拟接地。在一些实例中,切换组件415是p型FET且偏移电容器465与p型FET的栅极电子通信。切换组件415还可经由开关455连接到虚拟接地460。在切换组件是p型FET的一些实例中,FET的栅极可经由开关450与FET的漏极电子通信。激活切换组件415以使数字线115-b虚拟接地可包含使用电压源470将偏移电容器465充电及放电。
可使用与铁电电容器205-a电子通信的选择组件220-a来选择铁电存储器单元105-b,其中铁电存储器单元105-b包含选择组件220-a及铁电电容器205-a。例如,选择组件220-a可为晶体管(例如,FET)且可通过使用字线110-b施加到晶体管的栅极的电压激活。
当激活切换组件415时,可基于选择铁电存储器单元105-b而将电压施加到铁电电容器205-a。例如,可使用板极210-a来施加电压。这可引起与铁电存储器单元105-b电子通信的感测电容器420在数字线115-b虚拟接地时充电。因此,充电可基于经施加到存储器单元105-b的铁电电容器205-a的电压,且导致经由切换组件415将铁电存储器单元105-b的经存储电荷转移到感测电容器420。
可比较感测电容器420的电压与参考电压。在一些情况中,比较感测电容器420的电压与参考电压包含激活与感测电容器420电子通信的感测组件125-b。在一些情况中,感测组件125-b是或包含感测放大器。参考电压可源自对与感测组件125-b电子通信的参考电容器425充电,且感测组件125-b可比较感测电容器420的电压与参考电容器425的电压。
电路400的实例操作可包含闭合开关440、450及455,且断开开关445。闭合开关440最初使数字线115-b接地。可闭合开关475且可使用电压源430对感测电容器420充电;接着可断开开关475。当偏移电容器的第二端子与虚拟接地460电子通信时,电压源470可施加正电压到偏移电容器465。可断开开关455且电压源470可施加零电压到偏移电容器465以将电容器465放电。这可导致将电荷转移到切换组件415,例如到可为p型FET的FET的栅极。因为,FET可经连接为二极管,所以所得平衡电压可约为FET的阈值电压。可断开开关440、450及455且可闭合开关445。字线110-b可激活存储器单元105-b的选择组件220-a,且板极210-a可施加电压到铁电电容器205-a。这可导致在通过切换组件415使数字线115-b虚拟接地时将电荷转移到感测电容器420。
可以类似方式操作参考组件225-a。例如,可闭合开关440-a、450-a及455-a且可断开开关445-a。闭合开关440-a最初使数字线115-b接地。可闭合开关475-a且可使用电压源430对参考电容器425充电;接着可断开开关475-a。电压源470可共同连接到偏移电容器465及465-a且可在偏移电容器465-a的第二端子与虚拟接地460-a电子通信时施加正电压到偏移电容器465-a。可断开开关455-a且电压源470可施加零电压到偏移电容器465-a。这可导致将电荷转移到切换组件415,例如,到FET 415-a的栅极。在一些情况中,FET 415-a的阈值电压不等于FET 415的阈值电压。因为FET可经连接为二极管,所以所得平衡电压可约为FET415-a的阈值电压。因此,通过施加共同电压到偏移电容器465及465-a,可将FET 415及415-a的相应阈值电压(即使在所述阈值电压不相等时)施加到FET 415及415-a。
接着,可断开开关440-a、450-a及455-a且可闭合开关445-a。字线110-c可激活参考存储器单元105-c的选择组件220-b,且板极210-b可施加电压到铁电电容器205-b。这可导致在通过切换组件415-a使参考数字线115-c虚拟接地时将电荷转移到参考电容器425。
图5说明根据本发明的各种实施例的用于操作在存储器单元感测期间不具有偏移补偿的铁电存储器单元的时序图500。时序图500在轴505上描绘电压且在轴510上描绘时间。因此,在时序图500上表示依据时间而变化的各种组件的电压。例如,时序图500包含字线电压515、板极电压520、数字线电压525及感测电容器电压530。时序图500描绘不具有偏移补偿的存储器单元感测的实例操作。在下文参考先前图的组件描述图5。
如在图4中论述,最初可将感测电容器420充电到负电压,如通过感测电容器电压530描绘。可施加字线电压515到与铁电存储器单元105相关联的字线110。可施加板极电压520到铁电存储器单元105的板极210。数字线电压525最初可为零,但接着可在施加板极电压520之后升高到非零电压。数字线电压525的升高可为因为未完全激活切换组件,例如图4的切换组件415。
例如,在其中切换组件415是FET且未施加适当阈值电压的实例中,可不激活FET直到数字线的电压增大。一旦数字线电压525充分增大以激活切换组件,电荷便可转移到感测电容器420,从而导致感测电容器电压530的改变。感测电容器电压530的改变可取决于存储器单元105的逻辑状态。例如,如果存储逻辑0,那么感测电容器电压530可改变到感测电容器电压530-a。如果存储逻辑1,那么感测电容器电压530可改变到感测电容器电压530-b。感测电容器电压530-a与感测电容器电压530-b之间的差可称为感测窗535。可通过比较感测电容器电压530-a或530-b与参考电压而确定经存储逻辑状态。例如,参考电压是感测电容器电压530-a与530-b之间的值。与数字线电压525已经维持于零伏特的情况相比,感测窗535在这儿可较小,这是因为数字线电压525的升高可暗示未从存储器单元105提取全部电荷。
图6说明根据本发明的各种实施例的用于操作支持用于铁电存储器单元感测的偏移补偿的铁电存储器单元的时序图600。时序图600在轴505-a上描绘电压且在轴510-a上描绘时间。因此,在时序图600上表示依据时间而变化的各种组件的电压。例如,时序图600包含字线电压515-a、板极电压520-a、数字线电压525-a及感测电容器电压530。时序图600描绘具有偏移补偿的存储器单元感测的实例操作,例如在图4中描述的电路。在下文参考先前图的组件描述图6。
如在图4中论述,最初可将感测电容器420充电到负电压,如通过感测电容器电压530描绘。可施加字线电压515-a到与铁电存储器单元105相关联的字线110。可施加板极电压520-a到铁电存储器单元105的板极210。在如先前论述的感测期间,数字线电压525-a可为约零或虚拟接地。例如,切换组件415可在感测期间使数字线虚拟接地。因此,可如在图4中描述那样补偿切换组件415的阈值电压的偏移。在一些情况中,数字线电压525-a暂时偏离零。
在施加字线电压515-a及板极电压520-a时数字线电压525-a为约0V的情况下,电荷可转移到感测电容器420,从而导致感测电容器电压530的改变。如上文论述,感测电容器电压530的改变可取决于存储器单元105的逻辑状态。例如,如果存储逻辑0,那么感测电容器电压530可改变到感测电容器电压530-c。如果存储逻辑1,那么感测电容器电压530可改变到感测电容器电压530-d。感测电容器电压530-c与感测电容器电压530-d之间的差可为感测窗535-a。与在未补偿切换组件415的阈值偏移的情况下操作电路的情况(如在图5中描绘)相比,感测窗535-a在这儿可较大,这是因为基于使数字线虚拟接地而提取更大部分的经存储电荷。可通过比较感测电容器电压530-c或530-d与参考电压而确定经存储逻辑状态。例如,参考电压可为感测电容器电压530-c与530-d之间的值。
图7展示根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的存储器阵列100-a的框图700。存储器阵列100-a可被称为电子存储器设备且可包含存储器控制器140-a及存储器单元105-d,其可为参考图1、2及4描述的存储器控制器140及存储器单元105的实例。存储器控制器140-a可包含偏置组件710及时序组件715,且可如在图1到6中描述那样操作存储器阵列100-a。存储器控制器140-a可与字线110-d、数字线115-d、感测组件125-c、板极210-c、参考组件225-b及切换组件415-b电子通信,其可为参考图1、2、4到6描述的字线110、数字线115、感测组件125、板极210、参考组件225及切换组件415的实例。
在一些实例中,切换组件415-b与数字线115-d电子通信,如上文论述。切换组件415-b还可与偏移电容器(未展示)电子通信,如在图4中描绘且参考图4描述。可通过存储器控制器140-a操作偏移电容器。存储器阵列100-a还可包含锁存器725。存储器阵列100-a的组件可彼此电子通信且可执行参考图1到6描述的功能。
存储器控制器140-a可经配置以通过施加电压到字线110-d、感测组件125-c、板极210-c、参考组件225-b或切换组件415-b而激活所述各种节点。例如,偏置组件710可经配置以施加电压以操作存储器单元105-d以读取或写入存储器单元105-d,如上文描述。在一些情况中,存储器控制器140-a可包含行解码器、列解码器或两者,如参考图1描述。这可使存储器控制器140-a能够存取一或多个存储器单元105。偏置组件710还可提供电压电势到参考组件225-b以便产生感测组件125-c的参考信号。另外,偏置组件710可提供电压电势以用于感测组件125-c的操作。在一些情况中,存储器控制器140-a可将与切换组件415-b电子通信的偏移电容器充电及放电以便补偿切换组件415-b的阈值偏移。
在一些实例中,存储器控制器140-a可使用时序组件715来执行其操作。例如,时序组件715可控制各种字线或板极偏置的时序(包含用于切换及电压施加的时序)以执行本文论述的存储器功能(例如读取及写入)。在一些情况中,时序组件715可控制偏置组件710的操作。
参考组件225-b可产生感测组件125-c的参考信号。参考组件225-b可例如包含经特定配置以产生参考信号的电路。在一些情况中,参考组件225-b是另一铁电存储器单元。在一些实例中,参考组件225-b经配置以输出具有在两个感测电压之间的值的电压,如参考图3描述。或参考组件225-b可经设计以输出虚拟接地电压,即,约0V。
感测组件125-c可比较来自存储器单元105-d(经由数字线115-d)的信号与来自参考组件225-b的参考信号。在确定逻辑状态之后,感测组件125-c接着可将输出存储于锁存器725中,其中其可根据使用存储器阵列100-a的电子装置的操作而使用。
图8展示根据本发明的各种实施例的支持用于铁电存储器单元感测的偏移补偿的系统800的图。系统800可包含装置805,其可为或包含印刷电路板来连接或物理支撑各种组件。装置805可包含存储器阵列100-b,其可为图1及图7中描述的存储器阵列100的实例。存储器阵列100-b可含有存储器控制器140-b及(若干)存储器单元105-e,其可为参考图1及7描述的存储器控制器140及参考图1到7描述的存储器单元105的实例。装置805还可包含处理器810、BIOS组件815、(若干)外围组件820及输入/输出控制组件825。装置805的组件可经由总线830彼此电子通信。
处理器810可经配置以经由存储器控制器140-b操作存储器阵列100-b。在一些情况中,处理器810可执行参考图1及7描述的存储器控制器140的功能。例如,存储器控制器140-b可将偏移电容器465充电及放电以激活可使数字线115虚拟接地的切换组件以便提取存储器单元105-e中的经存储电荷。在其它情况中,存储器控制器140-b可经集成到处理器810中。处理器810可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其可为这些类型的组件的组合,且处理器810可执行本文描述的各种功能(包含用于铁电存储器单元感测的偏移补偿)。例如,处理器810可经配置以执行存储于存储器阵列100-b中的计算机可读指令以引起装置805执行各种功能或任务。
BIOS组件815可为包含经操作为固件的基本输入/输出系统(BIOS)的软件组件,其可初始化且运行系统800的各种硬件组件。BIOS组件815还可管理处理器810与各种组件(例如,外围组件820、输入/输出组件825等)之间的数据流。BIOS组件815可包含经存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
(若干)外围组件820可为经集成到装置805中的任何输入或输出装置,或此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、USB控制器、串行或并行端口或外围卡槽(例如外围组件互连(PCI)或加速图形端口(AGP)槽)。
输入/输出控制组件825可管理处理器810与(若干)外围组件820、输入835或输出840之间的数据连通。输入/输出控制组件825还可管理未经集成到装置805中的外围设备。在一些情况中,输入/输出控制组件825可表示到外部外围设备的物理连接或端口。
输入835可表示装置805外部的装置或信号,其提供输入到装置805或装置805的组件。这可包含用户接口或与其它装置或其它装置之间的接口。在一些情况中,输入835可为通过(若干)外围组件820与装置805介接或可通过输入/输出组件825管理的外围设备。
输出840可表示装置805外部的装置或信号,其经配置以从装置805或装置805的组件中的任一者接收输出。输出840的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况中,输出840可为通过(若干)外围组件820与装置805介接或可通过输入/输出组件825管理的外围设备。
存储器控制器140-b、装置805及存储器阵列100-b的组件可由经设计以执行其功能的电路组成。这可包含经配置以执行本文描述的功能的各种电路元件,例如,导电线、晶体管、电容器、电感器、电阻器、放大器或其它作用或非作用元件。
图9展示流程图,其说明根据本发明的各种实施例的操作具有偏移补偿的铁电存储器单元的方法900。方法900的操作可通过如参考图1到8描述的存储器阵列100实施。例如,方法900的操作可通过如参考图1、7及8描述的存储器控制器140执行。在一些实例中,存储器控制器140可执行一组码来控制存储器阵列100的功能元件以执行下文描述的功能。另外或替代地,存储器控制器140可使用专用硬件来执行下文描述的一些或全部功能。
在框905中,方法可包含使与如参考图1到6描述的铁电存储器单元电子通信的数字线虚拟接地。在特定实例中,可通过存储器控制器140执行框905的操作,如参考图1、7及8描述。
在框910中,方法可包含将与如参考图1到6描述的切换组件电子通信的偏移电容器放电。在特定实例中,可通过如参考图1、4、7及8描述的存储器控制器140或电压源470执行框910的操作。将偏移电容器放电可施加阈值电压到切换组件。
在框915中,方法可包含经由切换组件将铁电存储器单元的经存储电荷转移到感测电容器,其中如参考图1到6描述,在数字线虚拟接地时且在偏移电容器已放电之后转移经存储电荷。在特定实例中,可通过存储器控制器140及感测电容器420执行框915的操作,如参考图1、7及8描述。
图10展示流程图,其说明根据本发明的各种实施例的操作具有偏移补偿的铁电存储器单元的方法1000。方法1000的操作可通过如参考图1到8描述的存储器阵列100实施。例如,可通过如参考图1、7及8描述的存储器控制器140执行方法1000的操作。在一些实例中,存储器控制器140可执行一组代码来控制存储器阵列100的功能元件以执行下文描述的功能。另外或替代地,存储器控制器140可使用专用硬件来执行下文描述的功能。
在框1005中,方法可包含使与如参考图1到6描述的铁电存储器单元电子通信的数字线虚拟接地。在特定实例中,可通过存储器控制器140执行框1005的操作,如参考图1、7及8描述。
在框1010中,方法可包含通过将偏移电容器放电而激活p型场效晶体管(FET),所述偏移电容器与所述p型FET电子通信,如参考图1到6描述。在特定实例中,可通过存储器控制器140执行框1010的操作,如参考图1、7及8描述。将偏移电容器放电可施加阈值电压到切换组件。在一些例子中,偏移电容器的电容可基于所述p型FET的阈值电压。
在框1015中,框可包含如参考图1到6描述那样将数字线维持于虚拟接地。在特定实例中,可通过存储器控制器140执行框1015的操作,如参考图1、7及8描述。在一些情况中,激活切换组件(例如,p型FET)可将数字线维持于虚拟接地。
在框1020中,方法可包含经由p型FET将铁电存储器单元的经存储电荷转移到感测电容器,其中在数字线虚拟接地时且在偏移电容器已放电之后转移经存储电荷,如参考图1到6描述。在特定实例中,可通过存储器控制器140及感测电容器420执行框1020的操作,如参考图1、7及8描述。
在框1025中,方法可包含激活与感测电容器电子通信的感测放大器,如参考图1到6描述。在特定实例中,可通过存储器控制器140、感测组件125及/或感测电容器420执行框1025的操作,如参考图1、7及8描述。在一些例子中,感测放大器可基于被激活而比较感测电容器的电压与参考电压。
方法还可包含施加电压到铁电存储器单元的铁电电容器,这可导致与数字线电子通信的感测电容器的充电。方法还可包含选择铁电存储器单元,其中选择铁电存储器单元可包含激活与铁电电容器及数字线电子通信的选择组件,其中铁电存储器单元包括选择组件及铁电电容器。方法还可包含施加电压到铁电存储器单元的铁电电容器。
图11展示流程图,其说明根据本发明的各种实施例的操作采用偏移补偿的铁电存储器单元的方法1100。方法1100的操作可通过如参考图1到8描述的存储器阵列100实施。例如,方法1100的操作可通过如参考图1、7及8描述的存储器控制器140执行。在一些实例中,存储器控制器140可执行一组代码来控制存储器阵列100的功能元件以执行下文描述的功能。另外或替代地,存储器控制器140可使用专用硬件来执行下文描述的功能。
在框1105中,方法可包含使与如参考图1到6描述的铁电存储器单元电子通信的数字线虚拟接地。在特定实例中,可通过存储器控制器140执行框1105的操作,如参考图1、7及8描述。
在框1110中,方法可包含使与如参考图1到6描述的参考电路电子通信的参考数字线虚拟接地。在特定实例中,可通过存储器控制器140执行框1110的操作,如参考图1、7及8描述。在一些情况中,参考电路可包含一或多个铁电存储器单元105。
在框1115中,方法可包含将与如参考图1到6描述的第一切换组件电子通信的第一偏移电容器放电。在特定实例中,可通过存储器控制器140执行框1115的操作,如参考图1、7及8描述。将第一偏移电容器放电可允许阈值电压施加到第一切换组件。
在框1120中,方法可包含将与第二切换组件电子通信的第二偏移电容器放电,其中第一偏移电容器及第二偏移电容器与共同信号线电子通信,如参考图1到6描述。在特定实例中,可通过存储器控制器140执行框1120的操作,如参考图1、7及8描述。在一些情况中,第一及第二切换组件可为p型FET。将第二偏移电容器放电可施加阈值电压到第二p型FET的栅极。在一些情况中,第一及第二p型FET的阈值电压不相等,但两个p型FET可通过使用共同信号线将偏移电容器放电而实现其阈值电压。
在框1125中,方法可包含经由第一切换组件将铁电存储器单元的经存储电荷转移到感测电容器,其中在数字线虚拟接地时且在偏移电容器已放电之后转移经存储电荷,如参考图1到6描述。在特定实例中,可通过存储器控制器140及感测电容器420执行框1125的操作,如参考图1、7及8描述。
在框1130中,方法可包含在数字线虚拟接地时且在偏移电容器已放电之后经由第二切换组件将参考电路的经存储电荷转移到参考电容器,如参考图1到6描述。在特定实例中,可通过存储器控制器140及感测电容器420执行框1130的操作,如参考图1、7及8描述。
因此,方法900、1000及1100可在铁电存储器单元感测期间提供偏移补偿。应注意,方法900、1000及1100描述可能实施方案,且操作及步骤可经重新布置或以其它方式经修改使得其它实施方案是可能的。在一些实例中,可组合来自方法900、1000及1100的两个或两个以上特征。
描述一种设备。在一些实例中,所述设备可包含:用于使与铁电存储器单元电子通信的数字线虚拟接地的构件;用于将与第一切换组件电子通信的第一偏移电容器放电的构件;及用于经由所述第一切换组件将所述铁电存储器单元的经存储电荷转移到感测电容器的构件,其中在所述数字线虚拟接地时且在所述第一偏移电容器已放电之后转移所述经存储电荷。
在一些实例中,用于将所述第一偏移电容器放电的所述构件包括用于激活所述第一切换组件的构件。在一些实例中,所述设备可包含用于使用所述第一切换组件且至少部分基于用于将所述第一偏移电容器放电的所述构件而将所述数字线维持于虚拟接地的构件。在一些实例中,所述第一切换组件包括p型场效晶体管(FET),且所述第一偏移电容器的电容至少部分基于所述p型FET的阈值电压,所述设备进一步包括用于至少部分基于用于将所述第一偏移电容器放电的所述构件而施加所述阈值电压到所述p型FET的栅极的构件。
在一些实例中,用于将所述铁电存储器单元的所述经存储电荷转移到所述感测电容器的所述构件包括:用于经由第二切换组件连接所述p型FET的漏极与所述感测电容器的构件;用于选择所述铁电存储器单元的构件;及用于施加电压到所述铁电存储器单元的铁电电容器的构件。在一些实例中,用于选择所述铁电存储器单元的所述构件包括用于激活与所述铁电电容器及所述数字线电子通信的选择组件的构件,其中所述铁电存储器单元包括所述选择组件及所述铁电电容器。
在一些实例中,用于使所述数字线虚拟接地的所述构件包括用于经由第二切换组件使所述数字线虚拟接地的构件,其中所述数字线与所述p型FET的源极电子通信。在一些实例中,所述设备可包含用于激活与所述感测电容器电子通信的感测放大器的构件及用于至少部分基于激活所述感测放大器而比较所述感测电容器的电压与参考电压的构件。在一些实例中,所述设备可包含:用于经由第二切换组件使所述第一偏移电容器的第一端子线虚拟接地的构件,其中所述第一切换组件包括p型场效晶体管(FET),且其中所述第一偏移电容器的所述第一端子与所述p型FET的栅极及所述p型FET的漏极电子通信;及用于在所述第一端子虚拟接地时对所述第一偏移电容器的第二端子充电的构件。
在一些实例中,用于将所述第一偏移电容器放电的所述构件包括:用于将所述第一偏移电容器的所述第一端子与虚拟接地电隔离的构件;及用于将所述第一偏移电容器的所述第二端子放电的构件,其中用于放电的所述构件将经存储电荷从所述第一偏移电容器的所述第一端子转移到所述p型FET的所述栅极。在一些实例中,用于将所述第一偏移电容器的所述第二端子放电的所述构件包括施加零电压到所述第一偏移电容器的所述第二端子。在一些实例中,所述设备可包含用于经由第三切换组件使所述p型FET的所述漏极与所述p型FET的所述栅极电隔离的构件。
在一些实例中,所述设备可包含:用于使与参考电路电子通信的参考数字线虚拟接地的构件;用于将与第二切换组件电子通信的第二偏移电容器放电的构件,其中所述第一偏移电容器及所述第二偏移电容器与共同信号线电子通信;及用于在所述参考数字线虚拟接地时且在所述第一偏移电容器已放电之后经由所述第二切换组件将所述参考电路的经存储电荷转移到参考电容器的构件。在一些实例中,所述第二切换组件包括p型场效晶体管(FET),所述设备进一步包括:用于至少部分基于用于将所述第二偏移电容器放电的所述构件而施加阈值电压到所述p型FET的栅极的构件;及用于在将所述参考电路的所述经存储电荷转移到所述参考电容器时将所述参考数字线维持于虚拟接地的构件。
描述一种设备。在一些实例中,所述设备可包含:铁电存储器单元,其包括铁电电容器及选择组件;感测放大器,其经由数字线与所述选择组件电子通信;第一切换组件,其与所述数字线及所述感测放大器电子通信;偏移电容器,其与所述第一切换组件电子通信;用于操作第二切换组件以使所述数字线虚拟接地的构件;用于在所述数字线接地时将所述偏移电容器放电以将电荷转移到所述第一切换组件的构件;及用于在所述偏移电容器已放电之后激活所述感测放大器的构件。
在一些实例中,所述设备可包含:用于激活所述选择组件以选择所述铁电存储器单元的构件;及用于操作所述铁电存储器单元的所述铁电电容器以至少部分基于选择所述铁电存储器单元而对感测电容器充电的构件。在一些实例中,所述设备可包含用于比较感测电容器的电压与参考电容器的电压以读取所述铁电存储器单元的逻辑值的构件,其中所述感测电容器与所述感测放大器电子通信。
本文的描述提供实例且不限制权利要求书中陈述的范围、适用性或实例。在不脱离本发明的范围的情况下可对所论述的元件的功能及布置进行改变。各种实例可视需要省略、替换或添加各种程序或组件。又,可在其它实例中组合关于一些实例描述的特征。
本文陈述的描述以及附图描述实例配置且不表示可实施或在权利要求书的范围内的全部实例。如本文使用的术语“实例”及“示范性”表示“充当实例、例子或说明”且非“优选”或“优于其它实例”。实施方式出于提供对所描述技术的理解而包含具体细节。然而,可在不具有这些具体细节的情况下实践这些技术。在一些例子中,以框图形式展示众所周知结构及装置以避免使所描述实例的概念不清楚。
在附图中,类似组件或特征可具有相同参考标签。此外,可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。当在说明书中使用第一参考标签时,描述可适用于具有相同第一参考标签的类似组件中的任一者,而与第二参考标签无关。
可使用各种不同科技及技术中的任一者来表示本文描述的信息及信号。例如,可通过电压、电流、电磁波、磁场或磁性微粒、光场或光学微粒或其的任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。一些图式可将信号说明为单个信号;然而,所属领域的技术人员将理解,信号可表示信号的总线,其中总线可具有各种位宽度。
如本文使用,术语“虚拟接地”是指保持在约零伏特(0V)的电压但不与接地直接连接的电路的节点。因此,虚拟接地的电压可临时波动且在稳定状态返回到约0V。可使用各种电子电路元件来实施虚拟接地,例如由运算放大器及电阻器构成的分压器。其它实施方案也是可能的。如本文中使用的术语“虚拟接地”或“虚拟地接地”表示连接到虚拟接地或接地。
术语“电子通信”是指组件之间的关系,其支持组件之间的电子流。这可包含组件之间的直接连接或可包含中间组件。电子通信中的组件可为有源交换的电子或信号(例如,在通电电路中)或可不是有源交换的电子或信号(例如,在断电电路中),但可经配置且可操作以在使电路通电之后交换电子或信号。举例来说,通过开关(例如,晶体管)物理连接的两个组件电子通信,而不管开关的状态(即,断开或闭合)。
本文论述的装置(包含存储器阵列100)可形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中,衬底是半导体晶片。在其它情况中,衬底可为绝缘体上覆硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。可经由使用各种化学物种(包含但不限于磷、硼或砷)的掺杂控制衬底或衬底的子区域的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。
本文论述的晶体管可表示场效晶体管(FET)且包括包含源极、漏极与栅极的三端装置。所述端子可经由导电材料(例如,金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如,简并)半导体区。可通过轻度掺杂半导体区或沟道分离源极及漏极。如果沟道是n型(即,多数载子是电子),那么FET可被称为n型FET。同样地,如果沟道是p型(即,多数载子是电洞),那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封端。可通过施加电压到栅极而控制沟道导电率。例如,分别施加正电压或负电压到n型FET或p型FET可导致沟道变得导电。当施加大于或等于晶体管的阈值电压的电压到晶体管栅极时,可“开启”或“激活”晶体管。当施加小于晶体管的阈值电压的电压到晶体管栅极时,可“关闭”或“撤销激活”所述晶体管。
结合本文的揭示内容描述的各种说明性框、组件及模块可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或其的任何组合而实施或执行。通用处理器可为微处理器,但在替代例中,处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如,DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、通过处理器执行的软件、固件或其的任何组合中实施本文描述的功能。如果实施于通过处理器执行的软件中,所述功能可作为一或多个指令或代码存储于计算机可读媒体上或通过所述计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。例如,因为软件的性质,可使用通过处理器执行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施上文描述的功能。实施功能的特征还可物理定位于各种位置处,包含经分布使得在不同物理位置处实施功能的部分。又,如本文使用(包含在权利要求书中),如在项目列表(例如,以例如“…中的至少一者”或“…中的一或多者”短语开始的项目列表)中使用的“或”指示包含列表,使得例如A、B或C中的至少一者的列表表示A或B或C或AB或AC或BC或ABC(即,A及B及C)。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。举例来说但非限制,非暂时性计算机可读媒体可包括RAM、ROM、电子可抹除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置、或可用于携载或存储呈指令或数据结构形式的所需程序代码构件且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。
又,任何连接被适当地称为计算机可读媒体。例如,如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件,那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线技术包含于媒体的定义中。如在本文中使用的磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘,其中磁盘通常磁性地重现数据,而光盘使用激光光学地重现数据。上文的组合还包含于计算机可读媒体的范围内。
提供本文的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员可容易地明白对本发明的各种修改,且在不背离本发明的范围的情况下,在本文中定义的一般原理可适用于其它变型。因此,本发明不限于在本文中描述的实例及设计,而应符合与本文中揭示的原则及新颖特征一致的最广范围。
Claims (27)
1.一种操作铁电存储器单元的方法,其包括:
使与所述铁电存储器单元电子通信的数字线虚拟接地;
将与第一切换组件电子通信的第一偏移电容器放电;及
经由所述第一切换组件将所述铁电存储器单元的经存储电荷转移到感测电容器,其中在所述数字线虚拟接地时且在所述第一偏移电容器已放电之后转移所述经存储电荷。
2.根据权利要求1所述的方法,其中将所述第一偏移电容器放电包括:
激活所述第一切换组件。
3.根据权利要求2所述的方法,其进一步包括:
使用所述第一切换组件且至少部分基于将所述第一偏移电容器放电而将所述数字线维持于虚拟接地。
4.根据权利要求2所述的方法,其中所述第一切换组件包括p型场效晶体管FET,且其中所述第一偏移电容器的电容至少部分基于所述p型FET的阈值电压,所述方法进一步包括:
至少部分基于将所述第一偏移电容器放电而施加所述阈值电压到所述p型FET的栅极。
5.根据权利要求4所述的方法,其中将所述铁电存储器单元的所述经存储电荷转移到所述感测电容器包括:
经由第二切换组件连接所述p型FET的漏极与所述感测电容器;
选择所述铁电存储器单元;及
施加电压到所述铁电存储器单元的铁电电容器。
6.根据权利要求5所述的方法,其中选择所述铁电存储器单元包括:
激活与所述铁电电容器及所述数字线电子通信的选择组件,其中所述铁电存储器单元包括所述选择组件及所述铁电电容器。
7.根据权利要求4所述的方法,其中使所述数字线虚拟接地包括:
经由第二切换组件使所述数字线虚拟接地,其中所述数字线与所述p型FET的源极电子通信。
8.根据权利要求1所述的方法,其进一步包括:
激活与所述感测电容器电子通信的感测放大器;及
至少部分基于激活所述感测放大器而比较所述感测电容器的电压与参考电压。
9.根据权利要求1所述的方法,其进一步包括:
经由第二切换组件使所述第一偏移电容器的第一端子线虚拟接地,其中所述第一切换组件包括p型场效晶体管FET,且其中所述第一偏移电容器的所述第一端子与所述p型FET的栅极及所述p型FET的漏极电子通信;及
在所述第一端子虚拟接地时对所述第一偏移电容器的第二端子充电。
10.根据权利要求9所述的方法,其中将所述第一偏移电容器放电包括:
将所述第一偏移电容器的所述第一端子与虚拟接地电隔离;及
将所述第一偏移电容器的所述第二端子放电,其中所述放电将经存储电荷从所述第一偏移电容器的所述第一端子转移到所述p型FET的所述栅极。
11.根据权利要求10所述的方法,其中将所述第一偏移电容器的所述第二端子放电包括施加零电压到所述第一偏移电容器的所述第二端子。
12.根据权利要求9所述的方法,其进一步包括:
经由第三切换组件使所述p型FET的所述漏极与所述p型FET的所述栅极电隔离。
13.根据权利要求1所述的方法,其进一步包括:
使与参考电路电子通信的参考数字线虚拟接地;
将与第二切换组件电子通信的第二偏移电容器放电,其中所述第一偏移电容器及所述第二偏移电容器与共同信号线电子通信;及
在所述参考数字线虚拟接地时且在所述第一偏移电容器已放电之后经由所述第二切换组件将所述参考电路的经存储电荷转移到参考电容器。
14.根据权利要求13所述的方法,其中所述第二切换组件包括p型场效晶体管FET,所述方法进一步包括:
至少部分基于将所述第二偏移电容器放电而施加阈值电压到所述p型FET的栅极;及
在将所述参考电路的所述经存储电荷转移到所述参考电容器时将所述参考数字线维持于虚拟接地。
15.一种电子存储器设备,其包括:
第一p型场效晶体管FET;
铁电存储器单元,其经由数字线与所述第一p型FET的源极电子通信;
感测电容器,其经由第一切换组件与所述第一p型FET的漏极电子通信;
第一偏移电容器的第一端子,其与所述第一p型FET的栅极电子通信;及
电压源,其与所述第一偏移电容器的第二端子电子通信。
16.根据权利要求15所述的电子存储器设备,其进一步包括:
感测放大器,其与所述感测电容器电子通信。
17.根据权利要求15所述的电子存储器设备,其中所述第一p型FET的所述漏极经由第二切换组件与所述第一p型FET的所述栅极电子通信。
18.根据权利要求15所述的电子存储器设备,其进一步包括:
第三切换组件,其中所述第一偏移电容器的所述第一端子及所述第一p型FET的所述栅极经由所述第三切换组件与虚拟接地电子通信。
19.根据权利要求15所述的电子存储器设备,其中所述数字线经由第四切换组件与虚拟接地电子通信。
20.根据权利要求15所述的电子存储器设备,其进一步包括:
参考电路,其经由第二p型FET与参考电容器电子通信,其中所述参考电容器与感测放大器电子通信;及
第二偏移电容器,其与所述第二p型FET的栅极电子通信,其中所述第一偏移电容器及所述第二偏移电容器与共同信号线电子通信,且其中所述第一p型FET及所述第二p型FET具有不同阈值。
21.根据权利要求20所述的电子存储器设备,其中所述参考电路包括一或多个铁电存储器单元。
22.一种电子存储器设备,其包括:
铁电存储器单元,其包括铁电电容器及选择组件;
感测放大器,其经由数字线与所述选择组件电子通信;
第一切换组件,其与所述数字线及所述感测放大器电子通信;
偏移电容器,其与所述第一切换组件电子通信;及
控制器,其与所述选择组件、所述感测放大器及所述偏移电容器电子通信,其中所述控制器可操作以:
操作第二切换组件以使所述数字线虚拟接地;
在所述数字线接地时将所述偏移电容器放电以将电荷转移到所述第一切换组件;及
在所述偏移电容器已放电之后激活所述感测放大器。
23.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
激活所述选择组件以选择所述铁电存储器单元;及
操作所述铁电存储器单元的所述铁电电容器以至少部分基于选择所述铁电存储器单元而对感测电容器充电。
24.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
比较感测电容器的电压与参考电容器的电压以读取所述铁电存储器单元的逻辑值,其中所述感测电容器与所述感测放大器电子通信。
25.一种电子存储器设备,其包括:
铁电存储器单元,其包括铁电电容器及选择组件;
感测放大器,其经由数字线与所述选择组件电子通信;
第一切换组件,其与所述数字线及所述感测放大器电子通信;
偏移电容器,其与所述第一切换组件电子通信;
用于操作第二切换组件以使所述数字线虚拟接地的构件;
用于在所述数字线接地时将所述偏移电容器放电以将电荷转移到所述第一切换组件的构件;及
用于在所述偏移电容器已放电之后激活所述感测放大器的构件。
26.根据权利要求25所述的电子存储器设备,其进一步包括:
用于激活所述选择组件以选择所述铁电存储器单元的构件;及
用于操作所述铁电存储器单元的所述铁电电容器以至少部分基于选择所述铁电存储器单元而对感测电容器充电的构件。
27.根据权利要求25所述的电子存储器设备,其进一步包括:
用于比较感测电容器的电压与参考电容器的电压以读取所述铁电存储器单元的逻辑值的构件,其中所述感测电容器与所述感测放大器电子通信。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/067,838 | 2016-03-11 | ||
US15/067,838 US9552864B1 (en) | 2016-03-11 | 2016-03-11 | Offset compensation for ferroelectric memory cell sensing |
PCT/US2017/021884 WO2017156444A1 (en) | 2016-03-11 | 2017-03-10 | Offset compensation for ferroelectric memory cell sensing |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108885891A CN108885891A (zh) | 2018-11-23 |
CN108885891B true CN108885891B (zh) | 2022-06-21 |
Family
ID=57794978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780016652.6A Active CN108885891B (zh) | 2016-03-11 | 2017-03-10 | 用于铁电存储器单元感测的偏移补偿 |
Country Status (8)
Country | Link |
---|---|
US (4) | US9552864B1 (zh) |
EP (1) | EP3427266B1 (zh) |
JP (1) | JP6844823B2 (zh) |
KR (1) | KR102188584B1 (zh) |
CN (1) | CN108885891B (zh) |
SG (1) | SG11201807496XA (zh) |
TW (2) | TWI668690B (zh) |
WO (1) | WO2017156444A1 (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10192606B2 (en) | 2016-04-05 | 2019-01-29 | Micron Technology, Inc. | Charge extraction from ferroelectric memory cell using sense capacitors |
US9715919B1 (en) * | 2016-06-21 | 2017-07-25 | Micron Technology, Inc. | Array data bit inversion |
US10290341B2 (en) * | 2017-02-24 | 2019-05-14 | Micron Technology, Inc. | Self-reference for ferroelectric memory |
US10504909B2 (en) * | 2017-05-10 | 2019-12-10 | Micron Technology, Inc. | Plate node configurations and operations for a memory array |
US10304514B2 (en) * | 2017-07-05 | 2019-05-28 | Micron Technology, Inc. | Self-reference sensing for memory cells |
US10475498B2 (en) * | 2017-07-18 | 2019-11-12 | Micron Technology, Inc. | Self-boost, source following, and sample-and-hold for accessing memory cells |
US10163481B1 (en) | 2017-07-20 | 2018-12-25 | Micron Technology, Inc. | Offset cancellation for latching in a memory device |
US10529410B2 (en) | 2017-12-18 | 2020-01-07 | Micron Technology, Inc. | Techniques for accessing an array of memory cells to reduce parasitic coupling |
US10403347B2 (en) * | 2018-01-29 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for accessing ferroelectric memory including providing reference voltage level |
US10667621B2 (en) * | 2018-04-19 | 2020-06-02 | Micron Technology, Inc. | Multi-stage memory sensing |
US11127449B2 (en) | 2018-04-25 | 2021-09-21 | Micron Technology, Inc. | Sensing a memory cell |
US10607676B2 (en) * | 2018-04-25 | 2020-03-31 | Micron Technology, Inc. | Sensing a memory cell |
US10446214B1 (en) * | 2018-08-13 | 2019-10-15 | Micron Technology, Inc. | Sense amplifier with split capacitors |
US11360704B2 (en) * | 2018-12-21 | 2022-06-14 | Micron Technology, Inc. | Multiplexed signal development in a memory device |
US10818343B2 (en) * | 2018-12-26 | 2020-10-27 | Micron Technology, Inc. | Techniques for charging a sense component |
US10923180B2 (en) * | 2018-12-26 | 2021-02-16 | Micron Technology, Inc. | Sensing techniques using a charge transfer device |
US10699783B1 (en) * | 2018-12-26 | 2020-06-30 | Micron Technology | Sensing techniques using a moving reference |
CN109541380B (zh) * | 2019-01-18 | 2020-04-24 | 云南电网有限责任公司电力科学研究院 | 一种可控电压源接地电流全补偿扰动选线方法及装置 |
CN109541379B (zh) * | 2019-01-18 | 2020-09-01 | 云南电网有限责任公司电力科学研究院 | 可控电压源接地电流全补偿的选线方法及装置 |
US10726917B1 (en) * | 2019-01-23 | 2020-07-28 | Micron Technology, Inc. | Techniques for read operations |
CN109813997B (zh) * | 2019-04-02 | 2021-02-02 | 云南电网有限责任公司电力科学研究院 | 一种可控电流源接地电流全补偿输出电流计算方法及系统 |
US10692557B1 (en) | 2019-04-11 | 2020-06-23 | Micron Technology, Inc. | Reference voltage management |
US10892022B1 (en) * | 2019-08-28 | 2021-01-12 | Micron Technology, Inc. | Responding to power loss |
CN112863584A (zh) * | 2019-11-28 | 2021-05-28 | 长鑫存储技术有限公司 | 一次可编程存储器的读写电路 |
US10998029B1 (en) * | 2020-01-17 | 2021-05-04 | Micron Technology, Inc. | Low voltage ferroelectric memory cell sensing |
US11152049B1 (en) | 2020-06-08 | 2021-10-19 | Micron Technology, Inc. | Differential sensing for a memory device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002133857A (ja) * | 2000-10-31 | 2002-05-10 | Fujitsu Ltd | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
WO2004093088A1 (ja) * | 2003-04-10 | 2004-10-28 | Fujitsu Limited | 強誘電体メモリおよびそのデータ読み出し方法 |
US7106617B2 (en) * | 2002-05-21 | 2006-09-12 | Samsung Electronics Co., Ltd. | Ferroelectric memory devices having a plate line control circuit and methods for operating the same |
CN104766633A (zh) * | 2008-12-30 | 2015-07-08 | E·孔法洛涅里 | 具有扩展工作温度范围的非易失性存储器 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1009311B (zh) * | 1986-11-13 | 1990-08-22 | 西安交通大学 | 铁电体电滞回线计算机测试方法 |
US5237533A (en) * | 1991-12-20 | 1993-08-17 | National Semiconductor Corporation | High speed switched sense amplifier |
JPH07134899A (ja) * | 1993-11-11 | 1995-05-23 | Sony Corp | センスアンプ |
US5487030A (en) * | 1994-08-26 | 1996-01-23 | Hughes Aircraft Company | Ferroelectric interruptible read memory |
JPH09185890A (ja) * | 1996-01-08 | 1997-07-15 | Hitachi Ltd | 強誘電体記憶装置 |
DE19832994C2 (de) * | 1998-07-22 | 2003-02-13 | Infineon Technologies Ag | Ferroelektrische Speicheranordnung |
JP4138228B2 (ja) * | 2000-11-20 | 2008-08-27 | 株式会社東芝 | 半導体メモリ |
US6920060B2 (en) | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
JP4157528B2 (ja) * | 2004-03-08 | 2008-10-01 | 富士通株式会社 | 半導体メモリ |
US7227769B2 (en) * | 2004-03-08 | 2007-06-05 | Fujitsu Limited | Semiconductor memory |
JP4647313B2 (ja) * | 2005-01-06 | 2011-03-09 | 富士通セミコンダクター株式会社 | 半導体メモリ |
JP4452631B2 (ja) * | 2005-01-21 | 2010-04-21 | パトレネラ キャピタル リミテッド, エルエルシー | メモリ |
WO2007000809A1 (ja) | 2005-06-28 | 2007-01-04 | Spansion Llc | 半導体装置およびその制御方法 |
KR100748556B1 (ko) * | 2005-11-23 | 2007-08-10 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그것의 구동방법 |
JP4374549B2 (ja) * | 2005-12-20 | 2009-12-02 | セイコーエプソン株式会社 | 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法 |
JP4305960B2 (ja) * | 2005-12-28 | 2009-07-29 | セイコーエプソン株式会社 | 強誘電体メモリ装置 |
JP2008176830A (ja) * | 2007-01-16 | 2008-07-31 | Matsushita Electric Ind Co Ltd | 半導体微少電流判定方法および手段、半導体メモリ |
KR100866705B1 (ko) | 2007-07-04 | 2008-11-03 | 주식회사 하이닉스반도체 | 강유전체 소자를 적용한 반도체 메모리 장치 |
JP2009123299A (ja) * | 2007-11-16 | 2009-06-04 | Nec Electronics Corp | 半導体記憶装置 |
KR101004514B1 (ko) * | 2008-06-09 | 2010-12-31 | 주식회사 하이닉스반도체 | Rfid 장치 |
JP2009301658A (ja) * | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器 |
JP2010027143A (ja) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | 半導体記憶装置 |
US8373124B2 (en) * | 2009-12-24 | 2013-02-12 | Seiko Epson Corporation | Infrared detection circuit, sensor device, and electronic instrument |
US9165960B2 (en) * | 2013-01-04 | 2015-10-20 | Industrial Technology Research Institute | Pixel circuit, active sensing array, sensing device and driving method thereof |
-
2016
- 2016-03-11 US US15/067,838 patent/US9552864B1/en active Active
- 2016-12-13 US US15/377,767 patent/US9858978B2/en active Active
-
2017
- 2017-03-10 WO PCT/US2017/021884 patent/WO2017156444A1/en active Application Filing
- 2017-03-10 SG SG11201807496XA patent/SG11201807496XA/en unknown
- 2017-03-10 EP EP17764219.6A patent/EP3427266B1/en active Active
- 2017-03-10 TW TW107115887A patent/TWI668690B/zh active
- 2017-03-10 JP JP2018546778A patent/JP6844823B2/ja active Active
- 2017-03-10 TW TW106108080A patent/TWI627628B/zh active
- 2017-03-10 KR KR1020187028494A patent/KR102188584B1/ko active IP Right Grant
- 2017-03-10 CN CN201780016652.6A patent/CN108885891B/zh active Active
- 2017-12-15 US US15/844,154 patent/US10438642B2/en active Active
-
2019
- 2019-08-08 US US16/536,050 patent/US10600467B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002133857A (ja) * | 2000-10-31 | 2002-05-10 | Fujitsu Ltd | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
US7106617B2 (en) * | 2002-05-21 | 2006-09-12 | Samsung Electronics Co., Ltd. | Ferroelectric memory devices having a plate line control circuit and methods for operating the same |
WO2004093088A1 (ja) * | 2003-04-10 | 2004-10-28 | Fujitsu Limited | 強誘電体メモリおよびそのデータ読み出し方法 |
CN104766633A (zh) * | 2008-12-30 | 2015-07-08 | E·孔法洛涅里 | 具有扩展工作温度范围的非易失性存储器 |
Also Published As
Publication number | Publication date |
---|---|
US20200035285A1 (en) | 2020-01-30 |
KR102188584B1 (ko) | 2020-12-09 |
JP6844823B2 (ja) | 2021-03-17 |
TWI668690B (zh) | 2019-08-11 |
US10600467B2 (en) | 2020-03-24 |
US9858978B2 (en) | 2018-01-02 |
CN108885891A (zh) | 2018-11-23 |
EP3427266A1 (en) | 2019-01-16 |
TWI627628B (zh) | 2018-06-21 |
TW201842500A (zh) | 2018-12-01 |
JP2019511804A (ja) | 2019-04-25 |
EP3427266A4 (en) | 2019-11-06 |
EP3427266B1 (en) | 2022-06-22 |
US9552864B1 (en) | 2017-01-24 |
US20170263302A1 (en) | 2017-09-14 |
US10438642B2 (en) | 2019-10-08 |
TW201802805A (zh) | 2018-01-16 |
KR20180114954A (ko) | 2018-10-19 |
WO2017156444A1 (en) | 2017-09-14 |
SG11201807496XA (en) | 2018-09-27 |
US20180108393A1 (en) | 2018-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108885891B (zh) | 用于铁电存储器单元感测的偏移补偿 | |
CN109074836B (zh) | 从铁电存储器单元的电荷提取 | |
CN109074840B (zh) | 铁电存储器单元感测 | |
US11361806B2 (en) | Charge sharing between memory cell plates | |
US10796743B2 (en) | Dynamic adjustment of memory cell digit line capacitance | |
CN109074838B (zh) | 具有存储组件隔离的存储器单元感测 | |
US20190318776A1 (en) | Cell-specific reference generation and sensing | |
KR102359857B1 (ko) | 셀 기반 기준 전압 생성 | |
CN109215706B (zh) | 用于存储器单元的自参考感测 | |
CN110770834A (zh) | 双模式铁电存储器单元的操作 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |