CN110770834A - 双模式铁电存储器单元的操作 - Google Patents
双模式铁电存储器单元的操作 Download PDFInfo
- Publication number
- CN110770834A CN110770834A CN201880038287.3A CN201880038287A CN110770834A CN 110770834 A CN110770834 A CN 110770834A CN 201880038287 A CN201880038287 A CN 201880038287A CN 110770834 A CN110770834 A CN 110770834A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- ferroelectric memory
- voltage
- volatile mode
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title description 22
- 238000000034 method Methods 0.000 claims abstract description 127
- 238000004891 communication Methods 0.000 claims description 64
- 230000000977 initiatory effect Effects 0.000 claims description 38
- 238000003860 storage Methods 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 description 96
- 230000008569 process Effects 0.000 description 31
- 230000006870 function Effects 0.000 description 22
- 230000007704 transition Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 230000010287 polarization Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000003213 activating effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 208000000044 Amnesia Diseases 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 231100000863 loss of memory Toxicity 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2293—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
Abstract
本发明描述用于双模式铁电存储器单元的操作的方法、系统及装置。存储器阵列或所述阵列的部分可以易失性模式及非易失性模式不同地操作。例如,存储器单元可以非易失性模式操作且接着在所述单元以所述非易失性模式操作时通过控制器起始的命令之后以易失性模式操作。所述存储器单元可以所述易失性模式操作且接着在后续命令之后以所述非易失性模式操作。在一些实例中,所述存储器阵列的一个存储器单元可以所述非易失性模式操作而所述存储器阵列的另一个存储器单元以所述易失性模式操作。
Description
交叉参考
本专利申请案主张由维梅尔卡蒂(Vimercati)在2017年6月9日申请的转让给其受让人的标题为“双模式铁电存储器单元的操作(Dual Mode Ferroelectric Memory CellOperation)”的第15/618,393号美国专利申请案的优先权。
背景技术
下文大体上涉及操作存储器阵列,且更明确来说,涉及双模式铁电存储器单元的操作。
存储器装置广泛用于存储各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中的信息。信息是通过对存储器装置的不同状态进行编程而予以存储。例如,二进制装置具有通常由逻辑“1”或逻辑“0”表示的两个状态。在其它系统中,可存储两个以上状态。为存取所述经存储信息,所述电子装置的组件可读取或感测所述存储器装置中的经存储状态。为存储信息,所述电子装置的组件可写入所述存储器装置中的状态或对所述存储器装置中的状态进行编程。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如,FeRAM)即使在不存在外部电源的情况下仍可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如,DRAM)可随时间丢失其存储的状态,除非其通过外部电源周期性刷新。FeRAM可使用类似于易失性存储器的装置架构但可因为使用铁电电容器作为存储装置而具有非易失性性质。FeRAM装置可因此与其它非易失性及易失性存储器装置相比而具有改进的性能。
改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、增加数据保持、降低电力消耗或降低制造成本等等。在一些情况中,可存在用于易失性数据存储及非易失性数据存储的不同存储器技术。在一些实例中,铁电存储器装置可经配置而以非易失性模式或易失性操作,但无法在所述两者之间动态交替。例如,当铁电存储器装置以易失性模式操作时,非易失性数据存储不会发生。类似地,当铁电存储器装置以非易失性模式操作时,易失性数据存储不会发生。非易失性模式中所执行的操作可需要更多时间,且易失性模式中所执行的操作可在功率变化期间丢失内容。当非易失性模式优于易失性模式时,这些问题可减缓或破坏存储器单元的操作,或反之亦然。
附图说明
图1说明根据本发明的实例的支持双模式铁电存储器单元的操作的存储器阵列的实例。
图2说明根据本发明的实例的支持双模式铁电存储器单元的操作的存储器单元的实例电路。
图3说明根据本发明的实例的支持双模式铁电存储器单元的操作的实例存储器阵列。
图4A到4B说明根据本发明的实例的用于支持双模式铁电存储器单元的操作的存储器单元的实例磁滞曲线图。
图5A到5D说明根据本发明的实例的用于支持双模式铁电存储器单元的操作的存储器单元的实例磁滞曲线图。
图6A到6B说明根据本发明的实例的用于支持双模式铁电存储器单元的操作的存储器单元的实例电压曲线图。
图7到8展示根据本发明的实例的支持双模式铁电存储器单元的操作的装置的框图。
图9说明根据本发明的实例的包含支持双模式铁电存储器单元的操作的存储器阵列的系统的框图。
图10到13说明根据本发明的实例的用于双模式铁电存储器单元的操作的方法。
具体实施方式
存储器阵列可含有在非易失性模式或易失性模式或两者中执行操作序列的存储器单元。在一些实例中,以易失性模式操作的存储器单元(例如,铁电存储器单元)可比以非易失性模式操作的存储器单元更快地执行操作(例如,感测操作、读取操作)。如本文中所描述,用于存储器单元在不同时间以易失性模式或非易失性模式或两者的动态可变操作的技术提供若干优点,包含在用于易失性存储器及非易失性存储器的预期规范内操作。在一些情况中,以非易失性模式操作的存储器单元可执行相同操作。在其它情况中,以易失性模式操作的存储器单元可在功率变化期间丢失存储器阵列中的内容,而以非易失性模式操作的存储器单元可留存存储器阵列中的内容。此存储器阵列内容的丢失可破坏存储器单元或其它组件的操作。
如本文中所描述,存储器阵列的一或多个存储器单元可基于所述存储器单元的所要功能性或待执行的操作而在非易失性操作模式与易失性操作模式之间切换。例如,存储器单元可在功率变化期间在非易失性模式中执行操作以留存存储器阵列中的内容。在其它实例中,当操作需要更少存取时间或更快性能时,存储器单元可在易失性模式中执行操作。与易失性操作模式相比,非易失性操作模式可需要更多时间来执行一些操作;然而,可通过不在存储器阵列中实施刷新操作而在非易失性模式中节省电力。
在一些实例中,存储器装置可根据可变延时而在非易失性操作模式与易失性操作模式之间切换。例如,以易失性模式操作的存储器阵列可需要刷新操作。在一些情况中,可在存储器单元已从非易失性模式切换到易失性模式之后执行刷新操作。在其它情况中,可在非易失性操作模式中实施较长刷新操作。
与存储器阵列电子通信的一或多个组件或存储器阵列自身可发出在非易失性操作模式与易失性操作模式之间切换存储器单元的命令。例如,可发出将存储器单元从非易失性操作模式切换到易失性操作模式的第一命令。在发出所述第一命令之后,可选择存储器阵列的第一部分,可感测在非易失性模式期间存储的存储器单元内容(例如,第一逻辑状态),且可将所述存储器单元内容存储于存储组件中。
在其它实例中,与存储器阵列电子通信的一或多个组件或存储器阵列自身可发出从易失性操作模式切换到非易失性操作模式的第二命令。在发出所述第二命令之后,可感测在易失性模式期间存储的存储器单元内容(例如,第二逻辑状态),将所述存储器单元内容存储于存储组件中,且可取消选择存储器阵列的部分。在一些实例中,存储器单元可将所述第二逻辑状态写回到先前用于非易失性操作模式中的相同电容器中或写回到另一存储组件中。
下文在图1的背景内容中进一步描述上文介绍的本发明的特征。接着针对图2到5D描述特定实例。本发明的这些及其它特征是通过与双模式铁电存储器单元的操作有关的设备图、系统图及流程图进一步说明且参考其进一步描述。
图1说明根据本发明的实例的支持双模式铁电存储器单元的操作的实例存储器阵列100。存储器阵列100还可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可编程以存储表示为逻辑0及逻辑1的两个状态。在一些情况中,存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可存储表示电容器中的可编程状态的电荷;例如,带电及不带电电容器可分别表示两个逻辑状态。DRAM架构可通常使用此设计,且所采用的电容器可包含具有线性或顺电性电极化性质的电介质材料作为绝缘体。相比来说,铁电存储器单元可包含具有铁电体作为绝缘材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化性质;在下文论述铁电存储器单元105的一些细节及优点。
可通过激活或选择存取线110及数字线115而对存储器单元105执行操作(例如读取及写入)。存取线110还可被称为字线110,且位线115还可被称为数字线115。在不失理解或操作的情况下,对字线及位线或其类似物的引用可互换。激活或选择字线110或数字线115可包含施加电压到相应线。字线110及数字线115可由导电材料制成,例如金属(例如,铜(Cu)、铝(Al)、金(Au)、钨(W))、金属合金、碳、导电掺杂半导体,或其它导电材料、合金、化合物或类似者。
根据图1的实例,存储器单元105的每一行经连接到单根字线110,且存储器单元105的每一列经连接到单根数字线115。通过激活一根字线110及一根数字线115(例如,施加电压到字线110或数字线115),可存取在其交叉点处的单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的交叉点可被称为存储器单元的地址。
在一些架构中,单元的逻辑存储装置(例如,电容器)可通过选择组件与数字线电隔离。字线110可连接到所述选择组件且可控制所述选择组件。例如,所述选择组件可为晶体管且字线110可连接到所述晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭合电路。接着可存取数字线以读取或写入存储器单元105。在一些实例中,可存在其它线(图1中未展示)。例如,下文参考其它图所论述的板线可耦合到存储器单元105。
存取存储器单元105可经由行解码器120及列解码器130加以控制。例如,行解码器120可从存储器控制器140接收行地址且基于所述经接收的行地址激活适当字线110。类似地,列解码器130从存储器控制器140接收列地址且激活适当数字线115。例如,存储器阵列100可包含标记为WL_1到WL_M的多根字线110及标记为DL_1到DL_N的多根数字线115,其中M及N取决于阵列大小。因此,通过激活字线110及数字线115(例如,WL_2及DL_3),可存取在其交叉点处的存储器单元105。
在存取之后,可通过感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。例如,在存取存储器单元105之后,存储器单元105的铁电电容器可放电到其对应数字线115上。对铁电电容器放电可起因于偏置所述铁电电容器或施加电压到所述铁电电容器。放电可引起数字线115的电压变化,感测组件125可比较所述电压与参考电压(未展示)以确定存储器单元105的经存储状态。例如,如果数字线115具有高于参考电压的电压,那么感测组件125可确定存储器单元105中的经存储状态是逻辑1,且反之亦然。感测组件125可包含各种晶体管或放大器以检测及放大信号的差异(这可被称为锁存)。接着可经由列解码器130输出存储器单元105的经检测逻辑状态作为输出135。在一些情况中,感测组件125可为列解码器130或行解码器120的部分。或者,感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。
可通过类似地激活相关字线110及数字线115而设置或写入存储器单元105,即,可将逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如,输入/输出135)。可通过跨铁电电容器施加电压而写入铁电存储器单元105。此过程在下文更详细论述。
在一些存储器架构中,存取存储器单元105可使存储的逻辑状态降级或破坏存储的逻辑状态,且可执行重写或刷新操作以使原始逻辑状态返回到存储器单元105。例如,在DRAM中,电容器可在感测操作期间部分或完全放电,从而破坏存储的逻辑状态。因此可在感测操作之后重写逻辑状态。因此,激活单根字线110可导致行中的所有存储器单元放电;因此,可需要重写行中的若干或所有存储器单元105。在一些实例中,写回操作可在预充电状态期间使用非易失性时序发生。
包含DRAM的一些存储器架构可随时间丢失其存储的状态,除非其通过外部电源周期性刷新。例如,带电电容器可随时间经由泄漏电流放电,从而导致经存储信息丢失。这些所谓的易失性存储器装置的刷新率可相对较高(例如,对于DRAM阵列每秒数十次刷新操作),这可导致显著电力消耗。随着存储器阵列越来越大,增加的电力消耗可抑制存储器阵列的部署或操作(例如,电力供应、热产生、材料限制),尤其对于依靠有限电源(例如电池)的移动装置。如下文所论述,铁电存储器单元105可具有可导致相对于其它存储器架构改进的性能的有益性质。
存储器控制器140可经由各种组件(例如,行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如,读取、写入、重写、刷新)。在一些情况中,行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以激活所要字线110及数字线115。存储器控制器140还可产生及控制在存储器阵列100的操作期间所使用的各种电压或电流。例如,其可在存取一或多个存储器单元105之后施加放电电压到字线110或数字线115。一般来说,本文中所论述的所施加电压或电流的振幅、形状或持续时间可经调整或改变且可针对操作存储器阵列100时所论述的各种操作而不同。此外,可同时存取存储器阵列100内的一个、多个或所有存储器单元105;例如,可在其中将所有存储器单元105或存储器单元105的群组设置为单个逻辑状态的复位操作期间同时存取存储器阵列100的多个或所有单元。
在一些情况中,当存储器单元105以非易失性模式操作时,存储器控制器140可起始对存储器单元105的第一命令。存储器控制器140还可感测有源存储器单元105的逻辑状态,将所述逻辑状态存储到其相应成对的感测组件125,且以易失性模式操作存储器单元105(即,当存储器阵列100的部分中的存储器单元105可从以非易失性模式操作切换到以易失性模式操作时)。在一些实例中,当存储器单元105以易失性模式操作时,存储器控制器140可起始对存储器单元105的第二命令。存储器控制器140还可感测有源存储器单元105的逻辑状态,将所述逻辑状态存储到其相应成对的感测组件125,且以非易失性模式操作存储器单元105。
图2说明根据本发明的实例的支持双模式铁电存储器单元的操作的存储器单元的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a,其可分别为如参考图1所描述的存储器单元105、字线110、数字线115及感测组件125的实例。存储器单元105-a可包含逻辑存储组件,例如具有第一板(单元板230)及第二板(单元底部215)的电容器205。单元板230及单元底部215可经由定位于其间的铁电材料电容性耦合。单元板230及单元底部215的定向可在不改变存储器单元105-a的操作的情况下翻转。电路200还包含选择组件220及参考线225。单元板230可经由板线210存取且单元底部215可经由数字线115-a存取。如上文所描述,可通过对电容器205充电或放电而存储各种状态。
可通过操作电路200中所表示的各种元件而读取或感测电容器205的经存储状态。电容器205可与数字线115-a电子通信。例如,电容器205可在选择组件220经撤销激活时与数字线115-a隔离,且电容器205可在选择组件220经激活时连接到数字线115-a。激活选择组件220可被称为选择存储器单元105-a。在一些情况中,选择组件220是晶体管且其操作是通过施加电压到晶体管栅极而加以控制,其中电压量值大于所述晶体管的阈值量值。字线110-a可激活选择组件220;例如,将施加到字线110-a的电压施加到晶体管栅极,从而使电容器205与数字线115-a连接。
在其它实例中,可切换选择组件220与电容器205的位置,使得选择组件220连接于板线210与单元板230之间且使得电容器205介于数字线115-a与选择组件220的其它端子之间。在此实施例中,选择组件220可经由电容器205保持与数字线115-a电子通信。此配置可与替代时序相关联且偏置以用于读取及写入操作。
因为电容器205的板之间的铁电材料且如下文更详细论述,电容器205在连接到数字线115-a之后可不放电。在一个方案中,为感测通过铁电电容器205存储的逻辑状态,可偏置字线110-a以选择存储器单元105-a且可施加电压到板线210。在一些情况中,在偏置板线210及字线110-a之前,使数字线115-a虚拟接地且接着与虚拟接地隔离(其可称为“浮动”)。偏置板线210可导致跨电容器205的电压差(例如,板线210电压减去数字线115-a电压)。电压差可产生电容器205上的经存储电荷的变化,其中经存储电荷的变化的量值可取决于电容器205的初始状态(例如,所存储初始状态是逻辑1还是逻辑0)。这可引起数字线115-a的电压基于存储于电容器205上的电荷而变化。通过改变单元板230的电压而操作存储器单元105-a可被称为“移动单元板”。
在一些实例中,单元板230可根据字线110-a的方向在水平线上切割。例如,水平切割可通过移动板的部分而非完整板片的能力而增加存储器单元105-a的功率。在一些实例中,可使用完整板片。在一些情况中,当发出第二命令时,如果使用负电压来取消选择字线110-a,那么可使用完整板片。在一些情况中,如果将用于非易失性操作的参考电压供应到存储器单元105-a,那么板线210可在非易失性预充电时序中操作。在其它实例中,当存储器单元105-a以易失性模式操作时,板线210可在存取操作(例如,写入操作)期间保持于高电压。
数字线115-a的电压变化可取决于其本征电容。即,在电荷流动通过数字线115-a时,一些有限电荷可存储于数字线115-a中且所得电压取决于本征电容。本征电容可取决于数字线115-a的物理特性,包含尺寸。数字线115-a可连接许多存储器单元105,因此数字线115-a可具有导致不可忽视电容(例如,大约几皮法拉(pF))的长度。接着可通过感测组件125-a比较数字线115-a的所得电压与参考(例如,参考线225的电压)以确定存储器单元105-a中的经存储逻辑状态。可使用其它感测过程。例如,可独立于存储器单元是以易失性模式还是非易失性模式操作而感测电容器205上的电荷。在一些实例中,可基于通过电容器205存储的电荷量而在存取线110上引发电压信号。在一些情况中,感测组件125-a可基于所述电压信号确定对应逻辑值。在一些情况中,感测方案可用于易失性操作模式或非易失性操作模式或两者。
感测组件125-a可包含各种晶体管或放大器以检测及放大信号的差异(这可被称为锁存)。感测组件125-a可包含接收及比较数字线115-a的电压与参考线225(其可为参考电压)的感测放大器。可基于比较将感测放大器输出驱动到更高(例如,正)或更低(例如,负或接地)供应电压。例如,如果数字线115-a具有高于参考线225的电压,那么可将感测放大器输出驱动到正供应电压。在一些情况中,感测放大器可另外将数字线115-a驱动到供应电压。感测组件125-a接着可锁存感测放大器的输出及/或数字线115-a的电压,这可用于确定存储器单元105-a中的经存储状态(例如,逻辑1)。替代性地,如果数字线115-a具有低于参考线225的电压,那么可将感测放大器输出驱动到负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的经存储状态(例如,逻辑0)。接着可参考图1(例如)经由列解码器130输出存储器单元105-a的经锁存逻辑状态作为输出135。
如本文中所描述,可使用可与参考线225相关联的参考电压来读取以非易失性模式操作的存储器单元105-a且可使用不同参考电压来读取以易失性模式操作的存储器单元105-a。例如,与存储器单元105-a可以非易失性模式操作相比时,当存储器单元105-a可以易失性模式操作时,可使用不同参考电压对存储器单元105-a预充电。在一些实例中,跨存储器单元105-a的电压可为0伏特,或跨存储器单元105-a的电压可为通过感测组件125-a提供的供应电压。在其它实例中,存储器单元105-a可针对一个逻辑状态(例如,写入“0”)将供应电压的+1/2供应到感测组件125-a且针对另一个逻辑状态(例如,写入“1”)供应供应电压的-1/2。因此,跨存储器单元105-a的绝对电压可基于施加到存储器单元105-a的参考电压而不同。
在一些情况中,当存储器单元105-a从非易失性操作模式切换到易失性操作模式时,存储器单元105-a中的内容可丢失。在一些实例中,字线110-a可需要可从非易失性操作模式切换到易失性操作模式且反之亦然的存储器阵列的部分中的取消选择电压。例如,可以非易失性模式操作的存储器单元105-a的内容可在无负取消选择电压的情况下丢失。
为写入存储器单元105-a,可跨电容器205施加电压。可使用各种方法。在一个实例中,可经由字线110-a激活选择组件220以将电容器205电连接到数字线115-a。可通过控制单元板230(经由板线210)及单元底部215(经由数字线115-a)的电压而跨电容器205施加电压。为写入逻辑0,单元板230可为高,即,可施加正电压到板线210,且单元底部215可为低,例如,虚拟接地或施加负电压到数字线115-a。执行相反过程以写入逻辑1,其中单元板230为低且单元底部215为高。在一些实例中,可在偏置电容器205以在易失性模式中存储数据之后取消选择字线110-a。在其它实例中,当存储器单元105-a以非易失性模式操作时,在将电容器205偏置到零伏特(0V)之后,可取消选择字线110-a。
电路200还包含模式开关235、第一电压开关240及第二电压开关245。存储器单元105-a可经由板线210-a与第一电压开关240电子通信,且模式开关235可与板线210-a串联定位且使存储器单元105-a与第一电压开关240电连接或电隔离。存储器单元105-a还可经由板线210-b与第二电压开关245电子通信,且模式开关235可与板线210-b串联定位且使存储器单元105-a与第二电压开关245电连接或电隔离。
第一电压开关240可包含节点250、250-a及250-b。例如,节点250可提供读取电压以在非易失性模式中操作存储器单元105-a,节点250-a可提供供应电压以在非易失性模式中操作存储器单元105-a,且节点250-b可提供接地电压以在非易失性模式中操作存储器单元105-a。第二电压开关245可包含节点255。例如,节点255可提供供应电压以在易失性模式中操作存储器单元105-a。模式开关235可包含节点260及260-a。例如,节点260将存储器单元105-a电连接到第一电压开关240且节点260-a将存储器单元105-a电连接到第二电压开关245。
如本文中所描述,存储器阵列可发出第一命令,且模式开关235可经闭合以使存储器单元105-a与第一电压开关240电断开。在此类情况中,存储器单元105-a可以易失性模式操作。在其它实例中,存储器阵列可发出第二命令,且模式开关235可经闭合以使存储器单元105-a与第二电压开关245电断开。在此类情况中,存储器单元105-a可以非易失性模式操作。
电路200还包含时序组件265、模式开关235-a、电压组件270及模式开关235-b。感测组件125-a可经由导线275与时序组件265电子通信,且模式开关235-a可与导线275串联定位且使时序组件265与感测组件125-a电连接或电隔离。感测组件125-a还可经由导线275-a与电压组件270电子通信,且模式开关235-b可与导线275-a串联定位且使电压组件270与感测组件125-a电连接或电隔离。
在一些实例中,时序组件265可对感测组件125-a提供时序规范以在第一时间确定存储器单元105-a的操作模式。例如,节点280可提供时序规范以在非易失性模式中操作存储器单元105-a。在其它实例中,节点280-a可提供时序规范以在易失性模式中操作存储器单元105-a。在一些实例中,可基于写入到存储器单元105-a或存储器控制器或存储器阵列可获得的标记而确定存储器单元105-a的操作模式。在其它实例中,可基于定位于存储器单元105-a中或存储器控制器或存储器阵列经由一或多个电子连接可获得的表而确定存储器单元105-a的操作模式,其中所述表可用额外信息更新。在一些实例中,可基于命令、标记、包含信息的表或其组合而确定存储器单元105-a的操作模式。模式开关235-a可包含节点285及285-a。例如,当存储器单元105-a以非易失性模式操作时,节点285将感测组件125-a电连接到节点280。在其它实例中,当存储器单元105-a以易失性模式操作时,节点285-a将感测组件125-a电连接到节点280-a。
在一些实例中,电压组件270可对感测组件125-a提供参考电压以确定存储器单元105-a的逻辑状态。例如,节点290可提供参考电压以在非易失性模式中操作存储器单元105-a。在其它实例中,节点290-a可提供参考电压以在易失性模式中操作存储器单元105-a。模式开关235-b可包含节点295及295-a。例如,当存储器单元105-a以非易失性模式操作时,节点295将感测组件125-a电连接到节点290。在其它实例中,当存储器单元105-a以易失性模式操作时,节点295-a将感测组件125-a电连接到节点290-a。
图3说明根据本发明的实例的支持双模式铁电存储器单元的操作的实例存储器阵列300。存储器阵列300可包含多个阵列区段,例如,阵列区段305及310。阵列区段305及310可分别含有存储器单元105-b及105-c,但还各自包含多个存储器单元。在一些实例中,阵列区段305含有可连接到共同存取线(例如字线110-b)的存储器单元105-b。字线110-b可为参考图1及2所描述的字线110的实例,且存储器单元105-b可为参考图1及2所描述的存储器单元105的实例。在一些实例中,存储器阵列300还包含感测组件125-b、125-c、125-d及125-e,所述感测组件可为参考图1及2所描述的感测组件125的实例。每一存储器单元105可经由导电数字线115连接到感测组件125。例如,存储器单元105-b及105-c可经由数字线115-b与有源感测组件125-b电子通信。存储器阵列300还包含模式开关235-c、235-d、235-e及235-f,所述模式开关可为参考图2所描述的模式开关235的实例。
存储器阵列300还包含第一电压开关240-a及第二电压开关245-a,其分别可为参考图2论述的第一电压开关240及第二电压开关245的实例。例如,第一电压开关240-a可经由板线210-c及210-d与存储器单元105-b电子通信。板线210-c及210-d可为参考图2描述的板线210的实例。在另一实例中,第二电压开关245-a可经由板线210-e及210-d与存储器单元105-b电子通信。模式开关235-c可与板线210-c及210-e串联定位且分别使第一电压开关240-a及第二电压开关245-a与存储器单元105-b电连接或电隔离。
存储器阵列300还包含第一电压开关240-b及第二电压开关245-b,其分别可为参考图2所论述的第一电压开关240及第二电压开关245的实例。例如,第一电压开关240-b可经由板线210-f及210-g与存储器单元105-c电子通信。板线210-f及210-g可为参考图2所描述的板线210的实例。在另一实例中,第二电压开关245-b可经由板线210-h及210-g与存储器单元105-c电子通信。模式开关235-d可与板线210-f及210-h串联定位且分别使第一电压开关240-b及第二电压开关245-b与存储器单元105-c电连接或电隔离。在一些实例中,板线210-g可与板线210-d相同。例如,模式开关235-c可经由板线210-g与存储器单元105-c电子通信。在其它实例中,模式开关235-d可经由板线210-d与存储器单元105-b电子通信。在一些实例中,可在存储器阵列300中实施其它配置以用于不同于图3的实例存储器阵列300的实施例。
如本发明中所描述,存储器阵列300还可包含时序组件265-a及电压组件270-a,其分别可为参考图2所描述的时序组件265及电压组件270的实例。例如,时序组件265-a可经由导线275-b与感测组件125-b到125-e电子通信。导线275-b可为参考图2所描述的导线275的实例。存储器阵列300还包含与时序组件265-a及感测组件125-e串联定位的模式开关235-e。模式开关235-e可为参考图2所论述的模式开关235的实例。在另一实例中,电压组件270-a可经由导线275-c与感测组件125-b到125-e电子通信。导线275-c可为参考图2所描述的导线275的实例。存储器阵列300还包含与电压组件270-a及感测组件125-d串联定位的模式开关235-f。模式开关235-f可为参考图2所论述的模式开关235的实例。
在一些情况中,存储器阵列300可以一个模式操作阵列区段305同时以不同模式执行存储器阵列300的阵列区段310中的操作。例如,阵列区段305中的存储器单元105-b可以非易失性模式操作而阵列区段310中的存储器单元105-c可以易失性模式操作。即,模式开关235-c可包括可操作以将存储器单元105-b耦合到第一电压开关240-a的晶体管,且模式开关235-d包括可操作以将存储器单元105-c耦合到第二电压开关245-b的晶体管。在一些实例中,阵列区段305中的存储器单元105-b可以易失性模式操作而阵列区段310中的存储器单元105-c可以易失性模式操作。即,模式开关235-c可包括可操作以将存储器单元105-b耦合到第二电压开关245-a的晶体管,且模式开关235-d可包括可操作以将存储器单元105-c耦合到第二电压开关245-b的晶体管。在一些实例中,阵列区段305中的存储器单元105-b与阵列区段310中的存储器单元105-c两者可以相同模式(例如,易失性操作模式或非易失性操作模式)操作。
在一些情况中,阵列区段305中的存储器单元可连接到字线110-b且可同时经选择及感测。例如,当阵列区段305中的存储器单元105-b以易失性模式操作时,可选择及感测对应于字线110-b的阵列区段305中的所有存储器单元。类似地,当阵列区段310中的存储器单元105-c以非易失性模式操作时,可选择及感测对应于字线110-c的阵列区段310中的所有存储器单元。在一些情况中,如与存储器单元105-b以易失性模式操作相比时,在存储器单元105-b以非易失性模式操作时,单元内容可存储于较短字线110-b中(即,可使用字线110-b的部分)。例如,当阵列区段305中的存储器单元105-b以易失性模式操作时,可使用整根字线110-b。
图4A到4B使用根据本发明的实例的支持双模式铁电存储器单元的操作的存储器单元的磁滞曲线图400-a及400-b说明非线性电性质的实例。磁滞曲线图400-a及400-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线图400-a及300-b描绘依据电压差V而变化的存储于铁电电容器(例如,图2的电容器205)上的电荷Q。
铁电材料的特征在于自发电极化,即,其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铅锆(PZT)及钽酸锶铋(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的净电荷且经由电容器端子吸引相反电荷。因此,电荷是存储于铁电材料与电容器端子的界面处。因为可在不存在外部施加电场的情况下维持电极化达相对长时间、甚至无限期,所以与(例如)DRAM阵列中所采用的电容器相比,可显著减少电荷泄漏。这可减少对于一些DRAM架构执行如上所述的刷新操作的需要。
可从电容器的单个端子的角度来理解磁滞曲线图400-a及400-b。通过实例,如果铁电材料具有负极化,那么正电荷累积在端子处。同样地,如果铁电材料具有正极化,那么负电荷累积在端子处。此外,应理解,磁滞曲线图400-a及400-b中的电压表示跨电容器的电压差且是定向的。例如,可通过施加正电压到讨论中的端子(例如,单元板230)且使第二端子(例如,单元底部215)维持接地(或近似零伏特(0V))而实现正电压。可通过使讨论中的端子维持接地且施加正电压到第二端子而施加负电压,即,可施加正电压以使讨论中的端子负极化。类似地,可施加两个正电压、两个负电压或正电压及负电压的任何组合到适当电容器端子以产生磁滞曲线图400-a及400-b中所展示的电压差。
如磁滞曲线图400-a中所描绘,铁电材料可通过零电压差而维持正或负极化,从而导致两个可能电荷状态:电荷状态405及电荷状态410。根据图4的实例,电荷状态405表示逻辑0且电荷状态410表示逻辑1。在一些实例中,相应电荷状态的逻辑值可经反转以适应用于操作存储器单元的其它方案。
可通过凭借施加电压来控制铁电材料的电极化及因此电容器端子上的电荷而将逻辑0或1写入到存储器单元。例如,跨电容器施加净正电压415导致电荷累积直到达到电荷状态405-a。在移除电压415之后,电荷状态405-a遵循路径420直到其在零电压下达到电荷状态405。类似地,通过施加净负电压425而写入电荷状态410,这导致电荷状态410-a。在移除负电压425之后,电荷状态410-a遵循路径430直到其在零电压下达到电荷状态410。电荷状态405-a及410-a还可被称为残余极化(Pr)值,即,在移除外部偏置(例如,电压)之后余留的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。
为读取或感测铁电电容器的经存储状态,可跨电容器施加电压。作为响应,经存储电荷Q改变,且改变程度取决于初始电荷状态,即,最终存储的电荷(Q)取决于最初是存储电荷状态405-b还是410-b。例如,磁滞曲线图400-b说明两个可能存储电荷状态405-b及410-b。如参考图2所论述,可跨电容器施加电压435。在其它情况中,可将固定电压施加到单元板,且虽然被描绘为正电压,但电压435可为负的。响应于电压435,电荷状态405-b可遵循路径440。同样地,如果最初存储电荷状态410-b,那么其遵循路径445。电荷状态405-c及电荷状态410-c的最终位置取决于诸多因素,包含特定感测方案及电路。
在一些情况中,最终电压可取决于连接到存储器单元的数字线的本征电容。例如,如果电容器电连接到数字线,且施加电压435,那么所述数字线的电压可因为其本征电容而上升。因此在感测组件处测量的电压可不等于电压435且代替性地可取决于数字线的电压。磁滞曲线图400-b上的最终电荷状态405-c及410-c的位置可因此取决于数字线的电容且可经由负载线分析而确定,即,电荷状态405-c及410-c可相对于数字线电容予以定义。因此,电容器的电压(电压450或电压455)可不同且可取决于电容器的初始状态。
通过比较数字线电压与参考电压,可确定电容器的初始状态。数字线电压可为电压435与跨电容器的最终电压(电压450或电压455)之间(即,电压435与电压450之间或电压435与电压455之间)的差。可产生参考电压使得其量值介于两个可能数字线电压的两个可能电压之间以确定经存储的逻辑状态,即,如果数字线电压高于或低于所述参考电压。例如,参考电压可为两个量((电压435与电压450)及(电压435与电压455))的平均值。在通过感测组件比较之后,可确定经感测的数字线电压高于或低于参考电压,且可确定铁电存储器单元的经存储逻辑值(即,逻辑0或1)。
如上文所论述,读取并不使用铁电电容器的存储器单元可使经存储逻辑状态降级或破坏经存储逻辑状态。然而,铁电存储器单元可在读取操作之后维持初始逻辑状态。例如,如果存储电荷状态405-b,那么所述电荷状态可在读取操作期间遵循路径440到电荷状态405-c,且在移除电压435之后,电荷状态可通过在相反方向上遵循路径440而返回到初始电荷状态405-b。
图5A到5D说明根据本发明的实例的支持双模式铁电存储器单元的操作的实例磁滞曲线图500-a、500-b、500-c及500-d。例如,磁滞曲线图500-a可为非易失性感测操作的实例。在存储器单元以非易失性模式操作时在可起始对存储器单元的命令之后,可感测存储于存储器单元中的逻辑状态。如磁滞曲线图500-a中所描绘,铁电材料可维持正极化,从而导致两个可能电荷状态(以及其它潜在电荷状态):电荷状态405-d及电荷状态410-d。电荷状态405-d及410-d分别可为参考图4的电荷状态405及410的实例。根据图4的实例,电荷状态405-d表示逻辑0且电荷状态410-d表示逻辑1。
在一些实例中,基于跨电容器施加净正电压455-a,电荷状态405-d遵循路径440-a且导致电荷累积直到达到电荷状态405-e。例如,可基于感测逻辑0而将第一数字线偏置到电压455-a(例如,第一电压)。在移除电压455-a之后,电荷状态405-e遵循路径440-a的反向直到其在零电压电位下达到电荷状态405-d。类似地,通过施加净负电压(即,负电压425,如图4A中所描绘)而写入电荷状态410-d,这导致电荷状态410-e。因为存储器单元与数字线之间的电荷共享,电荷状态410-d可沿着路径445-a偏移到电荷状态410-e。
在一些情况中,最终电压可取决于连接到存储器单元的数字线的本征电容。例如,如果将电容器电连接到数字线且施加电压435-a,那么数字线的电压可因为其本征电容而上升。因此在感测组件处测量的电压可不直接等于电压435-a且代替性地可取决于数字线的电压。磁滞曲线图500-a上的最终电荷状态405-e及410-e的位置可因此取决于数字线的电容且可经由负载线分析而确定,即,电荷状态405-d及410-d可相对于数字线电容予以定义。因此,电容器的电压(电压450-a或电压455-a)可不同且可取决于电容器的初始状态。
为读取或感测铁电电容器的经存储状态,可跨电容器施加电压。电压435-a可为可取决于电路中的电容器的电压。响应于电压435-a,电荷状态405-d可遵循路径440-a。同样地,如果最初存储电荷状态410-d,那么其遵循路径445-a。电荷状态405-e及电荷状态410-e的最终位置取决于诸多因素,包含特定感测方案及电路。在一些情况中,存储器单元可在以非易失性模式操作时经部分偏置。
在一些情况中,可发生写回操作。例如,可取决于在读取或感测操作期间确定的逻辑值而恢复初始逻辑值。在一些实例中,当存储器单元以易失性模式操作时,写回操作可在读取操作期间自动发生。在其它实例中,当以非易失性模式操作时(例如,当数字线放电到接地(0V)时),存储器单元电荷状态405-d可遵循路径440-a到电荷状态405-e。在一些实例中,可将负偏置(例如,参考图4A的负电压425)施加到电容器且电荷状态410-a可遵循路径430到电荷状态410(例如,在数字线从负电压放电到接地或(0V)时)。
图5B使用根据本发明的各种实施例操作的铁电存储器单元的磁滞曲线图500-b说明线性电性质的实例。例如,磁滞曲线图500-b可为易失性感测操作的实例。在存储器单元以易失性模式操作时在可起始对存储器单元的命令之后,可感测存储于存储器单元中的逻辑状态。如磁滞曲线图500-b中所描绘,铁电材料可维持正极化,从而导致两个可能电荷状态:电荷状态405-f及电荷状态410-f。根据图4的实例,电荷状态405-f表示逻辑0且电荷状态410-f表示逻辑1。
在一些实例中,基于跨电容器施加净正电压455-b,电荷状态405-f遵循路径440-b且导致电荷累积直到达到电荷状态405-g。例如,可基于感测逻辑0而将第一数字线偏置到电压455-b(例如,第一电压)。在移除电压455-b之后,电荷状态405-g遵循线性路径505直到其达到电荷状态405-f。在一些情况中,单元可在电荷状态405-f与电荷状态405-g之间的任何状态下读取逻辑0。类似地,通过施加净正电压450-b而写入电荷状态410-f,这导致电荷状态410-g。例如,可基于感测逻辑1而将第一数字线偏置到电压450-b(例如,第二电压)。响应于电压450-b,电荷状态405-f可遵循路径445-b。在移除正电压450-b之后,电荷状态410-g遵循线性路径510直到其在零电压下达到电荷状态410-f。在一些情况中,在易失性模式中读取逻辑1可独立于电容器上的残余极化电荷(例如,磁滞曲线图500-b上的电荷状态410-f的位置)。在一些情况中,电压455-b可大于电压450-b。
在一些实例中,如果单元在电荷状态405-f下存储逻辑0,那么数字线电压可因为单元提供一些电荷而增加。在其它实例中,如果单元在电荷状态410-f下存储逻辑1,那么数字线电压可降低且导致不同电压。在一些情况中,易失性阵列中所采用的电容器可表现为线性电容器。例如,如果最初存储电荷状态410-f,那么其可遵循路径445-b。为恢复存储到单元的逻辑值,电荷状态410-g可遵循线性路径510。
在一些情况中,最终电压可取决于连接到存储器单元的数字线的本征电容。例如,如果电容器带正电荷且电连接到以电压435-b预充电的数字线,那么数字线的电压可增加。在一些实例中,如果电容器带负电荷且电连接到以电压435-b预充电的数字线,那么数字线的电压可降低。因此在感测组件处测量的电压可不等于电压435-b且代替性地可取决于数字线的电压。磁滞曲线图500-b上的最终电荷状态405-g及410-g的位置可因此取决于数字线的电容且可经由负载线分析而确定,即,电荷状态405-g及410-g可相对于数字线电容予以定义。因此,电容器的电压(电压450-b或电压455-b)可不同且可取决于电容器的初始状态。
图5C使用根据本发明的各种实施例操作的铁电存储器单元的磁滞曲线图500-c说明非线性电性质的实例。例如,磁滞曲线图500-c可为非易失性感测操作的实例。在存储器单元以非易失性模式操作时在可起始对存储器单元的命令之后,可感测存储于存储器单元中的逻辑状态。如磁滞曲线图500-c中所描绘,铁电材料可维持正极化,从而导致两个可能电荷状态:电荷状态405-h及电荷状态410-h。根据图4的实例,电荷状态405-h表示逻辑0且电荷状态410-h表示逻辑1。
在一些实例中,基于跨电容器施加净正电压455-c,电荷状态405-h遵循路径440-c且导致电荷累积直到达到电荷状态405-i。例如,可基于感测逻辑0而将第一数字线偏置到电压455-c(例如,第一电压)。在移除电压455-c之后,电荷状态405-i遵循路径440-c的反向直到其在零电压电位下达到电荷状态405-h。类似地,通过施加净正电压450-c而写入电荷状态410-i,这导致电荷状态410-i。例如,可基于感测逻辑1而将第一数字线偏置到电压450-c(例如,第二电压)。响应于电压450-c,电荷状态410-h可遵循路径445-c到电荷状态410-i。电荷状态410-i可遵循路径440-c的反向直到其在零电压下达到电荷状态405-h以对数据进行重新编程。
在一些情况中,最终电压可取决于连接到存储器单元的数字线的本征电容。例如,如果将电容器电连接到数字线且施加电压435-c,那么数字线的电压可因为其本征电容而上升。因此在感测组件处测量的电压可不等于电压435-c且代替性地可取决于数字线的电压。磁滞曲线图500-c上的最终电荷状态405-i及410-i的位置可因此取决于数字线的电容且可经由负载线分析而确定,即,电荷状态405-i及410-i可相对于数字线电容予以定义。因此,电容器的电压(电压450-c或电压455-c)可不同且可取决于电容器的初始状态。
为读取或感测铁电电容器的经存储状态,可跨电容器施加电压。电压435-c可为可取决于电路中的电容器的电压。响应于电压435-c,电荷状态405-h可遵循路径440-c。同样地,如果最初存储电荷状态410-h,那么其遵循路径445-c。电荷状态405-h及电荷状态410-h的最终位置取决于诸多因素,包含特定感测方案及电路。例如,图5C的电路可包含可希望保持输入上的恒定电压的差分放大器。在一些情况中,存储器单元在以非易失性模式操作时可经完全偏置。
图5D使用根据本发明的各种实施例操作的铁电存储器单元的磁滞曲线图500-d说明线性电性质的实例。例如,磁滞曲线图500-d可为易失性感测操作的实例。在存储器单元以易失性模式操作时在可起始对存储器单元的命令之后,可感测存储于存储器单元中的逻辑状态。如磁滞曲线图500-d中所描绘,铁电材料可维持正极化,从而导致两个可能电荷状态:电荷状态405-j及电荷状态410-j。根据图4的实例,电荷状态405-j表示逻辑0且电荷状态410-j表示逻辑1。在一些情况中,单元可在电荷状态405-j与电荷状态405-k之间的任何状态下读取逻辑0。
在一些实例中,基于跨电容器施加净正电压455-d,电荷状态405-j遵循路径440-d且导致电荷累积直到达到电荷状态405-k。例如,可基于感测逻辑0而将第一数字线偏置到电压455-d(例如,第一电压)。因为电容器上的电流泄漏,电荷状态405-k可遵循线性路径505-a直到其达到电荷状态405-j。在一些情况中,在电荷状态405-j低于可作为逻辑0读取的最小电荷状态(例如,小于电压435-d)之前,可刷新单元。在一些情况中,当数字线放电到接地(0V)时,写入电荷状态410-j。例如,可基于感测逻辑1而将第一数字线偏置到电压450-d(例如,第二电压)。响应于电压450-d,电荷状态410-j可遵循路径445-d。在移除正电压450-之后d,电荷状态410-c遵循线性路径510-a直到其在零电压下达到电荷状态410-j。在一些情况中,电压455-d可大于电压450-d。
在一些实例中,如果单元在电荷状态405-j下存储逻辑0,那么数字线电压可因为单元提供一些电荷而增加。在其它实例中,如果单元在电荷状态410-j下存储逻辑1,那么数字线电压可降低且导致不同电压。在一些情况中,易失性阵列中所采用的电容器可表现为线性电容器。例如,如果最初存储电荷状态410-j,那么其可遵循路径445-d。为恢复单元的所存储逻辑值,电荷状态410-k可遵循线性路径510-a。
在一些情况中,最终电压可取决于连接到存储器单元的数字线的本征电容。例如,如果可将数字线预充电到电压435-d,那么可激活字线以将电容器电连接到数字线。在一些情况中,如果对电容器充电,那么数字线的电压可增加到电荷状态405-j。在其它实例中,如果电容器不具有电荷,那么数字线的电压可降低到电荷状态410-k。因此在感测组件处测量的电压可不等于电压435-d且代替性地可取决于数字线的电压。磁滞曲线图500-d上的最终电荷状态405-k及410-k的位置可因此取决于数字线的电容且可经由负载线分析而确定,即,电荷状态405-k及410-k可相对于数字线电容予以定义。因此,电容器的电压(电压450-d或电压455-d)可不同且可取决于电容器的初始状态。在一些实例中,图5D的电路可包含可希望保持输入上的恒定电压的差分放大器。
图6A到6B说明根据本发明的实例的用于支持双模式铁电存储器单元的操作的存储器单元的实例电压曲线图600-a及600-b。电压曲线图600-a及600-b分别说明实例铁电存储器单元感测及预充电过程。电压曲线图600-a及600-b描绘依据时间t而变化的字线(例如,图1的字线110)的电压V。例如,电压曲线图600-a可包含板线电压625及参考电压630。电压曲线图600-b可包含第一电压635及第二电压640。
如本文中所描述,电压曲线图600-a说明非易失性区域605、转变区域610、易失性区域615、转变区域620及非易失性区域605-a的实例。非易失性区域605及605-a可表示在存储器阵列的一或多个存储器单元可以非易失性模式操作时的周期,而易失性区域615可表示在存储器的一或多个存储器单元可以易失性模式操作时的周期。在一些情况中,转变区域610可表示在存储器阵列的一或多个存储器单元在非易失性操作模式与易失性操作模式之间切换时的周期。在其它实例中,转变区域620可表示在存储器阵列的一或多个存储器单元可在易失性操作模式与非易失性操作模式之间切换时的周期。在一些情况中,在转变区域610期间,读取操作可发生在非易失性模式中且接着写入操作可发生在易失性模式中。在一些实例中,在转变区域620期间,读取操作可发生在易失性模式中且接着写入操作可发生在非易失性模式中。
电压曲线图600-a还说明板线电压625及参考电压630的实例。在一些实例中,板线电压625可在转变区域610期间增加且在与非易失性区域605相比时在易失性区域615期间保持于较高电压。例如,当存储器单元以易失性模式操作时,板线电压625可在感测操作(例如,写入操作)期间保持于高电压(例如,大约1.6V)。在发出第二命令之后,存储器单元可在转变区域620期间从易失性操作模式切换到非易失性操作模式,且板线电压625可在非易失性区域605-a中降低到板线电压625(例如,0V)。
如电压曲线图600-a中所描绘,参考电压630可用于读取如非易失性区域605中所见以非易失性模式操作的存储器单元,且不同参考电压630可用于读取如易失性区域615中所见以易失性模式操作的存储器单元。与在存储器单元可以非易失性模式操作相比时,当存储器单元可以易失性模式操作时,存储器单元可在转变区域610期间使用不同参考电压630预充电。在一些实例中,存储器单元可执行一或多个感测操作及一或多个预充电操作,所述操作在一些情况中可多次发生或以重复方式发生。例如,感测操作及预充电操作可在易失性区域615中发生。例如,感测操作可在时间t1、t3、t5、t7及t9(作为一组实例)在易失性区域615中执行。在一些情况中,预充电操作可在感测操作之后发生且可在时间t2、t4、t6及t8(作为一组实例)在易失性区域615中执行。在一些情况中,写入操作可在一或多个时间t1、t3、t5、t7及t9在易失性区域615中发生。
在一些实例中,与易失性区域615中相比,参考电压630在非易失性区域605中可较低。例如,参考电压630可在转变区域610中增加到易失性区域615中的参考电压630。在其它实例中,当与易失性区域615相比时,参考电压630在非易失性区域605-a中可较低。例如,参考电压630可在转变区域620中降低到非易失性区域605-a中的参考电压630。
如本文中所描述,电压曲线图600-b说明非易失性区域605-b、转变区域610-a、易失性区域615-a、转变区域620-a及非易失性区域605-c的实例。非易失性区域605-b及605-c可表示在存储器阵列的一或多个存储器单元可以非易失性模式操作时的周期,而易失性区域615-a可表示在存储器阵列的一或多个存储器单元可以易失性模式操作时的周期。在一些情况中,转变区域610-a可表示在存储器阵列的一或多个存储器单元可在非易失性操作模式与易失性操作模式之间切换时的周期。在其它实例中,转变区域620-a可表示在存储器阵列的一或多个存储器单元可在易失性操作模式与非易失性操作模式之间切换时的周期。
在一些实例中,存储器单元可执行一或多个感测操作及一或多个预充电操作,所述操作在一些情况中可多次发生或以重复方式发生。例如,感测操作及预充电操作可在易失性区域615中发生。例如,感测操作可在时间t1、t3、t5、t7及t9(作为一组实例)在易失性区域615-a中执行。在一些情况中,预充电操作可在感测操作之后发生且可在时间t2、t4、t6及t8(作为一组实例)在易失性区域615-a中执行。在一些情况中,写入操作可在一或多个时间t1、t3、t5、t7及t9在易失性区域615-a中发生。
电压曲线图600-b还可包括第一电压635及第二电压640。在一些实例中,第一电压635及第二电压640可为内部电容器节点电压(例如,图2的单元底部215的电压)的实例。在一些实例中,可基于感测逻辑0而将数字线偏置到第一电压635。在其它实例中,可基于感测逻辑1而将数字线偏置到第二电压640。例如,在可在非易失性区域605-b及605-c期间起始对存储器单元的第一命令之后,还可感测存储于存储器单元中的逻辑状态。在一些情况中,在可在易失性区域615-a期间起始对存储器单元的第二命令之后,还可感测存储于存储器单元中的逻辑状态。
在一些实例中,在与易失性区域615-a相比时,第一电压635在非易失性区域605-b中可较低。例如,第一电压635可在转变区域610-a中增加到易失性区域615-a中的第一电压635。在其它实例中,当与易失性区域615-a相比时,第一电压635在非易失性区域605-c中可较低。例如,第一电压635可在转变区域620-a中降低到非易失性区域605-c中的第一电压635。
在一些实例中,在与非易失性区域605-b相比时,第二电压640在易失性区域615-a中可较低。例如,第二电压640可在转变区域610-a中增加到易失性区域615-a中的第二电压640。在其它实例中,当与易失性区域615-a相比时,第二电压640在非易失性区域605-c中可较低。例如,第二电压640可在转变区域620-a中降低到非易失性区域605-c中的第二电压640。在一些情况中,可在易失性区域615-a期间在时间t2、t4、t6及t8对数字线预充电。
在一些实例中,第一电压635可在时间t1、t3、t5、t7及t9从可对应于电荷状态405-k的电压降低到可对应于电荷状态405-j的电压,如图5D中所描绘。在一些实例中,第二电压640可在时间t1、t3、t5、t7及t9从可对应于电荷状态410-j的电压增加到可对应于电荷状态410-k的电压,如图5D中所描绘。例如,在易失性区域615-a期间,数字线电压(即,如图5D中所描绘的电压435-d)可处于介于第一电压635的峰值与第二电压640的峰值之间的共同预充电电压(未展示)。
图7展示根据本发明的各种实例的支持双模式铁电存储器单元的操作的存储器控制器705的框图700。存储器控制器705可包含偏置组件715、时序组件720、非易失性操作器725、命令组件730、易失性操作器735、感测组件740、存储组件745及电压组件750。这些模块中的每一者可经由一或多个总线(例如,总线710)彼此直接或间接通信。
偏置组件715可基于感测逻辑状态而将第一铁电存储器单元的第一数字线偏置到第一电压。在一些情况中,偏置组件715可基于感测逻辑状态而将第一铁电存储器单元的第一数字线偏置到不同于所述第一电压的第二电压。在一些情况中,所述第一电压大于所述第二电压。
时序组件720可与感测组件电子通信。在一些情况中,时序组件720可在第一时间将与非易失性操作模式或易失性操作模式相关联的时序信号提供到感测组件。
非易失性操作器725可基于第二命令以非易失性模式操作存储器阵列的铁电存储器单元且在以易失性模式操作所述铁电存储器单元时以所述非易失性模式操作所述存储器阵列的第二铁电存储器单元。在一些情况中,非易失性操作器725可在存储之后至少部分基于起始第二命令而以非易失性模式操作铁电存储器单元且基于存储逻辑状态而以非易失性模式操作第一铁电存储器单元。
命令组件730可在以非易失性模式操作铁电存储器单元时起始第一命令,在以易失性模式操作铁电存储器单元时起始第二命令,且基于确定操作模式而起始对存储器阵列的第一部分的刷新命令。
易失性操作器735可至少部分基于第一命令而以易失性模式操作铁电存储器单元且在以易失性模式操作所述铁电存储器单元时以易失性模式操作存储器阵列的第二铁电存储器单元。易失性操作器735可在存储之后以易失性模式操作铁电存储器单元且至少部分基于存储逻辑状态而以易失性模式操作第一铁电存储器单元。
感测组件740可至少部分基于第一命令而感测铁电存储器单元的第一逻辑状态,至少部分基于第二命令而感测铁电存储器单元的第二逻辑状态,至少部分基于命令而感测存储于第一铁电存储器单元中的逻辑状态,且可与第一铁电存储器单元电子通信。
存储组件745可将经感测的第一逻辑状态存储于与铁电存储器单元相关联的存储组件中且基于感测将逻辑状态存储于存储器阵列的感测组件中。
电压组件750可至少部分基于存储器阵列的第一部分以非易失性模式操作而施加第一参考电压到铁电存储器单元。在一些情况中,电压组件750可至少部分基于以易失性模式操作铁电存储器单元而以第一参考电压对与铁电存储器单元相关联的数字线预充电。在其它实例中,电压组件750可至少部分基于存储器阵列的第一部分以易失性模式操作而施加不同于铁电存储器单元的第一参考电压的第二参考电压。电压组件750可与感测组件电子通信且在第一时间将与非易失性操作模式或易失性操作模式相关联的参考电压提供到感测组件。
图8展示根据本发明的各种实例的支持双模式铁电存储器单元的操作的存储器阵列805的框图800。存储器阵列805可被称为电子存储器设备,且可为如参考图1所描述的存储器阵列100的组件的实例。
存储器阵列805可包含一或多个铁电存储器单元810、存储器控制器815、字线820、位线825、参考组件830、感测组件835、数字线840及锁存器845。这些组件可互相电子通信且可执行本文中所描述的功能中的一或多者。在一些情况中,存储器控制器815可包含偏置组件850及时序组件855。
存储器控制器815可与字线820、数字线840、感测组件835及位线825(其可为参考图1及2所描述的字线110、数字线115、感测组件125及板线210的实例)电子通信。存储器阵列805还可包含参考组件830及锁存器845。存储器阵列805的组件可彼此电子通信且可执行参考图1到7所描述的功能的实例。在一些情况中,参考组件830、感测组件835及锁存器845可为存储器控制器815的组件。
在一些实例中,数字线840与感测组件835及铁电存储器单元810的铁电电容器电子通信。铁电存储器单元810可用逻辑状态(例如,第一或第二逻辑状态)写入。字线820可与存储器控制器815及铁电存储器单元810的选择组件电子通信。位线825可与存储器控制器815及铁电存储器单元810的铁电电容器的板电子通信。感测组件835可与存储器控制器815、数字线840、锁存器845及参考线860电子通信。参考组件830可与存储器控制器815及参考线860电子通信。感测控制线865可与感测组件835及存储器控制器815电子通信。除了上文未列出的组件外,这些组件还可经由其它组件、连接件或总线与存储器阵列805内部及外部两者的其它组件电子通信。
存储器控制器815可经配置以通过施加电压到字线820、位线825及/或数字线840而激活所述各种节点。例如,偏置组件850可经配置以施加电压以操作铁电存储器单元810以读取或写入铁电存储器单元810,如上文所描述。在一些情况中,存储器控制器815可包含如参考图1所描述的行解码器、列解码器或两者。这可使存储器控制器815能够存取一或多个存储器单元810。偏置组件850还可提供电压电位到参考组件830以产生用于感测组件835的参考信号。此外,偏置组件850可提供用于感测组件835的操作的电压电位。
在一些情况中,存储器控制器815可使用时序组件855执行其操作。例如,时序组件855可控制各种字线选择或板偏置的时序,包含用于执行本文中所论述的存储器功能(例如读取及写入)的切换及电压施加的时序。在一些情况中,时序组件855可控制偏置组件850的操作。
参考组件830可包含用以产生用于感测组件835的参考信号的各种组件。参考组件830可包含经配置以产生参考信号的电路。在一些情况中,参考组件830可使用其它铁电存储器单元810实施。感测组件835可比较(经由数字线840)来自铁电存储器单元810的信号与来自参考组件830的参考信号。在确定逻辑状态之后,感测组件接着可将输出存储于锁存器845中,在锁存器845中可根据电子装置(存储器阵列805是其的部分)的操作使用所述输出。感测组件835可包含与锁存器及铁电存储器单元电子通信的感测放大器。
存储器控制器815及/或其各种子组件中的至少一些子组件可实施于硬件、通过处理器执行的软件、固件或其任何组合中。如果实施于通过处理器执行的软件中,那么存储器控制器815及/或其各种子组件中的至少一些子组件的功能可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或经设计以执行本发明中所描述的功能的其任何组合而执行。存储器控制器815及/或其各种子组件中的至少一些子组件可物理定位于各种位置处,包含经分布使得功能的部分通过一或多个物理装置实施于不同物理位置处。在一些实例中,存储器控制器815及/或其各种子组件中的至少一些子组件可为根据本发明的各种实例的分离及相异组件。在其它实例中,存储器控制器815及/或其各种子组件中的至少一些子组件可与一或多个其它硬件组件组合,所述硬件组件包含(但不限于):I/O组件、收发器、网络服务器、另一运算装置、本发明中所描述的一或多个其它组件,或根据本发明的各种实例的其组合。
存储器控制器815可:以非易失性模式操作存储器阵列的铁电存储器单元;在以非易失性模式操作所述铁电存储器单元时起始第一命令;及基于所述第一命令以易失性模式操作所述铁电存储器单元。存储器控制器815也可:在以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令;基于所述第一命令感测所述铁电存储器单元的第一逻辑状态;将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中;及在所述存储之后以易失性模式操作所述铁电存储器单元。存储器控制器815也可:基于命令感测存储于第一铁电存储器单元中的逻辑状态;基于所述感测将所述逻辑状态存储于存储器阵列的感测组件中;及基于存储所述逻辑状态而以易失性模式操作第一铁电存储器单元。存储器控制器815也可:基于命令感测存储于第一铁电存储器单元中的逻辑状态;基于所述感测将所述逻辑状态存储于存储器阵列的感测组件中;及基于存储所述逻辑状态而以非易失性模式操作第一铁电存储器单元。在一些情况中,第一铁电存储器单元可为存储器阵列的第一部分。在一些情况中,晶体管可耦合到所述第一铁电存储器单元。在一些情况中,控制器可与所述晶体管及感测组件电子通信,其中所述控制器经配置以在第一铁电存储器单元处于非易失性模式中时起始对第一铁电存储器单元的命令。在一些情况中,第一铁电存储器单元可在存储器阵列的第一部分中。在一些情况中,晶体管可耦合到所述第一铁电存储器单元。在一些情况中,控制器可与所述晶体管及感测组件电子通信,其中所述控制器经配置以在第一铁电存储器单元处于易失性模式中时起始对第一铁电存储器单元的命令。
图9展示根据本发明的各种实例的包含支持双模式铁电存储器单元的操作的装置905的系统900的图式。装置905可为如上文(例如)参考图1所描述的存储器阵列100的组件的实例或包含存储器阵列100的组件。装置905可包含用于双向语音及数据通信的组件,所述组件包含用于传输及接收通信的组件,包含存储器控制器915、存储器单元920、基本输入/输出系统(BIOS)组件925、处理器930、I/O控制器935及外围组件940。这些组件可经由一或多个总线(例如,总线910)电子通信。
存储器控制器915可操作一或多个存储器单元,如本文中所描述。明确来说,存储器控制器915可经配置以支持双模式铁电存储器单元的操作。在一些情况中,存储器控制器915可包含如参考图1所描述的行解码器、列解码器或两者(未展示)。
存储器单元920可存储信息(即,呈逻辑状态的形式),如本文中所描述。
BIOS组件925是包含作为固件操作的BIOS的软件组件,其可初始化及运行各种硬件组件。BIOS组件925还可管理处理器与各种其它组件(例如,外围组件、输入/输出控制组件)之间的数据流。BIOS组件925可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器930可包含智能硬件装置(例如,通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中,处理器930可经配置以使用存储器控制器操作存储器阵列。在其它情况中,存储器控制器可集成到处理器930中。处理器930可经配置以执行存储于存储器中的计算机可读指令以执行各种功能(例如,支持双模式铁电存储器单元的操作的功能或任务)。
I/O控制器935可管理用于装置905的输入及输出信号。I/O控制器935还可管理未集成到装置905中的外围设备。在一些情况中,I/O控制器935可表示到外部外围设备的物理连接件或端口。在一些情况中,I/O控制器935可利用操作系统,例如 或另一已知操作系统。在其它情况中,I/O控制器935可表示调制解调器、键盘、鼠标、触摸屏或类似装置或与其交互。在一些情况中,I/O控制器935可实施为处理器的部分。在一些情况中,用户可经由I/O控制器935或经由通过I/O控制器935控制的硬件组件与装置905交互。
外围组件940可包含任何输入或输出装置,或用于此类装置的接口。实例可包含:磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡插槽(例如外围组件互连件(PCI)或加速图形端口(AGP)插槽)。
输入945可表示在装置905外部的提供输入到装置905或其组件的装置或信号。这可包含用户接口或与其它装置或其它装置之间的接口。在一些情况中,输入945可为经由(若干)外围组件940与装置905介接的外围设备或可通过输入/输出控制组件935管理。
输出950可表示在装置905外部的经配置以从装置905或其组件中的任一者接收输出的装置或信号。输出950的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况中,输出950可为经由(若干)外围组件940与装置905介接的外围设备或可通过输入/输出控制组件935管理。在一些情况中,电池供电系统可经关断且在非易失性模式中自动存储数据。在一些实例中,电池供电系统可经接通且在易失性模式中自动存储数据。
图10展示说明根据本发明的各种实例的用于双模式铁电存储器单元的操作的方法1000的流程图。方法1000的操作可通过如本文中所描述的存储器阵列100或其组件实施。例如,方法1000的操作可通过如参考图7到9所描述的存储器控制器执行。在一些实例中,存储器阵列100可执行一组代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地,存储器阵列100可使用专用硬件执行下文所描述的功能的实例。
在框1005处,存储器阵列100可以非易失性模式操作存储器阵列的铁电存储器单元。框1005的操作可根据参考图2到5所描述的方法来执行。方法1000可进一步包含在非易失性模式中写入数据、在非易失性模式中读取数据及在非易失性模式中刷新数据,以及在非易失性模式中的其它操作。在某些实例中,框1005的操作的实例可通过如参考图7到9所描述的非易失性操作器来执行。
在框1010处,存储器阵列100可在以非易失性模式操作铁电存储器单元时起始第一命令。框1010的操作可根据参考图2到5所描述的方法来执行。在一些实例中,起始所述第一命令包含选择包括存储器单元的存储器阵列的第一部分。在一些实例中,方法1000可进一步包含在非易失性模式中读取数据及在易失性模式中写入数据。在某些实例中,框1010的操作的实例可通过如参考图7到9所描述的命令组件来执行。
在框1015处,存储器阵列100可至少部分基于第一命令而以易失性模式操作铁电存储器单元。框1015的操作可根据参考图2到5所描述的方法来执行。方法1000可进一步包含在易失性模式中写入数据、在易失性模式中读取数据及在易失性模式中刷新数据,以及在非易失性模式中的其它操作。在一些实例中,以易失性模式操作存储器单元可包含操作存储器阵列的第二部分中的第二存储器单元,这不同于以非易失性模式操作存储器阵列的第一部分中的第一存储器单元。在某些实例中,框1015的操作的实例可通过如参考图7到9所描述的易失性操作器来执行。
图11展示说明根据本发明的各种实例的用于双模式铁电存储器单元的操作的方法1100的流程图。方法1100的操作可通过如本文中所描述的存储器阵列100或其组件实施。例如,方法1100的操作可通过如参考图7到9所描述的存储器控制器来执行。在一些实例中,存储器阵列100可执行一组代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地,存储器阵列100可使用专用硬件执行下文所描述的功能的实例。
在框1105处,存储器阵列100可以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令。框1105的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1105的操作的实例可通过如参考图7到9所描述的命令组件来执行。
在框1110处,存储器阵列100可至少部分基于第一命令而感测铁电存储器单元的第一逻辑状态。框1110的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1110的操作的实例可通过如参考图7到9所描述的感测组件来执行。
在框1115处,存储器阵列100可将经感测的第一逻辑状态存储于与铁电存储器单元相关联的存储组件中。框1115的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1115的操作的实例可通过如参考图6到9所描述的存储组件来执行。
在框1120处,存储器阵列100可在存储之后以易失性模式操作铁电存储器单元。框1120的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1120的操作的实例可通过如参考图7到9所描述的易失性操作器来执行。
图12展示说明根据本发明的各种实例的用于双模式铁电存储器单元的操作的方法1200的流程图。方法1200的操作可通过如本文中所描述的存储器阵列100或其组件实施。例如,方法1200的操作可通过如参考图7到9所描述的存储器控制器来执行。在一些实例中,存储器阵列100可执行一组代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地,存储器阵列100可使用专用硬件执行下文所描述的功能的实例。
在框1205处,存储器阵列100可在第一铁电存储器单元处于非易失性模式中时起始对第一铁电存储器单元的命令。框1205的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1205的操作的实例可通过如参考图7到9所描述的命令组件来执行。
在框1210处,存储器阵列100可至少部分基于命令感测存储于第一铁电存储器单元中的逻辑状态。框1210的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1210的操作的实例可通过如参考图7到9所描述的感测组件来执行。
在框1215处,存储器阵列100可至少部分基于感测而将逻辑状态存储于存储器阵列的感测组件中。框1215的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1215的操作的实例可通过如参考图7到9所描述的存储组件来执行。
在框1220处,存储器阵列100可至少部分基于存储逻辑状态而以易失性模式操作第一铁电存储器单元。框1220的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1220的操作的实例可通过如参考图7到9所描述的易失性操作器来执行。
图13展示说明根据本发明的各种实例的用于双模式铁电存储器单元的操作的方法1300的流程图。方法1300的操作可通过如本文中所描述的存储器阵列100或其组件实施。例如,方法1300的操作可通过如参考图7到9所描述的存储器控制器来执行。在一些实例中,存储器阵列100可执行一组代码以控制装置的功能元件来执行下文所描述的功能。此外或替代性地,存储器阵列100可使用专用硬件执行下文所描述的功能的实例。
在框1305处,存储器阵列100可在第一铁电存储器单元处于易失性模式中时起始对第一铁电存储器单元的命令。框1305的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1305的操作的实例可通过如参考图7到9所描述的命令组件来执行。
在框1310处,存储器阵列100可至少部分基于命令而感测存储于第一铁电存储器单元中的逻辑状态。框1310的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1310的操作的实例可通过如参考图7到9所描述的感测组件来执行。
在框1315处,存储器阵列100可至少部分基于感测而将逻辑状态存储于存储器阵列的感测组件中。框1315的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1315的操作的实例可通过如参考图7到9所描述的存储组件来执行。
在框1320处,存储器阵列100可至少部分基于存储逻辑状态而以非易失性模式操作第一铁电存储器单元。框1320的操作可根据参考图2到5所描述的方法来执行。在某些实例中,框1320的操作的实例可通过如参考图6到9所描述的非易失性操作器来执行。
应注意,上文所描述的方法描述可能实施方案,且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可行的。此外,可组合来自方法中的两者或两者以上的实例。方法1300可进一步包含在非易失性模式中写入数据、在非易失性模式中读取数据及在非易失性模式中刷新数据,以及在非易失性模式中的其它操作。在一些情况中,方法1300可包含在易失性模式中写入数据、在易失性模式中读取数据及在易失性模式中刷新数据,以及在易失性模式中的其它操作。
本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。例如,可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员将理解,所述信号可表示信号总线,其中所述总线可具有各种位宽度。
如本文中所使用,术语“虚拟接地”是指保持于近似零伏特(0V)的电压但不直接与接地连接的电路的节点。据此,虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施。其它实施方案也是可行的。“虚拟接地”或“经虚接接地”表示连接到近似0V。
术语“电子通信”及“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可有源交换电子或信号(例如,在通电电路中)或可不有源交换电子或信号(例如,在断电电路中),但可经配置且可操作以在通电到电路时交换电子或信号。例如,经由开关(例如,晶体管)物理连接的两个组件电子通信或可耦合,而与所述开关的状态(即,断开或闭合)无关。
如本文中所使用,术语“实质上”表示修饰特征(例如,由术语实质上修饰的动词或形容词)无需是绝对的,但足够接近以便实现特征的优点。
如本文中所使用,术语“电极”可是指电导体,且在一些情况中,可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含在存储器阵列100的元件或组件之间提供导电路径的迹线、电线、导线、导电层或类似者。
术语“隔离”是指其中电子目前无法在其之间流动的组件之间的关系;如果组件之间存在开路,那么其彼此隔离。例如,当开关断开时,通过所述开关物理连接的两个组件可彼此隔离。
如本文中所使用,术语“短接”是指组件之间的关系,其中经由激活两个讨论中的组件之间的单个中间组件而在组件之间建立导电路径。例如,当两个组件之间的开关闭合时,短接到第二组件的第一组件可与所述第二组件交换电子。因此,短接可为使电荷能够在电子通信的组件(或线)之间流动的动态操作。
本文中所论述的装置(包含存储器阵列100)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中,衬底是半导体晶片。在其它情况中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可经由使用各种化学物种(包含但不限于:磷、硼或砷)掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
本文中所论述的一个或若干晶体管可表示场效晶体管(FET)且包括三端子装置,包含源极、漏极与栅极。所述端子可经由导电材料(例如,金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如,简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道而分离。如果沟道是n型(即,多数载流子是电子),那么FET可称为n型FET。如果沟道是p型(即,多数载流子是空穴),那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加于栅极而控制沟道导电率。例如,分别将正电压或负电压施加于n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加于晶体管栅极时,所述晶体管可“接通”或“激活”。当将小于所述晶体管的阈值电压的电压施加于晶体管栅极时,所述晶体管可“关断”或“撤销激活”。
本文中所阐述的描述结合所附图式描述实例配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中所使用的术语“实例”表示“用作实例、例子或说明”,而非“优选”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的目的的具体细节。然而,这些技术可在无这些具体细节的情况下实践。在一些例子中,以框图形式展示众所周知结构及装置以避免模糊所描述实例的概念。
在附图中,类似组件或特征可具有相同参考标签。此外,可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时,描述可适用于具有相同第一参考标签的类似组件中的任一者,而与第二参考标签无关。
可使用各种不同科技及技术中的任一者来表示本文描述的信息及信号。例如,可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。
可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的揭示内容描述的各种说明性框及模块。通用处理器可是微处理器,但在替代例中,处理器可是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如,数字信号处理器(DSP)及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说,因为软件的性质,可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处,包含经分布使得在不同物理位置处实施功能的部分。再者,如本文中所使用,包含在权利要求书中,如物件列表(举例来说,以例如“至少一者”或“一或多者”的词组开始的物件列表)中使用的“或”指示包含列表,使得(举例来说)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即,A及B及C)。再者,如本文中使用,词组“基于”不应解释为对条件闭集的参考。例如,在不脱离本发明的范围的情况下,描述为“基于条件A”的实例步骤可基于条件A及条件B两者。换句话来说,如本文中使用,词组“基于”应以相同于词组“至少部分基于”的方式来解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可通过通用或专用计算机存取的任何可用媒体。通过实例但非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可通过通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且,任何连接适当地称为计算机可读媒体。例如,如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技从网站、服务器或其它远程源传输软件,那么同轴电缆、光缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线科技包含于媒体的定义中。如本文中使用,磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘,其中磁盘通常磁性地重现数据,而光盘使用激光光学地重现数据。上文的组合也包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制成或使用本发明。所属领域的技术人员将容易明白本发明的各种修改,且本文中定义的通用原理可应用于其它变动而不背离本发明的范围。因此,本发明不限于本文中描述的实例及设计,而应符合与本文中揭示的原则及新颖特征一致的最广范围。
描述一种操作存储器阵列的方法。所述方法可包含:以非易失性模式操作存储器阵列的铁电存储器单元;在以所述非易失性模式操作所述铁电存储器单元时起始第一命令;及至少部分基于所述第一命令以易失性模式操作所述铁电存储器单元。
描述一种用于操作存储器阵列的设备。所述设备可包含:用于以非易失性模式操作存储器阵列的铁电存储器单元的构件;用于在以所述非易失性模式操作所述铁电存储器单元时起始第一命令的构件;及用于至少部分基于所述第一命令以易失性模式操作所述铁电存储器单元的构件。
描述用于操作存储器阵列的另一设备。所述设备可包含存储器单元及与所述存储器单元电子通信的存储器控制器,其中所述存储器控制器可操作以:以非易失性模式操作存储器阵列的铁电存储器单元;在以所述非易失性模式操作所述铁电存储器单元时起始第一命令;及至少部分基于所述第一命令以易失性模式操作所述铁电存储器单元。在上文所描述的方法及设备的一些实例中,起始第一命令包括:选择存储器阵列的第一部分。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于第一命令感测铁电存储器单元的第一逻辑状态的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于将所述经感测的第一逻辑状态存储于与铁电存储器单元相关联的存储组件中的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于在以易失性模式操作铁电存储器单元时起始第二命令的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于所述第二命令以非易失性模式操作铁电存储器单元的过程、特征、构件或指令。在上文所描述的方法及设备的一些实例中,起始第二命令包括:取消选择存储器阵列的第一部分。
上文所描述的方法及设备的一些实例可进一步包含用于在以易失性模式操作铁电存储器单元时以非易失性模式操作存储器阵列的第二铁电存储器单元的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于在以易失性模式操作铁电存储器单元时以易失性模式操作存储器阵列的第二铁电存储器单元的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于在第一时间确定铁电存储器单元是可处于非易失性模式还是易失性模式中的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于在所述第一时间确定存储器阵列的第二铁电存储器单元是可处于非易失性模式还是易失性模式中的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于确定第二铁电存储器单元是可处于非易失性模式还是易失性模式中而调整第二铁电存储器单元的操作模式的过程、特征、构件或指令。
描述一种设备。所述设备可包含:用于以非易失性模式操作存储器阵列的铁电存储器单元的构件;用于在以所述非易失性模式操作所述铁电存储器单元时起始第一命令的构件;及用于至少部分基于所述第一命令以易失性模式操作铁电存储器单元的构件。一些实例可进一步包含用于至少部分基于所述第一命令感测所述铁电存储器单元的第一逻辑状态的构件。一些实例可进一步包含用于将所述经感测的第一逻辑状态存储于与铁电存储器单元相关联的存储组件中的构件。
一些实例可进一步包含用于在以易失性模式操作铁电存储器单元时起始第二命令的构件。一些实例可进一步包含用于至少部分基于所述第二命令以非易失性模式操作铁电存储器单元的构件。一些实例可进一步包含用于在以易失性模式操作铁电存储器单元时以非易失性模式操作存储器阵列的第二铁电存储器单元的构件。一些实例可进一步包含用于以易失性模式操作铁电存储器单元时以易失性模式操作存储器阵列的第二铁电存储器单元的构件。
一些实例可进一步包含用于在第一时间确定铁电存储器单元是处于非易失性模式还是易失性模式中的构件。一些实例可进一步包含用于在所述第一时间确定存储器阵列的第二铁电存储器单元是处于非易失性模式还是易失性模式中的构件。一些实例可进一步包含用于至少部分基于确定所述第二铁电存储器单元处于非易失性模式或易失性模式中而调整第二铁电存储器单元的操作模式的构件。
描述一种操作存储器阵列的方法。所述方法可包含:在以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令;至少部分基于所述第一命令感测所述铁电存储器单元的第一逻辑状态;将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中;及在所述存储之后以易失性模式操作所述铁电存储器单元。
描述一种用于操作存储器阵列的设备。所述设备可包含:用于在以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令的构件;用于至少部分基于所述第一命令感测所述铁电存储器单元的第一逻辑状态的构件;用于将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中的构件;及用于在所述存储之后以易失性模式操作所述铁电存储器单元的构件。
描述用于操作存储器阵列的另一设备。所述设备可包含存储器单元及与所述存储器单元电子通信的存储器控制器,其中所述存储器控制器可操作以:在以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令;至少部分基于所述第一命令感测所述铁电存储器单元的第一逻辑状态;将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中;及在所述存储之后以易失性模式操作所述铁电存储器单元。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于命令确定第一铁电存储器单元的操作模式的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于确定所述操作模式而起始对存储器阵列的第一部分的刷新命令的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于在以易失性模式操作第一铁电存储器单元时以非易失性模式操作存储器阵列的第二部分中的第二铁电存储器单元的过程、特征、构件或指令,存储器阵列的所述第二部分不同于存储器阵列的第一部分。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于以易失性模式操作第一铁电存储器单元而以第二参考电压对与第一铁电存储器单元相关联的数字线预充电的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于在以易失性模式操作铁电存储器单元时起始第二命令的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于所述第二命令感测铁电存储器单元的第二逻辑状态的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于将所述经感测的第二逻辑状态写入到铁电存储器单元的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于在存储之后至少部分基于起始第二命令而以非易失性模式操作铁电存储器单元的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于存储器阵列的第一部分以非易失性模式操作而施加第一参考电压到铁电存储器单元的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于存储器阵列的第一部分以易失性模式操作而施加不同于铁电存储器单元的第一参考电压的第二参考电压的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于基于铁电存储器装置的电力电平自动发生起始第一命令的过程、特征、构件或指令。在一些实例中,所述电力电平可指示装置被通电。在其它实例中,所述电力电平可指示装置被断电。
描述一种设备。所述设备可包含:用于在以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令的构件;用于至少部分基于所述第一命令感测所述铁电存储器单元的第一逻辑状态的构件;用于将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中的构件;及用于在所述存储之后以易失性模式操作所述铁电存储器单元的构件。一些实例可进一步包含用于在以所述易失性模式操作所述铁电存储器单元时起始第二命令的构件。一些实例可进一步包含用于至少部分基于所述第二命令感测所述铁电存储器单元的第二逻辑状态的构件。一些实例可进一步包含用于将所述经感测的第二逻辑状态写入到所述铁电存储器单元的构件。
一些实例可进一步包含用于在存储之后至少部分基于起始第二命令而以非易失性模式操作铁电存储器单元的构件。一些实例可进一步包含用于至少部分基于存储器阵列的第一部分以非易失性模式操作而施加第一参考电压到铁电存储器单元的构件。一些实例可进一步包含用于至少部分基于以易失性模式操作铁电存储器单元而以第二参考电压对与铁电存储器单元相关联的数字线预充电的构件。一些实例可进一步包含用于至少部分基于存储器阵列的第一部分以易失性模式操作而施加不同于铁电存储器单元的第一参考电压的第二参考电压的构件。
描述一种操作存储器阵列的方法。所述方法可包含:在第一铁电存储器单元处于易失性模式中时起始对第一铁电存储器单元的命令;至少部分基于所述命令而感测存储于第一铁电存储器单元中的逻辑状态;至少部分基于所述感测而将所述逻辑状态存储于存储器阵列的感测组件中;及至少部分基于存储所述逻辑状态而以非易失性模式操作第一铁电存储器单元。
描述一种用于操作存储器阵列的设备。所述设备可包含:用于在第一铁电存储器单元处于易失性模式中时起始对第一铁电存储器单元的命令的构件;用于至少部分基于所述命令而感测存储于第一铁电存储器单元中的逻辑状态的构件;用于至少部分基于所述感测而将所述逻辑状态存储于存储器阵列的感测组件中的构件;及用于至少部分基于存储所述逻辑状态而以非易失性模式操作第一铁电存储器单元的构件。
描述用于操作存储器阵列的另一设备。所述设备可包含存储器单元及与所述存储器单元电子通信的存储器控制器,其中所述存储器控制器可操作以:在第一铁电存储器单元处于易失性模式中时起始对第一铁电存储器单元的命令;至少部分基于所述命令而感测存储于第一铁电存储器单元中的逻辑状态;至少部分基于所述感测而将所述逻辑状态存储于存储器阵列的感测组件中;及至少部分基于存储所述逻辑状态而以非易失性模式操作第一铁电存储器单元。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于命令确定第一铁电存储器单元的操作模式的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于确定所述操作模式而起始对存储器阵列的第一部分的刷新命令的过程、特征、构件或指令。
上文所描述的方法及设备的一些实例可进一步包含用于在以非易失性模式操作第一铁电存储器单元时以易失性模式操作存储器阵列的第二部分中的第二铁电存储器单元的过程、特征、构件或指令,存储器阵列的第二部分不同于存储器阵列的第一部分。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于感测逻辑状态而将第一铁电存储器单元的第一数字线偏置到第一电压的过程、特征、构件或指令。上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于感测逻辑状态而将第一铁电存储器单元的第一数字线偏置到不同于所述第一电压的第二电压的过程、特征、构件或指令。在上文所描述的方法及设备的一些实例中,所述第一电压可大于所述第二电压。
上文所描述的方法及设备的一些实例可进一步包含用于至少部分基于以易失性模式操作第一铁电存储器单元而以第二参考电压对与第一铁电存储器单元相关联的数字线预充电的过程、特征、构件或指令。
在一个实施例中,存储器阵列可包含:第一铁电存储器单元,其经配置以在易失性操作模式及非易失性操作模式中操作,所述第一铁电存储器单元在存储器阵列的第一部分中;晶体管,其耦合到所述第一铁电存储器单元;感测组件,其与所述第一铁电存储器单元电子通信;及开关,其与所述第一铁电存储器单元电子通信,所述开关经配置以选择与所述非易失性操作模式相关联的第一单元板或与所述易失性操作模式相关联的第二单元板。
描述一种操作存储器阵列的方法。所述方法可包含:形成经配置以在易失性操作模式及非易失性操作模式中操作的第一铁电存储器单元,所述第一铁电存储器单元在存储器阵列的第一部分中;形成耦合到所述第一铁电存储器单元的晶体管;形成与所述第一铁电存储器单元电子通信的感测组件;及形成与所述第一铁电存储器单元电子通信的开关,所述开关经配置以选择与所述非易失性操作模式相关联的第一单元板或与所述易失性操作模式相关联的第二单元板。
上文所描述的存储器阵列的一些实例还可包含与感测组件电子通信的时序组件,所述时序组件用以在第一时间将与非易失性操作模式或易失性操作模式相关联的时序信号提供到感测组件。上文未明确描述的一些实例还可包含与时序组件电子通信的第二开关,其中所述时序组件使用所述开关提供所述时序信号。
上文所描述的存储器阵列的一些实例还可包含与感测组件电子通信的电压组件,所述电压组件用以在第一时间将与非易失性操作模式或易失性操作模式相关联的参考电压提供到感测组件。上文未明确描述的一些实例还可包含与电压组件电子通信的第三开关,其中所述电压组件使用所述开关提供所述参考电压。
上文所描述的存储器阵列的一些实例还可包含与第一铁电存储器单元及第二铁电存储器单元电子通信的字线,所述字线用以选择所述第一铁电存储器单元及所述第二铁电存储器单元。在上文所描述的一些实例中,第一铁电存储器单元及第二铁电存储器单元以易失性操作模式操作。
Claims (35)
1.一种方法,其包括:
以非易失性模式操作存储器阵列的铁电存储器单元;
在以所述非易失性模式操作所述铁电存储器单元时起始第一命令;及
至少部分基于所述第一命令而以易失性模式操作所述铁电存储器单元。
2.根据权利要求1所述的方法,其进一步包括:
至少部分基于所述第一命令而感测所述铁电存储器单元的第一逻辑状态。
3.根据权利要求2所述的方法,其进一步包括:
将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中。
4.根据权利要求1所述的方法,其中起始所述第一命令包括:
选择所述存储器阵列的第一部分。
5.根据权利要求1所述的方法,其进一步包括:
在以所述易失性模式操作所述铁电存储器单元时起始第二命令;及
至少部分基于所述第二命令而以所述非易失性模式操作所述铁电存储器单元。
6.根据权利要求5所述的方法,其中起始所述第二命令包括:
取消选择所述存储器阵列的第一部分。
7.根据权利要求1所述的方法,其进一步包括:
在以所述易失性模式操作所述铁电存储器单元时以所述非易失性模式操作所述存储器阵列的第二铁电存储器单元。
8.根据权利要求1所述的方法,其进一步包括:
在以所述易失性模式操作所述铁电存储器单元时以所述易失性模式操作所述存储器阵列的第二铁电存储器单元。
9.根据权利要求1所述的方法,其进一步包括:
确定所述铁电存储器单元在第一时间是处于所述非易失性模式还是所述易失性模式中;及
确定所述存储器阵列的第二铁电存储器单元在所述第一时间是处于所述非易失性模式还是所述易失性模式中。
10.根据权利要求9所述的方法,其进一步包括:
至少部分基于确定所述第二铁电存储器单元是处于所述非易失性模式还是所述易失性模式中而调整所述第二铁电存储器单元的操作模式。
11.一种方法,其包括:
在以非易失性模式操作存储器阵列的铁电存储器单元时起始第一命令;
至少部分基于所述第一命令而感测所述铁电存储器单元的第一逻辑状态;
将所述经感测的第一逻辑状态存储于与所述铁电存储器单元相关联的存储组件中;及
在所述存储之后以易失性模式操作所述铁电存储器单元。
12.根据权利要求11所述的方法,其进一步包括:
在以所述易失性模式操作所述铁电存储器单元时起始第二命令;
至少部分基于所述第二命令而感测所述铁电存储器单元的第二逻辑状态;及
将所述经感测的第二逻辑状态写入到所述铁电存储器单元。
13.根据权利要求12所述的方法,其进一步包括:
在所述存储之后至少部分基于起始所述第二命令而以所述非易失性模式操作所述铁电存储器单元。
14.根据权利要求11所述的方法,其进一步包括:
至少部分基于所述存储器阵列的第一部分以所述非易失性模式操作而施加第一参考电压到所述铁电存储器单元。
15.根据权利要求11所述的方法,其进一步包括:
至少部分基于以所述易失性模式操作所述铁电存储器单元而以第二参考电压对与所述铁电存储器单元相关联的数字线预充电。
16.根据权利要求14所述的方法,其进一步包括:
至少部分基于所述存储器阵列的所述第一部分以所述易失性模式操作而施加不同于所述铁电存储器单元的所述第一参考电压的第二参考电压。
17.根据权利要求11所述的方法,其中起始所述第一命令基于铁电存储器装置的电力电平而自动发生。
18.一种电子存储器设备,其包括:
第一铁电存储器单元,其在存储器阵列的第一部分中;
晶体管,其耦合到所述第一铁电存储器单元;
控制器,其与所述晶体管及感测组件电子通信,其中所述控制器经配置以:
在所述第一铁电存储器单元处于非易失性模式中时起始对所述第一铁电存储器单元的命令;
至少部分基于所述命令而感测存储于所述第一铁电存储器单元中的逻辑状态;
至少部分基于所述感测而将所述逻辑状态存储于所述存储器阵列的感测组件中;及
至少部分基于存储所述逻辑状态而以易失性模式操作所述第一铁电存储器单元。
19.根据权利要求18所述的电子存储器设备,其中所述控制器可操作以:
至少部分基于所述命令而确定所述第一铁电存储器单元的操作模式;及
至少部分基于确定所述操作模式而起始对所述存储器阵列的所述第一部分的刷新命令。
20.根据权利要求18所述的电子存储器设备,其中所述控制器可操作以:
在以所述易失性模式操作所述第一铁电存储器单元时以所述非易失性模式操作所述存储器阵列的第二部分中的第二铁电存储器单元,所述存储器阵列的所述第二部分不同于所述存储器阵列的所述第一部分。
21.根据权利要求18所述的电子存储器设备,其中所述控制器可操作以:
至少部分基于以所述易失性模式操作所述第一铁电存储器单元而以第一参考电压对与所述第一铁电存储器单元相关联的数字线预充电。
22.一种电子存储器设备,其包括:
第一铁电存储器单元,其在存储器阵列的第一部分中;
晶体管,其耦合到所述第一铁电存储器单元;
控制器,其与所述晶体管及感测组件电子通信,其中所述控制器经配置以:
在所述第一铁电存储器单元处于易失性模式中时起始对所述第一铁电存储器单元的命令;
至少部分基于所述命令而感测存储于所述第一铁电存储器单元中的逻辑状态;
至少部分基于所述感测而将所述逻辑状态存储于所述存储器阵列的感测组件中;及
至少部分基于存储所述逻辑状态而以非易失性模式操作所述第一铁电存储器单元。
23.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
至少部分基于所述命令而确定所述第一铁电存储器单元的操作模式;及
至少部分基于确定所述操作模式而起始对所述存储器阵列的所述第一部分的刷新命令。
24.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
在以所述非易失性模式操作所述第一铁电存储器单元时以所述易失性模式操作所述存储器阵列的第二部分中的第二铁电存储器单元,所述存储器阵列的所述第二部分不同于所述存储器阵列的所述第一部分。
25.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
至少部分基于感测所述逻辑状态而将所述第一铁电存储器单元的第一数字线偏置到第一电压。
26.根据权利要求25所述的电子存储器设备,其中所述控制器可操作以:
至少部分基于感测所述逻辑状态而将所述第一铁电存储器单元的所述第一数字线偏置到不同于所述第一电压的第二电压。
27.根据权利要求26所述的电子存储器设备,其中所述第一电压大于所述第二电压。
28.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
至少部分基于以所述易失性模式操作所述第一铁电存储器单元而以第一参考电压对与所述第一铁电存储器单元相关联的数字线预充电。
29.一种电子存储器设备,其包括:
第一铁电存储器单元,其经配置而以易失性操作模式及非易失性操作模式操作,所述第一铁电存储器单元在存储器阵列的第一部分中;
晶体管,其耦合到所述第一铁电存储器单元;
感测组件,其与所述第一铁电存储器单元电子通信;及
开关,其与所述第一铁电存储器单元电子通信,所述开关经配置以选择与所述非易失性操作模式相关联的第一单元板或与所述易失性操作模式相关联的第二单元板。
30.根据权利要求29所述的电子存储器设备,其进一步包括:
时序组件,其与所述感测组件电子通信,所述时序组件用以在第一时间提供与所述非易失性操作模式或所述易失性操作模式相关联的时序信号到所述感测组件。
31.根据权利要求30所述的电子存储器设备,其进一步包括:
第二开关,其与所述时序组件电子通信,其中所述时序组件使用所述开关提供所述时序信号。
32.根据权利要求29所述的电子存储器设备,其进一步包括:
电压组件,其与所述感测组件电子通信,所述电压组件用以在第一时间提供与所述非易失性操作模式或所述易失性操作模式相关联的参考电压到所述感测组件。
33.根据权利要求32所述的电子存储器设备,其进一步包括:
第三开关,其与所述电压组件电子通信,其中所述电压组件使用所述开关提供所述参考电压。
34.根据权利要求29所述的电子存储器设备,其进一步包括:
字线,其与所述第一铁电存储器单元及第二铁电存储器单元电子通信,所述字线用以选择所述第一铁电存储器单元及所述第二铁电存储器单元。
35.根据权利要求34所述的电子存储器设备,其中所述第一铁电存储器单元及所述第二铁电存储器单元以所述易失性操作模式操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311553996.4A CN117476064A (zh) | 2017-06-09 | 2018-05-30 | 双模式铁电存储器单元的操作 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/618,393 | 2017-06-09 | ||
US15/618,393 US10153020B1 (en) | 2017-06-09 | 2017-06-09 | Dual mode ferroelectric memory cell operation |
PCT/US2018/035092 WO2018226478A1 (en) | 2017-06-09 | 2018-05-30 | Dual mode ferroelectric memory cell operation |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311553996.4A Division CN117476064A (zh) | 2017-06-09 | 2018-05-30 | 双模式铁电存储器单元的操作 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110770834A true CN110770834A (zh) | 2020-02-07 |
CN110770834B CN110770834B (zh) | 2023-11-28 |
Family
ID=64535922
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311553996.4A Pending CN117476064A (zh) | 2017-06-09 | 2018-05-30 | 双模式铁电存储器单元的操作 |
CN201880038287.3A Active CN110770834B (zh) | 2017-06-09 | 2018-05-30 | 双模式铁电存储器单元的操作 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311553996.4A Pending CN117476064A (zh) | 2017-06-09 | 2018-05-30 | 双模式铁电存储器单元的操作 |
Country Status (7)
Country | Link |
---|---|
US (4) | US10153020B1 (zh) |
EP (1) | EP3635721A4 (zh) |
JP (2) | JP7075421B2 (zh) |
KR (3) | KR102435916B1 (zh) |
CN (2) | CN117476064A (zh) |
TW (2) | TWI736288B (zh) |
WO (1) | WO2018226478A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114121070A (zh) * | 2020-08-27 | 2022-03-01 | 美光科技公司 | 存储器单元感测应力缓解 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10867653B2 (en) | 2018-04-20 | 2020-12-15 | Micron Technology, Inc. | Access schemes for protecting stored data in a memory device |
US10622050B2 (en) * | 2018-05-09 | 2020-04-14 | Micron Technology, Inc. | Ferroelectric memory plate power reduction |
US10636469B2 (en) * | 2018-05-09 | 2020-04-28 | Micron Technology, Inc. | Cell voltage accumulation discharge |
US10964372B2 (en) | 2019-06-14 | 2021-03-30 | Micron Technology, Inc. | Memory cell biasing techniques |
US11170853B2 (en) * | 2020-03-04 | 2021-11-09 | Micron Technology, Inc. | Modified write voltage for memory devices |
US11081204B1 (en) * | 2020-06-22 | 2021-08-03 | Micron Technology, Inc. | Method for setting a reference voltage for read operations |
US11763860B2 (en) * | 2021-12-16 | 2023-09-19 | Microsoft Technology Licensing, Llc | Multi-port SDRAM |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297077A (en) * | 1990-03-30 | 1994-03-22 | Kabushiki Kaisha Toshiba | Memory having ferroelectric capacitors polarized in nonvolatile mode |
JPH07244988A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Ltd | 半導体記憶装置 |
JPH1050074A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 強誘電体シャドーram及びデータ処理システム |
CN103678034A (zh) * | 2012-09-10 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 非易失性逻辑阵列中基于优先级的备份 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH035996A (ja) | 1989-06-01 | 1991-01-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP3101296B2 (ja) * | 1990-03-30 | 2000-10-23 | 株式会社東芝 | 半導体記憶装置 |
US5768182A (en) * | 1991-05-21 | 1998-06-16 | The Regents Of The University Of California | Ferroelectric nonvolatile dynamic random access memory device |
JPH06302179A (ja) * | 1993-04-13 | 1994-10-28 | Casio Comput Co Ltd | 電子機器 |
US5539279A (en) * | 1993-06-23 | 1996-07-23 | Hitachi, Ltd. | Ferroelectric memory |
US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
JP3400899B2 (ja) * | 1994-08-17 | 2003-04-28 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JPH08203266A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 強誘電体メモリ装置 |
JPH098247A (ja) * | 1995-06-15 | 1997-01-10 | Hitachi Ltd | 半導体記憶装置 |
US5680344A (en) * | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
JP3622304B2 (ja) * | 1995-12-27 | 2005-02-23 | 株式会社日立製作所 | 半導体記憶装置 |
US5737260A (en) * | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
JP3741232B2 (ja) * | 1996-07-01 | 2006-02-01 | 株式会社日立製作所 | 強誘電体メモリ |
US5828596A (en) * | 1996-09-26 | 1998-10-27 | Sharp Kabushiki Kaisha | Semiconductor memory device |
JP3784229B2 (ja) | 2000-01-21 | 2006-06-07 | シャープ株式会社 | 不揮発性半導体記憶装置およびそれを用いたシステムlsi |
US7198603B2 (en) * | 2003-04-14 | 2007-04-03 | Remon Medical Technologies, Inc. | Apparatus and methods using acoustic telemetry for intrabody communications |
JP2005092922A (ja) * | 2003-09-12 | 2005-04-07 | Fujitsu Ltd | 強誘電体メモリ |
JP2007073141A (ja) * | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
US7209384B1 (en) * | 2005-12-08 | 2007-04-24 | Juhan Kim | Planar capacitor memory cell and its applications |
JP2007234166A (ja) * | 2006-03-02 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP5162276B2 (ja) * | 2008-02-28 | 2013-03-13 | ローム株式会社 | 強誘電体メモリ装置 |
JP2010277615A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | 半導体記憶装置、および半導体集積回路 |
US8018768B2 (en) * | 2009-08-18 | 2011-09-13 | United Microelectronics Corp. | Non-volatile static random access memory (NVSRAM) device |
US8953380B1 (en) * | 2013-12-02 | 2015-02-10 | Cypress Semiconductor Corporation | Systems, methods, and apparatus for memory cells with common source lines |
US9368182B2 (en) * | 2013-12-09 | 2016-06-14 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Memory cell |
US10056140B2 (en) * | 2014-01-30 | 2018-08-21 | Hewlett Packard Enterprise Development Lp | Memristor memory with volatile and non-volatile states |
US9768181B2 (en) * | 2014-04-28 | 2017-09-19 | Micron Technology, Inc. | Ferroelectric memory and methods of forming the same |
KR102579876B1 (ko) * | 2016-02-22 | 2023-09-18 | 삼성전자주식회사 | 반도체 패키지 |
US10283181B2 (en) * | 2016-03-01 | 2019-05-07 | Texas Instruments Incorporated | Time tracking circuit for FRAM |
US10109350B2 (en) * | 2016-07-29 | 2018-10-23 | AP Memory Corp., USA | Ferroelectric memory device |
US10497438B2 (en) | 2017-04-14 | 2019-12-03 | Sandisk Technologies Llc | Cross-point memory array addressing |
-
2017
- 2017-06-09 US US15/618,393 patent/US10153020B1/en active Active
-
2018
- 2018-05-30 CN CN202311553996.4A patent/CN117476064A/zh active Pending
- 2018-05-30 JP JP2019566952A patent/JP7075421B2/ja active Active
- 2018-05-30 KR KR1020217024907A patent/KR102435916B1/ko active IP Right Grant
- 2018-05-30 CN CN201880038287.3A patent/CN110770834B/zh active Active
- 2018-05-30 KR KR1020227028564A patent/KR20220119768A/ko not_active Application Discontinuation
- 2018-05-30 WO PCT/US2018/035092 patent/WO2018226478A1/en active Application Filing
- 2018-05-30 EP EP18814044.6A patent/EP3635721A4/en active Pending
- 2018-05-30 KR KR1020207000053A patent/KR102289204B1/ko active Application Filing
- 2018-06-08 TW TW109117658A patent/TWI736288B/zh active
- 2018-06-08 TW TW107119910A patent/TWI696996B/zh active
- 2018-11-08 US US16/184,276 patent/US10839881B2/en active Active
- 2018-11-08 US US16/184,300 patent/US10839882B2/en active Active
-
2020
- 2020-10-16 US US17/072,566 patent/US11417380B2/en active Active
-
2021
- 2021-06-10 JP JP2021097171A patent/JP2021152984A/ja not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297077A (en) * | 1990-03-30 | 1994-03-22 | Kabushiki Kaisha Toshiba | Memory having ferroelectric capacitors polarized in nonvolatile mode |
JPH07244988A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Ltd | 半導体記憶装置 |
JPH1050074A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 強誘電体シャドーram及びデータ処理システム |
CN103678034A (zh) * | 2012-09-10 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 非易失性逻辑阵列中基于优先级的备份 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114121070A (zh) * | 2020-08-27 | 2022-03-01 | 美光科技公司 | 存储器单元感测应力缓解 |
Also Published As
Publication number | Publication date |
---|---|
WO2018226478A1 (en) | 2018-12-13 |
KR102435916B1 (ko) | 2022-08-24 |
KR20210099669A (ko) | 2021-08-12 |
US10839882B2 (en) | 2020-11-17 |
CN117476064A (zh) | 2024-01-30 |
JP2020523726A (ja) | 2020-08-06 |
JP7075421B2 (ja) | 2022-05-25 |
TWI696996B (zh) | 2020-06-21 |
JP2021152984A (ja) | 2021-09-30 |
KR102289204B1 (ko) | 2021-08-17 |
US20180358072A1 (en) | 2018-12-13 |
CN110770834B (zh) | 2023-11-28 |
US11417380B2 (en) | 2022-08-16 |
KR20220119768A (ko) | 2022-08-30 |
US20210050046A1 (en) | 2021-02-18 |
EP3635721A1 (en) | 2020-04-15 |
US20190122718A1 (en) | 2019-04-25 |
EP3635721A4 (en) | 2020-12-23 |
TW201909177A (zh) | 2019-03-01 |
US10153020B1 (en) | 2018-12-11 |
TW202103163A (zh) | 2021-01-16 |
US10839881B2 (en) | 2020-11-17 |
KR20200003946A (ko) | 2020-01-10 |
TWI736288B (zh) | 2021-08-11 |
US20190122717A1 (en) | 2019-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108885891B (zh) | 用于铁电存储器单元感测的偏移补偿 | |
CN109074840B (zh) | 铁电存储器单元感测 | |
CN109155142B (zh) | 用于存储器单元的感测操作的功率降低 | |
CN109074836B (zh) | 从铁电存储器单元的电荷提取 | |
CN110770834B (zh) | 双模式铁电存储器单元的操作 | |
EP3449484B1 (en) | Charge sharing between memory cell plates | |
CN109074837B (zh) | 用于存储器单元的接地参考方案 | |
CN109074838B (zh) | 具有存储组件隔离的存储器单元感测 | |
CN110959176B (zh) | 用于存储器装置中的锁存的偏移消除 | |
CN109215706B (zh) | 用于存储器单元的自参考感测 | |
CN111033618A (zh) | 具有虚拟页面大小的存储器 | |
CN113966534B (zh) | 开放页偏置技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |