JP2020523726A - デュアル・モード強誘電体メモリ・セル動作 - Google Patents

Abstract

デュアル・モード強誘電体メモリ・セル動作のための方法、システム、およびデバイスについて説明する。メモリ・アレイまたはアレイの部分は、揮発性モードおよび不揮発性モードでさまざまに動作させられ得る。たとえば、メモリ・セルは、セルが不揮発性モードで動作している間、コントローラによって開始されたコマンドに従って、不揮発性モードで動作し、次いで、揮発性モードで動作することがある。メモリ・セルは、その後のコマンドに従って、揮発性モードで動作し、次いで、不揮発性モードで動作することがある。いくつかの例では、メモリ・アレイの１つのメモリ・セルは不揮発性モードで動作することがあり、メモリ・アレイの別のメモリ・セルは揮発性モードで動作する。【選択図】図２

Description

クロスリファレンス
本特許出願は、２０１７年６月９日に出願され、本出願の譲受人に譲渡された、Ｖｉｍｅｒｃａｔｉによる「Ｄｕａｌ Ｍｏｄｅ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ
Ｃｅｌｌ Ｏｐｅｒａｔｉｏｎ」という名称の米国特許出願第１５／６１８，３９３号に対する優先権を主張するものである。

以下は、一般に、メモリ・アレイを動作させることに関し、より詳細には、デュアル・モード強誘電体メモリ・セル動作に関する。

メモリ・デバイスは、コンピュータ、ワイヤレス通信デバイス、カメラ、デジタル・ディスプレイなどのさまざまな電子デバイス内に情報を記憶するために広く使用されている。情報は、メモリ・デバイスの異なる状態をプログラムすることによって記憶される。たとえば、２値デバイスは、多くの場合は論理「１」または論理「０」によって示される、２つの状態を有する。他のシステムでは、３つ以上の状態が記憶されることがある。記憶された情報にアクセスするために、電子デバイスの構成要素が、メモリ・デバイス内に記憶された状態を読み取るまたは感知することがある。情報を記憶するために、電子デバイスの構成要素は、メモリ・デバイス内に状態を書き込むまたはプログラムすることがある。

磁気ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗ＲＡＭ（ＲＲＡＭ）、フラッシュ・メモリ、相変化メモリ（ＰＣＭ）などを含むさまざまなタイプのメモリ・デバイスが存在する。メモリ・デバイスは、揮発性であってもよいし、不揮発性であってもよい。不揮発性メモリ、たとえば、ＦｅＲＡＭは、外部電源の非存在下であっても、長期間にわたって、記憶された論理状態を維持することがある。揮発性メモリ・デバイス、たとえば、ＤＲＡＭは、外部電源によって周期的にリフレッシュされない限り、経時的に記憶された状態を失うことがある。ＦｅＲＡＭは、揮発性メモリと類似のデバイス・アーキテクチャを使用することがあるが、記憶デバイスとしての強誘電体キャパシタの使用により、不揮発性の性質を有することがある。したがって、ＦｅＲＡＭデバイスは、他の不揮発性メモリ・デバイスおよび揮発性メモリ・デバイスと比較して、改善された性能を有することがある。

メモリ・デバイスを改善することは、一般的に、さまざまなメトリクスの中でもとりわけ、メモリ・セル密度を増加させること、読み取り／書き込み速度を増加させること、信頼性を増加させること、データ保持を増加させること、電力消費を減少させること、または製造コストを減少させることを含むことがある。場合によっては、揮発性データ記憶および不揮発性データ記憶のための異なるメモリ技術があることがある。いくつかの例では、強誘電体メモリ・デバイスが、不揮発性モードまたは揮発性モードで動作するように構成されることがあるが、２つを動的に繰り返すことはできない。たとえば、不揮発性データ記憶は、強誘電体メモリ・デバイスが揮発性モードで動作するとき、発生しないことがある。同様に、揮発性データ記憶は、強誘電体メモリ・デバイスが不揮発性モードで動作するとき、発生しないことがある。不揮発性モードで実行される動作は、より多くの時間を必要とすることがあり、揮発性モードで実行される動作は、電力の変化中に内容を失うことがある。これらの課題は、不揮発性モードが揮発性モードよりも好ましいまたはその
逆であるとき、メモリ・セルの動作を減速させるまたは損なうことがある。

本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・アレイの一例を図示する図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルの例示的な回路を図示する図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートする例示的なメモリ・アレイを図示する図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的なヒステリシス・プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的なヒステリシス・プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的なヒステリシス・プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的なヒステリシス・プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的なヒステリシス・プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的なヒステリシス・プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的な電圧プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的な電圧プロットである。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするデバイスのブロック図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするデバイスのブロック図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・アレイを含むシステムのブロック図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作のための方法を示す図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作のための方法を示す図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作のための方法を示す図である。 本開示の例によるデュアル・モード強誘電体メモリ・セル動作のための方法を示す図である。

メモリ・アレイは、不揮発性モードもしくは揮発性モード、または両方で、動作のシーケンスを実行するメモリ・セルを含むことがある。いくつかの例では、揮発性モードで動作するメモリ・セル（たとえば、強誘電体メモリ・セル）は、不揮発性モードで動作するメモリ・セルよりも速く動作（たとえば、感知動作、読み取り動作）を実行することがある。本明細書において説明されるように、異なるときにおけるにおける揮発性モードもしくは不揮発性モードまたは両方におけるメモリ・セルの動的に可変な動作のための技法は、揮発性メモリおよび不揮発性メモリに対して予想される仕様内で動作することを含む利点を提供する。場合によっては、不揮発性モードで動作するメモリ・セルは、同じ動作を実行することがある。他の場合には、揮発性モードで動作するメモリ・セルは、電力の変
化中にメモリ・アレイ内の内容を失うことがあり、不揮発性モードで動作するメモリ・セルは、メモリ・アレイ内の内容を保持することがある。メモリ・アレイ内容におけるこの損失は、メモリ・セルまたは他の構成要素の動作を損なうことがある。

本明細書において動作されるように、メモリ・アレイの１つまたは複数のメモリ・セルは、メモリ・セルまたは動作が実行されるための所望の機能に基づいて、動作の不揮発性モードと動作の揮発性モードを切り換え得る。たとえば、メモリ・セルは、メモリ・アレイ内の内容を保持するために、電力変化中に不揮発性モードで動作を実行することがある。他の例では、メモリ・セルは、動作が、より少ないアクセス時間またはより速い性能を必要とするとき、その動作を揮発性モードで実行することがある。動作の不揮発性モードは、いくつかの動作を実行するのに、動作の揮発性モードと比較して、より多くの時間を必要とすることがある。しかしながら、電力は、メモリ・アレイ内でリフレッシュ動作を実施しないことによって、不揮発性モードで節約され得る。

いくつかの例では、メモリ・デバイスが、可変の待ち時間に従って、動作の不揮発性モードと揮発性モードを切り換えることがある。たとえば、揮発性モードで動作するメモリ・アレイは、リフレッシュ動作を必要とすることがある。場合によっては、リフレッシュ動作は、メモリ・セルが不揮発性モードから揮発性モードに切り替わった後に実行されることがある。他の場合には、より長いリフレッシュ動作が動作の不揮発性モードで実施されることがある。

メモリ・アレイと電子通信する１つもしくは複数の構成要素またはメモリ・アレイ自体は、動作の不揮発性モードと揮発性モードの間でメモリ・セルを切り換えるコマンドを発行することがある。たとえば、動作の不揮発性モードから動作の揮発性モードにメモリ・セルを切り換える第１のコマンドが発行されることがある。第１のコマンドが発行された後、メモリ・アレイの第１の部分が選択されることがあり、不揮発性モード中に記憶されるメモリ・セルの内容（たとえば、第１の論理状態）が感知されることがあり、メモリ・セルの内容が、記憶構成要素内に記憶されることがある。

他の例では、メモリ・アレイと電子通信する１つもしくは複数の構成要素またはメモリ・アレイ自体が、動作の揮発性モードから動作の不揮発性モードに切り換える第２のコマンドを発行することがある。第２のコマンドが発行された後、揮発性モード中に記憶されたメモリ・セルの内容（たとえば、第２の論理状態）が感知され、記憶構成要素内に記憶されることがあり、メモリ・アレイの一部分が選択解除されることがある。いくつかの例では、メモリ・セルは、動作の不揮発性モードで以前に使用された同じキャパシタに第２の論理状態を書き戻すこともあれば、別の記憶構成要素に第２の論理状態を書き戻すこともある。

上記で説明された本開示の特徴は、以下で図１の文脈において、さらに説明される。次いで、具体的な例が図２〜図５Ｄに関して説明される。本開示のこれらおよび他の特徴が、デュアル・モード強誘電体メモリ・セル動作に関係する装置図、システム図、およびフローチャートによってさらに図示され、これらを参照しながら説明される。

図１は、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートする例示的なメモリ・アレイ１００を図示する。メモリ・アレイ１００は、電子的メモリ装置と呼ばれることもある。メモリ・アレイ１００は、異なる状態を記憶するようにプログラム可能であるメモリ・セル１０５を含む。各メモリ・セル１０５は、論理０および論理１と示される２つの状態を記憶するようにプログラム可能であってよい。場合によっては、メモリ・セル１０５は、３つ以上の論理状態を記憶するように構成される。メモリ・セル１０５は、キャパシタ内のプログラム可能な状態を表す電荷を蓄えることがある。たとえ
ば、充電されたキャパシタおよび充電されていないキャパシタはそれぞれ、２つの論理状態を表す。ＤＲＡＭアーキテクチャは、通例、そのような設計を使用してよく、用いられるキャパシタは、絶縁体として線形電気分極性または常誘電性電気分極性をもつ誘電材料を含むことがある。対照的に、強誘電体メモリ・セルは、絶縁材料として強誘電体をもつキャパシタを含むことがある。強誘電体キャパシタの電荷の異なるレベルは、異なる論理状態を表し得る。強誘電材料は、非線形分極性を有する。強誘電体メモリ・セル１０５のいくつかの詳細および利点は、以下で説明される。

読み取りおよび書き込みなどの動作は、アクセス線１１０およびディジット線１１５を活性化または選択することによって、メモリ・セル１０５上で実行されてよい。アクセス線１１０は、ワード線１１０としても知られることがあり、ビット線１１５は、ディジット線１１５としても知られることがある。ワード線およびビット線、またはそれらの類似物への言及は、理解または動作の損失なしに交換可能である。ワード線１１０またはディジット線１１５を活性化または選択することは、電圧をそれぞれの線に印加することを含むことがある。ワード線１１０およびディジット線１１５は、金属（たとえば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、タングステン（Ｗ））、金属合金、炭素、導電的にドープされた半導体、または他の導電材料、合金、化合物などの導電材料から作製されてよい。

図１の例によれば、メモリ・セル１０５の各行は単一のワード線１１０に接続され、メモリ・セル１０５の各列は単一のディジット線１１５に接続される。１つのワード線１１０および１つのディジット線１１５を活性化する（たとえば、ワード線１１０またはディジット線１１５に電圧を印加すること）ことによって、単一のメモリ・セル１０５は、それらの交差点においてアクセスされ得る。メモリ・セル１０５にアクセスすることは、メモリ・セル１０５を読み取るまたは書き込むことを含むことがある。ワード線１１０とディジット線１１５の交差点は、メモリ・セルのアドレスと呼ばれることがある。

いくつかのアーキテクチャでは、セルの論理記憶デバイス、たとえば、キャパシタは、選択構成要素によってディジット線から電気的に絶縁されることがある。ワード線１１０は、選択構成要素に接続されることがあり、これを制御することがある。たとえば、選択構成要素はトランジスタであってよく、ワード線１１０はトランジスタのゲートに接続されてよい。ワード線１１０を活性化すると、メモリ・セル１０５のキャパシタとその対応するディジット線１１５との間の電気接続または閉回路という結果になる。次いで、ディジット線が、メモリ・セル１０５を読み取るまたは書き込むのどちらかのためにアクセスされることがある。いくつかの例では、他の線（図１に示されない）が存在することがある。たとえば、以下で他の図に関して論じられるプレート線が、メモリ・セル１０５に結合されていることがある。

メモリ・セル１０５にアクセスすることは、行デコーダ１２０および列デコーダ１３０を通して制御され得る。たとえば、行デコーダ１２０は、メモリ・コントローラ１４０から行アドレスを受け取り、受け取った行アドレスに基づいて、適切なワード線１１０を活性化することがある。同様に、列デコーダ１３０は、メモリ・コントローラ１４０から列アドレスを受け取り、適切なディジット線１１５を活性化する。たとえば、メモリ・アレイ１００は、ＷＬ＿１〜ＷＬ＿Ｍとラベルされた複数のワード線１１０と、ＤＬ＿１〜ＤＬ＿Ｎとラベルされた複数のディジット線１１５とを含むことがあり、ここで、ＭおよびＮはアレイ・サイズに依存する。したがって、ワード線１１０およびディジット線１１５、たとえば、ＷＬ＿２およびＤＬ＿３を活性化することによって、それらの交差点にあるメモリ・セル１０５がアクセスされ得る。

アクセスすると、メモリ・セル１０５が、メモリ・セル１０５の記憶された状態を決定
するために、感知構成要素１２５によって、読まれることがある、または感知されることがある。たとえば、メモリ・セル１０５にアクセスした後、メモリ・セル１０５の強誘電体キャパシタは、その対応するディジット線１１５の上に放電することがある。強誘電体キャパシタを放電することは、強誘電体キャパシタに電圧をバイアスまたは印加することから生じることがある。放電は、ディジット線１１５の電圧の変化を引き起こすことがあり、この感知構成要素１２５は、メモリ・セル１０５の記憶された状態を決定するために基準電圧（図示せず）と比較し得る。たとえば、ディジット線１１５が基準電圧よりも高い電圧を有する場合、感知構成要素１２５は、メモリ・セル１０５内の記憶された状態が論理１であったことと、その逆も同様であることを決定することがある。感知構成要素１２５は、信号の差を検出および増幅するためにさまざまなトランジスタまたは増幅器を含むことがあり、これは、ラッチングと呼ばれることがある。次いで、メモリ・セル１０５の検出された論理状態は、列デコーダ１３０を通して、出力１３５として出力されることがある。場合によっては、感知構成要素１２５は、列デコーダ１３０または行デコーダ１２０の一部であることがある。または、感知構成要素１２５は、列デコーダ１３０または行デコーダ１２０に接続されてもよいし、これと電子通信してもよい。

メモリ・セル１０５は、関連のあるワード線１１０およびディジット線１１５を同様に活性化することによって設定されてもよいし、これによって書き込まれてもよい。すなわち、論理値は、メモリ・セル１０５内に記憶されてよい。列デコーダ１３０または行デコーダ１２０は、メモリ・セル１０５に書き込まれるために、データ、たとえば入力／出力１３５を受け入れることがある。強誘電体メモリ・セル１０５は、強誘電体キャパシタにわたって電圧を印加することによって書き込まれることがある。このプロセスは、以下でより詳細に説明される。

いくつかのメモリ・アーキテクチャでは、メモリ・セル１０５にアクセスすると、記憶された論理状態が劣化または破壊することがあり、再書き込み動作またはリフレッシュ動作が、元の論理状態をメモリ・セル１０５に戻すために実行されることがある。ＤＲＡＭでは、たとえば、キャパシタは、感知動作中に部分的にまたは完全に放電され、記憶された論理状態を損なうことがある。そのため、論理状態は、感知動作後に再度書き込まれることがある。加えて、単一のワード線１１０を活性化すると、行内のすべてのメモリ・セルの放電という結果になることがある。したがって、行内のいくつかまたはすべてのメモリ・セル１０５は、再度書き込まれる必要があることがある。いくつかの例では、書き戻し動作が、不揮発性タイミングを使用して、あらかじめ充電された状態の間に発生することがある。

ＤＲＡＭを含むいくつかのメモリ・アーキテクチャは、外部電源によって周期的にリフレッシュされない限り、経時的に記憶された状態を失うことがある。たとえば、充電されたキャパシタは、漏れ電流を通して経時的に放電され、記憶された情報の消失という結果になることがある。これらのいわゆる揮発性メモリ・デバイスのリフレッシュ・レートは、比較的高くてよく、たとえば、ＤＲＡＭアレイの場合は毎秒数十のリフレッシュ動作であってよく、かなりの電力消費という結果になることがある。ますます大きくなるメモリ・アレイがあれば、増加された電力消費は、特にバッテリなどの有限電源に依拠するモバイル・デバイスの場合、メモリ・アレイの展開または動作（たとえば、電力供給、熱生成、材料制限）を阻害することがある。以下で論じられるように、強誘電体メモリ・セル１０５は、他のメモリ・アーキテクチャと比較して改善された性能という結果になり得る有益な性質を有することがある。

メモリ・コントローラ１４０は、さまざまな構成要素、たとえば、行デコーダ１２０、列デコーダ１３０、および感知構成要素１２５を通して、メモリ・セル１０５の動作（たとえば、読み取り、書き込み、再書き込み、リフレッシュ）を制御することがある。場合
によっては、行デコーダ１２０、列デコーダ１３０、および感知構成要素１２５のうちの１つまたは複数は、メモリ・コントローラ１４０と同じ場所に設置されることがある。メモリ・コントローラ１４０は、所望のワード線１１０およびディジット線１１５を活性化するために、行アドレス信号および列アドレス信号を生成し得る。メモリ・コントローラ１４０はまた、メモリ・アレイ１００の動作中に使用されるさまざまな電圧または電流を生成および制御し得る。たとえば、メモリ・コントローラ１４０は、１つまたは複数のメモリ・セル１０５にアクセスした後、ワード線１１０またはディジット線１１５に放電電圧を印加することがある。一般に、本明細書において論じられる印加された電圧または電流の振幅、形状、または継続時間は、調整または変化されてよく、メモリ・アレイ１００を動作させる際に論じられるさまざまな動作に対して異なってよい。そのうえ、メモリ・アレイ１００内の１つの、複数の、またはすべてのメモリ・セル１０５は、同時にアクセスされることがある。たとえば、メモリ・アレイ１００の複数またはすべてのセルは、すべてのメモリ・セル１０５、またはメモリ・セル１０５のグループが単一の論理状態に設定されるリセット動作中に、同時にアクセスされることがある。

場合によっては、メモリ・セル１０５が不揮発性モードで動作するとき、メモリ・コントローラ１４０は、メモリ・セル１０５に対して第１のコマンドを開始することがある。メモリ・コントローラ１４０は、活性化したメモリ・セル１０５の論理状態を感知し、それらそれぞれのペアとなる感知構成要素１２５に論理状態を記憶させ、メモリ・セル１０５を揮発性モードで動作させることもある（すなわち、メモリ・アレイ１００の一部分内のメモリ・セル１０５が、不揮発性モードで動作することから揮発性モードで動作することに切り換えられ得るとき）。いくつかの例では、メモリ・セル１０５が揮発性モードで動作するとき、メモリ・コントローラ１４０は、メモリ・セル１０５に対して第２のコマンドを開始することがある。メモリ・コントローラ１４０は、活性化したメモリ・セル１０５の論理状態を感知し、それらそれぞれのペアとなる感知構成要素１２５に論理状態を記憶させ、メモリ・セル１０５を不揮発性モードで動作させることもある。

図２は、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルの例示的な回路２００を図示する。回路２００は、メモリ・セル１０５−ａと、ワード線１１０−ａと、ディジット線１１５−ａと、感知構成要素１２５−ａとを含み、これらはそれぞれ、図１を参照しながら説明されるように、メモリ・セル１０５、ワード線１１０、ディジット線１１５、および感知構成要素１２５の例であってよい。メモリ・セル１０５−ａは、第１のプレートすなわちセル・プレート２３０と第２のプレートすなわちセル底部２１５とを有するキャパシタ２０５などの論理記憶構成要素を含むことがある。セル・プレート２３０とセル底部２１５は、それらの間に配置された強誘電材料を通して容量的に結合されることがある。セル・プレート２３０およびセル底部２１５の方角は、メモリ・セル１０５−ａの動作を変更することなく反転されることがある。回路２００は、選択構成要素２２０と、基準線２２５も含む。セル・プレート２３０は、プレート線２１０を介してアクセスされることがあり、セル底部２１５は、ディジット線１１５−ａを介してアクセスされることがある。上記で説明されたように、キャパシタ２０５を充電または放電することによって、さまざまな状態が記憶され得る。

キャパシタ２０５の記憶された状態は、回路２００内で表されたさまざまな要素を動作させることによって読み取られるまたは感知されることがある。キャパシタ２０５は、ディジット線１１５−ａと電子通信し得る。たとえば、キャパシタ２０５は、選択構成要素２２０が非活性化されるとき、ディジット線１１５−ａから絶縁可能であり、キャパシタ２０５は、選択構成要素２２０が活性化されるとき、ディジット線１１５−ａに接続可能である。選択構成要素２２０を活性化することは、メモリ・セル１０５−ａを選択することと呼ばれることがある。場合によっては、選択構成要素２２０はトランジスタであり、その動作は、トランジスタ・ゲートに電圧を印加することによって制御され、この電圧の
大きさは、トランジスタの閾値の大きさよりも大きい。ワード線１１０−ａは、選択構成要素２２０を活性化することがある。たとえば、ワード線１１０−ａに印加された電圧がトランジスタ・ゲートに印加され、キャパシタ２０５をディジット線１１５−ａと接続する。

他の例では、選択構成要素２２０およびキャパシタ２０５の位置は、選択構成要素２２０がプレート線２１０とセル・プレート２３０との間に接続されるように、およびキャパシタ２０５がディジット線１１５−ａと選択構成要素２２０の他の端子との間にあるように、交換されることがある。この実施形態では、選択構成要素２２０は、キャパシタ２０５を通してディジット線１１５−ａと電子通信しているままであることがある。この構成は、読み取り動作および書き込み動作のための代替タイミングおよびバイアスと関連づけられることがある。

キャパシタ２０５のプレート間の強誘電材料により、および以下でより詳細に論じられるように、キャパシタ２０５は、ディジット線１１５−ａへの接続時に放電しないことがある。１つのスキームでは、強誘電体キャパシタ２０５によって記憶された論理状態を感知するために、ワード線１１０−ａは、メモリ・セル１０５−ａを選択するようにバイアスされることがあり、電圧は、プレート線２１０に印加されることがある。場合によっては、ディジット線１１５−ａは仮想的に接地され、次いで、仮想接地から絶縁され、これは「フローティング」と呼ばれることがあり、その後、プレート線２１０およびワード線１１０−ａはバイアスされる。プレート線２１０をバイアスすることは、キャパシタ２０５にわたる電圧差（たとえば、プレート線２１０電圧マイナスディジット線１１５−ａ電圧）引き起こすことがある。電圧差は、キャパシタ２０５上に記憶された電荷の変化をもたらすことがあり、この記憶された電荷の変化の大きさは、キャパシタ２０５の初期状態。たとえば、記憶された初期状態が論理１であるか論理０であるかに依存することがある。これは、キャパシタ２０５上に記憶された電荷に基づいたディジット線１１５−ａの電圧の変化を引き起こすことがある。セル・プレート２３０への電圧を変化させることによるメモリ・セル１０５−ａの動作は、「セル・プレートの移動」と呼ばれることがある。

いくつかの例では、セル・プレート２３０は、ワード線１１０−ａの方向に従って水平方向の線で切られることがある。たとえば、水平方向に切ることは、プレート・シート全体の代わりにプレートの一部分を移動できることによって、メモリ・セル１０５−ａへの電力を増加させることがある。いくつかの例では、プレート・シート全体が使用されることもある。場合によっては、第２のコマンドが発行されるとき、ワード線１１０−ａを選択解除するために負の電圧が使用される場合、プレート・シート全体が使用されることがある。場合によっては、不揮発性動作のための基準電圧がメモリ・セル１０５−ａに供給される場合、プレート線２１０が、不揮発性のあらかじめ充電されたタイミングで動作することがある。他の例では、メモリ・セル１０５−ａが揮発性モードで動作するとき、プレート線２１０は、アクセス動作（たとえば、書き込み動作）中に高電圧のままであることがある。

ディジット線１１５−ａの電圧の変化は、その固有容量に依存することがある。すなわち、電荷がディジット線１１５−ａを流れると、ある程度の有限電荷は、ディジット線１１５−ａ内に記憶されることがあり、結果として生じる電圧は、固有容量に依存する。固有容量は、ディジット線１１５−ａの、寸法を含む物理的特性に依存することがある。ディジット線１１５−ａは、多数のメモリ・セル１０５を接続することがあり、そのため、ディジット線１１５−ａは、無視できない容量（たとえば、ピコファラド（ｐＦ）程度）という結果になる長さを有することがある。次いで、結果として生じるディジット線１１５−ａの電圧は、メモリ・セル１０５−ａ内の記憶された論理状態を決定するために、感知構成要素１２５−ａによって基準（たとえば、基準線２２５の電圧）と比較されること
がある。他の感知プロセスも使用されてよい。たとえば、キャパシタ２０５上の電荷が、メモリ・セルが揮発性モードで動作しているか不揮発性モードで動作しているかとは無関係に、感知されることがある。いくつかの例では、電圧信号が、キャパシタ２０５によって記憶された電荷の量に基づいて、アクセス線１１０上で誘発されることがある。場合によっては、感知構成要素１２５−ａが、電圧信号に基づいて、対応する論理値を決定することがある。場合によっては、感知スキームが、動作の揮発性モード、または動作の不揮発性モード、または両方のために使用されることがある。

感知構成要素１２５−ａは、信号の差を検出および増幅するためにさまざまなトランジスタまたは増幅器を含むことがあり、これは、ラッチングと呼ばれることがある。感知構成要素１２５−ａは、ディジット線１１５−ａおよび基準線２２５の電圧を受け取って比較する感知増幅器を含むことがあり、基準線２２５の電圧は基準電圧であることがある。感知増幅器出力は、比較に基づいて、より高い（たとえば、正）またはより低い（たとえば、負または接地）供給電圧に駆動されることがある。たとえば、ディジット線１１５−ａが、基準線２２５よりも高い電圧を有する場合、感知増幅器出力は、正の供給電圧に駆動されることがある。場合によっては、感知増幅器は、加えて、ディジット線１１５−ａを供給電圧に駆動することがある。次いで、感知構成要素１２５−ａが、感知増幅器の出力および／またはディジット線１１５−ａの電圧をラッチすることがあり、これは、メモリ・セル１０５−ａ内の記憶された状態、たとえば、論理１を決定するために使用されることがある。代替的に、ディジット線１１５−ａが、基準線２２５よりも低い電圧を有する場合、感知増幅器出力は、負の電圧または接地電圧に駆動されることがある。同様に、感知構成要素１２５−ａが、メモリ・セル１０５−ａ内の記憶された状態、たとえば、論理０を決定するために、感知増幅器出力をラッチすることがある。次いで、メモリ・セル１０５のラッチされた論理状態は、図１を参照すると、列デコーダ１３０を通して、出力１３５として出力されることがある。

本明細書において動作されるように、基準線２２５と関連づけられ得る基準電圧が、不揮発性モードで動作するメモリ・セル１０５−ａを読み取るために使用されることがあり、異なる基準電圧が、揮発性モードで動作するメモリ・セル１０５−ａを読み取るために使用されることがある。たとえば、メモリ・セル１０５−ａは、メモリ・セル１０５−ａが揮発性モードで動作することがあるとき、メモリ・セル１０５−ａが不揮発性モードで動作することがあるときと比較して、異なる基準電圧を使用してあらかじめ充電されることがある。いくつかの例では、メモリ・セル１０５−ａ上の電圧が０ボルトであることがあり、または、メモリ・セル１０５−ａ上の電圧が、感知構成要素１２５−ａによって提供される供給電圧であることがある。他の例では、メモリ・セル１０５−ａは、ある論理状態の場合に供給電圧の＋１／２を感知構成要素１２５−ａに供給し（たとえば、「０」を書き込む）、他の論理状態の場合に供給電圧の−１／２を供給する（たとえば、「１」を書き込む）ことがある。したがって、メモリ・セル１０５−ａ上の絶対電圧は、メモリ・セル１０５−ａに印加される基準電圧に基づいて異なることがある。

場合によっては、メモリ・セル１０５−ａが動作の不揮発性モードから動作の揮発性モードに切り換わるとき、メモリ・セル１０５−ａ内の内容が失われることがある。いくつかの例では、ワード線１１０−ａは、動作の不揮発性モードから動作の揮発性モードに、およびその逆に切り換えることがあるメモリ・アレイの部分内で、選択解除電圧を必要とすることがある。たとえば、不揮発性モードで動作することがあるメモリ・セル１０５−ａの内容は、負の選択解除電圧なしで失われることがある。

メモリ・セル１０５−ａを書き込むために、電圧は、キャパシタ２０５にわたって印加されることがある。さまざまな方法が使用されてよい。一例では、選択構成要素２２０が、キャパシタ２０５をディジット線１１５−ａに電気的に接続するために、ワード線１１
０−ａを通して活性化されることがある。電圧は、（プレート線２１０を通しての）セル・プレート２３０および（ディジット線１１５−ａを通しての）セル底部２１５の電圧を制御することによって、キャパシタ２０５にわたって印加されることがある。論理０を書き込むために、セル・プレート２３０はハイとみなされることがある、すなわち、正の電圧がプレート線２１０に印加されることがあり、セル底部２１５は、ローとみなされることがある、たとえば、ディジット線１１５−ａを仮想的に接地するまたは負の電圧をディジット線１１５−ａに印加することがある。逆のプロセスは、論理１を書き込むために実行され、セル・プレート２３０はローとみなされ、セル底部２１５はハイとみなされる。いくつかの例では、キャパシタ２０５が、揮発性モードでデータを記憶するためにバイアスされた後、ワード線１１０−ａが選択解除されることがある。他の例では、メモリ・セル１０５−ａが不揮発性モードで動作するとき、キャパシタ２０５がゼロ・ボルト（０Ｖ）にバイアスされた後、ワード線１１０−ａが選択解除されることがある。

回路２００は、モード・スイッチ２３５と、第１の電圧スイッチ２４０と、第２の電圧スイッチ２４５も含む。メモリ・セル１０５−ａは、プレート線２１０−ａを通じて第１の電圧スイッチ２４０と電子通信することがあり、モード・スイッチ２３５は、プレート線２１０−ａと直列に配置され、メモリ・セル１０５−ａを電気的に接続する、またはメモリ・セル１０５−ａを第１の電圧スイッチ２４０から絶縁することがある。メモリ・セル１０５−ａはまた、プレート線２１０−ｂを通して第２の電圧スイッチ２４５と電子通信することがあり、モード・スイッチ２３５は、プレート線２１０−ｂと直列に配置され、メモリ・セル１０５−ａを電気的に接続する、またはメモリ・セル１０５−ａを第２の電圧スイッチ２４５から絶縁することがある。

第１の電圧スイッチ２４０は、ノード２５０と、２５０−ａと、２５０−ｂとを含むことがある。たとえば、ノード２５０は、メモリ・セル１０５−ａを不揮発性モードで動作させるために読み取り電圧を提供することがあり、ノード２５０−ａは、メモリ・セル１０５−ａを不揮発性モードで動作させるために供給電圧を提供することがあり、ノード２５０−ｂは、メモリ・セル１０５−ａを不揮発性モードで動作させるために接地電圧を提供することがある。第２の電圧スイッチ２４５は、ノード２５５を含むことがある。たとえば、ノード２５５は、メモリ・セル１０５−ａを揮発性モードで動作させるために供給電圧を提供することがある。モード・スイッチ２３５は、ノード２６０と２６０−ａとを含むことがある。たとえば、ノード２６０は、メモリ・セル１０５−ａを第１の電圧スイッチ２４０に電気的に接続し、ノード２６０−ａは、メモリ・セル１０５−ａを第２の電圧スイッチ２４５に電気的に接続する。

本明細書において動作されるように、メモリ・アレイは第１のコマンドを発行することがあり、モード・スイッチ２３５は、メモリ・セル１０５−ａを第１の電圧スイッチ２４０に電気的に切断するために閉じられることがある。そのような場合には、メモリ・セル１０５−ａは、揮発性モードで動作することがある。他の例では、メモリ・アレイは第２のコマンドを発行することがあり、モード・スイッチ２３５は、メモリ・セル１０５−ａを第２の電圧スイッチ２４５に電気的に切断するために閉じられることがある。そのような場合には、メモリ・セル１０５−ａは、不揮発性モードで動作することがある。

回路２００は、タイミング構成要素２６５と、モード・スイッチ２３５−ａと、電圧構成要素２７０と、モード・スイッチ２３５−ｂも含む。感知構成要素１２５−ａは、導電線２７５を通じてタイミング構成要素２６５と電子通信することがあり、モード・スイッチ２３５−ａは、導電線２７５と直列に配置され、タイミング構成要素２６５を電気的に接続する、またはタイミング構成要素２６５を感知構成要素１２５−ａから絶縁することがある。感知構成要素１２５−ａはまた、導電線２７５−ａを通じて電圧構成要素２７０と電子通信することがあり、モード・スイッチ２３５−ｂは、導電線２７５−ａと直列に
配置され、電圧構成要素２７０を電気的に接続する、または電圧構成要素２７０を感知構成要素１２５−ａから絶縁することがある。

いくつかの例では、タイミング構成要素２６５は、感知構成要素１２５−ａが第１の時間におけるメモリ・セル１０５−ａの動作のモードを決定するためのタイミング仕様を提供することがある。たとえば、ノード２８０は、メモリ・セル１０５−ａを不揮発性モードで動作させるためのタイミング仕様を提供することがある。他の例では、ノード２８０−ａは、メモリ・セル１０５−ａを揮発性モードで動作させるためのタイミング仕様を提供することがある。いくつかの例では、メモリ・セル１０５−ａの動作のモードは、メモリ・セル１０５−ａに書き込まれたまたはメモリ・コントローラもしくはメモリ・アレイにとって利用可能なフラグに基づいて決定されることがある。他の例では、メモリ・セル１０５−ａの動作のモードは、メモリ・セル１０５−ａ内に配されるまたは１つもしくは複数の電子接続を介してメモリ・コントローラもしくはメモリ・アレイにとって利用可能なテーブルに基づいて決定されることがあり、このテーブルは、追加の情報で更新されることがある。いくつかの例では、メモリ・セル１０５−ａの動作のモードは、コマンド、フラグ、情報を含むテーブル、またはそれらの組み合わせに基づいて決定されてよい。モード・スイッチ２３５−ａは、ノード２８５と２８５−ａとを含むことがある。たとえば、ノード２８５は、メモリ・セル１０５−ａが不揮発性モードで動作するとき、感知構成要素１２５−ａをノード２８０に電気的に接続する。他の例では、ノード２８５−ａは、メモリ・セル１０５−ａが揮発性モードで動作するとき、感知構成要素１２５−ａをノード２８０−ａに電気的に接続する。

いくつかの例では、電圧構成要素２７０は、感知構成要素１２５−ａがメモリ・セル１０５−ａの論理状態を決定するための基準電圧を提供することがある。たとえば、ノード２９０は、メモリ・セル１０５−ａを不揮発性モードで動作させるための基準電圧を提供することがある。他の例では、ノード２９０−ａは、メモリ・セル１０５−ａを揮発性モードで動作させるための基準電圧を提供することがある。モード・スイッチ２３５−ｂは、ノード２９５と２９５−ａとを含むことがある。たとえば、ノード２９５は、メモリ・セル１０５−ａが不揮発性モードで動作するとき、感知構成要素１２５−ａをノード２９０に電気的に接続する。他の例では、ノード２９５−ａは、メモリ・セル１０５−ａが揮発性モードで動作するとき、感知構成要素１２５−ａをノード２９０−ａに電気的に接続する。

図３は、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートする例示的なメモリ・アレイ３００を図示する。メモリ・アレイ３００は、複数のアレイ・セクション、たとえばアレイ・セクション３０５と３１０とを含むことがある。アレイ・セクション３０５および３１０はそれぞれ、メモリ・セル１０５−ｂおよび１０５−ｃを含んでよいが、各々、複数のメモリ・セルを含んでもよい。いくつかの例では、アレイ・セクション３０５はメモリ・セル１０５−ｂを含み、ワード線１１０−ｂなどの共通アクセス線に接続されることがある。ワード線１１０−ｂは、図１および図２を参照しながら説明されるワード線１１０の一例であることがあり、メモリ・セル１０５−ｂは、図１および図２を参照しながら説明されるメモリ・セル１０５の一例であることがある。いくつかの例では、メモリ・アレイ３００は、感知構成要素１２５−ｂと、１２５−ｃと、１２５−ｄと、１２５−ｅも含み、これらの感知構成要素は、図１および図２を参照しながら説明される感知構成要素１２５の例であることがある。各メモリ・セル１０５は、導電性ディジット線１１５を通して感知構成要素１２５に接続され得る。たとえば、メモリ・セル１０５−ｂおよび１０５−ｃは、ディジット線１１５−ｂを通して、活性化した感知構成要素１２５−ｂと電子通信することがある。メモリ・アレイ３００は、モード・スイッチ２３５−ｃと、２３５−ｄと、２３５−ｅと、２３５−ｆも含み、これらのモード・スイッチは、図２を参照しながら説明されるモード・スイッチ２３５の例であることがある。

メモリ・アレイ３００は、第１の電圧スイッチ２４０−ａと、第２の電圧スイッチ２４５−ａも含み、これらの電圧スイッチはそれぞれ、図２を参照しながら論じられる第１の電圧スイッチ２４０および第２の電圧スイッチ２４５の例であることがある。たとえば、第１の電圧スイッチ２４０−ａが、プレート線２１０−ｃおよび２１０−ｄを介してメモリ・セル１０５−ｂと電子通信することがある。プレート線２１０−ｃおよび２１０−ｄは、図２を参照しながら説明されるプレート線２１０の一例であることがある。別の例では、第２の電圧スイッチ２４５−ａは、プレート線２１０−ｅおよび２１０−ｄを介してメモリ・セル１０５−ｂと電子通信することがある。モード・スイッチ２３５−ｃは、プレート線２１０−ｃおよび２１０−ｅと直列に配置され、第１の電圧スイッチ２４０−ａおよび第２の電圧スイッチ２４５−ａをそれぞれ電気的に接続する、または第１の電圧スイッチ２４０−ａおよび第２の電圧スイッチ２４５−ａをそれぞれメモリ・セル１０５−ｂから絶縁することがある。

メモリ・アレイ３００は、第１の電圧スイッチ２４０−ｂと、第２の電圧スイッチ２４５−ｂも含み、これらの電圧スイッチはそれぞれ、図２を参照しながら論じられる第１の電圧スイッチ２４０および第２の電圧スイッチ２４５の例であることがある。たとえば、第１の電圧スイッチ２４０−ｂは、プレート線２１０−ｆおよび２１０−ｇを介してメモリ・セル１０５−ｃと電子通信することがある。プレート線２１０−ｆおよび２１０−ｇは、図２を参照しながら説明されるプレート線２１０の一例であることがある。別の例では、第２の電圧スイッチ２４５−ｇは、プレート線２１０−ｈおよび２１０−ｇを介してメモリ・セル１０５−ｃと電子通信することがある。モード・スイッチ２３５−ｄは、プレート線２１０−ｆおよび２１０−ｈと直列に配置され、第１の電圧スイッチ２４０−ｂおよび第２の電圧スイッチ２４５−ｂをそれぞれ電気的に接続する、または第１の電圧スイッチ２４０−ｂおよび第２の電圧スイッチ２４５−ｂをそれぞれメモリ・セル１０５−ｃから絶縁することがある。いくつかの例では、プレート線２１０−ｇが、プレート線２１０−ｄと同じであることがある。たとえば、モード・スイッチ２３５−ｃが、プレート線２１０−ｇを介してメモリ・セル１０５−ｃと電子通信することがある。他の例では、モード・スイッチ２３５−ｄが、プレート線２１０−ｄを介してメモリ・セル１０５−ｂと電子通信することがある。いくつかの例では、他の構成が、図３の例示的なメモリ・アレイ３００と異なる実施形態のために、メモリ・アレイ３００内で実施されることがある。

本開示において説明されるように、メモリ・アレイ３００が、タイミング構成要素２６５−ａと、電圧構成要素２７０−ａも含むことがあり、タイミング構成要素２６５−ａおよび電圧構成要素２７０−ａはそれぞれ、図２を参照しながら論じられるタイミング構成要素２６５および電圧構成要素２７０の例であることがある。たとえば、タイミング構成要素２６５−ａは、導電線２７５−ｂを介して感知構成要素１２５−ｂ〜１２５−ｅと電子通信することがある。導電線２７５−ｂは、図２を参照すると導電線２７５の一例であることがある。メモリ・アレイ３００は、タイミング構成要素２６５−ａおよび感知構成要素１２５−ｅと直列に配置されたモード・スイッチ２３５−ｅも含む。モード・スイッチ２３５−ｅは、図２を参照しながら論じられるモード・スイッチ２３５の一例であることがある。別の例では、電圧構成要素２７０−ａは、導電線２７５−ｃを介して感知構成要素１２５−ｂ〜１２５−ｅと電子通信することがある。導電線２７５−ｃは、図２を参照すると導電線２７５の一例であることがある。メモリ・アレイ３００は、電圧構成要素２７０−ａおよび感知構成要素１２５−ｄと直列に配置されたモード・スイッチ２３５−ｆも含む。モード・スイッチ２３５−ｆは、図２を参照しながら論じられるモード・スイッチ２３５の一例であることがある。

場合によっては、メモリ・アレイ３００は、メモリ・アレイ３００のアレイ・セクショ
ン３１０内で動作を異なるモードで実行しながら、アレイ・セクション３０５をあるモードで動作させることがある。たとえば、アレイ・セクション３０５内のメモリ・セル１０５−ｂは不揮発性モードで動作することがあり、アレイ・セクション３１０内のメモリ・セル１０５−ｃは揮発性モードで動作することがある。すなわち、モード・スイッチ２３５−ｃは、メモリ・セル１０５−ｂを第１の電圧スイッチ２４０−ａに結合させるように動作可能なトランジスタを備えることがあり、モード・スイッチ２３５−ｄは、メモリ・セル１０５−ｃを第２の電圧スイッチ２４５−ｂに結合させるように動作可能なトランジスタを備える。いくつかの例では、アレイ・セクション３０５内のメモリ・セル１０５−ｂは揮発性モードで動作することがあり、アレイ・セクション３１０内のメモリ・セル１０５−ｃは不揮発性モードで動作することがある。すなわち、モード・スイッチ２３５−ｃは、メモリ・セル１０５−ｂを第２の電圧スイッチ２４０−ａに結合させるように動作可能なトランジスタを備えることがあり、モード・スイッチ２３５−ｄは、メモリ・セル１０５−ｃを第２の電圧スイッチ２４５−ｂに結合させるように動作可能なトランジスタを備えることがある。いくつかの例では、アレイ・セクション３０５内のメモリ・セル１０５−ｂとアレイ・セクション３１０内のメモリ・セル１０５−ｃは両方とも、同じモード（たとえば、動作の揮発性モードまたは不揮発性モードのどちらか）で動作することがある。

場合によっては、アレイ・セクション３０５内のメモリ・セルは、ワード線１１０−ｂに接続されることがあり、同時に選択および感知されることがある。たとえば、アレイ・セクション３０５内のメモリ・セル１０５−ｂが揮発性モードで動作するとき、アレイ・セクション３０５内のすべてのメモリ・セルが、ワード線１１０−ｂに対応して選択および感知されることがある。同様に、アレイ・セクション３１０内のメモリ・セル１０５−ｃが不揮発性モードで動作するとき、アレイ・セクション３０５内のすべてのメモリ・セルが、ワード線１１０−ｃに対応して選択および感知されることがある。場合によっては、メモリ・セル１０５−ｂが、不揮発性モードで動作するとき、セルの内容が、メモリ・セル１０５−ｂが揮発性モードで動作するときと比較して、より短いワード線１１０−ｂ内に記憶されることがある（すなわち、ワード線１１０−ｂの一部分が使用されることがある）。たとえば、アレイ・セクション３０５内のメモリ・セル１０５−ｂが揮発性モードで動作するとき、ワード線１１０−ｂ全体が使用されることがある。

図４Ａ〜図４Ｂは、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルのためのヒステリシス・プロット４００−ａおよび４００−ｂを用いて、非線形電気的性質の一例を図示する。ヒステリシス・プロット４００−ａおよび４００−ｂはそれぞれ、例示的な強誘電体メモリ・セルの書き込みプロセスおよび読み取りプロセスを図示する。ヒステリシス・プロット４００−ａおよび３００−ｂは、電圧差Ｖの関数として強誘電体キャパシタ（たとえば、図２のキャパシタ２０５）上に記憶される電荷Ｑを示す。

強誘電材料は、自発電気分極によって特徴づけられる、すなわち、電界の非存在下で非ゼロ電気分極を維持する。例示的な強誘電材料としては、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸ジルコン酸鉛（ＰＺＴ）、およびタンタル酸ストロンチウム・ビスマス（ＳＢＴ）がある。本明細書において説明される強誘電体キャパシタは、これらまたは他の強誘電材料を含んでよい。強誘電体キャパシタ内の電気分極は、強誘電材料の表面における正味電荷という結果になり、キャパシタ端子を通して反対の電荷を引きつける。したがって、電荷は、強誘電材料とキャパシタ端子の境界面において記憶される。電気分極は、比較的長い時間にわたって、無期限でさえ、外部から印加された電界の非存在下で維持され得るので、電荷漏洩は、たとえば、ＤＲＡＭアレイ内で用いられるキャパシタと比較して、著しく減少されることがある。これによって、上記でいくつかのＤＲＡＭアーキテクチャに関して説明されたリフレッシュ動作を実行する必要
性が減少され得る。

ヒステリシス・プロット４００−ａおよび４００−ｂは、キャパシタの単一の端子の観点から理解され得る。例として、強誘電材料が負の分極を有する場合、正の電荷が端子に蓄積する。同様に、強誘電材料が正の分極を有する場合、負の電荷が端子に蓄積する。加えて、ヒステリシス・プロット４００−ａおよび４００−ｂにおける電圧は、キャパシタにわたる電圧差を表し、指向性であることが理解されるべきである。たとえば、正の電圧は、正の電圧を問題の端子（たとえば、セル・プレート２３０）に印加し、第２の端子（たとえば、セル底部２１５）を接地（または約ゼロ・ボルト（０Ｖ））に維持することによって、実現され得る。負の電圧は、問題の端子を接地に維持し、正の電圧を第２の端子に印加することによって印加され得る。すなわち、正の電圧は、問題の端子を負に分極させるために印加され得る。同様に、２つの正の電圧、２つの負の電圧、または正の電圧と負の電圧の任意の組み合わせは、ヒステリシス・プロット４００−ａおよび４００−ｂに示される電圧差を生成するために適切なキャパシタ端子に印加され得る。

ヒステリシス・プロット４００−ａにおいて示されるように、強誘電材料は、電圧差ゼロで正の分極または負の分極を維持し、２つの可能な充電された状態、すなわち、電荷状態４０５および電荷状態４１０という結果になることがある。図４の例によれば、電荷状態４０５は論理０を表し、電荷状態４１０は論理１を表す。いくつかの例では、それぞれの電荷状態の論理値は、メモリ・セルを動作させるための他のスキームに対応するために逆転されることがある。

論理０または１は、電圧を印加することにより、強誘電材料の電気分極、したがってキャパシタ端子上の電荷を制御することによって、メモリ・セルに書き込まれることがある。たとえば、キャパシタ上に正味の正の電圧４１５を印加すると、電荷状態４０５−ａが到達されるまでの電荷蓄積という結果になる。電圧４１５を除去すると、電荷状態４０５−ａは、ゼロ電圧において電荷状態４０５に到達するまで経路４２０をたどる。同様に、電荷状態４１０は、正味の負の電圧４２５を印加することによって書き込まれ、これによって、電荷状態４１０−ａという結果になる。負の電圧４２５を除去した後、電荷状態４１０−ａは、ゼロ電圧において電荷状態４１０に到達するまで経路４３０をたどる。電荷状態４０５−ａおよび４１０−ａは、残留分極（Ｐｒ）値、すなわち、外部バイアス（たとえば、電圧）を除去するときに残留する分極（または電荷）と呼ばれることもある。抗電圧とは、電荷（または分極）がゼロである電圧である。

強誘電体キャパシタの記憶された状態を読み取る、またはこれを感知するために、電圧が、キャパシタにわたって印加されることがある。それに応答して、記憶された電荷Ｑは変化し、変化の程度は、初期電荷状態に依存する。すなわち、最終的な記憶された電荷（Ｑ）は、電荷状態４０５−ｂが最初に記憶されたか電荷状態４１０−ｂが最初に記憶されたかに依存する。たとえば、ヒステリシス・プロット４００−ｂは、２つの可能な記憶された電荷状態４０５−ｂおよび４１０−ｂを図示する。電圧４３５が、図２を参照して論じられるように、キャパシタにわたって印加されることがある。他の場合では、固定電圧は、セル・プレートに印加されることがあり、正の電圧として示されているが、電圧４３５は負であることがある。電圧４３５に応答して、電荷状態４０５−ｂは、経路４４０をたどることがある。同様に、電荷状態４１０−ｂが最初に記憶された場合、電荷状態４１０−ｂは経路４４５をたどる。電荷状態４０５−ｃおよび電荷状態４１０−ｃの最終的な位置は、具体的な感知スキームおよび回路を含むいくつかの要因に依存する。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタがディジット線に電気的に接続され、電圧４３５が印加された場合、ディジット線の電圧は、その固有容量により上昇することがあ
る。そのため、感知構成要素において測定される電圧は、電圧４３５に等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット４０１上での最終的な電荷状態４０５−ｃおよび４１０−ｃの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｃおよび４１０−ｃは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０、または電圧４５５は、異なってよく、キャパシタの初期状態に依存してよい。

ディジット線電圧を基準電圧と比較することによって、キャパシタの初期状態が決定されることがある。ディジット線電圧は、電圧４３５と、キャパシタにわたっての最終的な電圧、電圧４５０、または電圧４５５との差。すなわち、（電圧４３５−電圧４５０）または（電圧４３５−電圧４５５）であってよい。基準電圧は、記憶された論理状態を決定するために、すなわち、ディジット線電圧が基準電圧よりも高いまたは低い場合に、その大きさが２つの可能なディジット線電圧の２つの可能な電圧の間の差であるように生成されることがある。たとえば、基準電圧は、２つの量すなわち（電圧４３５−電圧４５０）および（電圧４３５−電圧４５５）の平均であることがある。感知構成要素による比較時、感知されるディジット線電圧は、基準電圧よりも高いまたは低いように決定されることがあり、強誘電体メモリ・セルの記憶される論理値（すなわち、論理０または１）が決定され得る。

上記で論じられたように、強誘電体キャパシタを使用しないメモリ・セルを読み取ることは、記憶された論理状態を劣化または破壊することがある。しかしながら、強誘電体メモリ・セルは、読み取り動作の後で初期論理状態を維持することがある。たとえば、電荷状態４０５−ｂが記憶される場合、電荷状態は、読み取り動作中に電荷状態４０５−ｃへの経路４４０をたどることがあり、電圧４３５を除去した後、電荷状態は、経路４４０を反対方向にたどることによって、初期電荷状態４０５−ｂに戻ることがある。

図５Ａ〜５Ｄは、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートする例示的なヒステリシス・プロット５００−ａ、５００−ｂ、５００−ｃ、および５００−ｄを図示する。たとえば、ヒステリシス・プロット５００−ａは、不揮発性感知動作の一例であることがある。メモリ・セルが不揮発性モードで動作している間、コマンドがメモ・セルに対して開始され得る後、メモリ・セル内に記憶された論理状態が感知されることがある。ヒステリシス・プロット５００−ａにおいて示されるように、強誘電体材料は、正の分極を維持し、（他の潜在的な充電された状態の中でもとりわけ）２つの可能な充電された状態、すなわち、電荷状態４０５−ｄおよび電荷状態４１０−ｄという結果になることがある。電荷状態４０５−ｄおよび４１０−ｄはそれぞれ、図４を参照すると、電荷状態４０５および４１０の例であることがある。図４の例によれば、電荷状態４０５−ｄは論理０を表し、電荷状態４１０−ｄは論理１を表す。

いくつかの例では、キャパシタ上に正味の正の電圧４５５−ａを印加したことに基づいて、電荷状態４０５−ｄは、経路４４０−ａをたどり、電荷状態４０５−ｅが到達されるまでの電荷蓄積という結果になる。たとえば、第１のディジット線は、論理０を感知したことに基づいて電圧４５５−ａ（たとえば、第１の電圧）にバイアスされることがある。電圧４５５−ａを除去すると、電荷状態４０５−ｅは、ゼロ電位において電荷状態４０５−ｄに到達するまで経路４４０−ａの逆をたどる。同様に、電荷状態４１０−ｄは、正味の負の電圧（すなわち、図４Ａに示される負の電圧４２５）を印加することによって書き込まれ、これによって、電荷状態４１０−ｅという結果になる。電荷状態４１０−ｄは、メモリ・セルとディジット線との間での電荷供給により、経路４４５−ａに沿って電荷状態４１０−ｅにシフトされることがある。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタがディジット線に電気的に接続され、電圧４３５−ａが印加された場合、ディジット線の電圧は、その固有容量により上昇することがある。そのため、感知構成要素において測定される電圧は、電圧４３５−ａに直接的に等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット５００−ａ上での最終的な電荷状態４０５−ｅおよび４１０−ｅの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｄおよび４１０−ｄは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０−ａ、または電圧４５５−ａは、異なってよく、キャパシタの初期状態に依存してよい。

強誘電体キャパシタの記憶された状態を読み取る、またはこれを感知するために、電圧が、キャパシタにわたって印加されることがある。電圧４３５−ａは、回路内のキャパシタに依存することがある電圧であってよい。電圧４３５−ａに応じて、電荷状態４０５−ｄは、経路４４０−ａをたどることがある。同様に、電荷状態４１０−ｄが最初に記憶された場合、電荷状態４１０−ｄは、経路４４５−ａをたどる。電荷状態４０５−ｅおよび電荷状態４１０−ｅの最終的な位置は、具体的な感知スキームおよび回路を含むいくつかの要因に依存する。場合によっては、メモリ・セルは、不揮発性モードで動作するとき、部分的にバイアスされることがある。

場合によっては、書き戻し動作が発生することがある。たとえば、初期論理値が、読み取り動作または感知動作中に決定された論理値に応じて回復されることがある。いくつかの例では、メモリ・セルが揮発性モードで動作するとき、書き戻し動作が、読み取り動作中に自動的に発生することがある。他の例では、メモリ・セル電荷状態４０５−ｄが、不揮発性モードで動作するとき（たとえば、ディジット線が接地（０Ｖ）まで放電するとき）、経路４４０−ａを電荷状態４０５−ｅまでたどることがある。いくつかの例では、負のバイアス（たとえば、図４Ａを参照すると負の電圧４２５）がキャパシタに印加されることがあり、電荷状態４１０−ａが、経路４３０を電荷状態４１０までたどることがあることがある（たとえば、ディジット線が負の電圧から接地すなわち（０Ｖ）まで放電するとき）。

図５Ｂは、本開示のさまざまな実施形態により動作される強誘電体メモリ・セルのためのヒステリシス・プロット５００−ｂを用いて、線形の電気的性質の一例を図示する。たとえば、ヒステリシス・プロット５００−ｂは、揮発性感知動作の一例であることがある。メモリ・セルが揮発性モードで動作している間、コマンドがメモ・セルに対して開始され得る後、メモリ・セル内に記憶された論理状態が感知されることがある。ヒステリシス・プロット５００−ｂにおいて示されるように、強誘電体材料は、正の分極を維持し、２つの可能な電荷、すなわち、電荷状態４０５−ｆおよび電荷状態４１０−ｆという結果になることがある。図４の例によれば、電荷状態４０５−ｆは論理０を表し、電荷状態４１０−ｆは論理１を表す。

いくつかの例では、キャパシタ上に正味の正の電圧４５５−ｂを印加したことに基づいて、電荷状態４０５−ｆは、経路４４０−ｂをたどり、電荷状態４０５−ｇが到達されるまでの電荷蓄積という結果になる。たとえば、第１のディジット線は、論理０を感知したことに基づいて電圧４５５−ｂ（たとえば、第１の電圧）にバイアスされることがある。電圧４５５−ｂを除去すると、電荷状態４０５−ｇは、電荷状態４０５−ｆに到達するまで直線状経路５０５をたどる。場合によっては、セルは、電荷状態４０５−ｆと電荷状態４０５−ｇとの間の任意の状態において論理０を読み取ることがある。同様に、電荷状態４１０−ｆは、正味の正の電圧４５０−ｂを印加することによって書き込まれ、これによって、電荷状態４１０−ｇという結果になる。たとえば、第１のディジット線は、論理１
を感知したことに基づいて電圧４５０−ｂ（たとえば、第２の電圧）にバイアスされることがある。電圧４５０−ｂに応じて、電荷状態４０５−ｆは、経路４４５−ｂをたどることがある。正の電圧４５０−ｂを除去した後、電荷状態４１０−ｇは、ゼロ電圧において電荷状態４１０−ｆに到達するまで直線状経路５１０をたどる。いくつかの例では、揮発性モードで論理１を読み取ることは、キャパシタ上の残余分極電荷（たとえば、ヒステリシス・プロット５００−ｂ上の電荷状態４１０−ｆの場所）とは無関係であることがある。場合によっては、電圧４５５−ｂは、電圧４５０−ｂよりも大きいことがある。

いくつかの例では、セルが電荷状態４０５−ｆにおいて論理０を記憶する場合、ディジット線電圧は、セルがいくらかの電荷を提供することにより、増加することがある。いくつかの例では、セルが電荷状態４１０−ｆにおいて論理１を記憶する場合、ディジット線電圧が減少し、異なる電圧になることがある。場合によっては、揮発性アレイ内で用いられるキャパシタは、線形キャパシタとして振る舞うことがある。たとえば、電荷状態４１０−ｆが最初に記憶された場合、電荷状態４１０−ｆは、経路４４５−ｂをたどることがある。記憶された論理値をセルに回復させるために、電荷状態４１０−ｇは、直線状経路５１０をたどることがある。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタが正に充電され、電圧４３５−ｂにあらかじめ充電されたディジット線に電気的に接続される場合、ディジット線の電圧は増加することがある。いくつかの例では、キャパシタが負に充電され、電圧４３５−ｂにあらかじめ充電されたディジット線に電気的に接続される場合、ディジット線の電圧は減少することがある。そのため、感知構成要素において測定される電圧は、電圧４３５−ｂに等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット５００−ｂ上での最終的な電荷状態４０５−ｇおよび４１０−ｇの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｇおよび４１０−ｇは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０−ｂ、または電圧４５５−ｂは、異なってよく、キャパシタの初期状態に依存してよい。

図５Ｃは、本開示のさまざまな実施形態により動作される強誘電体メモリ・セルのためのヒステリシス・プロット５００−ｃを用いて、非線形の電気的性質の一例を図示する。たとえば、ヒステリシス・プロット５００−ｃは、不揮発性感知動作の一例であることがある。メモリ・セルが不揮発性モードで動作している間、コマンドがメモリ・セルに対して開始され得る後、メモリ・セル内に記憶された論理状態が感知されることがある。ヒステリシス・プロット５００−ｃにおいて示されるように、強誘電体材料は、正の分極を維持し、２つの可能な電荷、すなわち、電荷状態４０５−ｈおよび電荷状態４１０−ｈという結果になることがある。図４の例によれば、電荷状態４０５−ｈは論理０を表し、電荷状態４１０−ｈは論理１を表す。

いくつかの例では、キャパシタ上に正味の正の電圧４５５−ｃを印加したことに基づいて、電荷状態４０５−ｈは、経路４４０−ｃをたどり、電荷状態４０５−ｉが到達されるまでの電荷蓄積という結果になる。たとえば、第１のディジット線は、論理０を感知したことに基づいて電圧４５５−ｃ（たとえば、第１の電圧）にバイアスされることがある。電圧４５５−ｃを除去すると、電荷状態４０５−ｉは、ゼロ電位において電荷状態４０５−ｈに到達するまで経路４４０−ｃの逆をたどる。同様に、電荷状態４１０−ｉは、正味の正の電圧４５０−ｃを印加することによって書き込まれ、これによって、電荷状態４１０−ｉという結果になる。たとえば、第１のディジット線は、論理１を感知したことに基づいて電圧４５０−ｃ（たとえば、第２の電圧）にバイアスされることがある。電圧４５０−ｃに応じて、電荷状態４１０−ｈは、経路４４５−ｃを電荷状態４１０−ｉまでたど
ることがある。電荷状態４１０−ｉは、データを再プログラムするために、電荷状態４１０−ｉがゼロ電圧において電荷状態４０５−ｈに到達するまで、経路４４０−ｃの逆をたどることがある。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタがディジット線に電気的に接続され、電圧４３５−ｃが印加された場合、ディジット線の電圧は、その固有容量により上昇することがある。そのため、感知構成要素において測定される電圧は、電圧４３５−ｃに等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット５００−ｃ上での最終的な電荷状態４０５−ｉおよび４１０−ｉの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｉおよび４１０−ｉは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０−ｃ、または電圧４５５−ｃは、異なってよく、キャパシタの初期状態に依存してよい。

強誘電体キャパシタの記憶された状態を読み取る、またはこれを感知するために、電圧が、キャパシタにわたって印加されることがある。電圧４３５−ｃは、回路内のキャパシタに依存することがある電圧であってよい。電圧４３５−ｃに応じて、電荷状態４０５−ｈは、経路４４０−ｃをたどることがある。同様に、電荷状態４１０−ｈが最初に記憶された場合、電荷状態４１０−ｈは経路４４５−ｃをたどる。電荷状態４０５−ｈおよび電荷状態４１０−ｈの最終的な位置は、具体的な感知スキームおよび回路を含むいくつかの要因に依存する。たとえば、図５Ｃの回路は、入力上で一定の電圧を保つことを目指し得る差動増幅器を含むことがある。場合によっては、メモリ・セルは、不揮発性モードで動作するとき、完全にバイアスされることがある。

図５Ｄは、本開示のさまざまな実施形態により動作される強誘電体メモリ・セルのためのヒステリシス・プロット５００−ｄを用いて、非線形電気的性質の一例を図示する。たとえば、ヒステリシス・プロット５００−ｄは、揮発性感知動作の一例であることがある。メモリ・セルが揮発性モードで動作している間、コマンドがメモ・セルに対して開始され得る後、メモリ・セル内に記憶された論理状態が感知されることがある。ヒステリシス・プロット５００−ｄにおいて示されるように、強誘電体材料は、正の分極を維持し、２つの可能な電荷、すなわち、電荷状態４０５−ｊおよび電荷状態４１０−ｊという結果になることがある。図４の例によれば、電荷状態４０５−ｊは論理０を表し、電荷状態４１０−ｊは論理１を表す。場合によっては、セルは、電荷状態４０５−ｊと電荷状態４０５−ｋとの間の任意の状態において論理０を読み取ることがある。

いくつかの例では、キャパシタ上に正味の正の電圧４５５−ｄを印加したことに基づいて、電荷状態４０５−ｊは、経路４４０−ｄをたどり、電荷状態４０５−ｋが到達されるまでの電荷蓄積という結果になる。たとえば、第１のディジット線は、論理０を感知したことに基づいて電圧４５５−ｄ（たとえば、第１の電圧）にバイアスされることがある。電荷状態４０５−ｋは、キャパシタ上での電流漏洩により電荷状態４０５−ｊに到達するまで線形経路５０５−ａをたどることがある。場合によっては、セルは、電荷状態４０５−ｊが、論理０として読み取り可能な最小電荷状態を下回る（たとえば、電圧４３５−ｄよりも小さい）前に、リフレッシュされることがある。場合によっては、電荷状態４１０−ｊは、ディジット線が接地（０Ｖ））まで放電されるとき、書き込まれる。たとえば、第１のディジット線は、論理１を感知したことに基づいて電圧４５０−ｄ（たとえば、第２の電圧）にバイアスされることがある。電圧４５０−ｄに応じて、電荷状態４１０−ｊは、経路４４５−ｄをたどることがある。正の電圧４５０−ｄを除去した後、電荷状態４１０−ｃは、ゼロ電圧において電荷状態４１０−ｊに到達するまで直線状経路５１０−ａをたどる。場合によっては、電圧４５５−ｄは、電圧４５０−ｄよりも大きいことがある
。

いくつかの例では、セルが電荷状態４０５−ｊにおいて論理０を記憶する場合、ディジット線電圧は、セルがいくらかの電荷を提供することにより、増加することがある。いくつかの例では、セルが電荷状態４１０−ｊおいて論理１を記憶する場合、ディジット線電圧が減少し、異なる電圧になることがある。場合によっては、揮発性アレイ内で用いられるキャパシタは、線形キャパシタとして振る舞うことがある。たとえば、電荷状態４１０−ｊが最初に記憶された場合、電荷状態４１０−ｊは、経路４４５−ｄをたどることがある。記憶された論理値をセルに回復させるために、電荷状態４１０−ｋは、直線状経路５１０−ａをたどることがある。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、ディジット線が、電圧４３５−ｄまであらかじめ充電されることがある場合、ワード線は、キャパシタをディジット線に電気的に接続するために活性化されることがある。場合によっては、ディジット線の電圧は、キャパシタが充電される場合、電荷状態４０５−ｊまで増加することがある。他の例では、ディジット線の電圧は、キャパシタが電荷をもたない場合、電荷状態４１０−ｋまで減少することがある。そのため、感知構成要素において測定される電圧は、電圧４３５−ｄに等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット５００−ｄ上での最終的なメモリ状態４０５−ｋおよび４１０−ｋの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｋおよび４１０−ｋは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０−ｄ、または電圧４５５−ｄは、異なってよく、キャパシタの初期状態に依存してよい。いくつかの例では、図５Ｄの回路は、入力上で一定の電圧を保つことを目指し得る差動増幅器を含むことがある。

図６Ａ〜図６Ｂは、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルに関する例示的な電圧プロット６００−ａおよび６００−ｂを図示する。電圧プロット６００−ａおよび６００−ｂはそれぞれ、例示的な強誘電体メモリ・セルの感知プロセスおよび事前充電プロセスを図示する。電圧プロット６００−ａおよび６００−ｂは、時間ｔの関数としてワード線（たとえば、図１のワード線１１０）の電圧Ｖを示す。たとえば、電圧プロット６００−ａは、プレート線電圧６２５と、基準電圧６３０とを含むことがある。電圧プロット６００−ｂは、第１の電圧６３５と、第２の電圧６４０とを含むことがある。

本明細書において動作されるように、電圧プロット６００−ａは、不揮発性領域６０５、移行領域６１０、揮発性領域６１５、移行領域６２０、および不揮発性領域６０５−ａの例を図示する。不揮発性領域６０５および６０５−ａは、メモリ・アレイの１つまたは複数のメモリ・セルが不揮発性モードで動作し得る期間を表し得、揮発性領域６１５は、メモリの１つまたは複数のメモリ・セルが揮発性モードで動作し得る期間を表し得る。場合によっては、移行領域６１０は、メモリ・アレイの１つまたは複数のメモリ・セルが動作の不揮発性モードと動作の揮発性モードを切り換える期間を表し得る。他の例では、移行領域６２０は、メモリ・アレイの１つまたは複数のメモリ・セルが動作の揮発性モードと動作の不揮発性モードを切り換え得る期間を表し得る。場合によっては、移行領域６１０の中で、読み取り動作が不揮発性モードで発生することがあり、次いで、書き込み動作が揮発性モードで発生することがある。いくつかの例では、移行領域６２０の中で、読み取り動作が揮発性モードで発生することがあり、次いで、書き込み動作が不揮発性モードで発生することがある。

電圧プロット６００−ａは、プレート線電圧６２５および基準電圧６３０の例も図示する。いくつかの例では、プレート線電圧６２５は、移行領域６１０の中で増加し、揮発性領域６１５の中では、不揮発性領域６０５と比較したとき、より高い電圧であるままであることがある。たとえば、プレート線電圧６２５は、メモリ・セルが揮発性モードで動作するとき、感知動作（たとえば、書き込み動作）中に高電圧（たとえば、約１．６Ｖ）のままであることがある。第２のコマンドが発行され得る後、メモリ・セルは、移行領域６２０の中で動作の揮発性モードから動作の不揮発性モードに切り換わることがあり、プレート線電圧６２５は、不揮発性領域６０５−ａ内でプレート線電圧６２５（たとえば、０Ｖ）まで減少することがある。

電圧プロット６００−ａに示されるように、基準電圧６３０は、不揮発性領域６０５において見られるように不揮発性モードで動作するメモリ・セルを読み取るために使用されることがあり、異なる基準電圧６３０は、揮発性領域６１５において見られるように揮発性モードで動作するメモリ・セルを読み取るために使用されることがある。メモリ・セルは、メモリ・セルが揮発性モードで動作することがあるとき、メモリ・セルが不揮発性モードで動作することがあるときと比較して、異なる基準電圧６３０を使用して、移行領域６１０の中であらかじめ充電されることがある。いくつかの例では、メモリ・セルは、１つまたは複数の感知動作および１つまたは複数の事前充電動作を実行することがあり、これらは、場合によっては、複数回、または繰り返されるやり方で、発生することがある。たとえば、感知動作および事前充電動作は、揮発性領域６１５内で発生することがある。たとえば、感知動作は、揮発性領域６１５内で時間ｔ１、ｔ３、ｔ５、ｔ７、およびｔ９において（例の１セットとして）実行されることがある。場合によっては、事前充電動作は、感知動作の後で発生することがあり、揮発性領域６１５内で時間ｔ２、ｔ４、ｔ６、およびｔ８において（例の１セットとして）実行されることがある。場合によっては、書き込み動作は、１つまたは複数の時間ｔ１、ｔ３、ｔ５、ｔ７、およびｔ９において揮発性領域６１５内で発生することがある。

いくつかの例では、基準電圧６３０は、不揮発性領域６０５内では、揮発性領域６１５内よりも低いことがある。たとえば、基準電圧６３０は、移行領域６１０内で、揮発性領域６１５内の基準電圧６３０まで増加することがある。他の例では、基準電圧６３０は、不揮発性領域６０５−ａ内では、揮発性領域６１５と比較したときよりも低いことがある。たとえば、基準電圧６３０は、移行領域６２０内で、揮発性領域６０５−ａ内の基準電圧６３０まで減少することがある。

本明細書において動作されるように、電圧プロット６００−ｂは、不揮発性領域６０５−ｂ、移行領域６１０−ａ、揮発性領域６１５−ａ、移行領域６２０−ａ、および不揮発性領域６０５−ｃの例を図示する。不揮発性領域６０５−ｂおよび６０５−ｃは、メモリ・アレイの１つまたは複数のメモリ・セルが不揮発性モードで動作し得る期間を表し得、揮発性領域６１５−ａは、メモリの１つまたは複数のメモリ・セルが揮発性モードで動作し得る期間を表し得る。場合によっては、移行領域６１０−ａは、メモリ・アレイの１つまたは複数のメモリ・セルが動作の不揮発性モードと動作の揮発性モードを切り換え得る期間を表し得る。他の例では、移行領域６２０−ａは、メモリ・アレイの１つまたは複数のメモリ・セルが動作の揮発性モードと動作の不揮発性モードを切り換え得る期間を表し得る。

いくつかの例では、メモリ・セルは、１つまたは複数の感知動作および１つまたは複数の事前充電動作を実行することがあり、これらは、場合によっては、複数回、または繰り返されるやり方で、発生することがある。たとえば、感知動作および事前充電動作は、揮発性領域６１５内で発生することがある。たとえば、感知動作は、揮発性領域６１５−ａ内で時間ｔ１、ｔ３、ｔ５、ｔ７、およびｔ９において（例の１セットとして）実行され
ることがある。場合によっては、事前充電動作は、感知動作の後で発生することがあり、揮発性領域６１５−ａ内で時間ｔ２、ｔ４、ｔ６、およびｔ８において（例の１セットとして）実行されることがある。場合によっては、書き込み動作は、１つまたは複数の時間ｔ１、ｔ３、ｔ５、ｔ７、およびｔ９において揮発性領域６１５−ａ内で発生することがある。

電圧プロット６００−ｂは、第１の電圧６３５と、第２の電圧６４０も備えることがある。いくつかの例では、第１の電圧６３５および第２の電圧６４０は、内部キャパシタ・ノード電圧（たとえば、図２のセル底部２１５の電圧）の一例であることがある。いくつかの例では、ディジット線は、感知論理０に基づいて第１の電圧６３５にバイアスされることがある。他の例では、ディジット線は、感知論理１に基づいて第２の電圧６４０にバイアスされることがある。たとえば、第１のコマンドが、不揮発性領域６０５−ｂおよび６０５−ｃの中でメモリ・セルに対して開始されることがある後、メモリ・セル内に記憶された論理状態も、感知されることがある。場合によっては、第２のコマンドが、揮発性領域６１５−ａの中でメモリ・セルに対して開始されることがある後、メモリ・セル内に記憶された論理状態も感知されることがある。

いくつかの例では、第１の電圧６３５は、不揮発性領域６０５−ｂ内では、揮発性領域６１５−ａと比較したときよりも低いことがある。たとえば、第１の電圧６３５は、移行領域６１０−ａ内で、揮発性領域６１５−ａ内の第１の電圧６３５まで増加することがある。他の例では、第１の電圧６３５は、不揮発性領域６０５−ｃ内では、揮発性領域６１５−ａと比較したときよりも低いことがある。たとえば、第１の電圧６３５は、移行領域６２０−ａ内で、不揮発性領域６０５−ｃ内の第１の電圧６３５まで減少することがある。

いくつかの例では、第２の電圧６４０は、揮発性領域６１５−ａ内では、不揮発性領域６０５−ｂと比較したときよりも低いことがある。たとえば、第２の電圧６４０は、移行領域６１０−ａ内で、揮発性領域６１５−ａ内の第２の電圧６４０まで減少することがある。他の例では、第２の電圧６４０は、不揮発性領域６０５−ｃ内では、揮発性領域６１５−ａと比較したときよりも低いことがある。たとえば、第２の電圧６４０は、移行領域６２０−ａ内で、不揮発性領域６０５−ｃ内の第２の電圧６４０まで減少することがある。場合によっては、ディジット線は、揮発性領域６１５−ａの中で時間ｔ２、ｔ４、ｔ６、およびｔ８においてあらかじめ充電されることがある。

いくつかの例では、第１の電圧６３５は、時間ｔ１、ｔ３、ｔ５、ｔ７、およびｔ９において、図５Ｄにおいて示されるような電荷状態４０５−ｋに対応し得る電圧から電荷状態４０５−ｊに対応し得る電圧まで減少することがある。いくつかの例では、第２の電圧６４０は、時間ｔ１、ｔ３、ｔ５、ｔ７、およびｔ９において、図５Ｄにおいて示されるような電荷状態４１０−ｊに対応し得る電圧から電荷状態４１０−ｋに対応し得る電圧まで増加することがある。たとえば、ディジット線電圧（すなわち、図５Ｄに示される電圧４３５−ｄ）は、揮発性領域６１５−ａの中で第１の電圧６３５のピークと第２の電圧６４０のピークとの間の共通事前充電電圧（図示せず）であることがある。

図７は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・コントローラ７０５のブロック図７００を示す。メモリ・コントローラ７０５は、バイアス構成要素７１５と、タイミング構成要素７２０と、不揮発性動作器（ｏｐｅｒａｔｏｒ）７２５と、コマンド構成要素７３０と、揮発性動作器７３５と、感知記憶要素７４０、記憶構成要素７４５と、電圧構成要素７５０とを含むことがある。これらのモジュールの各々は、１つまたは複数のバス（たとえば、バス７１０）を介して互いと直接的または間接的に通信することがある。

バイアス構成要素７１５は、感知論理状態に基づいて第１の強誘電体メモリ・セルの第１のディジット線を第１の電圧にバイアスすることがある。場合によっては、バイアス構成要素７１５は、論理状態を感知したことに基づいて、第１の強誘電体メモリ・セルの第１のディジット線を、第１の電圧から第２の電圧にバイアスすることがある。場合によっては、第１の電圧は、第２の電圧よりも大きい。

タイミング構成要素７２０は、感知構成要素と電子通信することがある。場合によっては、タイミング構成要素７２０は、不揮発性動作モードまたは揮発性動作モードと関連づけられたタイミング信号を第１の時間において感知構成要素に提供することがある。

不揮発性動作器７２５は、第２のコマンドに基づいてメモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させ、強誘電体メモリ・セルを揮発性モード内で動作させながらメモリ・アレイの第２の強誘電体メモリ・セルを不揮発性モードで動作させることがある。場合によっては、不揮発性動作器７２５は、第２のコマンドを開始したことに少なくとも一部は基づいて記憶した後、強誘電体メモリ・セルを不揮発性モードで動作させ、論理状態を記憶したことに基づいて第１の強誘電体メモリ・セルを不揮発性モードで動作させることがある。

コマンド構成要素７３０は、強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始し、強誘電体メモリ・セルを揮発性モードで動作させている間、第２のコマンドを開始し、動作モードを決定したことに基づいてメモリ・アレイの第１の部分に対してリフレッシュ・コマンドを開始することがある。

揮発性動作器７３５は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させ、強誘電体メモリ・セルを揮発性モードで動作させている間、メモリ・アレイの第２の強誘電体メモリ・セルを揮発性モードで動作させることがある。揮発性動作器７３５は、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させ、論理状態を記憶したことに少なくとも一部は基づいて、第１の強誘電体メモリ・セルを揮発性モードで動作させることがある。

感知記憶要素７４０は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知し、第２のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第２の論理状態を感知し、コマンドに少なくとも一部は基づいて第１の強誘電体メモリ・セル内に記憶された論理状態を感知することがあり、第１の強誘電体メモリ・セルと電子通信することがある。

記憶構成要素７４５は、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶し、感知したことに基づいて論理状態をメモリ・アレイの感知構成要素内に記憶することがある。

電圧構成要素７５０は、メモリ・アレイの第１の部分が不揮発性モードで動作することに少なくとも一部は基づいて、第１の基準電圧を強誘電体メモリ・セルに印加することがある。場合によっては、電圧構成要素７５０は、強誘電体メモリ・セルを揮発性モードで動作させることに少なくとも一部は基づいて、強誘電体メモリ・セルと関連づけられたディジット線を第１の基準電圧にあらかじめ充電することがある。他の例では、電圧構成要素７５０は、メモリ・アレイの第１の部分が揮発性モードで動作することに少なくとも一部は基づいて、強誘電体メモリ・セルの第１の基準電圧とは異なる第２の基準電圧を印加することがある。電圧構成要素７５０は、感知構成要素と電子通信し、不揮発性動作モードまたは揮発性動作モードと関連づけられた基準電圧を第１の時間において感知構成要素
に提供することがある。

図８は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・アレイ８０５のブロック図８００を示す。メモリ・アレイ８０５は、電子的メモリ装置と呼ばれることがあり、図１を参照して説明されたメモリ・アレイ１００の構成要素の一例であることがある。

メモリ・アレイ８０５は、１つまたは複数の強誘電体メモリ・セル８１０と、メモリ・コントローラ８１５と、ワード線８２０と、ビット線８２５と、基準構成要素８３０と、感知構成要素８３５と、ディジット線８４０と、ラッチ８４５とを含むことがある。これらの構成要素は、互いと電子通信することがあり、本明細書において説明される機能のうちの１つまたは複数を実行することがある。場合によっては、メモリ・コントローラ８１５は、バイアス構成要素８５０と、タイミング構成要素８５５とを含むことがある。

メモリ・コントローラ８１５は、ワード線８２０、ディジット線８４０、感知構成要素８３５、およびビット線８２５と電子通信することがあり、これらは、図１および図２を参照して説明されたワード線１１０、ディジット線１１５、感知構成要素１２５、およびプレート線２１０の例であることがある。メモリ・アレイ８０５は、基準構成要素８３０と、ラッチ８４５も含むことがある。メモリ・アレイ８０５の構成要素は、互いと電子通信することがあり、図１から図７を参照して説明された機能の例を実行することがある。場合によっては、基準構成要素８３０、感知構成要素８３５、およびラッチ８４５は、メモリ・コントローラ８１５の構成要素であることがある。

いくつかの例では、ディジット線８４０は、感知構成要素８３５および強誘電体メモリ・セル８１０の強誘電体キャパシタと電子通信する。強誘電体メモリ・セル８１０は、論理状態（たとえば、第１の論理状態または第２の論理状態）を用いて書き込み可能であってよい。ワード線８２０は、メモリ・コントローラ８１５および強誘電体メモリ・セル８１０の選択構成要素と電子通信することがある。ビット線８２５は、メモリ・コントローラ８１５および強誘電体メモリ・セル８１０の強誘電体キャパシタのプレートと電子通信することがある。感知構成要素８３５は、メモリ・コントローラ８１５、ディジット線８４０、ラッチ８４５、および基準線８６０と電子通信することがある。基準構成要素８３０は、メモリ・コントローラ８１５および基準線８６０と電子通信することがある。感知制御線８６５は、感知構成要素８３５およびメモリ・コントローラ８１５と電子通信することがある。これらの構成要素は、他の構成要素、接続、またはバスを介して、上記で列挙されていない構成要素に加えて、メモリ・アレイ８０５の内部と外部の両方にある他の構成要素とも電子通信することがある。

メモリ・コントローラ８１５は、電圧をそれらのさまざまなノードに印加することによって、ワード線８２０、ビット線８２５、および／またはディジット線８４０を活性化するように構成されることがある。たとえば、バイアス構成要素８５０は、上記で説明されたように、強誘電体メモリ・セル８１０を読み取るまたはこれに書き込むように強誘電体メモリ・セル８１０を動作させるために、電圧を印加するように構成されることがある。場合によっては、メモリ・コントローラ８１５は、図１を参照して説明されるように、行デコーダ、列デコーダ、または両方を含むことがある。これによって、メモリ・コントローラ８１５が、１つまたは複数のメモリ・セル８１０にアクセスすることが可能になることがある。バイアス構成要素８５０はまた、感知構成要素８３５のための基準信号を生成するために基準構成要素８３０に電位を提供することがある。加えて、バイアス構成要素８５０は、感知構成要素８３５の動作のための電位を提供することがある。

場合によっては、メモリ・コントローラ８１５は、その動作を、タイミング構成要素８
５５を使用して実行することがある。たとえば、タイミング構成要素８５５は、本明細書において論じられる、読み取りおよび書き込みなどのメモリ機能を実行するために、スイッチングおよび電圧印加のためのタイミングを含む、さまざまなワード線選択またはプレートバイアスのタイミングを制御する。場合によっては、タイミング構成要素８５５は、バイアス構成要素８５０の動作を制御することがある。

基準構成要素８３０は、感知構成要素８３５のための基準信号を生成するためにさまざまな構成要素を含むことがある。基準構成要素８３０は、基準信号を生み出すように構成された回路を含むことがある。場合によっては、基準構成要素８３０は、他の強誘電体メモリ・セル８１０を使用して実施されることがある。感知構成要素８３５は、強誘電体メモリ・セル８１０からの（ディジット線８４０を通しての）信号を基準構成要素８３０からの基準信号と比較することがある。論理状態を決定すると、次いで、感知構成要素は、ラッチ８４５内の出力を記憶することがあり、それは、メモリ・アレイ８０５が一部である電子デバイスの動作に従って使用されることがある。感知構成要素８３５は、ラッチおよび強誘電体メモリ・セルと電子通信する感知増幅器を含むことがある。

メモリ・コントローラ８１５および／またはそのさまざまな副構成要素のうちの少なくともいくつかは、ハードウェア内で実施されてもよいし、プロセッサによって実行されるソフトウェア内で実施されてもよいし、ファームウェア内で実施されてもよいし、それらの任意の組み合わせで実施されてよい。プロセッサによって実行されるソフトウェア内で実施される場合、メモリ・コントローラ８１５および／またはそのさまざまな副構成要素のうちの少なくともいくつかの機能は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）もしくは他のプログラム可能論理デバイス、個別のゲートもしくはトランジスタ論理、個別のハードウェア構成要素、または本開示において説明される機能を実行するように設計されたそれらの任意の組み合わせによって実行されてよい。メモリ・コントローラ８１５および／またはそのさまざまな副構成要素のうちの少なくともいくつかは、１つまたは複数の物理デバイスによって異なる物理的な場所において機能の部分が実施されるように分散されることを含めて、さまざまな位置に物理的に設置されてよい。いくつかの例では、メモリ・コントローラ８１５および／またはそのさまざまな副構成要素のうちの少なくともいくつかは、本開示のさまざまな例による別個の異なる構成要素であってよい。他の例では、メモリ・コントローラ８１５および／またはそのさまざまな副構成要素のうちの少なくともいくつかは、限定されるものではないが、Ｉ／Ｏ構成要素、トランシーバ、ネットワーク・サーバ、別のコンピューティング・デバイス、本開示において説明される１つもしくは複数の他の構成要素、または本開示のさまざまな例によるそれらの組み合わせを含む、１つまたは複数の他のハードウェア構成要素と組み合わされてよい。

メモリ・コントローラ８１５は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させ、強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始し、第１のコマンドに基づいて強誘電体メモリ・セルを揮発性モードで動作させることがある。メモリ・コントローラ８１５はまた、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始し、第１のコマンドに基づいて強誘電体メモリ・セルの第１の論理状態を感知し、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶し、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させることがある。メモリ・コントローラ８１５はまた、コマンドに基づいて第１の強誘電体メモリ・セル内に記憶された論理状態を感知し、感知したことに基づいて論理状態をメモリ・アレイの感知構成要素内に記憶し、論理状態を記憶したことに基づいて第１の強誘電体メモリ・セルを揮発性モードで動作させることがある。メモリ・コントローラ８１５はまた、コマンドに基づいて第１の強誘電体
メモリ・セル内に記憶された論理状態を感知し、感知したことに基づいて論理状態をメモリ・アレイの感知構成要素内に記憶し、論理状態を記憶したことに基づいて第１の強誘電体メモリ・セルを不揮発性モードで動作させることがある。場合によっては、第１の強誘電体メモリ・セルは、メモリ・アレイの第１の部分の中にあることがある。場合によっては、トランジスタが、第１の強誘電体メモリ・セルに結合されることがある。場合によっては、コントローラは、トランジスタおよび感知構成要素と電子通信することがあり、コントローラは、第１の強誘電体メモリ・セルが不揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始するように構成される。場合によっては、第１の強誘電体メモリ・セルは、メモリ・アレイの第１の部分の中にあることがある。場合によっては、トランジスタが、第１の強誘電体メモリ・セルに結合されることがある。場合によっては、コントローラは、トランジスタおよび感知構成要素と電子通信することがあり、コントローラは、第１の強誘電体メモリ・セルが揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始するように構成される。

図９は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作をサポートするデバイス９０５を含むシステム９００の図を示す。デバイス９０５は、上記でたとえば図１を参照して説明されたメモリ・アレイ１００の構成要素の一例であってもよいし、これを含んでもよい。デバイス９０５は、メモリ・コントローラ９１５と、メモリ・セル９２０と、基本入力／出力システム（ＢＩＯＳ）構成要素９２５と、プロセッサ９３０と、Ｉ／Ｏコントローラ９３５と、周辺構成要素９４０とを含む、通信を送信および受信するための構成要素を含む、双方向音声およびデータ通信のための構成要素を含むことがある。これらの構成要素は、１つまたは複数のバス（たとえば、バス９１０）を介して電子通信することがある。

メモリ・コントローラ９１５は、本明細書において動作されるように、１つまたは複数のメモリ・セルを動作させることがある。具体的には、メモリ・コントローラ９１５は、デュアル・モード強誘電体メモリ・セル動作をサポートするように構成されることがある。場合によっては、メモリ・コントローラ９１５は、図１を参照して説明されるように、行デコーダ、列デコーダ、または両方を含むことがある（図示せず）。

メモリ・セル９２０は、本明細書において説明されるように、情報を（すなわち、論理的な状態の形で）記憶することがある。

ＢＩＯＳ構成要素９２５は、さまざまなハードウェア構成要素を初期化して走らせ得る、ファームウェアとして動作されるＢＩＯＳを含むソフトウェア構成要素であってよい。ＢＩＯＳ構成要素９２５はまた、プロセッサとさまざまな他の構成要素、たとえば、周辺構成要素、入力／出力制御構成要素などとの間のデータ・フローを管理することがある。ＢＩＯＳ構成要素９２５は、読み出し専用メモリ（ＲＯＭ）、フラッシュ・メモリ、または他の任意の不揮発性メモリ内に記憶されたプログラムまたはソフトウェアを含むことがある。

プロセッサ９３０は、インテリジェント・ハードウェア・デバイス（たとえば、汎用プロセッサ、ＤＳＰ、中央処理装置（ＣＰＵ）、マイクロコントローラ、ＡＳＩＣ、ＦＰＧＡ、プログラム可能論理デバイス、個別のゲートもしくはトランジスタ論理構成要素、個別のハードウェア構成要素、またはそれらの任意の組み合わせ）を含むことがある。場合によっては、プロセッサ９３０は、メモリ・コントローラを使用してメモリ・アレイを動作させるように構成されることがある。他の場合には、メモリ・コントローラは、プロセッサ９３０に統合されることがある。プロセッサ９３０は、さまざまな機能（たとえば、デュアル・モード強誘電体メモリ・セル動作をサポートする機能またはタスク）を実行するために、メモリ内に記憶されたコンピュータ可読命令を実行するように構成されること
がある。

Ｉ／Ｏコントローラ９３５は、デバイス９０５のための入力信号および出力信号を管理し得る。Ｉ／Ｏコントローラ９３５は、デバイス９０５に統合されていない周辺機器も管理し得る。場合によっては、Ｉ／Ｏコントローラ９３５は、外部周辺機器への物理的接続またはポートを表すことがある。場合によっては、Ｉ／Ｏコントローラ９３５は、ｉＯＳ（登録商標）、ＡＮＤＲＯＩＤ（登録商標）、ＭＳ−ＤＯＳ（登録商標）、ＭＳ−ＷＩＮＤＯＷＳ（登録商標）、ＯＳ／２（登録商標）、ＵＮＩＸ（登録商標）、ＬＩＮＵＸ（登録商標）、または別の既知のオペレーティング・システムなどのオペレーティング・システムを利用することがある。他の場合には、Ｉ／Ｏコントローラ９３５は、モデム、キーボード、マウス、タッチスクリーン、または類似のデバイスを表す、またはこれと相互作用することがある。場合によっては、Ｉ／Ｏコントローラ９３５は、プロセッサの一部として実施されることがある。場合によっては、ユーザは、Ｉ／Ｏコントローラ９３５を介して、またはＩ／Ｏコントローラ９３５によって制御されるハードウェア構成要素を介して、デバイス９０５と対話することがある。

周辺構成要素９４０は、任意の入力デバイスもしくは出力デバイス、またはそのようなデバイスのためのインタフェースを含んでよい。例としては、ディスク・コントローラ、サウンド・コントローラ、グラフィックス・コントローラ、イーサネット・コントローラ、モデム、ユニバーサル・シリアル・バス（ＵＳＢ）コントローラ、シリアル・ポートもしくはパラレル・ポート、または周辺構成要素相互接続（ＰＣＩ）スロットまたはアクセラレーテッド・グラフィックス・ポート（ＡＧＰ）スロットなどの周辺カード・スロットがあり得る。

入力９４５は、デバイス９０５またはその構成要素に入力を提供する、デバイス９０５の外部にあるデバイスまたは信号を表すことがある。これは、ユーザ・インタフェースを含んでもよいし、他のデバイスとの、またはこれとの間の、インタフェースを含んでもよい。場合によっては、入力９４５は、周辺構成要素９４０を介してデバイス９０５とインタフェースする周辺機器であってもよいし、入力／出力制御構成要素９３５によって管理されてもよい。

出力９５０は、デバイス９０５またはその構成要素のいずれかから出力を受信するように構成された、デバイス９０５の外部にあるデバイスまたは信号を表すことがある。出力９５０の例としては、ディスプレイ、オーディオ・スピーカ、印刷デバイス、別のプロセッサ、またはプリント回路基板などがあり得る。場合によっては、出力９５０は、周辺構成要素９４０を介してデバイス９０５とインタフェースする周辺機器であってもよいし、入力／出力制御構成要素９３５によって管理されてもよい。場合によっては、バッテリ電源式システムは、オフに切り替えられ、不揮発性モードでデータを自動的に記憶することがある。いくつかの例では、バッテリ電源式システムは、オンに切り替えられ、揮発性モードでデータを自動的に記憶することがある。

図１０は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作のための方法１０００を図示するフローチャートを示す。方法１０００の動作は、本明細書において説明されるメモリ・アレイ１００またはその構成要素によって実施されることがある。たとえば、方法１０００の動作は、図７から図９を参照して説明されるメモリ・コントローラによって実行されることがある。いくつかの例では、メモリ・アレイ１００は、以下で説明される機能を実行するようにデバイスの機能要素を制御するためにコードのセットを実行することがある。加えて、または代替的に、メモリ・アレイ１００は、特殊目的ハードウェアを使用して、以下で説明される機能の例を実行することがある。

ブロック１００５では、メモリ・アレイ１００は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させることがある。ブロック１００５の動作は、図２から図５を参照して説明される方法により実行され得る。方法１０００は、不揮発性モードでの動作の中でもとりわけ、データを不揮発性モードで書き込むことと、データを不揮発性モードで読み取ることと、データを不揮発性モードでリフレッシュすることとをさらに含むことがある。いくつかの例では、ブロック１００５の動作の例は、図７から図９を参照して説明される不揮発性動作器によって実行されることがある。

ブロック１０１０では、メモリ・アレイ１００は、強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始することがある。ブロック１０１０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、第１のコマンドを開始することは、メモリ・セルを備えるメモリ・アレイの第１の部分を選択することを含む。いくつかの例では、方法１０００は、データを不揮発性モードで読み取ることと、データを揮発性モードで書き込むこととをさらに含むことがある。いくつかの例では、ブロック１０１０の動作の例は、図７から図９を参照して説明されるコマンド構成要素によって実行されることがある。

ブロック１０１５では、メモリ・アレイ１００は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させることがある。ブロック１０１５の動作は、図２から図５を参照して説明される方法により実行され得る。方法１０００は、不揮発性モードでの動作の中でもとりわけ、データを揮発性モードで書き込むことと、データを揮発性モードで読み取ることと、データを揮発性モードでリフレッシュすることとをさらに含むことがある。いくつかの例では、メモリ・セルを揮発性モードで動作させることは、メモリ・アレイの第１の部分内の第１のメモリ・セルを不揮発性モードで動作させることとは異なる、メモリ・アレイの第２の部分内の第２のメモリ・セルを動作させることを含むことがある。いくつかの例では、ブロック１０１５の動作の例は、図７から図９を参照して説明される揮発性動作器によって実行されることがある。

図１１は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作のための方法１１００を図示するフローチャートを示す。方法１１００の動作は、本明細書において説明されるメモリ・アレイ１００またはその構成要素によって実施されることがある。たとえば、方法１１００の動作は、図７から図９を参照して説明されるメモリ・コントローラによって実行されることがある。いくつかの例では、メモリ・アレイ１００は、以下で説明される機能を実行するようにデバイスの機能要素を制御するためにコードのセットを実行することがある。加えて、または代替的に、メモリ・アレイ１００は、特殊目的ハードウェアを使用して、以下で説明される機能の例を実行することがある。

ブロック１１０５では、メモリ・アレイ１００は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始することがある。ブロック１１０５の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１１０５の動作の例は、図７から図９を参照して説明されるコマンド構成要素によって実行されることがある。

ブロック１１１０では、メモリ・アレイ１００は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知することがある。ブロック１１１０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１１１０の動作の例は、図７から図９を参照して説明される感知構成要素によって実行されることがある。

ブロック１１１５では、メモリ・アレイ１００は、感知された第１の論理状態を、強誘
電体メモリ・セルと関連づけられた記憶構成要素内に記憶することがある。ブロック１１１５の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１１１５の動作の例は、図６から図９を参照して説明される記憶構成要素によって実行されることがある。

ブロック１１２０では、メモリ・アレイ１００は、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させることがある。ブロック１１２０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１１２０の動作の例は、図７から図９を参照して説明される揮発性動作器によって実行されることがある。

図１２は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作のための方法１２００を図示するフローチャートを示す。方法１２００の動作は、本明細書において説明されるメモリ・アレイ１００またはその構成要素によって実施されることがある。たとえば、方法１２００の動作は、図７から図９を参照して説明されるメモリ・コントローラによって実行されることがある。いくつかの例では、メモリ・アレイ１００は、以下で説明される機能を実行するようにデバイスの機能要素を制御するためにコードのセットを実行することがある。加えて、または代替的に、メモリ・アレイ１００は、特殊目的ハードウェアを使用して、以下で説明される機能の例を実行することがある。

ブロック１２０５では、メモリ・アレイ１００は、第１の強誘電体メモリ・セルが不揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始することがある。ブロック１２０５の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１２０５の動作の例は、図７から図９を参照して説明されるコマンド構成要素によって実行されることがある。

ブロック１２１０では、メモリ・アレイ１００は、コマンドに少なくとも一部は基づいて、第１の強誘電体メモリ・セル内に記憶された論理状態を感知することがある。ブロック１２１０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１２１０の動作の例は、図７から図９を参照して説明される感知構成要素によって実行されることがある。

ブロック１２１５では、メモリ・アレイ１００は、感知したことに少なくとも一部は基づいて、論理状態を感知メモリ・アレイの構成要素内に記憶することがある。ブロック１２１５の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１２１５の動作の例は、図７から図９を参照して説明される記憶構成要素によって実行されることがある。

ブロック１２２０では、メモリ・アレイ１００は、論理状態を記憶したことに少なくとも一部は基づいて、第１の強誘電体メモリ・セルを揮発性モードで動作させることがある。ブロック１２２０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１２２０の動作の例は、図７から図９を参照して説明される揮発性動作器によって実行されることがある。

図１３は、本開示のさまざまな例によるデュアル・モード強誘電体メモリ・セル動作のための方法１３００を図示するフローチャートを示す。方法１３００の動作は、本明細書において説明されるメモリ・アレイ１００またはその構成要素によって実施されることがある。たとえば、方法１３００の動作は、図７から図９を参照して説明されるメモリ・コントローラによって実行されることがある。いくつかの例では、メモリ・アレイ１００は、以下で説明される機能を実行するようにデバイスの機能要素を制御するためにコードの
セットを実行することがある。加えて、または代替的に、メモリ・アレイ１００は、特殊目的ハードウェアを使用して、以下で説明される機能の例を実行することがある。

ブロック１３０５では、メモリ・アレイ１００は、第１の強誘電体メモリ・セルが揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始することがある。ブロック１３０５の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１３０５の動作の例は、図７から図９を参照して説明されるコマンド構成要素によって実行されることがある。

ブロック１３１０では、メモリ・アレイ１００は、コマンドに少なくとも一部は基づいて、第１の強誘電体メモリ・セル内に記憶された論理状態を感知することがある。ブロック１３１０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１３１０の動作の例は、図７から図９を参照して説明される感知構成要素によって実行されることがある。

ブロック１３１５では、メモリ・アレイ１００は、感知したことに少なくとも一部は基づいて、論理状態をメモリ・アレイの感知構成要素内に記憶することがある。ブロック１３１５の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１３１５の動作の例は、図７から図９を参照して説明される記憶構成要素によって実行されることがある。

ブロック１３２０では、メモリ・アレイ１００は、論理状態を記憶したことに少なくとも一部は基づいて、第１の強誘電体メモリ・セルを不揮発性モードで動作させることがある。ブロック１３２０の動作は、図２から図５を参照して説明される方法により実行され得る。いくつかの例では、ブロック１３２０の動作の例は、図６から図９を参照して説明される不揮発性動作器によって実行されることがある。

上記で説明された方法は可能な実施例について説明するものであり、動作およびステップは、並べ替えられてもよいし、他の方法で修正されてもよく、他の実施例も可能であることが留意されるべきである。そのうえ、方法のうちの２つ以上からの例が組み合わされてよい。方法１３００は、不揮発性モードでの動作の中でもとりわけ、データを不揮発性モードで書き込むことと、データを不揮発性モードで読み取ることと、データを不揮発性モードでリフレッシュすることとをさらに含むことがある。場合によっては、方法１３００は、揮発性モードでの動作の中でもとりわけ、データを揮発性モードで書き込むことと、データを揮発性モードで読み取ることと、データを揮発性モードでリフレッシュすることとをさらに含むことがある。

本明細書において説明される情報および信号は、さまざまな異なる技術および技法のいずれかを使用して表されてよい。たとえば、上記の説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組み合わせによって表されることがある。いくつかの図面は、信号を単一の信号として図示することがある。しかしながら、信号が信号のバスを表すことがあり、バスはさまざまなビット幅を有することがあることは、当業者によって理解されよう。

本明細書で使用されるとき、「仮想接地」という用語は、約ゼロ・ボルト（０Ｖ）の電圧に保たれるが接地と直接的に接続されていない電気回路のノードを指す。したがって、仮想接地の電圧は、一時的に変動し、定常状態で約０Ｖに戻ることがある。仮想接地は、演算増幅器および抵抗器からなる電圧分割器などのさまざまな電子回路要素を使用して実施され得る。他の実施例も可能である。「仮想接地すること」または「仮想的に接地され
る」は、約０Ｖに接続されることを意味する。

「電子通信」および「結合される」という用語は、構成要素間の電子流をサポートする構成要素間の関係を指す。これは、構成要素間の直接接続を含んでもよいし、中間構成要素を含んでもよい。互いと電子通信するまたは互いに結合された構成要素は、電子もしくは信号を（たとえば、通電された回路内で）能動的に交換することがあり、または、電子もしくは信号を（たとえば、遮断された回路内で）能動的に交換しないことがあるが、回路が通電されると電子もしく信号を交換するように構成および動作可能であることがある。例として、スイッチ（たとえば、トランジスタ）を介して物理的に接続された２つの構成要素は、電子通信をし、または、スイッチの状態（すなわち、開いているまたは閉じられている）にかかわらず結合されることがある。

本明細書で使用されるとき、「実質的に」という用語は、修飾された特性（たとえば、実質的にという用語によって修飾された動詞または形容詞）は、絶対的である必要はないが、特性の利点を達成するとなるように十分に近いことを意味する。

本明細書で使用されるとき、「電極」という用語は、電気導体を指すことがあり、場合によっては、メモリ・セルまたはメモリ・アレイの他の構成要素への電気接点として用いられることがある。電極は、メモリ・アレイ１００の要素または構成要素間の導電性経路を提供する掃引線、ワイヤ、導電ライン、導電層などを含むことがある。

「絶縁された」という用語は、電子がそれらの間を流れることが現在不可能である構成要素間の関係を指す。構成要素は、それらの間に開回路がある場合、互いから絶縁される。たとえば、スイッチによって物理的に接続された２つの構成要素は、スイッチが開いているとき、互いから絶縁されることがある。

本明細書で使用されるとき、「短絡」という用語は、問題の２つの構成要素間の単一の中間構成要素の活性化を介して構成要素間に導電性経路が確立される構成要素間の関係を指す。たとえば、第２の構成要素に短絡された第１の構成要素は、２つの構成要素間のスイッチが閉じられているとき、第２の構成要素と電子を交換し得る。したがって、短絡は、電子通信する構成要素（または線）間の電荷の流れを可能にする動的な動作であることがある。

メモリ・アレイ１００を含む、本明細書において論じられるデバイスは、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、ガリウム砒素、窒化ガリウムなどの半導体基板上に形成されてよい。場合によっては、基板は、半導体ウェハである。他の場合には、基板は、シリコン・オン・ガラス（ＳＯＧ）またはシリコン・オン・サファイア（ＳＯＰ）などのシリコン・オン・インシュレータ（ＳＯＩ）基板であってもよいし、別の基板上の半導体材料のエピタキシャル層であってもよい。基板または基板の副領域の導電性は、限定するものではないが、リン、ホウ素、またはヒ素を含むさまざまな化学種を使用したドーピングを通して制御されることがある。ドーピングは、基板の初期形成または成長中に、イオン注入によって、または他の任意のドーピング手段によって、実行されてよい。

本明細書において論じられる１つまたは複数のトランジスタは、電界効果トランジスタ（ＦＥＴ）を表し、ソース、ドレイン、およびゲートを含む３つの端子デバイスを備えることがある。端子は、導電材料、たとえば金属を通して、他の電子要素に接続されることがある。ソースおよびドレインは、導電性であってよく、多量にドーピングされた、たとえば縮退した、半導体領域を備えることがある。ソースとドレインは、軽度にドーピングされた半導体領域またはチャネルによって分離されることがある。チャネルがｎ形（すなわち、多数キャリアが電子である）場合、ＦＥＴは、ｎ形ＦＥＴと呼ばれることがある。
チャネルがｐ形（すなわち、多数キャリアが正孔である）場合、ＦＥＴは、ｐ形ＦＥＴと呼ばれることがある。チャネルは、絶縁性ゲート酸化物によってキャップされることがある。チャネル導電性は、ゲートに電圧を印加することによって制御されることがある。たとえば、ｎ形ＦＥＴまたはｐ−タイプ形に正の電圧または負の電圧をそれぞれ印加すると、チャネルが導電性になるという結果になることがある。トランジスタは、トランジスタの閾値電圧よりも大きいまたはこれに等しい電圧がトランジスタ・ゲートに印加されるとき、「オン」であるまたは「活性化される」ことがある。トランジスタは、トランジスタの閾値電圧よりも小さい電圧がトランジスタ・ゲートに印加されるとき、「オフ」であるまたは「非活性化される」ことがある。

本明細書において、添付の図面に関連して記載される説明は、例示的な構成について説明し、実施され得るまたは特許請求の範囲内にあるすべての例を表すとは限らない。本明細書において使用される「例示的」という用語は、「一例、事例、または例示として役立つ」ことを意味し、「好ましい」または「他の例よりも有利である」ことを意味しない。詳細な説明は、説明される技法の理解を提供する目的で具体的な詳細を含む。しかしながら、これらの技法は、これらの具体的な詳細なしに実施され得る。いくつかの事例では、よく知られている構造およびデバイスは、説明される例の概念を不明瞭にすることを避けるためにブロック図形式で示される。

添付の図では、類似の構成要素または特徴は、同じ参照ラベルを有することがある。さらに、同じタイプのさまざまな構成要素は、ダッシュおよび類似の構成要素を区別する第２のラベルによって参照ラベルを追跡することによって、区別され得る。ただ第１の参照ラベルが本明細書において使用される場合、説明は、第２の参照ラベルには関係なく、同じ第１の参照ラベルを有する類似の構成要素のいずれか１つに適用可能である。

本明細書において説明される情報および信号は、さまざまな異なる技術および技法のいずれかを使用して表されてよい。たとえば、上記の説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組み合わせによって表されることがある。

本明細書における開示に関連して説明されるさまざまな例示的なブロックおよびモジュールは、汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡもしくは他のプログラム可能論理デバイス、個別のゲートもしくはトランジスタ論理、個別のハードウェア構成要素、または本明細書において説明される機能を実行するように設計されたそれらの任意の組み合わせを用いて、実施または実行され得る。汎用プロセッサはマイクロプロセッサであってよいが、代替形態では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってよい。プロセッサは、コンピューティング・デバイスの組み合わせ（たとえば、デジタル信号プロセッサ（ＤＳＰ）とマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに関連した１つもしくは複数のマイクロプロセッサ、または他の任意のそのような構成）として実施されてもよい。

本明細書において説明される機能は、ハードウェア、プロセッサによって実行されるソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実施されてよい。プロセッサによって実行されるソフトウェアにおいて実施される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されてもよいし、送信されてもよい。他の例および実施例は、本開示および添付の特許請求の範囲内にある。たとえば、ソフトウェアの性質により、上記で説明された機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤリング、またはこれらのいずれかの組み合わせを使用して実施可能である。機能を実施する特徴はまた、機能
の部分が異なる物理的な場所において実施されるように分散されることを含めて、さまざまな位置に物理的に設置されてよい。また、特許請求の範囲内を含めて本明細書で使用されるとき、項目のリスト（たとえば、「のうちの少なくとも１つ」または「のうちの１つまたは複数」などの句が前に置かれる項目のリスト）内で使用される「または」は包括的なリストを示し、したがって、たとえば、Ａ、Ｂ、またはＣのうちの少なくとも１つというリストは、ＡまたはＢまたはＣまたはＡＢまたはＡＣまたはＢＣまたはＡＢＣ（すなわち、ＡおよびＢおよびＣ）を意味する。また、本明細書で使用されるとき、「〜に基づく」という句は、条件の閉集合への言及として解釈されるべきでない。たとえば、「Ａ条件に基づく」として説明される例示的なステップは、本開示の範囲から逸脱することなく、条件Ａと条件Ｂの両方に基づいてよい。言い換えれば、本明細書で使用されるとき、「〜に基づく」という句は、「〜に少なくとも一部は基づく」という句と同じ様式で解釈されるべきでない。

コンピュータ可読媒体は、ある場所から別の場所へのコンピュータ・プログラムの転送を容易にする任意の媒体を含む、非一時的なコンピュータ記憶媒体と通信媒体の両方を含む。非一時的な記憶媒体は、汎用コンピュータまたは特殊目的コンピュータによってアクセス可能である任意の利用可能な媒体であってよい。限定ではなく、例として、非一時的なコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、電気的に消去可能なプログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、コンパクト・ディスク（ＣＤ）ＲＯＭもしくは他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令もしくはデータ構造の形で所望のプログラム・コード手段を搬送もしくは記憶するために使用可能であり、汎用コンピュータもしくは特殊目的コンピュータ、または汎用プロセッサもしくは特殊目的プロセッサによってアクセス可能である他の任意の非一時的な媒体を含むことができる。また、あらゆる接続は、コンピュータ可読媒体と呼ばれるのが適切である。たとえば、ソフトウェアが、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモート・ソースから送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、本明細書で使用されるとき、ＣＤ、レーザ・ディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー・ディスク、およびＢｌｕ−ｒａｙディスクを含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）は、レーザを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲内に含まれる。

本明細書における説明は、当業者が開示を作製または使用することを可能にするために提供される。本開示のさまざまな修正形態は、当業者には容易に明らかであろう。本明細書において定義される一般的原理は、本開示の範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書において説明される例および設計に限定されず、本明細書で開示される原理および新規な特徴に合致する最も幅広い範囲が与えられるべきである。

メモリ・アレイを動作させる方法について説明する。この方法は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させることと、強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始することと、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させることとを含むことがある。

メモリ・アレイを動作させるための装置について説明する。この装置は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させるための手段と、強誘電体メモリ
・セルを不揮発性モードで動作させている間、第１のコマンドを開始するための手段と、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させるための手段とを含むことがある。

メモリ・アレイを動作させるための別の装置について説明する。この装置は、メモリ・セルと、このメモリ・セルと電子通信するメモリ・コントローラであって、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させ、強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始し、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させるように動作可能であるメモリ・コントローラとを含むことがある。上記で説明された方法および装置のいくつかの例では、第１のコマンドを開始することは、メモリ・アレイの第１の部分を選択することを含む。

上記で説明された方法および装置のいくつかの例は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶するためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、第２のコマンドを開始するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、第２のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを不揮発性モードで動作させるためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例では、第２のコマンドを開始することは、メモリ・アレイの第１の部分を選択解除することを含む。

上記で説明された方法および装置のいくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、メモリ・アレイの第２の強誘電体メモリ・セルを不揮発性モードで動作させるためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、メモリ・アレイの第２の強誘電体メモリ・セルを揮発性モードで動作させるためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、強誘電体メモリ・セルが第１の時間において不揮発性モードであり得るか揮発性モードであり得るかを決定するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、メモリ・アレイの第２の強誘電体メモリ・セルが第１の時間において不揮発性モードであり得るか揮発性モードであり得るかを決定するためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、第２の強誘電体メモリ・セルが不揮発性モードであり得るか揮発性モードであり得るかを決定したことに少なくとも一部は基づいて第２の強誘電体メモリ・セルの動作モードを調整するためのプロセス、特徴、手段、または命令をさらに含むことがある。

装置について説明する。この装置は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させるための手段と、強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始するための手段と、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させるための手段とを含むことがあ
る。いくつかの例は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知するための手段をさらに含むことがある。いくつかの例は、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶するための手段をさらに含むことがある。

いくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、第２のコマンドを開始するための手段をさらに含むことがある。いくつかの例は、第２のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを不揮発性モードで動作させるための手段をさらに含むことがある。いくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、メモリ・アレイの第２の強誘電体メモリ・セルを不揮発性モードで動作させるための手段をさらに含むことがある。いくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、メモリ・アレイの第２の強誘電体メモリ・セルを揮発性モードで動作させるための手段をさらに含むことがある。

いくつかの例は、強誘電体メモリ・セルが第１の時間において不揮発性モードであるか揮発性モードであるかを決定するための手段をさらに含むことがある。いくつかの例は、メモリ・アレイの第２の強誘電体メモリ・セルが第１の時間において不揮発性モードであるか揮発性モードであるかを決定するための手段をさらに含むことがある。いくつかの例は、第２の強誘電体メモリ・セルが不揮発性モードであるか揮発性モードであるかを決定したことに少なくとも一部は基づいて第２の強誘電体メモリ・セルの動作モードを調整するための手段をさらに含むことがある。

メモリ・アレイを動作させる方法について説明する。この方法は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始することと、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知することと、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶することと、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させることとを含むことがある。

メモリ・アレイを動作させるための装置について説明する。この装置は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始するための手段と、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知するための手段と、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶するための手段と、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させるための手段とを含むことがある。

メモリ・アレイを動作させるための別の装置について説明する。この装置は、メモリ・セルと、このメモリ・セルと電子通信するメモリ・コントローラであって、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始し、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知し、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶し、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させるように動作可能であるメモリ・コントローラとを含むことがある。

上記で説明された方法および装置のいくつかの例は、コマンドに少なくとも一部は基づいて第１の強誘電体メモリ・セルの動作モードを決定するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、動作モードを決定したことに少なくとも一部は基づいてメモリ・アレイの第１の部分に対してリフレッシュ・コマンドを開始するためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、第１の強誘電体メモリ・セルを揮発性モードで動作させている間、メモリ・アレイの第２の部分内の第２の強誘電体メモリ・セルを不揮発性モードで動作させるためのプロセス、特徴、手段、または命令をさらに含むことがあり、メモリ・アレイの第２の部分は、メモリ・アレイの第１の部分とは異なる。

上記で説明された方法および装置のいくつかの例は、第１の強誘電体メモリ・セルを揮発性モードで動作させたことに少なくとも一部は基づいて第１の強誘電体メモリ・セルと関連づけられたディジット線を第２の基準電圧であらかじめ充電するためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、第２のコマンドを開始するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、第２のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第２の論理状態を感知するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、感知された第２の論理状態を強誘電体メモリ・セルに書き込むためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、第２のコマンドを開始したことに少なくとも一部は基づいて、記憶した後、強誘電体メモリ・セルを不揮発性モードで動作させるためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、メモリ・アレイの第１の部分が不揮発性モードで動作することに少なくとも一部は基づいて第１の基準電圧を強誘電体メモリ・セルに印加するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、メモリ・アレイの第１の部分が揮発性モードで動作することに少なくとも一部は基づいて強誘電体メモリ・セルの第１の基準電圧とは異なる第２の基準電圧を印加するためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、強誘電体メモリ・デバイスの電力レベルに基づいて自動的に発生する第１のコマンドを開始するためのプロセス、特徴、手段、または命令をさらに含むことがある。いくつかの例では、電力レベルは、デバイスが電源投入されたことを示すことがある。他の例では、電力レベルは、デバイスが電源遮断されたことを示すことがある。

装置について説明する。この装置は、メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始するための手段と、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第１の論理状態を感知するための手段と、感知された第１の論理状態を、強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶するための手段と、記憶した後、強誘電体メモリ・セルを揮発性モードで動作させるための手段とを含むことがある。いくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させている間、第２のコマンドを開始するための手段をさらに含むことがある。いくつかの例は、第２のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルの第２の論理状態を感知するための手段をさらに含むことがある。いくつかの例は、感知された第２の論理状態を強誘電体メモリ・セルに書き込むための手段をさらに含むことがある。

いくつかの例は、記憶した後、第２のコマンドを開始することに少なくとも一部は基づいて、強誘電体メモリ・セルを不揮発性モードで動作させるための手段をさらに含むことがある。いくつかの例は、メモリ・アレイの第１の部分が不揮発性モードで動作することに少なくとも一部は基づいて第１の基準電圧を強誘電体メモリ・セルに印加するための手段をさらに含むことがある。いくつかの例は、強誘電体メモリ・セルを揮発性モードで動作させることに少なくとも一部は基づいて、強誘電体メモリ・セルと関連づけられたディジット線を第２の基準電圧にあらかじめ充電するための手段をさらに含むことがある。いくつかの例は、メモリ・アレイの第１の部分が揮発性モードで動作することに少なくとも一部は基づいて、強誘電体メモリ・セルの第１の基準電圧とは異なる第２の基準電圧を印加するための手段をさらに含むことがある。

メモリ・アレイを動作させる方法について説明する。この方法は、第１の強誘電体メモリ・セルが揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始することと、コマンドに少なくとも一部は基づいて第１の強誘電体メモリ・セル内に記憶された論理状態を感知することと、感知したことに少なくとも一部は基づいて論理状態をメモリ・アレイの感知構成要素内に記憶することと、論理状態を記憶したことに少なくとも一部は基づいて第１の強誘電体メモリ・セルを不揮発性モードで動作させることとを含むことがある。

メモリ・アレイを動作させるための装置について説明する。この装置は、第１の強誘電体メモリ・セルが揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始するための手段と、コマンドに少なくとも一部は基づいて第１の強誘電体メモリ・セル内に記憶された論理状態を感知するための手段、感知したことに少なくとも一部は基づいて論理状態をメモリ・アレイの感知構成要素内に記憶するための手段と、論理状態を記憶したことに少なくとも一部は基づいて第１の強誘電体メモリ・セルを不揮発性モードで動作させるための手段とを含むことがある。

メモリ・アレイを動作させるための別の装置について説明する。この装置は、メモリ・セルと、このメモリ・セルと電子通信するメモリ・コントローラであって、第１の強誘電体メモリ・セルが揮発性モードである間、第１の強誘電体メモリ・セルに対してコマンドを開始し、コマンドに少なくとも一部は基づいて第１の強誘電体メモリ・セル内に記憶された論理状態を感知し、感知したことに少なくとも一部は基づいて論理状態をメモリ・アレイの感知構成要素内に記憶し、論理状態を記憶したことに少なくとも一部は基づいて第１の強誘電体メモリ・セルを不揮発性モードで動作させるように動作可能であるメモリ・コントローラとを含むことがある。

上記で説明された方法および装置のいくつかの例は、コマンドに少なくとも一部は基づいて第１の強誘電体メモリ・セルの動作モードを決定するためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、動作モードを決定したことに少なくとも一部は基づいてメモリ・アレイの第１の部分に対してリフレッシュ・コマンドを開始するためのプロセス、特徴、手段、または命令をさらに含むことがある。

上記で説明された方法および装置のいくつかの例は、第１の強誘電体メモリ・セルを不揮発性モードで動作させている間、メモリ・アレイの第２の部分内の第２の強誘電体メモリ・セルを揮発性モードで動作させるためのプロセス、特徴、手段、または命令をさらに含むことがあり、メモリ・アレイの第２の部分は、メモリ・アレイの第１の部分とは異なる。

上記で説明された方法および装置のいくつかの例は、論理状態を感知したことに少なく
とも一部は基づいて第１の強誘電体メモリ・セルの第１のディジット線を第１の電圧にバイアスするためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例は、論理状態を感知したことに少なくとも一部は基づいて第１の電圧とは異なる第２の電圧に第１の強誘電体メモリ・セルの第１のディジット線をバイアスするためのプロセス、特徴、手段、または命令をさらに含むことがある。上記で説明された方法および装置のいくつかの例では、第１の電圧は、第２の電圧よりも大きいことがある。

上記で説明された方法および装置のいくつかの例は、第１の強誘電体メモリ・セルを揮発性モードで動作させたことに少なくとも一部は基づいて第１の強誘電体メモリ・セルと関連づけられたディジット線を第２の基準電圧であらかじめ充電するためのプロセス、特徴、手段、または命令をさらに含むことがある。

一実施形態では、メモリ・アレイは、揮発性動作モードおよび不揮発性動作モードで動作するように構成された第１の強誘電体メモリ・セルであって、メモリ・アレイの第１の部分内の第１の強誘電体メモリ・セルと、この第１の強誘電体メモリ・セルに結合されたトランジスタと、第１の強誘電体メモリ・セルと電子通信する感知構成要素と、第１の強誘電体メモリ・セルと電子通信するスイッチであって、不揮発性動作モードと関連づけられた第１のセル・プレートまたは揮発性動作モードと関連づけられた第２のセル・プレートを選択するように構成されたスイッチとを含むことがある。

メモリ・アレイを動作させる方法について説明する。この方法は、揮発性動作モードおよび不揮発性動作モードで動作するように構成された第１の強誘電体メモリ・セルを形成することであって、第１の強誘電体メモリ・セルはメモリ・アレイの第１の部分内にある、形成することと、第１の強誘電体メモリ・セルに結合されたトランジスタを形成することと、第１の強誘電体メモリ・セルと電子通信する感知構成要素を形成することと、第１の強誘電体メモリ・セルと電子通信するスイッチを形成することであって、スイッチは、不揮発性動作モードと関連づけられた第１のセル・プレートまたは揮発性動作モードと関連づけられた第２のセル・プレートを選択するように構成される、形成することとを含むことがある。

上記で説明されたメモリ・アレイのいくつかの例は、感知構成要素と電子通信するタイミング構成要素であって、不揮発性動作モードまたは揮発性動作モードと関連づけられたタイミング信号を第１の時間において感知構成要素に提供するタイミング構成要素も含むことがある。上記で説明された未定義のいくつかの例は、タイミング構成要素と電子通信する第２のスイッチも含むことがあり、タイミング構成要素は、スイッチを使用してタイミング信号を提供する。

上記で説明されたメモリ・アレイのいくつかの例は、感知構成要素と電子通信する電圧構成要素であって、不揮発性動作モードまたは揮発性動作モードと関連づけられた基準電圧を第１の時間において感知構成要素に提供する電圧構成要素も含むことがある。上記で説明された未定義のいくつかの例は、電圧構成要素と電子通信する第３のスイッチも含むことがあり、電圧構成要素は、スイッチを使用して基準電圧を提供する。

上記で説明されたメモリ・アレイのいくつかの例は、第１の強誘電体メモリ・セルおよび第２の強誘電体メモリ・セルと電子通信するワード線であって、第１の強誘電体メモリ・セルおよび第２の強誘電体メモリ・セルを選択するワード線も含むことがある。上記で説明されたいくつかの例では、第１の強誘電体メモリ・セルおよび第２の強誘電体メモリ・セルは、揮発性動作モードで動作する。

クロスリファレンス
本特許出願は、２０１７年６月９日に出願されたＶｉｍｅｒｃａｔｉによる「Ｄｕａｌ
Ｍｏｄｅ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｏｐｅｒａｔｉｏｎ」という名称の米国特許出願第１５／６１８，３９３号に対する優先権を主張する２０１８年５月３０日に出願されたＶｉｍｅｒｃａｔｉによる「Ｄｕａｌ Ｍｏｄｅ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ Ｃｅｌｌ Ｏｐｅｒａｔｉｏｎ」という名称のＰＣＴ出願番号ＰＣＴ／ＵＳ２０１８／０３５０９２に対する優先権を主張し、その各々は、本願の出願人に譲渡され、その各々は、参照によりその全体が本明細書に明白に組み込まれる。

図４Ａ〜図４Ｂは、本開示の例によるデュアル・モード強誘電体メモリ・セル動作をサポートするメモリ・セルのためのヒステリシス・プロット４００−ａおよび４００−ｂを用いて、非線形電気的性質の一例を図示する。ヒステリシス・プロット４００−ａおよび４００−ｂはそれぞれ、例示的な強誘電体メモリ・セルの書き込みプロセスおよび読み取りプロセスを図示する。ヒステリシス・プロット４００−ａおよび４００−ｂは、電圧差Ｖの関数として強誘電体キャパシタ（たとえば、図２のキャパシタ２０５）上に記憶される電荷Ｑを示す。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタがディジット線に電気的に接続され、電圧４３５が印加された場合、ディジット線の電圧は、その固有容量により上昇することがある。そのため、感知構成要素において測定される電圧は、電圧４３５に等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット４００−ｂ上での最終的な電荷状態４０５−ｃおよび４１０−ｃの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｃおよび４１０−ｃは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０、または電圧４５５は、異なってよく、キャパシタの初期状態に依存してよい。

場合によっては、最終的な電圧は、メモリ・セルに接続されたディジット線の固有容量に依存することがある。たとえば、キャパシタがディジット線に電気的に接続され、電圧４３５−ａが印加された場合、ディジット線の電圧は、その固有容量により上昇することがある。そのため、感知構成要素において測定される電圧は、電圧４３５−ａに直接的に等しくないことがあり、その代わりに、ディジット線の電圧に依存することがある。したがって、ヒステリシス・プロット５００−ａ上での最終的な電荷状態４０５−ｅおよび４１０−ｅの位置は、ディジット線の容量に依存することがあり、ロードライン解析を通して決定されることがある。すなわち、電荷状態４０５−ｅおよび４１０−ｅは、ディジット線容量を参照して規定されることがある。その結果、キャパシタの電圧、電圧４５０−ａ、または電圧４５５−ａは、異なってよく、キャパシタの初期状態に依存してよい。

ブロック１０１５では、メモリ・アレイ１００は、第１のコマンドに少なくとも一部は基づいて強誘電体メモリ・セルを揮発性モードで動作させることがある。ブロック１０１５の動作は、図２から図５を参照して説明される方法により実行され得る。方法１０００は、揮発性モードでの動作の中でもとりわけ、データを揮発性モードで書き込むことと、データを揮発性モードで読み取ることと、データを揮発性モードでリフレッシュすることとをさらに含むことがある。いくつかの例では、メモリ・セルを揮発性モードで動作させることは、メモリ・アレイの第１の部分内の第１のメモリ・セルを不揮発性モードで動作させることとは異なる、メモリ・アレイの第２の部分内の第２のメモリ・セルを動作させることを含むことがある。いくつかの例では、ブロック１０１５の動作の例は、図７から図９を参照して説明される揮発性動作器によって実行されることがある。

Claims (35)

1. メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させることと、
   前記強誘電体メモリ・セルを前記不揮発性モードで動作させている間、第１のコマンドを開始することと、
   前記第１のコマンドに少なくとも一部は基づいて前記強誘電体メモリ・セルを揮発性モードで動作させることと
   を含む方法。
2. 前記第１のコマンドに少なくとも一部は基づいて前記強誘電体メモリ・セルの第１の論理状態を感知すること
   をさらに含む、請求項１に記載の方法。
3. 前記感知された第１の論理状態を前記強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶すること
   をさらに含む、請求項２に記載の方法。
4. 前記第１のコマンドを開始することは、
   前記メモリ・アレイの第１の部分を選択すること
   を含む、請求項１に記載の方法。
5. 前記強誘電体メモリ・セルを前記揮発性モードで動作させている間、第２のコマンドを開始することと、
   前記第２のコマンドに少なくとも一部は基づいて前記強誘電体メモリ・セルを前記不揮発性モードで動作させることと
   をさらに含む、請求項１に記載の方法。
6. 前記第２のコマンドを開始することは、
   前記メモリ・アレイの第１の部分を選択解除すること
   を含む、請求項５に記載の方法。
7. 前記強誘電体メモリ・セルを前記揮発性モードで動作させている間、前記メモリ・アレイの第２の強誘電体メモリ・セルを前記不揮発性モードで動作させること
   をさらに含む、請求項１に記載の方法。
8. 前記強誘電体メモリ・セルを前記揮発性モードで動作させている間、前記メモリ・アレイの第２の強誘電体メモリ・セルを前記揮発性モードで動作させること
   をさらに含む、請求項１に記載の方法。
9. 前記強誘電体メモリ・セルが第１の時間において前記不揮発性モードであるか前記揮発性モードであるかを決定することと、
   前記メモリ・アレイの第２の強誘電体メモリ・セルが前記第１の時間において前記不揮発性モードであるか前記揮発性モードであるかを決定することと
   をさらに含む、請求項１に記載の方法。
10. 前記第２の強誘電体メモリ・セルが前記不揮発性モードであるか前記揮発性モードであるかを決定したことに少なくとも一部は基づいて前記第２の強誘電体メモリ・セルの動作モードを調整すること
    をさらに含む、請求項９に記載の方法。
11. メモリ・アレイの強誘電体メモリ・セルを不揮発性モードで動作させている間、第１のコマンドを開始することと、
    前記第１のコマンドに少なくとも一部は基づいて前記強誘電体メモリ・セルの第１の論理状態を感知することと、
    前記感知された第１の論理状態を前記強誘電体メモリ・セルと関連づけられた記憶構成要素内に記憶することと、
    前記記憶した後、前記強誘電体メモリ・セルを揮発性モードで動作させることと
    を含む方法。
12. 前記強誘電体メモリ・セルを前記揮発性モードで動作させている間、第２のコマンドを開始することと、
    前記第２コマンドに少なくとも一部は基づいて前記強誘電体メモリ・セルの第２の論理状態を感知することと、
    前記感知された第２の論理状態を前記強誘電体メモリ・セルに書き込むことと
    をさらに含む、請求項１１に記載の方法。
13. 前記記憶した後、前記第２のコマンドを開始することに少なくとも一部は基づいて、前記強誘電体メモリ・セルを前記不揮発性モードで動作させること
    をさらに含む、請求項１２に記載の方法。
14. 前記メモリ・アレイの第１の部分が前記不揮発性モードで動作することに少なくとも一部は基づいて第１の基準電圧を前記強誘電体メモリ・セルに印加すること
    をさらに含む、請求項１１に記載の方法。
15. 前記強誘電体メモリ・セルを前記揮発性モードで動作させることに少なくとも一部は基づいて、前記強誘電体メモリ・セルと関連づけられたディジット線を第２の基準電圧にあらかじめ充電すること
    をさらに含む、請求項１１に記載の方法。
16. 前記メモリ・アレイの前記第１の部分が前記揮発性モードで動作することに少なくとも一部は基づいて、前記強誘電体メモリ・セルの前記第１の基準電圧とは異なる第２の基準電圧を印加すること
    をさらに含む、請求項１４に記載の方法。
17. 前記第１のコマンドを開始することは、強誘電体メモリ・デバイスの電力レベルに基づいて自動的に発生する、請求項１１に記載の方法。
18. メモリ・アレイの第１の部分内の第１の強誘電体メモリ・セルと、
    前記第１の強誘電体メモリ・セルに結合されたトランジスタと、
    前記トランジスタおよび感知構成要素と電子通信するコントローラであって、
    前記第１の強誘電体メモリ・セルが不揮発性モードである間、前記第１の強誘電体メモリ・セルに対してコマンドを開始し、
    前記コマンドに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セル内に記憶された論理状態を感知し、
    前記感知したことに少なくとも一部は基づいて、前記メモリ・アレイの感知構成要素内に前記論理状態を記憶し、
    前記論理状態を記憶したことに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セルを揮発性モードで動作させる
    ように構成された前記コントローラと
    を備える電子メモリ装置。
19. 前記コントローラは、
    前記コマンドに少なくとも一部は基づいて前記第１の強誘電体メモリ・セルの動作モードを決定し、
    前記動作モードを決定したことに少なくとも一部は基づいて、前記メモリ・アレイの前記第１の部分に対してリフレッシュ・コマンドを開始する
    ように動作可能である、請求項１８に記載の電子メモリ装置。
20. 前記コントローラは、
    前記第１の強誘電体メモリ・セルを前記揮発性モードで動作させている間、前記メモリ・アレイの第２の部分内の第２の強誘電体メモリ・セルを前記不揮発性モードで動作させるように動作可能であり、前記メモリ・アレイの前記第２の部分は、前記メモリ・アレイの前記第１の部分とは異なる、請求項１８に記載の電子メモリ装置。
21. 前記コントローラは、
    前記第１の強誘電体メモリ・セルを前記揮発性モードで動作させることに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セルと関連づけられたディジット線を第１の基準電圧にあらかじめ充電する
    ように動作可能である、請求項１８に記載の電子メモリ装置。
22. メモリ・アレイの第１の部分内の第１の強誘電体メモリ・セルと、
    前記第１の強誘電体メモリ・セルに結合されたトランジスタと、
    前記トランジスタおよび感知構成要素と電子通信するコントローラであって、
    前記第１の強誘電体メモリ・セルが揮発性モードである間、前記第１の強誘電体メモリ・セルに対してコマンドを開始し、
    前記コマンドに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セル内に記憶された論理状態を感知し、
    前記感知したことに少なくとも一部は基づいて、前記メモリ・アレイの感知構成要素内に前記論理状態を記憶し、
    前記論理状態を記憶したことに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セルを不揮発性モードで動作させる
    ように構成された前記コントローラと
    を備える電子メモリ装置。
23. 前記コントローラは、
    前記コマンドに少なくとも一部は基づいて前記第１の強誘電体メモリ・セルの動作モードを決定し、
    前記動作モードを決定したことに少なくとも一部は基づいて、前記メモリ・アレイの前記第１の部分に対してリフレッシュ・コマンドを開始する
    ように動作可能である、請求項２２に記載の電子メモリ装置。
24. 前記コントローラは、
    前記第１の強誘電体メモリ・セルを前記不揮発性モードで動作させている間、前記メモリ・アレイの第２の部分内の第２の強誘電体メモリ・セルを前記揮発性モードで動作させるように動作可能であり、前記メモリ・アレイの前記第２の部分は、前記メモリ・アレイの前記第１の部分とは異なる、請求項２２に記載の電子メモリ装置。
25. 前記コントローラは、
    前記論理状態を感知したことに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セルの第１のディジット線を第１の電圧にバイアスする
    ように動作可能である、請求項２２に記載の電子メモリ装置。
26. 前記コントローラは、
    前記論理状態を感知したことに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セルの前記第１のディジット線を、前記第１の電圧とは異なる第２の電圧にバイアスする
    ように動作可能である、請求項２５に記載の電子メモリ装置。
27. 前記第１の電圧が前記第２の電圧よりも大きい、請求項２６に記載の電子メモリ装置。
28. 前記コントローラは、
    前記第１の強誘電体メモリ・セルを前記揮発性モードで動作させることに少なくとも一部は基づいて、前記第１の強誘電体メモリ・セルと関連づけられたディジット線を第１の基準電圧にあらかじめ充電する
    ように動作可能である、請求項２２に記載の電子メモリ装置。
29. 揮発性動作モードおよび不揮発性動作モードで動作するように構成された第１の強誘電体メモリ・セルであって、メモリ・アレイの第１の部分内の前記第１の強誘電体メモリ・セルと、
    前記第１の強誘電体メモリ・セルに結合されたトランジスタと、
    前記第１の強誘電体メモリ・セルと電子通信する感知構成要素と、
    前記第１の強誘電体メモリ・セルと電子通信するスイッチであって、前記不揮発性動作モードと関連づけられた第１のセル・プレートまたは前記揮発性動作モードと関連づけられた第２のセル・プレートを選択するように構成された前記スイッチと
    を備える電子メモリ装置。
30. 前記感知構成要素と電子通信するタイミング構成要素であって、前記不揮発性動作モードまたは前記揮発性動作モードと関連づけられたタイミング信号を第１の時間において前記感知構成要素に提供する前記タイミング構成要素
    をさらに備える、請求項２９に記載の電子メモリ装置。
31. 前記タイミング構成要素と電子通信する第２のスイッチであって、前記タイミング構成要素は、前記スイッチを使用して前記タイミング信号を提供する、前記第２のスイッチ
    をさらに備える、請求項３０に記載の電子メモリ装置。
32. 前記感知構成要素と電子通信する電圧構成要素であって、前記不揮発性動作モードまたは前記揮発性動作モードと関連づけられた基準電圧信号を第１の時間において前記感知構成要素に提供する前記電圧構成要素
    をさらに備える、請求項２９に記載の電子メモリ装置。
33. 前記電圧構成要素と電子通信する第３のスイッチであって、前記電圧構成要素は、前記スイッチを使用して前記基準電圧信号を提供する、前記第３のスイッチ
    をさらに備える、請求項３２に記載の電子メモリ装置。
34. 前記第１の強誘電体メモリ・セルおよび第２の強誘電体メモリ・セルと電子通信するワード線であって、前記第１の強誘電体メモリ・セルおよび前記第２の強誘電体メモリ・セルを選択する前記ワード線
    をさらに備える、請求項２９に記載の電子メモリ装置。
35. 前記第１の強誘電体メモリ・セルおよび前記第２の強誘電体メモリ・セルは前記揮発性
    動作モードで動作する、請求項３４に記載の電子メモリ装置。

Images