TWI736288B

TWI736288B - 雙模式鐵電記憶體胞之操作

Info

Publication number: TWI736288B
Application number: TW109117658A
Authority: TW
Inventors: 丹尼維莫卡帝
Original assignee: 美商美光科技公司
Priority date: 2017-06-09
Filing date: 2018-06-08
Publication date: 2021-08-11
Also published as: CN110770834A; WO2018226478A1; KR102435916B1; KR20210099669A; US10839882B2; CN117476064A; JP2020523726A; JP7075421B2; TWI696996B; JP2021152984A; KR102289204B1; US20180358072A1; CN110770834B; US11417380B2; KR20220119768A; US20210050046A1; EP3635721A1; US20190122718A1; EP3635721A4; TW201909177A

Abstract

本發明描述用於雙模式鐵電記憶體胞之操作之方法、系統及裝置。一記憶體陣列或該陣列之部分可以揮發性模式及非揮發性模式不同地操作。例如，一記憶體胞可以一非揮發性模式操作且接著在該胞以該非揮發性模式操作時藉由一控制器起始之一命令之後以一揮發性模式操作。該記憶體胞可以該揮發性模式操作且接著在一後續命令之後以該非揮發性模式操作。在一些實例中，該記憶體陣列之一個記憶體胞可以該非揮發性模式操作而該記憶體陣列之另一個記憶體胞以該揮發性模式操作。

Description

雙模式鐵電記憶體胞之操作

下文大體上係關於操作一記憶體陣列且更明確言之係關於雙模式鐵電記憶體胞之操作。

記憶體裝置廣泛用於儲存各種電子裝置(諸如電腦、無線通信裝置、相機、數位顯示器及類似者)中之資訊。資訊係藉由程式化一記憶體裝置之不同狀態而予以儲存。例如，二進制裝置具有通常藉由一邏輯「1」或一邏輯「0」表示之兩個狀態。在其他系統中，可儲存兩個以上狀態。為存取該經儲存資訊，該電子裝置之一組件可讀取或感測該記憶體裝置中之經儲存狀態。為儲存資訊，該電子裝置之一組件可寫入或程式化該記憶體裝置中之狀態。

存在各種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁性RAM(MRAM)、電阻性RAM(RRAM)、快閃記憶體、相變記憶體(PCM)及其他。記憶體裝置可為揮發性或非揮發性的。非揮發性記憶體(例如，FeRAM)即使在不存在一外部電源之情況下亦可維持其等儲存之邏輯狀態達延長時間段。揮發性記憶體裝置(例如，DRAM)可隨時間丟失其等儲存之狀態，除非其等藉由一外部電源週期性再新。FeRAM可使用類似於揮發性記憶體之裝置架構但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性性質。FeRAM裝置可因此相較於其他非揮發性及揮發性記憶體裝置而具有改良之效能。

改良記憶體裝置通常可包含增加記憶體胞密度、增加讀取/寫入速度、提高可靠性、增加資料保持、降低電力消耗或降低製造成本等等。在一些情況中，可存在用於揮發性資料儲存及非揮發性資料儲存之不同記憶體技術。在一些實例中，一鐵電記憶體裝置可經組態而以一非揮發性模式或一揮發性模式操作，但無法在該兩者之間動態交替。例如，當一鐵電記憶體裝置以揮發性模式操作時，非揮發性資料儲存不會發生。類似地，當一鐵電記憶體裝置以非揮發性模式操作時，揮發性資料儲存不會發生。非揮發性模式中所執行之操作可需要更多時間，且一揮發性模式中所執行之操作可在一功率變化期間丟失內容。當一非揮發性模式優於一揮發性模式時，此等問題可減緩或破壞記憶體胞之操作，或反之亦然。

本揭露描述一種方法。在一些實例中，該方法可包括以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞；當以該非揮發性模式操作該鐵電記憶體胞時起始一第一命令；及至少部分基於該第一命令而以一揮發性模式操作該鐵電記憶體胞。

本揭露描述一種電子記憶體設備。在一些實例中，該電子記憶體設備可包括一第一鐵電記憶體胞，其可組態而以一揮發性模式及一非揮發性模式操作；一電晶體，其耦合至該第一鐵電記憶體胞；一感測組件，其與該第一鐵電記憶體胞電子通信；及一開關，其與該第一鐵電記憶體胞電子通信，該開關經組態以選擇與該非揮發性模式相關聯之一第一胞板或與該揮發性模式相關聯之一第二胞板。

本揭露描述一種設備。在一些實例中，該設備可包括一記憶體陣列，其包含一鐵電記憶體胞；一電晶體，其耦合至該鐵電記憶體胞；一控制器，其與該電晶體及一感測組件電子通信，其中該控制器經組態以致使該設備以一非揮發性模式操作該記憶體陣列之該鐵電記憶體胞；當以該非揮發性模式操作該鐵電記憶體胞時起始一第一命令；及至少部分基於該第一命令而以一揮發性模式操作該鐵電記憶體胞。

100:記憶體陣列

105:記憶體胞/鐵電記憶體胞/主動記憶體胞

105-a:記憶體胞

105-b:記憶體胞

105-c:記憶體胞

110:存取線/字線

110-a:字線

110-b:字線

110-c:字線

115:數位線/位元線/導電數位線

115-a:數位線

115-b:數位線

120:列解碼器

125:感測組件

125-a:感測組件

125-b:感測組件/主動感測組件

125-c:感測組件

125-d:感測組件

125-e:感測組件

130:行解碼器

135:輸出/輸入

140:記憶體控制器

200:電路

205:電容器

210:板線

210-a:板線

210-b:板線

210-c:板線

210-d:板線

210-e:板線

210-f:板線

210-g:板線

210-h:板線

215:胞底部

220:選擇組件

225:參考線

230:胞板

235:模式開關

235-a:模式開關

235-b:模式開關

235-c:模式開關

235-d:模式開關

235-e:模式開關

235-f:模式開關

240:第一電壓開關

240-a:第一電壓開關

240-b:第一電壓開關

245:第二電壓開關

245-a:第二電壓開關

245-b:第二電壓開關

250:節點

250-a:節點

250-b:節點

255:節點

260:節點

260-a:節點

265:時序組件

265-a:時序組件

270:電壓組件

270-a:電壓組件

275:導線

275-a:導線

275-b:導線

275-c:導線

280:節點

280-a:節點

285:節點

285-a:節點

290:節點

290-a:節點

295:節點

295-a:節點

300:記憶體陣列

305:陣列區段

310:陣列區段

400-a:磁滯曲線圖

400-b:磁滯曲線圖

405:電荷狀態

405-a:電荷狀態

405-b:電荷狀態

405-c:電荷狀態

405-d:電荷狀態

405-e:電荷狀態

405-f:電荷狀態

405-g:電荷狀態

405-h:電荷狀態

405-i:電荷狀態

405-j:電荷狀態

405-k:電荷狀態

410:電荷狀態

410-a:電荷狀態

410-b:電荷狀態

410-c:電荷狀態

410-d:電荷狀態

410-e:電荷狀態

410-f:電荷狀態

410-g:電荷狀態

410-h:電荷狀態

410-i:電荷狀態

410-j:電荷狀態

410-k:電荷狀態

415:淨正電壓/電壓

420:路徑

425:淨負電壓/負電壓

430:路徑

435:電壓

435-a:電壓

435-b:電壓

435-c:電壓

435-d:電壓

440:路徑

440-a:路徑

440-b:路徑

440-c:路徑

440-d:路徑

445:路徑

445-a:路徑

445-b:路徑

445-c:路徑

445-d:路徑

450:電壓

450-a:電壓

450-b:淨正電壓/電壓/正電壓

450-c:電壓

450-d:電壓/正電壓

455:電壓

455-a:淨正電壓/電壓

455-b:淨正電壓/電壓

455-c:淨正電壓/電壓

455-d:淨正電壓/電壓

500-a:磁滯曲線圖

500-b:磁滯曲線圖

500-c:磁滯曲線圖

500-d:磁滯曲線圖

505:線性路徑

505-a:線性路徑

510:線性路徑

510-a:線性路徑

600-a:電壓曲線圖

600-b:電壓曲線圖

605:非揮發性區域

605-a:非揮發性區域

605-b:非揮發性區域

605-c:非揮發性區域

610:轉變區域

610-a:轉變區域

615:揮發性區域

615-a:揮發性區域

620:轉變區域

620-a:轉變區域

625:板線電壓

630:參考電壓

635:第一電壓

640:第二電壓

700:方塊圖

705:記憶體控制器

710:匯流排

715:偏壓組件

720:時序組件

725:非揮發性操作器

730:命令組件

735:揮發性操作器

740:感測組件

745:儲存組件

750:電壓組件

800:方塊圖

805:記憶體陣列

810:記憶體胞/鐵電記憶體胞

815:記憶體控制器

820:字線

825:位元線

830:參考組件

835:感測組件

840:數位線

845:鎖存器

850:偏壓組件

855:時序組件

860:參考線

865:感測控制線

900:系統

905:裝置

910:匯流排

915:記憶體控制器

920:記憶體胞

925:基本輸入/輸出系統(BIOS)組件

930:處理器

935:I/O控制器

940:周邊組件

945:輸入端

950:輸出端

1000:方法

1005:方塊

1010:方塊

1015:方塊

1100:方法

1105:方塊

1110:方塊

1115:方塊

1120:方塊

1200:方法

1205:方塊

1210:方塊

1215:方塊

1220:方塊

1300:方法

1305:方塊

1310:方塊

1315:方塊

1320:方塊

DL_1至DL_N:數位線

Q:電荷

V:電壓差/電壓

WL_1至WL_M:字線

圖1繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一記憶體陣列之一實例。

圖2繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一記憶體胞之一實例性電路。

圖3繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一實例性記憶體陣列。

圖4A至圖4B繪示根據本發明之實例之用於支援雙模式鐵電記憶體胞之操作之一記憶體胞之實例性磁滯曲線圖。

圖5A至圖5D繪示根據本發明之實例之用於支援雙模式鐵電記憶體胞之操作之一記憶體胞之實例性磁滯曲線圖。

圖6A至圖6B繪示根據本發明之實例之用於支援雙模式鐵電記憶體胞之操作之一記憶體胞之實例性電壓曲線圖。

圖7至圖8展示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一裝置的方塊圖。

圖9繪示根據本發明之實例之包含支援雙模式鐵電記憶體胞之操作之一記憶體陣列之一系統的一方塊圖。

圖10至圖13繪示根據本發明之實例之用於雙模式鐵電記憶體胞之操作之方法。

本專利申請案主張由Vimercati於2017年6月9日申請、讓與給其受讓人之標題為「Dual Mode Ferroelectric Memory Cell Operation」且其全文以引用的方式明確併入本文中之美國專利申請案第15/618,393號之優先權。

一記憶體陣列可含有在一非揮發性模式或一揮發性模式或兩者中執行一操作序列之記憶體胞。在一些實例中，以一揮發性模式操作之一記憶體胞(例如，一鐵電記憶體胞)可比以一非揮發性模式操作之一記憶體胞更快地執行操作(例如，一感測操作、一讀取操作)。如本文中所描述，用於一記憶體胞在不同時間以一揮發性模式或一非揮發性模式或兩者之動態可變操作之技術提供若干優點，包含在用於揮發性記憶體及非揮發性記憶體之預期規範內操作。在一些情況中，以一非揮發性模式操作之一記憶體胞可執行相同操作。在其他情況中，以一揮發性模式操作之一記憶體胞可在一功率變化期間丟失記憶體陣列中之內容，而以一非揮發性模式操作之一記憶體胞可留存記憶體陣列中之內容。此記憶體陣列內容之丟失可破壞記憶體胞或其他組件之操作。

如本文中所描述，一記憶體陣列之一或多個記憶體胞可基於該記憶體胞之所要功能性或待執行之操作而在一非揮發性操作模式與一揮發性操作模式之間切換。例如，一記憶體胞可在一功率變化期間在一非揮發性模式中執行操作以留存記憶體陣列中之內容。在其他實例中，當操作需要更少存取時間或更快效能時，一記憶體胞可在一揮發性模式中執行操作。如相較於揮發性操作模式，非揮發性操作模式可需要更多時間來執行一些操作；然而，可藉由不在記憶體陣列中實施再新操作而在非揮發性模式中節省電力。

在一些實例中，記憶體裝置可根據可變延時而在非揮發性操作模式與揮發性操作模式之間切換。例如，以一揮發性模式操作之記憶體陣列可需要一再新操作。在一些情況中，可在記憶體胞已自非揮發性模式切換至揮發性模式之後執行一再新操作。在其他情況中，可在非揮發性操作模式中實施一較長再新操作。

與記憶體陣列電子通信之一或多個組件或記憶體陣列自身可發出在非揮發性操作模式與揮發性操作模式之間切換記憶體胞之一命令。例如，可發出將記憶體胞自一非揮發性操作模式切換至一揮發性操作模式之一第一命令。在發出該第一命令之後，可選擇記憶體陣列之一第一部分，可感測在非揮發性模式期間儲存之記憶體胞內容(例如，一第一邏輯狀態)，且可將該記憶體胞內容儲存於一儲存組件中。

在其他實例中，與記憶體陣列電子通信之一或多個組件或記憶體陣列自身可發出自一揮發性操作模式切換至一非揮發性操作模式之一第二命令。在發出該第二命令之後，可感測在揮發性模式期間儲存之記憶體胞內容(例如，一第二邏輯狀態)，將該記憶體胞內容儲存於一儲存組件中，且可取消選擇記憶體陣列之一部分。在一些實例中，記憶體胞可將該第二邏輯狀態寫回至先前用於非揮發性操作模式中之相同電容器中或寫回至另一儲存組件中。

下文在圖1之背景內容中進一步描述上文介紹之本發明之特徵。接著針對圖2至圖5D描述特定實例。本發明之此等及其他特徵係藉由與雙模式鐵電記憶體胞之操作有關之設備圖、系統圖及流程圖進一步繪示且參考其等進一步描述。

圖1繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一實例性記憶體陣列100。記憶體陣列100亦可被稱為一電子記憶體設備。記憶體陣列100包含可程式化以儲存不同狀態之記憶體胞105。各記憶體胞105可程式化以儲存表示為一邏輯0及一邏輯1之兩個狀態。在一些情況中，記憶體胞105經組態以儲存兩個以上邏輯狀態。一記憶體胞105可儲存表示一電容器中之可程式化狀態之一電荷；例如，一帶電及不帶電電容器可分別表示兩個邏輯狀態。DRAM架構可通常使用此一設計，且所採用之電容器可包含具有線性或順電性電極化性質之一介電材料作為絕緣體。相比而言，一鐵電記憶體胞可包含具有鐵電體作為絕緣材料之一電容器。一鐵電電容器之不同電荷位準可表示不同邏輯狀態。鐵電材料具有非線性極化性質；在下文論述一鐵電記憶體胞105之一些細節及優點。

可藉由啟動或選擇存取線110及數位線115而對記憶體胞105執行操作(諸如讀取及寫入)。存取線110亦可被稱為字線110，且位元線115亦可被稱為數位線115。在不失理解或操作之情況下，對字線及位元線或其等類似物之引用可互換。啟動或選擇一字線110或一數位線115可包含施加一電壓至各自線。字線110及數位線115可由導電材料製成，諸如金屬(例如，銅(Cu)、鋁(Al)、金(Au)、鎢(W))、金屬合金、碳、導電摻雜半導體，或其他導電材料、合金、化合物或類似者。

根據圖1之實例，記憶體胞105之各列經連接至一單一字線110，且記憶體胞105之各行經連接至一單一數位線115。藉由啟動一個字線110及一個數位線115(例如，施加一電壓至字線110或數位線115)，可在其等交叉點處存取一單一記憶體胞105。存取記憶體胞105可包含讀取或寫入記憶體胞105。一字線110與數位線115之交叉點可被稱為一記憶體胞之一位址。

在一些架構中，一胞之邏輯儲存裝置(例如，一電容器)可藉由一選擇組件與數位線電隔離。字線110可連接至該選擇組件且可控制該選擇組件。例如，該選擇組件可為一電晶體且字線110可連接至該電晶體之閘極。啟動字線110導致一記憶體胞105之電容器與其對應數位線115之間的一電連接或閉合電路。接著可存取數位線以讀取或寫入記憶體胞105。在一些實例中，可存在其他線(圖1中未展示)。例如，下文參考其他圖所論述之板線可耦合至記憶體胞105。

存取記憶體胞105可透過一列解碼器120及一行解碼器130加以控制。例如，一列解碼器120可自記憶體控制器140接收一列位址且基於該經接收之列位址啟動適當字線110。類似地，一行解碼器130自記憶體控制器140接收一行位址且啟動適當數位線115。例如，記憶體陣列100可包含標記為WL_1至WL_M之多個字線110及標記為DL_1至DL_N之多個數位線115，其中M及N取決於陣列大小。因此，藉由啟動一字線110及一數位線115(例如，WL_2及DL_3)，可存取在其等交叉點處之記憶體胞105。

在存取之後，可藉由感測組件125讀取或感測一記憶體胞105以判定記憶體胞105之經儲存狀態。例如，在存取記憶體胞105之後，記憶體胞105之鐵電電容器可放電至其對應數位線115上。對鐵電電容器放電可起因於加偏壓至該鐵電電容器或施加一電壓至該鐵電電容器。放電可引起數位線115之電壓變化，感測組件125可比較該電壓與一參考電壓(未展示)以判定記憶體胞105之經儲存狀態。例如，若數位線115具有高於參考電壓之一電壓，則感測組件125可判定記憶體胞105中之經儲存狀態係邏輯1，且反之亦然。感測組件125可包含各種電晶體或放大器以偵測及放大信號之一差異(此可被稱為鎖存)。接著可透過行解碼器130輸出記憶體胞105之經偵測邏輯狀態作為輸出135。在一些情況中，感測組件125可為一行解碼器130或列解碼器120之部分。或者，感測組件125可連接至行解碼器130或列解碼器120或與行解碼器130或列解碼器120電子通信。

可藉由類似地啟動相關字線110及數位線115而設定或寫入一記憶體胞105，即，可將一邏輯值儲存於記憶體胞105中。行解碼器130或列解碼器120可接受待寫入至記憶體胞105之資料(例如，輸入/輸出135)。可藉由跨鐵電電容器施加一電壓而寫入一鐵電記憶體胞105。此程序在下文更詳細論述。

在一些記憶體架構中，存取記憶體胞105可使儲存之邏輯狀態降級或破壞儲存之邏輯狀態，且可執行重寫或再新操作以使原始邏輯狀態返回至記憶體胞105。例如，在DRAM中，電容器可在一感測操作期間部分或完全放電，從而破壞儲存之邏輯狀態。因此可在一感測操作之後重寫邏輯狀態。因此，啟動一單一字線110可導致列中之所有記憶體胞放電；因此，可需要重寫列中之若干或所有記憶體胞105。在一些實例中，一寫回操作可在一預充電狀態期間使用非揮發性時序發生。

包含DRAM之一些記憶體架構可隨時間丟失其等儲存之狀態，除非其等藉由一外部電源週期性再新。例如，一帶電電容器可隨時間透過洩漏電流放電，從而導致經儲存資訊丟失。此等所謂之揮發性記憶體裝置之再新率可相對較高(例如，對於DRAM陣列每秒數十次再新操作)，此可導致顯著電力消耗。隨著記憶體陣列愈來愈大，增加之電力消耗可抑制記憶體陣列之部署或操作(例如，電力供應、熱產生、材料限制)，尤其對於依靠一有限電源(諸如一電池)之行動裝置。如下文所論述，鐵電記憶體胞105可具有可導致相對於其他記憶體架構改良之效能之有益性質。

記憶體控制器140可透過各種組件(例如，列解碼器120、行解碼器130及感測組件125)控制記憶體胞105之操作(例如，讀取、寫入、重寫、再新)。在一些情況中，列解碼器120、行解碼器130及感測組件125之一或多者可與記憶體控制器140共置。記憶體控制器140可產生列及行位址信號以啟動所要字線110及數位線115。記憶體控制器140亦可產生及控制在記憶體陣列100之操作期間所使用之各種電壓或電流。例如，其可在存取一或多個記憶體胞105之後施加放電電壓至一字線110或數位線115。一般而言，本文中所論述之一所施加電壓或電流之振幅、形狀或持續時間可經調整或改變且可針對操作記憶體陣列100時所論述之各種操作而不同。此外，可同時存取記憶體陣列100內之一個、多個或所有記憶體胞105；例如，可在其中將所有記憶體胞105或記憶體胞105之一群組設定為一單一邏輯狀態之一重設操作期間同時存取記憶體陣列100之多個或所有胞。

在一些情況中，當記憶體胞105以非揮發性模式操作時，記憶體控制器140可起始對記憶體胞105之一第一命令。記憶體控制器140亦可感測主動記憶體胞105之邏輯狀態，將該邏輯狀態儲存至其等各自成對之感測組件125，且以一揮發性模式操作記憶體胞105(即，當記憶體陣列100之一部分中之記憶體胞105可自以非揮發性模式操作切換至以揮發性模式操作時)。在一些實例中，當記憶體胞105以揮發性模式操作時，記憶體控制器140可起始對記憶體胞105之一第二命令。記憶體控制器140亦可感測主動記憶體胞105之邏輯狀態，將該邏輯狀態儲存至其等各自成對之感測組件125，且以非揮發性模式操作記憶體胞105。

圖2繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一記憶體胞之一實例性電路200。電路200包含一記憶體胞105-a、字線110-a、數位線115-a及感測組件125-a，其等可分別為如參考圖1所描述之一記憶體胞105、字線110、數位線115及感測組件125之實例。記憶體胞105-a可包含一邏輯儲存組件，諸如具有一第一板(胞板230)及一第二板(胞底部215)之電容器205。胞板230及胞底部215可透過定位於其等之間的一鐵電材料電容性耦合。胞板230及胞底部215之定向可在不改變記憶體胞105-a之操作的情況下翻轉。電路200亦包含選擇組件220及參考線225。胞板230可經由板線210存取且胞底部215可經由數位線115-a存取。如上文所描述，可藉由對電容器205充電或放電而儲存各種狀態。

可藉由操作電路200中所表示之各種元件而讀取或感測電容器205之經儲存狀態。電容器205可與數位線115-a電子通信。例如，電容器205可在選擇組件220經撤銷啟動時與數位線115-a隔離，且電容器205可在選擇組件220經啟動時連接至數位線115-a。啟動選擇組件220可被稱為選擇記憶體胞105-a。在一些情況中，選擇組件220係一電晶體且其操作係藉由施加一電壓至電晶體閘極而加以控制，其中電壓量值大於該電晶體之臨限量值。字線110-a可啟動選擇組件220；例如，將施加至字線110-a之一電壓施加至電晶體閘極，從而使電容器205與數位線115-a連接。

在其他實例中，可切換選擇組件220與電容器205之位置，使得選擇組件220連接於板線210與胞板230之間且使得電容器205介於數位線115-a與選擇組件220之其他端子之間。在此實施例中，選擇組件220可透過電容器205保持與數位線115-a電子通信。此組態可與替代時序相關聯且加偏壓以用於讀取及寫入操作。

歸因於電容器205之板之間的鐵電材料且如下文更詳細論述，電容器205在連接至數位線115-a之後可不放電。在一個方案中，為感測藉由鐵電電容器205儲存之邏輯狀態，可加偏壓於字線110-a以選擇記憶體胞105-a且可施加一電壓至板線210。在一些情況中，在加偏壓於板線210及字線110-a之前，使數位線115-a虛擬接地且接著與虛擬接地隔離(其可稱為「浮動」)。加偏壓於板線210可導致跨電容器205之一電壓差(例如，板線210電壓減去數位線115-a電壓)。電壓差可產生電容器205上之經儲存電荷之一變化，其中經儲存電荷之變化之量值可取決於電容器205之初始狀態(例如，所儲存初始狀態是否為一邏輯1或一邏輯0)。此可引起數位線115-a之電壓基於儲存於電容器205上之電荷而變化。藉由改變胞板230之電壓而操作記憶體胞105-a可被稱為「移動胞板」。

在一些實例中，胞板230可根據字線110-a之方向在水平線上切割。例如，水平切割可藉由移動板之一部分而非完整板片之能力而增加記憶體胞105-a之功率。在一些實例中，可使用一完整板片。在一些情況中，當發出一第二命令時，若使用一負電壓來取消選擇字線110-a，則可使用一完整板片。在一些情況中，若將用於一非揮發性操作之一參考電壓供應至記憶體胞105-a，則板線210可在非揮發性預充電時序中操作。在其他實例中，當記憶體胞105-a以揮發性模式操作時，板線210可在一存取操作(例如，一寫入操作)期間保持於一高電壓。

數位線115-a之電壓變化可取決於其本質電容。即，在電荷流動通過數位線115-a時，一些有限電荷可儲存於數位線115-a中且所得電壓取決於本質電容。本質電容可取決於數位線115-a之實體特性，包含尺寸。數位線115-a可連接許多記憶體胞105-a，因此數位線115-a可具有導致一不可忽視電容(例如，大約幾皮法拉(pF))之一長度。接著可藉由感測組件125-a比較數位線115-a之所得電壓與一參考(例如，參考線225之一電壓)以判定記憶體胞105-a中之經儲存邏輯狀態。可使用其他感測程序。例如，可獨立於記憶體胞是否以揮發性模式或非揮發性模式操作而感測電容器205上之一電荷。在一些實例中，可基於藉由電容器205儲存之電荷量而在存取線110上引發一電壓信號。在一些情況中，感測組件125-a可基於該電壓信號判定對應邏輯值。在一些情況中，感測方案可用於揮發性操作模式或非揮發性操作模式或兩者。

感測組件125-a可包含各種電晶體或放大器以偵測及放大信號之一差異(此可被稱為鎖存)。感測組件125-a可包含接收及比較數位線115-a之電壓與參考線225(其可為一參考電壓)之一感測放大器。可基於比較將感測放大器輸出驅動至更高(例如，正)或更低(例如，負或接地)供應電壓。例如，若數位線115-a具有高於參考線225之一電壓，則可將感測放大器輸出驅動至一正供應電壓。在一些情況中，感測放大器可另外將數位線115-a驅動至供應電壓。感測組件125-a接著可鎖存感測放大器之輸出及/或數位線115-a之電壓，此可用於判定記憶體胞105-a中之經儲存狀態(例如，邏輯1)。替代性地，若數位線115-a具有低於參考線225之一電壓，則可將感測放大器輸出驅動至一負或接地電壓。感測組件125-a可類似地鎖存感測放大器輸出以判定記憶體胞105-a中之經儲存狀態(例如，邏輯0)。接著可參考圖1(例如)透過行解碼器130輸出記憶體胞105-a之經鎖存邏輯狀態作為輸出135。

如本文中所描述，可使用可與參考線225相關聯之一參考電壓來讀取以非揮發性模式操作之記憶體胞105-a且可使用一不同參考電壓來讀取以揮發性模式操作之記憶體胞105-a。例如，相較於記憶體胞105-a可以非揮發性模式操作時，當記憶體胞105-a可以揮發性模式操作時，可使用一不同參考電壓對記憶體胞105-a預充電。在一些實例中，跨記憶體胞105-a之電壓可為0伏特，或跨記憶體胞105-a之電壓可為藉由感測組件125-a提供之供應電壓。在其他實例中，記憶體胞105-a可針對一個邏輯狀態(例如，寫入一「0」)將供應電壓之+1/2供應至感測組件125-a且針對另一個邏輯狀態(例如，寫入一「1」)供應供應電壓之-1/2。因此，跨記憶體胞105-a之絕對電壓可基於施加至記憶體胞105-a之參考電壓而不同。

在一些情況中，當記憶體胞105-a自一非揮發性操作模式切換至一揮發性操作模式時，記憶體胞105-a中之內容可丟失。在一些實例中，字線110-a可需要可自非揮發性操作模式切換至揮發性操作模式且反之亦然之記憶體陣列之部分中之一取消選擇電壓。例如，可以非揮發性模式操作之記憶體胞105-a之內容可在無一負取消選擇電壓之情況下丟失。

為寫入記憶體胞105-a，可跨電容器205施加一電壓。可使用各種方法。在一個實例中，可透過字線110-a啟動選擇組件220以將電容器205電連接至數位線115-a。可藉由控制胞板230(透過板線210)及胞底部215(透過數位線115-a)之電壓而跨電容器205施加一電壓。為寫入一邏輯0，胞板230可為高，即，可施加一正電壓至板線210，且胞底部215可為低，例如，虛擬接地或施加一負電壓至數位線115-a。執行相反程序以寫入一邏輯1，其中胞板230為低且胞底部215為高。在一些實例中，可在加偏壓於電容器205以在揮發性模式中儲存資料之後取消選擇字線110-a。在其他實例中，當記憶體胞105-a以非揮發性模式操作時，在將電容器205偏壓至零伏特(0V)之後，可取消選擇字線110-a。

電路200亦包含模式開關235、第一電壓開關240及第二電壓開關245。記憶體胞105-a可透過板線210-a與第一電壓開關240電子通信，且模式開關235可與板線210-a串聯定位且使記憶體胞105-a與第一電壓開關240電連接或電隔離。記憶體胞105-a亦可透過板線210-b與第二電壓開關245電子通信，且模式開關235可與板線210-b串聯定位且使記憶體胞105-a與第二電壓開關245電連接或電隔離。

第一電壓開關240可包含節點250、250-a及250-b。例如，節點250可提供一讀取電壓以依非揮發性模式操作記憶體胞105-a，節點250-a可提供一供應電壓以依非揮發性模式操作記憶體胞105-a，且節點250-b可提供一接地電壓以依非揮發性模式操作記憶體胞105-a。第二電壓開關245可包含節點255。例如，節點255可提供一供應電壓以依揮發性模式操作記憶體胞105-a。模式開關235可包含節點260及260-a。例如，節點260將記憶體胞105-a電連接至第一電壓開關240且節點260-a將記憶體胞105-a電連接至第二電壓開關245。

如本文中所描述，記憶體陣列可發出一第一命令，且模式開關235可經閉合以使記憶體胞105-a與第一電壓開關240電斷開。在此等情況中，記憶體胞105-a可以揮發性模式操作。在其他實例中，記憶體陣列可發出一第二命令，且模式開關235可經閉合以使記憶體胞105-a與第二電壓開關245電斷開。在此等情況中，記憶體胞105-a可以非揮發性模式操作。

電路200亦包含時序組件265、模式開關235-a、電壓組件270及模式開關235-b。感測組件125-a可透過導線275與時序組件265電子通信，且模式開關235-a可與導線275串聯定位且使時序組件265與感測組件125-a電連接或電隔離。感測組件125-a亦可透過導線275-a與電壓組件270電子通信，且模式開關235-b可與導線275-a串聯定位且使電壓組件270與感測組件125-a電連接或電隔離。

在一些實例中，時序組件265可對感測組件125-a提供時序規範以在一第一時間判定記憶體胞105-a之操作模式。例如，節點280可提供一時序規範以依非揮發性模式操作記憶體胞105-a。在其他實例中，節點280-a可提供一時序規範以依揮發性模式操作記憶體胞105-a。在一些實例中，可基於寫入至記憶體胞105-a或記憶體控制器或記憶體陣列可獲得之一旗標而判定記憶體胞105-a之操作模式。在其他實例中，可基於定位於記憶體胞105-a中或記憶體控制器或記憶體陣列經由一或多個電子連接可獲得之一表而判定記憶體胞105-a之操作模式，其中該表可用額外資訊更新。在一些實例中，可基於一命令、一旗標、包含資訊之一表或其等之一組合而判定記憶體胞105-a之操作模式。模式開關235-a可包含節點285及285-a。例如，當記憶體胞105-a以一非揮發性模式操作時，節點285將感測組件125-a電連接至節點280。在其他實例中，當記憶體胞105-a以一揮發性模式操作時，節點285-a將感測組件125-a電連接至節點280-a。

在一些實例中，電壓組件270可對感測組件125-a提供一參考電壓以判定記憶體胞105-a之邏輯狀態。例如，節點290可提供一參考電壓以依非揮發性模式操作記憶體胞105-a。在其他實例中，節點290-a可提供一參考電壓以依揮發性模式操作記憶體胞105-a。模式開關235-b可包含節點295及295-a。例如，當記憶體胞105-a以一非揮發性模式操作時，節點295將感測組件125-a電連接至節點290。在其他實例中，當記憶體胞105-a以一揮發性模式操作時，節點295-a將感測組件125-a電連接至節點290-a。

圖3繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一實例性記憶體陣列300。記憶體陣列300可包含多個陣列區段，例如，陣列區段305及310。陣列區段305及310可分別含有記憶體胞105-b及105-c，但亦可各包含複數個記憶體胞。在一些實例中，陣列區段305含有可連接至一共同存取線(諸如字線110-b)之記憶體胞105-b。字線110-b可為參考圖1及圖2所描述之一字線110之一實例，且記憶體胞105-b可為參考圖1及圖2所描述之記憶體胞105之一實例。在一些實例中，記憶體陣列300亦包含感測組件125-b、125-c、125-d及125-e，該等感測組件可為參考圖1及圖2所描述之一感測組件125之實例。各記憶體胞105可透過一導電數位線115連接至一感測組件125。例如，記憶體胞105-b及105-c可透過數位線115-b與一主動感測組件125-b電子通信。記憶體陣列300亦包含模式開關235-c、235-d、235-e及235-f，該等模式開關可為參考圖2所描述之模式開關235之實例。

記憶體陣列300亦包含第一電壓開關240-a及第二電壓開關245-a，其等分別可為參考圖2論述之第一電壓開關240及第二電壓開關 245之實例。例如，第一電壓開關240-a可經由板線210-c及210-d與記憶體胞105-b電子通信。板線210-c及210-d可為參考圖2描述之一板線210之一實例。在另一實例中，第二電壓開關245-a可經由板線210-e及210-d與記憶體胞105-b電子通信。模式開關235-c可與板線210-c及210-e串聯定位且分別使第一電壓開關240-a及第二電壓開關245-a與記憶體胞105-b電連接或電隔離。

記憶體陣列300亦包含第一電壓開關240-b及第二電壓開關245-b，其等分別可為參考圖2所論述之第一電壓開關240及第二電壓開關245之實例。例如，第一電壓開關240-b可經由板線210-f及210-g與記憶體胞105-c電子通信。板線210-f及210-g可為參考圖2所描述之一板線210之一實例。在另一實例中，第二電壓開關245-b可經由板線210-h及210-g與記憶體胞105-c電子通信。模式開關235-d可與板線210-f及210-h串聯定位且分別使第一電壓開關240-b及第二電壓開關245-b與記憶體胞105-c電連接或電隔離。在一些實例中，板線210-g可與板線210-d相同。例如，模式開關235-c可經由板線210-g與記憶體胞105-c電子通信。在其他實例中，模式開關235-d可經由板線210-d與記憶體胞105-b電子通信。在一些實例中，可在記憶體陣列300中實施其他組態以用於不同於圖3之實例性記憶體陣列300之實施例。

如本發明中所描述，記憶體陣列300亦可包含時序組件265-a及電壓組件270-a，其等分別可為參考圖2所描述之時序組件265及電壓組件270之實例。例如，時序組件265-a可經由導線275-b與感測組件125-b至125-e電子通信。導線275-b可為參考圖2所描述之一導線275之一實例。記憶體陣列300亦包含與時序組件265-a及感測組件125-e串聯定位之模式開關235-e。模式開關235-e可為參考圖2所論述之模式開關235之一實例。在另一實例中，電壓組件270-a可經由導線275-c與感測組件125-b至125-e電子通信。導線275-c可為參考圖2所描述之一導線275之一實例。記憶體陣列300亦包含與電壓組件270-a及感測組件125-d串聯定位之模式開關235-f。模式開關235-f可為參考圖2所論述之模式開關235之一實例。

在一些情況中，記憶體陣列300可以一個模式操作陣列區段305同時以一不同模式執行記憶體陣列300之陣列區段310中之操作。例如，陣列區段305中之記憶體胞105-b可以非揮發性模式操作而陣列區段310中之記憶體胞105-c可以揮發性模式操作。即，模式開關235-c可包括可操作以將記憶體胞105-b耦合至第一電壓開關240-a之一電晶體，且模式開關235-d包括可操作以將記憶體胞105-c耦合至第二電壓開關245-b之一電晶體。在一些實例中，陣列區段305中之記憶體胞105-b可以揮發性模式操作而陣列區段310中之記憶體胞105-c可以非揮發性模式操作。即，模式開關235-c可包括可操作以將記憶體胞105-b耦合至第二電壓開關245-a之一電晶體，且模式開關235-d可包括可操作以將記憶體胞105-c耦合至第二電壓開關245-b之一電晶體。在一些實例中，陣列區段305中之記憶體胞105-b與陣列區段310中之記憶體胞105-c兩者可以相同模式(例如，揮發性操作模式或非揮發性操作模式)操作。

在一些情況中，陣列區段305中之記憶體胞可連接至字線110-b且可同時經選擇及感測。例如，當陣列區段305中之記憶體胞105-b以揮發性模式操作時，可選擇及感測對應於字線110-b之陣列區段305中之所有記憶體胞。類似地，當陣列區段310中之記憶體胞105-c以非揮發性模式操作時，可選擇及感測對應於字線110-c之陣列區段310中之所有記憶體胞。在一些情況中，如相較於記憶體胞105-b以揮發性模式操作時，在記憶體胞105-b以非揮發性模式操作時，胞內容可儲存於一較短字線110-b中(即，可使用字線110-b之一部分)。例如，當陣列區段305中之記憶體胞105-b以揮發性模式操作時，可使用整個字線110-b。

圖4A至圖4B使用根據本發明之實例之支援雙模式鐵電記憶體胞之操作之一記憶體胞之磁滯曲線圖400-a及400-b繪示非線性電性質的一實例。磁滯曲線圖400-a及400-b分別繪示一實例性鐵電記憶體胞寫入及讀取程序。磁滯曲線圖400-a及400-b描繪依據一電壓差V而變化之儲存於一鐵電電容器(例如，圖2之電容器205)上之電荷Q。

一鐵電材料之特徵在於一自發電極化，即，其在不存在電場的情況下維持一非零電極化。實例性鐵電材料包含鈦酸鋇(BaTiO₃)、鈦酸鉛(PbTiO₃)、鈦酸鉛鋯(PZT)及鉭酸鍶鉍(SBT)。本文中所描述之鐵電電容器可包含此等或其他鐵電材料。一鐵電電容器內之電極化導致鐵電材料之表面處之一淨電荷且透過電容器端子吸引相反電荷。因此，電荷係儲存於鐵電材料與電容器端子之介面處。因為可在不存在一外部施加電場之情況下維持電極化達相對長時間、甚至無限期，所以相較於(例如)DRAM陣列中所採用之電容器，可顯著減少電荷洩漏。此可減少對於一些DRAM架構執行如上所述之再新操作之需要。

可從一電容器之一單一端子之角度來理解磁滯曲線圖400-a及400-b。藉由實例，若鐵電材料具有一負極化，則正電荷累積在端子處。同樣地，若鐵電材料具有一正極化，則負電荷累積在端子處。此外，應理解，磁滯曲線圖400-a及400-b中之電壓表示跨電容器之一電壓差且係定向的。例如，可藉由施加一正電壓至討論中之端子(例如，一胞板230) 且使第二端子(例如，一胞底部215)維持接地(或近似零伏特(0V))而實現一正電壓。可藉由使討論中之端子維持接地且施加一正電壓至第二端子而施加一負電壓，即，可施加正電壓以使討論中之端子負極化。類似地，可施加兩個正電壓、兩個負電壓或正電壓及負電壓之任何組合至適當電容器端子以產生磁滯曲線圖400-a及400-b中所展示之電壓差。

如磁滯曲線圖400-a中所描繪，鐵電材料可藉由一零電壓差而維持一正或負極化，從而導致兩個可能電荷狀態：電荷狀態405及電荷狀態410。根據圖4之實例，電荷狀態405表示一邏輯0且電荷狀態410表示一邏輯1。在一些實例中，各自電荷狀態之邏輯值可經反轉以適應用於操作一記憶體胞之其他方案。

可藉由憑藉施加電壓來控制鐵電材料之電極化及因此電容器端子上之電荷而將一邏輯0或1寫入至記憶體胞。例如，跨電容器施加一淨正電壓415導致電荷累積直至達到電荷狀態405-a。在移除電壓415之後，電荷狀態405-a遵循路徑420直至其在零電壓下達到電荷狀態405。類似地，藉由施加一淨負電壓425而寫入電荷狀態410，此導致電荷狀態410-a。在移除負電壓425之後，電荷狀態410-a遵循路徑430直至其在零電壓下達到電荷狀態410。電荷狀態405-a及410-a亦可被稱為殘餘極化(Pr)值，即，在移除外部偏壓(例如，電壓)之後餘留之極化(或電荷)。矯頑電壓係電荷(或極化)為零時之電壓。

為讀取或感測鐵電電容器之經儲存狀態，可跨電容器施加一電壓。作為回應，經儲存電荷Q改變，且改變程度取決於初始電荷狀態，即，最終儲存之電荷(Q)取決於最初是否儲存電荷狀態405-b或410-b。例如，磁滯曲線圖400-b繪示兩個可能儲存電荷狀態405-b及410-b。如參考圖2所論述，可跨電容器施加電壓435。在其他情況中，可將一固定電壓施加至胞板，且儘管被描繪為一正電壓，然電壓435可為負的。回應於電壓435，電荷狀態405-b可遵循路徑440。同樣地，若最初儲存電荷狀態410-b，則其遵循路徑445。電荷狀態405-c及電荷狀態410-c之最終位置取決於諸多因素，包含特定感測方案及電路。

在一些情況中，最終電壓可取決於連接至記憶體胞之數位線之本質電容。例如，若電容器電連接至數位線，且施加電壓435，則該數位線之電壓可歸因於其本質電容而上升。因此在一感測組件處量測之一電壓可不等於電壓435且代替性地可取決於數位線之電壓。磁滯曲線圖400-b上之最終電荷狀態405-c及410-c之位置可因此取決於數位線之電容且可透過一負載線分析而判定，即，電荷狀態405-c及410-c可相對於數位線電容予以定義。因此，電容器之電壓(電壓450或電壓455)可不同且可取決於電容器之初始狀態。

藉由比較數位線電壓與一參考電壓，可判定電容器之初始狀態。數位線電壓可為電壓435與跨電容器之最終電壓(電壓450或電壓455)之間(即，電壓435與電壓450之間或電壓435與電壓455之間)的差。可產生一參考電壓使得其量值介於兩個可能數位線電壓之兩個可能電壓之間以判定經儲存之邏輯狀態，即，若數位線電壓高於或低於該參考電壓。例如，參考電壓可為兩個量((電壓435與電壓450)及(電壓435與電壓455))之一平均值。在藉由感測組件比較之後，可判定經感測之數位線電壓高於或低於參考電壓，且可判定鐵電記憶體胞之經儲存邏輯值(即，一邏輯0或1)。

如上文所論述，讀取並不使用一鐵電電容器之一記憶體胞可使經儲存邏輯狀態降級或破壞經儲存邏輯狀態。然而，一鐵電記憶體胞可在一讀取操作之後維持初始邏輯狀態。例如，若儲存電荷狀態405-b，則該電荷狀態可在一讀取操作期間遵循路徑440至電荷狀態405-c，且在移除電壓435之後，電荷狀態可藉由在相反方向上遵循路徑440而返回至初始電荷狀態405-b。

圖5A至圖5D繪示根據本發明之實例之支援雙模式鐵電記憶體胞之操作之實例性磁滯曲線圖500-a、500-b、500-c及500-d。例如，磁滯曲線圖500-a可為一非揮發性感測操作之一實例。在記憶體胞以非揮發性模式操作時在可起始對記憶體胞之一命令之後，可感測儲存於記憶體胞中之一邏輯狀態。如磁滯曲線圖500-a中所描繪，鐵電材料可維持一正極化，從而導致兩個可能電荷狀態(以及其他潛在電荷狀態)：電荷狀態405-d及電荷狀態410-d。電荷狀態405-d及410-d分別可為參考圖4之電荷狀態405及410之實例。根據圖4之實例，電荷狀態405-d表示一邏輯0且電荷狀態410-d表示一邏輯1。

在一些實例中，基於跨電容器施加一淨正電壓455-a，電荷狀態405-d遵循路徑440-a且導致電荷累積直至達到電荷狀態405-e。例如，可基於感測邏輯0而將第一數位線偏壓至電壓455-a(例如，一第一電壓)。在移除電壓455-a之後，電荷狀態405-e遵循路徑440-a之反向直至其在零電壓電位下達到電荷狀態405-d。類似地，藉由施加一淨負電壓(即，負電壓425，如圖4A中所描繪)而寫入電荷狀態410-d，此導致電荷狀態410-e。歸因於記憶體胞與數位線之間的電荷共用，電荷狀態410-d可沿著路徑445-a偏移至電荷狀態410-e。

在一些情況中，最終電壓可取決於連接至記憶體胞之數位線之本質電容。例如，若將電容器電連接至數位線且施加電壓435-a，則數位線之電壓可歸因於其本質電容而上升。因此在一感測組件處量測之一電壓可不直接等於電壓435-a且代替性地可取決於數位線之電壓。磁滯曲線圖500-a上之最終電荷狀態405-e及410-e之位置可因此取決於數位線之電容且可透過一負載線分析而判定，即，電荷狀態405-d及410-d可相對於數位線電容予以定義。因此，電容器之電壓(電壓450-a或電壓455-a)可不同且可取決於電容器之初始狀態。

為讀取或感測鐵電電容器之經儲存狀態，可跨電容器施加一電壓。電壓435-a可為可取決於電路中之電容器之一電壓。回應於電壓435-a，電荷狀態405-d可遵循路徑440-a。同樣地，若最初儲存電荷狀態410-d，則其遵循路徑445-a。電荷狀態405-e及電荷狀態410-e之最終位置取決於諸多因素，包含特定感測方案及電路。在一些情況中，記憶體胞可在以非揮發性模式操作時經部分偏壓。

在一些情況中，可發生一寫回操作。例如，可取決於在一讀取或感測操作期間判定之邏輯值而恢復初始邏輯值。在一些實例中，當記憶體胞以揮發性模式操作時，一寫回操作可在一讀取操作期間自動發生。在其他實例中，當以非揮發性模式操作時(例如，當數位線放電至接地(0V)時)，記憶體胞電荷狀態405-d可遵循路徑440-a至電荷狀態405-e。在一些實例中，可將一負偏壓(例如，參考圖4A之負電壓425)施加至電容器且電荷狀態410-a可遵循路徑430至電荷狀態410(例如，在數位線自負電壓放電至接地或(0V)時)。

圖5B使用根據本發明之各項實施例操作之一鐵電記憶體胞之磁滯曲線圖500-b繪示線性電性質的一實例。例如，磁滯曲線圖500-b可為一揮發性感測操作之一實例。在記憶體胞以揮發性模式操作時在可起始對記憶體胞之一命令之後，可感測儲存於記憶體胞中之一邏輯狀態。如磁滯曲線圖500-b中所描繪，鐵電材料可維持一正極化，從而導致兩個可能電荷狀態：電荷狀態405-f及電荷狀態410-f。根據圖4之實例，電荷狀態405-f表示一邏輯0且電荷狀態410-f表示一邏輯1。

在一些實例中，基於跨電容器施加一淨正電壓455-b，電荷狀態405-f遵循路徑440-b且導致電荷累積直至達到電荷狀態405-g。例如，可基於感測邏輯0而將第一數位線偏壓至電壓455-b(例如，一第一電壓)。在移除電壓455-b之後，電荷狀態405-g遵循線性路徑505直至其達到電荷狀態405-f。在一些情況中，胞可在電荷狀態405-f與電荷狀態405-g之間的任何狀態下讀取一邏輯0。類似地，藉由施加一淨正電壓450-b而寫入電荷狀態410-f，此導致電荷狀態410-g。例如，可基於感測邏輯1而將第一數位線偏壓至電壓450-b(例如，一第二電壓)。回應於電壓450-b，電荷狀態405-f可遵循路徑445-b。在移除正電壓450-b之後，電荷狀態410-g遵循線性路徑510直至其在零電壓下達到電荷狀態410-f。在一些情況中，在揮發性模式中讀取一邏輯1可獨立於電容器上之殘餘極化電荷(例如，磁滯曲線圖500-b上之電荷狀態410-f之位置)。在一些情況中，電壓455-b可大於電壓450-b。

在一些實例中，若胞在電荷狀態405-f下儲存一邏輯0，則數位線電壓可歸因於胞提供一些電荷而增加。在其他實例中，若胞在電荷狀態410-f下儲存一邏輯1，則數位線電壓可降低且導致一不同電壓。在一些情況中，揮發性陣列中所採用之電容器可表現為一線性電容器。例如，若最初儲存電荷狀態410-f，則其可遵循路徑445-b。為恢復儲存至胞之邏輯值，電荷狀態410-g可遵循線性路徑510。

在一些情況中，最終電壓可取決於連接至記憶體胞之數位線之本質電容。例如，若電容器帶正電荷且電連接至按電壓435-b預充電之數位線，則數位線之電壓可增加。在一些實例中，若電容器帶負電荷且電連接至按電壓435-b預充電之數位線，則數位線之電壓可降低。因此在一感測組件處量測之一電壓可不等於電壓435-b且代替性地可取決於數位線之電壓。磁滯曲線圖500-b上之最終電荷狀態405-g及410-g之位置可因此取決於數位線之電容且可透過一負載線分析而判定，即，電荷狀態405-g及410-g可相對於數位線電容予以定義。因此，電容器之電壓(電壓450-b或電壓455-b)可不同且可取決於電容器之初始狀態。

圖5C使用根據本發明之各項實施例操作之一鐵電記憶體胞之磁滯曲線圖500-c繪示非線性電性質的一實例。例如，磁滯曲線圖500-c可為一非揮發性感測操作之一實例。在記憶體胞以非揮發性模式操作時在可起始對記憶體胞之一命令之後，可感測儲存於記憶體胞中之一邏輯狀態。如磁滯曲線圖500-c中所描繪，鐵電材料可維持一正極化，從而導致兩個可能電荷狀態：電荷狀態405-h及電荷狀態410-h。根據圖4之實例，電荷狀態405-h表示一邏輯0且電荷狀態410-h表示一邏輯1。

在一些實例中，基於跨電容器施加一淨正電壓455-c，電荷狀態405-h遵循路徑440-c且導致電荷累積直至達到電荷狀態405-i。例如，可基於感測邏輯0而將第一數位線偏壓至電壓455-c(例如，一第一電壓)。在移除電壓455-c之後，電荷狀態405-i遵循路徑440-c之反向直至其在零電壓電位下達到電荷狀態405-h。類似地，藉由施加一淨正電壓450-c而寫入電荷狀態410-i，此導致電荷狀態410-i。例如，可基於感測邏輯1 而將第一數位線偏壓至電壓450-c(例如，一第二電壓)。回應於電壓450-c，電荷狀態410-h可遵循路徑445-c至電荷狀態410-i。電荷狀態410-i可遵循路徑445-c之反向直至其在零電壓下達到電荷狀態410-h以重新程式化資料。

在一些情況中，最終電壓可取決於連接至記憶體胞之數位線之本質電容。例如，若將電容器電連接至數位線且施加電壓435-c，則數位線之電壓可歸因於其本質電容而上升。因此在一感測組件處量測之一電壓可不等於電壓435-c且代替性地可取決於數位線之電壓。磁滯曲線圖500-c上之最終電荷狀態405-i及410-i之位置可因此取決於數位線之電容且可透過一負載線分析而判定，即，電荷狀態405-i及410-i可相對於數位線電容予以定義。因此，電容器之電壓(電壓450-c或電壓455-c)可不同且可取決於電容器之初始狀態。

為讀取或感測鐵電電容器之經儲存狀態，可跨電容器施加一電壓。電壓435-c可為可取決於電路中之電容器之一電壓。回應於電壓435-c，電荷狀態405-h可遵循路徑440-c。同樣地，若最初儲存電荷狀態410-h，則其遵循路徑445-c。電荷狀態405-h及電荷狀態410-h之最終位置取決於諸多因素，包含特定感測方案及電路。例如，圖5C之電路可包含可旨在保持輸入上之一恆定電壓之一差動放大器。在一些情況中，記憶體胞在以非揮發性模式操作時可經完全偏壓。

圖5D使用根據本發明之各項實施例操作之一鐵電記憶體胞之磁滯曲線圖500-d繪示線性電性質的一實例。例如，磁滯曲線圖500-d可為一揮發性感測操作之一實例。在記憶體胞以揮發性模式操作時在可起始對記憶體胞之一命令之後，可感測儲存於記憶體胞中之一邏輯狀態。如磁滯曲線圖500-d中所描繪，鐵電材料可維持一正極化，從而導致兩個可能電荷狀態：電荷狀態405-j及電荷狀態410-j。根據圖4之實例，電荷狀態405-j表示一邏輯0且電荷狀態410-j表示一邏輯1。在一些情況中，胞可在電荷狀態405-j與電荷狀態405-k之間的任何狀態下讀取一邏輯0。

在一些實例中，基於跨電容器施加一淨正電壓455-d，電荷狀態405-j遵循路徑440-d且導致電荷累積直至達到電荷狀態405-k。例如，可基於感測邏輯0而將第一數位線偏壓至電壓455-d(例如，一第一電壓)。歸因於電容器上之電流洩漏，電荷狀態405-k可遵循線性路徑505-a直至其達到電荷狀態405-j。在一些情況中，在電荷狀態405-j低於可作為一邏輯0讀取之最小電荷狀態(例如，小於電壓435-d)之前，可再新胞。在一些情況中，當數位線放電至接地(0V)時，寫入電荷狀態410-j。例如，可基於感測邏輯1而將第一數位線偏壓至電壓450-d(例如，一第二電壓)。回應於電壓450-d，電荷狀態410-j可遵循路徑445-d。在移除正電壓450-d之後，電荷狀態410-k遵循線性路徑510-a直至其在零電壓下達到電荷狀態410-j。在一些情況中，電壓455-d可大於電壓450-d。

在一些實例中，若胞在電荷狀態405-j下儲存一邏輯0，則數位線電壓可歸因於胞提供一些電荷而增加。在其他實例中，若胞在電荷狀態410-j下儲存一邏輯1，則數位線電壓可降低且導致一不同電壓。在一些情況中，揮發性陣列中所採用之電容器可表現為一線性電容器。例如，若最初儲存電荷狀態410-j，則其可遵循路徑445-d。為恢復胞之所儲存邏輯值，電荷狀態410-k可遵循線性路徑510-a。

在一些情況中，最終電壓可取決於連接至記憶體胞之數位線之本質電容。例如，若可將數位線預充電至電壓435-d，則可啟動字線以將電容器電連接至數位線。在一些情況中，若對電容器充電，則數位線之電壓可增加至電荷狀態405-j。在其他實例中，若電容器不具有電荷，則數位線之電壓可降低至電荷狀態410-k。因此在一感測組件處量測之一電壓可不等於電壓435-d且代替性地可取決於數位線之電壓。磁滯曲線圖500-d上之最終電荷狀態405-k及410-k之位置可因此取決於數位線之電容且可透過一負載線分析而判定，即，電荷狀態405-k及410-k可相對於數位線電容予以定義。因此，電容器之電壓(電壓450-d或電壓455-d)可不同且可取決於電容器之初始狀態。在一些實例中，圖5D之電路可包含可旨在保持輸入上之一恆定電壓之一差動放大器。

圖6A至圖6B繪示根據本發明之實例之用於支援雙模式鐵電記憶體胞之操作之一記憶體胞之實例性電壓曲線圖600-a及600-b。電壓曲線圖600-a及600-b分別繪示一實例性鐵電記憶體胞感測及預充電程序。電壓曲線圖600-a及600-b描繪依據時間t而變化之字線(例如，圖1之字線110)之電壓V。例如，電壓曲線圖600-a可包含板線電壓625及參考電壓630。電壓曲線圖600-b可包含第一電壓635及第二電壓640。

如本文中所描述，電壓曲線圖600-a繪示非揮發性區域605、轉變區域610、揮發性區域615、轉變區域620及非揮發性區域605-a之實例。非揮發性區域605及605-a可表示在記憶體陣列之一或多個記憶體胞可以非揮發性模式操作時之一週期，而揮發性區域615可表示在記憶體陣列之一或多個記憶體胞可以揮發性模式操作時之一週期。在一些情況中，轉變區域610可表示在記憶體陣列之一或多個記憶體胞在一非揮發性操作模式與一揮發性操作模式之間切換時之一週期。在其他實例中，轉變區域620可表示在記憶體陣列之一或多個記憶體胞可在一揮發性操作模式與一非揮發性操作模式之間切換時之一週期。在一些情況中，在轉變區域610期間，一讀取操作可發生在非揮發性模式中且接著一寫入操作可發生在揮發性模式中。在一些實例中，在轉變區域620期間，一讀取操作可發生在揮發性模式中且接著一寫入操作可發生在非揮發性模式中。

電壓曲線圖600-a亦繪示板線電壓625及參考電壓630之實例。在一些實例中，板線電壓625可在轉變區域610期間增加且在相較於非揮發性區域605時在揮發性區域615期間保持於較高電壓。例如，當記憶體胞以揮發性模式操作時，板線電壓625可在一感測操作(例如，一寫入操作)期間保持於一高電壓(例如，大約1.6V)。在發出第二命令之後，記憶體胞可在轉變區域620期間自一揮發性操作模式切換至一非揮發性操作模式，且板線電壓625可在非揮發性區域605-a中降低至板線電壓625(例如，0V)。

如電壓曲線圖600-a中所描繪，一參考電壓630可用於讀取如非揮發性區域605中所見以非揮發性模式操作之記憶體胞，且一不同參考電壓630可用於讀取如揮發性區域615中所見以揮發性模式操作之記憶體胞。相較於在記憶體胞可以非揮發性模式操作時，當記憶體胞可以揮發性模式操作時，記憶體胞可在轉變區域610期間使用一不同參考電壓630預充電。在一些實例中，記憶體胞可執行一或多個感測操作及一或多個預充電操作，該等操作在一些情況中可多次發生或以一重複方式發生。例如，感測操作及預充電操作可在揮發性區域615中發生。例如，一感測操作可在時間t1、t3、t5、t7及t9(作為一組實例)在揮發性區域615中執行。在一些情況中，一預充電操作可在感測操作之後發生且可在時間t2、t4、t6及t8(作為一組實例)在揮發性區域615中執行。在一些情況中，一寫入操作可在一或多個時間t1、t3、t5、t7及t9在揮發性區域615中發生。

在一些實例中，與揮發性區域615中相比，參考電壓630在非揮發性區域605中可較低。例如，參考電壓630可在轉變區域610中增加至揮發性區域615中之參考電壓630。在其他實例中，當相較於揮發性區域615時，參考電壓630在非揮發性區域605-a中可較低。例如，參考電壓630可在轉變區域620中降低至非揮發性區域605-a中之參考電壓630。

如本文中所描述，電壓曲線圖600-b繪示非揮發性區域605-b、轉變區域610-a、揮發性區域615-a、轉變區域620-a及非揮發性區域605-c之實例。非揮發性區域605-b及605-c可表示在記憶體陣列之一或多個記憶體胞可以非揮發性模式操作時之一週期，而揮發性區域615-a可表示在記憶體陣列之一或多個記憶體胞可以揮發性模式操作時之一週期。在一些情況中，轉變區域610-a可表示在記憶體陣列之一或多個記憶體胞可在一非揮發性操作模式與一揮發性操作模式之間切換時之一週期。在其他實例中，轉變區域620-a可表示在記憶體陣列之一或多個記憶體胞可在一揮發性操作模式與一非揮發性操作模式之間切換時之一週期。

在一些實例中，記憶體胞可執行一或多個感測操作及一或多個預充電操作，該等操作在一些情況中可多次發生或以一重複方式發生。例如，感測操作及預充電操作可在揮發性區域615-a中發生。例如，一感測操作可在時間t1、t3、t5、t7及t9(作為一組實例)在揮發性區域615-a中執行。在一些情況中，一預充電操作可在感測操作之後發生且可在時間t2、t4、t6及t8(作為一組實例)在揮發性區域615-a中執行。在一些情況中，一寫入操作可在一或多個時間t1、t3、t5、t7及t9在揮發性區域615-a中發生。

電壓曲線圖600-b亦可包括第一電壓635及一第二電壓640。在一些實例中，第一電壓635及第二電壓640可為內部電容器節點電壓(例如，圖2之胞底部215之電壓)之一實例。在一些實例中，可基於感測邏輯0而將一數位線偏壓至第一電壓635。在其他實例中，可基於感測邏輯1而將一數位線偏壓至一第二電壓640。例如，在可在非揮發性區域605-b及605-c期間起始對記憶體胞之一第一命令之後，亦可感測儲存於記憶體胞中之一邏輯狀態。在一些情況中，在可在揮發性區域615-a期間起始對記憶體胞之一第二命令之後，亦可感測儲存於記憶體胞中之一邏輯狀態。

在一些實例中，在相較於揮發性區域615-a時，第一電壓635在非揮發性區域605-b中可較低。例如，第一電壓635可在轉變區域610-a中增加至揮發性區域615-a中之第一電壓635。在其他實例中，當相較於揮發性區域615-a時，第一電壓635在非揮發性區域605-c中可較低。例如，第一電壓635可在轉變區域620-a中降低至非揮發性區域605-c中之第一電壓635。

在一些實例中，在相較於非揮發性區域605-b時，第二電壓640在揮發性區域615-a中可較低。例如，第二電壓640可在轉變區域610-a中增加至揮發性區域615-a中之第二電壓640。在其他實例中，當相較於揮發性區域615-a時，第二電壓640在非揮發性區域605-c中可較低。例如，第二電壓640可在轉變區域620-a中降低至非揮發性區域605-c中之第二電壓640。在一些情況中，可在揮發性區域615-a期間在時間t2、t4、t6及t8對數位線預充電。

在一些實例中，第一電壓635可在時間t1、t3、t5、t7及t9自可對應於電荷狀態405-k之一電壓降低至可對應於電荷狀態405-j之一電壓，如圖5D中所描繪。在一些實例中，第二電壓640可在時間t1、t3、t5、t7及t9自可對應於電荷狀態410-j之一電壓增加至可對應於電荷狀態410-k之一電壓，如圖5D中所描繪。例如，在揮發性區域615-a期間，數位線電壓(即，如圖5D中所描繪之電壓435-d)可處於介於第一電壓635之峰值與第二電壓640之峰值之間的一共同預充電電壓(未展示)。

圖7展示根據本發明之各個實例之支援雙模式鐵電記憶體胞之操作之一記憶體控制器705的一方塊圖700。記憶體控制器705可包含偏壓組件715、時序組件720、非揮發性操作器725、命令組件730、揮發性操作器735、感測組件740、儲存組件745及電壓組件750。此等模組之各者可經由一或多個匯流排(例如，匯流排710)彼此直接或間接通信。

偏壓組件715可基於感測邏輯狀態而將第一鐵電記憶體胞之一第一數位線偏壓至一第一電壓。在一些情況中，偏壓組件715可基於感測邏輯狀態而將第一鐵電記憶體胞之第一數位線偏壓至不同於該第一電壓之一第二電壓。在一些情況中，該第一電壓大於該第二電壓。

時序組件720可與感測組件電子通信。在一些情況中，時序組件720可在一第一時間將與非揮發性操作模式或揮發性操作模式相關聯之一時序信號提供至感測組件。

非揮發性操作器725可基於第二命令以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞且在以揮發性模式操作該鐵電記憶體胞時以該非揮發性模式操作該記憶體陣列之一第二鐵電記憶體胞。在一些情況中，非揮發性操作器725可在儲存之後至少部分基於起始第二命令而以非揮發性模式操作鐵電記憶體胞且基於儲存邏輯狀態而以一非揮發性模式操作第一鐵電記憶體胞。

命令組件730可在以非揮發性模式操作鐵電記憶體胞時起始一第一命令，在以揮發性模式操作鐵電記憶體胞時起始一第二命令，且基於判定操作模式而起始對記憶體陣列之第一部分之一再新命令。

揮發性操作器735可至少部分基於第一命令而以一揮發性模式操作鐵電記憶體胞且在以揮發性模式操作該鐵電記憶體胞時以揮發性模式操作記憶體陣列之一第二鐵電記憶體胞。揮發性操作器735可在儲存之後以一揮發性模式操作鐵電記憶體胞且至少部分基於儲存邏輯狀態而以一揮發性模式操作第一鐵電記憶體胞。

感測組件740可至少部分基於第一命令而感測鐵電記憶體胞之一第一邏輯狀態，至少部分基於第二命令而感測鐵電記憶體胞之一第二邏輯狀態，至少部分基於命令而感測儲存於第一鐵電記憶體胞中之一邏輯狀態，且可與第一鐵電記憶體胞電子通信。

儲存組件745可將經感測之第一邏輯狀態儲存於與鐵電記憶體胞相關聯之一儲存組件中且基於感測將邏輯狀態儲存於記憶體陣列之一感測組件中。

電壓組件750可至少部分基於記憶體陣列之一第一部分以非揮發性模式操作而施加一第一參考電壓至鐵電記憶體胞。在一些情況中，電壓組件750可至少部分基於以揮發性模式操作鐵電記憶體胞而按第一參考電壓對與鐵電記憶體胞相關聯之一數位線預充電。在其他實例中，電壓組件750可至少部分基於記憶體陣列之第一部分以揮發性模式操作而施加不同於鐵電記憶體胞之第一參考電壓之一第二參考電壓。電壓組件750可與感測組件電子通信且在一第一時間將與非揮發性操作模式或揮發性操作模式相關聯之一參考電壓提供至感測組件。

圖8展示根據本發明之各個實例之支援雙模式鐵電記憶體胞之操作之一記憶體陣列805的一方塊圖800。記憶體陣列805可被稱為一電子記憶體設備，且可為如參考圖1所描述之一記憶體陣列100之一組件之一實例。

記憶體陣列805可包含一或多個鐵電記憶體胞810、一記憶體控制器815、一字線820、一位元線825、一參考組件830、一感測組件835、一數位線840及一鎖存器845。此等組件可互相電子通信且可執行本文中所描述之功能之一或多者。在一些情況中，記憶體控制器815可包含偏壓組件850及時序組件855。

記憶體控制器815可與字線820、數位線840、感測組件835及位元線825(其等可為參考圖1及圖2所描述之字線110、數位線115、感測組件125及板線210之實例)電子通信。記憶體陣列805亦可包含參考組件830及鎖存器845。記憶體陣列805之組件可彼此電子通信且可執行參考圖1至圖7所描述之功能之實例。在一些情況中，參考組件830、感測組件835及鎖存器845可為記憶體控制器815之組件。

在一些實例中，數位線840與感測組件835及鐵電記憶體胞810之一鐵電電容器電子通信。一鐵電記憶體胞810可用一邏輯狀態(例如，一第一或第二邏輯狀態)寫入。字線820可與記憶體控制器815及鐵電記憶體胞810之一選擇組件電子通信。位元線825可與記憶體控制器815及鐵電記憶體胞810之鐵電電容器之一板電子通信。感測組件835可與記憶體控制器815、數位線840、鎖存器845及參考線860電子通信。參考組件830可與記憶體控制器815及參考線860電子通信。感測控制線865可與感測組件835及記憶體控制器815電子通信。除了上文未列出之組件外，此等組件亦可經由其他組件、連接件或匯流排與記憶體陣列805內部及外部兩者之其他組件電子通信。

記憶體控制器815可經組態以藉由施加電壓至字線820、位元線825及/或數位線840而啟動該等各種節點。例如，偏壓組件850可經組態以施加一電壓以操作鐵電記憶體胞810以讀取或寫入鐵電記憶體胞810，如上文所描述。在一些情況中，記憶體控制器815可包含如參考圖1所描述之一列解碼器、行解碼器或兩者。此可使記憶體控制器815能夠存取一或多個記憶體胞810。偏壓組件850亦可提供電壓電位至參考組件830以產生用於感測組件835之一參考信號。此外，偏壓組件850可提供用於感測組件835之操作之電壓電位。

在一些情況中，記憶體控制器815可使用時序組件855執行其操作。例如，時序組件855可控制各種字線選擇或板偏壓之時序，包含用於執行本文中所論述之記憶體功能(諸如讀取及寫入)之切換及電壓施加之時序。在一些情況中，時序組件855可控制偏壓組件850之操作。

參考組件830可包含用以產生用於感測組件835之一參考信號之各種組件。參考組件830可包含經組態以產生一參考信號之電路。在一些情況中，參考組件830可使用其他鐵電記憶體胞810實施。感測組件835可比較(透過數位線840)來自鐵電記憶體胞810之一信號與來自參考組件830之一參考信號。在判定邏輯狀態之後，感測組件接著可將輸出儲存於鎖存器845中，在鎖存器845中可根據一電子裝置(記憶體陣列805係其之一部分)之操作使用該輸出。感測組件835可包含與鎖存器及鐵電記憶體胞電子通信之一感測放大器。

記憶體控制器815及/或其各種子組件中之至少一些子組件可實施於硬體、藉由一處理器執行之軟體、韌體或其等之任何組合中。若實施於藉由一處理器執行之軟體中，則記憶體控制器815及/或其各種子組件中之至少一些子組件之功能可藉由一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件，或經設計以執行本發明中所描述之功能之其等之任何組合而執行。記憶體控制器815及/或其各種子組件中之至少一些子組件可實體定位於各種位置處，包含經分佈使得功能之部分藉由一或多個實體裝置實施於不同實體位置處。在一些實例中，記憶體控制器815及/或其各種子組件中之至少一些子組件可為根據本發明之各個實例之一分離及相異組件。在其他實例中，記憶體控制器815及/或其各種子組件中之至少一些子組件可與一或多個其他硬體組件組合，該等硬體組件包含(但不限於)：一I/O組件、一收發器、一網路伺服器、另一運算裝置、本發明中所描述之一或多個其他組件，或根據本發明之各個實例之其等之一組合。

記憶體控制器815可：以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞；在以非揮發性模式操作該鐵電記憶體胞時起始一第一命令；及基於該第一命令以一揮發性模式操作該鐵電記憶體胞。記憶體控制器815亦可：在以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞時起始一第一命令；基於該第一命令感測該鐵電記憶體胞之一第一邏輯狀態；將該經感測之第一邏輯狀態儲存於與該鐵電記憶體胞相關聯之一儲存組件中；及在該儲存之後以一揮發性模式操作該鐵電記憶體胞。記憶體控制器815亦可：基於命令感測儲存於第一鐵電記憶體胞中之一邏輯狀態；基於該感測將該邏輯狀態儲存於記憶體陣列之一感測組件中；及基於儲存該邏輯狀態而以一揮發性模式操作第一鐵電記憶體胞。記憶體控制器815亦可：基於命令感測儲存於第一鐵電記憶體胞中之一邏輯狀態；基於該感測將該邏輯狀態儲存於記憶體陣列之一感測組件中；及基於儲存該邏輯狀態而以一非揮發性模式操作第一鐵電記憶體胞。在一些情況中，一第一鐵電記憶體胞可為一記憶體陣列之一第一部分。在一些情況中，一電晶體可耦合至該第一鐵電記憶體胞。在一些情況中，一控制器可與該電晶體及一感測組件電子通信，其中該控制器經組態以在第一鐵電記憶體胞處於一非揮發性模式中時起始對第一鐵電記憶體胞之一命令。在一些情況中，一第一鐵電記憶體胞可在一記憶體陣列之一第一部分中。在一些情況中，一電晶體可耦合至該第一鐵電記憶體胞。在一些情況中，一控制器可與該電晶體及一感測組件電子通信，其中該控制器經組態以在第一鐵電記憶體胞處於一揮發性模式中時起始對第一鐵電記憶體胞之一命令。

圖9展示根據本發明之各個實例之包含支援雙模式鐵電記憶體胞之操作之一裝置905之一系統900的一圖式。裝置905可為如上文(例如)參考圖1所描述之記憶體陣列100之組件之一實例或包含記憶體陣列100之組件。裝置905可包含用於雙向語音及資料通信之組件，該等組件包含用於傳輸及接收通信之組件，包含記憶體控制器915、記憶體胞920、基本輸入/輸出系統(BIOS)組件925、處理器930、I/O控制器935及周邊組件940。此等組件可經由一或多個匯流排(例如，匯流排910)電子通信。

記憶體控制器915可操作一或多個記憶體胞，如本文中所描述。明確言之，記憶體控制器915可經組態以支援雙模式鐵電記憶體胞之操作。在一些情況中，記憶體控制器915可包含如參考圖1所描述之一列解碼器、行解碼器或兩者(未展示)。

記憶體胞920可儲存資訊(即，呈一邏輯狀態之形式)，如本文中所描述。

BIOS組件925係包含操作為韌體之BIOS之一軟體組件，其可初始化及運行各種硬體組件。BIOS組件925亦可管理一處理器與各種其他組件(例如，周邊組件、輸入/輸出控制組件)之間的資料流。BIOS組件925可包含儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。

處理器930可包含一智慧硬體裝置(例如，一通用處理器、一DSP、一中央處理胞(CPU)、一微控制器、一ASIC、一FPGA、一可程式化邏輯裝置、一離散閘或電晶體邏輯組件、一離散硬體組件或其等之任何組合)。在一些情況中，處理器930可經組態以使用一記憶體控制器操作一記憶體陣列。在其他情況中，一記憶體控制器可整合至處理器930中。處理器930可經組態以執行儲存於一記憶體中之電腦可讀指令以執行各種功能(例如，支援雙模式鐵電記憶體胞之操作之功能或任務)。

I/O控制器935可管理用於裝置905之輸入及輸出信號。I/O控制器935亦可管理未整合至裝置905中之週邊設備。在一些情況中，I/O控制器935可表示至一外部週邊設備之一實體連接件或埠。在一些情況中，I/O控制器935可利用一作業系統，諸如iOS®、ANDROID®、MS-DOS®、MS-WINDOWS®、OS/2®、UNIX®、LINUX®或另一已知作業系統。在其他情況中，I/O控制器935可表示一數據機、一鍵盤、一滑鼠、一觸控螢幕或一類似裝置或與其等互動。在一些情況中，I/O控制器935可實施為一處理器之部分。在一些情況中，一使用者可經由I/O控制器935或經由藉由I/O控制器935控制之硬體組件與裝置905互動。

周邊組件940可包含任何輸入或輸出裝置，或用於此等裝置之一介面。實例可包含：磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列或並行埠或周邊卡插槽(諸如周邊組件互連件(PCI)或加速圖形埠(AGP)插槽)。

輸入945可表示在裝置905外部之提供輸入至裝置905或其組件之一裝置或信號。此可包含一使用者介面或與其他裝置或其他裝置之間之介面。在一些情況中，輸入945可為經由(若干)周邊組件940與裝置905介接之一週邊設備或可藉由輸入/輸出控制組件935管理。

輸出950可表示在裝置905外部之經組態以自裝置905或其組件之任一者接收輸出之一裝置或信號。輸出950之實例可包含一顯示器、音訊揚聲器、一印刷裝置、另一處理器或印刷電路板等。在一些情況中，輸出950可為經由(若干)周邊組件940與裝置905介接之一週邊設備或可藉由輸入/輸出控制組件935管理。在一些情況中，一電池供電系統可經關斷且在非揮發性模式中自動儲存資料。在一些實例中，一電池供電系統可經接通且在揮發性模式中自動儲存資料。

圖10展示繪示根據本發明之各個實例之用於雙模式鐵電記憶體胞之操作之一方法1000的一流程圖。方法1000之操作可藉由如本文中所描述之一記憶體陣列100或其組件實施。例如，方法1000之操作可藉由如參考圖7至圖9所描述之一記憶體控制器執行。在一些實例中，一記憶體陣列100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體陣列100可使用專用硬體執行下文所描述之功能之實例。

在方塊1005處，記憶體陣列100可以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞。方塊1005之操作可根據參考圖2至圖5所描述之方法來執行。方法1000可進一步包含在一非揮發性模式中寫入資料、在一非揮發性模式中讀取資料及在一非揮發性模式中再新資料，以及在一非揮發性模式中之其他操作。在某些實例中，方塊1005之操作之實例可藉由如參考圖7至圖9所描述之一非揮發性操作器來執行。

在方塊1010處，記憶體陣列100可在以非揮發性模式操作鐵電記憶體胞時起始一第一命令。方塊1010之操作可根據參考圖2至圖5所描述之方法來執行。在一些實例中，起始該第一命令包含選擇包括記憶體胞之記憶體陣列之一第一部分。在一些實例中，方法1000可進一步包含在一非揮發性模式中讀取資料及在一揮發性模式中寫入資料。在某些實例中，方塊1010之操作之實例可藉由如參考圖7至圖9所描述之一命令組件來執行。

在方塊1015處，記憶體陣列100可至少部分基於第一命令而以一揮發性模式操作鐵電記憶體胞。方塊1015之操作可根據參考圖2至圖5所描述之方法來執行。方法1000可進一步包含在一揮發性模式中寫入資料、在一揮發性模式中讀取資料及在一揮發性模式中再新資料，以及在一揮發性模式中之其他操作。在一些實例中，以一揮發性模式操作記憶體胞可包含操作記憶體陣列之一第二部分中之一第二記憶體胞，此不同於以非揮發性模式操作記憶體陣列之第一部分中之第一記憶體胞。在某些實例中，方塊1015之操作之實例可藉由如參考圖7至圖9所描述之一揮發性操作器來執行。

圖11展示繪示根據本發明之各個實例之用於雙模式鐵電記憶體胞之操作之一方法1100的一流程圖。方法1100之操作可藉由如本文中所描述之一記憶體陣列100或其組件實施。例如，方法1100之操作可藉由如參考圖7至圖9所描述之一記憶體控制器來執行。在一些實例中，一記憶體陣列100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體陣列100可使用專用硬體執行下文所描述之功能之實例。

在方塊1105處，記憶體陣列100可以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞時起始一第一命令。方塊1105之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1105之操作之實例可藉由如參考圖7至圖9所描述之一命令組件來執行。

在方塊1110處，記憶體陣列100可至少部分基於第一命令而感測鐵電記憶體胞之一第一邏輯狀態。方塊1110之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1110之操作之實例可藉由如參考圖7至圖9所描述之一感測組件來執行。

在方塊1115處，記憶體陣列100可將經感測之第一邏輯狀態儲存於與鐵電記憶體胞相關聯之一儲存組件中。方塊1115之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1115之操作之實例可藉由如參考圖6至圖9所描述之一儲存組件來執行。

在方塊1120處，記憶體陣列100可在儲存之後以一揮發性模式操作鐵電記憶體胞。方塊1120之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1120之操作之實例可藉由如參考圖7至圖9所描述之一揮發性操作器來執行。

圖12展示繪示根據本發明之各個實例之用於雙模式鐵電記憶體胞之操作之一方法1200的一流程圖。方法1200之操作可藉由如本文中所描述之一記憶體陣列100或其組件實施。例如，方法1200之操作可藉由如參考圖7至圖9所描述之一記憶體控制器來執行。在一些實例中，一記憶體陣列100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體陣列100可使用專用硬體執行下文所描述之功能之實例。

在方塊1205處，記憶體陣列100可在第一鐵電記憶體胞處於非揮發性模式中時起始對第一鐵電記憶體胞之一命令。方塊1205之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1205之操作之實例可藉由如參考圖7至圖9所描述之一命令組件來執行。

在方塊1210處，記憶體陣列100可至少部分基於命令感測儲存於第一鐵電記憶體胞中之一邏輯狀態。方塊1210之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1210之操作之實例可藉由如參考圖7至圖9所描述之一感測組件來執行。

在方塊1215處，記憶體陣列100可至少部分基於感測而將邏輯狀態儲存於記憶體陣列之一感測組件中。方塊1215之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1215之操作之實例可藉由如參考圖7至圖9所描述之一儲存組件來執行。

在方塊1220處，記憶體陣列100可至少部分基於儲存邏輯狀態而以一揮發性模式操作第一鐵電記憶體胞。方塊1220之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1220之操作之實例可藉由如參考圖7至圖9所描述之一揮發性操作器來執行。

圖13展示繪示根據本發明之各個實例之用於雙模式鐵電記憶體胞之操作之一方法1300的一流程圖。方法1300之操作可藉由如本文中所描述之一記憶體陣列100或其組件實施。例如，方法1300之操作可藉由如參考圖7至圖9所描述之一記憶體控制器來執行。在一些實例中，一記憶體陣列100可執行一組程式碼以控制裝置之功能元件來執行下文所描述之功能。此外或替代性地，記憶體陣列100可使用專用硬體執行下文所描述之功能之實例。

在方塊1305處，記憶體陣列100可在第一鐵電記憶體胞處於揮發性模式中時起始對第一鐵電記憶體胞之一命令。方塊1305之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1305之操作之實例可藉由如參考圖7至圖9所描述之一命令組件來執行。

在方塊1310處，記憶體陣列100可至少部分基於命令而感測儲存於第一鐵電記憶體胞中之一邏輯狀態。方塊1310之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1310之操作之實例可藉由如參考圖7至圖9所描述之一感測組件來執行。

在方塊1315處，記憶體陣列100可至少部分基於感測而將邏輯狀態儲存於記憶體陣列之一感測組件中。方塊1315之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1315之操作之實例可藉由如參考圖7至圖9所描述之一儲存組件來執行。

在方塊1320處，記憶體陣列100可至少部分基於儲存邏輯狀態而以一非揮發性模式操作第一鐵電記憶體胞。方塊1320之操作可根據參考圖2至圖5所描述之方法來執行。在某些實例中，方塊1320之操作之實例可藉由如參考圖6至圖9所描述之一非揮發性操作器來執行。

應注意，上文所描述之方法描述可能實施方案，且操作及步驟可經重新配置或以其他方式修改且其他實施方案係可行的。此外，可組合來自方法之兩者或兩者以上之實例。方法1300可進一步包含在一非揮發性模式中寫入資料、在一非揮發性模式中讀取資料及在一非揮發性模式中再新資料，以及在一非揮發性模式中之其他操作。在一些情況中，方法1300可包含在一揮發性模式中寫入資料、在一揮發性模式中讀取資料及在一揮發性模式中再新資料，以及在一揮發性模式中之其他操作。

本文中所描述之資訊及信號可使用各種不同科技及技術之任一者來表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等任何組合來表示。一些圖式可將信號繪示為單一信號；然而，一般技術者將理解，該信號可表示一信號匯流排，其中該匯流排可具有各種位元寬度。

如本文中所使用，術語「虛擬接地」係指保持於近似零伏特(0V)之一電壓但不直接與接地連接的一電路之一節點。據此，一虛擬接地之電壓可暫時波動且在穩定狀態下返回至近似0V。一虛擬接地可使用各種電子電路元件(諸如由運算放大器及電阻器組成之一分壓器)來實施。其他實施方案亦係可行的。「虛擬接地」或「經虛接接地」意謂連接至近似0V。

術語「電子通信」及「耦合」係指支援組件之間的電子流之組件之間的關係。此可包含組件之間的一直接連接或可包含中間組件。彼此電子通信或耦合之組件可主動交換電子或信號(例如，在一通電電路中)或可不主動交換電子或信號(例如，在一斷電電路中)，但可經組態且可操作以在通電至一電路時交換電子或信號。例如，經由一開關(例如，一電晶體)實體連接之兩個組件電子通信或可耦合，而無關於該開關之狀態(即，斷開或閉合)。

如本文中所使用，術語「實質上」意謂修飾特徵(例如，由術語實質上修飾之一動詞或形容詞)無需係絕對的，但足夠接近以便達成特徵之優點。

如本文中所使用，術語「電極」可係指一電導體，且在一些情況中，可用作至一記憶體陣列之一記憶體胞或其他組件之一電接觸件。一電極可包含在記憶體陣列100之元件或組件之間提供一導電路徑之一跡線、電線、導線、導電層或類似者。

術語「隔離」係指其中電子目前無法在其等之間流動之組件之間的一關係；若組件之間存在一開路，則其等彼此隔離。例如，當一開關斷開時，藉由該開關實體連接之兩個組件可彼此隔離。

如本文中所使用，術語「短接」係指組件之間的關係，其中經由啟動兩個討論中之組件之間的單一中間組件而在組件之間建立一導電路徑。例如，當兩個組件之間的一開關閉合時，短接至一第二組件之一第一組件可與該第二組件交換電子。因此，短接可為使電荷能夠在電子通信之組件(或線)之間流動的一動態操作。

本文中所論述之裝置(包含記憶體陣列100)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)，或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於：磷、硼或砷)摻雜來控制基板或基板子區域之導電性。摻雜可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜方法而執行。

本文中所論述之一或若干電晶體可表示一場效電晶體(FET)且包括三端子裝置，包含一源極、汲極及閘極。該等端子可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區域。源極及汲極可藉由一輕度摻雜半導體區域或通道而分離。若通道係n型(即，多數載子係電子)，則FET可稱為n型FET。若通道係p型(即，多數載子係電洞)，則FET可稱為p型FET。通道可由一絕緣閘極氧化物封蓋。可藉由將一電壓施加於閘極而控制通道導電率。例如，分別將一正電壓或負電壓施加於一n型FET或一p型FET可導致通道變為導電。當將大於或等於一電晶體之臨限電壓之一電壓施加於電晶體閘極時，該電晶體可「接通」或「啟動」。當將小於該電晶體之臨限電壓之一電壓施加於電晶體閘極時，該電晶體可「關斷」或「撤銷啟動」。

本文中所闡述之描述結合隨附圖式描述實例性組態且不表示可實施或可在發明申請專利範圍之範疇內之所有實例。本文中所使用之術語「例示性」意謂「用作一實例、例項或圖解」，而非「較佳」或「優於其他實例」。詳細描述包含用於提供對所描述技術之理解的目的之具體細節。然而，此等技術可在無此等具體細節之情況下實踐。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。

在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。

可使用各種不同科技及技術之任一者來表示本文描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片。

可使用經設計以執行本文中描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合而實施或執行結合本文之揭示內容描述之各種闡釋性方塊及模組。一通用處理器可係一微處理器，但在替代例中，處理器可係任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如，一數位信號處理器(DSP)及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。

可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。舉例而言，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任意者之組合來實施上文描述之功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。再者，如本文中所使用，包含在發明申請專利範圍中，如一物項清單(舉例而言，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包含清單，使得(舉例而言)A、B或C之至少一者之一清單意指A或B或C或AB或AC或BC或ABC(即，A及B 及C)。再者，如本文中使用，片語「基於」不應解釋為對一條件閉集之一參考。例如，在不脫離本發明之範疇的情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中使用，片語「基於」應按相同於片語「至少部分基於」之方式來解釋。

電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式自一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可藉由一通用或專用電腦存取之任何可用媒體。藉由實例但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD)ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於攜載或儲存呈指令或資料結構形式之所要程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。再者，任何連接適當地稱為一電腦可讀媒體。例如，若使用一同軸電纜、光纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技自一網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中使用，磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟碟及藍光光碟，其中磁碟通常磁性地重現資料，而光碟使用雷射光學地重現資料。上文之組合亦包含於電腦可讀媒體之範疇內。

提供本文中之描述以使熟習此項技術者能夠製成或使用本發明。熟習此項技術者將容易明白本發明之各種修改，且本文中定義之通用原理可應用於其他變動而不背離本發明之範疇。因此，本發明不限於本文中描述之實例及設計，而應符合與本文中揭示之原則及新穎特徵一致之最廣範疇。

描述一種操作一記憶體陣列之方法。該方法可包含：以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞；在以該非揮發性模式操作該鐵電記憶體胞時起始一第一命令；及至少部分基於該第一命令以一揮發性模式操作該鐵電記憶體胞。

描述一種用於操作一記憶體陣列之一設備。該設備可包含：用於以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞之構件；用於在以該非揮發性模式操作該鐵電記憶體胞時起始一第一命令之構件；及用於至少部分基於該第一命令以一揮發性模式操作該鐵電記憶體胞之構件。

描述用於操作一記憶體陣列之另一設備。該設備可包含一記憶體胞及與該記憶體胞電子通信之一記憶體控制器，其中該記憶體控制器可操作以：以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞；在以該非揮發性模式操作該鐵電記憶體胞時起始一第一命令；及至少部分基於該第一命令以一揮發性模式操作該鐵電記憶體胞。在上文所描述之方法及設備之一些實例中，起始第一命令包括：選擇記憶體陣列之一第一部分。

上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於第一命令感測鐵電記憶體胞之一第一邏輯狀態之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於將該經感測之第一邏輯狀態儲存於與鐵電記憶體胞相關聯之一儲存組件中之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於在以揮發性模式操作鐵電記憶體胞時起始一第二命令之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於該第二命令以非揮發性模式操作鐵電記憶體胞之程序、特徵、構件或指令。在上文所描述之方法及設備之一些實例中，起始第二命令包括：取消選擇記憶體陣列之一第一部分。

上文所描述之方法及設備之一些實例可進一步包含用於在以揮發性模式操作鐵電記憶體胞時以非揮發性模式操作記憶體陣列之一第二鐵電記憶體胞之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於在以揮發性模式操作鐵電記憶體胞時以揮發性模式操作記憶體陣列之一第二鐵電記憶體胞之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於在一第一時間判定鐵電記憶體胞是否可處於非揮發性模式或揮發性模式中之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於在該第一時間判定記憶體陣列之一第二鐵電記憶體胞是否可處於非揮發性模式或揮發性模式中之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於判定第二鐵電記憶體胞是否可處於非揮發性模式或揮發性模式中而調整第二鐵電記憶體胞之一操作模式之程序、特徵、構件或指令。

描述一種設備，該設備可包含：用於以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞之構件；用於在以該非揮發性模式操作該鐵電記憶體胞時起始一第一命令之構件；及用於至少部分基於該第一命令以一揮發性模式操作鐵電記憶體胞之構件。一些實例可進一步包含用於至少部分基於該第一命令感測該鐵電記憶體胞之一第一邏輯狀態之構件。一些實例可進一步包含用於將該經感測之第一邏輯狀態儲存於與鐵電記憶體胞相關聯之一儲存組件中之構件。

一些實例可進一步包含用於在以揮發性模式操作鐵電記憶體胞時起始一第二命令之構件。一些實例可進一步包含用於至少部分基於該第二命令以非揮發性模式操作鐵電記憶體胞之構件。一些實例可進一步包含用於在以揮發性模式操作鐵電記憶體胞時以非揮發性模式操作記憶體陣列之一第二鐵電記憶體胞之構件。一些實例可進一步包含用於以揮發性模式操作鐵電記憶體胞時以揮發性模式操作記憶體陣列之一第二鐵電記憶體胞之構件。

一些實例可進一步包含用於在一第一時間判定鐵電記憶體胞是否處於非揮發性模式或揮發性模式中之構件。一些實例可進一步包含用於在該第一時間判定記憶體陣列之一第二鐵電記憶體胞是否處於非揮發性模式或揮發性模式中之構件。一些實例可進一步包含用於至少部分基於判定該第二鐵電記憶體胞處於非揮發性模式或揮發性模式中而調整第二鐵電記憶體胞之一操作模式之構件。

描述一種操作一記憶體陣列之方法。該方法可包含：在以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞時起始一第一命令；至少部分基於該第一命令感測該鐵電記憶體胞之一第一邏輯狀態；將該經感測之第一邏輯狀態儲存於與該鐵電記憶體胞相關聯之一儲存組件中；及在該儲存之後以一揮發性模式操作該鐵電記憶體胞。

描述一種用於操作一記憶體陣列之設備。該設備可包含：用於在以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞時起始一第一命令之構件；用於至少部分基於該第一命令感測該鐵電記憶體胞之一第一邏輯狀態之構件；用於將該經感測之第一邏輯狀態儲存於與該鐵電記憶體胞相關聯之一儲存組件中之構件；及用於在該儲存之後以一揮發性模式操作該鐵電記憶體胞之構件。

描述用於操作一記憶體陣列之另一設備。該設備可包含一記憶體胞及與該記憶體胞電子通信之一記憶體控制器，其中該記憶體控制器可操作以：在以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞時起始一第一命令；至少部分基於該第一命令感測該鐵電記憶體胞之一第一邏輯狀態；將該經感測之第一邏輯狀態儲存於與該鐵電記憶體胞相關聯之一儲存組件中；及在該儲存之後以一揮發性模式操作該鐵電記憶體胞。

上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於命令判定第一鐵電記憶體胞之一操作模式之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於判定該操作模式而起始對記憶體陣列之第一部分之一再新命令之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於在以揮發性模式操作第一鐵電記憶體胞時以非揮發性模式操作記憶體陣列之一第二部分中之一第二鐵電記憶體胞之程序、特徵、構件或指令，記憶體陣列之該第二部分不同於記憶體陣列之第一部分。

上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於以揮發性模式操作第一鐵電記憶體胞而按一第二參考電壓對與第一鐵電記憶體胞相關聯之一數位線預充電之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於在以揮發性模式操作鐵電記憶體胞時起始一第二命令之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於該第二命令感測鐵電記憶體胞之一第二邏輯狀態之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於將該經感測之第二邏輯狀態寫入至鐵電記憶體胞之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於在儲存之後至少部分基於起始第二命令而以非揮發性模式操作鐵電記憶體胞之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於記憶體陣列之一第一部分以非揮發性模式操作而施加一第一參考電壓至鐵電記憶體胞之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於記憶體陣列之第一部分以揮發性模式操作而施加不同於鐵電記憶體胞之第一參考電壓之一第二參考電壓之程序、特徵、構件或指令。

上文所描述之方法及設備之一些實例可進一步包含用於基於一鐵電記憶體裝置之一電力位準自動發生起始第一命令之程序、特徵、構件或指令。在一些實例中，該電力位準可指示裝置被通電。在其他實例中，該電力位準可指示裝置被斷電。

描述一種設備。該設備可包含：用於在以一非揮發性模式操作一記憶體陣列之一鐵電記憶體胞時起始一第一命令之構件；用於至少部分基於該第一命令感測該鐵電記憶體胞之一第一邏輯狀態之構件；用於將該經感測之第一邏輯狀態儲存於與該鐵電記憶體胞相關聯之一儲存組件中之構件；及用於在該儲存之後以一揮發性模式操作該鐵電記憶體胞之構件。一些實例可進一步包含用於在以該揮發性模式操作該鐵電記憶體胞時起始一第二命令之構件。一些實例可進一步包含用於至少部分基於該第二命令感測該鐵電記憶體胞之一第二邏輯狀態之構件。一些實例可進一步包含用於將該經感測之第二邏輯狀態寫入至該鐵電記憶體胞之構件。

一些實例可進一步包含用於在儲存之後至少部分基於起始第二命令而以非揮發性模式操作鐵電記憶體胞之構件。一些實例可進一步包含用於至少部分基於記憶體陣列之一第一部分以非揮發性模式操作而施加一第一參考電壓至鐵電記憶體胞之構件。一些實例可進一步包含用於至少部分基於以揮發性模式操作鐵電記憶體胞而按一第二參考電壓對與鐵電記憶體胞相關聯之一數位線預充電之構件。一些實例可進一步包含用於至少部分基於記憶體陣列之第一部分以揮發性模式操作而施加不同於鐵電記憶體胞之第一參考電壓之一第二參考電壓之構件。

描述一種操作一記憶體陣列之方法。該方法可包含：在第一鐵電記憶體胞處於一揮發性模式中時起始對第一鐵電記憶體胞之一命令；至少部分基於該命令而感測儲存於第一鐵電記憶體胞中之一邏輯狀態；至少部分基於該感測而將該邏輯狀態儲存於記憶體陣列之一感測組件中；及至少部分基於儲存該邏輯狀態而以一非揮發性模式操作第一鐵電記憶體胞。

描述一種用於操作一記憶體陣列之設備。該設備可包含：用於在第一鐵電記憶體胞處於一揮發性模式中時起始對第一鐵電記憶體胞之一命令之構件；用於至少部分基於該命令而感測儲存於第一鐵電記憶體胞中之一邏輯狀態之構件；用於至少部分基於該感測而將該邏輯狀態儲存於記憶體陣列之一感測組件中之構件；及用於至少部分基於儲存該邏輯狀態而以一非揮發性模式操作第一鐵電記憶體胞之構件。

描述用於操作一記憶體陣列之另一設備。該設備可包含一記憶體胞及與該記憶體胞電子通信之一記憶體控制器，其中該記憶體控制器可操作以：在第一鐵電記憶體胞處於一揮發性模式中時起始對第一鐵電記憶體胞之一命令；至少部分基於該命令而感測儲存於第一鐵電記憶體胞中之一邏輯狀態；至少部分基於該感測而將該邏輯狀態儲存於記憶體陣列之一感測組件中；及至少部分基於儲存該邏輯狀態而以一非揮發性模式操作第一鐵電記憶體胞。

上文所描述之方法及設備之一些實例可進一步包含用於在以非揮發性模式操作第一鐵電記憶體胞時以揮發性模式操作記憶體陣列之一第二部分中之一第二鐵電記憶體胞之程序、特徵、構件或指令，記憶體陣列之第二部分不同於記憶體陣列之第一部分。

上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於感測邏輯狀態而將第一鐵電記憶體胞之一第一數位線偏壓至一第一電壓之程序、特徵、構件或指令。上文所描述之方法及設備之一些實例可進一步包含用於至少部分基於感測邏輯狀態而將第一鐵電記憶體胞之第一數位線偏壓至不同於該第一電壓之一第二電壓之程序、特徵、構件或指令。在上文所描述之方法及設備之一些實例中，該第一電壓可大於該第二電壓。

在一項實施例中，一記憶體陣列可包含：一第一鐵電記憶體胞，其經組態以依一揮發性操作模式及一非揮發性操作模式操作，該第一鐵電記憶體胞在一記憶體陣列之一第一部分中；一電晶體，其耦合至該第一鐵電記憶體胞；一感測組件，其與該第一鐵電記憶體胞電子通信；及一開關，其與該第一鐵電記憶體胞電子通信，該開關經組態以選擇與該非揮發性操作模式相關聯之一第一胞板或與該揮發性操作模式相關聯之一第二胞板。

描述一種操作一記憶體陣列之方法。該方法可包含：形成經組態以依一揮發性操作模式及一非揮發性操作模式操作之一第一鐵電記憶體胞，該第一鐵電記憶體胞在一記憶體陣列之一第一部分中；形成耦合至該第一鐵電記憶體胞之一電晶體；形成與該第一鐵電記憶體胞電子通信之一感測組件；及形成與該第一鐵電記憶體胞電子通信之一開關，該開關經組態以選擇與該非揮發性操作模式相關聯之一第一胞板或與該揮發性操作模式相關聯之一第二胞板。

上文所描述之記憶體陣列之一些實例亦可包含與感測組件電子通信之一時序組件，該時序組件用以在一第一時間將與非揮發性操作模式或揮發性操作模式相關聯之一時序信號提供至感測組件。上文未明確描述之一些實例亦可包含與時序組件電子通信之一第二開關，其中該時序組件使用該開關提供該時序信號。

上文所描述之記憶體陣列之一些實例亦可包含與感測組件電子通信之一電壓組件，該電壓組件用以在一第一時間將與非揮發性操作模式或揮發性操作模式相關聯之一參考電壓提供至感測組件。上文未明確描述之一些實例亦可包含與電壓組件電子通信之一第三開關，其中該電壓組件使用該開關提供該參考電壓。

上文所描述之記憶體陣列之一些實例亦可包含與第一鐵電記憶體胞及一第二鐵電記憶體胞電子通信之一字線，該字線用以選擇該第一鐵電記憶體胞及該第二鐵電記憶體胞。在上文所描述之一些實例中，第一鐵電記憶體胞及第二鐵電記憶體胞以揮發性操作模式操作。