CN109215706B - 用于存储器单元的自参考感测 - Google Patents

Abstract

描述用于存储器单元的自参考感测的方法、系统和设备。可使用特定于单元的参考值感测所述单元，所述单元具有两个晶体管，或其它开关组件，以及一个电容器，例如铁电电容器。能够经由一个存取线读取所述单元并对所述单元进行取样，且所述单元能够用以产生参考电压，并且经由另一存取线对所述单元进行取样。举例来说，单元的第一存取线能够连接到一个读取电压，而所述单元的第二存取线与电压源隔离；接着所述第二存取线能够连接到另一读取电压，而所述第一存取线与电压源隔离。相应存取线上的所得电压能够彼此进行比较，且从所述比较确定所述单元的逻辑值。

Description

用于存储器单元的自参考感测

交叉参考

本专利申请案主张Muzzetto在2017年7月5日提交的标题为“用于存储器单元的自参考感测(Self-Reference Sensing For Memory Cells)”的美国专利申请案第15/641,783号的优先权，所述美国专利申请案让渡给本受让人，其以全文引用的方式明确并入本文中。

技术领域

下文大体上涉及存储器装置，且更具体来说，涉及用于存储器单元的自参考感测方案。

背景技术

存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过程序设计存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储大于两个的状态。为存取所存储的信息，电子装置可读取或感测存储器装置中的所存储状态。为存储信息，电子装置可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、闪存存储器等。存储器装置可为易失性或非易失性。非易失性存储器(例如闪存存储器)即使在不存在外部电源的情况下仍可将数据存储很长一段时间。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。二进制存储器装置可例如包含经充电或放电电容器。然而，经充电电容器可随时间由于泄漏电流而放电，造成所存储的信息丢失。易失性存储器的某些特征可提供性能优点，例如较快速读取或写入速度，而非易失性存储器的特征例如存储数据而无需定期刷新的能力可为有利的。

FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性性质。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。然而，一些FeRAM感测方案不考虑存储器单元内的变化。这可减小存储器单元的感测操作的可靠性。

发明内容

在一个方面中，本发明提供一种方法，其包括：在存取操作的第一部分期间，将第一读取电压施加到铁电存储器单元的第一存取线；在所述存取操作的第二部分期间，将第二读取电压施加到所述铁电存储器单元的第二存取线；在所述存取操作的第三部分期间，将所述第二存取线的第一电压与所述第一存取线的第二电压进行比较，其中所述第一电压至少部分地基于所述第一读取电压的所述施加，且所述第二电压至少部分地基于所述第二读取电压的所述施加；和至少部分地基于将所述第二存取线的所述第一电压与所述第一存取线的所述第二电压进行比较，确定与所述铁电存储器单元相关联的逻辑值。

在另一方面中，本发明提供一种用于存取操作的方法，其包括：启动耦合于第一读取电压源与第一存取线之间的第一开关组件；在启动所述第一开关组件之后，感测表示第二存取线处与铁电存储器单元相关联的第一状态的值；在感测表示所述第一状态的所述值之后，启动耦合于第二读取电压源与所述第二存取线之间的第二开关组件；至少部分地基于启动所述第二开关组件，产生参考值；和确定存储于所述铁电存储器单元处的逻辑值，其中所述逻辑值至少部分地基于将表示所述铁电存储器单元的所述第一状态的所述值与所述参考值进行比较。

在另一方面中，本发明提供一种电子存储器设备，其包括：存储器单元，其包括第一晶体管、第二晶体管和铁电电容器，其中所述存储器单元经由所述第一晶体管与第一存取线电子通信且经由所述第二晶体管与第二存取线电子通信；锁存器，其经由第一开关组件与所述第一存取线电子通信，且经由第二开关组件与所述第二存取线电子通信；第一电压源，其经由第三开关组件与所述第一存取线和所述锁存器电子通信；和第二电压源，其经由第四开关组件与所述第二存取线和所述锁存器电子通信。

在另一方面中，本发明提供一种电子存储器设备，其包括：铁电存储器单元，其包括第一晶体管、第二晶体管和铁电电容器，其中所述铁电存储器单元经由所述第一晶体管与第一存取线电子通信且经由所述第二晶体管与第二存取线电子通信；和控制器，其与所述铁电存储器单元电子通信，其中所述控制器可操作以：在存取操作的第一部分期间，将第一读取电压施加到所述第一存取线；在所述存取操作的第二部分期间，将第二读取电压施加到所述第二存取线；和在所述存取操作的第三部分期间，将所述第二存取线的第一电压与所述第一存取线的第二电压进行比较，其中所述第一电压至少部分地基于所述第一读取电压，且所述第二电压至少部分地基于所述第二读取电压；和至少部分地基于将所述第一存取线的所述第一电压与所述第二存取线的所述第二电压进行比较，确定与所述铁电存储器单元相关联的逻辑值。

在另一方面中，本发明提供一种电子存储器设备，其包括：用于在存取操作的第一部分期间，将第一读取电压施加到第一存取线的构件；用于在所述存取操作的第二部分期间，将第二读取电压施加到第二存取线的构件；和用于在所述存取操作的第三部分期间，将所述第二存取线的第一电压与所述第一存取线的第二电压进行比较的构件，其中所述第一电压至少部分地基于所述第一读取电压，且所述第二电压至少部分地基于所述第二读取电压；和用于至少部分地基于将所述第一存取线的所述第一电压与所述第二存取线的所述第二电压进行比较，确定与铁电存储器单元相关联的逻辑值的构件。

附图说明

本文中的公开内容提及且包含以下各图：

图1说明根据本公开的实例支持自参考感测方案的实例存储器阵列；

图2说明根据本公开的实例的支持自参考感测方案的实例电路；

图3说明根据本公开的实例的支持自参考感测方案的单元的实例磁滞曲线；

图4说明根据本公开的实例的支持自参考感测方案的实例电路；

图5说明根据本公开的实例的支持自参考感测放大器的实例铁电存储器阵列；

图6说明根据本公开的实例的支持自参考感测放大器的包含存储器阵列的装置；和

图7-8是说明根据本公开的实例用于自参考感测方案的一种或多种方法的流程图。

具体实施方式

可通过提供特定于单元或基于所选择的存储器单元的电压参考的感测方案，实现存储器单元的增加的感测可靠性。通过首先读取特定存储器单元并且基于所述读取操作产生参考值，可获得更宽读取容限。如下文所描述，可使用特定于单元的参考值感测具有两个晶体管或其它开关组件以及一个电容器(例如铁电电容器)的单元。可读取所述单元并且经由一个存取线对所述单元取样，且所述单元可用以产生参考电压并且经由另一存取线对所述单元进行取样。举例来说，可跨越第一存取线和第二存取线施加数个电压。所述电压可导致跨越两个存取线的特定电压值。可在确定存储器单元的所存储逻辑状态时使用这些电压值。

借助于实例，存储器单元的电容器可存储表示特定逻辑状态(例如，逻辑“1”或逻辑“0”)的电荷。在产生存储器单元的读取信号时，可将读取电压提供给两个存取线中的第一个。第二存取线的电压可取决于第二存取线的寄生电容。跨越第二存取线的值接着可提供给感测放大器，以在确定特定铁电存储器单元的逻辑状态时使用，且潜在地用于后续写入操作。

随后，在产生电压参考值时，可将读取电压提供给第二存取线。跨越第一存取线和第二存取线的电压可为等效的。此电压值接着可提供给感测放大器。在接收读取信号和电压参考值两者后，感测放大器即刻能够更好地考虑铁电存储器单元内的变化。此外，提供的电压值允许感测放大器更可靠地确定铁电存储器单元的逻辑值。

下文在存储器阵列的上下文中进一步描述上文介绍的本发明的特征。接着描述支持自参考感测方案的存储器单元和阵列的电路和单元特性。参考涉及自参考感测方案的设备图、系统图和流程图进一步说明和描述本发明的这些和其它特征。

图1说明根据本公开的各种实施例的支持自参考感测方案的实例存储器阵列100。存储器阵列100也可被称作电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可为可编程的以存储两个状态，标示为逻辑“0”和逻辑“1”。在一些情况下，存储器单元105可被配置成存储大于两个逻辑状态。存储器单元105可包含存储表示可编程状态的电荷的电容器；例如带电和不带电电容器可分别表示两个逻辑状态。DRAM架构通常可使用此类设计，且采用的电容器可包含具有线性电极化特性的电介质材料。相比之下，铁电存储器单元可包含具有作为电介质材料的铁电体的电容器。铁电电容器的不同量的电荷可表示不同逻辑状态。铁电材料具有非线性极化特性；下文论述铁电体存储器单元105的一些细节和优点。

可通过启动或选择适当字线110和数字线115，对存储器单元105执行例如读取和写入的操作。字线110也可被称作存取线，且数字线115也可被称作位线。在一些实例中，可存在额外线，例如板线。字线110和数字线115都可以被称作存取线。启动或选择字线110或数字线115可包含将电压施加于相应线。字线110和数字线115由导电材料制成。举例来说，字线110和数字线115可由金属(例如钨等金属合其它导电材料等制成。

根据图1的实例，存储器单元105的每一行连接到单个字线110，且存储器单元105的每一列连接到两个数字线115。通过启动一个字线110和一个数字线115(例如，将电压施加于字线110或数字线115)，可在其交叉点处存取单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110与数字线115的交叉点可以被称作存储器单元的地址。

在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。可经由单独开关组件(例如，晶体管)连接到每一数字线115。字线110可连接到选择组件并且可控制所述选择组件。举例来说，第一选择组件(例如，参考图2描述的选择组件220)可为第一晶体管，第二选择组件(例如，参考图2描述的选择组件222)可为第二晶体管，且字线110可连接到每一晶体管的栅极。因此，单元105可以被称作两个晶体管、一个电容器单元。启动字线110产生存储器单元105的电容器与其对应的数字线115之间的电连接或闭合电路。接着可存取数字线以读取或写入存储器单元105。

可通过行解码器120和列解码器130控制存取存储器单元105。在一些实例中，行解码器120从存储器控制器140接收行地址并且基于所接收的行地址启动适当字线110。类似地，列解码器130从存储器控制器140接收列地址并且启动适当数字线115。

在存取存储器单元105后，即刻可通过感测组件125读取或感测存储器单元105，以确定存储器单元105的所存储状态。举例来说，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应的数字线115上。使铁电电容器放电可基于施加偏压或施加电压到铁电电容器。放电可致使数字线115的电压改变，感测组件125可将所述电压改变与参考电压(未示出)进行比较，以便确定存储器单元105的所存储状态。举例来说，如果数字线115具有高于参考电压的电压，那么感测组件125可确定存储器单元105中的所存储状态为逻辑“1”，且反之亦然。如本文中所描述，可从正在被感测的单元105产生参考电压。

感测组件125可包含各种晶体管或放大器以便检测和放大信号差，这可以被称作锁存。接着可通过列解码器130输出存储器单元105的所检测逻辑状态，作为输出135。感测组件125可将通过将第一电压施加到第一存取线获得的值与通过将第二电压施加到第二存取线获得的第二值进行比较。此比较可确定单元105的逻辑值，所述逻辑值基于特定于单元105的参考值。如下文参考图4所描述，感测组件125可将读取信号(例如，参考图3描述的读取信号330-a)与参考值(例如，参考图3描述的参考值335-a)进行比较，以确定单元105的逻辑状态。读取信号与参考值之间的差可与读取电压读取电压与第二读取电压之间的差有关。

感测组件125可包含各种晶体管或放大器以便检测和放大信号差，这可以被称作锁存。感测组件125还可包含一或多个节点，例如，如参考图4所描述的第一节点(例如，节点425)和第二节点(例如，节点430)。接着可通过列解码器130输出存储器单元105的所检测逻辑状态，作为输出135。

可通过启动相关字线110和数字线115，设置或写入存储器单元105。如上文所论述，启动字线110将存储器单元105的对应行电连接到其相应数字线115。通过在启动字线110的同时控制相关数字线115，可写入存储器单元105，即，逻辑值可存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据，例如输入135。可通过跨越铁电电容器施加电压，写入铁电存储器单元105。在下文更详细地论述此过程。

如本文中所描述，可数次感测存储器单元105。此类型的方案可涉及跨越至少一第一存取线和第二存取线施加数个电压。第一读取电压可施加到第一存取线，且可跨越第二存取线施加第二读取电压。施加到第一存取线的读取电压可导致跨越第二存取线的第一电压(例如，参考图3的VBlt(0))，且施加到第二存取线的读取电压可导致跨越第一存取线的第二电压(例如，参考图3的VBlc(0))。跨越第一存取线和第二存取线施加的读取电压可分别表示读取信号(例如，参考图3描述的读取信号330-a)和参考值(例如，参考图3描述的参考值335-a)。读取信号和参考值可提供给感测组件125，以供在确定单元105的逻辑状态时使用。在下文更详细地论述此过程。

在一些存储器架构中，存取存储器单元105可降级或破坏所存储的逻辑状态，且可执行重新写入或刷新操作以使原始逻辑状态返回到存储器单元105。在DRAM中，举例来说，可在感测操作期间使电容器部分或完全地放电，这会破坏所存储的逻辑状态。因此，可在感测操作之后，重新写入逻辑状态。另外，启动单个字线110可导致行中的所有存储器单元放电；因此，可需要重新写入行中的数个或所有存储器单元105。

包含DRAM的一些存储器架构除非被外部电源定期刷新，否则可能随时间丢失其存储的状态。举例来说，带电电容器可随时间由于泄漏电流而放电，造成所存储的信息丢失。这些所谓的易失性存储器装置的刷新速率可为相对高的，例如，重点DRAM阵列每秒几十个刷新操作，这可导致显著电力消耗。随着存储器阵列日益增大，增加的电力消耗可阻止存储器阵列的部署或操作(例如，电力供应、热量产生、材料限制等)，对于依赖于有限电源例如电池的移动装置来说尤为如此。如下文所论述，铁电存储器单元105可具有可引起相对于其它存储器架构的性能改进的有利性质。

如下文所论述，铁电存储器单元105可具有可引起相对于其它存储器架构的性能改进的有利性质。举例来说，因为铁电存储器单元往往较不容易受到存储的电荷降级的影响，因此采用铁电存储器单元105的存储器阵列100可需要较少或不需要刷新操作，且因此可需要较小电力进行操作。另外，使用本文中所描述的其中将数个电压施加到数个存取线以产生读取信号和参考值的感测方案可允许获得更宽读取容限。

存储器控制器140可通过各种组件例如行解码器120、列解码器130和感测组件125，控制存储器单元105的操作(例如，读取、写入、重新写入、刷新等)。存储器控制器140可产生行地址信号和列地址信号，以便启动所要字线110和数字线115。存储器控制器140还可产生和控制在存储器阵列100的操作期间使用的各种电压电位。一般来说，可调整或改变本文中所论述的所施加的电压的振幅、形状或持续时间，且所述振幅、形状或持续时间针对用于操作存储器阵列100的各种操作可为不同的。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105；例如，可在其中将所有存储器单元105或存储器单元105的群组设置成单个逻辑状态的重置操作期间，同时存取存储器阵列100的多个或所有单元。

图2说明根据本公开的各种实施例的支持自参考感测方案的实例电路200。电路200包含存储器单元105-a、字线110、数字线115和感测组件125-a，其可分别为参考图1描述的存储器单元105、字线110、数字线115和感测组件125的实例。存储器单元105-a可包含逻辑存储组件，例如电容器205，其具有第一板(其为单元板230)，以及第二板(其为单元底部215)。单元板230和单元底部215可通过定位于其间的铁电材料而电容耦合。可在不改变存储器单元105-a的操作的情况下翻转单元板230和单元底部215的定向。电路200还包含第一选择组件220、第二选择组件222。在一些情况下，可仅存在第一选择组件220和选择组件222中的一个。可分别经由数字线115-b和115-a存取单元板230和单元底部215，且感测组件125-a可将例如读取信号(例如，参考图3描述的读取信号330-a)与参考值(例如，参考图3描述的参考值335-a)进行比较。如上文所描述，可通过将电容器205充电或放电，存储各种状态。

可通过操作电路200中表示的各种元件，读取或感测电容器205的所存储状态。电容器205可与数字线115电子通信。举例来说，当第一选择组件220被撤销启动时，电容器205可与数字线115-a隔离，且当启动第一选择组件220时，电容器205可连接到数字线115-a。启动第一选择组件220和第二选择组件222可以被称作选择存储器单元105-a。在一些情况下，第一选择组件220和第二选择组件222为晶体管，并且通过将电压施加到晶体管栅极来控制其操作，其中电压幅值大于晶体管的阈值幅值。字线110-a可启动第一选择组件220或第二选择组件222，或这两者；例如，施加到字线110-a的电压施加到晶体管栅极，从而使电容器205与数字线115-b连接。

归因于电容器205的板之间的铁电材料，且如下文更详细地论述，电容器205可能不在连接到数字线115-a后即刻放电。在一个方案中，为感测铁电电容器205所存储的逻辑状态，可施加偏压于字线110-a以选择存储器单元105-a，且可将电压施加到数字线115-b。在一些情况下，数字线115-a虚拟地接地并且接着与虚拟接地隔离，这可以被称作在施加偏压于数字线115-b和字线110-a之前“浮动”。施加偏压于数字线115-b可导致跨越电容器205的电压差(例如，数字线115-b电压减数字线115-a电压)。电压差可得到电容器205上的所存储电荷的改变，其中所存储电荷的改变的幅值可取决于电容器205的初始状态，例如初始状态是存储逻辑“1”还是逻辑“0”。这可基于存储在电容器205上的电荷致使数字线115-a的电压改变。数字线115-a和115-b的操作可反向以追逐电容器205放电到数字线115-b上。如本文中所描述，可在自参考感测方案中采用以交替方式经由数字线115-a和115-b存取单元105-a。

数字线115-a的电压改变可取决于其本质电容。也就是说，随着电荷流动穿过数字线115-a，一些有限电荷可存储在数字线115-a中，且所得电压取决于本征电容。本征电容可取决于数字线115-a的物理特性，包含其尺寸。数字线115-a可连接多个存储器单元105，因此数字线115-a可具有产生不可忽略的电容(例如，数量级为皮法(pF))的长度。感测组件125-a接着可将数字线115-a的所得电压与参考值进行比较，以便确定存储器单元105-a中所存储的逻辑状态。举例来说，可通过经由数字线115-a存取存储器单元105，从数字线115-b获得参考值。可使用其它感测过程。

感测组件125-a可包含各种晶体管或放大器以检测和放大信号差，这可以被称作锁存。感测组件125-a可包含多个反相器。感测组件125-a还可包含接收数字线115-a的电压并将所述电压与参考电压进行比较的感测放大器，所述参考电压可以被称作参考值。

另外或替代地，感测组件125-a可例如将读取信号(例如，参考图3描述的读取信号330-a)与参考值(例如，参考图3描述的参考值335-a)进行比较。可基于所述比较，将感测放大器输出驱动到较高(例如，正)或较低(例如，负或接地(GND))读取电压。换句话说，读取电压可表示感测放大器摆动的最高值和最低值(例如，V_cc或GND)。举例来说，如果数字线115-a具有高于参考电压的电压，那么感测放大器输出可被驱动为正读取电压。在一些情况下，感测放大器可另外将数字线115-a驱动到读取电压。感测组件125-a接着可锁存感测放大器的输出和/或数字线115-a的电压，可用以确定存储器单元105-a中的所存储状态，例如逻辑“1”。替代地，如果数字线115-a具有低于参考电压的电压，那么感测放大器输出可被驱动为负或接地电压。感测组件125-a可类似地锁存感测放大器输出，以确定存储器单元105-a中的所存储状态，例如逻辑“0”。接着可例如通过列解码器130输出存储器单元105-a的经锁存逻辑状态，作为参考图1的输出135。

为写入存储器单元105-a，可跨越电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-b启动第一选择组件220，以便将电容器205电连接到数字线115-a。可通过控制单元板230(通过数字线115-b)和单元底部215(通过数字线115-a)的电压，跨越电容器205施加电压。为写入逻辑“0”，单元板230可取高，也就是说，正电压可施加到数字线115-b，且单元底部215可取低，例如，虚拟地接地或施加负电压到数字线115-a。执行相反过程，以写入逻辑“1”，其中单元板230取低且单元底部215取高。

图3说明针对根据本公开的各种实施例操作的铁电存储器单元具有磁滞曲线300-a和300-b的非线性电性质的实例。磁滞曲线300-a和300-b分别说明写入过程和读取过程。磁滞曲线300-a和300-b描绘随电压差V而变的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。

铁电材料表征为自发电极化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和锶铋钽酸盐(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷，且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的界面处。因为可在不存在外部施加的电场的情况下使电极化维持相对较长时间，甚至无限期地维持，所以与例如DRAM阵列中采用的电容器相比，可显著地减小电荷泄漏。这可减小对执行如上文所描述针对一些DRAM架构的刷新操作的需要。

可从电容器的单个端子的角度理解磁滞曲线300-a和300-b。借助于实例，如果铁电材料具有负极化，那么正电荷在端子处累积。同样地，如果铁电材料具有正极化，那么负电荷在端子处累积。另外，应理解，磁滞曲线300中的电压表示跨越电容器的电压差，且所述电压为定向的。举例来说，可通过施加正电压到所讨论的端子(例如，单元板230，如图2中所示)并且使第二端子(例如，单元底部215，如图2中所示)维持接地(或近似为零伏特(0V))，实现正电压。可通过以下施加负电压：使所讨论的端子维持接地并且施加正电压到第二端子，即，可施加正电压以负极化所讨论的端子。类似地，可将两个正电压、两个负电压或正电压和负电压的任何组合施加到适当的电容器端子以产生磁滞曲线300中示出的电压差。

如磁滞曲线300-a中所描绘，铁电材料可经由零电压差维持正极化，从而产生可能的电荷状态305-a。根据图3的实例，电荷状态305-a表示逻辑“0”。在一些实例中，相应电荷状态的逻辑值可反向，以适应用于操作存储器单元的其它方案。

如磁滞曲线300-b中所描绘，铁电材料可经验零电压差维持负极化，从而产生可能的电荷状态305-b。根据图3的实例，电荷状态305-b表示逻辑“1”。在一些实例中，相应电荷状态的逻辑值可反向，以适应用于操作存储器单元的其它方案。

可通过控制铁电材料的电极化，且因此通过施加电压控制电容器端子上的电荷，将逻辑“0”或“1”写入到存储器单元。举例来说，跨越电容器施加净正电压产生电荷累积直到达到电荷状态310-a。在移除电压后，电荷状态310-a即刻沿循磁滞曲线300-a描绘的路径直到其达到零电压电位处的电荷状态315-a。类似地，通过将净负电压施加到电容器，写入电荷状态320-a。在移除净负电压之后，再次施加正电压，且电荷状态320-a沿循路径直到其达到电荷状态325-a。电荷状态305-a和305-b也可被称作残余极化(Pr)值，即，在移除外部偏压(例如，电压)后保留的极化(或电荷)。电压是电荷(或极化)为零的电压。

为读取或感测铁电电容器的所存储状态，可跨越电容器施加电压。作为响应，所存储电荷Q改变，且改变的程度取决于初始电荷状态，即，最终所存储电荷(Q)取决于电荷状态305-a或305-b是否为初始存储的。可跨越如参考图2所论述的电容器施加电压。举例来说，响应于电压，电荷状态305-a可沿循特定路径。另外，举例来说，如果电荷状态305-b为初始存储的，那么其沿循特定路径。电荷状态的最终位置取决于数个因子，包含特定感测方案和电路。

如磁滞曲线300-a中所描绘，电压(例如，VBlt(0))可施加到第一存取线，从而产生电荷状态310-a。此步骤可表示产生读取信号330-a，其中电压取决于单元的逻辑状态。随后，单元可重置为零(0V)，且电荷状态从310-a传送到315-a。在达到电荷状态315-a后，即刻可将净负电压(例如，VBlc(0))施加到第二存取线，产生电荷状态320-a。此步骤可表示产生特定存储器单元的参考值335-a。接着可将电压重新施加到存储器单元，产生电荷状态325-a。此步骤可表示将逻辑值写入到单元。在操作完成(例如，在电荷状态325-a处)之后，单元的电荷状态可返回到电荷状态305-a。

类似地，如磁滞曲线300-b中所描绘，电压(例如，VBlt(1))可施加到第一存取线，从而产生电荷状态310-b。此步骤可表示产生读取信号330-b，其中所述电压取决于单元的逻辑状态。随后，单元可重置为零(0V)且电荷状态从310-b传送到315-b。在达到电荷状态315-b后，即刻可将净负电压(例如，VBlc(1))施加到第二存取线，产生电荷状态320-b。此步骤可表示产生特定存储器单元的参考值335-b。接着可将净负电压重新施加到存储器单元，从而产生电荷状态325-b。此步骤可表示将逻辑值写入到单元。在操作完成(例如，在电荷状态325-b处)之后，单元的电荷状态可返回到电荷状态305-b。

在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说，如果电容器电连接到数字线并且施加电压，那么数字线的电压可归因于其本征电容而上升。因此，在感测组件处所测量的电压可能不等于所述电压且替代地可取决于数字线的电压。磁滞曲线300-a和300-b上的最终电荷状态的位置因此可取决于数字线的电容，且可通过负载线分析来确定所述位置。因此，电容器的电压可为不同的且可取决于电容器的初始状态。举例来说，当相同电压施加到第一存取线时，电压(例如，VBlt(0)或VBlt(1))可跨越电容器205生成。类似地，举例来说，当施加相同电压到第二存取线时，电压(例如，(0)或VBlc(1))可跨越电容器205生成。

通过将读取信号与参考值进行比较，可确定电容器的初始状态。在感测组件进行比较后，即刻可确定读取信号高于或低于参考值，且可确定铁电存储器单元的所存储的逻辑值(即，逻辑“0”或“1”)。

如上文所论述，读取不使用铁电电容器的存储器单元可降级或破坏所存储的逻辑状态。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储了电荷状态305-b，那么电荷状态可在读取操作期间且在移除电压之后沿循特定路径，所述电荷状态可通过在相反的方向上沿循路径而返回到初始电荷状态305-b。

图4说明根据本公开的实例的支持自参考感测方案的实例电路400。电路400包含第一电压源415和第二电压源420，以及虚拟接地435和440，其各自可包含开关组件。另外，电路400包含开关组件445、450、455和460以及节点425和430。在一些实例中，开关组件445、450、455和460可为晶体管。另外，电路400可包含第一选择组件220-a、第二选择组件222-a、存储器单元105-b、字线110-c、数字线115-c和115-d、单元板230-a、单元底部215-b以及电容器205-b，其可为参考图2描述的对应组件的实例。可使用与铁电电容器205-a电子通信的选择组件220-a和选择组件222-a，选择铁电存储器单元105-b。举例来说，选择组件220-a和选择组件222-a可为晶体管(例如，FET)且可通过使用字线110-c施加到晶体管的栅极的电压启动。

如图4中所描绘，可基于选择铁电存储器单元105-a，将读取电压415施加到第一存取线，例如数字线115-c。在施加读取电压415后，电压(例如，VBlt(0))即刻可跨越第二存取线例如数字线115-d生成。此电压可取决于相对于读取电压415的电荷状态。在一些实例中，此电压可由铁电存储器单元105-a与第二存取线之间的电容共享引起。可将跨越第二存取线的电压值(例如，参考图3的读取信号330-a)取样给节点425处的锁存器(例如，感测组件125-b)。在将电压值取样给节点425处的锁存器之后，可隔离节点425。类似地，可基于选择铁电存储器单元105-a，将读取电压420施加到第二存取线，例如数字线115-d。在一些实例中，读取电压415和读取电压420可为相同的读取电压。在施加读取电压420之前，第一存取线和第二存取线(例如，数字线115)可重置为零(0V)，即，通过连接虚拟接地435和/或虚拟接地440而接地。当接地时，存储器单元105-a可归因于施加读取电压415而具有残余极化。在使存取线接地之后，可将读取电压420施加到第二存取线。在施加读取电压420后，电压(例如，VBlc(0))即刻可跨越第一存取线例如数字线115-c生成。此电压可取决于相对于读取电压420的电荷状态。在一些实例中，此电压可由铁电存储器单元105-a与第一存取线之间的电容共享引起。读取电压420可例如产生跨越与存储器单元105-a的残余极化相关的第一存取线的电压。在施加读取电压420后，跨越第一存取线的电压可等效于跨越第二存取线的电压。此电压值(例如，图3的参考值335-a)可取样给节点430处的锁存器。在将电压值取样给节点430处的锁存器之后，可隔离节点430。接着可将逻辑值写入到铁电存储器单元。

另外，举例来说，跨越第二存取线的第一电压(例如，VBlt(0))与跨越第一存取线的第二电压(例如，VBlc(0))可为等效的。可基于此确定选择读取电压415和读取电压420的值。可选择读取电压415和读取电压420的值，以产生跨越第二存取线的第一电压(例如，VBlt(0))与跨越第一存取线的第二电压(例如，VBlc(0))的比较的偏移量。

另外或替代地，举例来说，第一读取电压源和第二读取电压源可供应读取电压415和读取电压420。在一些实例中，读取电压415和读取电压420可为相同电压。在此类实例中，读取电压420可与读取电压415相同，且第一读取电压源与第二读取电压源可为相同电压源。在其它实例中，第一读取电压源与第二读取电压源可供应不同电压。在此类情况下，与读取电压415相比，读取电压420可为较高电压或较低电压。因此，在存取操作的第一部分(例如，310-a或310-b)期间和在存取操作的第二部分(例如，320-a或320-b)期间的存储器单元的状态的磁滞曲线上的位置可变化。举例来说，电压VBlt(0)和VBlc(0)可偏移。可在所感测值(例如，VBlt(0)或VBlt(1))与对应参考值(例如，VBlc(0)或VBlc(1))之间的等效或大致等效差的情况下获得读取执行。在一些实例中，可选择读取电压415和读取电压420的值以在跨越第二存取线的第一电压(例如，VBlt(0)或VBlt(1))与跨越第一存取线的第二电压(例如，VBlc(0)或VBlc(1))进行比较时产生偏移量。

另外，图4描绘开关组件445、450、455和460，其可断开或闭合以促进存取节点425或430、第一存取线和第二存取线。举例来说，当将第一读取电压415施加到第一存取线时，开关组件460可断开，同时开关组件455可闭合。此外，举例来说，当将电压值施加到节点425时，可通过使开关组件450闭合且使开关组件460断开，隔离节点425。另外或替代地，举例来说，可仅通过使开关组件450断开，隔离节点425。类似地，当将电压值施加到节点430时，可通过使开关组件460闭合且使开关组件450断开，隔离节点430。另外或替代地，举例来说，可仅通过使开关组件460断开，隔离节点430。在将电压值供应到节点425和430后，即刻可操作感测组件125-b以锁存存储在存储器单元105-b中的逻辑值。此操作可例如增加施加到节点425和430的电压值且可促进将逻辑值写回到存储器单元105-b。

图5示出根据本公开的实例的支持针对铁电存储器的自参考的存储器阵列100-a的框图500。存储器阵列100-a可以被称作电子存储器设备，且可为如参考图1所描述的存储器控制器140-a的组件的实例。

存储器阵列100-a可包含一或多个存储器单元105-c、存储器控制器140-a、字线110-d、参考组件520、感测组件125-c、数字线115-e和115-f以及锁存器525。这些组件可与彼此电子通信且可执行本文中所描述的功能中的一或多个。在一些情况下，存储器控制器140-a可包含偏压组件510和时序组件515。存储器控制器140-a可与字线110-d、数字线115和感测组件125-c电子通信，其可为参考图1和2描述的字线110、数字线115和感测组件125的实例。在一些情况下，参考组件520、感测组件125-c和锁存器525可为存储器控制器140-a的组件。

在一些实例中，数字线115-e和115-f与铁电存储器单元105-c的感测组件125-c和铁电电容器(例如，图4的电容器205-a)电子通信。铁电存储器单元105-c可为可用逻辑状态(例如，第一或第二逻辑状态)写入的。字线110-d可与铁电存储器单元105-c的存储器控制器140-a和选择组件电子通信。感测组件125-c可与存储器控制器140-a、数字线115、锁存器525电子通信。参考组件520可与数字线115电子通信。除了上文未列出的组件之外，这些组件也可经由其它组件、连接或总线与存储器阵列100-a内部和外部的其它组件电子通信。

存储器控制器140-a可被配置成通过将电压施加到那些各种节点，启动字线110-d或数字线115。举例来说，如上文所描述，偏压组件510可被配置成施加电压以操作存储器单元105-c读取或写入存储器单元105-c。在一些情况下，如参考图1所描述，存储器控制器140-a可包含行解码器、列解码器或两者。这可使得存储器控制器140-a能够存取存储器单元105-c。偏压组件510还可提供电压到参考组件520，以便产生用于感测组件125-c的自参考信号。举例来说，偏压组件510可经由参考组件520提供不同读取电压到感测组件125-c。另外，偏压组件510可提供用于操作感测组件125-c的电压。

在一些情况下，存储器控制器140-a可使用时序组件515执行其操作。举例来说，时序组件515可控制各种字线选择或板偏压的时序，包含用于开关和电压施加以执行本文中所论述的存储器功能例如读取和写入的时序。在一些情况下，时序组件515可控制偏压组件510的操作。

参考组件520可包含各种组件以产生用于感测组件125-c的自参考信号。参考组件520可包含电路，包含将电压应用到数字线115或使所述数字线接地的各种开关组件。在一些实例中，参考组件520可与感测组件125-c电子通信。感测组件125-c可使来自存储器单元105-c(通过数字线115-c)的信号与来自参考组件520的参考信号进行比较。

在确定逻辑状态后，感测组件接着即刻可将输出存储于锁存器525中，在所述锁存器中，可根据电子装置的操作使用所述输出，存储器阵列100-a是所述电子装置的一部分。感测组件125-c可包含与锁存器525和铁电存储器单元电子通信的感测放大器。举例来说，锁存器525可经由多个开关组件(例如，如图4中所示出)与第一存取线和第二存取线电子通信。

锁存器525可经由第一开关组件与第一存取线(例如，数字线115-e)电子通信并且还经由第二开关组件与第二存取线(例如，数字线115-f)电子通信。此外，第一电压源可经由第三开关组件与第一存取线和锁存器两者电子通信。第二电压源可经由第四开关组件与第二存取线和锁存器两者电子通信。另外，第一存取线可经由第五开关组件与虚拟接地电子通信，且第二存取线可经由第六开关组件与虚拟接地电子通信。锁存器525可在第一节点与第一存取线进一步电子通信，且在第二节点处与第二存取线电子通信。第一节点与第二节点可经由第七开关组件电子通信。参考图5描述的各种开关组件可在感测组件125-c内；虽然未示出，但此类开关组件可执行与参考图4描述的那些功能类似的功能。

存储器控制器140-a和/或其各个子组件中的至少一些可实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么存储器控制器140-a和/或其各个子组件中的至少一些的功能可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或被设计成执行本公开中描述的功能的其任何组合来执行。存储器控制器140-a和/或其各个子组件中的至少一些可物理上位于各种位置，包含分布式以使得功能的部分由一或多个物理装置实施于不同物理位置处。在一些实例中，存储器控制器140-a和/或其各个子组件中的至少一些可为根据本公开的实例的单独和相异组件。在其它实例中，存储器控制器140-a和/或其各个子组件中的至少一些可与一或多个其它硬件组件组合，所述硬件组件包含但不限于接收器、发射器、收发器、本公开中描述的一或多个其它组件，或其根据本公开的实例的组合。

存储器控制器140-a可与第一存取线(例如，数字线115-e)、第二存取线(数字线115-d)和感测组件125电子通信以控制第一开关组件、第二开关组件、第三开关组件、第四开关组件、第五开关组件、第六开关组件和第七开关组件。举例来说，存储器控制器140-a可在存取操作的第一部分期间将第一读取电压施加到第一存取线。在施加第一读取电压之后，存储器控制器140-a接着可在存取操作的第二部分期间将第二读取电压施加到第二存取线。随后，存储器控制器140-a可在存取操作的第三部分期间将第一存取线的第一电压与第二存取线的第二电压进行比较，其中所述第一电压至少部分地基于第一读取电压，且第二电压至少部分地基于第二读取电压。存储器控制器140-a可至少部分地基于将第一存取线的第一电压与第二存取线的第二电压进行比较，确定与铁电存储器单元相关联的逻辑值。

图6示出根据本公开的实例的包含支持针对铁电存储器的自参考的装置605的系统600的图式。装置605可包含存储器控制器140-b，其可为如上文参考图1所描述的存储器控制器140的实例。装置605可包含：用于双向语音和数据通信的组件，包含用于发射和接收通信的组件；存储器阵列100-b，其包含存储器控制器140-b和存储器单元105-d；基本输入/输出系统(BIOS)组件615；处理器610；I/O控制器625；和外围设备组件620。这些组件可经由一或多个总线(例如，总线630)电子通信。如本文中所描述，存储器单元105-d可存储信息(即，呈逻辑状态形式)。

BIOS组件615可为包含操作为固件的BIOS的软件组件，其可初始化和运行各种硬件组件。BIOS组件615还可管理处理器与各种其它组件(例如，外围设备组件、输入/输出控制部件等)之间的数据流。BIOS组件615可包含存储在只读存储器(ROM)、闪存存储器或任何其它非易失性存储器中的程式或软件。

处理器610可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件，或其任何组合)。在一些情况下，处理器610可被配置成使用存储器控制器操作存储器阵列。在其它情况下存储器控制器可集成到处理器610中。处理器610可被配置成执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持针对铁电存储器的自参考的功能或任务)。

I/O控制器625可管理用于装置605的输入和输出信号。I/O控制器625还可管理不集成到装置605中的外围设备。在一些情况下，I/O控制器625可表示去往的外部外围设备的物理连接或端口。在一些情况下，I/O控制器625可使用操作系统例如

或另一已知操作系统。

外围设备组件620可包含任何输入或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围设备卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。

输入635可表示装置605外部的装置或信号，其提供输入到装置605或其组件。此可包含用户接口或与其它装置介接或在其它装置之间的接口。在一些情况下，可通过I/O控制器625管理输入635，且所述输入可经由外围设备组件620与装置605交互。

输出640还可表示装置605外部的装置或信号，其被配置成从装置605或其组件中的任一个接收输出。输出640的实例可包含显示器、音频扬声器、印刷装置、另一处理器或印刷电路板等。在一些情况下，输出640可为经由外围设备组件620与装置605介接的外围设备元件。在一些情况下，可通过I/O控制器625管理输出640。

装置605的组件可包含被设计成执行其功能的电路。此可包含被配置成执行本文中所描述的功能的各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或其它作用中或非作用中元件。装置605可为计算机、服务器、手提式计算机、笔记本计算机、平板计算机、移动电话、佩戴式电子装置、个人电子装置等。或者，装置605可为此类装置的部分或组件。

图7示出说明根据本公开的实例的自参考感测方案的方法700的流程图。可通过参考图5描述的存储器控制器140-a或如本文中所描述的其组件实施方法700的操作。在一些实例中，存储器控制器可执行代码的集合以控制装置的功能元件执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能中的一些或全部。

在框705处，方法700可包含在存取操作的第一部分期间，将第一读取电压施加到铁电存储器单元的第一存取线。可通过参考图5描述的存储器控制器140-a或偏压组件510实施框705的操作。

在框710处，方法700可包含在存取操作的第二部分期间，将第二读取电压施加到铁电存储器单元的第二存取线。可通过参考图5描述的存储器控制器140-a或偏压组件510实施框710的操作。

在一些实例中，所述方法还可包含在施加第一读取电压之后，使第一存取线和第二存取线接地或虚拟地接地，其中在接地或虚拟接地之后，施加第二读取电压。在一些实例中，在存取操作的第一部分期间的第二存取线的第三电压至少部分地基于铁电存储器单元的极化。在一些实例中，在存取操作的第二部分期间的第一存取线的第四电压至少部分地基于铁电存储器单元的极化。在一些实例中，在存取操作的第二部分期间的第一存取线的第四电压小于第二存取线的第三电压。在其它实例中，在存取操作的第二部分期间的第一存取线的第四电压可大于第二存取线的第三电压。

在框715处，方法700可包含在存取操作的第三部分期间，使第二存取线的第一电压与第一存取线的第二电压进行比较，其中所述第一电压至少部分地基于第一读取电压的施加，且第二读取电压至少部分地基于第二读取电压的施加。可通过参考图5描述的存储器控制器140-a或偏压组件510实施框715的操作。

在框720处，方法700可包含至少部分地基于将第二存取线的第一电压与第一存取线的第二电压进行比较，确定与铁电存储器单元相关联的逻辑值。可通过参考图5描述的存储器控制器140-a或偏压组件510实施框720的操作。所述方法还可包含在存取操作的第四部分期间，将逻辑值写入到铁电存储器单元。在一些实例中，所述方法可包含写回操作，其中单元返回到表示所存储状态的前感测电荷。

图8示出说明根据本公开的实例的自参考感测方案的方法800的流程图。可通过参考图5描述的存储器控制器140-a或如本文中所描述的其组件实施方法800的操作。在一些实例中，存储器控制器可执行代码的集合以控制装置的功能元件执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能中的一些或全部。

在框805处，方法800可包含启动耦合于第一读取电压与第一存取线之间的第一开关组件。可通过参考图5描述的存储器控制器140-a或偏压组件510实施框805的操作。

在框810处，方法800可包含在启动第一开关组件之后，感测第二存取线处表示与铁电存储器单元相关联的第一状态的值。可通过参考图5描述的存储器控制器140-a或感测组件125-c实施框810的操作。

在框815处，方法800可包含在感测第一状态之后，启动耦合于第二读取电压与第二存取线之间的第二开关组件。在一些实例中，第一读取电压源和第二读取电压源可为相同电压源。另外或替代地，举例来说，第二读取电压源可为不同于第一读取电压源的电压源。可通过参考图5描述的存储器控制器140-a或偏压组件510实施框815的操作。

在框820处，方法800可包含至少部分地基于启动第二开关组件，产生参考值。可通过参考图5描述的存储器控制器140-a或参考组件520实施框820的操作。

在框825处，方法800可包含确定存储在铁电存储器单元处的逻辑值，其中所述逻辑值至少部分地基于将表示铁电存储器单元的第一状态的值与参考值进行比较。可通过参考图5描述的存储器控制器140-a或感测组件125-c实施框825的操作。

描述一种设备。在一些实例中，所述设备可支持用于在存取操作的第一部分期间，将第一读取电压施加到铁电存储器单元的第一存取线的装置。在一些实例中，所述设备可支持用于在存取操作的第二部分期间，将第二读取电压施加到铁电存储器单元的第二存取线的装置。在一些实例中，所述设备可支持用于在存取操作的第三部分期间，将第二存取线的第一电压与第一存取线的第二电压进行比较的装置。在一些实例中，所述第一电压至少部分地基于第一读取电压的施加，且所述第二电压至少部分地基于第二读取电压的施加。在一些实例中，所述设备可支持用于至少部分地基于将第二存取线的第一电压与第一存取线的第二电压进行比较，确定与铁电存储器单元相关联的逻辑值的装置。

在一些实例中，所述设备可支持用于在施加第一读取电压之后，使第一存取线和第二存取线接地或虚拟地接地的装置。在一些实例中，在接地或虚拟接地之后，施加第二读取电压。在一些实例中，所述设备可支持用于在存取操作的第四部分期间，将逻辑值写入到铁电存储器单元的装置。

描述一种设备。在一些实例中，所述设备可支持用于启动耦合于第一读取电压与第一存取线之间的第一开关组件的装置。在一些实例中，所述设备可支持用于在启动第一开关组件之后，感测第二存取线处表示与铁电存储器单元相关联的第一状态的值的装置。在一些实例中，所述设备可支持用于在感测表示第一状态的值之后，启动耦合于第二读取电压源与第二存取线之间的第二开关组件的装置。在一些实例中，所述设备可支持用于至少部分地基于启动第二开关组件而产生参考值的装置。在一些实例中，所述设备可支持用于确定存储在铁电存储器单元处的逻辑值的装置。在一些实例中，所述逻辑值至少部分地基于将表示铁电存储器单元的第一状态的值与参考值进行比较。

在一些实例中，所述设备可支持用于感测表示与铁电存储器单元相关联的第一状态的值的装置，包括将第一读取电压源施加到第一存取线。在一些实例中，第一读取电压源产生跨越第二存取线的第一电压。在一些实例中，所述设备可支持用于产生参考值的装置，包括将第二读取电压源施加到第二存取线。在一些实例中，第二读取电压源产生跨越第一存取线的第二电压。

在一些实例中，所述设备可支持用于在感测组件的第一节点处对第二存取线的第一电压进行取样的装置。在一些实例中，所述设备可支持用于在对第一电压进行取样之后，隔离第一节点的装置。在一些实例中，所述设备可支持用于在隔离第一节点之后，在感测组件的第二节点处对第一存取线的第二电压进行取样的装置。在一些实例中，所述设备可支持用于在对第二电压进行取样之后，隔离第二节点的装置。

应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的步骤中的一些或全部。

可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有多种位宽度。

如本文中所使用，术语“虚拟接地”是指电路的节点保持在近似为零伏特(0V)的电压下但不直接与接地连接。因此，虚拟接地的电压可在时间上为波动的且在稳定状态下返回到近似0V。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”是指连接到近似0V。

术语“电子通信”和“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动地交换电子或信号(例如，在通电电路中)或可不主动地交换电子或信号(例如，在断电电路中)，但可被配置且可操作以在电路通电后即刻交换电子或信号。借助于实例，经由开关(例如，晶体管)物理上连接的两个组件电子通信或可耦合而与开关的状态(即，断开或闭合)无关。

术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在断开电路，那么所述组件彼此隔离。举例来说，通过开关物理上连接的两个组件可当开关断开时彼此隔离。

如本文中所使用，术语“短接”是指其中在组件之间经由启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可当两个组件之间的开关闭合时与第二组件交换电子。因此，短接可为实现电子通信的组件(或线)之间的电荷流动的动态操作。

本文中所论述的包含存储器阵列100的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包括(但不限于)磷、硼或砷的各种化学物质的掺杂，控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入，或通过任何其它掺杂方法，执行掺杂。

本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过导电材料例如金属连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分隔开。如果沟道是n型(即，大部分载体为电子)，那么FET可以被称作n型FET。如果沟道是p型(即，大部分载体为电洞)，那么FET可以被称作p型FET。沟道可被绝缘栅极氧化物端封。可通过将电压施加到栅极，控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。

本文结合附图阐述的具体实施方式描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含出于提供对所描述技术的理解的目的的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图的形式展示众所周知的结构和装置以便避免混淆所描述的实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。

可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中本发明所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置(例如，数字信号处理器(DSP)和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)的组合。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软体实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体发射。其它实例和实施方案在本发明和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中所使用，包含在权利要求书中，如在项列表(例如，前加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。举例来说，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。例如但并非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可抹除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置、或可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机、或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴缆线、光纤缆线、双绞线、数字订户线(DSL)或无线技术(例如，红外线、无线电和微波)从网站、服务器或其它远程源发射软件，那么所述同轴缆线、光纤缆线、双绞线、数字订户线(DSL)或无线技术(例如，红外线、无线电和微波)包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。

本文中的描述经提供以使所述领域的技术人员能够进行或使用本发明。所属领域的技术人员将易于显而易见对本发明的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本发明的精神或范围。因此，本发明不限于本文所述的实例和设计，而是被赋予与本文所揭示的原理和新颖特征一致的最宽范围。

Claims (16)

1.一种方法，其包括：

在存取操作的第一部分期间，将第一读取电压施加到铁电存储器单元的第一存取线，其中所述铁电存储器单元包括铁电电容器、与所述铁电电容器的第一板以及所述第一存取线电子通信的第一晶体管和与所述铁电电容器的第二板以及第二存取线电子通信的第二晶体管；

在所述存取操作的所述第一部分期间，将所述铁电存储器单元的所述第二存取线与锁存器的第一节点耦合以在所述第一节点处获得第一电压；

在与所述第一部分不同的所述存取操作的第二部分期间，将第二读取电压施加到所述铁电存储器单元的所述第二存取线；

在所述存取操作的所述第二部分期间，将所述铁电存储器单元的所述第一存取线与所述锁存器的第二节点耦合以在所述第二节点处获得第二电压；

在所述存取操作的第三部分期间，将在所述锁存器的所述第一节点处的所述第一电压与在所述锁存器的所述第二节点处的所述第二电压进行比较；和

至少部分地基于将所述第一电压与所述第二电压进行比较，确定与所述铁电存储器单元相关联的逻辑值。

2.根据权利要求1所述的方法，其进一步包括：

在施加所述第一读取电压之后，使所述第一存取线和所述第二存取线接地或虚拟地接地，其中在所述接地或虚拟接地之后施加所述第二读取电压。

3.根据权利要求1所述的方法，其进一步包括：

在所述存取操作的第四部分期间，将所述逻辑值写入到所述铁电存储器单元。

4.根据权利要求1所述的方法，其中施加所述第一读取电压产生读取信号，且施加所述第二读取电压产生参考信号，且其中至少部分地基于所述读取信号与所述参考信号的比较，确定所述逻辑值。

5.根据权利要求4所述的方法，其中所述第一读取电压与所述第二读取电压之间的差至少部分地基于所述读取信号与所述参考信号之间的差。

6.根据权利要求1所述的方法，其中所述第一读取电压和所述第二读取电压为相同电压。

7.根据权利要求1所述的方法，其中所述第二读取电压不同于所述第一读取电压。

8.根据权利要求1所述的方法，其中在所述存取操作的所述第一部分期间的所述第二存取线的第三电压至少部分地基于所述铁电存储器单元的极化。

9.根据权利要求8所述的方法，其中在所述存取操作的所述第二部分期间的所述第一存取线的第四电压小于所述第二存取线的所述第三电压。

10.一种电子存储器设备，其包括：

铁电存储器单元，其包括铁电电容器、与所述铁电电容器的第一板以及第一存取线电子通信的第一晶体管和与所述铁电电容器的第二板以及第二存取线电子通信的第二晶体管；和

控制器，其与所述铁电存储器单元电子通信，其中所述控制器经配置以：

在存取操作的第一部分期间，将第一读取电压施加到所述第一存取线；

在所述存取操作的所述第一部分期间，将所述铁电存储器单元的所述第二存取线与锁存器的第一节点耦合以在所述第一节点处获得第一电压；

在与所述第一部分不同的所述存取操作的第二部分期间，将第二读取电压施加到所述第二存取线；

在所述存取操作的所述第二部分期间，将所述铁电存储器单元的所述第一存取线与所述锁存器的第二节点耦合以在所述第二节点处获得第二电压；

在所述存取操作的第三部分期间，将在所述锁存器的所述第一节点处的所述第一电压与在所述锁存器的所述第二节点处的所述第二电压进行比较；和

至少部分地基于将所述第一电压与所述第二电压进行比较，确定与所述铁电存储器单元相关联的逻辑值。

11.根据权利要求10所述的电子存储器设备，其进一步包括：

第一开关组件和第二开关组件，其中所述控制器经配置以：

经由所述第一开关组件将所述第一电压施加到所述第一存取线；和

经由所述第二开关组件将所述第二电压施加到所述第二存取线。

12.根据权利要求11所述的电子存储器设备，其中所述第一存取线在所述第一节点处与所述锁存器电子通信，所述第二存取线在所述第二节点处与所述锁存器电子通信，且其中所述第一节点与所述第二节点经由第三开关组件电子通信。

13.根据权利要求12所述的电子存储器设备，其中所述控制器经配置以：

启动与所述第一存取线电子通信的所述第一开关组件；

启动与所述第二存取线电子通信的所述第二开关组件；和

至少部分地基于启动所述第一开关组件和所述第二开关组件，在所述锁存器处将所述第一电压与所述第二电压进行比较。

14.根据权利要求13所述的电子存储器设备，其中所述控制器经配置以：

在所述第一节点处，对所述第二存取线的所述第一电压进行取样；

在对所述第一电压进行取样之后，隔离所述第一节点；

在隔离所述第一节点之后，在所述第二节点处对所述第一存取线的所述第二电压进行取样；和

在对所述第二电压进行取样之后，隔离所述第二节点。

15.根据权利要求14所述的电子存储器设备，其中在对所述第一电压进行取样之后，所述铁电存储器单元具有残余极化。

16.根据权利要求10所述的电子存储器设备，其中所述控制器经配置以：

在所述第一电压与所述第二电压的比较之后，将所述逻辑值写入到所述铁电存储器单元。

Images