CN109074840B - 铁电存储器单元感测 - Google Patents

铁电存储器单元感测 Download PDF

Info

Publication number
CN109074840B
CN109074840B CN201780027527.5A CN201780027527A CN109074840B CN 109074840 B CN109074840 B CN 109074840B CN 201780027527 A CN201780027527 A CN 201780027527A CN 109074840 B CN109074840 B CN 109074840B
Authority
CN
China
Prior art keywords
voltage
digit line
ferroelectric
memory cell
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780027527.5A
Other languages
English (en)
Other versions
CN109074840A (zh
Inventor
C·J·卡瓦姆拉
S·J·德尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109074840A publication Critical patent/CN109074840A/zh
Application granted granted Critical
Publication of CN109074840B publication Critical patent/CN109074840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请涉及用于铁电存储器单元的方法、系统和装置。描述用于操作铁电存储器单元的方法、系统和装置。存储器装置可将数字线电压维持于接地参考下达与对存储器单元的铁电电容器施加偏压相关联的持续时间。举例来说，与铁电电容器电子通信的数字线可在电压施加到所述铁电电容器的极板时虚拟地接地，且所述铁电电容器可在达到与将所述电压施加到所述极板相关联的阈值之后与虚拟接地隔离。与所述数字线和所述虚拟接地电子通信的切换组件(例如，晶体管)可启动以将所述数字线虚拟地接地且去启动以将所述数字线与所述虚拟接地隔离。

Description

铁电存储器单元感测
交叉参考
本专利申请要求2017年3月16日递交的题为“铁电存储器单元感测(Ferroelectric Memory Cell Sensing)”的PCT申请第PCT/US2017/022678号的优先权，所述申请要求Kawamura等人2016年3月18日递交的题为“铁电存储器单元感测”的美国专利申请第15/073,989号的优先权，所述申请中的每一者让与给本受让人，且所述每一者明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及铁电存储器单元感测。
背景技术
以下大体上涉及存储器装置，且更确切地说涉及提高用于铁电存储器单元的感测方案。
存储器装置广泛用以将信息存储在例如计算机、无线通信装置、摄像机、数字显示器及类似者的各种电子装置中。通过程序设计存储器装置的不同状态来存储信息。举例来说，二进制装置具有常常由逻辑“1”或逻辑“0”表示的两种状态。在其它系统中，可存储多于两种状态。为存取所存储的信息，电子装置可读取或感测存储器装置中的所存储状态。为了存储信息，电子装置可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、闪存存储器及类似者。存储器装置可以是易失性或非易失性的。非易失性存储器(例如，闪存存储器)即使在不存在外部电源的情况下仍可将数据存储很长一段时间。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间推移而丢失其所存储的状态。二进制存储器装置可为易失性存储器装置的实例且可通过使电容器充电或放电来存储逻辑状态。然而，带电电容器可能会随时间推移通过泄漏电流而放电，从而导致所存储的信息丢失。易失性存储器的某些特征可提供性能优点，例如较快速读取或写入速度，而非易失性存储器的特征(例如存储数据而无需定期刷新的能力)可为有利的。
FeRAM可使用与易失性存储器类似的装置架构，但由于将铁电电容器用作存储装置而可具有非易失性性质。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。为了确定由铁电存储器单元存储的逻辑状态，铁电存储器单元的单元极板可经施加偏压到一些电压。然而，对单元极板施加偏压可由于存储器装置内的寄生元件或材料性质在邻近电路位置中产生非所需表现(例如，可在数字线上感生寄生电压)。
发明内容
描述一种方法。所述方法可包含：操作可包含将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地的铁电存储器单元；在数字线虚拟地接地时将电压施加到铁电电容器的极板；及在将电压施加到铁电电容器的极板之后且在达到与施加电压相关联的阈值之后将数字线与虚拟接地隔离。
描述一种方法。所述方法可包含：操作铁电存储器单元，其可包含启动与数字线和虚拟接地电子通信的切换组件；将电压施加到与数字线电子通信的铁电存储器单元的铁电电容器，其中电压应用于感测操作；在将电压施加到铁电电容器之后去启动切换组件；及在去启动切换组件之后选择铁电存储器单元。
描述一种用于无线通信的设备。所述设备可包含电子存储器设备。电子存储器设备可包含包括与数字线电子通信的铁电电容器的铁电存储器单元，和与铁电存储器单元电子通信的控制器。控制器可经操作以将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地；在数字线虚拟地接地时将电压施加到铁电电容器的极板；及在将电压施加到铁电电容器的极板之后且在达到与施加电压相关联的阈值之后将数字线与虚拟接地隔离。
附图说明
本文中的公开是指且包含以下各图：
图1说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例存储器阵列；
图2说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例电路；
图3说明用于操作根据本公开的各种实施例的铁电存储器单元的实例迟滞曲线；
图4说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例电路；
图5说明用于根据本公开的各种实施例的铁电存储器单元的感测方案的时序图；
图6说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例存储器阵列；
图7说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的包含存储器阵列的装置，及
图8和9为说明针对用于根据本公开的各种实施例的铁电存储器单元的感测方案的一或多种方法的流程图。
具体实施方式
存储器装置可将接地参考(例如，虚拟接地)处的数字线的电压维持与对铁电电容器的单元极板施加偏压相关联的持续时间以防止寄生效应，例如数字线上的感应电压。在一个实例中，切换组件可启动以将与铁电存储器单元电子通信的数字线连接到虚拟接地。随后，读取电压可施加到铁电存储器单元的铁电电容器的极板以对铁电电容器施加偏压。所施加的读取电压可在整个存储器装置中产生寄生效应，例如，电压可为数字线上的感应电压。数字线上的感应电压可在读取操作期间减少从铁电电容器转移或“转储”到数字线上的电荷的量，且又可降低所得数字线电压。因此，切换组件可维持在作用中模式下以在读取电压施加时继续到接地参考的数字线连接。
通过维持到接地参考的连接，数字线上的感应寄生电压可在“移动”极板电压期间和之后(即，在对极板施加偏压之后)经减弱或驱动回到接地参考。在施加读取电压期间或之后，铁电存储器装置可去启动切换组件，从而将数字线与接地参考隔离。铁电存储器单元可随后通过启动铁电存储器单元的选择组件来经选用于读取操作，且铁电电容器可放电到数字线上。
产生于使电容器放电的数字线的电压可基于由铁电电容器存储的逻辑状态和数字线的初始电压。举例来说，产生于存储逻辑状态“1”的数字线的电压可大于产生于存储逻辑状态“0”的数字线的电压。以此方式，寄生元件的效应可降低且感测窗口(即，产生于逻辑“1”和逻辑“0”的电压之间的差)可升高以用于读取操作。在一些情况下，增大的感测窗口还可被称作“完全转储”窗口，这是因为其使得铁电电容器上存储的全部或大多数电荷转移到数字线且随后经读取，此又提供存储器单元的逻辑状态的更精确确定。
下文在存储器阵列的情形下进一步描述上文所介绍的本公开的特征。随后参考支持用于铁电存储器单元的感测方案的电路来描述特定实例。进一步通过涉及用于铁电存储器单元的感测方案的设备图、系统图和流程图说明并参考其描述本公开的这些和其它特征。
图1说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例存储器阵列100。存储器阵列100还可被称作电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可为可编程的以存储两个状态，表示为逻辑“0”和逻辑“1”。在一些情况下，存储器单元105经配置以存储多于两种逻辑状态。存储器单元105可包含电容器以存储表示可编程状态的电荷；举例来说带电和不带电电容器可分别表示两种逻辑状态。DRAM架构可通常使用此设计，且所采用的电容器可包含具有线性电极化性质的介电材料。相反地，铁电存储器单元可包含具有铁电体作为介电材料的电容器。铁电电容器的不同电荷电平可表示不同逻辑状态。铁电材料具有非线性极化特性；下文论述铁电存储器单元105的一些细节和优点。
可通过分别启动或选择适当的接入线110(还可被称作字线110)及从WL_1到WL_N和DL_1到DL_N的数字线115来对存储器单元105执行例如读取和写入的操作。启动或选择字线110或数字线115可包含将电压施加到相应线。在一些情况下，数字线115可被称为位线。字线110和数字线115由导电材料制成。举例来说，字线110和数字线115可由例如铜、铝、金、钨或类似物的金属制成。根据图1的实例，存储器单元105的每一行连接到单个字线110，且存储器单元105的每一列连接到单个数字线115。通过启动(例如，将电压施加到)字线110中的一者和数字线115中的一者，单个存储器单元105可在其相交点处接入。字线110与数字线115的相交点可被称为存储器单元的地址。
在一些架构中，单元的逻辑存储装置(例如，电容器)可通过选择组件与数字线电隔离。字线110可连接到且可控制选择组件。举例来说，选择组件可为晶体管，且字线110可连接到晶体管的栅极。启动字线110使得在存储器单元105的电容器与其对应数字线115之间产生电连接或闭路。可随后接入数字线以读取或写入存储器单元105。可通过行解码器120和列解码器130控制接入存储器单元105。在一些实例中，行解码器120从存储器控制器140接收行地址，且基于所接收到的行地址启动适当的接入线110。类似地，列解码器130从存储器控制器140接收列地址，且启动适当的数字线115。因此，通过启动字线110和数字线115，可接入存储器单元105。举例来说，存储器阵列100可通过启动DL_1和WL_3来接入存储器单元105。
在接入后，存储器单元105可由感测组件125读取或感测。举例来说，感测组件125可将相关数字线115的信号(例如，电压)与参考信号进行比较以便确定存储器单元105的所存储状态。如果数字线115具有比参考电压高的电压，那么感测组件125可确定存储器单元105中的所存储状态为逻辑“1”，且反之亦然。感测组件125可包含各种晶体管或放大器，以便检测和放大信号的差异，这可被称为锁存。所检测到的存储器单元105的逻辑状态可随后作为输出135由列解码器130输出。相对于包含铁电电容器的存储器单元105，读取存储器单元可包含对铁电电容器的极板施加偏压，例如将电压施加到所述极板。
所施加偏压电压可驱动铁电电容器以将电荷释放到数字线115上，且因此可在数字线115上产生电压。所产生的电压的幅值可至少部分地基于由铁电电容器存储的逻辑状态。在一些情况下，所施加偏压电压影响存储器阵列100的其它位置中的组件(例如，附近数字线115)。这些影响可能由于存储器阵列100固有的寄生元件，且一些实例可包含寄生电容、寄生电感和类似物。这些寄生元件可与存储器阵列100的实体布局(例如，迹线宽度、迹线位置、迹线长度等)和所施加电压的信号性质(例如，信号频率、电压变化率、步长等)相关联。
在寄生效应的一个实例中，通过将读取电压施加到铁电电容器的极板来对存储器单元105的铁电电容器施加偏压。同时施加读取电压，可能由于寄生元件在对应数字线115上感生电压。当存储器单元105经由相关字线110选择时，铁电电容器可与对应数字线115共用所存储的电荷。然而，感应电压可有效地降低由施加偏压产生的横跨铁电电容器的电压，且又减少由铁电电容器释放到数字线115上的电荷的量，从而减小电压产生的变化。即，铁电电容器可能无法将全部量的所存储电荷释放到数字线115。通过无法完全利用所存储电荷，来自于逻辑“0”与逻辑“1”的电压的差以及感测窗口也可减小。
因此，存储器阵列100可在读取电压的时间全部或一部分期间维持于接地参考处或附近以防止产生于所施加读取电压的寄生效应且此降低感测容限损失。在一些实例中，存储器阵列100可包含与数字线115和接地参考(例如，虚拟接地)电子通信的切换组件(例如，晶体管)以降低感应寄生电压。存储器阵列100可使用控制信号来启动和去启动切换组件。
存储器单元105可通过启动相关字线110和数字线115来设定或写入。如上文所论述，启动字线110将存储器单元105的对应行电连接到其相应数字线115。通过在字线110启动时控制相关数字线115，可写入存储器单元105，即逻辑值可存储于存储器单元105中。列解码器130可接受将写入到存储器单元105的数据，例如输入135。在铁电电容器的情况下，通过横跨铁电电容器施加电压来写入存储器单元105。下文更详细地论述此过程。
在一些存储器架构中，接入存储器单元105可降级或毁坏所存储的逻辑状态，且可执行重新写入或刷新操作以使存储器单元105返回原始逻辑状态。在例如DRAM中，电容器在感测操作期间可部分或完全地放电，从而破坏所存储的逻辑状态。因此，可在感测操作之后重新写入逻辑状态。另外，启动单个字线110可使得所述行中的全部存储器单元放电；因此，可能需要重新写入所述行中的若干或全部存储器单元105。
包含DRAM的一些存储器架构除非由外部电源定期刷新，否则可能随时间推移而丢失其所存储的状态。举例来说，带电电容器可能会随时间推移通过漏电流而放电，从而使得所存储的信息丢失。这些称为易失性存储器装置的刷新率可相对地高，例如DRAM每秒数十个刷新操作，此可产生显著功率消耗。随着存储器阵列越来越大，增大的功率消耗会抑制存储器阵列的部署或操作(例如，电源、发热、材料限制等)，尤其适用于依赖于例如电池的有限电源的移动装置。然而，铁电存储器单元可具有相对于其它存储器架构可带来经改进性能的有益性质。举例来说，因为铁电存储器单元往往不大易受存储电荷的降低影响，采用铁电存储器单元105的存储器阵列100可需要较少或不需要刷新操作，且可因此需要较小功率来操作。
存储器控制器140可通过例如行解码器120、列解码器130和感测组件125的各种组件控制存储器单元105的操作(例如，读取、写入、重新写入、刷新等)。存储器控制器140可产生行和列地址信号，以便启动所需字线110和数字线115。存储器控制器140还可产生及控制在存储器阵列100的操作期间使用的各种电压电势。一般来说，本文中所论述的所施加电压的幅值、形状或持续时间可经调整或改变，且对于用于操作存储器阵列100的各种操作可以是不同的。此外，可同时接入存储器阵列100内的一个、多个或全部存储器单元105；例如可在重设操作期间同时接入存储器阵列100的多个或全部单元，在所述重设操作中，全部存储器单元105或一群存储器单元105经设定为单个逻辑状态。
在一些实例中，存储器控制器140可将输入提供到用于将读取电压施加到存储器单元105中的铁电电容器的极板的放大装置。在其它实例中，存储器控制器140可将输入提供到用于选择存储器单元的放大装置。存储器控制器140还可用于实施感测方案的特征。举例来说，存储器控制器140可将输入提供到用于启动和去启动切换组件的放大装置，所述切换组件与数字线和虚拟接地电子通信。存储器控制器140也可确定与将电压施加到铁电电容器的极板和通过去启动切换组件来将数字线与虚拟接地隔离相关联的时序。
图2说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例电路200。电路200包含可分别为如参考图1所描述的存储器单元105、字线110、数字线115和感测组件125的实例的铁电存储器单元105-a、字线110-a(还可被称作接入线110-a)、数字线115-a和感测组件125-a。存储器单元105-a可包含逻辑存储组件，例如电容器205，所述电容器具有电容耦合的第一极板和第二极板，第一极板可被称为单元极板230且第二极板可被称为单元底部215。在一些实例中，电容器的定向可颠倒而无需改变存储器单元105-a的操作，即，第一极板可对应于单元底部215且第二极板可对应于单元极板230。在图2的实例中，单元极板230可经由板线210接入且单元底部215可经由数字线115-a接入。还在图2的实例中，电容器205的端子由铁电材料间隔开。如上文所描述，可通过使电容器205充电或放电，即，将电容器205的铁电材料极化来存储各种状态。极化电容器205所需的总电荷可被称为剩余极化(PR)值，且达到电容器205的一半总电荷时电容器205的电压可被称为矫顽电压(VC)。
可通过操作电路200中所呈现的各种元件来读取或感测电容器205的所存储状态。电容器205可与数字线115-a电子通信。举例来说，电容器205可在选择组件220去启动时与数字线115-a隔离，且电容器205可在选择组件220启动时连接到数字线115-a以选择铁电存储器单元105-a。换句话说，可使用与铁电电容器205电子通信的选择组件220选择铁电存储器单元105-a，其中铁电存储器单元105-a包含选择组件220和铁电电容器205。在一些情况下，选择组件220为晶体管，且通过将电压施加到晶体管栅极来控制其操作，其中电压幅值大于晶体管的阈值幅值。字线110-a可启动选择组件220；举例来说，施加到字线110-a的电压施加到晶体管栅极，从而将电容器205与数字线115-a连接。在一替代实施例中，可交换选择组件220和电容器205的位置，使得选择组件220在板线210与单元极板230之间且使得电容器205在数字线115-a与选择组件220的另一端子之间。在此实施例中，选择组件220可保持数字线115-a到电容器205的电子通信。此配置可与用于读取和写入操作的替代时序和偏压相关联。
由于电容器205的极板之间的铁电材料且如下文更详细地论述，电容器205在连接到数字线115-a后可能并不放电。在一个方案中，为了在读取期间感测由铁电电容器205存储的状态，板线210和字线110-a可由外部电压施加偏压。在一些情况下，数字线115-a在将外部电压施加到板线210和字线110-a前与虚拟接地隔离。选择铁电存储器单元105-a可横跨电容器205产生电压差(例如，板线210电压减数字线115-a电压)。所施加电压的差可产生电容器205上存储电荷的变化，此可取决于电容器205的初始状态(例如,初始状态存储逻辑“1”还是逻辑“0”)且可基于电容器205上存储的所得电荷在数字线115-a上感生电压。数字线115-a上的感应电压可随后由感测组件125-a与参考(例如参考线225的电压)进行比较以便确定存储器单元105-a中的所存储的逻辑状态。
特定感测方案或过程可采取许多形式。在一个实例中，数字线115-a可具有本质电容，且在电容器205响应于施加到极板210的电压而充电或放电时产生非零电压。本质电容可取决于数字线115-a的物理特性(包含尺寸)。数字线115-a可连接多个存储器单元105，因此数字线115-a可具有产生不可忽略的电容(例如，约数皮可法拉(pF))的长度。数字线115-a的后续电压可取决于电容器205的初始逻辑状态，且感测组件125-a可将此电压与由参考组件提供的参考线225上的电压进行比较。还可使用利用此电荷变化的其它感测过程。
关于利用数字线115-a的感应电压的感测方案，额外因素可负面地影响感测操作，例如减小感测窗口。如上文所论述，感测窗口可定义为至少部分地基于由铁电电容器205存储的初始状态产生在数字线115-a上的电压之间的差。例如铁电存储器单元特性、环境特性、数字线特性、参考电压误差、寄生效应和类似者的因素可减小与存储器单元105-a相关联的感测窗口。
通过实例，将外部电压施加到板线210可由于存储器装置中固有的寄生元件在数字线115-a上感生电压。此感应电压对于两种逻辑状态可有效地减少与数字线115-a共用或由铁电电容器205释放到所述数字线的电荷的量。因此，不同逻辑状态的所得电压可降低以及所得电压之间的差可减小。所得电压之间的差的此减小可因此减小感测窗口。因此，在电压施加到板线210时将数字线115-a维持于接地参考下或附近的感测方案可经利用以通过在选择存储器单元105-a之后增大释放到数字线115-a上的电荷的量来减小感测容限损失(即，减小感测窗口)。
为了写入存储器单元105-a，可横跨电容器205施加电压。可使用各种方法。在一个实例中，选择组件220可通过字线110-a启动以便将电容器205电连接到数字线115-a。可通过使用板线210控制单元极板230的电压且使用数字线115-a控制单元底部215的电压来横跨电容器205施加电压。为了写入逻辑“0”，单元极板230可取为高，即，正电压可施加到板线210，且单元底部215可取为低，例如使用数字线115-a虚拟地接地。执行相反过程以写入逻辑“1”，即，单元极板230可取为低且单元底部215可取为高。电容器205的读取和写入操作可考虑与铁电装置相关联的非线性性质。
图3通过支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的存储器单元的磁滞曲线300-a(图3A)和300-b(图3B)说明此非线性性质的实例。磁滞曲线300-a和300-b分别说明实例铁电存储器单元写入和读取过程。磁滞曲线300描绘随电压V变化的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。
铁电材料的特征在于自发电极化，即其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的界面处。因为电极化可在不存在外部施加电场的情况下维持相对较长时间，甚至无限期地维持，所以与例如DRAM阵列中采用的电容器相比，电荷泄漏可明显降低。此可减少执行如上文对一些DRAM架构所描述的刷新操作的需要。
可从电容器的单个端子的角度理解磁滞曲线300。通过实例，如果铁电材料具有负极化，那么正电荷将在端子处累积。同样，如果铁电材料具有正极化，那么负电荷将在端子处累积。另外，应理解，磁滞曲线300中的电压表示横跨电容器的电压差且是方向性的。举例来说，可通过将正电压施加到相关端子且保持第二端子接地来施加正电压。可通过保持相关端子接地且将正电压施加到第二端子来施加负电压，即，可施加正电压以负极化相关端子。类似地，可将两个正电压、两个负电压或正和负电压的任何组合施加到适当的电容器端子上以产生磁滞曲线300中所展示的电压差。
如磁滞曲线300-a中所描绘，铁电材料可在零电压差的情况下维持正极化或负极化，从而产生两种可能带电状态：电荷状态305和电荷状态310。根据图3的实例，电荷状态305表示逻辑“0”且电荷状态310表示逻辑“1”。在一些实例中，可反转相应电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
可通过施加电压来控制铁电材料的电极化且因此控制电容器端子上的电荷，从而将逻辑“0”或“1”写入到存储器单元。举例来说，横跨电容器施加净正电压315使得电荷累积，直到达到电荷状态305-a为止。在移除电压315后，电荷状态305-a遵循路径320，直到其在零电压电势处达到电荷状态305为止。类似地，通过施加净负电压325来写入电荷状态310，此产生电荷状态310-a。在移除负电压325之后，电荷状态310-a遵循路径330，直到其在零电压处达到电荷状态310为止。
为了读取或感测铁电电容器的所存储状态，可横跨电容器施加电压。作为响应，所存储电荷变化，且变化程度取决于初始电荷状态，即电容器的存储电荷的改变程度取决于最初是存储电荷状态305-b还是310-b而变化。举例来说，磁滞曲线300-b说明两个可能的所存储电荷状态305-b和310-b。净电压335可施加到电容器的单元极板(例如，参考图2的单元极板230)。尽管描绘为正电压，但电压335可为负。响应于电压335，电荷状态305-b可遵循路径340。同样，如果初始存储电荷状态310-b，那么其遵循路径345。电荷状态305-c和电荷状态310-c的最终位置取决于多个因素，包含特定感测操作和电路。
在一些情况下，最终电荷可取决于存储器单元的数字线的本质电容。举例来说，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本质电容而升高，且感测组件处测量的电压可取决于数字线的所得电压。最终电荷状态305-c和310-c在磁滞曲线300-b上的位置可因此取决于数字线的电容，且可通过负载线分析来确定，即可相对于数字线电容界定电荷状态305-c和310-c。因此，电容器的电压，电压350或电压355，可以是不同的，且可取决于电容器的初始状态。
通过将施加到单元极板的电压(例如，电压335)和横跨电容器的电压(例如，电压350或电压355)与参考电压进行比较，可确定电容器的初始状态。如参考图2可理解，数字线的电压可表示为施加到板线210与横跨电容器205的所得电压的差。如上文所论述，数字线的电压至少部分地基于电容器处所存储的电荷的变化，且电荷的变化与横跨电容器施加的电压的幅值相关联。在一些实例中，参考电压可为产生于电压350和355的数字线电压的平均值，且在比较之后，可确定感应数字线电压比参考电压高或低。可随后基于所述比较确定铁电单元的值(即，逻辑“0”或“1”)。
具有感应电压的数字线由于寄生效应可减小横跨电容器施加的电压的幅值，并因此降低所得电压350和355。如从磁滞曲线300-a和300-b可看出，所施加电压的降低可能不产生电压350和355成比例的降低，且感测窗口(即，分别产生于电压350和355的数字线电压之间的差)也可减小。因此，可利用在电压施加到电容器的极板时将数字线维持于接地参考下或附近的感测方案以通过升高横跨电容器施加的电压335且增大与数字线共用的电荷的量来减小感测容限。
如上文所论述，读取并不使用铁电电容器的存储器单元可降低或破坏所存储的逻辑状态。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储电荷状态305-b且执行读取操作，那么电荷状态可遵循路径340到电荷状态305-c，且在移除电压335之后，电荷状态可例如通过遵循路径340以相反方向回到初始电荷状态305-b。
图4说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例电路400。电路400包含可分别为如参考图1和2所描述的铁电存储器单元105、字线110、数字线115和感测组件125的实例的铁电存储器单元105-b、字线110-b(还可被称作接入线110-b)、数字线115-b和感测组件125-b。电路400还可包含可分别为如参考图2所描述的板线210和参考线225的实例的板线210-a和参考线225-a。另外，根据图4的实例，数字线115-b和参考线225-a分别包含本质电容415-a和本质电容415-b。电路400还包含电压源405、电压源410、切换组件420和虚拟接地425、寄生电容430。
数字线115-b和参考线225-a可分别具有相应本质电容415-a和415-b。本质电容415-a和415-b可能不是电气装置，即可能不是二端电容器。而是，本质电容415-a和415-b可取决于数字线115-b和参考线225-a的物理特性，包含尺寸。在一些情况下，参考线225-a实施为存储器阵列的未使用或非作用中数字线。数字线115-b可经由切换组件420连接到虚拟接地425。尽管虚拟接地425可充当电路400的共同参考且还可被称作接地或与零电压相关联，虚拟接地还可在参考大地接地时浮动到不同于(例如，大于或或小于)零伏特的电压。
参考线225-a的电压可输入到感测组件125-b作为用于与数字线115-b进行比较的电压的参考。电压可施加到参考线225-a以提供用于与数字线115-b的电压进行比较的参考。如所描绘，铁电存储器单元105-b与数字线115-b电子通信。铁电存储器单元105-b可包含如参考图2所描述的经由字线110-b与铁电电容器电子通信的选择组件。选择组件可通过将电压施加到字线110-b来启动且可用于提供铁电电容器与数字线115-b之间的导电路径。在一个实例中，可使用选择组件选择铁电存储器单元105-b以用于读取操作来确定由铁电电容器存储的状态。
板线210-a还可与铁电电容器电子通信。在一些情况下，可施加电压以经由板线210-a(例如，用于读取操作)对铁电电容器的极板施加偏压。如上文所提及，将电压施加到板线210-a可在其它电路位置中感生寄生电压。举例来说，板线210-a可经由寄生电容430与数字线115-b电容耦合，且施加到板线210-a电压的变化也可能引起施加到数字线115-b的电压的变化。在一些情况下，板线210-a可经由其它寄生元件(例如，电感、电阻等)与数字线115-b耦合。这些寄生效应可减小用于确定由铁电电容器存储的状态的所得感测窗口。将电压施加到板线210-a以及将电压施加到字线110-b可使得铁电电容器为数字线115-b充电。即，在接入铁电存储器单元105-b后，铁电电容器可经由本质电容415-a与数字线115-b共用电荷。
根据图4的实例，切换组件420与数字线115-b和接地参考电子通信。在一些情况下，切换组件420可用于将数字线115-b连接到虚拟接地参考或将所述数字线与所述虚拟接地参考隔离。在一个实例中，控制信号(例如，线性均衡信号)可用于通过分别升高或降低施加到切换组件的线性均衡电压来启动或去启动切换组件420。在一些情况下，切换组件420可用于在未使用数字线115-b时防止数字线115-b的电压浮动。切换组件420还可用于防止与将电压施加到板线210-a相关联的寄生效应。举例来说，切换组件420可在电压施加到板线时维持在作用中状态以减弱数字线115-b上感生的寄生电压且将数字线115-b的电压驱动到或靠近虚拟接地425，如将在下文更详细地描述。
在一些实例中，切换组件420被称作线性均衡装置。切换组件420可实施为晶体管(例如，n或p型FET)且可通过将提高或降低控制信号或经放大版本的控制信号施加到晶体管的栅极来启动/去启动。在一些情况下，电压可经由一或多个外部/内部电压电源、放大器或线路驱动器施加到板线210-a、字线110-a、参考线225-a、电压源405或电压源410。
感测组件125-b可用于确定铁电存储器单元105-b的所存储状态。在一些情况下，感测组件125-b为或包含感测放大器。感测组件125-b可由电压源405和电压源410操作。在一些实例中，电压源405是正电源电压，而电压源410是负电源电压或虚拟接地。感测组件125-b可用于至少部分地基于数字线115-b的电压和参考线225-a的电压确定铁电存储器单元105-b的逻辑值。感测组件125-b可由控制器启动或去启动。在一些实例中，感测组件125-b启动或“激发”以触发数字线115-b的电压与参考线225-a的电压比较的比较。触发感测组件125-b可包含启动与相应电压源405和410及感测组件125-b电子通信的切换组件。
感测组件125-b可将感测放大器的输出锁存到由电压源405或电压源410提供的电压。举例来说，如果数字线115-b的电压大于参考线225-a的电压，那么感测组件125-b可将感测放大器的输出锁存在从电压源405供应的正电压处。降低数字线115-b上的寄生效应可增大用于感测操作、减小容限损失且提高读取存储器单元105-b的可靠性的感测窗口。
图5说明用于根据本公开的各种实施例的铁电存储器单元的感测方案的时序图500。时序图500在轴线505上描绘电压且在轴线510上描绘时间。各种组件随时间变化的电压可因此表示在时序图500上。举例来说，时序图500包含字线电压515、板线电压520和数字线电压530-a和530-b。时序图500还可包含读取电压535、参考电压540、持续时间545、感测窗口550、作用中持续时间555和激发时间560。时序图500描绘参考图4所描述的电路400的实例操作。下文参考前述图式的组件描述图5。接近零的电压可与轴线510偏移以易于表示；在一些情况下，这些电压可等于或大约等于零。
如参考图4所论述，电压可施加到切换组件420以将数字线115-b虚拟地接地。在图5中所描绘的实例中，后续电压可施加到板线210-a。读取电压，即用于读取铁电电容器的状态的电压，可施加到板线210-a，从而对铁电电容器施加偏压。可在铁电电容器的极板处测量的板线电压520可随所施加的读取电压而增大。板线电压520的变化可部分由于数字线的寄生元件而使得数字线电压530变化。如上文所论述，数字线电压530的此增大可减小来自铁电电容器的与数字线115-b共用的电荷的量，且又可减小感测窗口550，即数字线电压530-a与530-b之间的差。因此，可在将电压施加到板线210-a时在切换组件420处施加且维持线性均衡电压525。通过将切换组件420维持在作用中状态下，数字线115-b上的所得寄生电压可降低，且数字线电压530可为保持靠近零伏特或虚拟接地和/或朝向零伏特或虚拟接地驱动。
在一些情况下，切换组件420可维持在作用中状态下，直到达到与施加电压相关联的阈值。举例来说，切换组件420可保持作用中直到已作出确定板线210-a的电压的幅值大于阈值电压，板线210-a的电压的变化率小于阈值或在阈值内，或两者。另外地或可替代地，阈值可与施加板线电压520或满足电压阈值之后的持续时间(例如，持续时间545)相关联。在一些情况下，持续时间可至少部分地基于所得感测窗口550的大小、铁电电容器的特性(例如，使用年限、对应迟滞曲线)、环境因素(例如，温度)、数字线的特性(迹线宽度、迹线长度等)或其任何组合来确定。在一些实例中，增大的持续时间可与增大的感测窗口550相关联。因此，在一个实例中，持续时间545对于具有可经历降级磁滞特性的铁电电容器的较旧铁电存储器阵列可增大。
在一些实例中，持续时间545可缩短或延长以适应不同寄生效应。举例来说，持续时间545可设定得足够长以将一些或全部寄生电压从数字线115-b移除(例如，当数字线电压530小于0.5毫伏(mV)时)。在一些情况下，与移除寄生电压或增大的感测窗口550或两者相关联的持续时间545可使用已经开发用于铁电存储器阵列的数学模型或基于确立的测试结果来确定。在其它情况下，持续时间545可基于与读取或写入到铁电存储器单元105-b相关联的时序确定。举例来说，作用中持续时间555可与用于读取铁电存储器单元105-b的时序相关联且可包含升高与降低极板电压之间的时间。在一些实例中，作用中持续时间545可缩短以减小活动持续时间555且适应由存储器装置完成读取操作使用的时序。在一些实例中，持续时间545可小于或等于三纳秒(3ns)。
在已达到阈值之后，例如，已达到电压阈值，持续时间545已到期或类似者，线性均衡电压525可降低(例如，逐渐降低或骤降到0V)以去启动切换组件420。在一些情况下，线性均衡电压525在板线电压520升高时降低。在去启动切换组件420之后，数字线115-b可与虚拟接地参考隔离。随后，字线电压515可施加在字线110-b处以接入铁电存储器单元105-b。可在选择组件的栅极处测量的字线电压515可随所施加的接入电压而升高。在一些情况下，字线电压515可升高，而线性均衡电压525降低。当字线电压515增大时，带电铁电电容器与数字线115-b之间的导电路径可经由选择组件来提供。因此，数字线电压530可在铁电电容器放电到数字线115-b上时升高。
在图5中所描绘的实例中，数字线电压530可升高到基于所存储状态的两个电压中的一者。尽管，如上文所论述，这两个电压可至少部分地基于数字线115-b上的残余寄生效应而变化。举例来说，如果逻辑“1”由铁电电容器存储，那么数字线电压530-a可产生，而如果存储逻辑“0”，那么数字线电压530-b可产生。数字线电压530-a可与跨越铁电单元的较小电压降相关联且因此当与数字线电压530-b比较时为较高数字线电压，如相对于图3可看出。数字线电压530-a与数字线电压530-b之间的感测窗口550可基于持续时间545的大小而变化。在一些实例中，较长持续时间545与增大的感测窗口550相关联，而较短持续时间545与减小的感测窗口550相关联。如上文所提及，持续时间545可基于多个因素来选择。
在数字线电压530-a或530-b已选定之后，感测组件125-b可在激发时间560处启动。感测组件125-b可将数字线电压530与参考电压540进行比较，且感测组件125-b的输出可因此锁存。举例来说，如果逻辑值“1”由铁电电容器存储，那么感测组件125-b可将数字线电压530-a与参考电压540进行比较且可确定数字线电压530-a高于参考电压540。因此，感测组件125-b的输出可经驱动到正电源电压且锁存。在图5中所描绘的实例中，当感测组件125-b输出正电源电压时，数字线115-b也经驱动到电源电压。
图6说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的实例铁电存储器阵列100-a的框图600。存储器阵列100-a可含有可为参考图1、2或4所描述的存储器控制器140、存储器单元105和虚拟接地425的实例的存储器控制器140-a、存储器单元105-c和虚拟接地425-a。
存储器控制器140-a可包含偏压组件610、时序组件615和线性均衡组件630，且可操作如图1到5中所描述的存储器阵列100-a。存储器控制器140-a可与可为参考图1、2或4所描述的字线110、数字线115、感测组件125、板线210和切换组件420的实例的字线110-c、数字线115-c、感测组件125-c和板线210-a以及切换组件420-a电子通信。
存储器阵列100-a还可包含参考组件620、锁存器625、均衡线635和虚拟接地425-a。存储器阵列100-a的组件可与彼此电子通信且可执行参考图1到5所描述的功能。在一些情况下，参考组件620、感测组件125-c、切换组件420-a和锁存器625为存储器控制器140-a的组件。
在一些实例中，数字线115-c与切换组件420-a、感测组件125-c和铁电存储器单元105-c的铁电电容器电子通信。字线110-c可与存储器控制器140-a和存储器单元105-c的选择组件电子通信。板线210-a可与存储器控制器140-a和铁电存储器单元105-c的铁电电容器的极板电子通信。感测组件125-c可与存储器控制器140-a、参考线225-b、数字线115-c和锁存器625电子通信。参考组件620可与存储器控制器140-a和参考线225-b电子通信。切换组件420-a可与存储器控制器140-a、数字线115-c和虚拟接地425-a电子通信。这些组件还可经由其它组件、连接或总线与上文未列出的存储器阵列100-a内部和外部的其它组件电子通信。
存储器控制器140-a可经配置以通过将电压施加到那些各种节点来启动字线110-c、板线210-a、数字线115-c或均衡线635。举例来说，偏压组件610可经配置以施加电压来操作存储器单元105，从而对如上文所描述的存储器单元105-c进行读取或写入。在一些情况下，存储器控制器140-a可包含如参考图1所描述的行解码器、列解码器或两者。这可使得存储器控制器140-a能够接入一或多个存储器单元105。偏压组件610也可将电压电势提供到参考组件620以便产生用于感测组件125-c的参考信号。另外，偏压组件610可提供信号或施加电压以用于操作感测组件125-c。
在一些情况下，存储器控制器140-a可使用时序组件615来执行其操作。举例来说，时序组件615可控制各种字线选择或极板偏压的时序，包含用于切换和电压施加以执行存储器功能的时序，所述功能如本文中所论述的读取和写入。在一些状况下，时序组件615可控制偏压组件610的操作。
参考组件620可包含各种组件以产生用于感测组件125-c的参考信号。参考组件620可包含经特别配置以产生参考信号的电路。在一些情况下，参考组件620包含另一铁电存储器单元105。在一些实例中，参考组件620可经配置以输出具有两个感测电压之间的值的电压，如参考图3所描述。或参考组件620可经设计以输出虚拟接地电压(即，大约0V)。感测组件125-c可将来自存储器单元105-c(经由数字线115-c)的信号与来自参考组件620的参考信号进行比较。在确定逻辑状态后，感测组件125-c可随后将输出存储在锁存器625中，其中所述感测组件可使用存储器装置(存储器阵列100-a是所述存储器装置的一部分)根据电子装置的操作来使用。
在一些情况下，存储器控制器140-a可在电压施加到板线210-a时使用均衡线635将数字线115-c虚拟地接地。举例来说，切换组件420-a可用于将数字线115-c与虚拟接地425-a虚拟地接地；偏压组件610可用于在数字线115-c虚拟地接地时经由板线210-a将电压施加到铁电电容器的极板；且切换组件420-a可用于在将电压施加到铁电电容器的极板之后且在达到与施加电压相关联的阈值之后将数字线115-c与虚拟接地425-a隔离。
在一些实例中，存储器控制器140-a可使用偏压组件610以经由均衡线635启动和去启动切换组件420-a。在一些情况下，存储器控制器140-a可使用与切换组件420-a电子通信的线性均衡组件630。线性均衡组件630可使用偏压组件610调整施加到均衡线635的线性均衡电压，所述线性均衡组件在一些情况下可启动切换组件420-a且将数字线115-c虚拟地接地。
在一些情况下，存储器控制器140-a可使用偏压组件610启动与铁电电容器电子通信的选择组件以用于铁电存储器单元105-c的感测操作，且可至少部分地基于所施加的线性均衡电压确定感测操作的时序。在一些情况下，存储器控制器140-a通过使用偏压组件610来启动选择组件以将电压施加到字线110-c。存储器控制器140-a可使用时序组件615确定将电压施加到铁电电容器与隔离数字线之间的持续时间。
图7说明支持用于根据本公开的各种实施例的铁电存储器单元的感测方案的系统700。系统700包含装置705，所述装置可为或包含印刷电路板以连接或物理支撑各种组件。装置705包含存储器阵列100-b，所述存储器阵列可为参考图1和图6所描述的存储器阵列100的实例。存储器阵列100-b可含有可为参考图1和6所描述的存储器控制器140和参考图1到6所描述的存储器单元105的实例的存储器控制器140-b和一或多个存储器单元105-d。装置705还可包含处理器710、BIOS组件715、一或多个组件720和输入/输出控制组件725。装置705的组件可经由总线730与彼此电子通信。
处理器710可经配置以通过存储器控制器140-b操作存储器阵列100-a。在一些情况下，处理器710可执行参考图1和6所描述的存储器控制器140的功能。在其它情况下，存储器控制器140-b可集成到处理器710中。处理器710可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型组件的组合，且处理器710可执行本文中所描述的各种功能，包含支持用于存储器单元的感测方案。举例来说，处理器710可经配置以执行存储在存储器阵列100-a中的计算机可读指令以使得装置705执行各种功能或任务。
BIOS组件715可为包含操作为固件的基本输入/输出系统(BIOS)的软件组件，其可初始化且运行系统700的各种硬件组件。BIOS组件715还可管理处理器710与例如外围组件720、输入/输出控制组件725等的各种组件之间的数据流。BIOS组件715可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
一或多个外围组件720可为任何输入或输出装置，或用于此类装置的接口，所述接口集成到装置705中。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、USB控制器、串行或并行端口或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入/输出控制组件725可管理处理器710与一或多个外围组件720、输入装置735或输出装置740之间的数据通信。输入/输出控制组件725还可管理未集成到装置705中的外围装置。在一些状况下，输入/输出控制组件725可表示到外部外围装置的实体连接或端口。
输入735可表示装置705外部的装置或信号，所述装置或信号将输入提供到装置705或其组件。此可包含用户接口或与其它装置介接或在其它装置之间。在一些情况下，输入735可为经由一或多个外围组件720与装置705介接的外围装置，或可由输入/输出控制组件725管理。
输出装置740可表示装置705外部的装置或信号，所述装置或信号经配置以从装置705或其组件中的任一者接收输出。输出装置740的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出740可为经由一或多个外围组件720与装置705介接的外围装置，或可由输入/输出控制组件725管理。
存储器控制器140-b、装置705和存储器阵列100-b的组件可由经设计以执行其功能的电路构成。此可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它作用中或非作用中元件。
图8为说明针对用于根据本公开的各种实施例的铁电存储器单元的感测方案的方法800或多个方法的流程图。方法800的操作可由如参考图1到7所描述的存储器阵列100实施。举例来说，方法800的操作可由如参考图1、6和7所描述的存储器控制器140执行。在一些实例中，存储器控制器140可执行一组代码，以控制存储器阵列100的功能元件执行下文所描述的功能。另外地或可替代地，存储器控制器140可使用专用硬件执行下文所描述的特征功能。
在框805处，方法800可包含将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地。在某些实例中，可由如参考图6所描述的切换组件420-a执行或促进框805的操作。在一些情况下，将数字线虚拟地接地可包含启动与数字线和虚拟接地电子通信的切换组件。启动切换组件可包含将线性均衡电压施加到切换组件。
在框810处，方法800可包含在数字线虚拟地接地时将电压施加到铁电电容器的极板。在某些实例中，可由如参考图6所描述的偏压组件610执行或促进框810的操作。将电压施加到铁电电容器的极板可包含逐渐升高施加到铁电电容器的极板的电压。在一个实例中，施加到铁电电容器的极板的电压从零伏特逐渐升高的阵列的源电压的一部分，其中铁电存储器单元可为阵列的一部分。在一些情况下，施加到极板的电压升高，而线性均衡电压降低。
在框815处，方法800可包含在将电压施加到铁电电容器的极板之后且在达到与施加电压相关联的阈值之后将数字线与虚拟接地隔离。在某些实例中，可由如参考图6所描述的切换组件420-a执行或促进框815的操作。在一些情况下，将数字线与虚拟接地隔离可包含去启动切换组件。去启动切换组件可包含降低施加到与数字线和虚拟接地电子通信的切换组件的线性均衡电压。
在一些情况下，方法800可包含确定已达到阈值，其中阈值与极板的电压的幅值或极板的电压的变化率中的至少一者或两者相关联。阈值可与电压施加到铁电电容器的极板之后的持续时间相关联，且持续时间可至少部分地基于与读取或写入到铁电存储器单元或从数字线寄生电压或两者相关联的时序来确定。举例来说，持续时间可小于或等于3ns。在一些实例中，方法800可包含启动与铁电电容器电子通信的选择组件以用于在线性均衡电压降低之后铁电存储器单元的感测操作。启动选择组件可包含将电压施加到与铁电存储器单元电子通信的字线。在一些情况下，施加到字线的电压升高，而线性均衡电压降低。
描述一种用于铁电存储器单元感测的设备。铁电存储器单元感测设备可包含：用于将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地的铁电存储器单元的装置；用于在数字线虚拟地接地时将电压施加到铁电电容器的极板的装置；和用于在将电压施加到铁电电容器的极板之后且在达到与施加电压相关联的阈值之后将数字线与虚拟接地隔离的装置。
铁电存储器单元感测设备还可包含：用于确定已达到阈值的装置，其中阈值与极板的电压的幅值或极板的电压的变化率中的至少一者或两者相关联；用于启动与数字线和虚拟接地电子通信的切换组件的装置，且其中将数字线与虚拟接地隔离可包含用于去启动切换组件的装置。铁电存储器单元感测设备可包含用于去启动切换组件的装置，所述切换组件可包含用于降低施加到与数字线和虚拟接地电子通信的切换组件的线性均衡电压的装置。
铁电存储器单元感测设备可包含：用于启动与铁电电容器电子通信的选择组件以用于在线性均衡电压降低之后铁电存储器单元的感测操作的装置；和用于启动可包含用于将电压施加到与铁电存储器单元电子通信的字线的装置的选择组件的装置，其中施加到字线的电压可包含用于在线性均衡电压降低时提高所述电压的装置。另外，施加到极板的电压可包含用于在线性均衡电压降低时提高所述电压的装置。铁电存储器单元感测设备可包含用于将阈值与将电压施加到铁电电容器的极板之后的持续时间相关联的装置。此外，铁电存储器单元感测设备可包含用于确定持续时间的装置，所述确定可至少部分地基于与读取或写入到铁电存储器单元相关联的时序或与从数字线除去寄生电压相关联的时序，或两者。铁电存储器单元感测设备可包含用于提供可小于或等于三纳秒的持续时间的装置。
铁电存储器单元感测设备可包含用于将电压施加到铁电电容器的极板的装置，将电压施加到所述极板可包含用于逐渐升高施加到铁电电容器的极板的电压的装置。铁电存储器单元感测设备可包含用于将电压施加到铁电电容器的极板的装置，将电压施加到所述极板可包含用于从零伏特逐渐升高到阵列的源电压的一部分的装置，且其中铁电存储器单元包括阵列的一部分。
描述一种电子存储器设备。电子存储器阵列设备可包含包括与数字线电子通信的铁电电容器的铁电存储器单元和与铁电存储器单元电子通信的控制器，所述控制器可操作以：将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地；在数字线虚拟地接地时将电压施加到铁电电容器的极板；及在将电压施加到铁电电容器的极板之后且在达到与施加电压相关联的阈值之后将数字线与虚拟接地隔离。电子存储器阵列设备可包含与数字线和虚拟接地电子通信的切换组件，其中控制器可操作以：启动切换组件及去启动切换组件。电子存储器阵列设备可包含与切换组件电子通信的线性均衡组件。
图9为说明针对用于根据本公开的各种实施例的铁电存储器单元的感测方案的方法900或多个方法的流程图。方法900的操作可由如参考图1到7所描述的存储器阵列100实施。举例来说，方法900的操作可由如参考图1、6和7所描述的存储器控制器140执行。在一些实例中，存储器控制器140可执行一组代码，以控制存储器阵列100的功能元件执行下文所描述的功能。另外地或可替代地，存储器控制器140可使用专用硬件执行下文所描述的特征功能。
在框905处，方法900可包含启动与数字线和虚拟接地电子通信的切换组件。在某些实例中，可由如参考图6所描述的偏压组件610执行或促进框905的操作。启动切换组件可包含将电压施加到切换组件。
在框910处，方法900可包含将电压施加到与数字线电通信的铁电存储器单元的铁电电容器，其中电压应用于感测操作。在某些实例中，可由如参考图6所描述的偏压组件610执行或促进框910的操作。
在框915处，方法900可包含在将电压施加到铁电电容器之后去启动切换组件。在某些实例中，框915的操作可由如参考图6所描述的偏压组件610和/或时序组件615执行或促进。去启动切换组件可包含移除电压。在一些情况下，切换组件至少部分地基于确定铁电电容器的极板的电压的幅值已达到第一阈值或确定极板的电压的变化率在第二阈值内，或两者去启动。在一些情况下，方法900可包含确定将电压施加铁电电容器与去启动切换组件之间的持续时间。持续时间可至少部分地基于以下来确定：铁电存储器单元的特性、数字线的特性、与读取或写入到铁电存储器单元相关联的时序；完全转储窗口大小，其中完全转储窗口大小可至少部分地基于产生于由铁电电容器存储的第一状态的数字线的电压与产生于由铁电电容器存储的第二所存储状态的数字线的电压之间的测量差来确定，或其任何组合。
在框920处，方法900可包含在去启动切换组件之后选择铁电存储器单元。在某些实例中，框915的操作可由如参考图6所描述的偏压组件610和/或时序组件615执行或促进。选择铁电存储器单元可包含将电压施加到与铁电电容器和数字线电子通信的选择组件。
因此，方法800和900可实现用于铁电存储器阵列的存储器单元的感测方案。方法800和900可各自为操作铁电存储器单元的方法。应注意，方法800和900描述可能实施方案，且操作和步骤可重新布置或以其它方式修改，使得其它实施方案是可能的。在一些实例中，来自方法800和900中的两者或更多者的特征可组合。
描述一种用于铁电存储器单元感测的设备。铁电存储器单元感测设备可包含：用于启动与数字线和虚拟接地电子通信的切换组件的装置；用于将电压施加到与数字线电子通信的铁电存储器单元的铁电电容器的装置，其中电压应用于感测操作；用于在将电压施加到铁电电容器之后去启动切换组件的装置；和用于在去启动切换组件之后选择铁电存储器单元的装置。
铁电存储器单元感测设备可包含用于启动切换组件的装置，所述启动切换组件可包含用于将电压施加到切换组件的装置，其中去启动切换组件可包含用于将电压从切换组件除去的装置。铁电存储器单元感测设备可包含用于去启动切换组件的装置，所述去启动切换组件可至少部分地基于确定铁电电容器的极板的电压的幅值已达到第一阈值或确定极板的电压的变化率在第二阈值内或两者。铁电存储器单元感测设备可包含用于选择铁电存储器单元的装置，所述选择铁电存储器单元可包含用于将电压施加到与铁电电容器和数字线电子通信的选择组件的装置。铁电存储器单元感测设备可包含用于确定将电压施加到铁电电容器与去启动切换组件之间的持续时间的装置。另外，铁电存储器单元感测设备可包含用于确定持续时间的装置，所述确定持续时间可至少部分地基于铁电存储器单元的特性、数字线的特性、与读取或写入到铁电存储器单元相关联的时序、至少部分地基于产生于由铁电电容器存储的第一状态的数字线的电压与产生于由铁电电容器存储的第二存储状态的数字线的电压之间的测量差来确定的完全转储窗口大小，或其任何组合。
本文中的描述提供实例且并不限制在权利要求书中所阐述的范围、适用性或实例。可在不脱离本公开的范围的情况下对论述的元件的功能和布置作出改变。各种实例可在适当时省略、替代或添加各种程序或组件。又，关于一些实例描述之特征可在其他实例中加以组合。
本文结合附图阐述的实施方式描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。如本文中所使用，术语“实例”和“示例性”意味着“充当实例、例子、实施例或说明”且不“优于”或“优越于其它实例”。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些具体细节的情况下实施实施例。在一些情况下，以框图的形式展示众所周知的结构和装置以便避免混淆所描述实例的概念。
在随附图式中，类似组件或特征可具有相同参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。当在本说明书中使用第一附图标记时，不论第二附图标记如何，所述描述都适用于具有相同第一附图标记的类似组件中的任一者。
可使用多种不同技术和技艺中的任一者来表示本文中所描述的信息和信号。举例来说，可用电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持为大致零伏特(0V)的电压但并不直接接地连接的电路节点。因此，虚拟接地的电压可在时间上波动且在稳定状态下返回到大致0V。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是有可能的。“虚拟接地”或“虚拟地接地”意味着连接到0V。
术语“电子通信”是指支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。在电子通信中组件可(例如，在带电电路中)主动地交换电子或信号或(例如，在断电电路中)可不主动地交换电子或信号，但可经配置且可操作以在电路通电后交换电子或信号。通过实例，经由开关(例如，晶体管)物理连接的两个组件在电子通信中，与开关的状态(即，开启或关闭)无关。
术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在开路，那么所述组件彼此隔离。举例来说，通过开关物理连接的两个组件可在开关开启时彼此隔离。
本文中所论述的装置(包含存储器阵列100)可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。端子可经由导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可由经轻掺杂半导体区或沟道分隔开。如果沟道是n型(即，大部分载体为电子)，那么FET可被称为n型FET。如果沟道是p型(即，大部分载体为电洞)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物端封。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“去启动”。
结合本文中的公开内容所描述的各种说明性块、组件和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本发明和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。
并且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将易于了解对本发明的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本发明的范围。因此，本公开并不限于本文中所描述的实例和设计，而是应符合与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (25)

1.一种操作铁电存储器单元的方法，其包括：
将与所述铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地；
在所述数字线虚拟地接地时将电压施加到所述铁电电容器的极板；
确定已达到与所述极板的所述电压的变化率相关联的阈值；及
在将所述电压施加到所述铁电电容器的所述极板之后且在达到与施加所述电压相关联的所述阈值之后将所述数字线与所述虚拟接地隔离。
2.根据权利要求1所述的方法，其中所述阈值与所述极板的电压的幅值相关联。
3.根据权利要求1所述的方法，其中将所述数字线虚拟地接地包括：
启动与所述数字线和所述虚拟接地电子通信的切换组件，且其中将所述数字线与所述虚拟接地隔离包括：
去启动所述切换组件。
4.根据权利要求3所述的方法，其中去启动所述切换组件包括：
降低施加到与所述数字线和所述虚拟接地电子通信的所述切换组件的线性均衡电压。
5.根据权利要求4所述的方法，其进一步包括：
启动与所述铁电电容器电子通信的选择组件以用于在所述线性均衡电压降低之后所述铁电存储器单元的感测操作。
6.根据权利要求5所述的方法，其中启动所述选择组件包括：
将电压施加到与所述铁电存储器单元电子通信的字线。
7.根据权利要求4所述的方法，其中所述阈值与所述将所述电压施加到所述铁电电容器的所述极板之后的持续时间相关联。
8.根据权利要求7所述的方法，其中所述持续时间至少部分地基于与读取或写入到所述铁电存储器单元相关联的时序或与从所述数字线移除寄生电压相关联的时序或两者来确定。
9.根据权利要求7所述的方法，其中所述持续时间小于或等于三纳秒。
10.根据权利要求1所述的方法，其中将所述电压施加到所述铁电电容器的所述极板包括：
逐渐升高施加到所述铁电电容器的所述极板的电压。
11.根据权利要求1所述的方法，其中施加到所述铁电电容器的所述极板的所述电压从零伏特逐渐升高到阵列的源电压的一部分，且其中所述铁电存储器单元包括所述阵列的一部分。
12.一种方法，其包括：
将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地，其中将所述数字线虚拟地接地包括启动与所述数字线和所述虚拟接地电子通信的切换组件；
在所述数字线虚拟地接地时将电压施加到所述铁电电容器的极板；
在将所述电压施加到所述铁电电容器的所述极板之后且在达到与施加所述电压相关联的阈值之后将所述数字线与所述虚拟接地隔离，其中将所述数字线与所述虚拟接地隔离包括去启动切换组件，其中去启动切换组件包括降低施加到与所述数字线和所述虚拟接地电子通信的所述切换组件的线性均衡电压；及
启动与所述铁电电容器电子通信的选择组件以用于在线性均衡电压降低之后所述铁电存储器单元的感测操作，其中启动所述选择组件包括将电压施加到与所述铁电存储器单元电子通信的字线，并且其中施加到所述字线的所述电压在所述线性均衡电压降低时升高。
13.一种方法，其包括：
将与铁电存储器单元的铁电电容器和虚拟接地电子通信的数字线虚拟地接地，其中将所述数字线虚拟地接地包括启动与所述数字线和所述虚拟接地电子通信的切换组件；
在所述数字线虚拟地接地时将电压施加到所述铁电电容器的极板；及
在将所述电压施加到所述铁电电容器的所述极板之后且在达到与施加所述电压相关联的阈值之后将所述数字线与所述虚拟接地隔离，其中将所述数字线与所述虚拟接地隔离包括去启动切换组件，其中去启动切换组件包括降低施加到与所述数字线和所述虚拟接地电子通信的所述切换组件的线性均衡电压，并且其中施加到所述极板的所述电压在所述线性均衡电压降低时升高。
14.一种操作铁电存储器单元的方法，其包括：
启动与数字线和虚拟接地电子通信的切换组件；
将电压施加到与所述数字线电子通信的所述铁电存储器单元的铁电电容器，其中所述电压应用于感测操作；
确定极板的电压的变化率满足阈值；
在将所述电压施加到所述铁电电容器之后至少部分地基于确定满足所述阈值而去启动所述切换组件；及
在去启动所述切换组件之后选择所述铁电存储器单元。
15.根据权利要求14所述的方法，其中启动所述切换组件包括：
将电压施加到所述切换组件，且其中去启动所述切换组件包括：
从所述切换组件移除所述电压。
16.根据权利要求14所述的方法，其中所述切换组件至少部分地基于确定所述铁电电容器的极板的所述电压的幅值已达到第二阈值。
17.根据权利要求14所述的方法，其中选择所述铁电存储器单元包括：
将电压施加到与所述铁电电容器和所述数字线电子通信的选择组件。
18.根据权利要求14所述的方法，其进一步包括：
确定将所述电压施加到所述铁电电容器与去启动所述切换组件之间的持续时间。
19.根据权利要求18所述的方法，其中所述持续时间至少部分地基于以下来确定：
所述铁电存储器单元的特性，
所述数字线的特性，
与读取或写入到所述铁电存储器单元相关联的时序，
至少部分地基于产生于由所述铁电电容器存储的第一状态的所述数字线的电压与产生于由所述铁电电容器存储的第二所存储状态的所述数字线的电压之间的测量差来确定的完全转储窗口大小，
或其任何组合。
20.一种电子存储器设备，其包括：
铁电存储器单元，其包括与数字线电子通信的铁电电容器；和
控制器，其与所述铁电存储器单元电子通信且可操作以：
将与所述铁电存储器单元的所述铁电电容器和虚拟接地电子通信的所述数字线虚拟地接地；
在所述数字线虚拟地接地时将电压施加到所述铁电电容器的极板；
确定已达到与所述极板的所述电压的变化率相关联的阈值；及
在将所述电压施加到所述铁电电容器的所述极板之后且在达到与施加所述电压相关联的所述阈值之后将所述数字线与所述虚拟接地隔离。
21.根据权利要求20所述的电子存储器设备，其进一步包括：
与所述数字线和所述虚拟接地电子通信的切换组件，其中所述控制器可操作以：
启动所述切换组件，及
去启动所述切换组件。
22.根据权利要求21所述的电子存储器设备，其进一步包括：
与所述切换组件电子通信的线性均衡组件。
23.根据权利要求22所述的电子存储器设备，其中所述控制器可操作以：
启动与所述铁电电容器电子通信的选择组件以用于所述铁电存储器单元的感测操作，其中所述感测操作的时序至少部分地基于线性均衡电压。
24.根据权利要求20所述的电子存储器设备，其中所述控制器可操作以：
确定将所述电压施加到所述铁电电容器的所述极板与隔离所述数字线之间的持续时间。
25.根据权利要求20所述的电子存储器设备，其中所述控制器可操作以：
将电压施加到与所述铁电存储器单元电子通信的字线。
CN201780027527.5A 2016-03-18 2017-03-16 铁电存储器单元感测 Active CN109074840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/073,989 US9792973B2 (en) 2016-03-18 2016-03-18 Ferroelectric memory cell sensing
US15/073,989 2016-03-18
PCT/US2017/022678 WO2017161103A1 (en) 2016-03-18 2017-03-16 Ferroelectric memory cell sensing

Publications (2)

Publication Number Publication Date
CN109074840A CN109074840A (zh) 2018-12-21
CN109074840B true CN109074840B (zh) 2022-08-19

Family

ID=59851257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027527.5A Active CN109074840B (zh) 2016-03-18 2017-03-16 铁电存储器单元感测

Country Status (7)

Country Link
US (4) US9792973B2 (zh)
EP (1) EP3430626B1 (zh)
JP (1) JP6844893B2 (zh)
KR (1) KR102170106B1 (zh)
CN (1) CN109074840B (zh)
SG (1) SG11201807961SA (zh)
WO (1) WO2017161103A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9792973B2 (en) * 2016-03-18 2017-10-17 Micron Technology, Inc. Ferroelectric memory cell sensing
US10475498B2 (en) * 2017-07-18 2019-11-12 Micron Technology, Inc. Self-boost, source following, and sample-and-hold for accessing memory cells
US10510423B2 (en) 2017-08-04 2019-12-17 Micron Technology, Inc. Mitigating disturbances of memory cells
US10056129B1 (en) 2017-08-10 2018-08-21 Micron Technology, Inc. Cell bottom node reset in a memory array
US10446502B2 (en) 2017-08-30 2019-10-15 Micron, Technology, Inc. Apparatuses and methods for shielded memory architecture
US10410721B2 (en) * 2017-11-22 2019-09-10 Micron Technology, Inc. Pulsed integrator and memory techniques
US10762944B2 (en) 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10867653B2 (en) 2018-04-20 2020-12-15 Micron Technology, Inc. Access schemes for protecting stored data in a memory device
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US10636469B2 (en) 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10991411B2 (en) 2018-08-17 2021-04-27 Micron Technology, Inc. Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
US11017831B2 (en) * 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access
US11688457B2 (en) 2020-12-26 2023-06-27 International Business Machines Corporation Using ferroelectric field-effect transistors (FeFETs) as capacitive processing units for in-memory computing
CN113488091B (zh) * 2021-07-20 2024-07-19 无锡舜铭存储科技有限公司 印记抑制方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333870B1 (en) * 2000-01-28 2001-12-25 Hyundai Electronics Industries Co., Ltd. Nonvolatile ferroelectric memory device and method for driving same
JP2002529876A (ja) * 1998-11-02 2002-09-10 セリス・セミコンダクター・コーポレーション 切換電圧を高めた強誘電体メモリ
JP2003132672A (ja) * 2001-10-19 2003-05-09 Oki Electric Ind Co Ltd 強誘電体メモリ装置およびその動作方法
CN1679115A (zh) * 2003-04-10 2005-10-05 富士通株式会社 铁电存储器及其数据读取方法
CN101197186A (zh) * 2006-12-04 2008-06-11 精工爱普生株式会社 铁电存储装置及电子设备
CN102592651A (zh) * 2012-03-19 2012-07-18 河南科技大学 用于铁电随机存储器的灵敏放大电路
CN102646443A (zh) * 2011-02-01 2012-08-22 意法半导体股份有限公司 具有铁电材料元件的存储器支持及其非破坏性读取方法
CN102804276A (zh) * 2009-06-15 2012-11-28 美光科技公司 使用新兴非易失性存储器元件及快闪存储器
CN105097010A (zh) * 2014-05-16 2015-11-25 华为技术有限公司 一种铁电存储器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262982A (en) * 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
US5703804A (en) * 1996-09-26 1997-12-30 Sharp Kabushiki K.K. Semiconductor memory device
JP2001076493A (ja) 1999-09-03 2001-03-23 Nec Corp 強誘電体記憶装置
US6841821B2 (en) * 1999-10-07 2005-01-11 Monolithic System Technology, Inc. Non-volatile memory cell fabricated with slight modification to a conventional logic process and methods of operating same
JP3856424B2 (ja) * 2000-12-25 2006-12-13 株式会社東芝 半導体記憶装置
US6822904B2 (en) 2001-01-03 2004-11-23 Micron Technology, Inc. Fast sensing scheme for floating-gate memory cells
KR100428652B1 (ko) 2001-03-28 2004-04-29 주식회사 하이닉스반도체 인접 셀간에 셀 플레이트를 공유하는 강유전체 메모리 소자
JP2002313100A (ja) * 2001-04-17 2002-10-25 Toshiba Corp 強誘電体メモリ及びそのテスト方法
US6611448B2 (en) * 2001-07-30 2003-08-26 Intel Corporation Ferroelectric memory and method for reading the same
US6529398B1 (en) * 2001-09-27 2003-03-04 Intel Corporation Ferroelectric memory and method for reading the same
JP3597163B2 (ja) 2001-10-22 2004-12-02 沖電気工業株式会社 強誘電体メモリセルの読み出し方法および読み出し回路
JP4638193B2 (ja) * 2004-09-24 2011-02-23 パトレネラ キャピタル リミテッド， エルエルシー メモリ
US7215565B2 (en) * 2005-01-04 2007-05-08 Thin Film Electronics Asa Method for operating a passive matrix-addressable ferroelectric or electret memory device
JP2009301658A (ja) 2008-06-13 2009-12-24 Seiko Epson Corp 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器
JP2010040055A (ja) * 2008-07-31 2010-02-18 Seiko Epson Corp 強誘電体記憶装置の初期化方法、強誘電体記憶装置および電子機器
US7855923B2 (en) * 2008-10-31 2010-12-21 Seagate Technology Llc Write current compensation using word line boosting circuitry
US8310856B2 (en) * 2010-06-09 2012-11-13 Radiant Technology Ferroelectric memories based on arrays of autonomous memory bits
US8300446B2 (en) 2010-12-13 2012-10-30 Texas Instruments Incorporated Ferroelectric random access memory with single plate line pulse during read
US8570812B2 (en) 2011-08-23 2013-10-29 Texas Instruments Incorporated Method of reading a ferroelectric memory cell
US9117535B2 (en) * 2013-03-04 2015-08-25 Texas Instruments Incorporated Single sided bit line restore for power reduction
US9368182B2 (en) 2013-12-09 2016-06-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Memory cell
US9786346B2 (en) * 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US9401196B1 (en) * 2015-06-11 2016-07-26 Texas Instruments Incorporated Dual mode ferroelectric random access memory (FRAM) cell apparatus and methods with imprinted read-only (RO) data
US9792973B2 (en) * 2016-03-18 2017-10-17 Micron Technology, Inc. Ferroelectric memory cell sensing
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US10636469B2 (en) * 2018-05-09 2020-04-28 Micron Technology, Inc. Cell voltage accumulation discharge
US10622050B2 (en) * 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529876A (ja) * 1998-11-02 2002-09-10 セリス・セミコンダクター・コーポレーション 切換電圧を高めた強誘電体メモリ
US6333870B1 (en) * 2000-01-28 2001-12-25 Hyundai Electronics Industries Co., Ltd. Nonvolatile ferroelectric memory device and method for driving same
JP2003132672A (ja) * 2001-10-19 2003-05-09 Oki Electric Ind Co Ltd 強誘電体メモリ装置およびその動作方法
CN1679115A (zh) * 2003-04-10 2005-10-05 富士通株式会社 铁电存储器及其数据读取方法
CN101197186A (zh) * 2006-12-04 2008-06-11 精工爱普生株式会社 铁电存储装置及电子设备
CN102804276A (zh) * 2009-06-15 2012-11-28 美光科技公司 使用新兴非易失性存储器元件及快闪存储器
CN102646443A (zh) * 2011-02-01 2012-08-22 意法半导体股份有限公司 具有铁电材料元件的存储器支持及其非破坏性读取方法
CN102592651A (zh) * 2012-03-19 2012-07-18 河南科技大学 用于铁电随机存储器的灵敏放大电路
CN105097010A (zh) * 2014-05-16 2015-11-25 华为技术有限公司 一种铁电存储器

Also Published As

Publication number Publication date
US10529402B2 (en) 2020-01-07
WO2017161103A1 (en) 2017-09-21
US11475934B2 (en) 2022-10-18
US10068629B2 (en) 2018-09-04
KR102170106B1 (ko) 2020-10-27
SG11201807961SA (en) 2018-10-30
JP6844893B2 (ja) 2021-03-17
US20200090727A1 (en) 2020-03-19
JP2019515408A (ja) 2019-06-06
CN109074840A (zh) 2018-12-21
US20180358077A1 (en) 2018-12-13
KR20180117200A (ko) 2018-10-26
EP3430626A4 (en) 2020-01-15
US20170365321A1 (en) 2017-12-21
US20170270991A1 (en) 2017-09-21
US9792973B2 (en) 2017-10-17
EP3430626A1 (en) 2019-01-23
EP3430626B1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
CN109074840B (zh) 铁电存储器单元感测
CN108885891B (zh) 用于铁电存储器单元感测的偏移补偿
CN109155142B (zh) 用于存储器单元的感测操作的功率降低
CN109313921B (zh) 存储器单元的印痕避免
CN109074836B (zh) 从铁电存储器单元的电荷提取
US10978126B2 (en) Ground reference scheme for a memory cell
CN109074838B (zh) 具有存储组件隔离的存储器单元感测
CN109643568B (zh) 存储器阵列中的完全偏压感测
CN109155140B (zh) 存储器单元板之间的电荷共享
CN109215706B (zh) 用于存储器单元的自参考感测

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant