JP4638193B2 - メモリ - Google Patents
メモリ Download PDFInfo
- Publication number
- JP4638193B2 JP4638193B2 JP2004276510A JP2004276510A JP4638193B2 JP 4638193 B2 JP4638193 B2 JP 4638193B2 JP 2004276510 A JP2004276510 A JP 2004276510A JP 2004276510 A JP2004276510 A JP 2004276510A JP 4638193 B2 JP4638193 B2 JP 4638193B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- data
- ferroelectric capacitor
- line
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 136
- 239000003990 capacitor Substances 0.000 claims description 333
- 230000008859 change Effects 0.000 claims description 18
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 230000010287 polarization Effects 0.000 description 52
- 238000010586 diagram Methods 0.000 description 47
- 101710190981 50S ribosomal protein L6 Proteins 0.000 description 27
- 230000004913 activation Effects 0.000 description 12
- 101001093025 Geobacillus stearothermophilus 50S ribosomal protein L7/L12 Proteins 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 101001105315 Bacillus subtilis (strain 168) 50S ribosomal protein L17 Proteins 0.000 description 7
- 101100426900 Caenorhabditis elegans trd-1 gene Proteins 0.000 description 4
- 102100021999 Cytosolic Fe-S cluster assembly factor NUBP2 Human genes 0.000 description 3
- 101001107795 Homo sapiens Cytosolic Fe-S cluster assembly factor NUBP2 Proteins 0.000 description 3
- 101000827688 Homo sapiens Fibroblast growth factor receptor 2 Proteins 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Description
図1は、本発明の第1実施形態による1T1C型の強誘電体メモリの構成を示した回路図である。まず、図1を参照して、本発明の第1実施形態による1T1C型の強誘電体メモリの構成について説明する。
図7は、本発明の第2実施形態による1T1C型の強誘電体メモリの動作を説明するための電圧波形図である。図8〜図15は、本発明の第2実施形態による1T1C型の強誘電体メモリの強誘電体キャパシタの分極状態を示したヒステリシス図である。この第2実施形態による1T1C型の強誘電体メモリでは、上記第1実施形態による強誘電体メモリと異なり、予め強誘電体キャパシタに繋がるビット線の電位を負電位にした後、強誘電体キャパシタに電圧パルスを印加して、強誘電体キャパシタのデータを読み出す。次に、図1および図7〜図15を参照して、第2実施形態による1T1C型の強誘電体メモリの動作について説明する。なお、この第2実施形態による1T1C型の強誘電体メモリの回路構成は、図1に示した第1実施形態による1T1C型の強誘電体メモリの回路構成と全く同様である。
図16は、本発明の第3実施形態による1T1C型の強誘電体メモリの構成を示した回路図である。次に、図16を参照して、本発明の第3実施形態による1T1C型の強誘電体メモリの構成について説明する。
図18は、本発明の第4施形態によるクロスポイント型の強誘電体メモリの構成を示した回路図である。次に、図18を参照して、この第4実施形態では、上記第1〜第3実施形態と異なり、本発明をクロスポイント型の強誘電体メモリに適用した例について説明する。
図20は、本発明の第5実施形態によるクロスポイント型の強誘電体メモリの動作を説明するための電圧波形図である。この第5実施形態によるクロスポイント型の強誘電体メモリでは、上記第4実施形態によるクロスポイント型の強誘電体メモリと異なり、予め強誘電体キャパシタに繋がるビット線の電位を負電位にした後、強誘電体キャパシタに電圧パルスを印加することにより、強誘電体キャパシタのデータをビット線に読み出す。次に、図8〜図15、図18および図20を参照して、本発明の第5実施形態によるクロスポイント型の強誘電体メモリの動作について説明する。なお、この第5実施形態によるクロスポイント型の強誘電体メモリの回路構成は、上記第4実施形態によるクロスポイント型の強誘電体メモリの回路構成と全く同様である。
図21は、本発明の第6実施形態によるクロスポイント型の強誘電体メモリの構成を示した回路図である。次に、図21を参照して、本発明の第6実施形態によるクロスポイント型の強誘電体メモリの構成について説明する。
2 基準電圧発生回路
3、23 センスアンプ
CF0、CF1、CF2、CF3、CF10 強誘電体キャパシタ
BL0、BL1、BL2、BL3、BL4、BL5 ビット線(データライン)
PL0、PL1 プレート線(駆動ライン)
WL0、WL1、WL2、WL3 ワード線(駆動ライン)
PLD ダミープレート線(ダミー駆動ライン)
WLD ダミーワード線(ダミー駆動ライン)
CFD0、CFD1 ダミー強誘電体キャパシタ
Claims (6)
- データを保持するように構成された強誘電体キャパシタと、
前記強誘電体キャパシタに結合された駆動ラインおよびデータラインと
を備えたメモリであって、
前記メモリは、
前記データの読み出し時において、前記強誘電体キャパシタに前記駆動ラインを介して電圧パルスを印加することにより、前記強誘電体キャパシタが第1のデータを保持する場合には、前記データライン上に負電位を生成し、前記強誘電体キャパシタが第2のデータを保持する場合には、前記データライン上に正電位を生成することと、
前記データの読み出し時において、前記強誘電体キャパシタに前記駆動ラインを介して前記電圧パルスを印加する前に、前記データラインを負電位に設定することと
を行うように構成されており、
前記データラインを負電位に設定することは、
前記駆動ラインの電位を所定の正電位に設定し、かつ、前記データラインの電位を接地電位に保持し、これにより、前記データラインをフローティング状態にし、その後、前記駆動ラインの電位を前記所定の正電位から接地電位に低下させることにより、前記データラインの電位を負電位に設定することによって行われる、メモリ。 - データを保持するように構成された強誘電体キャパシタと、
前記強誘電体キャパシタに結合された駆動ラインおよびデータラインと、
ダミー駆動ラインと、
前記ダミー駆動ラインおよび前記データラインに結合されたダミー強誘電体キャパシタと
を備えたメモリであって、
前記メモリは、
前記データの読み出し時において、前記強誘電体キャパシタに前記駆動ラインを介して電圧パルスを印加することにより、前記強誘電体キャパシタが第1のデータを保持する場合には、前記データライン上に負電位を生成し、前記強誘電体キャパシタが第2のデータを保持する場合には、前記データライン上に正電位を生成することと、
前記データの読み出し時において、前記強誘電体キャパシタに前記駆動ラインを介して前記電圧パルスを印加する前に、前記データラインを負電位に設定することと
を行うように構成されており、
前記データラインを負電位に設定することは、
前記ダミー駆動ラインの電位を所定の正電位に設定し、かつ、前記データラインの電位を接地電位に保持し、これにより、前記データラインをフローティング状態にし、その後、前記ダミー駆動ラインの電位を前記所定の正電位から接地電位に低下させることにより、前記データラインの電位を負電位に設定することによって行われる、メモリ。 - 前記メモリは、前記データラインの電位と接地電位である参照電位とを比較することにより、前記強誘電体キャパシタにおいて保持されている前記データを判別するようにさらに構成されている、請求項1または請求項2に記載のメモリ。
- 前記メモリは、前記強誘電体キャパシタに印加される前記電圧パルスが立ち下がった後、前記強誘電体キャパシタにおいて保持されている前記データを判別するようにさらに構成されている、請求項1〜3のいずれか1項に記載のメモリ。
- 前記メモリは、前記データの読み出し時において、前記強誘電体キャパシタが前記第1のデータを保持する場合には、前記データラインの総電荷量を減少させることにより、前記データライン上に負電位を生成し、前記強誘電体キャパシタが前記第2のデータを保持する場合には、前記データラインの総電荷量を増加させることにより、前記データライン上に正電位を生成するようにさらに構成されている、請求項1〜4のいずれか1項に記載のメモリ。
- 前記メモリは、前記強誘電体キャパシタが前記第1のデータを保持する場合には、前記強誘電体キャパシタに前記電圧パルスを印加する前後において前記データラインの総電荷量を変化させないことにより、前記データラインの電位を負電位に保持し、前記強誘電体キャパシタが前記第2のデータを保持する場合には、前記データラインの総電荷量を増加させることにより、前記データライン上に正電位を生成するようにさらに構成されている、請求項1〜4のいずれか1項に記載のメモリ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276510A JP4638193B2 (ja) | 2004-09-24 | 2004-09-24 | メモリ |
US11/229,763 US7262985B2 (en) | 2004-09-24 | 2005-09-20 | Memory |
CNB2005101063032A CN100472649C (zh) | 2004-09-24 | 2005-09-21 | 存储器 |
KR1020050088738A KR100745325B1 (ko) | 2004-09-24 | 2005-09-23 | 메모리 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276510A JP4638193B2 (ja) | 2004-09-24 | 2004-09-24 | メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006092644A JP2006092644A (ja) | 2006-04-06 |
JP4638193B2 true JP4638193B2 (ja) | 2011-02-23 |
Family
ID=36098844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004276510A Active JP4638193B2 (ja) | 2004-09-24 | 2004-09-24 | メモリ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7262985B2 (ja) |
JP (1) | JP4638193B2 (ja) |
KR (1) | KR100745325B1 (ja) |
CN (1) | CN100472649C (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179048A (ja) * | 2004-12-21 | 2006-07-06 | Sanyo Electric Co Ltd | 半導体装置 |
KR101861980B1 (ko) * | 2009-11-06 | 2018-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8792284B2 (en) | 2010-08-06 | 2014-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor memory device |
JP5770068B2 (ja) * | 2010-11-12 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6500721B2 (ja) * | 2015-09-17 | 2019-04-17 | 富士通セミコンダクター株式会社 | 不揮発性データ記憶回路及び不揮発性データ記憶回路の制御方法 |
US9934837B2 (en) | 2016-03-01 | 2018-04-03 | Micron Technology, Inc. | Ground reference scheme for a memory cell |
US9792973B2 (en) | 2016-03-18 | 2017-10-17 | Micron Technology, Inc. | Ferroelectric memory cell sensing |
US10192606B2 (en) * | 2016-04-05 | 2019-01-29 | Micron Technology, Inc. | Charge extraction from ferroelectric memory cell using sense capacitors |
US9799388B1 (en) * | 2016-04-28 | 2017-10-24 | Micron Technology, Inc. | Charge sharing between memory cell plates using a conductive path |
US10867653B2 (en) | 2018-04-20 | 2020-12-15 | Micron Technology, Inc. | Access schemes for protecting stored data in a memory device |
US10622050B2 (en) * | 2018-05-09 | 2020-04-14 | Micron Technology, Inc. | Ferroelectric memory plate power reduction |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319472A (ja) * | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
WO2004077442A1 (ja) * | 2003-02-27 | 2004-09-10 | Fujitsu Limited | 半導体記憶装置及びデータ読み出し方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0767464B1 (en) * | 1995-09-08 | 2003-11-19 | Fujitsu Limited | Ferroelectric memory and method of reading out data from the ferroelectric memory |
JPH09180467A (ja) * | 1995-10-24 | 1997-07-11 | Fujitsu Ltd | 強誘電体メモリにおけるデータの読出し方法及び強誘電体メモリ |
KR100234877B1 (ko) * | 1997-01-13 | 1999-12-15 | 윤종용 | 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법 |
US6363002B1 (en) * | 1997-12-31 | 2002-03-26 | Texas Instruments Incorporated | Ferroelectric memory with bipolar drive pulses |
JP3780713B2 (ja) | 1998-08-25 | 2006-05-31 | 富士通株式会社 | 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法 |
JP2001210795A (ja) | 1999-11-17 | 2001-08-03 | Sanyo Electric Co Ltd | 誘電体素子 |
US6496428B2 (en) * | 2001-01-19 | 2002-12-17 | Fujitsu Limited | Semiconductor memory |
TW584855B (en) | 2001-04-19 | 2004-04-21 | Sanyo Electric Co | Ferroelectric memory and operating method therefor |
-
2004
- 2004-09-24 JP JP2004276510A patent/JP4638193B2/ja active Active
-
2005
- 2005-09-20 US US11/229,763 patent/US7262985B2/en active Active
- 2005-09-21 CN CNB2005101063032A patent/CN100472649C/zh active Active
- 2005-09-23 KR KR1020050088738A patent/KR100745325B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319472A (ja) * | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
WO2004077442A1 (ja) * | 2003-02-27 | 2004-09-10 | Fujitsu Limited | 半導体記憶装置及びデータ読み出し方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100745325B1 (ko) | 2007-08-01 |
KR20060051587A (ko) | 2006-05-19 |
CN100472649C (zh) | 2009-03-25 |
US7262985B2 (en) | 2007-08-28 |
JP2006092644A (ja) | 2006-04-06 |
US20060067101A1 (en) | 2006-03-30 |
CN1770317A (zh) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100745325B1 (ko) | 메모리 | |
JP4040243B2 (ja) | 強誘電体メモリ | |
JP4753873B2 (ja) | メモリ | |
KR20010007206A (ko) | 강유전체 메모리 및 반도체 메모리 | |
KR100675246B1 (ko) | 메모리 | |
KR100638233B1 (ko) | 반도체 메모리 | |
JP4452631B2 (ja) | メモリ | |
KR100685587B1 (ko) | 불휘발성 강유전체 메모리 장치 및 그 제어 방법 | |
KR20110078731A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
JP2008047224A (ja) | 不揮発性半導体メモリ | |
JP4186119B2 (ja) | 強誘電体メモリ装置 | |
JP2007193854A (ja) | 半導体記憶装置 | |
CN107886982B (zh) | 补偿跳脱电压的变化的存储器装置及其读取方法 | |
JP4024196B2 (ja) | 強誘電体メモリ | |
JP4503128B2 (ja) | 強誘電体ランダムアクセスメモリ | |
JP2012169002A (ja) | 半導体記憶装置 | |
JP4154392B2 (ja) | 半導体記憶装置及びデータ読み出し方法 | |
JP4177220B2 (ja) | 半導体記憶装置 | |
KR100568861B1 (ko) | 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치 | |
JP2004178734A (ja) | メモリ装置 | |
JP4024220B2 (ja) | 強誘電体メモリ | |
JP2023094903A (ja) | 強誘電体メモリの読み出し回路、強誘電体メモリ及び強誘電体メモリの読み出し方法 | |
JP4470109B2 (ja) | 強誘電体記憶装置、電子機器 | |
JP2000149576A (ja) | 不揮発性半導体記憶装置 | |
KR20080097967A (ko) | 불휘발성 메모리 장치와 불휘발성 메모리 장치의 데이터 독출 방법 및 프로그램 검증 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100405 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100705 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4638193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |