JP4154392B2 - 半導体記憶装置及びデータ読み出し方法 - Google Patents
半導体記憶装置及びデータ読み出し方法 Download PDFInfo
- Publication number
- JP4154392B2 JP4154392B2 JP2004568754A JP2004568754A JP4154392B2 JP 4154392 B2 JP4154392 B2 JP 4154392B2 JP 2004568754 A JP2004568754 A JP 2004568754A JP 2004568754 A JP2004568754 A JP 2004568754A JP 4154392 B2 JP4154392 B2 JP 4154392B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- bit line
- data
- memory cell
- ground potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
“0”データより大きく且つ“1”データより小さい基準電位を発生させ、基準電位とデータ電位との大小関係をセンスアンプにより増幅する。
12 コラムアドレスバッファ
13 クロックバッファ
14 ローデコーダ
15 コラムデコーダ
16 ワード線ドライバ/プレート線ドライバ
17 メモリセル配列
18 WEバッファ
19 入力バッファ
20 ライトアンプ
21 ビット線レベルシフタ
22 センスアンプ
23 出力バッファ
Claims (9)
- ビット線と、
該ビット線に接続されるトランジスタと、
該ビット線に該トランジスタを介して接続される強誘電体メモリセルと、
該メモリセルに接続されるプレート線と、
該ビット線に接続され、該メモリセルの記憶データに応じて該ビット線に現れるデータ電位を該プレート線が活性化されている間にグラウンド電位に接続することにより引き下げるシフト回路と、
該ビット線及び該グラウンド電位に接続され、該シフト回路により引き下げられたデータ電位と該グラウンド電位との電位差を、該プレート線を非活性化した後に増幅するセンスアンプ
を含むことを特徴とする半導体記憶装置。 - 該シフト回路は導通時に該ビット線を該グラウンド電位に接続するNMOSトランジスタであり、該NMOSトランジスタのゲートに印加するシフト信号を生成するシフト信号生成回路を更に含むことを特徴とする請求項1記載の半導体記憶装置。
- ビット線と、
該ビット線に接続されるトランジスタと、
該ビット線に該トランジスタを介して接続される強誘電体メモリセルと、
該ビット線に接続され、該メモリセルの記憶データに応じて該ビット線に現れるデータ電位を引き下げるシフト回路と、
該ビット線及びグラウンド電位に接続され、該シフト回路により引き下げられたデータ電位と該グラウンド電位との電位差を増幅するセンスアンプ
を含み、
該シフト回路は導通時に該ビット線を該グラウンド電位に接続するNMOSトランジスタであり、
該NMOSトランジスタのゲートに印加するシフト信号を生成するシフト信号生成回路を更に含み、
該シフト信号生成回路は、該シフト信号のパルス幅を調整可能に構成されることを特徴とする半導体記憶装置。 - 該シフト信号生成回路は、該シフト信号のパルス幅を経時変化させることを特徴とする請求項3記載の半導体記憶装置。
- 該シフト信号生成回路は、強誘電体メモリセルの容量の経時変化により該シフト信号のパルス幅を経時変化させることを特徴とする請求項4記載の半導体記憶装置。
- ビット線と、
該ビット線に接続されるトランジスタと、
該ビット線に該トランジスタを介して接続される強誘電体メモリセルと、
該ビット線に接続され、該メモリセルの記憶データに応じて該ビット線に現れるデータ電位を引き下げるシフト回路と、
該ビット線及びグラウンド電位に接続され、該シフト回路により引き下げられたデータ電位と該グラウンド電位との電位差を増幅するセンスアンプ
を含み、該シフト回路は、導通時に該ビット線を該グラウンド電位に接続するデプリーション型のトランジスタであり、該デプリーション型のトランジスタのゲートは該ビット線に接続されることを特徴とする半導体記憶装置。 - 該シフト回路により引き下げられたデータ電位は、該メモリセルの記憶データが1の場合に該グラウンド電位よりも高い電位であり、該メモリセルの記憶データが0の場合に該グラウンド電位よりも低い電位であることを特徴とする請求項1記載の半導体記憶装置。
- 該センスアンプは、正の電源電圧と負の電源電圧とに基づいて駆動することを特徴とする請求項1記載の半導体記憶装置。
- 強誘電体メモリセルからビット線にデータを読み出し、
プレート線が活性化されている間にグラウンド電位に接続して該ビット線から電荷を引き抜くことにより該ビット線に現れたデータ電位を引き下げ、
該引き下げられたデータ電位と該グラウンド電位との電位差を、該プレート線を非活性化した後に増幅することでデータをセンスする
各段階を含むことを特徴とする半導体記憶装置におけるデータ読み出し方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/002268 WO2004077442A1 (ja) | 2003-02-27 | 2003-02-27 | 半導体記憶装置及びデータ読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004077442A1 JPWO2004077442A1 (ja) | 2006-06-08 |
JP4154392B2 true JP4154392B2 (ja) | 2008-09-24 |
Family
ID=32923108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004568754A Expired - Fee Related JP4154392B2 (ja) | 2003-02-27 | 2003-02-27 | 半導体記憶装置及びデータ読み出し方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4154392B2 (ja) |
CN (1) | CN100505088C (ja) |
WO (1) | WO2004077442A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4638193B2 (ja) * | 2004-09-24 | 2011-02-23 | パトレネラ キャピタル リミテッド, エルエルシー | メモリ |
JP2006179048A (ja) * | 2004-12-21 | 2006-07-06 | Sanyo Electric Co Ltd | 半導体装置 |
JP2006216184A (ja) * | 2005-02-04 | 2006-08-17 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP2007052821A (ja) * | 2005-08-15 | 2007-03-01 | Fujitsu Ltd | 強誘電体メモリ |
US9899073B2 (en) | 2016-06-27 | 2018-02-20 | Micron Technology, Inc. | Multi-level storage in ferroelectric memory |
CN114594819B (zh) * | 2022-01-19 | 2023-12-05 | 之江实验室 | 可跟踪铁电电容工艺的自适应调节操作电压的电路和方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319472A (ja) * | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
-
2003
- 2003-02-27 JP JP2004568754A patent/JP4154392B2/ja not_active Expired - Fee Related
- 2003-02-27 CN CNB038195232A patent/CN100505088C/zh not_active Expired - Fee Related
- 2003-02-27 WO PCT/JP2003/002268 patent/WO2004077442A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2004077442A1 (ja) | 2006-06-08 |
CN100505088C (zh) | 2009-06-24 |
WO2004077442A1 (ja) | 2004-09-10 |
CN1675716A (zh) | 2005-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4421009B2 (ja) | 強誘電体メモリ | |
US6493251B2 (en) | Ferroelectric memory device | |
KR100597629B1 (ko) | 강유전체 메모리 장치 및 그에 따른 구동방법 | |
JP3813715B2 (ja) | 半導体記憶装置及びそのデータ読み出し方法 | |
KR100326991B1 (ko) | 강유전체 메모리, 강유전체 메모리의 제조 방법 및 강유전체 메모리의 시험 방법 | |
KR100675246B1 (ko) | 메모리 | |
US7203128B2 (en) | Ferroelectric memory device and electronic apparatus | |
US7203103B2 (en) | Ferroelectric memory device and electronic apparatus | |
JP2011034658A (ja) | 半導体記憶装置、ワード線の昇圧方法、及びシステム | |
US20050201137A1 (en) | Ferroelectric memory device and electronic apparatus | |
JP4154392B2 (ja) | 半導体記憶装置及びデータ読み出し方法 | |
JP4638193B2 (ja) | メモリ | |
US6809954B1 (en) | Circuit and method for reducing access transistor gate oxide stress | |
JP4336212B2 (ja) | 半導体記憶装置 | |
KR910002500B1 (ko) | 감지동작 타이밍 검출회로를 구비한 반도체 메모리장치 | |
US6295223B1 (en) | Ferroelectric random access memory with a memory with a stable sensing margin | |
US7200026B2 (en) | Ferroelectric memory device and electronic device | |
KR100216647B1 (ko) | 승압회로를 갖는 기억장치 및 승압회로제어방법 | |
US7082046B2 (en) | Semiconductor memory device and method of reading data | |
KR100682366B1 (ko) | 반도체 기억 장치 및 데이터 판독 방법 | |
JP4585667B2 (ja) | 強誘電体メモリのデータ読み出し方法および強誘電体メモリ | |
JP2004178734A (ja) | メモリ装置 | |
TWI646549B (zh) | 輸出入多工器 | |
JP4177220B2 (ja) | 半導体記憶装置 | |
JP2006004536A (ja) | 強誘電体メモリ装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4154392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |