CN115527586B - 一种rram的读取电路及读取方法 - Google Patents

一种rram的读取电路及读取方法 Download PDF

Info

Publication number
CN115527586B
CN115527586B CN202211155750.7A CN202211155750A CN115527586B CN 115527586 B CN115527586 B CN 115527586B CN 202211155750 A CN202211155750 A CN 202211155750A CN 115527586 B CN115527586 B CN 115527586B
Authority
CN
China
Prior art keywords
rram
voltage
reading
bit line
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211155750.7A
Other languages
English (en)
Other versions
CN115527586A (zh
Inventor
许晓欣
赖锦茹
孙文绚
郑旭
董大年
余杰
樊邵阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202211155750.7A priority Critical patent/CN115527586B/zh
Publication of CN115527586A publication Critical patent/CN115527586A/zh
Application granted granted Critical
Publication of CN115527586B publication Critical patent/CN115527586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种RRAM的读取电路及读取方法，属于半导体存储器技术领域，解决了现有技术中参考单元使RRAM芯片面积变大，成本变高，功耗较大，RRAM可靠性差的问题。一种RRAM读取电路包括：RRAM单元、放大器、反相器；RRAM单元的源线一端和放大器正输入端连接，另一端用于输入读取电压，RRAM阵列的位线和放大器负输入端连接；放大器，用于检测并放大同时刻位线和源线上的电压差异，并将放大后的信号输出至反相器的输入端；反相器，用于将输入端的高电平信号/低电平信号转变为0/1输出，所述反相器的输出端作为读取电路的输出端，输出RRAM存储的数据。实现了无需参考单元，节省芯片面积，降低功耗，缩减成本的功能。

Description

一种RRAM的读取电路及读取方法
技术领域
本发明涉及半导体存储器技术领域，尤其涉及一种RRAM的读取电路及读取方法。
背景技术
阻变存储器(RRAM)，又称为忆阻器，是一种新型的非易失性随机存储器。它的结构非常简单，兼容标准CMOS工艺，具有工作电压低，读写速度快，功耗低等特点。其存储信息单元是由一种或多种金属氧化物来实现的可变电阻。在不同的写入电压下，RRAM表现出两种阻态：高阻态和低阻态，例如100KΩ和10KΩ。
当我们通过施加写入电压，可以将RRAM的阻态变为高阻态或低阻态，存储信息“0”或“1”。存储信息读取是将RRAM的阻值状态(高阻态和低阻态)转化为外部电路可以识别的电流信号或者电压信号。通常，一个存储单元的信号读取较为麻烦，需要有专门的读取电路。
现有的一种RRAM的读取电路原理图如图4所示，由一些电流灵敏放大器或者电压灵敏放大器来进行读取。原理就是存储单元的SL线上加一个较小的读取电压Vr，这个读取电压Vr需要小于写入电压，防止读取电压改变RRAM的阻值状态，从而破环了存储在里面的信息。此时根据RRAM存储单元的阻值状态，位线上会产生不同大小的电流信号。这种现有的RRAM读取方法需要有一个参考单元，参考单元的RRAM阻态可以设定为一个固定的阻态，例如设定为高阻态或者低阻态。当对存储单元施加读取电压Vr的同时，对参考单元施加同样的读取电压Vr。灵敏放大器的输入阻抗较大，它感测到两者BL上的电压信号，通过比较放大等一系列电路，原本存储单元中的信息被读取出来。
虽然上述现有的读取方法能成功实现对RRAM存储单元的读取功能，但是存在着一些缺点：首先是必须要有一个参考单元用于帮助实现感测放大的功能，这个参考单元使得RRAM的版图面积变大，会导致芯片面积变大，成本变高，其他的外围电路和阵列使用面积变得紧张。同样地，这个参考单元的存在，每次读取时都需要进行使用，会造成功耗较大。RRAM的可靠性较差，参考单元使用次数较大，可能会导致该参考单元的RRAM失效，造成信息的错误读取。且参考单元的存在，会使得噪声更容易影响到信息的读取，因此这个参考单元需要尽量靠近读取单元。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种RRAM的读取电路及读取方法，用以解决现有技术中参考单元使RRAM芯片面积变大，成本变高，功耗较大，RRAM可靠性差的问题。
一方面，本发明实施例提供了一种RRAM的读取电路，所述RRAM读取电路包括：RRAM单元、放大器、反相器；
RRAM单元的源线一端和放大器正输入端连接，另一端用于输入读取电压，RRAM单元的位线和放大器负输入端连接；
放大器，用于检测并放大同时刻位线和源线上的电压差异，并将放大后的信号输出至反相器的输入端；
反相器，用于将输入端的高电平信号/低电平信号转变为0/1输出，所述反相器的输出端作为读取电路的输出端，输出RRAM存储的数据。
进一步的，RRAM单元包括一个晶体管T和一个RRAM，所述晶体管T的源极连接源线，栅极连接字线，漏极连接RRAM的一端，RRAM的另一端连接位线。
进一步的，所述反相器包括一个P型场效应晶体管和一个N型场效应晶体管，P型场效应晶体管的漏端与N型场效应晶体管的漏端相连接，作为反相器的输出端，两个晶体管的栅极相连作为反相器的输入端；P型场效应晶体管的源端接高电平VDD，N型场效应晶体管的源端接低电平GND。
进一步的，所述RRAM位线上存在寄生电容，所述寄生电容的连接方式可以等效为：寄生电容的一端连接RRAM的另一端，寄生电容的另一端接地。
进一步的，所述字线用于控制晶体管T的栅极。
进一步的，所述RRAM是一个具有记忆功能的可变电阻。
另一方面，所述一种RRAM读取电路的读取方法，包括以下步骤：
对RRAM单元的源线施加读取电压，同时通过施加字线电压使晶体管T导通，读取电压对位线上的寄生电容充电，存储不同信息的RRAM单元产生不同的RC延迟，同一读取时刻位线电压也会不同；
源线上的读取电压和位线电压输入放大器后，经放大器放大、反相器反相后，所述反相器输出RRAM单元存储信息。
进一步的，在对PPAM单元的源线施加读取电压之前还包括如下步骤：向RRAM单元写入信息“0”或“1”；
所述向RRAM单元写入信息“0”或“1”包括：
字线接入高电平，使得晶体管T导通；
对RRAM单元的源线和位线分别接高电平和低电平时，RRAM为低阻态，写入信息“1”；
对RRAM单元的源线和位线分别接低电平和高电平时，RRAM为高阻态，写入信息“0”。
进一步的，所述RC延迟受RRAM阻值影响，RRAM阻值越大，RC延迟越大，位线电压上升越慢；反之，RRAM阻值越小，RC延迟越小，位线电压上升越快。
进一步的，所述读取电压为脉冲电压，所述读取电压小于写入电压。
与现有技术相比，本发明至少可实现如下有益效果之一：
本申请仅用一个RRAM单元进行数据的读取，不需要额外增加参考单元生成参考电压和电流，利用RC延迟机制，RRAM的不同阻态，会导致位线电压VBL的充放电速度不同，以RRAM单元自身做对比，实现对存储信息的读取，节省了RRAM芯片的面积，降低了读取的功耗，成本大大缩减；且本发明的读取方法使用的器件较少，较为简单，易于投入市场应用。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明RRAM的读取电路原理图；
图2为不同RC延迟下的BL电压变化图；
图3为读取操作时的各电压波形图；
图4为现有RRAM的读取电路原理图；
附图标记：
WL-字线；SL-源线；BL-位线；Vr-读取电压；CBL-寄生电容。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
本发明的一个具体实施例，公开了一种RRAM的读取电路及读取方法，如图1所示。一种RRAM读取电路，包括：RRAM单元、放大器、反相器；
RRAM单元的源线一端和放大器正输入端连接，另一端用于输入读取电压，RRAM单元的位线和放大器负输入端连接；
放大器，用于检测并放大同时刻位线和源线上的电压差异，并将放大后的信号输出至反相器的输入端；
反相器，用于将输入端的高电平信号/低电平信号转变为0/1输出，所述反相器的输出端作为读取电路的输出端，输出RRAM存储的数据。
进一步的，RRAM单元包括一个晶体管T和一个RRAM，所述晶体管T的源极连接源线，栅极连接字线，漏极连接RRAM的一端，RRAM的另一端连接位线。
具体的，RRAM是一个具有记忆功能的可变电阻。
进一步的，所述反相器包括一个P型场效应晶体管和一个N型场效应晶体管，P型场效应晶体管的漏端与N型场效应晶体管的漏端相连接，作为反相器的输出端，两个晶体管的栅极相连作为反相器的输入端；P型场效应晶体管的源端接高电平VDD，N型场效应晶体管的源端接低电平GND。
进一步的，所述RRAM位线上存在寄生电容，所述寄生电容的连接方式可以等效为：寄生电容的一端连接RRAM的另一端，寄生电容的另一端接地。
进一步的，所述字线用于控制晶体管T的栅极。
实施例2
一种RRAM读取电路的读取方法，包括以下步骤：
对RRAM单元的源线施加读取电压，对RRAM单元的源线施加读取电压，同时通过施加字线电压使晶体管T导通，读取电压对位线上的寄生电容充电，存储不同信息的RRAM单元产生不同的RC延迟，同一读取时刻位线电压也会不同；
源线上的读取电压和位线电压经放大器放大、反相器反相后，所述反相器输出RRAM单元存储信息。
进一步的，在对RRAM单元的源线施加读取电压之前还包括如下步骤：向RRAM单元写入信息“0”或“1”；
所述向RRAM单元写入信息“0”或“1”包括：
字线接入高电平，使得晶体管T导通；
对RRAM单元的源线和位线分别接高电平和低电平时，RRAM为低阻态，写入信息“1”；
对RRAM单元的源线和位线分别接低电平和高电平时，RRAM为高阻态，写入信息“0”。
具体的，RRAM单元写入两种信息不同，意味着RRAM的阻值大小不同，导致了同一时刻两种信息状态下RRAM单元上位线电压也不同。
进一步的，所述RC延迟受RRAM阻值影响，RRAM阻值越大，RC延迟越大，位线电压上升越慢；反之，RRAM阻值越小，RC延迟越小，位线电压上升越快。
具体的，RRAM单元中RRAM的阻值大小为RC中的R(寄生电阻与晶体管T的电阻较小，相对于RRAM器件的电阻可以忽略)，位线上的寄生电容为RC的C，R和C构成一个RC延迟机制。读取电压Vr为寄生电容CBL充电，受RC延迟机制影响，充电速度有差异，影响位线电压VBL。当断开读取电压时，寄生电容进行放电，RC延迟越大，放电速度越慢，RC延迟越小，放电速度越快。
具体的，在读取存储信息时，将源线SL上的读取电压VSL接入放大器正输入端，位线电压VBL接入放大器负输入端，放大器对两个电压的差异进行检测并放大输入至反相器；无论是读取电压Vr对寄生电容充电过程还是放电过程，放大器都可以对输入端的电压进行检测。
如图2所示，位线电压VBL根据RC延迟随时间变化趋势；图中线a为RRAM处于低阻态的位线电压VBL变化趋势，RC延迟较小，充电过程中位线电压VBL上升到相应电压所需的时间较少，放电过程中电压VBL下降到低电位所需的时间也较少；图中线b为RRAM处于高阻态的位线电压VBL变化趋势，RC延迟较大，充电过程中位线电压VBL上升到相应电压所需的时间较多，放电过程中位线电压VBL下降到低电位所需的时间也较多；
t0时刻对源线SL施加读取电压Vr，t1时刻低阻态的RRAM单元的位线电压VBL充电完毕，t2时刻高阻态的RRAM单元的位线电压VBL充电完毕，t3时刻撤去施加的读取电压Vr，位线电压VBL进行放电，与充电类似。
具体的，选取tr时刻的位线电压VBL，低阻态时位线电压VBL为0.8Vr，高阻态时位线电压VBL为0.2Vr；选取时刻不局限于时刻tr，只要a和b两根曲线不重合的时刻都可以进行放大，反相，输出存储信息。
进一步的，所述读取电压为脉冲电压，所述读取电压小于写入电压。
具体的，如图3所示，t0时刻对源线SL施加读取方波电压Vr，低阻态时如图3中曲线a所示，充电较快，在tr时刻位线电压VBL达到了0.8Vr，接入放大器负向输入端，此时源线电压VSL依旧是Vr的电压,接入放大器的正向输入端；取读取电压Vr是VDD的1/10，所述放大器的放大倍数为10，放大器输出端输出一个0.2VDD的电压，输入到反相器的栅极输入端，反相器上拉输出高电平VDD，读出“1”；
高阻态时如图3中曲线b所示，充电较慢，在tr时刻位线电压VBL达到了0.2Vr，接入放大器负向输入端，此时源线电压VSL依旧是Vr的电压,接入放大器的正向输入端；放大器输出端输出一个0.8VDD的电压，输入到反相器的栅极输入端，反相器下拉输出低电平GND，读出“0”；至此，RRAM的单元存储信息读取完毕。
与现有技术相比，本实施例提供的一种RRAM读取电路及读取方法仅用一个RRAM单元进行数据的读取，不需要额外增加参考单元生成参考电压和电流，利用RC延迟机制，RRAM的不同阻态，会导致位线电压VBL的充放电速度不同，以RRAM单元自身做对比，实现对存储信息的读取，节省了RRAM芯片的面积，降低了读取的功耗，成本大大缩减；且本发明的读取方法使用的器件较少，较为简单，易于投入市场应用。
本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种RRAM读取电路，其特征在于：所述RRAM读取电路包括：RRAM单元、放大器、反相器；
RRAM单元的源线一端和放大器正输入端连接，另一端用于输入读取电压，RRAM单元的位线和放大器负输入端连接；
放大器，用于检测并放大同时刻位线和源线上的电压差异，并将放大后的信号输出至反相器的输入端；
反相器，用于将输入端的高电平信号/低电平信号转变为0/1输出，所述反相器的输出端作为读取电路的输出端，输出RRAM存储的数据。
2.根据权利要求1所述的一种RRAM读取电路，其特征在于：RRAM单元包括一个晶体管T和一个RRAM，所述晶体管T的源极连接源线，栅极连接字线，漏极连接RRAM的一端，RRAM的另一端连接位线。
3.根据权利要求2所述的一种RRAM读取电路，其特征在于：所述反相器包括一个P型场效应晶体管和一个N型场效应晶体管，P型场效应晶体管的漏端与N型场效应晶体管的漏端相连接，作为反相器的输出端，两个晶体管的栅极相连作为反相器的输入端；P型场效应晶体管的源端接高电平VDD，N型场效应晶体管的源端接低电平GND。
4.根据权利要求3所述的一种RRAM读取电路，其特征在于：所述RRAM位线上存在寄生电容，所述寄生电容的连接方式可以等效为：寄生电容的一端连接RRAM的另一端，寄生电容的另一端接地。
5.根据权利要求4所述的一种RRAM读取电路，其特征在于：所述字线用于控制晶体管T的栅极。
6.根据权利要求5所述的一种RRAM读取电路，其特征在于：所述RRAM是一个具有记忆功能的可变电阻。
7.根据权利要求1-6所述的一种RRAM读取电路的读取方法，其特征在于：包括以下步骤：
对RRAM单元的源线施加读取电压，同时通过施加字线电压使晶体管T导通，读取电压对位线上的寄生电容充电，存储不同信息的RRAM单元产生不同的RC延迟，同一读取时刻位线电压也会不同；
源线上的读取电压和位线电压输入放大器后，经放大器放大、反相器反相后，所述反相器输出RRAM单元存储信息。
8.根据权利要求7所述的读取方法，其特征在于：在对RRAM单元的源线施加读取电压之前还包括如下步骤：向RRAM单元写入信息“0”或“1”；
所述向RRAM单元写入信息“0”或“1”包括：
字线接入高电平，使得晶体管T导通；
对RRAM单元的源线和位线分别接高电平和低电平时，RRAM为低阻态，写入信息“1”；
对RRAM单元的源线和位线分别接低电平和高电平时，RRAM为高阻态，单元写入信息“0”。
9.根据权利要求8所述的读取方法，其特征在于：所述RC延迟受RRAM阻值影响，RRAM阻值越大，RC延迟越大，位线电压上升越慢；反之，RRAM阻值越小，RC延迟越小，位线电压上升越快。
10.根据权利要求9所述的读取方法，其特征在于：所述读取电压为脉冲电压，所述读取电压小于写入电压。
CN202211155750.7A 2022-09-22 2022-09-22 一种rram的读取电路及读取方法 Active CN115527586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211155750.7A CN115527586B (zh) 2022-09-22 2022-09-22 一种rram的读取电路及读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211155750.7A CN115527586B (zh) 2022-09-22 2022-09-22 一种rram的读取电路及读取方法

Publications (2)

Publication Number Publication Date
CN115527586A CN115527586A (zh) 2022-12-27
CN115527586B true CN115527586B (zh) 2023-03-10

Family

ID=84700424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211155750.7A Active CN115527586B (zh) 2022-09-22 2022-09-22 一种rram的读取电路及读取方法

Country Status (1)

Country Link
CN (1) CN115527586B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354910A (zh) * 2008-07-24 2009-01-28 复旦大学 一种新型的相变存储器的读操作方法
CN102016811A (zh) * 2008-04-30 2011-04-13 国际商业机器公司 用于实现pcram设备的自参考读取操作的方法和装置
CN106960685A (zh) * 2016-01-11 2017-07-18 华邦电子股份有限公司 电阻式随机存取内存
CN111599394A (zh) * 2017-07-05 2020-08-28 美光科技公司 用于存储器单元的自参考感测

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826260B2 (en) * 2008-10-27 2010-11-02 Seagate Technology Llc Spin-transfer torque memory self-reference read and write assist methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102016811A (zh) * 2008-04-30 2011-04-13 国际商业机器公司 用于实现pcram设备的自参考读取操作的方法和装置
CN101354910A (zh) * 2008-07-24 2009-01-28 复旦大学 一种新型的相变存储器的读操作方法
CN106960685A (zh) * 2016-01-11 2017-07-18 华邦电子股份有限公司 电阻式随机存取内存
CN111599394A (zh) * 2017-07-05 2020-08-28 美光科技公司 用于存储器单元的自参考感测

Also Published As

Publication number Publication date
CN115527586A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US8559253B2 (en) Variable-resistance memory device with charge sharing that discharges pre-charge voltage of a selected bit line to share charge with unselected bit lines
US6885580B2 (en) Method for reducing power consumption when sensing a resistive memory
EP0129217B1 (en) A semiconductor circuit including a memory and a pulse drive circuit
US4161040A (en) Data-in amplifier for an MISFET memory device having a clamped output except during the write operation
US7251177B2 (en) Skewed sense AMP for variable resistance memory sensing
JP4063239B2 (ja) データ読出し回路及びこの回路を有する半導体装置
KR102256196B1 (ko) 판독 전압 부스트를 포함하는 메모리 회로
JPH0562467A (ja) センスアンプ駆動回路
KR0183999B1 (ko) 메모리장치
CN115424647B (zh) 一种rram阵列的读取电路及读取方法
JP2008159188A (ja) 半導体記憶装置
US7203128B2 (en) Ferroelectric memory device and electronic apparatus
CN115440263A (zh) 一种fram的读取方法及读取电路
US20020036914A1 (en) Semiconductor memory device
JPH07111830B2 (ja) 半導体記憶装置
US6452833B2 (en) Semiconductor memory device
CN115527586B (zh) 一种rram的读取电路及读取方法
US3629612A (en) Operation of field-effect transistor circuit having substantial distributed capacitance
US6967883B2 (en) Sense amplifier with reduced detection error
CN110223725B (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
CN114512162A (zh) 一种预充电方法及使用该方法的存储器装置
JPH0883489A (ja) メモリ・アレイ集積回路
JPH0863959A (ja) 半導体記憶装置
US20230087074A1 (en) Method for accessing memory cells, corresponding circuit and data storage device
US5440257A (en) Edge-detecting pulse generator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant