CN115440263A - 一种fram的读取方法及读取电路 - Google Patents
一种fram的读取方法及读取电路 Download PDFInfo
- Publication number
- CN115440263A CN115440263A CN202210966484.XA CN202210966484A CN115440263A CN 115440263 A CN115440263 A CN 115440263A CN 202210966484 A CN202210966484 A CN 202210966484A CN 115440263 A CN115440263 A CN 115440263A
- Authority
- CN
- China
- Prior art keywords
- voltage
- reading
- read
- sense amplifier
- fram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本发明公开了一种FRAM的读取方法及读取电路，该方法包括：FRAM阵列中的存储单元和参考单元的位线上的电压信号均通过各自的微分电路将电压信号的变化速率转化为相应的电压大小，之后共同输入感测放大器，通过感测放大器对电压差异进行读出。使用该方法的读取电路包括两个微分电路模块和一个感测放大器；微分电路模块用于将位线上的电压信号对时间进行微分，以获取位线上的电压信号随时间的变化快慢；感测放大器用于放大微分电路模块处理之后的信号差，将存储在存储单元中的信息最终转换成“0”和“1”；其优点在于这是一种全新可行的FRAM读取方法，具有读取时间较快，功耗较低等优点。
Description
技术领域
本发明涉及半导体存储器技术领域，具体为一种FRAM的新型读取方法及其读取电路。
背景技术
铁电存储器(FRAM)是一种新型的非易失性随机存取存储器。它的结构简单，存储单元为1T1C的结构，与标准的CMOS工艺有较好的兼容性，具有工作电压低，读写速度快，工作寿命长等特点。其存储信息单元是由一种或多种金属氧化物来制备的铁电电容，这种铁电电容就有铁电性。在不同方向的写入电压下，FRAM的铁电电容的极化方向会不同，这两种不同的极化状态不会随着写入电压消失而消失。
通过施加写入电压可以改变FRAM中的铁电电容极化方向，存储信息“0”或“1”。在传统的FRAM中，存储信息的读取是向FRAM施加读取电压，将极化方向不同存储的信息转化为外部电路可以识别的电流信号或者电压信号，进行读取。
现有的一种FRAM的读取电路原理图如图1所示，由一些电流灵敏放大器或者电压灵敏放大器来进行读取。原理就是同时向存储单元和参考单元的PL(Plate Line)线上加一个读取电压Vr，这个读取电压Vr的大小与写入电压相等，并且将位线BL预充电为0V。此时根据FRAM存储单元的极化状态，位线上会产生不同大小的电流信号。这种现有的FRAM读取方法需要有一个参考单元，参考单元的铁电电容极化状态可以设定为一个固定方向的极化状态。当对存储单元施加读取电压Vr的同时，对参考单元施加同样的读取电压Vr。灵敏放大器的输入阻抗较大，它感测到两者BL上的电压信号，通过一个灵敏放大电路，原本存储单元中的信息被读取出来。
虽然上述现有的读取方法能成功实现对FRAM存储单元的读取功能，但是存在着一些缺点：首先是检测到存储单元和参考单元之间的电压差必须尽可能的大，以满足后续灵敏放大器的设计需求，因为芯片中，FRAM阵列电路中会存在着很多的噪声，也容易对读取结果造成较大的影响。其次要想到达这种合适的、足够大的电压差，也需要一段时间的等待，会造成读取延迟较长，会使得功耗增加，成本变高。
发明内容
针对现有技术中存在的问题，本发明提供了一种FRAM的新型读取方法及其读取电路，其优点在于并不直接依靠读取出来的电压信号的差异，而是通过这种电压信号的上升速度来进行存储信息的读取。极化状态不同的FRAM存储单元，会导致位线上响应的电压信号上升速度有明显差异，从而进一步实现对存储信息的读取。
本发明的目的是通过以下技术方案来实现的：
根据本说明书的第一方面，提供一种FRAM的新型读取方法，该方法包括：FRAM阵列中的存储单元和参考单元的位线上的电压信号均通过各自的微分电路将电压信号的变化速率转化为相应的电压大小，之后共同输入感测放大器，通过感测放大器对电压差异进行读出。
进一步地，首先将存储单元和参考单元的位线BL均预充电为0V，在读取时刻t0给存储单元和参考单元的PL线均施加相同的读取电压，在预实验得到的最佳电压变化速率差异窗口内进行存储信息读取。
进一步地，在向FRAM阵列的存储单元写入存储信息“0”或“1”时，该存储单元中的铁电电容的极化状态会不同；由于位线BL上寄生电阻和寄生电容的存在，在读取存储信息时，铁电电容不同的极化状态，会导致位线BL上的电压上升速度不同；将这个电压上升速度的差异用微分电路转化为不同的电压信号，再将两个单元转化过来的电压信号差异通过感测放大器放大，此时，该存储单元中存储的信息“0”或“1”被读出。
进一步地，FRAM阵列的存储单元中的铁电电容的极化状态翻转会产生一个较大的极化电流，会使得位线BL上的电压上升速度较快，与之相反如果铁电电容的极化状态没有发生翻转，那么对应的位线BL上电压上升速度较慢，通过检测电压上升速度的方法进行存储信息的读取。
根据本说明书的第二方面，提供一种使用第一方面所述方法的读取电路，该读取电路包括：第一微分电路模块、第二微分电路模块和感测放大器；
所述第一微分电路模块的输入端连接到FRAM阵列中的待读取信息的存储单元对应的位线BL，所述第一微分电路模块的输出端连接到所述感测放大器的其中一个输入端；
所述第二微分电路模块的输入端连接到FRAM阵列中的所述存储单元对应的参考单元的位线BL，所述第二微分电路模块的输出端连接到所述感测放大器的另一个输入端；
所述感测放大器的输出端输出读取的存储信息。
进一步地，两个微分电路模块是完全相同的电路，其中一个微分电路模块是将存储单元的位线电压信号进行微分处理，另一个微分电路模块是将参考单元的位线电压信号进行微分处理。
进一步地，所述感测放大器是对两个单元经过微分电路模块处理之后的电压信号差异进行感测放大，所述感测放大器的两个输入端输入的不同电压信号分别表征存储单元和参考单元位线上电压信号的变化速率。
本发明的有益效果是：本发明能够成功实现对FRAM存储单元中存储信息的读取；只需要有BL上电压信号的上升趋势，即可进行读取，降低了读取的延迟，降低了读取的功耗，成本大大缩减。且本发明的读取方法使用的器件较少，较为简单，易于投入市场应用。
附图说明
图1是现有的一种FRAM的读取电路原理图；
图2是本发明实施例提供的FRAM新型读取电路图；
图3是本发明实施例提供的铁电的磁滞回线图；
图4是本发明实施例提供的读取操作时BL上的电压波形图；
图5是图4中的位线电压信号经过微分处理后的电压信号图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种FRAM的读取方法，该方法包括：FRAM阵列中的存储单元和参考单元的位线上的电压信号均通过各自的微分电路将电压信号的变化速率转化为相应的电压大小，之后共同输入感测放大器，通过感测放大器对电压差异进行读出。
图2为本发明的使用新方法的新型FRAM读取电路原理图，此处实施例中主要包括微分电路模块和感测放大器，即可实现FRAM存储单元信息的读取。其中感测放大器的功能是将存储单元处理后的信号和参考单元处理后的信号之间的差异进行放大。因为微分电路模块处理完的信号达不到高电平VDD和低电平GND(可以用作后续电路)，所以这个感测放大器是不可或缺的。例如当微分电路模块处理完的信号是VDD的1/10和1/100时，感测放大器就可以将这两个信号转化为高电平的逻辑“1”和低电平的逻辑“0”。
在一个实施例中，微分电路模块主要由一个集成运放、三个电阻、两个电容和两个二极管组成，如图2所示，其中的R1主要起到限制输入电流的作用，二极管的作用是限制输出管的电压摆幅，以使集成运放的放大管工作在放大区，C2是一个小容量的电容，主要起到相位补偿的作用。该微分电路模块的输出电压与输入电压成近似微分关系。
图3是铁电电容的磁滞回线图，极化翻转的过程就是图中的“-Qr”变到“Qs”的过程或者从“Qr”变到“-Qs”的过程。横坐标V为铁电电容上施加的电压，纵坐标Q为铁电电容上的极化电荷，Qr为剩余极化电荷，Qs为最大极化电荷。比如：图中存储着“1”的极化状态，在施加一个正向的读取电压后，会发生极化翻转，产生一个极化电流，从而使得BL上的电压有一个较快较大地上升。与之相反的是存储着“0”的极化状态，在施加一个正向的读取电压后，不会发生极化翻转，但是从“Qr”变到“Qs”的过程也会产生少量的电荷波动，从而产生少量的电流。这个电流导致BL上的电压信号也会上升，但上升的幅度和速度都会比极化翻转所带来的上升小。
图4展示了BL上电压随着时间的变化图，体现了这种BL上电压信号上升速度的快慢。由于BL上寄生电阻和寄生电容的存在，当铁电电容上的极化电荷向BL充电时，会产生延迟。如图4的a所示，极化翻转产生的极化电荷较多，所以BL上的电压上升速度更快，上升幅度更高。而没有极化翻转的铁电电容，如图4的b所示，产生的电荷量很小，因此BL上的电压信号上升速度很慢，上升幅度更低。t0时刻前，将BL预充电为0V，t0时刻给PL施加读取电压，t1时刻到t2时刻会有较大的上升速度差异窗口，用作本发明的读取。
从图4可以看出，本实施例选取t1时刻到t2时刻的BL上的电压上升速度差异进行感测放大，最后读取出存储的信息。显然选取读取的时刻会比传统的读取方法更早，可以降低读取存储信息的时间。
图5是图4中的位线电压信号经过微分处理后的电压信号图，图5中的a和b与图4中的a和b相互对应。如上所述，BL上的电压在t0时刻开始上升，经过微分电路模块处理之后，变为了图5中的电压波形。图5的a是极化翻转的电压波形，b是极化状态不翻转的电压波形。在t1时刻到t2时刻有着较大的电压信号大小差异，将这个电压信号的大小差异经过感测放大器输出，就可以读取出存储的信息。
为了方便，我们可以设置参考单元为“0”状态，即极化状态在正向的电压下不会发生翻转。如果存储单元存储的是“1”信息，那么就会发生极化偏转，如图5的a所示，最终读出信息“1”。如果存储单元存储的是“0”信息，那么就不会发生极化偏转，如图5的b所示，最终读出信息“0”。
至此，FRAM的存储单元的存储信息读取过程完毕。
显然本发明实施例中的新型FRAM读取电路较为简单，且有效降低了读取延迟，功耗较低，在存储器领域有着非常好的前景和市场。
以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。
Claims (7)
1.一种FRAM的读取方法，其特征在于，该方法包括：FRAM阵列中的存储单元和参考单元的位线上的电压信号均通过各自的微分电路将电压信号的变化速率转化为相应的电压大小，之后共同输入感测放大器，通过感测放大器对电压差异进行读出。
2.根据权利要求1所述的读取方法，其特征在于，首先将存储单元和参考单元的位线BL均预充电为0V，在读取时刻t0给存储单元和参考单元的PL线均施加相同的读取电压，在预实验得到的最佳电压变化速率差异窗口内进行存储信息读取。
3.根据权利要求1所述的读取方法，其特征在于，在向FRAM阵列的存储单元写入存储信息“0”或“1”时，该存储单元中的铁电电容的极化状态会不同；由于位线BL上寄生电阻和寄生电容的存在，在读取存储信息时，铁电电容不同的极化状态，会导致位线BL上的电压上升速度不同；将这个电压上升速度的差异用微分电路转化为不同的电压信号，再将两个单元转化过来的电压信号差异通过感测放大器放大，此时，该存储单元中存储的信息“0”或“1”被读出。
4.根据权利要求1所述的读取方法，其特征在于，FRAM阵列的存储单元中的铁电电容的极化状态翻转会产生一个较大的极化电流，会使得位线BL上的电压上升速度较快，与之相反如果铁电电容的极化状态没有发生翻转，那么对应的位线BL上电压上升速度较慢，通过检测电压上升速度的方法进行存储信息的读取。
5.一种使用权利要求1-4中任一项所述方法的读取电路，其特征在于，包括：第一微分电路模块、第二微分电路模块和感测放大器；
所述第一微分电路模块的输入端连接到FRAM阵列中的待读取信息的存储单元对应的位线BL，所述第一微分电路模块的输出端连接到所述感测放大器的其中一个输入端；
所述第二微分电路模块的输入端连接到FRAM阵列中的所述存储单元对应的参考单元的位线BL，所述第二微分电路模块的输出端连接到所述感测放大器的另一个输入端；
所述感测放大器的输出端输出读取的存储信息。
6.根据权利要求5所述的读取电路，其特征在于，两个微分电路模块是完全相同的电路，其中一个微分电路模块是将存储单元的位线电压信号进行微分处理，另一个微分电路模块是将参考单元的位线电压信号进行微分处理。
7.根据权利要求5所述的读取电路，其特征在于，所述感测放大器是对两个单元经过微分电路模块处理之后的电压信号差异进行感测放大，所述感测放大器的两个输入端输入的不同电压信号分别表征存储单元和参考单元位线上电压信号的变化速率。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210966484.XA CN115440263A (zh) | 2022-08-12 | 2022-08-12 | 一种fram的读取方法及读取电路 |
| PCT/CN2023/077128 WO2024031952A1 (zh) | 2022-08-12 | 2023-02-20 | 一种fram的读取方法及读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210966484.XA CN115440263A (zh) | 2022-08-12 | 2022-08-12 | 一种fram的读取方法及读取电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115440263A true CN115440263A (zh) | 2022-12-06 |
Family
ID=84242237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210966484.XA Pending CN115440263A (zh) | 2022-08-12 | 2022-08-12 | 一种fram的读取方法及读取电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115440263A (zh) |
| WO (1) | WO2024031952A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117037871A (zh) * | 2023-10-09 | 2023-11-10 | 之江实验室 | 存内计算结果的读出电路、读出方法及存储器 |
| WO2024031952A1 (zh) * | 2022-08-12 | 2024-02-15 | 浙江大学 | 一种fram的读取方法及读取电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234877B1 (ko) * | 1997-01-13 | 1999-12-15 | 윤종용 | 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법 |
| JP2005259223A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | メモリ |
| JP7432449B2 (ja) * | 2020-06-18 | 2024-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN114594819B (zh) * | 2022-01-19 | 2023-12-05 | 之江实验室 | 可跟踪铁电电容工艺的自适应调节操作电压的电路和方法 |
| CN115440263A (zh) * | 2022-08-12 | 2022-12-06 | 浙江大学 | 一种fram的读取方法及读取电路 |
-
2022
- 2022-08-12 CN CN202210966484.XA patent/CN115440263A/zh active Pending
-
2023
- 2023-02-20 WO PCT/CN2023/077128 patent/WO2024031952A1/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024031952A1 (zh) * | 2022-08-12 | 2024-02-15 | 浙江大学 | 一种fram的读取方法及读取电路 |
| CN117037871A (zh) * | 2023-10-09 | 2023-11-10 | 之江实验室 | 存内计算结果的读出电路、读出方法及存储器 |
| CN117037871B (zh) * | 2023-10-09 | 2024-02-27 | 之江实验室 | 存内计算结果的读出电路、读出方法及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024031952A1 (zh) | 2024-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115440263A (zh) | 一种fram的读取方法及读取电路 | |
| US7012829B2 (en) | Ferroelectric memory and data reading method for same | |
| US5237533A (en) | High speed switched sense amplifier | |
| KR100276569B1 (ko) | 강유전메모리장치 | |
| US4504929A (en) | Dynamic semiconductor memory device | |
| KR950000958B1 (ko) | 반도체 메모리 회로 | |
| JP2719237B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH02289990A (ja) | Ｄｒａｍ形式の集積半導体メモリおよびその検査方法 | |
| US6208550B1 (en) | Ferroelectric memory device and method for operating thereof | |
| US6525956B2 (en) | Ferroelectric capacitor memory | |
| JP3399787B2 (ja) | 半導体記憶装置 | |
| US5491435A (en) | Data sensing circuit with additional capacitors for eliminating parasitic capacitance difference between sensing control nodes of sense amplifier | |
| US5546342A (en) | Semiconductor memory device including reverse and rewrite means | |
| US7203128B2 (en) | Ferroelectric memory device and electronic apparatus | |
| US6853576B2 (en) | Semiconductor device, method for fabricating the same, and method for driving the same | |
| US7203103B2 (en) | Ferroelectric memory device and electronic apparatus | |
| US5539701A (en) | Sense circuit for semiconductor memory devices | |
| US20020080642A1 (en) | Ferroelectric memory device | |
| KR102120454B1 (ko) | 센스 앰프 회로 및 그에 따른 동작 방법 | |
| JPH10334672A (ja) | 半導体記憶装置 | |
| US6483352B1 (en) | Current mirror sense amplifier | |
| EP1547093A2 (en) | Sensing test circuit | |
| KR100412992B1 (ko) | 강유전체 메모리 소자 | |
| KR940008139B1 (ko) | 반도체 메모리 장치의 데이타 감지 증폭회로 | |
| KR100373352B1 (ko) | 셀 저장노드의 전압다운 보상을 위한 저항을 갖는 강유전체 메모리 장치의 메모리 셀 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |