CN117037871B - 存内计算结果的读出电路、读出方法及存储器 - Google Patents
存内计算结果的读出电路、读出方法及存储器 Download PDFInfo
- Publication number
- CN117037871B CN117037871B CN202311298426.5A CN202311298426A CN117037871B CN 117037871 B CN117037871 B CN 117037871B CN 202311298426 A CN202311298426 A CN 202311298426A CN 117037871 B CN117037871 B CN 117037871B
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- sampling
- memory
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 120
- 238000004364 calculation method Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000005070 sampling Methods 0.000 claims abstract description 106
- 238000006243 chemical reaction Methods 0.000 claims abstract description 99
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000002955 isolation Methods 0.000 claims description 17
- 238000001914 filtration Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000013528 artificial neural network Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2255—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2257—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请涉及一种存内计算结果的读出电路、读出方法及存储器，该电路包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路，钳位电路、电流镜电路与铁电存储阵列的位线连接，模数转换电路与控制器连接；钳位电路用于将位线的电压锁定为预设电压；电流镜电路用于基于预设电压对位线的电流进行采样，并转换为对应的采样电压；放大电路用于放大采样电压；模数转换电路用于将放大处理后的采样电压进行模数转换，得到转换电压并发送至控制器，控制器基于转换电压得到对应的存内计算结果，解决了相关技术中存在的通过读取铁电存储阵列的源线电流得到存内计算结果准确度较低的问题。
Description
技术领域
本申请涉及存内计算技术领域，特别是涉及一种存内计算结果的读出电路、存内计算结果的读出方法及存储器。
背景技术
基于铁电阵列的存储器具有读写速度快、功耗低、非易失性等特点。同时，铁电阵列是一种具有铁电电容滞回性的存储器，利用不同控制电压下的多值存储器，相对于只存储二进制信息的存储器更适合结合算法计算。在进行神经网络的矩阵运算时，利用电容中的电量而非电阻值来存储神经网络算法中的节点权重，通过电容中电荷的再分布实现矩阵相乘。在数据输出阶段，可通过读取存储器的线性电流得到矩阵计算结果。较常用的读取方法是在存储阵列的源线SL上读取电流，再转换成电压后处理。然而，利用运放读取源线SL电流会受栅极产生的小电流影响，且若在同一字线WL上存在受耗或被击穿器件，会使源线SL产生巨大电流，在进行多器件读取时可能会由于误差造成读取数值不够准确。
针对相关技术中存在的通过读取铁电存储阵列的源线电流得到存内计算结果准确度较低的问题，目前还没有提出有效的解决方案。
发明内容
在本实施例中提供了一种存内计算结果的读出电路、存内计算结果的读出方法及存储器，以解决相关技术中存在的通过读取铁电存储阵列的源线电流得到存内计算结果准确度较低的问题。
第一个方面，在本实施例中提供了一种存内计算结果的读出电路，所述电路包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路，所述钳位电路、电流镜电路与铁电存储阵列的位线相连接，所述模数转换电路与控制器相连接；
所述钳位电路用于将所述位线的电压锁定为预设电压；
所述电流镜电路用于基于所述预设电压对所述位线的电流进行采样，并将获取的采样电流转换为对应的采样电压；
所述放大电路用于放大所述采样电压；
所述模数转换电路用于将放大处理后的所述采样电压进行模数转换，得到转换电压并发送至所述控制器，所述控制器基于所述转换电压得到对应的存内计算结果。
在其中的一些实施例中，所述电流镜电路包括互相连接的第一支路和第二支路，所述第一支路连接所述位线，所述第二支路连接所述采样电压的输出端；
所述第一支路用于获取所述位线的采样电流；
所述第二支路用于复制所述第一支路的采样电流，并将所述采样电流转换为对应的采样电压。
在其中的一些实施例中，所述第一支路包括三极管Q1，所述第二支路包括三极管Q2、Q3和采样电阻，所述三极管Q1与三极管Q2共发射极连接并连接电源端，所述三极管Q1与三极管Q2共基极连接并连接所述三极管Q3的发射极，所述三极管Q3的基极连接所述三极管Q1的集电极和所述位线；所述三极管Q2的集电极通过所述采样电阻接地；所述三极管Q3的集电极接地。
在其中的一些实施例中，所述放大电路包括多级放大电路。
在其中的一些实施例中，所述电路还包括隔离传输电路和滤波电路，所述隔离传输电路与所述电流镜电路、所述放大电路连接；所述滤波电路与所述放大电路、所述模数转换电路连接；
所述隔离传输电路用于将所述采样电压隔离传输至所述放大电路；
所述滤波电路用于基于所述模数转换电路的采样频率，对放大后的所述采样电压进行滤波。
在其中的一些实施例中，所述隔离传输电路包括运算放大器U1和电阻R21，所述电阻R21的一端连接所述采样电压的输入端，所述电阻R21的另一端连接所述运算放大器U1的同相输入端；所述运算放大器U1的反相输入端连接所述运算放大器U1的输出端。
在其中的一些实施例中，所述钳位电路包括固定电阻R1、可变电阻R2和运算放大器U4，所述固定电阻R1的一端连接电源端，所述固定电阻R1的另一端连接所述可变电阻R2的一端，所述可变电阻R2的另一端接地，所述可变电阻R2的可变端连接所述运算放大器U4的同相输入端，所述运算放大器U4的反相输入端连接所述位线，所述运算放大器U4的输出端连接所述电流镜电路。
在其中的一些实施例中，所述模数转换电路包括二极管D1和模数转换芯片，所述二极管D1的正极接地，所述二极管D1的负极连接所述模数转换芯片的输入端，所述模数转换芯片与所述控制器之间通过三线SPI总线通信。
第二个方面，在本实施例中提供了一种存内计算结果的读出方法，所述方法应用于铁电存储阵列，所述铁电存储阵列包括阵列排布的存储单元，以及与每个存储单元连接的字线和位线，所述方法包括：
对于待读取计算结果的位线，基于预先确定的至少一个存储单元对应的字线电压，依次控制所述存储单元与所述位线的连接导通；
基于第一个方面所述的存内计算结果的读出电路，依次获取各存储单元与所述位线的连接导通时所述位线的转换电压；
在所述转换电压线性递增且增量大于预设阈值的情况下，确定所述转换电压的最大值为所述位线对应的存内计算结果；
在所述转换电压无增加或增量小于所述预设阈值的情况下，确定所述转换电压为无效数据。
第三个方面，在本实施例中提供了一种存储器，所述存储器包括铁电存储阵列，以及如第一个方面所述的存内计算结果的读出电路。
与相关技术相比，在本实施例中提供的存内计算结果的读出电路，包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路，其中钳位电路、电流镜电路与铁电存储阵列的位线相连接，模数转换电路与控制器相连接；通过钳位电路将位线的电压锁定为预设电压，锁定电压不受输出端干扰，保证输出电压的稳定性；通过电流镜电路基于预设电压对位线的电流进行采样，并将获取的采样电流转换为对应的采样电压，将较小的采样电流转换成较大的电压，提高了采样精度和位线电流的识别准确率；通过放大电路放大采样电压，将采样电压放大至模数转换电路对应的检测范围；通过模数转换电路将放大处理后的采样电压进行模数转换，得到转换电压并发送至控制器，控制器基于该转换电压得到对应的存内计算结果，通过读取位线电流获得存内计算结果，解决了相关技术中存在的通过读取铁电存储阵列的源线SL电流得到存内计算结果准确度较低的问题。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请一些实施例的铁电存储器的结构示意图；
图2是本申请一些实施例的电流镜电路的内部连接示意图；
图3是本申请一些实施例的电流镜电路的电路拓扑示意图；
图4是本申请另一些实施例的电流镜电路的电路拓扑示意图；
图5是本申请一些实施例的一级放大电路的电路拓扑示意图；
图6是本申请一些实施例的二级放大电路的电路拓扑示意图；
图7是本申请另一些实施例的存内计算结果的读出电路的结构框图；
图8是本申请一些实施例的隔离传输电路的电路拓扑示意图；
图9是本申请一些实施例的钳位电路的电路拓扑示意图；
图10是本申请一些实施例的模数转换电路的电路连接示意图；
图11是本申请一些实施例的模数转换芯片的输出信号波形图；
图12是本申请一些优选实施例的铁电存储器的电路拓扑示意图；
图13是本申请一些实施例的存内计算结果的读出方法的流程图。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块（单元）的过程、方法和系统、产品或设备并未限定于列出的步骤或模块（单元），而可包括未列出的步骤或模块（单元），或者可包括这些过程、方法、产品或设备固有的其他步骤或模块（单元）。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
本申请实施例提供了一种存内计算结果的读出电路，该存内计算结果的读出电路可应用于铁电存储器中。铁电存储器可以与计算机、服务器等运算装置的控制器或处理器连接。控制器或处理器可以控制铁电存储器执行神经网络运算，并获取运算结果。具体地，控制器可以控制铁电存储阵列的各存储单元存储神经网络运算中的相同或不同的网络权重值，并将神经网络运算的输入值转换为不同的输入电压信号发送到对应的存储单元，各存储单元将输入电压与自身存储的网络权重值进行乘法运算得到各存储单元的运算结果，该运算结果以电流形式输出。然后通过选通操作对选定的各存储单元的运算结果进行累加，将电流值转换为数字信号输出到控制器或处理器中，得到对应的存内计算结果。
图1是本申请一些实施例的铁电存储器的结构示意图。如图1所示，铁电存储器包括存内计算结果的读出电路10、选通电路20、铁电存储阵列30。其中，铁电存储阵列30包括多个阵列排列的存储单元，每个存储单元包括一个电容和一个晶体管，字线WL0~WLn与各存储单元的晶体管的控制端连接，用于控制各存储单元与位线BL0~BLn的连接，位线BL0~BLn则用于传输各存储单元的读出信号或写入信号。源线SL0~SLn与各存储单元的电容连接，通过在源线与位线之间施加不同的电压，调节存储单元中的电容电量。
本实施例中，存内计算结果的读出电路10包括依次连接的钳位电路101、电流镜电路102、放大电路103以及模数转换电路104，其中钳位电路101、电流镜电路102与铁电存储阵列被选通的位线BL相连接，模数转换电路104与控制器相连接。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述铁电存储器的结构造成限制。例如，铁电存储器还可包括比图1中所示更多或者更少的组件，或者具有与图1所示出的不同结构。
在本实施例中，钳位电路101用于将位线BL的电压锁定为预设电压；电流镜电路102用于基于预设电压对位线BL的电流进行采样，并将获取的采样电流转换为对应的采样电压；放大电路103用于放大采样电压；模数转换电路104用于将放大处理后的采样电压进行模数转换，得到转换电压并发送至控制器，控制器基于转换电压得到对应的存内计算结果。
铁电存储阵列30通常由字线WL0~WLn、位线BL0~BLn、源线SL0~SLn、以及衬底共同控制。在计算结果读出阶段，通过选通电路20选通需要输出计算结果的位线BL，然后通过钳位电路101锁定位线BL上的输出电压。该输出电压可以是预设电压，该预设电压可通过钳位电路101的电路设计进行设置。该预设电压可以是固定的或可调节的。
电流镜电路102可根据该预设的输出电压，对位线BL上的电流进行采样。并将获取的采样电流转换为对应的采样电压。放大电路103对采样电压进行放大后输入模数转换电路104，模数转换电路104进行模数转换处理后输入控制器，控制器根据输入的数字信号得到对应的存内计算结果。
本实施例提供的存内计算结果的读出电路，通过钳位电路将位线的电压锁定为预设电压，锁定电压不受输出端干扰，保证输出电压的稳定性；通过电流镜电路基于预设电压对位线的电流进行采样，将较小的采样电流转换成较大的采样电压，提高了采样精度；通过放大电路放大采样电压，将采样电压放大至模数转换电路对应的检测范围；通过模数转换电路将放大处理后的采样电压进行模数转换，得到转换电压并发送至控制器，控制器基于该转换电压得到对应的存内计算结果，通过读取位线电流获得存内计算结果，解决了相关技术中存在的通过读取铁电存储阵列的源线SL电流得到存内计算结果准确度较低的问题。
在一些实施例中，图2是本申请一些实施例的电流镜电路的内部连接示意图。如图2所示，电流镜电路102包括互相连接的第一支路21和第二支路22，第一支路21连接位线BL，第二支路22连接采样电压V1的输出端。第一支路21用于获取位线BL的采样电流IBL；第二支路22用于复制第一支路21的采样电流IBL，并将采样电流IBL转换为对应的采样电压V1。
具体地，第一支路21和第二支路22都通过电源端VCC供电，第一支路21根据钳位电路锁定的预设电压VS，得到位线的采样电流IBL；在字线WL0~WLn已设置对应的选通信号情况下，该采样电流IBL包括由已经选通的存储单元中的电容所累积的电量产生的电流，包含了该位线BL上已选通的各存储单元的运算结果的累加信息。第二支路22复制了第一支路21的采样电流IBL，并将采样电流IBL转换为对应的采样电压V1输出。
本实施例提供的存内计算结果的读出电路，通过第一支路获取位线的采样电流，该采样电流包含该位线BL上已选通的各存储单元的运算结果的累加信息；通过第二支路复制第一支路的采样电流，并将采样电流转换为对应的采样电压，将数值上较小的采样电流转换为较大的采样电压，提高了采样精度和存内计算结果读取的准确率。
在一些实施例中，图3是本申请一些实施例的电流镜电路的电路拓扑示意图。如图3所示，第一支路21包括三极管Q1，第二支路22包括三极管Q2、Q3和采样电阻R5，三极管Q1与三极管Q2共发射极连接并连接电源端VCC，三极管Q1与三极管Q2共基极连接并连接三极管Q3的发射极，三极管Q3的基极连接三极管Q1的集电极、位线BL以及钳位电路的预设电压VS；三极管Q2的集电极通过采样电阻R5接地；三极管Q3的集电极接地。
具体地，三极管Q1、Q2、Q3可以是PNP三极管。第一支路21中，三极管Q1的集电极与钳位电路的预设电压VS、铁电存储阵列的位线BL相连接，根据预设电压VS获取位线BL的采样电流IBL。第二支路22相等大小复制流入铁电阵列位线BL的电流IBL，并将其通过采样电阻R5转换成采样电压V1，即：
V1= IBL×R5，
其中R5不宜过大，避免因过大的增益导致电流镜电路自身的噪声影响后续电路信号的稳定性。
进一步地，第一支路还包括三极管Q4，三极管Q4的基极连接钳位电路，三极管Q4的集电极连接三极管Q1的集电极，三极管Q4的发射极连接位线和预设电压VS。三极管Q4可以是NPN三极管。可通过钳位电路控制三极管Q4的通断，当三极管Q4导通时，位线BL与第一支路相连接，第一支路获取位线BL的采样电流IBL；当三极管Q4断开时，位线BL与第一支路断开，第一支路无法对位线BL进行电流采样。正常情况下，三极管Q4处于导通状态。
进一步地，图4是本申请另一些实施例的电流镜电路的电路拓扑示意图，如图4所示，第一支路21还包括电阻R3，第二支路22还包括电阻R4。电阻R3的一端连接三极管Q1的集电极，电阻R3的另一端连接三极管Q4的集电极；电阻R4的一端连接三极管Q3的集电极，电阻R4的另一端接地。电阻R3、R4分别起到限流作用。
在一些实施例中，放大电路包括多级放大电路。放大电路将采样电压放大至模数转换电路的检测范围，根据电路精度要求的差异，放大电路可以包括一级放大电路或多级放大电路。在电路精度要求较低的情况下，可以使用如图5所示的一级放大电路，该一级放大电路包括运算放大器U2、电阻R6、R7、R8。运算放大器U2的同相输入端连接电阻R8的一端，电阻R8的另一端连接采样电压V1；运算放大器U2的反相输入端连接电阻R6的一端和电阻R7的一端，电阻R6的另一端接地，电阻R7的另一端连接运算放大器U2的输出端。运算放大器U2的输出端连接放大后的电压V2输出端。该一级放大电路的输出电压V2可用下式计算：
V2= V1×(1+R7/R6)。
在电路精度要求较高的情况下，可以使用如图6所示的二级放大电路，该二级放大电路包括运算放大器U5、U6，以及电阻R9~R14。该二级放大电路包括两个串联的反相放大电路。第一级的反相放大电路包括运算放大器U5和电阻R9、R10、R11。其中，运算放大器U5的同相输入端连接电阻R11的一端，电阻R11的另一端接地；运算放大器U5的反相输入端连接电阻R9的一端和电阻R10的一端，电阻R9的另一端连接采样电压V1，电阻R10的另一端连接运算放大器U5的输出端。第二级的反相放大电路结构与第一级的反相放大电路结构相同。该二级放大电路的输出电压V2可用下式计算：
V2= V1×( - R10/R9)×( - R13/R12)。
本实施例的存内计算结果的读出电路，通过多级放大电路提高了模数转换电路的检测精度，可以分辨位线上的微小电流，适用于工艺不均匀的铁电存储阵列，提高了铁电存储阵列的适用性，节省了神经网络运算的硬件资源开销。
在一些实施例中，图7是本申请另一些实施例的存内计算结果的读出电路的结构框图，如图7所示，存内计算结果的读出电路还包括隔离传输电路105和滤波电路106，隔离传输电路105与电流镜电路102、放大电路103连接；滤波电路106与放大电路103、模数转换电路104连接；隔离传输电路105用于将采样电压V1隔离传输至放大电路103；滤波电路106用于基于模数转换电路104的采样频率，对放大后的采样电压V2进行滤波。
对于大规模的铁电存储阵列，隔离传输电路105通常可使用电压跟随器实现采样电压V1的缓冲与隔离传输功能。电压跟随器可以为运算放大器。将运算放大器的反相输入端与输出端连接，则运算放大器的输出端电压跟随同相输入端连接的采样电压，即可实现采样电压的隔离传输。
滤波电路106包括滤波电阻和滤波电容，其中滤波电阻的一端连接放大电路的输出端，滤波电阻的另一端连接模数转换电路的输入端和滤波电容的一端，滤波电容的另一端接地，即滤波电阻和滤波电容构成RC低通滤波电路，该RC低通滤波电路的截止频率为：
F=1/(2π×Rf×Cf)，
其中，Rf为滤波电阻，Cf为滤波电容。可根据模数转换电路的采样频率确定滤波电阻的阻值和滤波电容的容值。
本实施例提供的存内计算结果的读出电路，通过隔离传输电路传输采样电压，提高了采样电压输出的稳定性，避免对电流镜电路造成分流影响；通过滤波电路滤除放大后的采样电压信号中的噪声，提高了采样电压的信号质量。
在一些实施例中，图8是本申请一些实施例的隔离传输电路的电路拓扑示意图，如图8所示，隔离传输电路105包括运算放大器U1和电阻R21，电阻R21的一端连接采样电压V1的输入端，电阻R21的另一端连接运算放大器U1的同相输入端；运算放大器U1的反相输入端连接运算放大器U1的输出端。运算放大器U1的输出电压始终等于采样电压V1，实现了采样电压的隔离传输，提高了采样电压传输的稳定性，避免对电流镜电路造成分流影响。
在一些实施例中，图9是本申请一些实施例的钳位电路的电路拓扑示意图，如图9所示，钳位电路101包括固定电阻R1、可变电阻R2和运算放大器U4，固定电阻R1的一端连接电源端VCC，固定电阻R1的另一端连接可变电阻R2的一端，可变电阻R2的另一端接地，可变电阻R2的可变端连接运算放大器U4的同相输入端，运算放大器U4的反相输入端连接位线BL，运算放大器U4的输出端连接电流镜电路102。R22为电阻R2从与运算放大器U4同相输入端相连接的位置到接地位置的部分阻值。
本实施例中，固定电阻R1、可变电阻R2作为分压电阻。在实际应用中，如果不需要对预设电压进行修改，可变电阻R2也可以改为固定电阻。本实施例中，可以通过可变电阻R2调节预设电压VS：
VS= V_ = V+= VCC×R22/(R1+R2)，
其中，V_是运算放大器U4的反相输入端电压，V+是运算放大器U4的同相输入端电压。由于运算放大器U4的同相输入端与反相输入端电压相等，因此可通过调节同相输入端的输入电压调节位线BL的电压。
进一步地，运算放大器U4的输出端可以连接电流镜电路的三极管Q4的基极，避免输出端悬空，并控制三极管Q4导通，以使电流镜电路进行位线电流的采样。
本实施例的存内计算结果的读出电路，通过钳位电路将位线电压锁定为预设电压，保证了位线电压不受输出端的信号干扰，保持位线电压的稳定；通过可变电阻调节预设电压，可实现对位线电压设置不同的锁定值，满足多个不同位线电压的设置需求。
在一些实施例中，图10是本申请一些实施例的模数转换电路的电路连接示意图，如图10所示，模数转换电路104包括二极管D1和模数转换芯片U10，二极管D1的正极接地，二极管D1的负极连接模数转换芯片U10的输入端，模数转换芯片U10与控制器之间通过三线SPI总线通信，三种信号分别为CS信号、SCLK信号和SDO信号。
二极管D1用于对模数转换芯片U10的输入端进行限压保护。模数转换芯片U10采用三线SPI通讯方式，输出信号波形如图11所示。当片选信号CS先拉高一段时间进行信号的锁存，然后开启片选将CS拉低时，根据模数转换芯片U10输出的数据位数确定采集周期，每经历一个时钟SCLK周期，模数转换芯片U10的数据输出SDO都相应输出一位数据。图11中的数据输出为D11~D0，仅为示意，数据输出还可以选择其他位数，本实施例不作限制。当数据位数为n时，通过数据转换得到的电压为：
，
其中，n为模数转换芯片输出的数据位数，Di为数据位i对应的输出数据值。
模数转换芯片U10还可以实现多个存储单元逐一选通时电流变化的分辨，无论是二值存储阵列还是多值存储阵列，均可用模数转换芯片实现数字信号的转换。
本实施例的存内计算结果的读出电路，通过二极管对模数转换芯片进行限压保护，避免铁电存储阵列中被击穿的存储单元导致位线上电流剧增，或由于不适当的放大增益导致的过大电压损伤模数转换芯片；通过三线SPI总线实现模数转换芯片与控制器之间的通信，获取存内计算结果。
下面通过优选实施例对本实施例进行描述和说明。图12是本申请一些优选实施例的铁电存储器的电路拓扑示意图，如图12所示，该铁电存储器包括选通电路20、铁电存储阵列30，以及依次连接的钳位电路101、电流镜电路102、隔离传输电路105、放大电路103、滤波电路106和模数转换电路104。
钳位电路101用于将位线BL的电压锁定为预设电压；电流镜电路102用于基于该预设电压对位线BL的电流进行采样，并将获取的采样电流转换为对应的采样电压V1；隔离传输电路105用于将采样电压V1隔离传输至放大电路103，放大电路103用于将采样电压V1放大为电压V2；滤波电路106用于基于模数转换电路的采样频率，对放大后的电压V2进行滤波；模数转换电路104用于将电压V2进行模数转换，得到转换电压并发送至控制器，控制器基于转换电压得到对应的存内计算结果。
本实施例的存内计算结果的读出电路，通过钳位电路101将位线的电压锁定为预设电压，锁定电压不受输出端干扰，保证输出电压的稳定性；通过可变电阻R2调节预设电压，可实现对位线电压设置不同的锁定值，满足多种不同位线电压的设置需求；通过电流镜电路102基于预设电压对位线的电流进行采样，将较小的采样电流转换成较大的采样电压，提高了采样精度；通过隔离传输电路105实现了采样电压的隔离传输，提高了采样电压传输的稳定性，避免对电流镜电路造成分流影响；通过二级放大电路103提高了采样电流的分辨率，提高了工艺不均匀的铁电存储阵列的适用性；通过滤波电路106滤除电压信号V2中的噪声，提高了采样电压的信号质量；通过模数转换电路104中的二极管对模数转换芯片进行限压保护，并将电压信号V2进行模数转换，得到转换电压并发送至控制器获得存内计算结果，解决了相关技术中存在的通过读取铁电存储阵列的源线SL电流得到存内计算结果准确度较低的问题，提高了存内计算结果读取的准确度和稳定性，提高了铁电存储阵列的适用性，节省了神经网络运算的计算资源开销。
在一些实施例中，本申请还提供了一种存内计算结果的读出方法，该方法应用于铁电存储阵列，铁电存储阵列包括阵列排布的存储单元，以及与每个存储单元连接的字线和位线。图13是本申请一些实施例的存内计算结果的读出方法的流程图，如图13所示，该流程包括如下步骤：
步骤S121，对于待读取计算结果的位线，基于预先确定的至少一个存储单元对应的字线电压，依次控制存储单元与位线的连接导通。
铁电存储阵列的工作状态包括擦除状态（Erase）、写入状态（Program）和读出状态（Read）。在执行读出数据操作之前，铁电存储阵列中可能存在已写入的数据，此时可以获得有效的存内计算结果；也可能数据已被擦除，此时无法获取有效的存内计算结果。因此，可通过依次控制位线上各存储单元与位线的连接导通，根据控制器接收到的转换电压的变化趋势来确定铁电存储阵列中是否存在已写入的数据，即获取的存内计算结果是否有效。
例如，设置铁电存储器中的某个位线BL被选通，并预先确定该位线BL上的字线WL0、WL2和WL3对应的存储单元被选通。获取三个存储单元对应的字线电压Vs0、Vs2和Vs3，根据字线电压，控制对应的存储单元与位线BL的连接依次导通。
步骤S122，基于上述实施例的存内计算结果的读出电路，依次获取各存储单元与位线的连接导通时位线的转换电压。
在多个存储单元与位线BL的连接依次导通过程中，如果铁电存储阵列中存在已写入的数据，则各存储单元可进行神经网络计算，并产生有效的电流，位线电流是各存储单元产生的电流的累计值。随着存储单元导通数量的增加，位线电流呈递增趋势。位线电流经过存内计算结果的读出电路后，转换为输入控制器的转换电压，该转换电压的值也同步递增。当所有预先设定的存储单元全部导通后，最终得到的转换电压达到最大值。
步骤S123，在转换电压线性递增且增量大于预设阈值的情况下，确定转换电压的最大值为位线对应的存内计算结果。
在多个存储单元与位线BL的连接依次导通过程中，如果存内计算结果的读出电路所输出的转换电压呈递增趋势，且增量大于预设阈值，则可以确定铁电存储阵列中存在已写入的数据，获取的存内计算结果有效。该预设阈值可根据预先完成的测试结果确定。
步骤S124，在转换电压无增加或增量小于预设阈值的情况下，确定转换电压为无效数据。
在多个存储单元与位线BL的连接依次导通过程中，如果存内计算结果的读出电路所输出的转换电压没有增加，或增量小于预设阈值，则可以确定铁电存储阵列中不存在已写入的数据，或写入的数据已被擦除，因此获取的转换电压值无效。
通过步骤S121~S124，通过基于预先确定的至少一个存储单元对应的字线电压，依次控制存储单元与位线的连接导通，依次获取各存储单元对应的转换电压值，从而获取转换电压在存储单元依次导通过程中的变化趋势；通过该变化趋势是否为递增且增量大于预设阈值，判定该转换电压是否为有效数据，提高了铁电存储器的存内计算结果的有效性和准确性。
需要说明的是，在上述流程中或者附图的流程图中示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在一些实施例中，本申请还提供了一种存储器，该存储器包括铁电存储阵列，以及上述实施例中的存内计算结果的读出电路。
本实施例的存储器，通过存内计算结果的读出电路读取铁电存储阵列中执行的神经网络计算结果，提高了存内计算结果读取的准确度和稳定性，提高了铁电存储阵列的适用性，节省了神经网络运算的计算资源开销。
需要说明的是，在本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，在本实施例中不再赘述。
应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本申请提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本申请保护范围。
显然，附图只是本申请的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本申请适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本申请公开的内容不足。
“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本申请中描述的实施例在没有冲突的情况下，可以与其它实施例结合。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (8)
1.一种存内计算结果的读出电路，其特征在于，所述电路包括依次连接的钳位电路、电流镜电路、放大电路以及模数转换电路，所述钳位电路、电流镜电路与铁电存储阵列的位线相连接，所述模数转换电路与控制器相连接；
所述钳位电路用于将所述位线的电压锁定为预设电压；
所述电流镜电路用于基于所述预设电压对所述位线的电流进行采样，并将获取的采样电流转换为对应的采样电压；所述电流镜电路包括互相连接的第一支路和第二支路，所述第一支路连接所述位线，所述第二支路连接所述采样电压的输出端；所述第一支路用于获取所述位线的采样电流；所述第二支路用于复制所述第一支路的采样电流，并将所述采样电流转换为对应的采样电压；
所述第一支路包括三极管Q1，所述第二支路包括三极管Q2、Q3和采样电阻，所述三极管Q1与三极管Q2共发射极连接并连接电源端，所述三极管Q1与三极管Q2共基极连接并连接所述三极管Q3的发射极，所述三极管Q3的基极连接所述三极管Q1的集电极和所述位线；所述三极管Q2的集电极通过所述采样电阻接地；所述三极管Q3的集电极接地；
所述放大电路用于放大所述采样电压；
所述模数转换电路用于将放大处理后的所述采样电压进行模数转换，得到转换电压并发送至所述控制器，所述控制器基于所述转换电压得到对应的存内计算结果。
2.根据权利要求1所述的电路，其特征在于，所述放大电路包括多级放大电路。
3.根据权利要求1所述的电路，其特征在于，所述电路还包括隔离传输电路和滤波电路，所述隔离传输电路与所述电流镜电路、所述放大电路连接；所述滤波电路与所述放大电路、所述模数转换电路连接；
所述隔离传输电路用于将所述采样电压隔离传输至所述放大电路；
所述滤波电路用于基于所述模数转换电路的采样频率，对放大后的所述采样电压进行滤波。
4.根据权利要求3所述的电路，其特征在于，所述隔离传输电路包括运算放大器U1和电阻R21，所述电阻R21的一端连接所述采样电压的输入端，所述电阻R21的另一端连接所述运算放大器U1的同相输入端；所述运算放大器U1的反相输入端连接所述运算放大器U1的输出端。
5.根据权利要求1所述的电路，其特征在于，所述钳位电路包括固定电阻R1、可变电阻R2和运算放大器U4，所述固定电阻R1的一端连接电源端，所述固定电阻R1的另一端连接所述可变电阻R2的一端，所述可变电阻R2的另一端接地，所述可变电阻R2的可变端连接所述运算放大器U4的同相输入端，所述运算放大器U4的反相输入端连接所述位线，所述运算放大器U4的输出端连接所述电流镜电路。
6.根据权利要求1所述的电路，其特征在于，所述模数转换电路包括二极管D1和模数转换芯片，所述二极管D1的正极接地，所述二极管D1的负极连接所述模数转换芯片的输入端，所述模数转换芯片与所述控制器之间通过三线SPI总线通信。
7.一种存内计算结果的读出方法，其特征在于，所述方法应用于铁电存储阵列，所述铁电存储阵列包括阵列排布的存储单元，以及与每个存储单元连接的字线和位线，所述方法包括：
对于待读取计算结果的位线，基于预先确定的至少一个存储单元对应的字线电压，依次控制所述存储单元与所述位线的连接导通；
基于权利要求1至权利要求6任一所述的存内计算结果的读出电路，依次获取各存储单元与所述位线的连接导通时所述位线的转换电压；
在所述转换电压线性递增且增量大于预设阈值的情况下，确定所述转换电压的最大值为所述位线对应的存内计算结果；
在所述转换电压无增加或增量小于所述预设阈值的情况下，确定所述转换电压为无效数据。
8.一种存储器，其特征在于，所述存储器包括铁电存储阵列，以及如权利要求1至权利要求6任一所述的存内计算结果的读出电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311298426.5A CN117037871B (zh) | 2023-10-09 | 2023-10-09 | 存内计算结果的读出电路、读出方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311298426.5A CN117037871B (zh) | 2023-10-09 | 2023-10-09 | 存内计算结果的读出电路、读出方法及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117037871A CN117037871A (zh) | 2023-11-10 |
| CN117037871B true CN117037871B (zh) | 2024-02-27 |
Family
ID=88641651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311298426.5A Active CN117037871B (zh) | 2023-10-09 | 2023-10-09 | 存内计算结果的读出电路、读出方法及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117037871B (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030045547A (ko) * | 2001-12-04 | 2003-06-11 | 한국과학기술연구원 | 비파괴 판독형 비휘발성 강유전체 메모리의 쓰기 신호오류 방지 회로 및 방지 방법 |
| CN1679115A (zh) * | 2003-04-10 | 2005-10-05 | 富士通株式会社 | 铁电存储器及其数据读取方法 |
| CN102081959A (zh) * | 2009-11-26 | 2011-06-01 | 中国科学院微电子研究所 | 一种存储器读出电路以及存储器 |
| CN102610264A (zh) * | 2012-03-19 | 2012-07-25 | 河南科技大学 | 一种用于铁电随机存储器读出电路的电流型灵敏放大器 |
| CN204090244U (zh) * | 2014-09-12 | 2015-01-07 | 余振林 | Led高速稳流驱动电路 |
| US9030896B1 (en) * | 2013-11-29 | 2015-05-12 | SK Hynix Inc. | Control circuit for bit-line sense amplifier and semiconductor memory apparatus having the same, and operating method thereof |
| CN110492741A (zh) * | 2019-09-16 | 2019-11-22 | 上海艾为电子技术股份有限公司 | 电压钳位电路和降压转换器 |
| CN110514883A (zh) * | 2019-09-18 | 2019-11-29 | 中国电子科技集团公司第五十八研究所 | 一种高压宽输入范围电流采样运放电路 |
| CN111724830A (zh) * | 2019-03-18 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 一种电压增强型读出放大电路 |
| CN113484595A (zh) * | 2021-07-09 | 2021-10-08 | 江南大学 | 一种用于存内运算的存算单元的电流读出系统及方法 |
| CN113517008A (zh) * | 2020-04-10 | 2021-10-19 | 中国科学院微电子研究所 | 一种动态钳位存内计算电路、存储器以及电子设备 |
| CN114093396A (zh) * | 2020-08-24 | 2022-02-25 | 格科微电子（上海）有限公司 | 存储器的数据读取的方法及读取电路 |
| CN114930456A (zh) * | 2020-01-10 | 2022-08-19 | 铁电存储器股份有限公司 | 铁电存储器电路及其读取方法 |
| CN115424647A (zh) * | 2022-09-22 | 2022-12-02 | 中国科学院微电子研究所 | 一种rram阵列的读取电路及读取方法 |
| CN115440263A (zh) * | 2022-08-12 | 2022-12-06 | 浙江大学 | 一种fram的读取方法及读取电路 |
| CN115881187A (zh) * | 2022-12-31 | 2023-03-31 | 中科南京智能技术研究院 | 一种存内计算读出电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022134618A (ja) * | 2021-03-03 | 2022-09-15 | 国立大学法人東北大学 | 抵抗変化型素子を備えた記憶回路 |
-
2023
- 2023-10-09 CN CN202311298426.5A patent/CN117037871B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030045547A (ko) * | 2001-12-04 | 2003-06-11 | 한국과학기술연구원 | 비파괴 판독형 비휘발성 강유전체 메모리의 쓰기 신호오류 방지 회로 및 방지 방법 |
| CN1679115A (zh) * | 2003-04-10 | 2005-10-05 | 富士通株式会社 | 铁电存储器及其数据读取方法 |
| CN102081959A (zh) * | 2009-11-26 | 2011-06-01 | 中国科学院微电子研究所 | 一种存储器读出电路以及存储器 |
| CN102610264A (zh) * | 2012-03-19 | 2012-07-25 | 河南科技大学 | 一种用于铁电随机存储器读出电路的电流型灵敏放大器 |
| US9030896B1 (en) * | 2013-11-29 | 2015-05-12 | SK Hynix Inc. | Control circuit for bit-line sense amplifier and semiconductor memory apparatus having the same, and operating method thereof |
| CN204090244U (zh) * | 2014-09-12 | 2015-01-07 | 余振林 | Led高速稳流驱动电路 |
| CN111724830A (zh) * | 2019-03-18 | 2020-09-29 | 中芯国际集成电路制造(上海)有限公司 | 一种电压增强型读出放大电路 |
| CN110492741A (zh) * | 2019-09-16 | 2019-11-22 | 上海艾为电子技术股份有限公司 | 电压钳位电路和降压转换器 |
| CN110514883A (zh) * | 2019-09-18 | 2019-11-29 | 中国电子科技集团公司第五十八研究所 | 一种高压宽输入范围电流采样运放电路 |
| CN114930456A (zh) * | 2020-01-10 | 2022-08-19 | 铁电存储器股份有限公司 | 铁电存储器电路及其读取方法 |
| CN113517008A (zh) * | 2020-04-10 | 2021-10-19 | 中国科学院微电子研究所 | 一种动态钳位存内计算电路、存储器以及电子设备 |
| CN114093396A (zh) * | 2020-08-24 | 2022-02-25 | 格科微电子（上海）有限公司 | 存储器的数据读取的方法及读取电路 |
| CN113484595A (zh) * | 2021-07-09 | 2021-10-08 | 江南大学 | 一种用于存内运算的存算单元的电流读出系统及方法 |
| CN115440263A (zh) * | 2022-08-12 | 2022-12-06 | 浙江大学 | 一种fram的读取方法及读取电路 |
| CN115424647A (zh) * | 2022-09-22 | 2022-12-02 | 中国科学院微电子研究所 | 一种rram阵列的读取电路及读取方法 |
| CN115881187A (zh) * | 2022-12-31 | 2023-03-31 | 中科南京智能技术研究院 | 一种存内计算读出电路 |
Non-Patent Citations (3)
| Title |
|---|
| 一种EEPROM存储单元的读出电流检测电路;任涛, 刘志弘, 朱钧, 潘立阳;清华大学学报(自然科学版)(04);120-122 * |
| 一种钳位电压源时域发射电路研究与设计;黄江波;付炜;付志红;;电子科技(06);31-35 * |
| 存内计算电路的研究与设计;张雨欣;中国优秀硕士学位论文全文数据库;第四章 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117037871A (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11636890B2 (en) | Array data bit inversion | |
| US7102913B2 (en) | Sensing scheme for programmable resistance memory using voltage coefficient characteristics | |
| US6917534B2 (en) | Offset compensated sensing for magnetic random access memory | |
| US8879327B2 (en) | Reference current sources | |
| US9641193B2 (en) | Comparators for delta-sigma modulators | |
| US7733262B2 (en) | Quantizing circuits with variable reference signals | |
| US9892777B2 (en) | Cell-based reference voltage generation | |
| CN111653299B (zh) | 灵敏放大器以及存储器 | |
| US7580297B2 (en) | Readout of multi-level storage cells | |
| WO2019177780A1 (en) | Differential amplifier schemes for sensing memory cells | |
| CN117037871B (zh) | 存内计算结果的读出电路、读出方法及存储器 | |
| US10282110B2 (en) | Last written page indicator | |
| US9767875B2 (en) | Capacitive sensing and reference voltage scheme for random access memory | |
| CN110648706B (zh) | 三维阻变存储器及其读出电路 | |
| CN114594819B (zh) | 可跟踪铁电电容工艺的自适应调节操作电压的电路和方法 | |
| KR102416605B1 (ko) | 비트라인 멀티 레벨 전압 센싱 회로 | |
| EP3324412B1 (en) | Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory | |
| US10141900B2 (en) | Offset trimming for differential amplifier | |
| US20060227639A1 (en) | Current sensing circuit and method of operation | |
| TW202042222A (zh) | 記憶體系統及偏壓電路 | |
| JPH04238196A (ja) | Ｅｐｒｏｍ回路 | |
| CN111916133B (zh) | 一种数据读取电路及存储单元 | |
| SU1488877A1 (ru) | Аналоговое запоминающее устройство | |
| CN118398044A (zh) | 一种铁电存储器及其控制方法、电子设备 | |
| CN116805502A (zh) | 存储器以及存储器的读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |