JPH04238196A - Ｅｐｒｏｍ回路 - Google Patents

Ｅｐｒｏｍ回路

Info

Publication number
JPH04238196A
JPH04238196A JP3005488A JP548891A JPH04238196A JP H04238196 A JPH04238196 A JP H04238196A JP 3005488 A JP3005488 A JP 3005488A JP 548891 A JP548891 A JP 548891A JP H04238196 A JPH04238196 A JP H04238196A
Authority
JP
Japan
Prior art keywords
memory cell
level
analog signal
writing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3005488A
Other languages
English (en)
Inventor
Hiroshi Takahashi
浩 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP3005488A priority Critical patent/JPH04238196A/ja
Publication of JPH04238196A publication Critical patent/JPH04238196A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＥＰＲＯＭ回路に関し、
特にメモリセルに対応する書込み及び読出し作用に関与
するＥＰＲＯＭ回路に関する。
【０００２】
【従来の技術】従来のＥＰＲＯＭ回路においては、ディ
ジタル・データ信号をディジタル信号として記録するた
めに、１ビット・データを一つ記憶するのに一つのメモ
リセルを必要としている。図２に示されるように、入力
されるディジタル・データ信号１１４、１１５および１
１６に対応して、３系統の回路が設けられており、例え
ば、ディジタル・データ信号１１４に対する１系統の回
路について説明すると、構成としては、書込回路８、メ
モリセル１１、センスアンプ１４および出力バッファ回
路１７により構成されており、書込み時においては、入
力されるディジタル・データ信号１１４は、書込回路８
を介してメモリセル１１に書込まれ、読出し時において
は、メモリセル１１に格納されているディジタル・デー
タ信号がセンスアンプ１４に入力され、当該データ信号
のレベル判定された信号が出力されて、出力バッファ回
路１７により増幅され、ディジタル・データ信号１１７
として出力される。この動作については、他のディジタ
ル・データ信号１１５および１１６に対応する回路系統
についても同様である。
【０００３】
【発明が解決しようとする課題】上述した従来のＥＰＲ
ＯＭ回路においては、ディジタル・データ信号を記憶す
る時点において、ディジタル・データ信号に対するディ
ジタル処理作用が行われるために、１データ、１ビット
につき一つのメモリセルが使用されており、大容量およ
び多ビットのＥＰＲＯＭ回路を実現する際には、ビット
数と記憶容量の積だけの数のメモリセルが必要となり、
チップ面積が増大してしまうという欠点がある。
【０００４】
【課題を解決するための手段】本発明のＥＰＲＯＭ回路
は、ディジタル・データ信号を入力して、アナログ信号
に変換して出力するＤ／Ａ変換器と、前記アナログ信号
ならびに所定の昇圧電位を増幅して、当該アナログ信号
のレベルに比例し、且つ、所定のメモリセルのスレッシ
ョルド・レベル値に相当するレベルのアナログ信号を出
力する増幅器と、前記メモリセルに対するアナログ信号
の書込み状態を検出し、メモリセルがオンする時点にお
いて、所定の書込状態検出信号を出力するセンスアンプ
と、前記センスアンプから出力される書込状態検出信号
を参照して、前記アナログ信号を、前記スレッショルド
・レベル値に相当するレベルまでメモリセルに書込む書
込回路と、前記センスアンプから出力される書込状態検
出信号を参照して、前記増幅器を介してメモリセルに入
力されるレベルを、前記スレッショルド・レベル値に相
当するレベルに至るまで、前記昇圧電位を順次昇圧して
出力する昇圧器と、前記センスアンプから出力される書
込状態検出信号が、前記昇圧器に入力される時点におい
て、前記昇圧器から出力される電位をＡ／Ｄ変換し、デ
ィジタル・データ信号として出力するＡ／Ｄ変換器と、
を備えて構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００６】図１は本発明の一実施例を示す構成図であ
る。図１に示されるように、本実施例は、Ｄ／Ａ変換器
１と、増幅器２と、書込回路３と、センスアンプ４と、
昇圧器５と、Ａ／Ｄ変換器６と、メモリセル７とを備え
て構成される。
【０００７】図１において、書込時においては、３ビッ
トのディジタル・データ信号１０１、１０２および１０
３はＤ／Ａ変換器１に入力され、接地電位から電源電位
までの電位差を８等分した電位に対応するレベルのアナ
ログ信号１０４として出力されて、増幅器２に入力され
る。アナログ信号１０４は、増幅器２において、メモリ
セル７のスレッショルド・レベル値の最小値から最大値
までのレベル差を８等分した電位に相当するレベルまで
増幅され、メモリセル７のゲートに入力される。この場
合、メモリセル７におけるディジット線電位１０６を介
して、センスアンプ４により、メモリセルに対するアナ
ログ信号１０５の書込みレベル状態が検出されており、
センスアンプ７がオンの状態になると、センスアンプ４
からは書込状態検出信号１０７が出力されて、それぞれ
書込回路３に入力される。書込状態検出信号１０７の入
力を受けて、書込回路３からは書込制御信号１０９が出
力され、メモリセル７に対するアナログ信号１０５の一
瞬書込みが行われる。そして、再度センスアンプ４によ
るメモリセル７における書込み状態検出の作用が継続し
て行われ、書込状態検出信号１０７が出力される限り、
書込回路３による書込みと、センスアンプ４による書込
状態検出の動作が繰返し行われて、メモリセル７におけ
るスレッショルド・レベル値がアナログ信号１０５のレ
ベルにまで上昇した時点において、メモリセル７に対す
るデータ書込みが終了となる。
【０００８】一方、昇圧器５からは、接地電位から電源
電位までの電位差を８等分した電位の最小値、即ち接地
電位が出力され、増幅器２に入力されて、メモリセル７
のスレッショルド・レベル値の最小値から最大値までを
８等分した電位（アナログ信号１０５のレベルに相当す
る電位）まで増幅されて、メモリセル７のゲートに入力
される。このメモリセル７に対する入力レベルは、上述
のように、メモリセル７のディジット電位１０６を介し
て、センスアンプ４において検出され、メモリセル７が
オンする時点において、書込状態検出信号１０８が出力
される。昇圧器５においては、書込状態検出信号１０８
が入力されない時には、出力される電位１１０は、前記
８等分した電位で１段階レベルが昇圧され、増幅器２に
より増幅されて、再度メモリセル７のゲートに入力され
る。このようにして、センスアンプ４により、再びメモ
リセル７に対する書込み状態が検出され、メモリセル７
がオンしてセンスアンプ４より書込状態検出信号１０８
が出力されるまで、即ち、昇圧器５から出力される電位
１１０のレベルが、メモリセル７のスレッショルド・レ
ベル値に到達する時点まで増幅される。そして、その時
点において、昇圧器５から出力される電位１１０は、メ
モリセル７からの読出しデータとして、Ａ／Ｄ変換器８
により３ビットのディジタル・データ信号１１１、１１
２および１１３に変換されて出力される。
【０００９】以上により、書込み／読出しの動作が終了
する。
【００１０】なお、上記の説明においては、一例として
、３ビット１メモリセルのＥＰＲＯＭ回路に対し本発明
を適用した場合についての説明を行ったが、本発明は、
他の２ビット１メモリセルおよび８ビット１メモリセル
等を含め、ビット数およびメモリセル数に制限されるこ
となく、他のＥＰＲＯＭ回路にしても有効に適用される
ことは云うまでもない。
【００１１】
【発明の効果】以上説明したように、本発明は、ＥＰＲ
ＯＭ回路に適用されて、１データに１メモリセルを対応
させて使用することにより、ＥＰＲＯＭ回路を形成する
半導体チップの面積を、略々データビット数分の１に縮
小することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】従来例を示す構成図である。
【符号の説明】
１　　　　Ｄ／Ａ変換器 ２　　　　増幅器 ３，８，９，１０　　　　書込回路 ４，１４，１５，１６　　　　センスアンプ５　　昇圧
器 ６　　　　Ａ／Ｄ変換器

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ディジタル・データ信号を入力して、
    アナログ信号に変換して出力するＤ／Ａ変換器と、前記
    アナログ信号ならびに所定の昇圧電位を増幅して、当該
    アナログ信号のレベルに比例し、且つ、所定のメモリセ
    ルのスレッショルド・レベル値に相当するレベルのアナ
    ログ信号を出力する増幅器と、前記メモリセルに対する
    アナログ信号の書込み状態を検出し、メモリセルがオン
    する時点において、所定の書込状態検出信号を出力する
    センスアンプと、前記センスアンプから出力される書込
    状態検出信号を参照して、前記アナログ信号を、前記ス
    レッショルド・レベル値に相当するレベルまでメモリセ
    ルに書込む書込回路と、前記センスアンプから出力され
    る書込状態検出信号を参照して、前記増幅器を介してメ
    モリセルに入力されるレベルを、前記スレッショルド・
    レベル値に相当するレベルに至るまで、前記昇圧電位を
    順次昇圧して出力する昇圧器と、前記センスアンプから
    出力される書込状態検出信号が、前記昇圧器に入力され
    る時点において、前記昇圧器から出力される電位をＡ／
    Ｄ変換し、ディジタル・データ信号として出力するＡ／
    Ｄ変換器と、を備えることを特徴とするＥＰＲＯＭ回路
    。
JP3005488A 1991-01-22 1991-01-22 Ｅｐｒｏｍ回路 Pending JPH04238196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3005488A JPH04238196A (ja) 1991-01-22 1991-01-22 Ｅｐｒｏｍ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005488A JPH04238196A (ja) 1991-01-22 1991-01-22 Ｅｐｒｏｍ回路

Publications (1)

Publication Number Publication Date
JPH04238196A true JPH04238196A (ja) 1992-08-26

Family

ID=11612631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005488A Pending JPH04238196A (ja) 1991-01-22 1991-01-22 Ｅｐｒｏｍ回路

Country Status (1)

Country Link
JP (1) JPH04238196A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024138A1 (fr) * 1995-01-31 1996-08-08 Hitachi, Ltd. Dispositif de memoire remanente et procede de regeneration
WO1997037355A1 (fr) * 1996-03-29 1997-10-09 Citizen Watch Co., Ltd. Dispositif de stockage non volatil et a semi-conducteur
US5870218A (en) * 1996-05-01 1999-02-09 Hitaachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US6320785B1 (en) 1996-07-10 2001-11-20 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
US6525960B2 (en) 1996-07-10 2003-02-25 Hitachi, Ltd. Nonvolatile semiconductor memory device including correction of erratic memory cell data
JP2011504277A (ja) * 2007-11-21 2011-02-03 マイクロン テクノロジー， インク． Ｍビットメモリセル用のｍ＋ｎビットプログラミングおよびｍ＋ｌビット読出し

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028737A (ja) * 1973-07-13 1975-03-24
JPS54134522A (en) * 1978-04-10 1979-10-19 Sanyo Electric Co Ltd Read circuit of memory
JPS6234398A (ja) * 1985-08-08 1987-02-14 Nec Corp 不揮発性メモリ−

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028737A (ja) * 1973-07-13 1975-03-24
JPS54134522A (en) * 1978-04-10 1979-10-19 Sanyo Electric Co Ltd Read circuit of memory
JPS6234398A (ja) * 1985-08-08 1987-02-14 Nec Corp 不揮発性メモリ−

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965525B2 (en) 1995-01-31 2005-11-15 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6751119B2 (en) 1995-01-31 2004-06-15 Renesas Technology Corp. Clock synchronized non-volatile memory device
US7324375B2 (en) 1995-01-31 2008-01-29 Solid State Storage Solutions, Llc Multi-bits storage memory
US7286397B2 (en) 1995-01-31 2007-10-23 Renesas Technology Corporation Clock synchronized nonvolatile memory device
US7193894B2 (en) 1995-01-31 2007-03-20 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6038165A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6038167A (en) * 1995-01-31 2000-03-14 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6111790A (en) * 1995-01-31 2000-08-29 Hitachi, Ltd. Non-volatile memory device and refreshing method
US6166949A (en) * 1995-01-31 2000-12-26 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US7161830B2 (en) 1995-01-31 2007-01-09 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6226198B1 (en) 1995-01-31 2001-05-01 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6256230B1 (en) 1995-01-31 2001-07-03 Hitachi, Ltd. Nonvolatile memory device and refreshing method
WO1996024138A1 (fr) * 1995-01-31 1996-08-08 Hitachi, Ltd. Dispositif de memoire remanente et procede de regeneration
US6366495B2 (en) 1995-01-31 2002-04-02 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6912156B2 (en) 1995-01-31 2005-06-28 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6459614B1 (en) 1995-01-31 2002-10-01 Hitachi, Ltd. Non-volatile memory device and refreshing method
US6801452B2 (en) 1995-01-31 2004-10-05 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6804147B2 (en) 1995-01-31 2004-10-12 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6751120B2 (en) 1995-01-31 2004-06-15 Renesas Technology Corp. Clock synchronized non-volatile memory device
US7327604B2 (en) 1995-01-31 2008-02-05 Renesas Technology Corporation Clock synchronized non-volatile memory device
US6757194B2 (en) 1995-01-31 2004-06-29 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6768672B2 (en) 1995-01-31 2004-07-27 Renesas Technology Corp. Clock Synchronized Non-Volatile Memory Device
US5889698A (en) * 1995-01-31 1999-03-30 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US7542339B2 (en) 1995-01-31 2009-06-02 Solid State Storage Solutions, Llc Clock synchronized non-volatile memory device
US6747941B2 (en) 1995-01-31 2004-06-08 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6829163B2 (en) 1995-01-31 2004-12-07 Hitachi, Ltd. Clock synchronized nonvolatile memory device
US6847549B2 (en) 1995-01-31 2005-01-25 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6850434B2 (en) 1995-01-31 2005-02-01 Renesas Technology Corp. Clock synchronized nonvolatile memory device
US6868006B2 (en) 1995-01-31 2005-03-15 Renesas Technology Corp. Clock synchronized non-volatile memory device
US6898118B2 (en) 1995-01-31 2005-05-24 Renesas Technology Corp. Clock synchronized non-volatile memory device
KR100470575B1 (ko) * 1995-01-31 2005-06-27 가부시끼가이샤 히다치 세이사꾸쇼 불휘발성메모리
WO1997037355A1 (fr) * 1996-03-29 1997-10-09 Citizen Watch Co., Ltd. Dispositif de stockage non volatil et a semi-conducteur
US7394697B2 (en) 1996-05-01 2008-07-01 Renesas Technology Corp. Nonvolatile semiconductor memory device which stores multi-value information
US6396736B1 (en) 1996-05-01 2002-05-28 Hitachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US7031187B2 (en) 1996-05-01 2006-04-18 Hitachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US6181603B1 (en) 1996-05-01 2001-01-30 Hitachi, Ltd. Nonvolatile semiconductor memory device having plural memory cells which store multi-value information
US5982667A (en) * 1996-05-01 1999-11-09 Hitachi, Ltd. Nonvolatile semiconductor memory device for storing multivalue information by controlling erase and plural write states of each memory cell
US7245532B2 (en) 1996-05-01 2007-07-17 Renesas Technology Corporation Nonvolatile semiconductor memory device which stores multi-value information
US6771537B2 (en) 1996-05-01 2004-08-03 Hitachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US5870218A (en) * 1996-05-01 1999-02-09 Hitaachi, Ltd. Nonvolatile semiconductor memory device which stores multi-value information
US6320785B1 (en) 1996-07-10 2001-11-20 Hitachi, Ltd. Nonvolatile semiconductor memory device and data writing method therefor
US6906952B2 (en) 1996-07-10 2005-06-14 Renesas Technology Corp. Nonvolatile semiconductor memory device and data writing method therefor
US6525960B2 (en) 1996-07-10 2003-02-25 Hitachi, Ltd. Nonvolatile semiconductor memory device including correction of erratic memory cell data
USRE44350E1 (en) 1996-07-10 2013-07-09 Renesas Electronics Corporation Nonvolatile semiconductor memory including multi-threshold voltage memory cells including voltage ranges indicating either an erase state or a two or more program state
JP2011504277A (ja) * 2007-11-21 2011-02-03 マイクロン テクノロジー， インク． Ｍビットメモリセル用のｍ＋ｎビットプログラミングおよびｍ＋ｌビット読出し

Similar Documents

Publication Publication Date Title
US6873547B1 (en) High capacity MRAM memory array architecture
TW201316332A (zh) 非揮發性記憶體元件、自非揮發性記憶體元件讀取資料的方法以及自旋力矩轉移磁性隨機存取記憶體元件
KR100230609B1 (ko) 강유전성메모리디바이스감지증폭기용전치증폭기
KR920010617A (ko) 반도체 기억장치
JPS6069898A (ja) 半導体記憶装置
US4716552A (en) Method and apparatus for non-destructive access of volatile and non-volatile data in a shadow memory array
US6208550B1 (en) Ferroelectric memory device and method for operating thereof
US20060083051A1 (en) Nonvolatile ferroelectric memory device having a multi-bit control function
US20050052896A1 (en) Nonvolatile ferroelectric memory device having multi-bit control function
JPH06318400A (ja) 半導体メモリの試験回路
JPH04238196A (ja) Ｅｐｒｏｍ回路
EP0704850A3 (en) Dynamic memory
US6363023B2 (en) Bi-directional differential low power sense amp and memory system
JPH03134897A (ja) 不揮発性メモリ
KR880013070A (ko) 디지탈 신호처리장치
KR930018583A (ko) 주소변화검출 회로를 포함하는 반도체 기억장치
KR102416605B1 (ko) 비트라인 멀티 레벨 전압 센싱 회로
KR920018752A (ko) 반도체 기억장치
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
JP3084801B2 (ja) 半導体メモリ装置
JP2003302301A (ja) 半導体物理量センサ装置
JPH0264997A (ja) 半導体記憶装置
JPS62114193A (ja) 半導体記憶装置
JPS61120392A (ja) 記憶回路
KR0168159B1 (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970819