JP2011504277A - Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し - Google Patents
Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し Download PDFInfo
- Publication number
- JP2011504277A JP2011504277A JP2010535029A JP2010535029A JP2011504277A JP 2011504277 A JP2011504277 A JP 2011504277A JP 2010535029 A JP2010535029 A JP 2010535029A JP 2010535029 A JP2010535029 A JP 2010535029A JP 2011504277 A JP2011504277 A JP 2011504277A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- memory
- data
- programming
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
上記のようなマルチレベルセルおよびシステムにおけるものを含むメモリ内の不揮発性メモリセルの閾値電圧は、一般的に、記憶値を示す範囲(「論理窓」、窓、Vt分布、閾値電圧レベル、または閾値状態とも呼ばれる)が割り当てられる。上記のように、一般的に、各範囲の間に、デッドスペースまたはマージン(余白、空隙、バッファ、緩衝用余白、緩衝領域または緩衝帯とも呼ばれる)が、論理窓のVt分布の重複を防止するために設けられる。これらの範囲つまり論理窓は、一般的に、メモリの動作において、それを表すデータ値および/または範囲つまりVt分布に割り当てられた公称閾値電圧レベルによって参照される。例えば、図6Aに詳細に示すように、2ビットセル型MLCの一例では、論理状態「11」、「01」、「10」および「00」を表すために4つの200mVの論理窓が各セルにおいて設定され、各状態の間には200mV〜400mVの緩衝領域が設けられている。このメモリの例では、論理状態「10」に対応するVt範囲が0.8V〜1.0Vに割り当てられており、公称閾値電圧レベルは0.9Vである。所定のVt論理窓に対する公称閾値電圧は、一般的に、メモリセルをその論理状態にプログラムするためにメモリセルに加えるべき目標電圧レベル(セルのバラツキやプログラミング過剰または不足のために正確には達成されないのが一般的であるが)として用いられる。不揮発性メモリを(例えば読出しまたは確認動作の一部として)読み出すつまり検出するときに、検出されたメモリセルの閾値電圧は、論理窓により規定される閾値電圧範囲(つまり対応する公称閾値電圧ないし論理状態)のうちの1つと照合される。これにより、メモリセルの状態をデジタルデータとして解釈することができ、その後に処理したりメモリセルから転送したりすることができる。
要求されるより高い閾値電圧分解能でメモリアレイ内のセルをプログラムし、および/または読み出すメモリデバイス、およびプログラミング、および/または読出し処理を説明した。これにより、不揮発性メモリセルのプログラミングにおいて、閾値電圧を、選択された状態/論理窓/閾値電圧範囲内で細かいステップでプログラムできるようになるので、プログラミング中に閾値電圧をより高い精度で設定できるようになると共に、次の隣接するメモリセルのプログラミングによるプログラム障害を予め補償できるようになる。つまり、次のメモリセルのプログラミングにより起きるプログラム障害によって、セルが、最終的に、選択された閾値電圧値またはその近似値となるようにする。これにより、その後に行われる任意のセルの読出し確認動作の精度が向上する。メモリセルの読出し検出において、閾値電圧分解能ないし細分度が高められると、メモリセルの実際のプログラム状態を、より高精度に解釈することができると共に、畳み込み符号化のような、メモリ全体のエラー率を下げる軟判定を行うために情報の付加的細分化を用いるデータ符号化復号化技術を、より有効に利用することができる。この構成は、その他の復号化技術、例えばPRML、トレリス符号変調、およびその他のLDPCやターボのような確率的復号化技術を用いる先進的符号で最適な復号化を達成することを可能とし、それによりメモリの全体的エラー率を低下させる。
Claims (21)
- メモリの作動方法であって、
前記メモリの選択された1つのセルを、複数のプログラミング閾値電圧レベルのうちの選択された1つのプログラミング閾値電圧レベルを用いて、複数の論理窓状態のうちの選択された1つの状態に対応するようにプログラムすることを含み、
ここにおいて、前記論理窓状態の数は、前記メモリセルの利用可能な1つの閾値電圧範囲を複数の閾値電圧範囲に分割することにより定められ、また
ここにおいて、前記プログラミング閾値電圧レベルの数は、前記メモリセルの利用可能な1つの閾値電圧範囲を複数のプログラミング閾値電圧範囲に分割することにより定められ、各プログラミング閾値電圧レベルは、対応する1つの公称閾値電圧レベルを有し、且つ、前記プログラミング閾値電圧レベルの数が、前記メモリセルの論理窓状態の数より大きい方法。 - 選択された1つのセルを、選択された1つのプログラミング閾値電圧レベルを用いて、複数の論理窓状態のうちの選択された1つの状態に対応するようにプログラムすることは、前記選択されたセルを、M+Nビットのデータでプログラムすることを更に含み、ここで、Mはユーザーデータであり、論理窓状態の規定された数に等しく、またNは、プログラムすべきプログラミング閾値電圧レベルを選択する付加的な数のプログラムデータビットである、請求項1の方法。
- 前記複数の論理窓状態のうちの前記選択された状態を予期されるプログラム障害作用を補償するようにプログラムされるようプログラミング閾値電圧レベルを選択することを更に含む、請求項1の方法。
- 確率的符号化および/または復号化技術によってプログラムされるようプログラミング閾値電圧レベルを選択することを更に含む、請求項1の方法。
- 確率的符号化および/または復号化技術によってプログラムされるようにプログラミング閾値電圧レベルを選択することは、更に、畳み込み符号化、PRML、低密度パリティチェック(LDPC)、ターボ、およびトレリス変調符号化および/または復号化のうちの1つに従ってプログラムされるプログラミング閾値電圧レベルを選択することを含む、請求項4の方法。
- 前記メモリの選択された1つのメモリセルにアクセスして、このメモリセルの閾値電圧に関連する公称検出閾値電圧レベルを特定することを更に含み、
ここにおいて、公称検出閾値電圧レベルの数は、前記選択されたメモリセルの利用可能な閾値電圧範囲を複数の検出閾値電圧範囲に分割することにより定められ、各検出閾値電圧範囲は、それぞれ、対応する公称検出閾値電圧レベルを有し、また、
ここにおいて、前記検出閾値電圧レベルの数が、前記選択されたメモリセルの論理窓状態の数より大きい、請求項1の方法。 - 前記メモリの作動方法は、NAND構造の不揮発性メモリの作動方法である、請求項1の方法。
- プログラムデータを、アナログデータ信号およびデジタルデータ信号のうちの1つで前記メモリに通信することを更に含む、請求項1の方法。
- 2つ以上の選択されたメモリセルにアクセスして、選択された各メモリセルのプログラムされた閾値電圧に関連付けられた公称検出閾値電圧レベルを特定することを更に含む、請求項6の方法。
- 前記選択されたメモリセルの利用可能な閾値電圧範囲を複数の検出閾値電圧範囲に分割することは、各メモリセルの利用可能な閾値電圧範囲を2M+L個の検出範囲に分割することを含み、ここで、Mはユーザーデータのビット数であって論理窓状態の数に等しく、またLは、公称検出閾値電圧レベルの数に対応する付加的な数の検出データビットである、請求項9の方法。
- 2つ以上の選択されたメモリセルにアクセスして、各メモリセルのプログラムされた閾値電圧に関連付けられた公称検出閾値電圧レベルを特定することは、前記特定された公称検出閾値電圧レベルを、畳み込み符号化、PRML、低密度パリティチェック(LDPC)、ターボ、およびトレリス変調符号化および/または復号化のうちの1つを用いて復号化することを更に含む、請求項9の方法。
- プログラミング閾値電圧レベルの数は、公称検出閾値電圧レベルの数より小さい、請求項9の方法。
- 2つ以上のメモリセルを、関連付けられた一組のメモリセルにグループ化することと、
前記関連付けられた一組のメモリセルの中の2つ以上のメモリセルの1つ以上に対して、データを前記複数の論理窓状態うちの選択された1つの状態にプログラムすることを更に含み、
ここにおいて、前記関連付けられた一組のメモリセルの中の1つ以上のメモリセルの利用可能な閾値電圧範囲が、2進数ではない数の論理窓状態に分割されており、また
ここにおいて、前記プログラムされたデータは、前記関連付けられた一組のメモリセルで得られる総数の論理窓状態に符号化されることによって、前記関連付けられた一組のメモリセルに亘って記憶される、請求項1の方法。 - 前記関連付けられた一組のメモリセルの中の2つ以上の各メモリセルのプログラムされた論理窓状態を検出することによって、前記関連付けられた一組のメモリセルからデータを読み出すことと、前記プログラムされた論理窓状態から記憶データを復号化することを更に含む、請求項13の方法。
- 論理窓状態の2進数ではない数は、前記メモリセルに確実に記憶し且つそこから検索することのできる閾値電圧範囲の最大数である、請求項13の方法。
- 前記関連付けられた一組のメモリセルにおけるユーザーデータの記憶に用いられていない論理窓状態を、オーバーヘッドデータの記憶に用いる、請求項13の方法。
- 複数の不揮発性メモリセルを有する不揮発性メモリアレイと、
制御回路とを備える不揮発性メモリであって、
前記不揮発性メモリは、プログラミング動作において、第1の数の不揮発性メモリセルのうちの各メモリセルにM+Nビットのプログラムデータをプログラムするように構成され、ここでMは、前記メモリセルの所定数の論理窓範囲に記憶されるユーザーデータのビット数であり、またNは、付加的プログラミング範囲の数であり、また
前記不揮発性メモリは、読出し動作において、第2の数の不揮発性メモリセルのうちの各メモリセルからM+Lビットの読出しデータを検出するように構成されており、ここで、Mは、前記メモリセルの設定された数の論理窓状態から読み出されたユーザーデータビットの数であり、またLは、前記読出し動作において検出された付加的な公称検出閾値電圧範囲の数である、不揮発性メモリ。 - 前記不揮発性メモリは、更に、メモリセルから読み出された、またはメモリセルにプログラムすべき閾値電圧(Vt)を表すアナログ電圧データ信号か、メモリセルから読み出された、またはメモリセルにプログラムすべき閾値電圧値(Vt)を表すデジタルデータ信号のうちの1つを通信するように構成される、請求項17の不揮発性メモリ。
- 前記不揮発性メモリは、更に、前記第1の数の選択されたセルの各々においてプログラムされるM+Nビットうち、Mビットのユーザーデータにより選択される1つの論理窓状態を、予測されるプログラム障害作用に対して補償するために、Nビットにより設定されるプログラム範囲を選択するよう構成される、請求項17の不揮発性メモリ。
- 前記不揮発性メモリは、更に、第2の数の不揮発性メモリセルの各メモリセルから読み出されるM+Lビットのデータを、畳み込み符号化、PRML、低密度パリティチェック(LDPC)、ターボ、およびトレリス変調復号化のうちの1つを用いて復号化するように構成される、請求項17の不揮発性メモリ。
- 前記不揮発性メモリは、更に、
関連付けられた複数組のメモリセルを関連付けるよう構成されており、前記関連付けられたメモリセルの各組は、2つ以上の不揮発性メモリセルを有し、各々の関連付けられた一組のメモリセルの利用可能な閾値電圧が2進数ではない数の規定の論理窓状態に分割されており、また
選択された関連付けられた一組のメモリセルの中の2つ以上のメモリセルの2進数ではない数の規定の論理窓状態にデータをプログラムするよう構成されており、ここにおいて、プログラムされたデータが、前記関連付けられた一組のメモリセルにおいて利用可能な論理窓状態の総数に符号化されることによって、前記関連付けられた一組のメモリセルに亘って記憶される、請求項17の不揮発性メモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/943,916 US7633798B2 (en) | 2007-11-21 | 2007-11-21 | M+N bit programming and M+L bit read for M bit memory cells |
PCT/US2008/083915 WO2009067448A1 (en) | 2007-11-21 | 2008-11-18 | M+n bit programming and m+l bit read for m bit memory cells |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014208130A Division JP5914613B2 (ja) | 2007-11-21 | 2014-10-09 | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011504277A true JP2011504277A (ja) | 2011-02-03 |
Family
ID=40641787
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010535029A Pending JP2011504277A (ja) | 2007-11-21 | 2008-11-18 | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
JP2014208130A Active JP5914613B2 (ja) | 2007-11-21 | 2014-10-09 | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014208130A Active JP5914613B2 (ja) | 2007-11-21 | 2014-10-09 | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
Country Status (7)
Country | Link |
---|---|
US (3) | US7633798B2 (ja) |
EP (2) | EP3273443B1 (ja) |
JP (2) | JP2011504277A (ja) |
KR (1) | KR101125876B1 (ja) |
CN (2) | CN101868829B (ja) |
TW (2) | TWI518702B (ja) |
WO (1) | WO2009067448A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014517976A (ja) * | 2011-05-12 | 2014-07-24 | マイクロン テクノロジー, インク. | メモリセルをプログラミングすること |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8077516B2 (en) * | 2006-05-08 | 2011-12-13 | Macronix International Co., Ltd. | Method and apparatus for accessing memory with read error by changing comparison |
US8050086B2 (en) | 2006-05-12 | 2011-11-01 | Anobit Technologies Ltd. | Distortion estimation and cancellation in memory devices |
WO2007132457A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Combined distortion estimation and error correction coding for memory devices |
WO2007132456A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
US8060806B2 (en) | 2006-08-27 | 2011-11-15 | Anobit Technologies Ltd. | Estimation of non-linear distortion in memory devices |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
WO2008068747A2 (en) | 2006-12-03 | 2008-06-12 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US8369141B2 (en) | 2007-03-12 | 2013-02-05 | Apple Inc. | Adaptive estimation of memory cell read thresholds |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
WO2008139441A2 (en) | 2007-05-12 | 2008-11-20 | Anobit Technologies Ltd. | Memory device with internal signal processing unit |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8059457B2 (en) * | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8533563B2 (en) * | 2008-03-31 | 2013-09-10 | Qimonda Ag | Memory read-out |
US7843725B2 (en) * | 2008-06-11 | 2010-11-30 | Micron Technology, Inc. | M+L bit read column architecture for M bit memory cells |
US8526230B2 (en) * | 2008-07-01 | 2013-09-03 | Lsi Corporation | Methods and apparatus for write-side intercell interference mitigation in flash memories |
US7995388B1 (en) | 2008-08-05 | 2011-08-09 | Anobit Technologies Ltd. | Data storage using modified voltages |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8000135B1 (en) * | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US7852671B2 (en) * | 2008-10-30 | 2010-12-14 | Micron Technology, Inc. | Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US8127091B2 (en) * | 2008-10-30 | 2012-02-28 | Micron Technology, Inc. | Programming memory cells with additional data for increased threshold voltage resolution |
US8023334B2 (en) | 2008-10-31 | 2011-09-20 | Micron Technology, Inc. | Program window adjust for memory cell signal line delay |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US7978511B2 (en) * | 2009-05-28 | 2011-07-12 | Micron Technology, Inc. | Data line management in a memory device |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8386895B2 (en) | 2010-05-19 | 2013-02-26 | Micron Technology, Inc. | Enhanced multilevel memory |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US8638602B1 (en) | 2010-09-10 | 2014-01-28 | Western Digital Technologies, Inc. | Background selection of voltage reference values for performing memory read operations |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8503237B1 (en) | 2011-05-18 | 2013-08-06 | Western Digital Technologies, Inc. | System and method for data recovery in a solid state storage device |
US8681564B2 (en) * | 2011-05-23 | 2014-03-25 | Marvell World Trade Ltd. | Systems and methods for generating soft information in NAND flash |
CN102298971B (zh) * | 2011-08-29 | 2014-05-21 | 南京大学 | 一种非挥发性快闪存储器高密度多值存储的操作方法 |
US8788889B2 (en) | 2011-11-23 | 2014-07-22 | Sandisk Technologies Inc. | Bit stream aliasing in memory system with probabilistic decoding |
US8988942B2 (en) | 2012-07-02 | 2015-03-24 | Sandisk Technologies Inc. | Methods for extending the effective voltage window of a memory cell |
US8804452B2 (en) | 2012-07-31 | 2014-08-12 | Micron Technology, Inc. | Data interleaving module |
US9116796B2 (en) * | 2012-11-09 | 2015-08-25 | Sandisk Technologies Inc. | Key-value addressed storage drive using NAND flash based content addressable memory |
WO2014102800A1 (en) * | 2012-12-30 | 2014-07-03 | Ramot At Tel-Aviv University Ltd. | Method and device for reliable storage in nor flash memory |
CN105074826B (zh) * | 2013-02-27 | 2018-01-16 | 英派尔科技开发有限公司 | 存储器装置的基于线性规划的解码 |
US9075424B2 (en) | 2013-03-06 | 2015-07-07 | Sandisk Technologies Inc. | Compensation scheme to improve the stability of the operational amplifiers |
US9053810B2 (en) | 2013-03-08 | 2015-06-09 | Sandisk Technologies Inc. | Defect or program disturb detection with full data recovery capability |
US9367391B2 (en) * | 2013-03-15 | 2016-06-14 | Micron Technology, Inc. | Error correction operations in a memory device |
US20160148700A1 (en) * | 2013-07-08 | 2016-05-26 | Wilus Institute Of Standards And Technology Inc. | Memory system and data procesing method for memory |
US9859925B2 (en) | 2013-12-13 | 2018-01-02 | Empire Technology Development Llc | Low-complexity flash memory data-encoding techniques using simplified belief propagation |
JP6399749B2 (ja) * | 2013-12-19 | 2018-10-03 | キヤノン株式会社 | 撮像装置および撮像システム |
KR20150134473A (ko) * | 2014-05-21 | 2015-12-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
US9704540B2 (en) * | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9343156B1 (en) * | 2015-06-25 | 2016-05-17 | Sandisk Technologies Inc. | Balancing programming speeds of memory cells in a 3D stacked memory |
CN116665735A (zh) * | 2016-09-21 | 2023-08-29 | 合肥睿科微电子有限公司 | 存储装置 |
FR3065826B1 (fr) * | 2017-04-28 | 2024-03-15 | Patrick Pirim | Procede et dispositif associe automatises aptes a memoriser, rappeler et, de maniere non volatile des associations de messages versus labels et vice versa, avec un maximum de vraisemblance |
US10360947B2 (en) * | 2017-08-31 | 2019-07-23 | Micron Technology, Inc. | NAND cell encoding to improve data integrity |
US10192626B1 (en) * | 2017-08-31 | 2019-01-29 | Micro Technology, Inc. | Responding to power loss |
US10354738B2 (en) | 2017-09-27 | 2019-07-16 | Micron Technology, Inc. | One check fail byte (CFBYTE) scheme |
US10878920B2 (en) * | 2018-03-21 | 2020-12-29 | SK Hynix Inc. | Memory controller and memory system having the same |
US10629288B2 (en) * | 2018-06-25 | 2020-04-21 | Micron Technology, Inc. | Adjustable voltage drop detection threshold in a memory device |
US10838652B2 (en) * | 2018-08-24 | 2020-11-17 | Silicon Storage Technology, Inc. | Programming of memory cell having gate capacitively coupled to floating gate |
US10622065B2 (en) * | 2018-09-12 | 2020-04-14 | Micron Technology, Inc. | Dedicated commands for memory operations |
US10573390B1 (en) * | 2018-11-30 | 2020-02-25 | Samsung Electronics Co., Ltd. | High-density storage system |
US11557345B2 (en) * | 2018-12-20 | 2023-01-17 | Micron Technology, Inc. | Dynamic memory programming voltage step for strenuous device conditions |
CN109935265B (zh) * | 2019-02-15 | 2021-02-26 | 长江存储科技有限责任公司 | 数据读取方法及装置、存储器及存储介质 |
US10783978B1 (en) * | 2019-08-27 | 2020-09-22 | Micron Technology, Inc. | Read voltage-assisted manufacturing tests of memory sub-system |
CN111600614B (zh) * | 2020-06-04 | 2023-09-05 | 北京润科通用技术有限公司 | 基于连续帧的3/4码率的编、译码方法、装置及系统 |
TWI768496B (zh) * | 2020-10-07 | 2022-06-21 | 群聯電子股份有限公司 | 讀取電壓控制方法、記憶體儲存裝置及記憶體控制電路單元 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US20220379513A1 (en) * | 2021-05-27 | 2022-12-01 | Wizard International, Inc. | Mat Clamping Systems And Methods For Mat Cutting Machine |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04238196A (ja) * | 1991-01-22 | 1992-08-26 | Nec Ic Microcomput Syst Ltd | Eprom回路 |
JPH11283396A (ja) * | 1998-03-27 | 1999-10-15 | Sony Corp | メモリ装置 |
JP2000149592A (ja) * | 1998-11-11 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 不良救済用メモリセル及びそれを用いた記憶装置 |
JP2001503181A (ja) * | 1996-10-25 | 2001-03-06 | インテル・コーポレーション | エラー位置指定コードを用いて複数レベルセルメモリの訂正を行う方法および装置 |
JP2002124093A (ja) * | 2000-10-13 | 2002-04-26 | Stmicroelectronics Srl | 不揮発性メモリ装置におけるデータの記憶及び読み出し方法 |
JP2003123486A (ja) * | 2001-09-28 | 2003-04-25 | Stmicroelectronics Srl | マルチレベル不揮発性メモリ内にデータを記憶および読み出す方法、並びにそのアーキテクチャ |
JP2005275697A (ja) * | 2004-03-24 | 2005-10-06 | Toshiba Microelectronics Corp | マイクロプロセッサブートアップ制御装置、不揮発性メモリの制御装置及び情報処理システム |
WO2006046425A1 (ja) * | 2004-10-29 | 2006-05-04 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置及び不揮発性記憶システム |
JP2007042222A (ja) * | 2005-08-04 | 2007-02-15 | Renesas Technology Corp | 半導体装置 |
JP2007506222A (ja) | 2003-09-17 | 2007-03-15 | サンディスク コーポレイション | 近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法 |
WO2007046084A2 (en) * | 2005-10-17 | 2007-04-26 | Ramot At Tel-Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
WO2007058846A1 (en) * | 2005-11-10 | 2007-05-24 | Sandisk Corporation | Reverse coupling effect with timing information |
WO2007084751A2 (en) * | 2006-01-20 | 2007-07-26 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
JP2007526632A (ja) * | 2004-02-13 | 2007-09-13 | サンディスク コーポレイション | 浮遊ゲート間のクロスカップリングを制限するシールド板 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5737265A (en) * | 1995-12-14 | 1998-04-07 | Intel Corporation | Programming flash memory using data stream analysis |
US6094368A (en) * | 1999-03-04 | 2000-07-25 | Invox Technology | Auto-tracking write and read processes for multi-bit-per-cell non-volatile memories |
US6469931B1 (en) * | 2001-01-04 | 2002-10-22 | M-Systems Flash Disk Pioneers Ltd. | Method for increasing information content in a computer memory |
US6987693B2 (en) * | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US6847550B2 (en) * | 2002-10-25 | 2005-01-25 | Nexflash Technologies, Inc. | Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor |
US7023735B2 (en) * | 2003-06-17 | 2006-04-04 | Ramot At Tel-Aviv University Ltd. | Methods of increasing the reliability of a flash memory |
JP4005000B2 (ja) * | 2003-07-04 | 2007-11-07 | 株式会社東芝 | 半導体記憶装置及びデータ書き込み方法。 |
US7716413B2 (en) | 2004-02-15 | 2010-05-11 | Sandisk Il Ltd. | Method of making a multi-bit-cell flash memory |
US7020017B2 (en) * | 2004-04-06 | 2006-03-28 | Sandisk Corporation | Variable programming of non-volatile memory |
US7221592B2 (en) | 2005-02-25 | 2007-05-22 | Micron Technology, Inc. | Multiple level programming in a non-volatile memory device |
US7200043B2 (en) * | 2005-05-31 | 2007-04-03 | Elite Semiconductor Memory Technology, Inc. | Nonvolatile memory using a two-step cell verification process |
ITRM20050310A1 (it) | 2005-06-15 | 2006-12-16 | Micron Technology Inc | Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash. |
US7443732B2 (en) * | 2005-09-20 | 2008-10-28 | Spansion Llc | High performance flash memory device capable of high density data storage |
US7526715B2 (en) * | 2005-10-17 | 2009-04-28 | Ramot At Tel Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
US7400532B2 (en) * | 2006-02-16 | 2008-07-15 | Micron Technology, Inc. | Programming method to reduce gate coupling interference for non-volatile memory |
US7388781B2 (en) * | 2006-03-06 | 2008-06-17 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
JP5142478B2 (ja) * | 2006-04-13 | 2013-02-13 | 株式会社東芝 | 半導体記憶装置 |
US7593259B2 (en) * | 2006-09-13 | 2009-09-22 | Mosaid Technologies Incorporated | Flash multi-level threshold distribution scheme |
-
2007
- 2007-11-21 US US11/943,916 patent/US7633798B2/en active Active
-
2008
- 2008-11-18 EP EP17020367.3A patent/EP3273443B1/en active Active
- 2008-11-18 JP JP2010535029A patent/JP2011504277A/ja active Pending
- 2008-11-18 WO PCT/US2008/083915 patent/WO2009067448A1/en active Application Filing
- 2008-11-18 EP EP08852022.6A patent/EP2218074B1/en active Active
- 2008-11-18 KR KR1020107013374A patent/KR101125876B1/ko active IP Right Grant
- 2008-11-18 CN CN200880117048.3A patent/CN101868829B/zh active Active
- 2008-11-18 CN CN201310711960.4A patent/CN103680605B/zh active Active
- 2008-11-21 TW TW102120182A patent/TWI518702B/zh active
- 2008-11-21 TW TW097145258A patent/TWI402854B/zh active
-
2009
- 2009-12-15 US US12/638,603 patent/US7872912B2/en active Active
-
2011
- 2011-01-12 US US13/005,291 patent/US8111550B2/en active Active
-
2014
- 2014-10-09 JP JP2014208130A patent/JP5914613B2/ja active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04238196A (ja) * | 1991-01-22 | 1992-08-26 | Nec Ic Microcomput Syst Ltd | Eprom回路 |
JP2001503181A (ja) * | 1996-10-25 | 2001-03-06 | インテル・コーポレーション | エラー位置指定コードを用いて複数レベルセルメモリの訂正を行う方法および装置 |
JPH11283396A (ja) * | 1998-03-27 | 1999-10-15 | Sony Corp | メモリ装置 |
JP2000149592A (ja) * | 1998-11-11 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | 不良救済用メモリセル及びそれを用いた記憶装置 |
JP2002124093A (ja) * | 2000-10-13 | 2002-04-26 | Stmicroelectronics Srl | 不揮発性メモリ装置におけるデータの記憶及び読み出し方法 |
JP2003123486A (ja) * | 2001-09-28 | 2003-04-25 | Stmicroelectronics Srl | マルチレベル不揮発性メモリ内にデータを記憶および読み出す方法、並びにそのアーキテクチャ |
JP2007506222A (ja) | 2003-09-17 | 2007-03-15 | サンディスク コーポレイション | 近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法 |
JP2007526632A (ja) * | 2004-02-13 | 2007-09-13 | サンディスク コーポレイション | 浮遊ゲート間のクロスカップリングを制限するシールド板 |
JP2005275697A (ja) * | 2004-03-24 | 2005-10-06 | Toshiba Microelectronics Corp | マイクロプロセッサブートアップ制御装置、不揮発性メモリの制御装置及び情報処理システム |
WO2006046425A1 (ja) * | 2004-10-29 | 2006-05-04 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置及び不揮発性記憶システム |
JP2007042222A (ja) * | 2005-08-04 | 2007-02-15 | Renesas Technology Corp | 半導体装置 |
WO2007046084A2 (en) * | 2005-10-17 | 2007-04-26 | Ramot At Tel-Aviv University Ltd. | Probabilistic error correction in multi-bit-per-cell flash memory |
WO2007058846A1 (en) * | 2005-11-10 | 2007-05-24 | Sandisk Corporation | Reverse coupling effect with timing information |
WO2007084751A2 (en) * | 2006-01-20 | 2007-07-26 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014517976A (ja) * | 2011-05-12 | 2014-07-24 | マイクロン テクノロジー, インク. | メモリセルをプログラミングすること |
Also Published As
Publication number | Publication date |
---|---|
TW200931432A (en) | 2009-07-16 |
US7633798B2 (en) | 2009-12-15 |
EP2218074A4 (en) | 2011-01-05 |
EP3273443B1 (en) | 2019-11-13 |
JP5914613B2 (ja) | 2016-05-11 |
EP2218074A1 (en) | 2010-08-18 |
EP2218074B1 (en) | 2017-10-04 |
CN103680605A (zh) | 2014-03-26 |
US20090129153A1 (en) | 2009-05-21 |
JP2015043253A (ja) | 2015-03-05 |
CN103680605B (zh) | 2016-08-17 |
KR20100093089A (ko) | 2010-08-24 |
TWI402854B (zh) | 2013-07-21 |
US20100091565A1 (en) | 2010-04-15 |
CN101868829A (zh) | 2010-10-20 |
WO2009067448A1 (en) | 2009-05-28 |
EP3273443A1 (en) | 2018-01-24 |
US7872912B2 (en) | 2011-01-18 |
KR101125876B1 (ko) | 2012-03-22 |
US8111550B2 (en) | 2012-02-07 |
TW201337944A (zh) | 2013-09-16 |
TWI518702B (zh) | 2016-01-21 |
CN101868829B (zh) | 2014-01-29 |
US20110103145A1 (en) | 2011-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5914613B2 (ja) | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し | |
EP2171722B1 (en) | Refresh of non-volatile memory cells based on fatigue conditions | |
US8103940B2 (en) | Programming error correction code into a solid state memory device with varying bits per cell | |
US8159874B2 (en) | Cell operation monitoring | |
TWI390539B (zh) | 在固態記憶體裝置中的記憶體單元之類比感測 | |
TWI383392B (zh) | 用於在一非揮發固態記憶體及其固態記憶體裝置中程式化速率判定及控制的方法 | |
KR101154624B1 (ko) | Mlc nand에서 비-동일 임계 전압 범위들 | |
US7746691B2 (en) | Methods and apparatus utilizing predicted coupling effect in the programming of non-volatile memory | |
US8560766B2 (en) | Non-volatile memory device having assignable network identification | |
KR101120248B1 (ko) | 데이터 값들의 아날로그 통신을 이용하는 고체 상태 메모리 | |
US8125831B2 (en) | Sensing against a reference cell | |
US20080310225A1 (en) | Programming of a solid state memory utilizing analog communication of bit patterns | |
KR101104543B1 (ko) | 메모리 장치의 기준 셀들에 기초한 아날로그-디지털 및 디지털-아날로그 변환 윈도우 조정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121227 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140722 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140722 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140821 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140821 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140922 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140922 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140926 |