JP2007506222A - 近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法 - Google Patents
近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法 Download PDFInfo
- Publication number
- JP2007506222A JP2007506222A JP2006527034A JP2006527034A JP2007506222A JP 2007506222 A JP2007506222 A JP 2007506222A JP 2006527034 A JP2006527034 A JP 2006527034A JP 2006527034 A JP2006527034 A JP 2006527034A JP 2007506222 A JP2007506222 A JP 2007506222A
- Authority
- JP
- Japan
- Prior art keywords
- memory storage
- storage unit
- memory
- programming
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
Abstract
Description
記憶装置は通常、行および列に編成され、ワードラインおよびビットラインによりアドレス可能なメモリセルの二次元アレイから構成される。
電荷蓄積記憶装置のプログラミングは、その電荷蓄積素子により多くの電荷を付け加えることである。従って、プログラミング動作の前に、電荷蓄積素子に現存する電荷を除去(或いは消去)しなければならない。メモリセルの1つ以上のブロックを消去する消去回路(図示せず)が設けられる。セルの1つのアレイ全体が、或いはアレイのセルの有意なグループが一緒に(すなわち、一瞬のうちに)電気的に消去されるとき、EEPROMなどの不揮発性メモリは“フラッシュ”EEPROMと称される。消去された後、そのグループのセルは再プログラムされ得る。一緒に消去可能なセルのグループは、1つ以上のアドレス可能な消去単位から成ることができる。その消去可能な単位或いはブロックは通常、データの1つ以上のページを記憶し、ページはプログラミングおよび読み出しの単位であるが、2ページ以上を単一の動作でプログラム或いは読み出すことができる。各ページは通常、データの1つ以上の消去ブロックを記憶するが、消去ブロックのサイズはホストシステムによって定義される。一例として、磁気ディスクドライブに関して確立された標準規格に従って、512バイトのユーザーデータと、ユーザーデータおよび/またはそれが記憶されているブロックに関する数バイトのオーバーヘッド情報とからなる消去ブロックがある。他のシステムでは、消去ブロックのサイズは512バイトより遥かに大きくなり得る。
普通の2状態EEPROMセルでは、導通ウィンドウを2つの領域に分割するように少なくとも1つの電流ブレークポイントレベルが確立されている。所定の固定された電圧を印加することによってセルが読み出されるとき、そのソース/ドレイン電流はブレークポイントレベル(または基準電流IREF )との比較によって1つのメモリ状態に帰着させられる。読み出された電流がブレークポイントレベル或いはIREF の電流より大きければ、そのセルは1つの論理状態(例えば、“ゼロ”状態)であると判定される。一方、電流がブレークポイントレベルの電流より小さければ、セルは他方の論理状態(例えば、“1”状態)であると判定される。従って、このような2状態セルは1ビットのデジタル情報を記憶する。外部からプログラム可能であり得る基準電流源が、ブレークポイントレベル電流を発生させるためにメモリシステムの一部として設けられることがしばしばある。
読み出しおよびプログラミングの実行を改善するために、1つのアレイ内の多数の電荷蓄積素子またはメモリトランジスタは並列に読み出されるか、或いはプログラムされる。すなわち、メモリ素子の1つの論理的“ページ”が一緒に読み出されるか、或いはプログラムされる。現存するメモリ構成では、1つの行は通常、数個のインターリーブされたページを含む。1つのページの全てのメモリ素子は一緒に読み出されるか、或いはプログラムされる。列デコーダは、インターリーブされている1つ1つのページを対応する数の読み出し/書き込みモジュールに選択的に接続する。例えば、1つの実装例では、メモリアレイは532バイト(512バイトにオーバーヘッドの20バイトが加わる)のページサイズを有するように設計されている。その結果として、各列が1つのドレイン・ビットラインを含み、1行あたりに2つのインターリーブされたページがあれば、8512列があり、各ページが4256列と関連付けられるということになる。全ての偶数番号のビットラインまたは奇数番号のビットラインを並列に読み出し或いは書き込むために接続可能な4256個の感知モジュールがある。このようにして、並列の4256ビット(すなわち、532バイト)のデータの1ページがメモリ素子のページから読み出されるか、或いはページにプログラムされる。読み出し/書き込み回路170を形成する読み出し/書き込みモジュールは種々の構成に編成され得る。
図4A、図4Bおよび図12に示されている感知モジュール380は、好ましくは、全ビットライン感知を実行するように構成されたメモリ構成で実現される。換言すれば、1つの行内の隣接するメモリセルの各々は、感知を並列に実行するように1つの感知モジュールに接続可能である。このようなメモリ構成は、セルニアらによる「高度にコンパクトな不揮発性メモリおよびその方法」という2002年9月24日に出願された同時係属中で共通譲渡された米国特許出願第10/254,483号(特許文献9)においても開示されている。この特許出願の開示全体が、参照により本願明細書において援用されている。
高密度集積回路、不揮発性記憶装置に固有のエラーは、隣接する電荷蓄積ユニットおよびチャネル領域の結合に起因する。1つのメモリ蓄積ユニットのチャネル領域および電荷蓄積ユニットが隣接するものに対して相対的に昇圧されると、隣接するユニットの電荷蓄積ユニットに動揺を生じさせる。並列にプログラムされるメモリ蓄積ユニットが密にパックされるか、或いは不十分にシールドされているときには、この効果はいっそう顕著になる。
図6Aは、2つの隣接するメモリトランジスタが両方共にプログラミングモードである場合の図3に示すNANDセルのアレイの断面透視図である。例えば、図6Aは、同じワードライン60を共有する行に沿う、NANDストリング50−1,50−2および50−3にそれぞれ属するM1−1,M1−2およびM1−3などの3つの隣接するメモリトランジスタを表すことができる。NANDストリング50−1,50−2および50−3は、これらに接続可能なビットライン36−1,36−2および36−3をそれぞれ有する。メモリトランジスタM1−1,M1−2およびM1−3は、対応する電荷蓄積ユニット70−1,70−2および70−3とチャネル80−1,80−2および80−3とを有する。
図7A〜7Dは、プログラミング中のメモリセルの隣のものについてのメモリ動作モードの種々の置換を示す。プログラミング中のメモリセルは、ビットライン36−0に結合されているNANDセル50の一部分である。隣のNANDセルはそれぞれ左の51および右の51’であり、ビットライン36−1および36−1’にそれぞれ結合されている。
ステップ400:コントロールゲートと、ソースおよびドレインにより画定されるチャ
ネル領域との間に電荷蓄積ユニットを各々有する隣接するメモリ蓄積
ユニットのページについて、ページの各メモリ蓄積ユニットのために
そのドレインに切り替え可能に結合されるビットラインとメモリ蓄積
ユニットの前記ページの全てのコントロールゲートに結合されるワー
ドラインとを設ける。
ステップ410:プログラムされるべく予定されているそれらのページのメモリ蓄積ユ
ニットの各々について、その隣のメモリ蓄積ユニットがプログラミン
グ禁止モードであるか否かを判定する。
ステップ420:プログラミングが禁止されるべく予定されているページのメモリ蓄積
ユニットについて、プログラミングを禁止するためにそのビットライ
ンの各々に第1の所定の電圧を印加する。
ステップ422:プログラミングを可能にするために、プログラムされるべく予定され
ているそれらのページのメモリ蓄積ユニットの各ビットラインに第2
の所定の電圧を印加する。前記各ビットラインのための前記第2の所
定の電圧は、その隣のメモリ蓄積ユニットの動作モードのメモリ蓄積
ユニットからの動揺を相殺するような関数である。
ステップ430:ページのメモリ蓄積ユニットを並列にプログラムするためにプログラ
ミング電圧パルスを前記ワードラインに印加する。前記第1の所定の
電圧のビットラインを有するそれらのメモリ蓄積ユニットは、その浮
動化されたチャネルがプログラミング禁止電圧状態に昇圧されること
によりプログラミングが禁止され、任意の隣のプログラムされるメモ
リ蓄積ユニットにおける昇圧から生じる動揺は前記第2の所定の電圧
からの前記相殺により補償される。
ステップ440:プログラミング中のメモリ蓄積ユニットのいずれかがその目標の状態
にプログラムされているかを検証する。
ステップ450:プログラミングが禁止されるべく予定されていると検証されているメ
モリ蓄積ユニットと、プログラムされると検証されていないメモリ蓄
積ユニットとを指定する。
ステップ460:ページの全てのメモリ蓄積ユニットが検証されたか?そうでないなら
ば、ステップ420に戻る。そうならば、ステップ480に進む。
ステップ470:終了。
(1)ソース選択トランジスタが0VのSGSによってオフに転換される(図14(A))一方、ドレイン選択トランジスタはVSGに上昇するSGDによってオンに転換され(図14(B))、これによりビットラインがNANDチェーンにアクセスすることを可能にする。
(6)プログラムされるように選択されたメモリトランジスタのコントロールゲートにプログラミング電圧が印加される(図14(D))。(例えば、昇圧されたチャネルおよび電荷蓄積ユニットを有する)プログラミング禁止中の蓄積ユニットはプログラムされない。プログラミング中の蓄積ユニットは、その隣のもののうちの一方または両方がプログラミング禁止モードであることに起因する動揺を相殺するためにバイアスされたビットライン電圧でプログラムされる(図14(G))。
(7)種々のコントロールラインおよびビットラインが放電を許容される。
Claims (25)
- コントロールゲートとソースおよびドレインにより画定されるチャネル領域との間の電荷蓄積ユニットと、前記ドレインに切り替え可能に結合されるビットラインとを各々有するメモリ蓄積ユニットのアレイを有する不揮発性メモリにおいて、そのコントロールゲートを相互に接続する共通ワードラインを有するメモリ蓄積ユニットのページを並列にプログラムする方法であって、
(a)前記ページの各メモリ蓄積ユニットのために、そのドレインに切り替え可能に結合されるビットラインを設けるステップと、
(b)プログラムされるべく予定されているそれらのページのメモリ蓄積ユニットの各々について、その隣のメモリ蓄積ユニットがプログラミング禁止モードであるか否かを判定するステップと、
(c)プログラミングが禁止されるべく予定されているそれらのページのメモリ蓄積ユニットについて、プログラミングを禁止するためにそのビットラインの各々に第1の所定の電圧を印加するステップと、
(d)プログラミングを可能にするために、プログラムされるべく予定されているそれらのページのメモリ蓄積ユニットの各ビットラインに第2の所定の電圧を印加するステップであって、前記各ビットラインのための前記第2の所定の電圧は、その隣のメモリ蓄積ユニットの動作モードの前記隣接するメモリ蓄積ユニットからの動揺を相殺するような関数である第2の所定の電圧を印加するステップと、
(e)前記ページのメモリ蓄積ユニットを並列にプログラムするためにプログラミング電圧パルスを前記ワードラインに印加するステップであって、前記第1の所定の電圧のビットラインを有するそれらのメモリ蓄積ユニットは、その浮動化されたチャネルがプログラミング禁止電圧状態に昇圧されることによりプログラミングが禁止され、任意の隣のプログラムされるメモリ蓄積ユニットにおける昇圧から生じる動揺は前記第2の所定の電圧からの前記相殺により補償されるプログラミング電圧パルスを前記ワードラインに印加するステップと、
を含む方法。 - (f)プログラミング中のメモリ蓄積ユニットのいずれかがその目標の状態にプログラムされているかを検証するステップと、
(g)プログラミングが禁止されるべく予定されていると検証されているメモリ蓄積ユニットと、プログラムされると検証されていないメモリ蓄積ユニットとを指定するステップと、
(h)前記メモリ蓄積ユニットのページの全てが検証されるまで(c)〜(g)のステップを反復するステップと、
をさらに含む請求項1記載の方法。 - 前記隣のメモリ蓄積ユニットのうちの少なくとも1つの動作モードは、それに結合されている感知モジュールから引き出され得る請求項1または2のいずれか記載の方法。
- 前記隣のメモリ蓄積ユニットのうちの少なくとも1つの動作モードは、それに結合されているビットラインの電圧から引き出され得る請求項1または2のいずれか記載の方法。
- 前記メモリ蓄積ユニットのページは、前記アレイの連続する行を形成する請求項1または2のいずれか記載の方法。
- 前記メモリ蓄積ユニットのページは、前記アレイの行の連続するセグメントを形成する請求項1または2のいずれか記載の方法。
- 前記メモリはメモリ蓄積ユニットのNANDチェーンのアレイとして編成され、各チェーンは直列に接続される複数のメモリ蓄積ユニットを有し、前記メモリ蓄積ユニットのページは、そのページの中の各NANDチェーンからの1つのメモリ蓄積ユニットから構成される請求項1または2のいずれか記載の方法。
- 前記各メモリ蓄積ユニットは、1ビットの情報を記憶する請求項1または2のいずれか記載の方法。
- 前記各メモリ蓄積ユニットは、2ビット以上の情報を記憶する請求項1または2のいずれか記載の方法。
- 前記電荷蓄積ユニットは、フローティングゲートである請求項1または2のいずれか記載の方法。
- 前記電荷蓄積ユニットは、誘電体層である請求項1または2のいずれか記載の方法。
- 前記不揮発性メモリは、メモリカードの形を成す請求項1または2のいずれか記載の方法。
- 不揮発性メモリにおいて、
行および列を成すように編成されたメモリ蓄積ユニットのアレイと、
電荷蓄積ユニットと、コントロールゲートとソースおよびドレインにより画定されるチャネル領域とを有する各メモリ蓄積ユニットと、
メモリ蓄積ユニットのページの前記コントロールゲートを相互に接続するワードラインと、
前記ページの各メモリ蓄積ユニットについてそのドレインに切り替え可能に結合されるビットラインと、
前記ビットラインに結合されるプリチャージ回路と、を含み
前記プリチャージ回路は、関連するメモリ蓄積ユニットがプログラミングが禁止されるべく予定されているときには前記ビットラインに所定のプログラミング禁止電圧を供給し、関連するメモリ蓄積ユニットがプログラムされるべく予定されているときには前記ビットラインに所定のプログラミング可能な電圧を供給し、
前記所定のプログラミング可能な電圧は、隣のメモリ蓄積ユニットのうちの0個、一方或いは両方がプログラミング禁止モードであるか否かの関数である所定のオフセットを有する不揮発性メモリ。 - 前記隣のメモリ蓄積ユニットに関連付けられている個々の感知モジュールをさらに含み、前記各個々の感知モジュールからの信号は、関連する隣のメモリ蓄積ユニットがプログラミング禁止モードであるか否かを示す請求項13記載の不揮発性メモリ。
- 前記隣のメモリ蓄積ユニットに関連付けられている個々のビットライン電圧検出器をさらに含み、前記各個々のビットライン電圧検出器からの信号は、関連する隣のメモリ蓄積ユニットがプログラミング禁止モードであるか否かを示す請求項13記載の不揮発性メモリ。
- 不揮発性メモリにおいて、
コントロールゲートとソースおよびドレインにより画定されるチャネル領域との間に電荷蓄積ユニットを各々有するメモリ蓄積ユニットのアレイと、
前記アレイのメモリ蓄積ユニットのページの前記コントロールゲートを相互に接続するワードラインと、
前記ページの各メモリ蓄積ユニットについてそのドレインに切り替え可能に結合されるビットラインと、
プログラミングが禁止されるべく予定されているそれらのページのメモリ蓄積ユニットの各ビットラインにプログラミングを禁止する第1の所定の電圧を印加する手段と、
プログラムされるべく予定されているそれらのページのメモリ蓄積ユニットの各々について、その隣のメモリ蓄積ユニットがプログラミング禁止モードであるか否かを判定する手段と、
プログラミングを可能にするために、プログラムされるべく予定されているそれらのページのメモリ蓄積ユニットの各ビットラインに第2の所定の電圧を印加する手段であって、前記各ビットラインのための前記第2の所定の電圧は、その隣のメモリ蓄積ユニットの動作モードの前記隣接するメモリ蓄積ユニットからの動揺を相殺するような関数である第2の所定の電圧を印加する手段と、
前記ページのメモリ蓄積ユニットを並列にプログラムするためにプログラミング電圧パルスを前記ワードラインに印加する手段であって、前記第1の所定の電圧のビットラインを有するそれらのメモリ蓄積ユニットは、その浮動化されたチャネルがプログラミング禁止電圧状態に昇圧されることによりプログラミングが禁止され、任意の隣のプログラムされるメモリ蓄積ユニットにおける昇圧から生じる動揺は前記第2の所定の電圧からの前記相殺により補償されるプログラミング電圧パルスを印加する手段と、
を含む不揮発性メモリ。 - 前記メモリ蓄積ユニットのページは、前記アレイの行を形成する請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記メモリ蓄積ユニットのページは、前記アレイの行のセグメントを形成する請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記メモリはメモリ蓄積ユニットのNANDチェーンのアレイとして編成され、各チェーンは直列に接続される複数のメモリ蓄積ユニットを有し、前記メモリ蓄積ユニットのページは、そのページの中の各NANDチェーンからの1つのメモリ蓄積ユニットから構成される請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記各メモリ蓄積ユニットは、1ビットの情報を記憶する請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記各メモリ蓄積ユニットは、2ビット以上の情報を記憶する請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記電荷蓄積ユニットは、フローティングゲートである請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記電荷蓄積ユニットは、誘電体層である請求項13〜15のいずれか記載の不揮発性メモリ。
- 前記不揮発性メモリは、カードの形を成す請求項13〜15のいずれか記載の不揮発性メモリ。
- 不揮発性メモリにおいて、
メモリ蓄積ユニットのアレイと、
前記アレイの中のメモリ蓄積ユニットのグループであって、前記グループの中の各メモリ蓄積ユニットにはビットラインが結合される前記アレイの中のメモリ蓄積ユニットのグループと、
前記グループの個々のメモリ蓄積ユニットがいろいろな動作モードの所定のセットに属する1つの動作モードである間に、前記メモリ蓄積ユニットのグループを並列に動作させる回路と、を含み
前記回路はいろいろな電圧の所定のセットから選択された1つの電圧を各ビットラインに供給するための電圧源をさらに含み、前記選択された電圧は隣のメモリ蓄積ユニットの動作モードの関数である不揮発性メモリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/667,223 US6956770B2 (en) | 2003-09-17 | 2003-09-17 | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US10/667,223 | 2003-09-17 | ||
PCT/US2004/030420 WO2005029503A1 (en) | 2003-09-17 | 2004-09-16 | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007506222A true JP2007506222A (ja) | 2007-03-15 |
JP4880464B2 JP4880464B2 (ja) | 2012-02-22 |
Family
ID=34274758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006527034A Expired - Fee Related JP4880464B2 (ja) | 2003-09-17 | 2004-09-16 | 近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6956770B2 (ja) |
EP (1) | EP1665284B1 (ja) |
JP (1) | JP4880464B2 (ja) |
KR (1) | KR101109458B1 (ja) |
CN (1) | CN1875429B (ja) |
AT (1) | ATE387716T1 (ja) |
DE (1) | DE602004012122T2 (ja) |
TW (1) | TWI251238B (ja) |
WO (1) | WO2005029503A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010516015A (ja) * | 2007-01-12 | 2010-05-13 | マーベル ワールド トレード リミテッド | 改良したマルチレベルメモリ |
JP2010529585A (ja) * | 2007-06-07 | 2010-08-26 | サンディスク コーポレイション | ビット線ロックアウト制御を有する検知向上のための不揮発性メモリおよび方法 |
JP2011504277A (ja) | 2007-11-21 | 2011-02-03 | マイクロン テクノロジー, インク. | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
US8045391B2 (en) | 2007-06-07 | 2011-10-25 | Sandisk Technologies Inc. | Non-volatile memory and method with improved sensing having bit-line lockout control |
JP2013512531A (ja) * | 2009-11-24 | 2013-04-11 | サンディスク テクノロジーズ インコーポレイテッド | ビットラインをフローティングさせてチャネル−フローティングゲート結合を低減するメモリプログラミング |
JP2013200924A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (235)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US7324393B2 (en) * | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
US7443757B2 (en) * | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US7327619B2 (en) * | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
EP1543529B1 (en) * | 2002-09-24 | 2009-11-04 | SanDisk Corporation | Non-volatile memory and its sensing method |
US6987693B2 (en) | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US6956770B2 (en) * | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7068556B2 (en) * | 2004-03-09 | 2006-06-27 | Lattice Semiconductor Corporation | Sense amplifier systems and methods |
US7020026B2 (en) * | 2004-05-05 | 2006-03-28 | Sandisk Corporation | Bitline governed approach for program control of non-volatile memory |
US7023733B2 (en) * | 2004-05-05 | 2006-04-04 | Sandisk Corporation | Boosting to control programming of non-volatile memory |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
US7295478B2 (en) * | 2005-05-12 | 2007-11-13 | Sandisk Corporation | Selective application of program inhibit schemes in non-volatile memory |
US7342829B2 (en) * | 2005-09-30 | 2008-03-11 | Infineon Technologies Flash Gmbh & Co. Kg | Memory device and method for operating a memory device |
US7286406B2 (en) * | 2005-10-14 | 2007-10-23 | Sandisk Corporation | Method for controlled programming of non-volatile memory exhibiting bit line coupling |
US7206235B1 (en) | 2005-10-14 | 2007-04-17 | Sandisk Corporation | Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling |
US7443726B2 (en) * | 2005-12-29 | 2008-10-28 | Sandisk Corporation | Systems for alternate row-based reading and writing for non-volatile memory |
US7349260B2 (en) * | 2005-12-29 | 2008-03-25 | Sandisk Corporation | Alternate row-based reading and writing for non-volatile memory |
US7436733B2 (en) * | 2006-03-03 | 2008-10-14 | Sandisk Corporation | System for performing read operation on non-volatile storage with compensation for coupling |
US7499319B2 (en) * | 2006-03-03 | 2009-03-03 | Sandisk Corporation | Read operation for non-volatile storage with compensation for coupling |
CN101395673B (zh) * | 2006-03-03 | 2011-09-21 | 桑迪士克股份有限公司 | 对浮动栅极耦合具有补偿的非易失性存储装置的读取操作 |
US7554854B2 (en) * | 2006-03-31 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for deleting data from NAND type nonvolatile memory |
US7440331B2 (en) * | 2006-06-01 | 2008-10-21 | Sandisk Corporation | Verify operation for non-volatile storage using different voltages |
US7457163B2 (en) * | 2006-06-01 | 2008-11-25 | Sandisk Corporation | System for verifying non-volatile storage using different voltages |
US7450421B2 (en) * | 2006-06-02 | 2008-11-11 | Sandisk Corporation | Data pattern sensitivity compensation using different voltage |
US7310272B1 (en) * | 2006-06-02 | 2007-12-18 | Sandisk Corporation | System for performing data pattern sensitivity compensation using different voltage |
KR101041595B1 (ko) * | 2006-06-19 | 2011-06-15 | 샌디스크 코포레이션 | 비휘발성 메모리에서 개선된 판독 동작을 위해 선택 상태에서 보상을 사용하여 감지 및 다른 크기의 마진 프로그래밍 |
US7352628B2 (en) * | 2006-06-19 | 2008-04-01 | Sandisk Corporation | Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory |
US7606084B2 (en) * | 2006-06-19 | 2009-10-20 | Sandisk Corporation | Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory |
US7522454B2 (en) * | 2006-07-20 | 2009-04-21 | Sandisk Corporation | Compensating for coupling based on sensing a neighbor using coupling |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
JP4940300B2 (ja) * | 2006-07-20 | 2012-05-30 | サンディスク コーポレイション | プログラミング中における結合の補償 |
US7400535B2 (en) * | 2006-07-20 | 2008-07-15 | Sandisk Corporation | System that compensates for coupling during programming |
US7495953B2 (en) * | 2006-07-20 | 2009-02-24 | Sandisk Corporation | System for configuring compensation |
US7506113B2 (en) * | 2006-07-20 | 2009-03-17 | Sandisk Corporation | Method for configuring compensation |
US7443729B2 (en) * | 2006-07-20 | 2008-10-28 | Sandisk Corporation | System that compensates for coupling based on sensing a neighbor using coupling |
KR100763078B1 (ko) | 2006-09-04 | 2007-10-04 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리의 소거 방법 |
US7599223B2 (en) * | 2006-09-12 | 2009-10-06 | Sandisk Corporation | Non-volatile memory with linear estimation of initial programming voltage |
US7684247B2 (en) * | 2006-09-29 | 2010-03-23 | Sandisk Corporation | Reverse reading in non-volatile memory with compensation for coupling |
US7447076B2 (en) * | 2006-09-29 | 2008-11-04 | Sandisk Corporation | Systems for reverse reading in non-volatile memory with compensation for coupling |
US7511996B2 (en) * | 2006-11-30 | 2009-03-31 | Mosaid Technologies Incorporated | Flash memory program inhibit scheme |
US7616505B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7616506B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7590002B2 (en) * | 2006-12-29 | 2009-09-15 | Sandisk Corporation | Resistance sensing and compensation for non-volatile storage |
US7495962B2 (en) * | 2006-12-29 | 2009-02-24 | Sandisk Corporation | Alternating read mode |
US7518923B2 (en) * | 2006-12-29 | 2009-04-14 | Sandisk Corporation | Margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7606070B2 (en) * | 2006-12-29 | 2009-10-20 | Sandisk Corporation | Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7616498B2 (en) * | 2006-12-29 | 2009-11-10 | Sandisk Corporation | Non-volatile storage system with resistance sensing and compensation |
US7440324B2 (en) * | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Apparatus with alternating read mode |
US7719899B2 (en) | 2007-02-13 | 2010-05-18 | Micron Technology, Inc. | Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory |
US7535764B2 (en) * | 2007-03-21 | 2009-05-19 | Sandisk Corporation | Adjusting resistance of non-volatile memory using dummy memory cells |
US7489553B2 (en) * | 2007-06-07 | 2009-02-10 | Sandisk Corporation | Non-volatile memory with improved sensing having bit-line lockout control |
US7508715B2 (en) | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7599224B2 (en) | 2007-07-03 | 2009-10-06 | Sandisk Corporation | Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
US7869273B2 (en) | 2007-09-04 | 2011-01-11 | Sandisk Corporation | Reducing the impact of interference during programming |
KR101425958B1 (ko) * | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
US8355278B2 (en) * | 2007-10-05 | 2013-01-15 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
US7619933B2 (en) * | 2007-10-05 | 2009-11-17 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
JP4640658B2 (ja) * | 2008-02-15 | 2011-03-02 | マイクロン テクノロジー, インク. | マルチレベル抑制スキーム |
US7808819B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Method for adaptive setting of state voltage levels in non-volatile memory |
US7808836B2 (en) * | 2008-04-29 | 2010-10-05 | Sandisk Il Ltd. | Non-volatile memory with adaptive setting of state voltage levels |
KR100953055B1 (ko) | 2008-05-20 | 2010-04-15 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
US7719902B2 (en) * | 2008-05-23 | 2010-05-18 | Sandisk Corporation | Enhanced bit-line pre-charge scheme for increasing channel boosting in non-volatile storage |
US7848144B2 (en) * | 2008-06-16 | 2010-12-07 | Sandisk Corporation | Reverse order page writing in flash memories |
US7876611B2 (en) * | 2008-08-08 | 2011-01-25 | Sandisk Corporation | Compensating for coupling during read operations in non-volatile storage |
ITRM20080543A1 (it) * | 2008-10-09 | 2010-04-10 | Micron Technology Inc | Architettura e metodo per la programmazione di memorie. |
KR101484556B1 (ko) * | 2008-10-28 | 2015-01-20 | 삼성전자주식회사 | 독출 보상 회로 |
US8130556B2 (en) * | 2008-10-30 | 2012-03-06 | Sandisk Technologies Inc. | Pair bit line programming to improve boost voltage clamping |
KR101001516B1 (ko) | 2009-03-24 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 프로그램 방법 |
US8026544B2 (en) * | 2009-03-30 | 2011-09-27 | Sandisk Technologies Inc. | Fabricating and operating a memory array having a multi-level cell region and a single-level cell region |
US8482975B2 (en) * | 2009-09-14 | 2013-07-09 | Micron Technology, Inc. | Memory kink checking |
US8169822B2 (en) * | 2009-11-11 | 2012-05-01 | Sandisk Technologies Inc. | Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory |
US8218381B2 (en) * | 2009-11-24 | 2012-07-10 | Sandisk Technologies Inc. | Programming memory with sensing-based bit line compensation to reduce channel-to-floating gate coupling |
US7986573B2 (en) | 2009-11-24 | 2011-07-26 | Sandisk Technologies Inc. | Programming memory with direct bit line driving to reduce channel-to-floating gate coupling |
US8243521B2 (en) * | 2009-12-04 | 2012-08-14 | Micron Technology, Inc. | Method for kink compensation in a memory |
US8218366B2 (en) | 2010-04-18 | 2012-07-10 | Sandisk Technologies Inc. | Programming non-volatile storage including reducing impact from other memory cells |
US8208310B2 (en) | 2010-05-04 | 2012-06-26 | Sandisk Technologies Inc. | Mitigating channel coupling effects during sensing of non-volatile storage elements |
KR101642015B1 (ko) | 2010-07-23 | 2016-07-22 | 삼성전자주식회사 | 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 방법 |
US8385132B2 (en) | 2010-12-22 | 2013-02-26 | Sandisk Technologies Inc. | Alternate bit line bias during programming to reduce channel to floating gate coupling in memory |
US8891297B2 (en) | 2011-11-01 | 2014-11-18 | Micron Technology, Inc. | Memory cell sensing |
US8787092B2 (en) * | 2012-03-13 | 2014-07-22 | Ememory Technology Inc. | Programming inhibit method of nonvolatile memory apparatus for reducing leakage current |
US9001577B2 (en) | 2012-06-01 | 2015-04-07 | Micron Technology, Inc. | Memory cell sensing |
TWI498901B (zh) * | 2012-06-04 | 2015-09-01 | Ememory Technology Inc | 利用程式化禁止方法減少漏電流的非揮發性記憶體裝置 |
US8988937B2 (en) * | 2012-10-24 | 2015-03-24 | Sandisk Technologies Inc. | Pre-charge during programming for 3D memory using gate-induced drain leakage |
US9098403B2 (en) | 2012-11-09 | 2015-08-04 | Sandisk Technologies Inc. | NAND flash based content addressable memory |
US8879324B2 (en) * | 2013-02-01 | 2014-11-04 | Lsi Corporation | Compensation loop for read voltage adaptation |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9075424B2 (en) | 2013-03-06 | 2015-07-07 | Sandisk Technologies Inc. | Compensation scheme to improve the stability of the operational amplifiers |
US9535828B1 (en) * | 2013-04-29 | 2017-01-03 | Amazon Technologies, Inc. | Leveraging non-volatile memory for persisting data |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
KR20160012738A (ko) * | 2014-07-25 | 2016-02-03 | 에스케이하이닉스 주식회사 | 삼차원 메모리 셀 어레이 구조를 갖는 반도체 메모리 장치 및 그것의 동작 방법 |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
WO2016126474A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for parallel writing to multiple memory device locations |
WO2016144724A1 (en) | 2015-03-10 | 2016-09-15 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
EP3268965A4 (en) | 2015-03-12 | 2018-10-03 | Micron Technology, INC. | Apparatuses and methods for data movement |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US9978457B1 (en) * | 2016-11-22 | 2018-05-22 | Macronix International Co., Ltd. | Method for operating memory array |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
CN110010170B (zh) * | 2018-01-05 | 2021-04-02 | 旺宏电子股份有限公司 | 存储装置的操作方法及其存储系统 |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US10559365B2 (en) | 2018-03-27 | 2020-02-11 | Sandisk Technologies Llc | Peak current suppression |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
CN110223724A (zh) * | 2019-05-10 | 2019-09-10 | 北京兆易创新科技股份有限公司 | 一种nand flash的读操作方法和装置 |
US10839915B1 (en) * | 2019-06-27 | 2020-11-17 | Sandisk Technologies Llc | Bitline boost for nonvolatile memory |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
US11636897B2 (en) | 2021-03-03 | 2023-04-25 | Sandisk Technologies Llc | Peak current and program time optimization through loop dependent voltage ramp target and timing control |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11120779A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002203393A (ja) * | 2000-12-12 | 2002-07-19 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置及びそれのプログラム方法 |
Family Cites Families (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4785427A (en) | 1987-01-28 | 1988-11-15 | Cypress Semiconductor Corporation | Differential bit line clamp |
US5093806A (en) | 1988-02-16 | 1992-03-03 | Tran Hiep V | Sensing and decoding scheme for a bicmos read/write memory |
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5070032A (en) | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
DE69033438T2 (de) | 1989-04-13 | 2000-07-06 | Sandisk Corp | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
JP2646850B2 (ja) | 1990-11-30 | 1997-08-27 | 日本電気株式会社 | 半導体メモリ回路 |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5490107A (en) | 1991-12-27 | 1996-02-06 | Fujitsu Limited | Nonvolatile semiconductor memory |
US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5574880A (en) | 1994-03-11 | 1996-11-12 | Intel Corporation | Mechanism for performing wrap-around reads during split-wordline reads |
US5661053A (en) | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5680347A (en) | 1994-06-29 | 1997-10-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JPH08147965A (ja) | 1994-11-15 | 1996-06-07 | Toshiba Corp | 半導体記憶装置 |
JP3941149B2 (ja) | 1996-12-03 | 2007-07-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
US5860882A (en) * | 1996-01-31 | 1999-01-19 | Borg-Warner Automotive, Inc. | Process for manufacturing phased sprocket assemblies by capacitor discharge welding |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5860082A (en) | 1996-03-28 | 1999-01-12 | Datalight, Inc. | Method and apparatus for allocating storage in a flash memory |
US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6062270A (en) | 1997-01-27 | 2000-05-16 | Lindab Ab | Double-walled structure in a ventilation duct system |
US6097638A (en) | 1997-02-12 | 2000-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR100272037B1 (ko) | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
US5870335A (en) * | 1997-03-06 | 1999-02-09 | Agate Semiconductor, Inc. | Precision programming of nonvolatile memory cells |
US5872739A (en) | 1997-04-17 | 1999-02-16 | Radiant Technologies | Sense amplifier for low read-voltage memory cells |
JP3592887B2 (ja) | 1997-04-30 | 2004-11-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
KR100297602B1 (ko) | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
US5949720A (en) | 1998-10-30 | 1999-09-07 | Stmicroelectronics, Inc. | Voltage clamping method and apparatus for dynamic random access memory devices |
JP3540640B2 (ja) * | 1998-12-22 | 2004-07-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6469955B1 (en) | 2000-11-21 | 2002-10-22 | Integrated Memory Technologies, Inc. | Integrated circuit memory device having interleaved read and program capabilities and methods of operating same |
US6282145B1 (en) | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
JP2000243085A (ja) | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
US6147910A (en) * | 1999-08-31 | 2000-11-14 | Macronix International Co., Ltd. | Parallel read and verify for floating gate memory device |
JP3863330B2 (ja) | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2001184881A (ja) | 1999-12-28 | 2001-07-06 | Toshiba Corp | 不揮発性半導体メモリの読み出し回路 |
JP3983969B2 (ja) | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6504757B1 (en) | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
JP2002100192A (ja) | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
US6717851B2 (en) | 2000-10-31 | 2004-04-06 | Sandisk Corporation | Method of reducing disturbs in non-volatile memory |
FR2816751A1 (fr) * | 2000-11-15 | 2002-05-17 | St Microelectronics Sa | Memoire flash effacable par page |
US6407953B1 (en) | 2001-02-02 | 2002-06-18 | Matrix Semiconductor, Inc. | Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays |
KR100381956B1 (ko) | 2001-02-02 | 2003-04-26 | 삼성전자주식회사 | 플래시 메모리 장치의 감지 증폭 회로 |
US6307783B1 (en) | 2001-02-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Descending staircase read technique for a multilevel cell NAND flash memory device |
NO312928B1 (no) | 2001-02-26 | 2002-07-15 | Thin Film Electronics Asa | Ikke-destruktiv utlesing |
US6738289B2 (en) | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
JP3957985B2 (ja) | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6535434B2 (en) | 2001-04-05 | 2003-03-18 | Saifun Semiconductors Ltd. | Architecture and scheme for a non-strobed read sequence |
US6570810B2 (en) | 2001-04-20 | 2003-05-27 | Multi Level Memory Technology | Contactless flash memory with buried diffusion bit/virtual ground lines |
US6747899B2 (en) * | 2001-05-14 | 2004-06-08 | Nexflash Technologies, Inc. | Method and apparatus for multiple byte or page mode programming of a flash memory array |
KR100439045B1 (ko) | 2001-06-29 | 2004-07-05 | 주식회사 하이닉스반도체 | 워드 라인 전압 클램핑 회로 |
JP4454896B2 (ja) | 2001-09-27 | 2010-04-21 | シャープ株式会社 | 仮想接地型不揮発性半導体記憶装置 |
DE10154613B4 (de) | 2001-11-07 | 2006-11-23 | Infineon Technologies Ag | Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher |
US6751129B1 (en) | 2002-05-21 | 2004-06-15 | Sandisk Corporation | Efficient read, write methods for multi-state memory |
US6987693B2 (en) | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7196931B2 (en) | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US7046568B2 (en) | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
EP1543529B1 (en) | 2002-09-24 | 2009-11-04 | SanDisk Corporation | Non-volatile memory and its sensing method |
US6983428B2 (en) | 2002-09-24 | 2006-01-03 | Sandisk Corporation | Highly compact non-volatile memory and method thereof |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
-
2003
- 2003-09-17 US US10/667,223 patent/US6956770B2/en not_active Expired - Lifetime
-
2004
- 2004-09-16 JP JP2006527034A patent/JP4880464B2/ja not_active Expired - Fee Related
- 2004-09-16 DE DE602004012122T patent/DE602004012122T2/de active Active
- 2004-09-16 EP EP04784312A patent/EP1665284B1/en not_active Not-in-force
- 2004-09-16 WO PCT/US2004/030420 patent/WO2005029503A1/en active IP Right Grant
- 2004-09-16 AT AT04784312T patent/ATE387716T1/de not_active IP Right Cessation
- 2004-09-16 KR KR1020067005472A patent/KR101109458B1/ko active IP Right Grant
- 2004-09-16 CN CN2004800320485A patent/CN1875429B/zh not_active Expired - Fee Related
- 2004-09-17 TW TW093128294A patent/TWI251238B/zh not_active IP Right Cessation
-
2005
- 2005-10-13 US US11/250,357 patent/US7215574B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11120779A (ja) * | 1997-10-09 | 1999-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002203393A (ja) * | 2000-12-12 | 2002-07-19 | Samsung Electronics Co Ltd | 不揮発性半導体メモリ装置及びそれのプログラム方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010516015A (ja) * | 2007-01-12 | 2010-05-13 | マーベル ワールド トレード リミテッド | 改良したマルチレベルメモリ |
JP2010529585A (ja) * | 2007-06-07 | 2010-08-26 | サンディスク コーポレイション | ビット線ロックアウト制御を有する検知向上のための不揮発性メモリおよび方法 |
US8045391B2 (en) | 2007-06-07 | 2011-10-25 | Sandisk Technologies Inc. | Non-volatile memory and method with improved sensing having bit-line lockout control |
US8531889B2 (en) | 2007-06-07 | 2013-09-10 | SanDisk Technologies, Inc. | Non-volatile memory and method with improved sensing having bit-line lockout control |
KR101468883B1 (ko) * | 2007-06-07 | 2014-12-04 | 샌디스크 테크놀로지스, 인코포레이티드 | 비휘발성 메모리와, 비트 라인 락아웃 제어를 갖는 개선된 감지를 위한 방법 |
JP2011504277A (ja) | 2007-11-21 | 2011-02-03 | マイクロン テクノロジー, インク. | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
JP2013512531A (ja) * | 2009-11-24 | 2013-04-11 | サンディスク テクノロジーズ インコーポレイテッド | ビットラインをフローティングさせてチャネル−フローティングゲート結合を低減するメモリプログラミング |
JP2013200924A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1665284B1 (en) | 2008-02-27 |
ATE387716T1 (de) | 2008-03-15 |
CN1875429A (zh) | 2006-12-06 |
DE602004012122D1 (de) | 2008-04-10 |
US20050057967A1 (en) | 2005-03-17 |
TWI251238B (en) | 2006-03-11 |
EP1665284A1 (en) | 2006-06-07 |
JP4880464B2 (ja) | 2012-02-22 |
CN1875429B (zh) | 2011-09-14 |
US20060034121A1 (en) | 2006-02-16 |
KR20060115992A (ko) | 2006-11-13 |
DE602004012122T2 (de) | 2009-02-26 |
KR101109458B1 (ko) | 2012-01-31 |
US6956770B2 (en) | 2005-10-18 |
TW200529238A (en) | 2005-09-01 |
WO2005029503A1 (en) | 2005-03-31 |
US7215574B2 (en) | 2007-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4880464B2 (ja) | 近隣の動作モードに依存するビットライン補償のある不揮発性メモリおよび方法 | |
JP4658052B2 (ja) | ビットライン間の結合補償のある不揮発性メモリおよび方法 | |
US9490025B2 (en) | Methods of programming memory devices | |
US9324418B2 (en) | Nonvolatile memory and method for improved programming with reduced verify | |
US7489544B2 (en) | Flash memory device having multi-level cell and reading and programming method thereof | |
US8422297B2 (en) | Multi level inhibit scheme | |
US20130176777A1 (en) | Charge Cycling By Equalizing and Regulating the Source, Well, and Bit Line Levels During Write Operations for NAND Flash Memory: Verify to Program Transition | |
US7751250B2 (en) | Memory device with power noise minimization during sensing | |
JP2022535376A (ja) | メモリデバイスおよび方法 | |
US7751249B2 (en) | Minimizing power noise during sensing in memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100608 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100630 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100707 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100729 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110215 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4880464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |