KR100615975B1 - 비휘발성 메모리 및 그 감지 방법 - Google Patents
비휘발성 메모리 및 그 감지 방법 Download PDFInfo
- Publication number
- KR100615975B1 KR100615975B1 KR1020057005115A KR20057005115A KR100615975B1 KR 100615975 B1 KR100615975 B1 KR 100615975B1 KR 1020057005115 A KR1020057005115 A KR 1020057005115A KR 20057005115 A KR20057005115 A KR 20057005115A KR 100615975 B1 KR100615975 B1 KR 100615975B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- memory cells
- current
- sensing
- conduction
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (46)
- 각 메모리 셀은 소스전극을 구비하며, 복수의 메모리 셀들의 소스전극들은 조합한 한 소스라인에 함께 결합된 것으로, 병렬로 감지되는 상기 복수의 메모리 셀들을 구비한 비휘발성 메모리 디바이스에서, 감지방법은(a) 두 개의 메모리 상태들 간을 판별하기 위한 소정의 구분 전류값을 제공하는 단계;(b) 상기 복수의 메모리 셀들을 병렬로 감지하는 단계;(c) 상기 소정의 구분 전류값보다 큰 도통전류들을 갖는 메모리 셀들을 식별하는 단계;(d) 병렬로 감지되는 상기 복수의 메모리 셀들 중에서 모든 높은 전류의 메모리 셀들을 식별한 후에 이들 높은 전류의 메모리 셀들의 도통전류들을 금지시키는 단계;(e) 소정 회수로 (b) 내지 (d) 단계를 반복하는 단계; 및(f) 최종 패스에서 병렬로 상기 복수의 메모리 셀들을 감지하는 단계를 포함하는, 메모리 셀 감지방법.
- 제1항에 있어서, 상기 소정의 회수는 제로인, 메모리 셀 감지방법.
- 제1항에 있어서, 상기 소정의 회수는 1 이상인, 메모리 셀 감지방법.
- 제1항에 있어서, 상기 복수의 메모리 셀들의 상기 도통전류들은 복수의 연관된 비트라인들을 통해 감지되며;높은 전류의 메모리 셀들을 식별하는 상기 단계는,상기 복수의 연관된 비트라인들을 소정의 유한한 전류를 갖는 정전류원으로 프리차지하는 단계;상기 소정의 구분 전류값보다 큰 도통전류들을 갖는 메모리 셀들을 이들의 연관된 비트라인의 프리차지되는 레이트들에 의해 식별하는 단계를 포함하는, 메모리 셀 감지방법.
- 제1항에 있어서, 상기 감지는 연관된 복수의 센스 증폭기에 의해 병렬로 수행되며;높은 전류의 메모리 셀들을 식별하는 상기 단계는,상기 메모리 셀들의 연관된 센스 증폭기들을 사용하여 상기 소정의 구분 전류값에 관하여 상기 셀들의 도통전류들을 비교함으로써 메모리 셀들을 식별하는 것을 포함하는, 메모리 셀 감지방법.
- 제1항에 있어서,상기 복수의 메모리 셀들의 상기 도통전류들은 복수의 연관된 비트라인들을 통해 감지되며;상기 도통전류를 금지시키는 상기 단계는 상기 메모리 셀들의 상기 연관된 비트라인들을 접지로 내리는 단계를 포함하는, 메모리 셀 감지방법.
- 제1항에 있어서, 상기 복수의 메모리 셀들은 비휘발성 메모리인, 메모리 셀 감지방법.
- 제1항에 있어서, 상기 복수의 메모리 셀들은 플래시 EEPROM인, 메모리 셀 감지방법.
- 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 메모리 셀은 1비트의 데이터를 저장하는, 메모리 셀 감지방법.
- 제1항 내지 제8항 중 어느 한 항에 있어서, 각각의 메모리 셀들은 1비트 데이터 이상을 저장하는, 메모리 셀 감지방법.
- 각 메모리 셀은 소스전극을 구비하며, 복수의 메모리 셀들의 소스전극들은 조합한 한 소스라인에 함께 결합된 것으로, 병렬로 감지되는 상기 복수의 메모리 셀들을 구비한 비휘발성 메모리 디바이스에서, 판독 시스템은,제어기; 및상기 복수의 메모리 셀들을 병렬로 감지하기 위한 복수의 감지회로들을 포함 하며, 각각의 감지회로는,연관된 메모리 셀의 도통전류를 수신하도록 결합되어, 상기 도통전류가 소정의 구분 전류값보다 큰지 아니면 작은지를 판별하는 판별기;상기 소정의 구분 전류값보다 큰 도통전류를 확인하는 상기 판별기에 응하여 상기 연관된 메모리 셀을 등재하도록 셋 되는 래치;상기 연관된 메모리 셀의 상기 도통전류를 턴 오프 하기 위한 인히비터(inhibitor);상기 상기 판별기들이 이들의 식별을 완료하고 상기 래치가 셋 된 상기 복수의 감지회로들에 응하는 인히비터 인에이블러를 포함하고,상기 제어기는 상기 판정된 메모리 상태를 판독하기 전에 상기 복수의 감지회로들을 소정 회수로 동작하도록 제어하는, 판독 시스템.
- 제11항에 있어서, 상기 소정 회수는 2인, 판독 시스템.
- 제11항에 있어서, 상기 소정 회수는 2보다 큰 것인, 판독 시스템.
- 제11항에 있어서,소정의 유한한 전류를 갖는 정전류원인 프리차지 회로를 더 포함하고,상기 복수의 메모리 셀들의 도통전류들은 복수의 연관된 비트라인들을 통해 감지되고;상기 프리치지 회로는 상기 복수의 연관된 비트라인들을 프리차지하고,상기 복수의 감지회로들은 상기 소정의 구분 전류값보다 큰 도통전류들을 갖는 메모리 셀들을 이들의 연관된 비트라인의 프리차지되는 레이트에 의해 식별하는 것인, 판독 시스템.
- 제11항에 있어서, 상기 복수의 감지회로들은상기 소정의 구분 전류값에 관하여 상기 셀들의 도통전류들을 비교함으로써 도통전류들을 갖는 메모리 셀들을 식별하는 것인, 판독 시스템.
- 제11항에 있어서,상기 복수의 메모리 셀들의 도통전류는 복수의 연관된 비트라인들을 통해 감지되며;상기 인히비터는 상기 메모리 셀들의 상기 연관된 비트라인들을 접지로 되게 함으로써 상기 도통 전류들을 턴 오프 시키는 것인, 판독 시스템.
- 제11항에 있어서, 상기 복수의 메모리 셀들은 비휘발성 메모리인, 판독 시스템.
- 제11항에 있어서, 상기 복수의 메모리 셀들은 플래시 EEPROM인, 판독 시스템.
- 제11항 내지 제18항 중 어느 한 항에 있어서, 상기 메모리 셀은 1비트 데이터를 저장하는, 판독 시스템.
- 제11항 내지 제18항 중 어느 한 항에 있어서, 각각의 메모리 셀들은 1비트 데이터 이상을 저장하는, 판독 시스템.
- 각 메모리 셀은 소스전극을 구비하며, 복수의 메모리 셀들의 소스전극들은 조합한 한 소스라인에 함께 결합된 것으로, 병렬로 감지되는 상기 복수의 메모리 셀들을 구비한 비휘발성 메모리 디바이스에서, 판독 시스템은,제어수단; 및상기 복수의 메모리 셀들의 도통전류들을 병렬로 감지하기 위한 복수의 감지회로들을 포함하며, 각각의 감지회로는,상기 도통전류가 소정의 구분 전류값보다 큰지 아니면 작은지를 판별하는 수단;도통전류가 상기 소정의 구분 전류값보다 큰 것으로 확인될 때마다 이에 응하여 상기 연관된 메모리 셀을 등재하는 수단;상기 연관된 메모리 셀의 상기 도통전류를 금지시키는 인히비터 수단;상기 판별기들이 이들의 식별을 완료하고 상기 래치가 셋 된 상기 복수의 감지회로들에 응하여 상기 인히비터 수단을 인에이블시키는 수단;상기 높은 도통전류를 가진 상기 연관된 메모리 셀을 금지시키는 수단을 포함하고,상기 제어수단은 최종 패스에서 상기 감지된 메모리 상태를 판독하기 전에 소정의 회수로 상기 복수의 감지회로들을 동작시키는, 판독 시스템.
- 제21항에 있어서, 상기 소정 회수는 2인, 판독 시스템.
- 제21항에 있어서, 상기 소정 회수는 2보다 큰 것인, 판독 시스템.
- 제21항에 있어서,소정의 유한한 전류를 갖는 정전류원인 프리차지 회로를 더 포함하고,상기 복수의 메모리 셀들의 도통전류들은 복수의 연관된 비트라인들을 통해 감지되고;상기 프리차지 회로는 상기 복수의 연관된 비트라인들을 프리차지하고,상기 복수의 감지회로들은 상기 소정의 구분 전류값보다 큰 도통전류들을 갖는 메모리 셀들을 이들의 연관된 비트라인의 프리차지되는 레이트에 의해 식별하는 것인, 판독 시스템.
- 제21항에 있어서, 상기 복수의 감지회로들은 상기 소정의 구분 전류값에 관하여 상기 셀들의 도통전류들을 비교함으로써 도통전류들을 갖는 메모리 셀들을 식 별하는 것인, 판독 시스템.
- 제21항에 있어서,상기 복수의 메모리 셀들의 도통전류는 복수의 연관된 비트라인들을 통해 감지되며;상기 인히비터 수단은 상기 메모리 셀들의 상기 연관된 비트라인들을 접지로 되게 함으로써 상기 도통 전류들을 턴 오프 시키는 것인, 판독 시스템.
- 제21항에 있어서, 상기 복수의 메모리 셀들은 비휘발성 메모리인, 판독 시스템.
- 제21항에 있어서, 상기 복수의 메모리 셀들은 플래시 EEPROM인, 판독 시스템.
- 제21항 내지 제28항 중 어느 한 항에 있어서, 상기 메모리 셀은 1비트 데이터를 저장하는, 판독 시스템.
- 제21항 내지 제28항 중 어느 한 항에 있어서, 각각의 메모리 셀들은 1비트 데이터 이상을 저장하는, 판독 시스템.
- 비휘발성 메모리에 있어서,메모리 저장유닛 어레이;일 군의 메모리 저장유닛들을 병렬로 감지하기 위한 복수의 센스 증폭기들;한 세트의 공통 파라미터들 및 한 세트의 제어신호들에 따르는 소정의 특성들을 갖는 각각의 상기 복수의 센스 증폭기들; 및공통의 환경을 상기 복수의 센스 증폭기와 공유하며, 상기 공통 환경에 관하여 상기 한 세트의 공통 파라미터들을 캘리브레이트하고 이에 따라 상기 한 세트의 제어신호들을 생성함으로써 상기 복수의 센스 증폭기들이 이의 소정의 특성들이 적용되게 제어되게 하는 기준회로를 포함하는, 비휘발성 메모리.
- 비휘발성 메모리에 있어서,메모리 저장유닛 어레이;일 군의 메모리 저장유닛들을 병렬로 감지하기 위한 복수의 센스 증폭기들;동작환경 및 한 세트의 제어신호들에 따르는 특성들을 갖는 각각의 상기 복수의 센스 증폭기들; 및상기 복수의 센스 증폭기들을 대표하는 특성들을 가진 요소들을 구비하며, 공통의 환경을 상기 복수의 센스 증폭기와 공유하며, 상기 동작환경에서 동작하는 상기 요소들에 응답하여, 상기 복수의 센스 증폭기들의 특성들이 실질적으로 상기 동작환경에 무관하게 되도록 제어되게 하는 상기 한 세트의 제어신호들을 발생하는 기준회로를 포함하는, 비휘발성 메모리.
- 제32항에 있어서,상기 특성들은 성분 트랜지스터의 임계전압을 포함하는, 비휘발성 메모리.
- 제32항에 있어서, 상기 특성들은 성분 트랜지스터의 용량을 포함하는, 비휘발성 메모리.
- 제32항에 있어서, 상기 동작환경은 주어진 전원을 포함하는, 비휘발성 메모리.
- 제32항에 있어서, 상기 동작환경은 주어진 온도를 포함하는, 비휘발성 메모리.
- 제32항에 있어서, 상기 한 세트의 제어신호들은 기준전류로 캘리브레이트된 타이밍 신호를 포함하는, 비휘발성 메모리.
- 제32항에 있어서, 상기 한 세트의 제어신호들은 전압 클램프를 제어하기 위한 전압을 포함하는, 비휘발성 메모리.
- 비휘발성 메모리에 있어서,각각이 동작환경 및 한 세트의 제어신호들에 따르는 특성들을 갖는 것으로, 일 군의 메모리 저장유닛들을 병렬로 감지하기 위한 것인, 복수의 센스 증폭기들;상기 복수의 센스 증폭기들의 전형적인 멤버를 대표하는 특성들을 가진 요소들을 구비하며 상기 복수의 센스 증폭기들 공통의 동작환경에 놓인 기준회로; 및상기 동작환경에서 동작하는 상기 요소들에 응답하여, 상기 복수의 센스 증폭기들의 특성들이 실질적으로 상기 동작환경에 무관하게 되도록 제어되게 하는 상기 한 세트의 제어신호들을 발생하는 수단을 포함하는, 비휘발성 메모리.
- 제32항 내지 제39항 중 어느 한 항에 있어서, 상기 복수의 메모리 저장유닛들은 플래시 EEPROM인, 비휘발성 메모리.
- 제32항 내지 제39항 중 어느 한 항에 있어서, 각각의 메모리 저장유닛은 1비트 데이터를 저장하는, 비휘발성 메모리.
- 제32항 내지 제39항 중 어느 한 항에 있어서, 상기 메모리 저장유닛은 1비트 데이터 이상을 저장하는, 비휘발성 메모리.
- 비휘발성 메모리를 위한 복수의 감지 회로들을 제어하는 방법에 있어서,각각이 동작환경 및 한 세트의 제어신호들에 따르는 특성들을 갖는 것으로, 일 군의 메모리 저장유닛들을 병렬로 감지하기 위한 것인, 복수의 센스 증폭기들을 제공하는 단계;상기 복수의 센스 증폭기들의 전형적인 멤버를 대표하는 특성들을 가진 요소들을 구비한 기준회로를 상기 복수의 센스 증폭기들과 공통의 동작환경에 배치하는 단계; 및상기 동작환경에서 동작하는 상기 요소들에 응답하여, 상기 복수의 센스 증폭기들의 특성들이 실질적으로 상기 동작환경에 무관하게 되도록 제어되게 하는 상기 한 세트의 제어신호들을 발생하는 단계를 포함하는, 감지회로 제어방법.
- 제43항에 있어서, 상기 복수의 메모리 저장유닛들은 플래시 EEPROM인, 감지회로 제어방법.
- 제43항에 있어서, 각각의 메모리 저장유닛은 1비트 데이터를 저장하는, 감지회로 제어방법.
- 제43항에 있어서, 각각의 메모리 저장유닛은 1비트 데이터 이상을 저장하는, 감지회로 제어방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/254,830 | 2002-09-24 | ||
US10/254,830 US7196931B2 (en) | 2002-09-24 | 2002-09-24 | Non-volatile memory and method with reduced source line bias errors |
US10/665,828 US7023736B2 (en) | 2002-09-24 | 2003-09-17 | Non-volatile memory and method with improved sensing |
US10/665,828 | 2003-09-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050084584A KR20050084584A (ko) | 2005-08-26 |
KR100615975B1 true KR100615975B1 (ko) | 2006-08-28 |
Family
ID=32044968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057005115A KR100615975B1 (ko) | 2002-09-24 | 2003-09-23 | 비휘발성 메모리 및 그 감지 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7212445B2 (ko) |
EP (1) | EP1543529B1 (ko) |
JP (1) | JP4420823B2 (ko) |
KR (1) | KR100615975B1 (ko) |
AU (1) | AU2003272596A1 (ko) |
WO (1) | WO2004029984A2 (ko) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7327619B2 (en) | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US7324393B2 (en) | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
JP4420823B2 (ja) | 2002-09-24 | 2010-02-24 | サンディスク コーポレイション | 感知動作が改善された不揮発性メモリおよび方法 |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US6987693B2 (en) | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7196931B2 (en) | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US7151692B2 (en) * | 2004-01-27 | 2006-12-19 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
US7164603B2 (en) * | 2004-04-26 | 2007-01-16 | Yen-Hao Shih | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
US7133313B2 (en) * | 2004-04-26 | 2006-11-07 | Macronix International Co., Ltd. | Operation scheme with charge balancing for charge trapping non-volatile memory |
US7075828B2 (en) * | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
US7209390B2 (en) * | 2004-04-26 | 2007-04-24 | Macronix International Co., Ltd. | Operation scheme for spectrum shift in charge trapping non-volatile memory |
US7190614B2 (en) * | 2004-06-17 | 2007-03-13 | Macronix International Co., Ltd. | Operation scheme for programming charge trapping non-volatile memory |
US20060113586A1 (en) * | 2004-11-29 | 2006-06-01 | Macronix International Co., Ltd. | Charge trapping dielectric structure for non-volatile memory |
US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
JP4721797B2 (ja) * | 2005-07-20 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の書込方法 |
KR100719372B1 (ko) * | 2005-08-10 | 2007-05-17 | 삼성전자주식회사 | 노어 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7242622B2 (en) * | 2005-12-06 | 2007-07-10 | Macronix International Co., Ltd. | Methods to resolve hard-to-erase condition in charge trapping non-volatile memory |
JP4593668B2 (ja) | 2005-12-28 | 2010-12-08 | サンディスク コーポレイション | 不揮発性メモリにおける補償感知のための基準センス増幅器および方法 |
EP1966803A2 (en) * | 2005-12-29 | 2008-09-10 | SanDisk Corporation | Non-volatile memory operated on the basis of a two-step bit-line precharge operation and a two-pass sensing operation |
US7733704B2 (en) | 2005-12-29 | 2010-06-08 | Sandisk Corporation | Non-volatile memory with power-saving multi-pass sensing |
US7447094B2 (en) | 2005-12-29 | 2008-11-04 | Sandisk Corporation | Method for power-saving multi-pass sensing in non-volatile memory |
JP4810350B2 (ja) | 2006-08-14 | 2011-11-09 | 株式会社東芝 | 半導体記憶装置 |
US7616506B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7616505B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
WO2008083132A2 (en) * | 2006-12-28 | 2008-07-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US20080247254A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Method for temperature compensating bit line during sense operations in non-volatile storage |
US7606076B2 (en) * | 2007-04-05 | 2009-10-20 | Sandisk Corporation | Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise |
US7606071B2 (en) * | 2007-04-24 | 2009-10-20 | Sandisk Corporation | Compensating source voltage drop in non-volatile storage |
US7606072B2 (en) * | 2007-04-24 | 2009-10-20 | Sandisk Corporation | Non-volatile storage with compensation for source voltage drop |
KR101468883B1 (ko) * | 2007-06-07 | 2014-12-04 | 샌디스크 테크놀로지스, 인코포레이티드 | 비휘발성 메모리와, 비트 라인 락아웃 제어를 갖는 개선된 감지를 위한 방법 |
US7492640B2 (en) | 2007-06-07 | 2009-02-17 | Sandisk Corporation | Sensing with bit-line lockout control in non-volatile memory |
JP2009151886A (ja) | 2007-12-21 | 2009-07-09 | Toshiba Corp | 半導体記憶装置 |
JP5127439B2 (ja) * | 2007-12-28 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
JP5193701B2 (ja) * | 2008-06-30 | 2013-05-08 | 株式会社東芝 | 半導体記憶装置 |
WO2010013192A1 (en) * | 2008-07-28 | 2010-02-04 | Nxp B.V. | Current sense amplifier with feedback loop |
US8018770B2 (en) | 2008-11-20 | 2011-09-13 | Micron Technology, Inc. | Program and sense operations in a non-volatile memory device |
JP5193830B2 (ja) * | 2008-12-03 | 2013-05-08 | 株式会社東芝 | 不揮発性半導体メモリ |
KR101016078B1 (ko) * | 2009-01-21 | 2011-02-17 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
KR101669550B1 (ko) | 2009-09-10 | 2016-10-26 | 삼성전자주식회사 | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
KR101662277B1 (ko) * | 2010-05-12 | 2016-10-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
JP2011258289A (ja) | 2010-06-10 | 2011-12-22 | Toshiba Corp | メモリセルの閾値検出方法 |
JP2011040166A (ja) * | 2010-11-22 | 2011-02-24 | Toshiba Corp | 半導体記憶装置 |
US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
Family Cites Families (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4785427A (en) * | 1987-01-28 | 1988-11-15 | Cypress Semiconductor Corporation | Differential bit line clamp |
US5093806A (en) * | 1988-02-16 | 1992-03-03 | Tran Hiep V | Sensing and decoding scheme for a bicmos read/write memory |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5070032A (en) * | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
EP0392895B1 (en) * | 1989-04-13 | 1995-12-13 | Sundisk Corporation | Flash EEprom system |
JP2646850B2 (ja) * | 1990-11-30 | 1997-08-27 | 日本電気株式会社 | 半導体メモリ回路 |
US5343063A (en) * | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5490107A (en) * | 1991-12-27 | 1996-02-06 | Fujitsu Limited | Nonvolatile semiconductor memory |
US5313421A (en) * | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5315541A (en) * | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5574880A (en) * | 1994-03-11 | 1996-11-12 | Intel Corporation | Mechanism for performing wrap-around reads during split-wordline reads |
US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5680347A (en) * | 1994-06-29 | 1997-10-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JPH08147965A (ja) * | 1994-11-15 | 1996-06-07 | Toshiba Corp | 半導体記憶装置 |
JP3941149B2 (ja) * | 1996-12-03 | 2007-07-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
US5903495A (en) * | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5860082A (en) * | 1996-03-28 | 1999-01-12 | Datalight, Inc. | Method and apparatus for allocating storage in a flash memory |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6062270A (en) * | 1997-01-27 | 2000-05-16 | Lindab Ab | Double-walled structure in a ventilation duct system |
US6097638A (en) * | 1997-02-12 | 2000-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR100272037B1 (ko) * | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
US6011495A (en) * | 1997-04-03 | 2000-01-04 | Silitek Corporation | Multimedia keyboard structure |
US5872739A (en) * | 1997-04-17 | 1999-02-16 | Radiant Technologies | Sense amplifier for low read-voltage memory cells |
JP3592887B2 (ja) * | 1997-04-30 | 2004-11-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
KR100297602B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
US5949720A (en) * | 1998-10-30 | 1999-09-07 | Stmicroelectronics, Inc. | Voltage clamping method and apparatus for dynamic random access memory devices |
US6469955B1 (en) * | 2000-11-21 | 2002-10-22 | Integrated Memory Technologies, Inc. | Integrated circuit memory device having interleaved read and program capabilities and methods of operating same |
US6282145B1 (en) * | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
JP2000243085A (ja) * | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2001184881A (ja) * | 1999-12-28 | 2001-07-06 | Toshiba Corp | 不揮発性半導体メモリの読み出し回路 |
JP3983969B2 (ja) | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6504757B1 (en) * | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
JP2002100192A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
US6717851B2 (en) * | 2000-10-31 | 2004-04-06 | Sandisk Corporation | Method of reducing disturbs in non-volatile memory |
KR100381956B1 (ko) * | 2001-02-02 | 2003-04-26 | 삼성전자주식회사 | 플래시 메모리 장치의 감지 증폭 회로 |
US6407953B1 (en) * | 2001-02-02 | 2002-06-18 | Matrix Semiconductor, Inc. | Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays |
NO20010968A (no) | 2001-02-26 | 2002-07-15 | Thin Film Electronics Asa | Ikke-destruktiv utlesing |
US6307783B1 (en) * | 2001-02-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Descending staircase read technique for a multilevel cell NAND flash memory device |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
JP3957985B2 (ja) | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6535434B2 (en) * | 2001-04-05 | 2003-03-18 | Saifun Semiconductors Ltd. | Architecture and scheme for a non-strobed read sequence |
US6570810B2 (en) * | 2001-04-20 | 2003-05-27 | Multi Level Memory Technology | Contactless flash memory with buried diffusion bit/virtual ground lines |
KR100439045B1 (ko) * | 2001-06-29 | 2004-07-05 | 주식회사 하이닉스반도체 | 워드 라인 전압 클램핑 회로 |
JP4454896B2 (ja) * | 2001-09-27 | 2010-04-21 | シャープ株式会社 | 仮想接地型不揮発性半導体記憶装置 |
DE10154613B4 (de) * | 2001-11-07 | 2006-11-23 | Infineon Technologies Ag | Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher |
US6751129B1 (en) * | 2002-05-21 | 2004-06-15 | Sandisk Corporation | Efficient read, write methods for multi-state memory |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
JP4420823B2 (ja) | 2002-09-24 | 2010-02-24 | サンディスク コーポレイション | 感知動作が改善された不揮発性メモリおよび方法 |
US7046568B2 (en) | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
-
2003
- 2003-09-23 JP JP2004540129A patent/JP4420823B2/ja not_active Expired - Fee Related
- 2003-09-23 KR KR1020057005115A patent/KR100615975B1/ko active IP Right Grant
- 2003-09-23 WO PCT/US2003/029603 patent/WO2004029984A2/en active IP Right Grant
- 2003-09-23 EP EP03754785A patent/EP1543529B1/en not_active Expired - Lifetime
- 2003-09-23 AU AU2003272596A patent/AU2003272596A1/en not_active Abandoned
- 2003-10-02 US US10/678,918 patent/US7212445B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU2003272596A8 (en) | 2004-04-19 |
US7212445B2 (en) | 2007-05-01 |
JP4420823B2 (ja) | 2010-02-24 |
US20060050562A1 (en) | 2006-03-09 |
KR20050084584A (ko) | 2005-08-26 |
WO2004029984A2 (en) | 2004-04-08 |
AU2003272596A1 (en) | 2004-04-19 |
EP1543529A2 (en) | 2005-06-22 |
WO2004029984A3 (en) | 2004-12-23 |
EP1543529B1 (en) | 2009-11-04 |
JP2006508483A (ja) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100615975B1 (ko) | 비휘발성 메모리 및 그 감지 방법 | |
KR101030955B1 (ko) | 비트 라인 크로스토크 에러들을 저감하는 비휘발성 메모리및 그 방법 | |
KR101169344B1 (ko) | 이웃 필드 에러들을 저감하는 비휘발성 메모리 및프로그래밍 방법 | |
EP1610335B1 (en) | Non-volatile memory and its sensing method | |
TWI402853B (zh) | 記憶體感測電路及低電壓操作之方法 | |
KR101357076B1 (ko) | 비휘발성 메모리에서 보상된 감지를 위한 기준 감지 증폭기및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190718 Year of fee payment: 14 |