JP2007526632A - 浮遊ゲート間のクロスカップリングを制限するシールド板 - Google Patents
浮遊ゲート間のクロスカップリングを制限するシールド板 Download PDFInfo
- Publication number
- JP2007526632A JP2007526632A JP2006553211A JP2006553211A JP2007526632A JP 2007526632 A JP2007526632 A JP 2007526632A JP 2006553211 A JP2006553211 A JP 2006553211A JP 2006553211 A JP2006553211 A JP 2006553211A JP 2007526632 A JP2007526632 A JP 2007526632A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- memory system
- shield
- source
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 150
- 238000006880 cross-coupling reaction Methods 0.000 title 1
- 230000015654 memory Effects 0.000 claims abstract description 229
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 230000008878 coupling Effects 0.000 claims abstract description 17
- 238000010168 coupling process Methods 0.000 claims abstract description 17
- 238000005859 coupling reaction Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 60
- 230000008569 process Effects 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 230000005684 electric field Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052743 krypton Inorganic materials 0.000 description 5
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
不揮発性記憶素子のセットを含むメモリシステムが開示されている。前記不揮発性記憶素子の各々は基板内のチャネルの両側のソース/ドレイン領域と、チャネルの上方の浮遊ゲートスタックとを含む。またメモリシステムは、隣接する浮遊ゲートスタック間に位置するとともにソース/ドレイン領域に電気的に接続されて隣接する浮遊ゲート間のカップリングを低減するシールド板のセットも含む。シールド板は不活性領域上に成長せずに、メモリの活性領域上に選択的に成長する。一実施形態では、シールド板はソース/ドレイン領域上に位置するエピタキシャル成長のシリコンである。
【選択図】図2
【選択図】図2
Description
本発明は不揮発性メモリデバイスに関する。
半導体メモリデバイスが様々な電子デバイスに使用されることが、一般的になってきている。例えば不揮発性半導体メモリは携帯電話、デジタルカメラ、パーソナルデジタルアシスタント、モバイルコンピューティングデバイス、非モバイルコンピューティングデバイスおよび他のデバイスに用いられている。電気的に消去可能でプログラム可能なROM(EEPROM)およびフラッシュメモリは、最も一般的な不揮発性半導体メモリの一つである。
典型的なEEPROMおよびフラッシュメモリは、半導体基板内のチャネル上方に設けられた浮遊ゲートを有するメモリセルを用いている。浮遊ゲートは誘電性領域によってチャネル領域から離間している。例えば、チャネル領域は、ソース領域とドレイン領域との間のpウェル内に位置する。制御ゲートは、浮遊ゲートの上方に、なおかつ浮遊デートから離間して設けられている。メモリセルの閾値電圧は、浮遊ゲート上に保持される電荷量によって制御される。すなわち浮遊ゲート上の電荷のレベルが、メモリセルがオンされてそのソースとドレインとの間の導通を可能にする前に制御ゲートに印加しなければならない最低電圧量を決定する。
いくつかのEEPROMおよびフラッシュメモリデバイスは、2つの範囲の電荷を蓄積するために用いられる浮遊ゲートを有する。このため、メモリセルは2つの状態間でプログラム/消去される(例えば2値メモリセル)。マルチビットまたはマルチステートのフラッシュメモリは、デバイス内における、複数の相違する閾値電圧範囲を識別することによって実施される。それぞれの相違する閾値電圧範囲は、データビットの対のために予め設定された値に対応する。マルチステートのセルで適正なデータの蓄積を達成するためには、メモリセルのレベルを、明確に、読み出し、プログラムして消去することができるように、閾値電圧レベルの多数の範囲を十分なマージンをもって互いに分離しなければならない。
典型的な従来技術またはフラッシュメモリデバイスをプログラムする場合、プログラム電圧を制御ゲートに印加するとともにビット線を接地する。チャネルからの電子が浮遊ゲートに注入される。電子が浮遊ゲートに蓄積すると、浮遊ゲートは負に帯電するとともに制御ゲートから見てメモリセルの閾値電圧が上昇する。
通例制御ゲートに印加されたプログラム電圧Vpgmは、一連のパルスとして印加される。パルスの大きさは、各連続パルスが予め設定されたサイズ(例えば0.2v)ずつ増加する。パルスの間の期間において、ベリファイ動作が行われる。すなわち平行してプログラムされているメモリセルグループの、各メモリセルのプログラミングレベルを各プログラミングパルス間に読み出してそのレベルが、プログラムされている各個々のメモリセルの目標確認レベル以上か否かを判定する。十分にプログラムされたと確認されたメモリセルは、例えばビット線電圧を0からVddに上昇させ、それらのメモリセルのプログラミング工程を停止することによりロックされる。
典型的な従来技術のメモリセルはpウェルを消去電圧(例えば20ボルト)に上昇させるとともに制御ゲートを接地することにより消去される。ソースとドレインとは浮遊している。電子が浮遊ゲートからpウェル領域に移動して閾値電圧が低下する。
フラッシュメモリシステムの一例としては、多数の浮遊ゲートトランジスタを2つの選択ゲート間に直列に配置することを含むNAND構造を用いる。直列のトランジスタおよび選択ゲートはNANDストリングと称される。NAND構造を用いたフラッシュメモリシステムの典型的なアーキテクチャは、数個のNANDストリングを含む。例えば、図1は、多くのNANDストリングを有するメモリアレイのうち、3つのNANDストリング202、204および206を示す。図1のNANDストリングの各々は2つの選択トランジスタと4つのメモリセルとを含む。例えばNANDストリング202は選択トランジスタ220および230、ならびにメモリセル222、224、226および228を含む。NANDストリング204は選択トランジスタ240および250、ならびにメモリセル242、244、246および248を含む。各NANDストリングはその選択トランジスタによってソース線(例えば選択トランジスタ230および選択トランジスタ250)に接続されている。選択線SGSを用いてソース側選択ゲートを制御する。多くのNANDストリングが、選択線SGDにより制御される選択トランジスタ220、240等により、それぞれのビット線に接続されている。他の実施形態では選択線は共通でなければならいことはない。ワード線WL3はメモリセル222およびメモリセル242用の制御ゲートに接続されている。ワード線WL2はメモリセル224、メモリセル244およびメモリセル252用の制御ゲートに接続されている。ワード線WL1はメモリセル226およびメモリセル246用の制御ゲートに接続されている。ワード線WL0はメモリセル228およびメモリセル248用の制御ゲートに接続されている。図からわかるように各ビット線およびそれぞれのNANDストリングは、メモリセルのアレイの列を備える。ワード線(WL3、WL2、WL1およびWL0)はアレイの行を備える。
NANDタイプフラッシュメモリおよびその動作の関連例は以下の米国特許/特許出願明細書に提供されており、それらの全体を本明細書に引用して援用する。米国特許第5,570,315号明細書、同第5,774,397号明細書、同第6,046,935号明細書、同第6,456,528号明細書、米国特許出願第09/893,277号明細書(公開第US2003/0002348)。他のタイプのフラッシュデバイスも本発明と共に用いることができる。例えば以下の特許はNORタイプフラッシュメモリを記載しておりそれらの全体を本明細書に引用して援用する。米国特許第5,095,344号明細書、同第5,172,338号明細書、同第5,890,192号明細書、および同第6,151,248号明細書。フラッシュメモリタイプの他の例は米国特許第6,151,248号明細書に見られその全体を本明細書に引用して援用する。
不揮発性メモリの1つの難題は浮遊ゲートと浮遊ゲートとのカップリングから生じる。読み出されるメモリセルの浮遊ゲートに隣接する浮遊ゲートからの電界が、読み出されるメモリセルの見かけの閾値電圧に影響することが分かっている。難題は、第1のメモリセルがプログラムおよびベリファイされた後、隣接するメモリセルもまたプログラムまたは消去できることであり、隣接するメモリセルが第1のメモリセルに対して有する効果を変化させる。第1のメモリセルがその後読み出されるとき、その見かけの閾値電圧が当初プログラムされたときとは異なる場合がある。
例えば図1を検討されたい。メモリセル244がプログラムされたとする。続いてメモリセル242がプログラムされてその閾値電圧が変化する。メモリセル242がプログラムされた後にメモリセル244が読み出された場合には、メモリセル242の浮遊ゲート上に蓄積された電荷からの電界により、メモリセル244の閾値電圧が、メモリセル242がプログラムされる前とは異なるように見える。この影響は、近接するワード線上の隣接する浮遊ゲート間のカップリングによる。
浮遊ゲートと浮遊ゲート間のカップリングは、近接するビット線上で隣接する浮遊ゲート間にも存在する場合がある。例えばメモリセル244がプログラムされたと仮定する。続いてメモリセル252がプログラムされてその閾値電圧が変化する。メモリセル252がプログラムされた後にメモリセル244が読み出された場合には、メモリセル252の浮遊ゲート上に蓄積された電荷からの電界により、メモリセル244の閾値電圧が、メモリセル252がプログラムされる前とは異なるように見える。
概説すると本発明は浮遊ゲートスタックのセットと、浮遊ゲートに隣接するソース/ドレイン領域と、浮遊ゲートスタックの少なくとも一部の間に位置するとともにソース/ドレイン領域に電気的に接続されたシールドとを含む不揮発性メモリシステムに関する。シールドは近接するワード線上の隣接する浮遊ゲート間での、浮遊ゲートと浮遊ゲートのカップリングを低減する。近接するワード線上の隣接する浮遊ゲート間での、浮遊ゲートと浮遊ゲートのカップリングは、近接するビット線上の隣接する浮遊ゲート間での、浮遊ゲートと浮遊ゲートのカップリングよりも深刻であることが分かっている。
本発明の他の実施形態は、不揮発性記憶装置とシールドのセットを含む。不揮発性記憶装置は基板内のチャネルの両側のソースとドレインと、チャネルに隣接して位置する第1の誘電層と、第1の誘電体に隣接して位置する浮遊ゲートとを含む。シールドはエピタキシャル層である。例えばシールドはエピタキシャル成長のシリコンでもよい。これらのエピタキシャル層は隣接する浮遊ゲートスタック間に位置し、浮遊ゲートと浮遊ゲートのカップリングを低減する。一例としては、シールドの各々が、2つの隣接する浮遊ゲートスタックのみの間のアレイの活性領域内に位置する。
本発明のこれらおよび他の目的と利点とは、本発明の好適な実施形態が、図面と共に記載された以下の説明から、より明確に明らかになろう。
図2は、フラッシュメモリセルの一実施形態の二次元ブロック図である。フラッシュメモリセルについて説明するが、本発明による他のタイプの不揮発性メモリを用いることもできる。図2のメモリセルは、P基板と、NウェルとPウェルとを備えるトリプルウェル(図示せず)を含む。Pウェル内にはソース/ドレインとして機能するN+領域304がある。N+拡散領域304がソース領域として分類されるかドレイン領域として分類されるかはある程度任意であるため、ソース/ドレイン領域304をソース領域、ドレイン領域またはその両方として考えることができる。NANDストリングではソース/ドレイン領域304は1メモリセルに対してソースとして働く一方で、隣接のメモリセルに対してドレインとして機能する。例えば、参照番号301により示されるソース/ドレイン領域は、浮遊ゲートスタック300Aに対してドレインであるとともに浮遊ゲートスタック300Bに対してソースである。
ソース/ドレイン領域304間にはチャネル306がある。チャネル306の上方には第1の誘電エリア310がある。一実施形態において誘電層310はSiO2で形成される。他の誘電材料を用いることもできる。誘電層310の上方には浮遊ゲート312がある。浮遊ゲートは、読み出しまたはバイパス動作と関連する低電圧動作条件下では、誘電層310によってチャネル306から電気的に絶縁/分離されている。浮遊ゲート312は、通例n型ドーパントがドープされたポリシリコンで作製されるが、金属などの他の導電材料を用いることもできる。浮遊ゲート312の上方には第2の誘電層314がある。誘電層314の上方には、3層すなわちポリシリコン層316と、ケイ化タングステン(WSi)層318と窒化シリコン(SiN)層320とを含む制御ゲートがある。WSi層318は低抵抗層である。SiN層320は絶縁体である。浮遊ゲートおよび制御ゲートをポリシリコン、タングステン、チタンもしくは他の金属または半導体の1つまたは複数の層で構成することもできる。
誘電層310、浮遊ゲート312、誘電層314および制御ゲート層316〜320は、浮遊ゲートスタックを構成している。メモリセルのアレイは、多数のこのような浮遊ゲートスタックを有することになる。他の実施形態では、浮遊ゲートスタックは図2に示したものより多いまたは少ない構成要素を有していてもよいが、浮遊ゲートスタックは他の構成要素に加えて浮遊ゲートを含むためそのように呼ばれる。
図2のメモリセルは浮遊ゲートスタックの両側に沿って酸化物スペーサ324も含む。ある実施形態では酸化物スペーサ324は、窒化シリコン(SiN)層320の上部において誘電体310におけるより細くなるように先細になっている。酸化物スペーサ324の隣りに窒化シリコン(SiN)スペーサ322がある。浮遊ゲートスタックに対してSiNスペーサ322は酸化物スペーサ324の外側で浮遊ゲートスタックの両側に沿っている。代替的実施形態としては、浮遊ゲートスタックは台形である。
隣接した浮遊ゲートスタックのSiNスペーサ322間にはエピタキシャル層326がある。エピタキシャル層はエピタキシャル層が成長する基板と同じ結晶配向を有する半導体層である。一実施形態では、エピタキシャル層326は、ソース/ドレイン領域304の上に位置するとともに領域304に電気的に接続している、エピタキシャル成長をさせたシリコンである。エピタキシャル層326はスタックとエピタキシャル層との間に若干量の重複があるとしても浮遊ゲートスタック間に位置すると考えられる。
エピタキシャル層326は、浮遊ゲートから電界を終端させるシールド板として働くことによりビット線上の隣接した浮遊ゲート間の静電結合を低減し、それにより隣接した浮遊ゲートを電界の影響から遮断する。例えばソース/ドレイン領域301の上方のエピタキシャル層は、浮遊ゲートスタック300Bの浮遊ゲートを、浮遊ゲートスタック300Aの浮遊ゲートの電界(例えば静電結合)から遮断するように働く。電界線はエピタキシャル層326で終端する。エピタキシャル層326は導電体でありソース/ドレイン領域304に電気的に接続しているが、ソース/ドレイン領域304は、制御電位(依存状態ではなく)にあるため、見かけの閾値電圧への影響は一定である。一実施形態では、エピタキシャル層326は、ソース/ドレイン領域304への接続以外に、いかなる電気的な接続をも有しない。
またエピタキシャル成長シリコン層を用い、隆起しているソース/ドレイン構造を作製することにより、デバイスの有効チャネル長を増大するとともに、短チャネル効果を生じることなく高ドープ接合を可能にすることができる。
一実施形態において、エピタキシャル層は、ソース/ドレイン領域の接合深さがより小さくなるように、ソース/ドレイン領域のようにドープすることができる。そのため、より大きな有効チャネル長と、より良好な短チャネル効果を備えている。
上記の手法の効果の一面は、基板容量に対する浮遊ゲートの増加である。これが浮遊ゲート容量全体を増加するため、制御ゲート対浮遊ゲート結合係数が減少する。効果の他の面はエピタキシャル層がワード線とチャネルとの間のカップリングの増加を起こすことであり、これは非選択メモリセルのプログラミングを阻止するための電圧上昇目的に有益である。
図3はフラッシュメモリセルの第2の実施形態の二次元ブロック図である。図3のフラッシュメモリセルは、図2のエピタキシャル層326がより矩形の形状である一方で、図3のエピタキシャル層326’が台形の形状であることを除き、図2のフラッシュメモリセルと同様である。他の形状も用いることができる。なおまた図3のSiNスペーサ322’はエピタキシャル層326’の形状の変化に適応するように変化している。
図4はNANDフラッシュメモリセルのアレイの一部の平面図である。このアレイはビット線350とワード線352とを含む。図4はビット線350の上方であってワード線352間のエピタキシャル領域326を示す。エピタキシャル領域326の各々は2つの隣接浮遊ゲートスタック間のアレイの活性領域に位置する。なお図4はフラッシュメモリセルの他の細部のすべてを示してはいない。
図5は図2のメモリセルを製造する工程の一部の一実施形態を説明するフローチャートである。このフローチャートは、注入ステップ、スタック間のエッチング量のギャップ充填、またはコンタクト、金属部、ビア(vias)およびパッシベーションの形成、ならび当該技術分野で公知の製造工程である他の部分については、殆ど含まない。本発明によるメモリを製造するには多数の方法があるため、本発明者らは、図5により説明する以外の様々な方法を用いることができることを是認している。フラッシュメモリチップはコアメモリと周辺回路とを含むが、図5の工程ステップは、単にコアメモリアレイの製造のための1つの可能な工程レシピを一般的に説明しようとするものである。周辺トランジスタの作製を目的とする、当業者に周知の多数のフォリソグラフィ、エッチング、注入、拡散および酸化ステップは省略されている。
図5のステップ402はPウェルの上部上にトンネル酸化物を成長させることを含む。トンネル酸化物は誘電層310に相当する。ステップ404ではポリシリコン浮遊ゲートがCVD、PVD、ALDまたは他の適当な方法を用いて誘電層310の上に蒸着される。ステップ406ではSiN層が蒸着される。ステップ402〜406の結果が図6Aに示されており、誘電層310、ポリシリコン層312およびSiN層450を示す。
図5のステップ408は、例えばSiO2またはSi3N4を蒸着するために、CVDを用いて活性領域上に(例えばNANDストリングに沿って)ハードマスクを蒸着することを含む。フォトリソグラフィを用いてNANDストリングになるものの上にフォトレジスト片を形成する。ステップ410は窒化物層、ポリシリコン層および酸化物層ならびにシリコン基板の一部をエッチングして活性領域を規定することを含む。異方性プラズマエッチングを用いてハードマスクをエッチングする(すなわち、直面する平面層それぞれに対し、物理的エッチングと化学的エッチングとの間の適正なバランスを有する反応性イオンエッチング)。ハードマスク層をエッチングして除去した後、フォトレジストを剥離除去してハードマスク層を下層のエッチング用のマスクとして用いることができる。その後、工程は、浮遊ゲート材料、酸化物材料、および基板に、およそ0.2ミクロンのエッチングを施し、NANDストリング間に、トレンチの底部がPウェルの上部内にあるシャロー・トレンチ・アイソレーション(STI)領域を形成することを含む。
ステップ412ではCVD、急速ALDまたは他の方法を用い、トレンチをSiO2(または他の適当な材料)でハードマスクの上部まで充填する。ステップ414では化学機械研磨(CMP)または他の適当な工程を用いてSiNに達するまで材料を研磨する。
図6Bはステップ414の後の図4の切断部Aに沿ったメモリアレイの断面を示す。より具体的には、図6BはSiO2で充填されたトレンチ452ならびに上記のようにエッチングされてNANDストリングに沿って帯状部分を形成するポリシリコン浮遊ゲート層312およびSiN層を示す。
ステップ416ではSiN層を剥離除去する。ステップ418では共重合誘電体(例えば誘電体314)を成長または蒸着させる。例えば、酸化物・窒化物・酸化物(ONO)共重合誘電体を用いる。ステップ420では制御ゲート(ワード線)を蒸着する。ステップ420は、ポリシリコン層316、ケイ化タングステン(WSi)層318および窒化シリコン(SiN)層320の蒸着を含む。図6Cはステップ420後の図4の切断部Aに沿ったメモリアレイの断面図を示す。
ステップ422では、フォトリソグラフィを用い、NANDチェーンに垂直な帯状のパターンを作製し、互いに絶縁されたワード線を形成する。ステップ424ではプラズマエッチング、イオンミリング、単なる物理的エッチングであるイオンエッチング、または他の適当な工程を用いてエッチングを行い、様々な層をエッチングするとともに個々のワード線を形成する。一実施形態において、窒化シリコン(SiN)層320、ケイ化タングステン(WSi)層318、ポリシリコン層316、ONO層314およびポリシリコン層312までエッチングを行う。他の実施形態では、工程は、基板まですべてエッチングをするる。図6Dはステップ424後の図4の切断部Bに沿ったメモリアレイの断面を示す。
ステップ426ではサイドウォール酸化、サイドウォール酸化物蒸着、またはその2つの組み合わせを行う。サイドウォール酸化の場合、デバイスを高温で且つ僅かなパーセントの酸素ガスの雰囲気を有する炉内に配置するため、露出表面が酸化して保護層を形成する。サイドウォール酸化を用いて浮遊ゲートおよび制御ゲートの縁部を丸くすることもできる。高温(例えば摂氏1000度超)酸化物成長の代替例は、高濃度クリプトンプラズマ内での低温(例えば摂氏400度)酸化物成長である。サイドウォール酸化についてより多くの情報が以下に見出される。近江(Ohmi)、小谷(Kotani)、平山(Hirayama)および森本(Mormoto)、「シリコン技術の新パラダイム(New Paradigm of Silicon Technology)」、2001年3月、IEEE会報、第89巻、第3号。平山(Hirayama)、関根(Sekine)、斉藤(Saito)および近江(Ohmi)、「高密度クリプトンプラズマ内で生じた酸素ラジカルによる高酸化シリコン膜の低温成長(Low−Temperature Growth of High Silicon Oxide Films by Oxygen Radical Generated in High Density Krypton Plasma)」、IEEE、日本、東北大学電子工学部、1999年。関根(Sekine)、斉藤(Saito)、平山(Hirayama)および近江(Ohmi)、「高密度クリプトンプラズマ内で生じた酸素ラジカルによる低温での高信頼性超薄膜酸化シリコン膜形成(Highly Reliable Ultra thin Silicon Oxide Film Formation at Low Temperature by Oxygen Radical Generated in High−Density Krypton Plasma)」、IEEE、日本、東北大学電子工学部、2001年。これら3件全体を本明細書に引用して援用する。
ステップ428では注入工程を行ってN+ソース/ドレイン領域を形成する。ヒ素またはホウ素注入を用いることができる。一例として、ハロゲン注入を用いることもできる。いくつかの実施形態ではアニール工程を行う。ステップ430は、酸化物スペーサ材料を蒸着することを含む。一実施形態では等方性蒸着工程を用いることができる。ステップ432では酸化物スペーサ材料を水平面から除去するが垂直面からは除去しないようにエッチングする。一実施形態では異方性エッチング工程を用いてサイドウォール酸化物スペーサ324を形成する。図6Eはステップ432後の図4の切断部Bに沿ったメモリアレイの断面である。
ステップ432の後、シリコンをソース/ドレイン領域304で露出する。ステップ434では選択的エピタキシャル工程が露出したソース/ドレイン領域304上にシリコン層を成長させる。一実施形態ではエピタキシャルシリコン層は600オングストロームである。シリコンを温度500〜650℃でエピタキシャル成長させることができる。この工程はエピタキシャルシリコン層がシリコン上に成長するが、酸化物または窒化物上には成長しないため選択することができる。そのためエピタキシャルシリコン層はソース/ドレイン領域304上に成長するが、トレンチ内またはSiN層320上には成長しない。そのためエピタキシャル層は、浮遊ゲートスタック間であって活性領域内のみに配置される。トレンチを亘るピタキシャル成長はないため、ビット線とビット線の短絡は回避される。エピタキシャルシリコン層はソース/ドレイン領域304上にのみ成長するため、エピタキシャルシリコン層により形成されるシールドは自己整合している。エピタキシャルシリコン層により形成されるシールドは、電気的にソース/ドレイン領域304に接続されているため、追加のコンタクトまたは信号経路が必要ない。図6Fはステップ434後の図4の切断部Bに沿ったメモリアレイの断面を示す。
ステップ436は窒化物スペーサ材料の蒸着を含み、ステップ438は窒化物スペーサ材料をエッチングして窒化物スペーサ322を形成することを含む。ステップ440は層間誘電材料330を蒸着してアレイを充填することと、表面を平坦化することとを含む。図6Gはステップ440後の図4の切断部Bに沿ったメモリアレイの断面を示す。ステップ442は、コンタクトをエッチングすること、金属を蒸着して相互接続を形成すること、および他のバックエンド工程を表わす。
上記の例では基板はシリコンで作製されている。しかし当該技術で既知のガリウムヒ素等の他の材料を用いることもできる。
本発明の要旨内で、上述の構造および工程には多数の代替例がある。現状のNAND実施形態と同様の代替例は、現状のNMOSの実例と比べ、様々な動作に対して反対極性のバイアス条件を有するPMOSデバイスからメモリセルを形成するものである。なおまた周辺デバイスとしてエピタキシャル層が望ましい場合には、周辺で酸化物スペーサエッチングを行うことが可能である。そうではなければ、周辺はマスクされることが可能である。
図7は本発明を実施するのに用いることができるフラッシュメモリシステムの一実施形態のブロック図である。メモリセルアレイ502は行制御回路504、列制御回路506、cソース制御回路510およびpウェル制御回路508により制御される。行制御回路504は、メモリセルアレイ502のビット線に接続されてメモリセルに記憶されたデータを読み出し、プログラム動作中メモリセルの状態を判定し、さらにビット線の電位レベルを制御してプログラミングを促進またはプログラミングを抑制する。列制御回路506は、ワード線に接続されてワード線のうちの1本を選択し、読出し電圧を印加し、プログラム電圧を印加し、また消去電圧を印加する。Cソース制御回路510はメモリセルに接続されたコモンソース線(図12に「Cソース」と付された)を制御する。Pウェル制御回路508は消去動作中pウェル電圧を制御して、例えば消去動作のために選択されたブロックのワード線が接地されている間に、正電圧をPウェルに印加する。
メモリセルに記憶されたデータは行制御回路504によって読み出されるとともに、データ入出力バッファ512を介して外部I/O線に出力される。メモリセル内に記憶されるプログラムデータは外部I/O線を介してデータ入出力バッファ512に入力されるとともに、行制御回路504に送られる。外部I/O線はコントローラ518に接続されている。
フラッシュメモリデバイスを制御する命令データはコントローラに518に入力される。命令データはフラッシュメモリにどのような動作が必要であるかを知らせる。入力された命令は行制御回路504、列制御回路506、cソース制御回路510、pウェル制御回路508およびデータ入出力バッファ512を制御する状態機械516に送られる。状態機械516はREADY/BUSYまたはPASS/FAILなどのフラッシュメモリの状態データを出力することもできる。
コントローラ518はパーソナルコンピュータ、デジタルカメラ、パーソナルデジタルアシスタント等などのホストシステムに接続されているか、または接続可能である。コントローラ518はホストからの命令を受け取り、ホストからのデータを受け取り、データをホストに提供し、さらに状態情報をホストに提供するようにホストと通信する。コントローラ518はホストからの命令を命令信号に変換し、命令信号は状態機械516と通信している命令回路514により解釈されて実行することができる。コントローラ518は、通例、ユーザデータをメモリアレイに書き込むか、あるいは読み出すためのバッファメモリを含む。
一例示のメモリシステムは、コントローラ518を含む1つの集積回路と、各々がメモリアレイならびに関連する制御、入出力および状態機械回路を含む1つまたは複数の集積回路チップとを備える。システムのメモリアレイおよび制御回路を1つまたは複数の回路チップ上に集積する傾向にある。メモリシステムは、ホストシステムの一部として埋め込むことができる。また、メモリシステムは、ホストシステム内に取り外し可能に挿入されるメモリカード(または他のパッケージ)を含み得る。このような取り外し可能なカードは、メモリシステム全体(例えばコントローラを始めとする)を含み得る。または、メモリチップ(複数のメモリチップ)および関連する周辺回路(コントローラをホスト内に埋め込んだ)のみを含み得る。このようにして、コントローラはホスト内に埋め込むこともできるし、リムーバブルメモリシステム内に含ませることもできる。
いくつかの実施では図7の構成要素のうちのいくつかを組み合わせることができる。様々な設計においてメモリセルアレイ502以外の図7の構成要素のすべてまたはいくつかを管理回路と考えることができる。例えば状態機械、コントローラ、列/行制御回路、図7の他の構成要素または上記の組み合わせを管理回路と考えることができる。
本発明の一実施形態では、NANDタイプフラッシュメモリセルが用いられている。本明細書における説明は、NANDストリングまたはNANDチェーン内の、任意の特定の数のメモリセルに限定されない。さらにまた、本発明はNANDフラッシュメモリセルに限定されるものではない。他の実施形態においてNANDセル以外のフラッシュメモリセル(例えばNORセルまたは他のセル)を用いて本発明を実施することができる。さらに他の実施形態において、フラッシュメモリセル以外の不揮発性メモリセルに本発明を適用することができる。
図8はNANDメモリセルを用いたメモリセルアレイ502の編成の例である。メモリセルアレイ502は1,024個のブロックに区画される。各ブロック内に記憶されたデータは、同時に消去される。一実施形態において、ブロックは同時に消去されるセルの最小単位である。各ブロック内にはこの例では8,512行あり、偶数行と奇数行とに分けられる。ビット線も偶数ビット線(BLe)と奇数ビット線(BLo)とに分けられる。図8は、直列に接続されてNANDストリングを形成する4つのメモリセルを示す。4つのセルが各NANDストリングに含まれるように示されているが、4つより多いまたは少ないメモリセルを用いることができる。NANDストリングの1方の端部は、第1の選択トランジスタSGDを介して対応するビット線に接続されているとともに、他方の端部は、第2の選択トランジスタSGSを介してcソースに接続されている。
読み出しおよびプログラミング動作中、4,256メモリセルが同時に選択される。選択されたメモリセルは、同じワード線と同じ種類のビット線(例えば、偶数ビット線または奇数ビット線)とを有する。そのため532バイトのデータを同時に読み出すまたはプログラムすることができる。一実施形態において、同時に読み出されたまたはプログラムされたこれらの532バイトのデータは論理ページを形成する。そのため1ブロックは少なくとも8論理ページ(各々が奇数および偶数ぺージを有する4本のワード線)を記憶することができる。各メモリセルが2ビットのデータを記憶する(例えば、マルチステートメモリセル)場合、1ブロックが16論理ページを記憶する。他の大きさに形成されたブロックおよびページを、本発明と共に用いることもできる。さらに図7および8以外の構成を用いて本発明を実施することもできる。
読み出しおよび確認動作では、選択ゲート(SGDおよびSGS)および未選択ワード線(例えばWL0、WL1およびWL3)が読み出しパス電圧(例えば4.5ボルト)に上昇され、トランジスタをパスゲートとして動作させる。選択されたワード線(例えばWL2)は、レベルが各読み出しおよび確認動作のために特定された電圧に接続され、関与するメモリセルの閾値電圧が、そのレベルに達したか否かを判定する。例えば、2レベルのメモリセルの場合の読み出し動作において、選択されたワード線WL2を接地して、閾値電圧が0Vより高いか否かを検出できるようにする。2レベルメモリセルの場合の確認動作において、選択されたワード線WL2を2.4Vに接続して、例えば閾値電圧が少なくとも2.4Vに達したか否かを確認するようにする。ソースおよびpウェルはゼロボルトである。選択されたビット線(BLe)は、例えば、0.7Vのレベルにプリチャージされる。閾値電圧がワード線上の読み出しまたは確認レベルより高い場合には、非導電メモリセルのため、関与するビット線(BLe)の電位レベルは、その高レベルを維持する。一方、閾値電圧が読み出しまたは確認レベルより低い場合には、導電メモリセルのため関与するビット線(BLe)の電位レベルは、集積センス時間の最後までには低レベルに、例えば0.3V未満に低下する。それによりメモリセルの状態は、ビット線に接続されたセンス増幅器によって検出される。
上述した消去、読み出しおよびベリファイ動作は、当該技術で既知の技術により行われる。そのため説明した部分の詳細は、当業者により変更することができる。当該技術で既知の他の読み出しおよびベリファイ技術も用いることができる。
図9はアレイ502の1つまたは複数のメモリセルをプログラミングする一実施形態を説明するフローチャートである。ステップ650において、ホストからデータロード命令を受け取るとともに、そのデータロード命令を状態機械内に設定することにより動作を開始する。ステップ652では、アドレスデータをホストから受け取るとともに状態機械に記憶して、書き込み動作に使用するページを選択する。ステップ654では、書き込むデータを受け取るとともに記憶する。ステップ656では、プログラム命令をホストから受け取るとともに、その命令を状態機械に記憶する。一実施形態ではプログラム命令が状態機械内に記憶された後、後続のステップの動作が状態機械によって自動的に開始される。
ステップ658では、プログラム電圧Vpgmの初期値が設定される(例えば7〜12ボルト、しかしながら、他の値も用いることができる)。通例、制御ゲートに印加されるプログラム電圧は、一連のパルスとして印加される。パルスの大きさは各連続パルスと共に所定の段階サイズ(例えば0.2V)ずつ増加する。パルス間の期間に、ベリファイ動作が行われる。すなわち平行してプログラムされる一群のセルの各セルのプログラミングレベルを、連続プログラミングパルス間に読み出して、プログラムされる確認レベルと同等であるか否かを判定する。十分にプログラムされたことが確認されたセルは、ビット線電圧を0からVdd(例えば2.5ボルト)に上昇させ、それらのセルのプログラミング工程を停止することにより、例えば、NANDセルでロックされる。場合によっては、パルス数が限定され(例えば20パルス)、あるメモリセルが最後のパルスまでに完全にプログラムさていない場合には、エラーとみなされる。いくつかの実例においてプログラミングの前にメモリセルが消去される(ブロックまたは他の単位で)。
図10は、フラッシュメモリセルの制御ゲートに印加されるプログラム電圧信号Vpgmを示す。プログラム電圧信号Vpgmは、時間と共に大きさが増加する一連のパルスを含む。プログラムパルスの開始時において、プログラムされるすべてのセルのビット線(例えば、ドレインに接続された)は接地されているため、ゲートからチャネルへVpgm〜0Vの電圧差を生じる。セルが目標電圧に到達してしまえばそれぞれのビット線電圧はVddに上昇されてメモリセルはプログラム抑制モード(例えば、そのセルのプログラムが停止する)になる。
マルチステートのフラッシュメモリセルは、禁止電圧範囲によって分離された多数の別個の許容閾値電圧範囲を認識することにより実施される。例えば、図11は3ビットのデータに対応する8つの閾値範囲(0、1、2、3、4、5、6、7)を示す。その他、メモリセルは8つの閾値範囲より多いまたは8つの閾値範囲より少ない範囲を用いることができる。それぞれ別個の閾値電圧範囲は、データビットのセットのための設定値に対応する。ある実例では、論理データを以下のような8つの状態に対応づける(しかし他の方式を用いることもできる)。
いくつかの実施例において、これらのデータ値(例えば論理状態)はグレイコード割り当てを用い、閾値範囲に割り当てられているため、浮遊ゲートの閾値電圧がその隣接する物理的状態に誤って移行した場合には、1ビットだけしか影響されないことになる。メモリセルにプログラムされたデータとセルの閾値電圧範囲との特定の関係はセルに適用されたデータ符号化方式に拠る。例えば米国特許第6,222,672号明細書および2003年6月13日に出願された「メモリシステムのトラッキングセル(Tracking Cells For A Memory System)」米国特許出願第10/461,244号明細書はマルチステートのフラッシュメモリセルに対する様々なデータ符号化方式を記載しており、両明細書のすべてを本明細書に引用して援用する。
一実施形態では、閾値電圧が、図11の閾値電圧範囲0内になるようにそのメモリセルの閾値電圧を低下させることによりマルチステートのメモリセルを消去する。プログラムされるデータに応じ、閾値電圧が図11の閾値電圧範囲1〜7のうちの1つ内になるようにそのメモリセルの閾値電圧を上昇させることにより、マルチステートメモリセルをプログラムする。このように上記の例においてメモリセルがデータ「101」でプログラムされる場合には、そのメモリセルはその閾値電圧が図11の閾値電圧範囲6内になるように上昇される。
上述したように、プログラミングパルス間でメモリセルが目標閾値に達したかどうか確認される。マルチステートフラッシュメモリセルのアレイの場合、メモリセルは各状態の確認ステップを行い、メモリセルがどの状態にあるかを判定することになる。例えば8つの状態でデータを記憶可能なマルチステートメモリセルは、7つの比較ポイントでベリファイ動作を行う必要がある。図12は3つのプログラミングパルス682、684および686(各々図10にも示されている)を示す。プログラミングパルス間に7回のベリファイ動作を行うように7つのバリファイパルスがある。7つのバリファイ動作に基づいてこのシステムは、メモリセルの状態を判定することができる。各プログラミングパルスの後に7つのベリファイ動作を行うと、プログラミング工程を減速させる。確認の時間的負担を低減する1つの手段はより効率的なベリファイ工程を用いることである。例えば2002年12月5日出願の「マルチステートメモリのスマート確認(Smart Verify for Multi−State Memories)」米国特許出願第10/314,055号明細書にはスマート確認工程が開示されており、その明細書全体を本明細書に引用して援用する。
図9に戻ってみると、ステップ658は、プログラムカウンタ(PC)を0に初期化することも含んでいる。ステップ660では、次のプログラムパルスをメモリセルの制御ゲート(ワード線)に印加する。ステップ662では、メモリセルをベリファイしてその閾値電圧が目標レベルに達したかを判定する。ステップ664で、ベリファイ工程がパス(閾値電圧が目標に達したため)場合には、プログラミング工程はそのメモリセルに対して成功裏に完了しており(ステップ666)、ビット線はそのメモリセルに対してVddに上昇される。確認ステップがパスしなかった(ステップ664)場合には、プログラムカウンタが20未満であるか否かが判定される(ステップ668)。プログラムカウンタが20未満でない場合には、プログラミング工程は失敗であった(ステップ670)。プログラムカウンタが20未満である場合には、ステップ672においてプログラム電圧が段階サイズ(例えば0.2ボルト、0.4ボルトまたは他の適当な値)づつ増加されるとともに、プログラムカウンタがインクリメントされる。ステップ672後、工程ループはステップ660に戻る。
一実施形態において、メモリセルは、記憶するデータに応じ、消去状態から、まさにいずれかのプログラム状態にプログラムされる。他の実施形態では、メモリセルに記憶されたデータのビットは異なる論理ページ用であり、プログラム工程は論理ページ毎に、1プログラミング段階として多段階で行われる。メモリセルが3ビットを有する場合には、1ビットは第1の論理ページ用、第2のビットは第2の論理ページ用、および第3のビットは第3の論理ページ用である。
メモリセルが2ビットのデータを有する場合には、1ビットが下位論理ページ用であり、他のビットが上位論理ページ用である。2ビットのデータを有するメモリセルの場合のプログラミング工程の第1の段階中、データは下位論理ページ用にプログラムされる。2ビットのデータを有するメモリセルの場合のプログラミング工程の第2の段階中、データは上位論理ページ用にプログラムされる。このようなプログラミング技術についてのさらなる情報は2003年7月29日に出願された「プログラムされたメモリにわたる検出(Detecting Over Programmed Memory)」と題された米国特許出願第10/629,068号明細書に見られ、その全体を本明細書に引用して援用する。プログラミングの様々な他の方法を本発明と共に用いることもできる。
図13は、アレイ502内のメモリセルを読み出す工程の一実施形態を説明するフローチャートである。ステップ702において読み出し命令をホストから受け取るとともに状態機械に記憶する。ステップ704ではアドレスを受け取るとともに記憶する。図13の工程は、1つの消去状態および3つのプログラム状態の4つの状態のメモリセルを想定している。例えば、消去状態0は図11の範囲0に相当し、プログラム状態1〜3は図11の範囲1〜3に相当し得る。一実施形態において、3つの読み出し動作を行ってメモリセル内に記憶されたデータを読み出す。メモリが8つの状態を有する場合には7つの読み出し動作を行い、メモリが16の状態を有する場合には15の読み出し動作等を行う。ステップ706では第1の読み出し動作を行う。状態0と状態1との間の閾値電圧と同等の第1の読み出し比較点が、選択されたワード線に適用され、各ビット線上のセンス増幅器は、選択されたワード線と対応するビット線との交点のセルがオンであるかオフであるかに関して二分決定を行う。セルがオンであると検出された場合には状態0にあると読み取られ、そうでなければセルは状態1、2または3である。換言すればメモリセルの閾値電圧が第1の読み出し比較点未満である場合には、メモリセルは消去状態0にあるとみなされる。
ステップ708では第2の読み出し動作を行う。状態2と状態1との間の閾値電圧と同等の第2の読み出し比較点が、選択されたワード線に適用され、各ビット線上のセンス増幅器は、選択されたワード線と対応するビット線との交点のセルがオンであるかオフであるかに関して二分決定を行う。「オン」ビット線は対応するメモリセルが状態0または状態1にあるということを表わす。「オフ」ビット線は対応するメモリセルが状態2または状態3にあるということを表わす。
ステップ710では第3の読み出し動作を行う。状態3と状態2との間の閾値電圧と同等の第3の読み出し比較点が、選択されたワード線に適用され、各ビット線上のセンス増幅器は、選択されたワード線と対応するビット線との交点のセルがオンであるかオフであるかに関して二分決定を行う。「オン」ビット線は対応するセルが状態0、状態1または状態2にあるということを表わす。「オフ」ビット線は対応するメモリセルが状態3にあるということを表わす。上記の3つの連続ステップ中に得られた情報はラッチ内に記憶される。復号器を用いて3つの読み出し動作の結果を合成して各セルの状態を見出す。例えば、状態1は以下の3つの読み出し、ステップ706でオフ、ステップ708でオンさらにステップ710でオンの結果である。なお他の読み出し工程を本発明と共に用いることができる。
本発明の上記の詳細な説明は、図示と説明の目的で提示したものである。包括的であることまたは本発明を開示した厳密な形状に限定することを意図するものではない。上記の教示に鑑みれば多数の変更および変形が可能である。説明した実施形態は本発明の原理およびその実用性を最もよく説明するために選択されたものであり、それにより当業者は様々な実施形態において、および意図する特定の使用に適するように、様々な変更を有して本発明を最適に利用することができる。本発明の範囲は、これに添付の特許請求の範囲により規定されることを意図するものである。
Claims (55)
- 浮遊ゲートスタックのセットと、
各シールドが2つの隣接する浮遊ゲートスタック間に配置されているエピタキシャル層である、シールドのセットとを備える不揮発性メモリシステム。 - 前記シールドが活性領域のみに配置されている請求項1に記載の不揮発性メモリシステム。
- 前記シールドが隣接する浮遊ゲート間のカップリングを低減する請求項1に記載の不揮発性メモリシステム。
- 各シールドが共通NANDストリングに沿って2つの隣接する浮遊ゲートスタック間のみに配置されている請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックと交信している制御回路をさらに備える請求項1に記載の不揮発性メモリシステム。
- 前記シールドがエピタキシャル成長されたシリコンを備える請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックが第1の誘電層と、浮遊ゲートと、第2の誘電層と、制御ゲートとを含み、
各シールドが共通NANDチェーンに沿って2つの隣接する浮遊ゲートスタック間のみに位置する請求項6に記載の不揮発性メモリシステム。 - 前記シールドがソース/ドレイン領域に電気的に接続されているとともに、前記ソース/ドレイン領域以外への電気的接続を有さない請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックが第1の誘電層と、浮遊ゲートと、第2の誘電層と、制御ゲートとを含む請求項1に記載の不揮発性メモリシステム。
- 前記シールドがソース/ドレイン領域と同様にドープされたエピタキシャル成長シリコンを備える請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がフラッシュメモリデバイスのアレイを構成している請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がマルチステートフラッシュメモリデバイスのアレイを構成している請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がNANDフラッシュメモリデバイスのアレイを構成している請求項1に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がマルチステートNANDフラッシュメモリデバイスのアレイを構成している請求項1に記載の不揮発性メモリシステム。
- 各々が基板内のチャネルの両側のソースとドレインと、前記チャネルに隣接して配置されている第1の誘電層と、前記第1の誘電体に隣接して配置されている浮遊ゲートとを含む、不揮発性記憶デバイスのセットと、
浮遊ゲートと浮遊ゲートとのカップリングを低減するように、隣接する浮遊ゲート間に配置されているシールドとを備え、前記シールドがエピタキシャル層である不揮発性メモリシステム。 - 各シールドが共通NANDチェーンに沿って2つの隣接する浮遊ゲート間のみに位置する請求項15に記載の不揮発性メモリシステム。
- 前記シールドがエピタキシャル成長されたシリコンを備える請求項15に記載の不揮発性メモリシステム。
- 前記シールドが活性領域のみに配置されている請求項15に記載の不揮発性メモリシステム。
- 浮遊ゲートスタックのセットと、
前記浮遊ゲートに隣接するソース/ドレイン領域と、
前記浮遊ゲートスタックの少なくとも一部の間に位置するとともに、前記ソース/ドレイン領域に電気的に接続されたシールドとを備える不揮発性メモリシステム。 - 各シールド板が2つの隣接する浮遊ゲートスタック間に位置するとともに、前記2つの隣接する浮遊ゲートスタック用の共用ソース/ドレイン領域に電気的に接続され、
前記共用ソース/ドレイン領域が、前記隣接する浮遊ゲートスタックの第1の浮遊ゲートスタックに関連する第1の不揮発性記憶素子用のソースとして機能し、さらに
前記共用ソース/ドレイン領域が、前記隣接する浮遊ゲートスタックの第2の浮遊ゲートスタックに関連する第2の不揮発性記憶素子用のドレインとして機能する請求項19に記載の不揮発性メモリシステム。 - 前記浮遊ゲートスタックと交信している管理回路をさらに備える請求項19に記載の不揮発性メモリシステム。
- 前記シールドが前記ソース/ドレイン領域以外への電気的接続を有さない請求項19に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックが第1の誘電層と、浮遊ゲートと、第2の誘電層と、制御ゲートとを含む請求項19に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックが浮遊ゲートと制御ゲートとを含む請求項19に記載の不揮発性メモリシステム。
- 各シールドが2つの隣接する浮遊ゲートスタック間のみに位置する請求項19に記載の不揮発性メモリシステム。
- 前記シールドが活性領域のみに位置する請求項19に記載の不揮発性メモリシステム。
- 前記シールドが浮遊ゲートと浮遊ゲートとのカップリングを制限する請求項19に記載の不揮発性メモリシステム。
- 前記シールドがエピタキシャル成長された材料を備える請求項19に記載の不揮発性メモリシステム。
- 前記シールドがエピタキシャル成長されたシリコンを備える請求項19に記載の不揮発性メモリシステム。
- 前記シールドがドープされたエピタキシャル成長されたシリコンを備える請求項19に記載の不揮発性メモリシステム。
- 前記シールドが、前記ソース/ドレイン領域と同様にドープされたエピタキシャル成長シリコンを備える請求項19に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がフラッシュメモリデバイスのアレイを構成する請求項19に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がマルチステートフラッシュメモリデバイスのアレイを構成する請求項19に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がNANDフラッシュメモリデバイスのアレイを構成する請求項19に記載の不揮発性メモリシステム。
- 前記浮遊ゲートスタックの複数組がマルチステートNANDフラッシュメモリデバイスのアレイを構成する請求項19に記載の不揮発性メモリシステム。
- 前記マルチステートNANDフラッシュメモリデバイスのアレイがNANDストリングのセットを含み、
前記NANDストリングのセットの第1のNANDストリングが前記浮遊ゲートスタックの一部を含み、さらに、
前記シールドのうちの1つが、前記第1のNANDストリングに沿って各隣接する浮遊ゲートスタック間に配置されている請求項35に記載の不揮発性メモリシステム。 - 各々がソースと、ドレインと、浮遊ゲートとを含む不揮発性記憶素子のセットと、
前記浮遊ゲートの少なくとも一部間に配置されるとともに、前記不揮発性記憶素子のソースとドレインとに電気的に接続されたシールドとを備える不揮発性メモリシステム。 - 各シールドが2つの隣接する浮遊ゲート間に配置されるとともに、前記2つの隣接する浮遊ゲートのための共用ソース/ドレイン領域に電気的に接続され、
前記共用ソース/ドレイン領域が、前記隣接する浮遊ゲートスタックの第1の浮遊ゲートスタックに関連する第1の不揮発性記憶素子用のソースとして機能し、さらに
前記共用ソース/ドレイン領域が、前記隣接する浮遊ゲートスタックの第2の浮遊ゲートスタックに関連する第2の不揮発性記憶素子用のドレインとして機能する請求項37に記載の不揮発性メモリシステム。 - 前記シールドがエピタキシャル成長されたシリコンを備える請求項37に記載の不揮発性メモリシステム。
- 前記不揮発性記憶素子がNANDフラッシュメモリデバイスのアレイを構成し、
前記NANDフラッシュメモリデバイスのアレイがNANDストリングのセットを含み、
前記NANDストリングの各々が前記浮遊ゲートスタックのセットを含み、各浮遊ゲートスタックが前記浮遊ゲートのうちの1つを含み、
各シールドが共通NANDストリングに沿って2つの隣接する浮遊ゲートスタック間に配置されるとともに、前記2つの隣接する浮遊ゲートスタックのための共用ソース/ドレイン領域に電気的に接続され、
前記共用ソース/ドレイン領域が、前記2つの隣接する浮遊ゲートスタックの第1の浮遊ゲートスタックに関連する第1の不揮発性記憶素子用のソースとして機能し、さらに
前記共用ソース/ドレイン領域が、前記2つの隣接する浮遊ゲートスタックの第2の浮遊ゲートスタックに関連する第2の不揮発性記憶素子用のドレインとして機能する請求項37に記載の不揮発性メモリシステム。 - 前記不揮発性記憶素子がマルチステートNANDフラッシュメモリデバイスである請求項37に記載の不揮発性メモリシステム。
- 各々が基板内のチャネルの両側のソース/ドレイン領域と前記チャネルに隣接して位置する浮遊ゲートスタックとを含み、各浮遊ゲートスタックが浮遊ゲートを含む、不揮発性記憶装置のセットと、
隣接する浮遊ゲート間のカップリングを低減する手段とを備え、前記カップリングを低減する手段が、隣接する浮遊ゲートスタック間に配置されるとともにソース/ドレイン領域に電気的に接続されている不揮発性メモリシステム。 - 基板の上方に第1の誘電層を形成するステップと、
前記第1の誘電層の上方に第1のゲート材料層を形成するステップと、
前記第1のゲート材料層の上方に第2の誘電層を形成するステップと、
前記第2の誘電層の上方に第2のゲート材料層を形成するステップと、
ソース/ドレイン領域を形成するステップと、
前記ソース/ドレイン領域上にシールド層を成長させる選択的エピタキシャル工程を行うステップとを含む不揮発性メモリの形成方法。 - 前記シールド層がシリコンのエピタキシャル成長層である請求項43に記載の方法。
- 前記シリコンのエピタキシャル成長層が、前記ソース/ドレイン領域の露出表面上に成長する請求項44に記載の方法。
- 前記ソース/ドレイン領域を形成するステップが、浮遊ゲートスタック間の前記基板内にイオンを注入することを含み、さらに
前記方法は前記エピタキシャル成長層内にイオンを注入するステップをさらに含む請求項45に記載の方法。 - 前記第1のゲート材料層と、前記第1の誘電層と、前記基板とをエッチングしてシャロー・トレンチ領域を形成するステップと、
前記シャロー・トレンチ領域を誘電材料で充填するステップとをさらに含み、前記選択的エピタキシャル工程を行うステップが、前記シールド層を前記シャロー・トレンチ領域の上方に成長させずに前記シールド層を前記ソース/ドレイン領域上に成長させるステップを含む請求項43に記載の方法。 - 前記シールド層が自己整合シールド板のセットを含む請求項43に記載の方法。
- 前記シールド層が前記ソース/ドレイン領域に電気的に接続されている請求項43に記載の方法。
- 前記第1の誘電層を形成するステップと、第1のゲート材料層を形成するステップと、第2の誘電層を形成するステップと、第2のゲート材料層を形成するステップと、ソース/ドレイン領域を形成するステップとを用い、フラッシュメモリデバイスのNANDストリングのセットを作製し、さらに
前記シールド層が、NANDストリング内で隣接する浮遊ゲートスタック間に配置されるシールド板のセットを含む請求項43に記載の方法。 - 前記第1の誘電層を形成するステップと、第1のゲート材料層を形成するステップと、第2の誘電層を形成するステップと、第2のゲート材料層を形成するステップと、ソース/ドレイン領域を形成するステップとを用い、マルチステートフラッシュメモリデバイスのアレイを作製する請求項43に記載の方法。
- 前記第1の誘電層を形成するステップと、第1のゲート材料層を形成するステップと、第2の誘電層を形成するステップと、第2のゲート材料層を形成するステップと、ソース/ドレイン領域を形成するステップとを用い、NANDフラッシュメモリデバイスを作製する請求項43に記載の方法。
- 前記第1の誘電層を形成するステップがトンネル酸化物を成長させるステップを含み、
前記第1のゲート材料層を形成するステップがポリシリコンを蒸着するステップを含み、
前記第2の誘電層を形成するステップがONOを蒸着するステップを含み、
前記第2のゲート材料層を形成するステップがポリシリコンを蒸着するステップを含み、さらに
前記ソース/ドレイン領域を形成するステップが浮遊ゲートスタック間で前記基板内にイオンを注入するステップを含む請求項43に記載の方法。 - 活性領域マスクを追加するステップと、
前記活性領域マスクに基づいて前記第1のゲート材料層と、前記誘電層と、前記基板とをエッチングしてシャロー・トレンチ領域を形成するステップと、
前記シャロー・トレンチ領域を誘電材料で充填するステップと、
前記第2のゲート材料層と前記第2の誘電層とをエッチングして前記浮遊ゲートスタックを形成するステップとをさらに含み、
前記選択的エピタキシャル工程を行うステップが、前記シールド層を前記シャロー・トレンチ領域の上方に成長させずに前記シールド層を前記ソース/ドレイン領域上に成長させるステップを含む請求項43に記載の方法。 - 前記浮遊ゲートスタックにサイドウォール酸化を行うステップと、
前記浮遊ゲートスタック上に酸化物スペーサ材料を蒸着するステップと、
前記酸化物スペーサ材料をエッチングするステップと、
窒化物スペーサ材料を蒸着するステップと、
前記窒化物スペーサ材料をエッチングするステップと、
層間誘電材料を蒸着するステップとをさらに含む請求項54に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/778,634 US7355237B2 (en) | 2004-02-13 | 2004-02-13 | Shield plate for limiting cross coupling between floating gates |
PCT/US2005/004157 WO2005081318A1 (en) | 2004-02-13 | 2005-02-09 | Shield plate for limiting cross coupling between floating gates |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007526632A true JP2007526632A (ja) | 2007-09-13 |
Family
ID=34838216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006553211A Pending JP2007526632A (ja) | 2004-02-13 | 2005-02-09 | 浮遊ゲート間のクロスカップリングを制限するシールド板 |
Country Status (6)
Country | Link |
---|---|
US (3) | US7355237B2 (ja) |
EP (1) | EP1730778A1 (ja) |
JP (1) | JP2007526632A (ja) |
CN (1) | CN101015060B (ja) |
TW (1) | TWI295484B (ja) |
WO (1) | WO2005081318A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010515271A (ja) * | 2006-12-28 | 2010-05-06 | サンディスク コーポレイション | 不揮発性メモリ内のフィールド結合を減少させるシールドプレートの製造方法 |
JP2011504277A (ja) * | 2007-11-21 | 2011-02-03 | マイクロン テクノロジー, インク. | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6762092B2 (en) * | 2001-08-08 | 2004-07-13 | Sandisk Corporation | Scalable self-aligned dual floating gate memory cell array and methods of forming the array |
US6894930B2 (en) | 2002-06-19 | 2005-05-17 | Sandisk Corporation | Deep wordline trench to shield cross coupling between adjacent cells for scaled NAND |
US7355237B2 (en) * | 2004-02-13 | 2008-04-08 | Sandisk Corporation | Shield plate for limiting cross coupling between floating gates |
US7087950B2 (en) * | 2004-04-30 | 2006-08-08 | Infineon Technologies Ag | Flash memory cell, flash memory device and manufacturing method thereof |
WO2006034436A2 (en) | 2004-09-21 | 2006-03-30 | Stout Medical Group, L.P. | Expandable support device and method of use |
US7381615B2 (en) * | 2004-11-23 | 2008-06-03 | Sandisk Corporation | Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices |
US7416956B2 (en) * | 2004-11-23 | 2008-08-26 | Sandisk Corporation | Self-aligned trench filling for narrow gap isolation regions |
US7256098B2 (en) * | 2005-04-11 | 2007-08-14 | Infineon Technologies Ag | Method of manufacturing a memory device |
TWI260073B (en) * | 2005-04-21 | 2006-08-11 | Macronix Int Co Ltd | Non-volatile memory and fabricating method thereof and operation thereof |
KR100697285B1 (ko) * | 2005-05-11 | 2007-03-20 | 삼성전자주식회사 | 워드라인과 선택라인 사이에 보호라인을 가지는 낸드플래시 메모리 장치 |
WO2007081642A2 (en) * | 2005-12-21 | 2007-07-19 | Sandisk Corporation | Flash devicewith shared word lines and manufacturing methods thereof |
US7495294B2 (en) * | 2005-12-21 | 2009-02-24 | Sandisk Corporation | Flash devices with shared word lines |
US7655536B2 (en) * | 2005-12-21 | 2010-02-02 | Sandisk Corporation | Methods of forming flash devices with shared word lines |
JP2007184605A (ja) * | 2006-01-04 | 2007-07-19 | Hynix Semiconductor Inc | 非揮発性メモリ素子、その製造方法及びそのプログラム方法 |
JP4664823B2 (ja) * | 2006-01-17 | 2011-04-06 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法。 |
EP2023864B1 (en) | 2006-05-01 | 2019-07-10 | Stout Medical Group, L.P. | Expandable support device |
KR100739988B1 (ko) * | 2006-06-28 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
US20080123435A1 (en) * | 2006-07-10 | 2008-05-29 | Macronix International Co., Ltd. | Operation of Nonvolatile Memory Having Modified Channel Region Interface |
CN101106136A (zh) * | 2006-07-10 | 2008-01-16 | 旺宏电子股份有限公司 | 非易失性存储器单元集成电路及其制造方法 |
US20080006871A1 (en) * | 2006-07-10 | 2008-01-10 | Macronix International Co., Ltd. | Nonvolatile Memory Having Raised Source and Drain Regions |
US7505326B2 (en) * | 2006-10-31 | 2009-03-17 | Atmel Corporation | Programming pulse generator |
KR100773354B1 (ko) * | 2006-10-31 | 2007-11-05 | 삼성전자주식회사 | 플래쉬 메모리 소자 및 그 제조방법 |
US7417904B2 (en) * | 2006-10-31 | 2008-08-26 | Atmel Corporation | Adaptive gate voltage regulation |
US7508703B2 (en) * | 2006-11-13 | 2009-03-24 | Sandisk Corporation | Non-volatile memory with boost structures |
US7508710B2 (en) * | 2006-11-13 | 2009-03-24 | Sandisk Corporation | Operating non-volatile memory with boost structures |
US7696035B2 (en) * | 2006-11-13 | 2010-04-13 | Sandisk Corporation | Method for fabricating non-volatile memory with boost structures |
US20080160680A1 (en) * | 2006-12-28 | 2008-07-03 | Yuan Jack H | Methods of fabricating shield plates for reduced field coupling in nonvolatile memory |
US20080157169A1 (en) * | 2006-12-28 | 2008-07-03 | Yuan Jack H | Shield plates for reduced field coupling in nonvolatile memory |
US7745285B2 (en) * | 2007-03-30 | 2010-06-29 | Sandisk Corporation | Methods of forming and operating NAND memory with side-tunneling |
KR100904464B1 (ko) | 2007-05-07 | 2009-06-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
US7636260B2 (en) * | 2007-06-25 | 2009-12-22 | Sandisk Corporation | Method for operating non-volatile storage with individually controllable shield plates between storage elements |
WO2009002983A1 (en) * | 2007-06-25 | 2008-12-31 | Sandisk Corporation | Non-volatile storage with individually controllable shield plates between storage elements |
US7781286B2 (en) * | 2007-06-25 | 2010-08-24 | Sandisk Corporation | Method for fabricating non-volatile storage with individually controllable shield plates between storage elements |
US7808826B2 (en) * | 2007-06-25 | 2010-10-05 | Sandisk Corporation | Non-volatile storage with individually controllable shield plates between storage elements |
KR100870279B1 (ko) * | 2007-06-28 | 2008-11-25 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
JP2009059931A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7915664B2 (en) * | 2008-04-17 | 2011-03-29 | Sandisk Corporation | Non-volatile memory with sidewall channels and raised source/drain regions |
KR101448915B1 (ko) * | 2008-10-17 | 2014-10-14 | 삼성전자주식회사 | 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치 |
US20100204795A1 (en) | 2008-11-12 | 2010-08-12 | Stout Medical Group, L.P. | Fixation device and method |
US20100211176A1 (en) | 2008-11-12 | 2010-08-19 | Stout Medical Group, L.P. | Fixation device and method |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8166368B2 (en) * | 2009-02-24 | 2012-04-24 | International Business Machines Corporation | Writing a special symbol to a memory to indicate the absence of a data signal |
US8023345B2 (en) * | 2009-02-24 | 2011-09-20 | International Business Machines Corporation | Iteratively writing contents to memory locations using a statistical model |
US7776677B1 (en) * | 2009-03-30 | 2010-08-17 | Semiconductor Components Industries, Llc | Method of forming an EEPROM device and structure therefor |
US8138054B2 (en) * | 2009-04-01 | 2012-03-20 | International Business Machines Corporation | Enhanced field effect transistor |
JP5306036B2 (ja) * | 2009-04-21 | 2013-10-02 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
US7868391B2 (en) * | 2009-06-04 | 2011-01-11 | International Business Machines Corporation | 3-D single gate inverter |
US8445953B2 (en) | 2009-07-08 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for flash memory cells |
US8386739B2 (en) * | 2009-09-28 | 2013-02-26 | International Business Machines Corporation | Writing to memory using shared address buses |
US8230276B2 (en) * | 2009-09-28 | 2012-07-24 | International Business Machines Corporation | Writing to memory using adaptive write techniques |
US8574982B2 (en) * | 2010-02-25 | 2013-11-05 | International Business Machines Corporation | Implementing eDRAM stacked FET structure |
US8463985B2 (en) | 2010-03-31 | 2013-06-11 | International Business Machines Corporation | Constrained coding to reduce floating gate coupling in non-volatile memories |
US8314001B2 (en) | 2010-04-09 | 2012-11-20 | International Business Machines Corporation | Vertical stacking of field effect transistor structures for logic gates |
WO2012027490A2 (en) | 2010-08-24 | 2012-03-01 | Stout Medical Group, L.P. | Support device and method for use |
US8879317B2 (en) | 2011-03-01 | 2014-11-04 | Sandisk Technologies Inc. | System and method of decoding data from memory based on sensing information and decoded data of neighboring storage elements |
US20130085535A1 (en) * | 2011-09-21 | 2013-04-04 | Flexmedex, LLC | Support device and method |
US8906762B2 (en) | 2012-09-27 | 2014-12-09 | SanDisk Technologies, Inc. | Flash memory with P-type floating gate |
US9093152B2 (en) | 2012-10-26 | 2015-07-28 | Micron Technology, Inc. | Multiple data line memory and methods |
CN103021868B (zh) * | 2012-12-21 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 叠栅式快闪存储器的制作方法 |
US9147493B2 (en) | 2013-06-17 | 2015-09-29 | Micron Technology, Inc. | Shielded vertically stacked data line architecture for memory |
TWI584442B (zh) * | 2014-09-09 | 2017-05-21 | 旺宏電子股份有限公司 | 半導體元件 |
TWI669805B (zh) * | 2018-01-04 | 2019-08-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
US11508746B2 (en) | 2019-10-25 | 2022-11-22 | Micron Technology, Inc. | Semiconductor device having a stack of data lines with conductive structures on both sides thereof |
US11605588B2 (en) | 2019-12-20 | 2023-03-14 | Micron Technology, Inc. | Memory device including data lines on multiple device levels |
CN117596885A (zh) * | 2020-07-24 | 2024-02-23 | 长江存储科技有限责任公司 | 两步l形选择性外延生长 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057228A (ja) * | 2000-08-10 | 2002-02-22 | Toshiba Corp | 半導体メモリ集積回路及びその製造方法 |
JP2003188287A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
WO2004001852A1 (en) * | 2002-06-19 | 2003-12-31 | Sandisk Corporation | Deep wordline trench to shield cross coupling between adjacent cells for scaled nand |
JP2005530362A (ja) * | 2002-06-19 | 2005-10-06 | サンディスク コーポレイション | スケールされたnand用の隣接セル間でのクロス結合をシールドするためのディープワードライントレンチ |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831628A (en) | 1983-07-27 | 1989-05-16 | American Telephone And Telegraph Company, At&T Bell Laboratories | Denices fabricated using method of selective area epitaxial growth using ion beams |
US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5043940A (en) | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
IT1243303B (it) * | 1990-07-24 | 1994-05-26 | Sgs Thomson Microelectronics | Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione |
JP2964619B2 (ja) | 1990-10-31 | 1999-10-18 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5202912A (en) | 1991-09-09 | 1993-04-13 | Motorola, Inc. | Method and apparatus for providing telepoint to telepoint calling between pager equipped handsets |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
DE4422791C2 (de) | 1993-06-29 | 2001-11-29 | Toshiba Kawasaki Kk | Halbleitervorrichtungen mit einem eine Inversionsschicht in einem Oberflächenbereich eines Halbleitersubstrats induzierenden leitenden Film |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5439838A (en) * | 1994-09-14 | 1995-08-08 | United Microelectronics Corporation | Method of thinning for EEPROM tunneling oxide device |
US5579259A (en) | 1995-05-31 | 1996-11-26 | Sandisk Corporation | Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors |
US5682055A (en) | 1995-06-07 | 1997-10-28 | Sgs-Thomson Microelectronics, Inc. | Method of forming planarized structures in an integrated circuit |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
KR100207504B1 (ko) | 1996-03-26 | 1999-07-15 | 윤종용 | 불휘발성 메모리소자, 그 제조방법 및 구동방법 |
KR100204342B1 (ko) | 1996-08-13 | 1999-06-15 | 윤종용 | 불 휘발성 반도체 메모리 장치 |
US5890192A (en) | 1996-11-05 | 1999-03-30 | Sandisk Corporation | Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM |
KR100187196B1 (ko) | 1996-11-05 | 1999-03-20 | 김광호 | 불휘발성 반도체 메모리 장치 |
US5815438A (en) * | 1997-02-28 | 1998-09-29 | Advanced Micro Devices, Inc. | Optimized biasing scheme for NAND read and hot-carrier write operations |
KR100252476B1 (ko) | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
KR20010013072A (ko) | 1997-05-27 | 2001-02-26 | 요시다 쇼지 | 이스라파판트 함유 수성 액제 |
KR100247228B1 (ko) | 1997-10-04 | 2000-03-15 | 윤종용 | 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리 |
US5867429A (en) | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
KR100297712B1 (ko) * | 1998-07-23 | 2001-08-07 | 윤종용 | 고집적화를위한불휘발성메모리및그제조방법 |
US6204123B1 (en) | 1998-10-30 | 2001-03-20 | Sony Corporation | Vertical floating gate transistor with epitaxial channel |
US6235568B1 (en) * | 1999-01-22 | 2001-05-22 | Intel Corporation | Semiconductor device having deposited silicon regions and a method of fabrication |
US6103573A (en) | 1999-06-30 | 2000-08-15 | Sandisk Corporation | Processing techniques for making a dual floating gate EEPROM cell array |
US6151248A (en) | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
US6624488B1 (en) | 2000-08-07 | 2003-09-23 | Advanced Micro Devices, Inc. | Epitaxial silicon growth and usage of epitaxial gate insulator for low power, high performance devices |
US6455362B1 (en) * | 2000-08-22 | 2002-09-24 | Micron Technology, Inc. | Double LDD devices for improved dram refresh |
KR100363097B1 (ko) * | 2001-01-06 | 2002-12-05 | 삼성전자 주식회사 | 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법 |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
KR100390917B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 플레시 메모리소자의 제조방법 |
KR100355662B1 (ko) | 2001-08-25 | 2002-10-11 | 최웅림 | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 |
US6456528B1 (en) * | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
JP2003282745A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | 半導体記憶装置 |
TW527654B (en) * | 2002-04-08 | 2003-04-11 | Winbond Electronics Corp | Manufacturing method of floating gate for the flash memory |
TW535242B (en) * | 2002-05-30 | 2003-06-01 | Silicon Based Tech Corp | Methods of fabricating a stack-gate non-volatile memory device and its contactless memory arrays |
US7115949B2 (en) * | 2002-05-30 | 2006-10-03 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device in a semiconductor layer and structure thereof |
US6888755B2 (en) | 2002-10-28 | 2005-05-03 | Sandisk Corporation | Flash memory cell arrays having dual control gates per memory cell charge storage element |
US7073103B2 (en) | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US7237074B2 (en) | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
US7105406B2 (en) * | 2003-06-20 | 2006-09-12 | Sandisk Corporation | Self aligned non-volatile memory cell and process for fabrication |
US6917542B2 (en) | 2003-07-29 | 2005-07-12 | Sandisk Corporation | Detecting over programmed memory |
US7221008B2 (en) * | 2003-10-06 | 2007-05-22 | Sandisk Corporation | Bitline direction shielding to avoid cross coupling between adjacent cells for NAND flash memory |
US7057216B2 (en) * | 2003-10-31 | 2006-06-06 | International Business Machines Corporation | High mobility heterojunction complementary field effect transistors and methods thereof |
US7148538B2 (en) * | 2003-12-17 | 2006-12-12 | Micron Technology, Inc. | Vertical NAND flash memory array |
US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
US7355237B2 (en) | 2004-02-13 | 2008-04-08 | Sandisk Corporation | Shield plate for limiting cross coupling between floating gates |
-
2004
- 2004-02-13 US US10/778,634 patent/US7355237B2/en not_active Expired - Lifetime
-
2005
- 2005-02-09 CN CN2005800089086A patent/CN101015060B/zh not_active Expired - Fee Related
- 2005-02-09 JP JP2006553211A patent/JP2007526632A/ja active Pending
- 2005-02-09 EP EP05713240A patent/EP1730778A1/en not_active Withdrawn
- 2005-02-09 WO PCT/US2005/004157 patent/WO2005081318A1/en active Application Filing
- 2005-02-14 TW TW094104230A patent/TWI295484B/zh active
-
2008
- 2008-02-01 US US12/024,787 patent/US7807533B2/en not_active Expired - Lifetime
- 2008-02-01 US US12/024,808 patent/US7834386B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057228A (ja) * | 2000-08-10 | 2002-02-22 | Toshiba Corp | 半導体メモリ集積回路及びその製造方法 |
JP2003188287A (ja) * | 2001-12-18 | 2003-07-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
WO2004001852A1 (en) * | 2002-06-19 | 2003-12-31 | Sandisk Corporation | Deep wordline trench to shield cross coupling between adjacent cells for scaled nand |
JP2005530362A (ja) * | 2002-06-19 | 2005-10-06 | サンディスク コーポレイション | スケールされたnand用の隣接セル間でのクロス結合をシールドするためのディープワードライントレンチ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010515271A (ja) * | 2006-12-28 | 2010-05-06 | サンディスク コーポレイション | 不揮発性メモリ内のフィールド結合を減少させるシールドプレートの製造方法 |
JP2011504277A (ja) * | 2007-11-21 | 2011-02-03 | マイクロン テクノロジー, インク. | Mビットメモリセル用のm+nビットプログラミングおよびm+lビット読出し |
Also Published As
Publication number | Publication date |
---|---|
US7355237B2 (en) | 2008-04-08 |
US7834386B2 (en) | 2010-11-16 |
US20080116502A1 (en) | 2008-05-22 |
EP1730778A1 (en) | 2006-12-13 |
US7807533B2 (en) | 2010-10-05 |
WO2005081318A1 (en) | 2005-09-01 |
US20050180186A1 (en) | 2005-08-18 |
TW200539254A (en) | 2005-12-01 |
CN101015060B (zh) | 2010-06-16 |
CN101015060A (zh) | 2007-08-08 |
US20080124865A1 (en) | 2008-05-29 |
TWI295484B (en) | 2008-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7807533B2 (en) | Method for forming non-volatile memory with shield plate for limiting cross coupling between floating gates | |
US8503244B2 (en) | Fabricating and operating a memory array having a multi-level cell region and a single-level cell region | |
US7402886B2 (en) | Memory with self-aligned trenches for narrow gap isolation regions | |
US7154779B2 (en) | Non-volatile memory cell using high-k material inter-gate programming | |
JP5558464B2 (ja) | 漏れ電流を削減するフローティングゲート上の誘電体層 | |
US20080160680A1 (en) | Methods of fabricating shield plates for reduced field coupling in nonvolatile memory | |
US20080157169A1 (en) | Shield plates for reduced field coupling in nonvolatile memory | |
US8877627B2 (en) | Method of forming PN floating gate non-volatile storage elements and transistor having N+ gate | |
US7919809B2 (en) | Dielectric layer above floating gate for reducing leakage current | |
US20100009504A1 (en) | Systems and methods for a high density, compact memory array | |
US8885404B2 (en) | Non-volatile storage system with three layer floating gate | |
US8765552B2 (en) | Non-volatile storage having a connected source and well | |
JP2010515271A (ja) | 不揮発性メモリ内のフィールド結合を減少させるシールドプレートの製造方法 | |
KR100751580B1 (ko) | 플로팅 게이트들 간의 크로스 커플링을 제한하기 위한 쉴드플레이트 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |