본 발명에 따른 셀 스트링 구조를 가지는 낸드 플래시 메모리 장치는, 메모리 셀에 워드라인 전압을 인가하기 위한 워드라인; 상기 메모리 셀과 직렬 연결된 선택 트랜지스터에 선택 전압을 인가하기 위한 선택라인; 및 상기 워드라인과 상기 선택라인 사이에 위치하며, 프로그램 동작시 상기 워드라인과 상기 선택라인 사이의 커패시턴스 커플링을 줄이기 위한 보호라인을 포함한다.
이 실시예에 있어서, 상기 보호라인은 상기 메모리 셀과 상기 선택 트랜지스터에 공유되어 있는 도핑 영역 상(上)에 형성되어 있는 것을 특징으로 한다.
이 실시예에 있어서, 상기 워드라인과 상기 보호라인 사이의 거리 및 상기 보호라인과 상기 선택라인 사이의 거리는 인접한 워드라인들 사이의 거리와 동일한 것을 특징으로 한다.
이 실시예에 있어서, 상기 메모리 셀에 프로그램 전압이 인가되기 전에, 상기 보호라인에 0V 이상 패스전압(Vpass) 이하의 보호전압이 인가된다. 상기 보호전압은 스텝 전압이다. 프로그램 동작시 상기 선택라인에 선택전압이 인가될 때, 상기 보호전압이 상기 보호라인에 인가된다.
이 실시예에 있어서, 상기 보호라인은 전도성 물질로 제조되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 메모리 셀은 프로그램 금지 셀인 것을 특징으로 한다.
본 발명에 따른 셀 스트링 구조를 가지는 낸드 플래시 메모리 장치의 다른 일면은, 메모리 셀에 워드라인 전압을 인가하기 위한 워드라인; 상기 메모리 셀과 직렬 연결된 선택 트랜지스터에 선택 전압을 인가하기 위한 선택라인; 및 상기 워드라인과 상기 선택라인 사이에 위치하며, 상기 메모리 셀과 상기 선택 트랜지스터 사이에 연결된 보호 트랜지스터에 보호전압을 인가하기 위한 보호라인을 포함하되, 프로그램 동작시 상기 워드라인에 프로그램 전압이 인가되기 전에 상기 보호라인에 보호전압이 인가되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 보호 트랜지스터는 상기 메모리 셀과 동일한 구조를 갖는다. 이때 상기 보호전압은 0V 이상 패스전압(Vpass) 이하이다. 상기 보호전압은 스텝 전압이다. 프로그램 동작시 상기 선택라인에 선택전압이 인가될 때, 상기 보호전압이 상기 보호라인에 인가된다.
이 실시예에 있어서, 상기 보호 트랜지스터는 상기 선택 트랜지스터와 동일한 구조를 갖는다.
이 실시예에 있어서, 상기 워드라인과 상기 보호라인 사이의 거리 및 상기 보호라인과 상기 선택라인 사이의 거리는 인접한 워드라인들 사이의 거리와 동일하다.
본 발명에 따른 셀 스트링 구조를 가지는 낸드 플래시 메모리 장치의 또 다른 일면은, 접지 선택 트랜지스터, 직렬 연결된 다수의 메모리 셀들, 그리고 스트링 선택 트랜지스터가 직렬로 연결되며; 상기 다수의 메모리 셀들에 워드라인 전압을 인가하기 위한 다수의 워드라인들; 상기 접지 선택 트랜지스터에 제 1 선택 전압을 인가하기 위한 접지 선택라인; 상기 스트링 선택 트랜지스터에 제 2 선택 전압을 인가하기 위한 스트링 선택라인; 상기 다수의 워드라인들과 상기 접지 선택라인 사이에 위치하며, 프로그램 동작시 상기 다수의 워드라인들과 상기 접지 선택라인 사이의 커패시턴스 커플링을 줄이기 위한 제 1 보호라인; 및 상기 다수의 워드라인들과 상기 스트링 선택라인 사이에 위치하며, 프로그램 동작시 상기 다수의 워드라인들과 상기 스트링 선택라인 사이의 커패시턴스 커플링을 줄이기 위한 제 2 보호라인을 포함한다.
이 실시예에 있어서, 프로그램 동작시 상기 메모리 셀에 프로그램 전압이 인가되기 전에, 0V 이상 패스전압(Vpass) 이하의 보호전압이 상기 제 1 및 제 2 보호라인에 인가되는 것을 특징으로 한다. 상기 접지 선택라인 및 상기 스트링 선택라인에 제 1 및 제 2 선택전압이 각각 인가될 때, 상기 보호전압이 상기 제 1 및 제 2 보호라인에 인가된다.
이 실시예에 있어서, 상기 보호전압은 하나의 드라이버를 통해 상기 제 1 및 제 2 보호라인에 동시에 인가되는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링 구조를 보여주는 회로도이다. 도 3을 참조하면, 본 발명의 제 1 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링에는 접지 선택 트랜지스터(GST), 직렬로 연결된 다수의 메모리 셀들(MC0~MC31), 그리고 스트링 선택 트랜지스터(SST)가 직렬로 연결되어 있다. 접지 선택 트랜지스터(GST)는 공통소스라인(CSL)에 연결되어 있고, 스트링 선택 트랜지스터(SST)는 비트라인(BL)에 연결되어 있다.
다수의 메모리 셀들(MC0~MC31)의 게이트에는 워드라인 전압을 인가하기 위한 다수의 워드라인들(WL0~WL31)이 연결되어 있다. 여기에서, 워드라인 전압은 프로그램 동작시에 인가되는 프로그램 전압(Vpgm) 및 패스 전압(Vpass) 등을 포함한다. 접지 선택 트랜지스터(GST)의 게이트에는 접지 선택라인(GSL)이 연결되어 있고, 스 트링 선택 트랜지스터(SST)의 게이트에는 스트링 선택라인(SSL)이 연결되어 있다.
프로그램 동작시, 프로그램 셀(MC0')이 연결되어 있는 비트라인(PGM_BL)에는 0V가 인가되고, 프로그램 금지 셀(MC0)이 연결되어 있는 비트라인(IHB_BL)에는 전원전압(Vcc)이 인가된다. 그리고 프로그램 동작시, 선택된 워드라인(Selected WL, WL0)에는 프로그램 전압(Vpgm)이 인가되고, 비선택된 워드라인(Non-Selected WL, WL1~WL31)에는 패스 전압(Vpass)이 인가된다.
도 3을 참조하면, 본 발명에 따른 낸드 플래시 메모리 장치의 셀 스트링은 워드라인(WL0)과 접지 선택라인(GSL) 사이 또는 워드라인(WL31)과 스트링 선택라인(SSL) 사이에 보호라인(Shield Line; SL)을 가지고 있다. 제 1 보호라인(SL1)은 워드라인(WL0)과 접지 선택라인(GSL) 사이에 있고, 제 2 보호라인(SL2)은 워드라인(WL31)과 스트링 선택라인(SSL) 사이에 있다. 상기 제 1 및 제 2 보호라인(SL1, SL2)은 프로그램 동작시 워드라인들(WL0~WL31)에 워드라인 전압이 인가될 때, 워드라인(WL0 또는 WL31)과 선택라인(GSL 또는 SSL) 사이의 커패시턴스 커플링을 줄여준다.
프로그램 동작이 진행되는 동안에, 워드라인들(WL0~WL31), 선택라인들(GSL, SSL), 그리고 보호라인들(SL1, SL2)에 인가되는 전압은 후술되는 도 8을 참조하여 상세히 설명된다.
도 4는 도 3에 도시된 낸드 플래시 메모리 장치의 셀 스트링의 일부분을 보여주는 단면도이다. 도 4를 참조하면, 접지 선택 트랜지스터(GST)의 채널 길이(Ls)는 메모리 셀(MC0, MC1)의 채널 길이(Lc)보다 길다. 그리고 접지 선택 트랜지스터 (GST)와 메모리 셀(MC0) 사이의 거리는 메모리 셀들(MC0, MC1) 사이의 거리(S1) 보다 길다. 이는 프로그램 동작시 셀프 부스팅에 의해 상승한 프로그램 금지 셀(MC0)의 채널 전압이 접지 선택 트랜지스터(GST)를 통해 누설되는 것을 방지하기 위함이다.
도 4를 참조하면, 제 1 보호라인(SL1)은 메모리 셀(MC0)과 접지 선택 트랜지스터(GST)에 공유되어 있는 n+ 도핑 영역 위에 형성되어 있다. 제 1 보호라인(SL1)은 폴리 실리콘 또는 메탈 등 전도성 물질로 제조된다. 그리고 워드라인(WL0)과 제 1 보호라인(SL1) 사이의 거리(S1) 및 제 1 보호라인(SL1)과 접지 선택라인(GSL) 사이의 거리(S1)는 인접한 워드라인들(WL0, WL1) 사이의 거리(S1)와 동일하다.
도 5는 본 발명의 바람직한 제 2 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링 구조를 보여주는 회로도이다. 본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링은 메모리 셀들(MC0~MC31), 선택 트랜지스터들(GST, SST), 그리고 보호 셀들(Shield Cells; SC)을 포함한다. 도 5를 참조하면, 하나의 셀 스트링에는 접지 선택 트랜지스터(GST), 제 1 보호 셀(SC1), 직렬로 연결된 다수의 메모리 셀들(MC0~MC31), 제 2 보호 셀(SC2), 그리고 스트링 선택 트랜지스터(SST)가 직렬로 연결되어 있다.
제 1 보호 셀(SC1)은 접지 선택 트랜지스터(GST)와 메모리 셀(MC0) 사이에 연결되어 있으며, 제 1 보호라인(SL1)을 통해 보호전압을 입력받는다. 프로그램 동작시, 제 1 보호 셀(SC1) 및 제 1 보호라인(SL1)은 프로그램 금지 셀(MC0)에 워드라인 전압이 인가될 때 워드라인(WL0)과 접지 선택라인(GSL) 사이의 커패시턴스 커 플링을 줄여준다.
제 2 보호 셀(SC2)은 스트링 선택 트랜지스터(SST)와 메모리 셀(MC31) 사이에 연결되어 있으며, 제 2 보호라인(SL2)을 통해 보호전압을 입력받는다. 프로그램 동작시, 제 2 보호 셀(SC2) 및 제 2 보호라인(SL2)은 메모리 셀(MC31)에 워드라인 전압이 인가될 때 워드라인(WL31)과 스트링 선택라인(SSL) 사이의 커패시턴스 커플링을 줄여준다.
프로그램 동작이 진행되는 동안에, 워드라인들(WL0~WL31), 선택라인들(GSL, SSL), 그리고 보호라인들(SL1, SL2)에 인가되는 전압은 후술되는 도 8을 참조하여 상세히 설명된다.
도 6은 도 5에 도시된 낸드 플래시 메모리 장치의 셀 스트링의 일부분을 보여주는 단면도이다. 본 발명의 제 2 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링에서, 보호 셀(SC)은 메모리 셀(MC)과 동일한 구조를 갖는다.
도 6을 참조하면, 제 1 보호 셀(SC1)은 메모리 셀(MC0)과 접지 선택 트랜지스터(GST) 사이에 형성되어 있으며, 메모리 셀들(MC0)과 동일한 채널 길이(Lc)를 갖는다. 워드라인(WL0)과 제 1 보호라인(SL1) 사이의 거리(S1) 및 제 1 보호라인(SL1)과 접지 선택라인(GSL) 사이의 거리(S1)는 인접한 워드라인들(WL0, WL1) 사이의 거리(S1)와 동일하다.
도 7은 본 발명의 바람직한 제 3 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링 구조를 보여주는 회로도이다. 본 발명의 제 3 실시예에 따른 낸드 플래시 메모리 장치의 셀 스트링은 메모리 셀들(MC0~MC31), 선택 트랜지스터들(GST, SST), 그리고 보호 트랜지스터들(Shield Transistors; ST)을 포함한다. 도 7을 참조하면, 하나의 셀 스트링에는 접지 선택 트랜지스터(GST), 제 1 보호 트랜지스터(ST1), 직렬로 연결된 다수의 메모리 셀들(MC0~MC31), 제 2 보호 트랜지스터(ST2), 그리고 스트링 선택 트랜지스터(SST)가 직렬로 연결되어 있다.
보호 트랜지스터들(ST1, ST2)은 선택 트랜지스터들(GST, SST)과 동일한 구조를 가지는 MOS 트랜지스터로 구성된다. 제 1 보호 트랜지스터(ST1)는 접지 선택 트랜지스터(GST)와 메모리 셀(MC0) 사이에 위치하며, 제 1 보호라인(SL1)을 통해 보호전압을 입력받는다. 제 2 보호 트랜지스터(ST2)는 스트링 선택 트랜지스터(SST)와 메모리 셀(MC31) 사이에 연결되어 있으며, 제 2 보호라인(SL2)을 통해 보호전압을 입력받는다. 프로그램 동작시, 보호 트랜지스터들(ST1, ST2) 및 보호라인들(SL1, SL2)은 메모리 셀들(MC0~MC31)에 워드라인 전압이 인가될 때 워드라인(WL)과 선택라인(SL) 사이의 커패시턴스 커플링을 줄여준다.
프로그램 동작이 진행되는 동안에, 워드라인들(WL0~WL31), 선택라인들(GSL, SSL), 그리고 보호라인들(SL1, SL2)에 인가되는 전압은 후술되는 도 8을 참조하여 상세히 설명된다.
도 8은 본 발명에 따른 낸드 플래시 메모리 장치에서 프로그램 동작이 진행되는 동안에 워드라인들(WL0~WL31), 선택라인들(GSL, SSL), 그리고 보호라인들(SL1, SL2)에 인가되는 전압을 보여주는 타이밍도이다.
먼저, 프로그램 동작이 시작되면 프로그램 셀(MC0')이 연결되어 있는 비트라인(PGM_BL)은 0V로 세트업 되고, 프로그램 금지 셀(MC0)이 연결되어 있는 비트라인 (IHB_BL)은 전원전압(Vcc)으로 세트업 된다.
t1에서 스트링 선택라인(SSL)에 전원전압(Vcc)이 인가된다. 이때 프로그램 금지 셀(MC0)의 채널 전압은 (Vcc-Vth)로 된다. 여기에서, Vth는 스트링 선택 트랜지스터(SST)의 문턱전압이다. 그리고 스트링 선택 트랜지스터(SST)는 컷-오프(Cut-off) 상태가 된다.
또한, 스트링 선택 라인(SSL)에 전원전압(Vcc)이 인가될 때, 제 1 및 제 2 보호라인(SL1, SL2)에는 보호전압이 인가된다. 도 8에서 보는 바와 같이, 보호전압은 소정의 전압 차를 가지고 패스 전압(Vpass)까지 증가하는 스텝 전압(step voltage)이다. 보호라인들(SL1, SL2)에 스텝 전압을 인가하는 이유는 보호전압이 인가될 때 보호라인들(SL1, SL2)과 선택라인들(GSL, SSL) 사이의 커패시턴스 커플링을 줄이기 위함이다. 도 8에서는, 보호전압이 패스 전압까지 상승하는 것으로 도시되어 있으나 이것은 하나의 실시예에 불과하며, 보호전압은 0V 이상 패스 전압(Vpass) 이하의 전압을 가질 수 있으며, 보호전압이 반드시 스텝 전압을 가져야 하는 것도 아니다.
t2에서 스트링 선택라인(SSL)에 인가되는 전압을 문턱전압(Vth)보다 높고 전원전압(Vcc) 보다 낮은 전압(Vsel)으로 낮춘다. 이는 스트링 선택 트랜지스터(SST)를 보다 강한 컷-오프 상태로 만들기 위함이다.
t3에서 워드라인들(WL0~WL31)에 패스 전압(Vpass)을 인가한다. 이때 프로그램 금지 셀(MC0)의 채널 전압은 부스트 전압(Vboost)으로 상승한다. 도 8에서 보는 바와 같이, 워드라인에 패스 전압이 인가될 때, 워드라인(WL0)과 제 1 보호라인 (SL1) 사이 및 워드라인(WL31)과 제 2 보호라인(SL2) 사이의 라인 커패시턴스 커플링으로 인해 제 1 및 제 2 보호라인의 전압이 상승한다. 그리고 제 1 및 제 2 보호라인(SL1, SL2)의 전압 상승에 따라 제 1 보호라인(SL1)과 접지 선택라인(GSL) 사이 및 제 2 보호라인(SL2)과 스트링 선택라인(SSL) 사이에서도 라인 커패시턴스 커플링 현상이 발생한다. 라인 커패시턴스 커플링으로 인해 접지 선택라인(GSL)과 스트링 선택라인(SSL)의 전압은 상승한다.
그러나 이때 상승하는 접지 선택라인(GSL)과 스트링 선택라인(SSL)의 전압은 도 2에서 상승하는 접지 선택라인(GSL)과 스트링 선택라인(SSL)의 전압보다 상대적으로 낮다. 이는 워드라인과 선택라인 사이에 있는 보호라인이 워드라인과 선택라인의 직접적인 라인 커패시턴스 커플링을 막아주기 때문이다.
예를 들어, 워드라인(WL0)과 접지 선택라인(GSL) 사이의 커패시턴스를 CCP, 접지 선택라인(GSL)과 접지 사이에 존재하는 모든 커패시턴스를 CGSL이라고 하고, CGSL=15CCP라고 가정한다. 그리고 워드라인(WL0)과 접지 선택라인(GSL) 사이의 전압을 VCP, 접지 선택라인(GSL)과 접지 사이의 전압을 VGSL라고 가정한다.
종래 기술에 의하면, 워드라인(WL0)에 워드라인 전압(VWL)이 인가될 때 상승하는 접지 선택라인(GSL)의 전압(VGSL)은 다음과 같이 계산된다.
워드라인의 전하량(QCP)과 접지 선택라인의 전하량(QGSL)은 같다.
QCP = QGSL ..............(A)
CCPVCP = CGSLVGSL ........(B)
VWL = VCP + VGSL .........(C)
(B)식을 VCP에 대해서 정리하고, (C)식에 대입하면 다음과 같은 식이 성립한다.
수학식 1에, CGSL=15CCP와 VWL=Vpass=8V를 대입하면, VGSL=0.063VWL=0.5V가 된다. 즉, 종래 기술에서는 워드라인(WL0~WL31)에 패스 전압(Vpass)이 인가될 때, 접지 선택라인(GSL)은 라인 커패시턴스 커플링(Line Capacitance Coupling)에 의해, 순간적으로 약 0.5V 정도 상승하게 된다. 이때 접지 선택 트랜지스터(GST)는 컷-오프(cut-off) 상태를 유지하지 못하고 턴-온 된다. 이때 프로그램 금지 셀(MC0)의 채널 전압(Vboost)은 접지 선택 트랜지스터(GST)를 통해 누설된다.
한편, 본 발명에 있어서, 워드라인(WL0)과 제 1 보호라인(SL1) 사이의 커패시턴스를 CSP, 제 1 보호라인(SL1)과 접지 사이에 존재하는 모든 커패시턴스를 CSL이라고 하고, CSL=7CCP라고 가정한다. 이때 라인 커패시턴스 커플링에 의해 상승하는 제 1 보호라인(SL1)의 전압(VSL1)을 구하는 식은 다음과 같다.
수학식 2에 CSP=2CCP와 CSL=7CCP을 대입하면, VSL1=0.22VWL이 된다.
그리고 제 1 보호라인(SL1)과 접지 선택라인(GSL) 사이의 커패시턴스를 CSP, 접지 선택라인(GSL)과 접지 사이에 존재하는 모든 커패시턴스를 CGSL이라고 하고, CGSL=15CCP라고 가정한다.
이때 라인 커패시턴스 커플링에 의해 상승하는 접지 선택라인(GSL)의 전압(VGSL)을 구하는 식은 다음과 같다.
수학식 3에 CSP=2CCP와 CGSL=15CCP을 대입하면, VGSL=0.12*0.22VWL=0.26VWL이 된다. 따라서 본 발명에 의하면, 워드라인(WL0)에 약 8V의 패스 전압(Vpass)이 인가될 때 상승하는 접지 선택라인(GSL)의 전압은 약 0.21V이다.
이와 같이 본 발명에 따른 낸드 플래시 메모리 장치는 워드라인과 선택라인 사이에 보호라인을 더 구비하여, 프로그램 동작시 워드라인에 패스 전압이 인가될 때 라인 커패시턴스 커플링에 의해 상승하는 선택라인의 전압을 낮춘다.
t4에서, 선택된 워드라인(WL0)에 프로그램 전압(Vpgm)을 인가한다. 프로그램 전압(Vpgm)은 소정의 전압 차를 갖는 스텝 전압(step voltate)이다. 스텝 전압을 인가하는 이유는 라인 커패시턴스 커플링에 의한 접지 선택라인(GSL)의 전압 상승을 막기 위함이다.
선택된 워드라인(WL0)에 프로그램 전압(Vpgm)이 인가되면, 프로그램 셀(MC0')은 F-N 터널링 현상에 의해 프로그램되고, 프로그램 금지 셀(MC0)은 F-N 터널링 현상이 일어나지 못해서 프로그램이 금지된다.
도 8에서 살펴본 바와 같이, 본 발명에 따른 낸드 플래시 메모리 장치는 워드라인과 선택라인 사이에 보호라인을 구비하여, 프로그램 동작시 라인 커패시턴스 커플링에 의해 선택라인의 전압이 순간적으로 상승하는 것을 막아준다.
도 9는 다수의 보호라인을 하나의 드라이버로 구동하는 것을 보여준다. 도 9에 도시된 워드라인들(WL0~WL31), 선택라인들(SSL, GSL), 그리고 보호라인들(SL1, SL2)은 도 3, 도 5, 그리고 도 7에 도시된 셀 스트링 구조의 라인들에 각각 연결된다.
도 9를 참조하면, 워드라인들(WL0~WL31), 선택라인들(SSL, GSL), 그리고 보호라인들(SL1, SL2)은 블록 선택회로(910)에 연결되어 있다. 블록 선택회로(910)는 다수의 MOS 트랜지스터들로 구성된다. 각각의 MOS 트랜지스터는 각각의 라인들에 연결되어 있으며, 블록 선택라인(Block Selection Line; BSL)에 의해 온(on) 또는 오프(off) 된다. 다수의 MOS 트랜지스터들은 디코더(920)에서 제공된 고전압(예를 들면, Vpgm, Vpass 등)을 각각의 라인들에 전달해야 하기 때문에 고전압에 내구성을 가지는 트랜지스터로 구성된다.
도 9를 참조하면, 제 1 및 제 2 보호라인(SL1, SL2)이 하나의 MOS 트랜지스터(911)에 의해 구동되는 것을 볼 수 있다. 이는 제 1 및 제 2 보호라인(SL1, SL2)에 동일한 레벨의 보호전압이 동시에 제공되기 때문이다. 여기에서, MOS 트랜지스터(911)는 제 1 및 제 2 보호라인(SL1, SL2)에 보호전압을 동시에 제공하는 드라이버(driver)로 동작한다.
도 9에는 비록 도시되어 있지만, 다수의 메모리 블록을 갖는 낸드 플래시 메모리 장치에서 각각의 메모리 블록에 있는 다수의 보호라인들은 하나의 드라이버를 통해 동일한 레벨의 보호전압을 동시에 인가받을 수도 있다. 이처럼 본 발명에 따른 낸드 플래시 메모리 장치는 다수의 보호라인들을 하나의 드라이버를 통해 구동함으로써 보호라인의 추가에 따라 칩의 면적이 증가하는 문제 또한 해결할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.