KR20080088170A - 반도체 플래시 메모리 장치 및 그 구동방법 - Google Patents

반도체 플래시 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR20080088170A
KR20080088170A KR1020070030735A KR20070030735A KR20080088170A KR 20080088170 A KR20080088170 A KR 20080088170A KR 1020070030735 A KR1020070030735 A KR 1020070030735A KR 20070030735 A KR20070030735 A KR 20070030735A KR 20080088170 A KR20080088170 A KR 20080088170A
Authority
KR
South Korea
Prior art keywords
voltage
memory device
program
flash memory
switch
Prior art date
Application number
KR1020070030735A
Other languages
English (en)
Inventor
김병국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030735A priority Critical patent/KR20080088170A/ko
Publication of KR20080088170A publication Critical patent/KR20080088170A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 낸드형플래시 메모리 장치에서 핫 일렉트론에 의해 프로그램 디스터브가 발생하는 것을 방지할 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 낸드형 플래시 메모리 장치의 구동방법에 있어서, 다수의 단위셀들을 직렬로 배치한 제1 스트링에서 선택된 단위셀에 프로그램 전압을 점차적으로 상승시켜 공급하는 단계; 및 상기 제1 스트링에서 선택되지 않은 단위셀에 상기 프로그램 전압을 상승시켜 공급하는 것에 대응하여 프로그램 방지전압을 점차적으로 하강시켜 공급하는 단계를 포함하는 낸드형 플래시 메모리 장치의 구동방법을 제공한다.
반도체, 플래시, 핫일렉트론, 디스터브, ISPP.

Description

반도체 플래시 메모리 장치 및 그 구동방법{SEMICONDUCTOR FLASH MEMORY DEVICE AND THE METHOD FOR OPERATING THE SAME}
도1은 플래시 메모리 장치의 회로도.
도2는 종래기술에 의한 플래시 메모리 장치의 문제점을 나타내는 도표.
도3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 구동방법을 나타내는 파형도.
도4는 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
R1 ~ R8 : 저항 T1 ~ T6 : 모스트랜지스터
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 플래시 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 반도체 장치이다. 반도체 메모리 장치를 분류하는 기준은 다양하게 있는데, 그 중 하나가 전원이 공급될 때에만 데이터가 유지되는지에 따라 분류될 수 있다. 전원이 공급되는 동안에는 데이터를 유지하고 있지만, 전원의 공급이 종료된 이후에는 데이터가 소멸되는 반도체 메모리 장치를 휘발성 메모리 장치라고 한다. 휘발성 메모리 장치에는 디램, 에스램등이 있다. 전원의 공급이 종료된 이후에도 데이터를 유지하는 반도체 메모리 장치를 비휘발성 반도체 메모리 장치라고 한다. 비휘발성 반도체 메모리 장치로는 마스크 이피롬, 이이피롬, 플래시 메모리 장치 등이 있다. 전자기기의 휴대성이 강조되는 방향으로 발전하고 있기 때문에 비휘발성 메모리 장치의 쓰임새가 점점 더 증가되고 있다. 특히, 비휘발성 메모리 장치중에서 플래시 메모리 장치는 데이터를 저장하고 판독하는 편리성으로 인해 점점 더 널리 사용되고 있는 반도체 메모리 장치이다.
일반적으로 플래시 메모리 장치는 낸드형 플래시 메모리 장치와 노어형 플래시 메모리 장치가 있다. 노어형 플래시 메모리 장치는 단위기억소자로 사용되는 하나의 모스트랜지스터에 워드라인과 비트라인이 각각 연결되는 구조이다. 일반적인 디램과 같이, 다수의 비트라인과 다수의 워드라인이 교차하며 배치되고, 교차점마다 단위기억소자로 사용되는 모스트랜지스터가 배치되는 구조이다. 낸드형 플래시 메모리 장치는 메모리 장치의 고집적화를 위해 단위기억소자로 사용되는 모스트랜지스터들이 직렬로 접속 즉, 인접한 셀끼리 드레인 또는 소오스를 서로 공유하는 구조로되어 한 개의 스트링(string)을 구성한다. 따라서 노어형 플래시 메모리 장 치는 데이터를 쓰고, 판독하는 속도가 빠르나 고집적화에 불리하며, 낸드형 플래시 메모리 데이터의 쓰고 판독속도는 느리나, 고집적화에 유리하다. 최근에는 많은 데이터를 저장하고 이동할 수 있는 반도체 메모리 장치에 대한 요구가 높아지고 있기 때문에, 낸드형 플래시 메모리 장치의 사용처가 증가되고 있다.
플래시 메모리 장치에 데이터를 저장하는 과정은 프로그래동작과 소거 동작이 있다. 프로그래밍 동작은 플래시 메모리 장치의 단위기억소자로 사용되고 있는 모스트랜지스터의 문턱전압을 변동시키는 과정을 말하며, 소거동작은 단위기억소자로 사용하고 있는 모스트랜지스터의 문턱전압을 원래대로 되돌리는 것을 말한다. 예를 들어 프로그래밍동작에서 데이터 '1' 을 저장할 단위기억소자들의 모스트랜지스터들 문턱전압을 모두 일정한 레밸이상까지 낮추어 놓고, 데이터 '0'을 저장할 단위기억소자들의 모스트랜지스터들 문턱전압은 그대로 두는 것이다.
낸드형 플래시 메모리 장치에서 프로그래밍을 할 때 문제가 되는 것은 프로그래밍되지 않는 셀들의 프로그래밍을 막는 것이다. 프로그램되지 않는 셀들을 막는 것을 디스터번스라고 하는데, 낸드형 플래시 메모리 장치는 단위셀들이 직렬로 스트링 구조이기 때문에, 선택된 단위셀과 같은 스트링의 나머지 단위셀에 대한 디스터번스를 수행해야 하고, 또한, 선택된 단위셀에 연결된 워드라인에 접속되지만 선택된 단위셀이 아닌 나머지 스트링에 대한 디스터번스도 수행해야 한다. 디스터번스는 선택되지않은 단위셀에 프로그램 금지전압, Vpass 전압이라고 하는 전압을 인가하는 것이 일반적이다.
최근에는 Vpass 전압의 전압레벨이 높아짐에 따라, 스트링을 이루는 단위셀 중 가장자리에 있는 단위셀에 핫 일렉트론이 생겨 프로그래밍 에러가 유발되고 있다.
본 발명은 낸드형플래시 메모리 장치에서 핫 일렉트론에 의해 프로그램 디스터브가 발생하는 것을 방지할 수 있는 반도체 메모리 장치 및 그 구동방법을 제공함을 목적으로 한다.
본 발명은 낸드형 플래시 메모리 장치의 구동방법에 있어서, 다수의 단위셀들을 직렬로 배치한 제1 스트링에서 선택된 단위셀에 프로그램 전압을 점차적으로 상승시켜 공급하는 단계; 및 상기 제1 스트링에서 선택되지 않은 단위셀에 상기 프로그램 전압을 상승시켜 공급하는 것에 대응하여 프로그램 방지전압을 점차적으로 하강시켜 공급하는 단계를 포함하는 낸드형 플래시 메모리 장치의 구동방법을 제공한다.
또한 본 발명은 다수의 단위셀들을 직렬로 배치한 제1 스트링; 및 상기 제1 스트링에서 선택된 단위셀에 프로그램 전압과 선택되지 않은 나머지 단위셀에 프로그램 방지전압을 제공하기 위한 전압공급부를 구비하며, 상기 프로그램 전압이 점차적으로 상승할 때에 그에 대응하여 상기 프로그램 방지전압을 점차적으로 하강하는 것을 특징으로 하는 플래시 메모리 장치를 제공한다.
또한 바람직하게는 상기 전압공급부는 다수의 저항; 상기 다수의 저항중 선택된 저항의 일측단에 인가된 전압을 상기 프로그램 전압으로 제공하기 위한 제1 스위치; 상기 제1 스위치에 의해 전달되는 전압에 대응하는 상기 프로그램 방지전압을 상기 다수의 저항중 선택된 저항의 일측단으로부터 전달하기 위한 제2 스위치; 상기 다수의 저항중 선택된 저항의 일측단에 인가된 전압을 상기 프로그램 전압으로 제공하기 위한 제3 스위치; 및 상기 제3 스위치에 의해 전달되는 전압에 대응하는 상기 프로그램 방지전압을 상기 다수의 저항중 선택된 저항의 일측단으로 부터 전달하기 위한 제4 스위치를 구비하며, 상기 제1 스위치에 의해 전달되는 전압과 상기 제2 스위치에 의해 전달되는 전압의 차이가 상기 제3 스위치에 의해 전달되는 전압과 상기 제4 스위치에 의해 전달되는 전압의 차이보다 더 큰 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 플래시 메모리 장치의 회로도이다. 특히, 도1에는 낸드 플래시 메모리 장치의 스트링을 나타낸 것이다.
도1에 도시된 바와 같이, 낸드형 플래시 메모리 장치는 다수의 워드라인(WL0 ~ WL31)와 워드라인에 대응하는 만큼 기억소자에 해당되는 모스트랜지스터들이 스트링을 이루며 배치되어 있으며, 일측에는 드레인 선택 모스트랜지스 터(DST,DST')가 배치되고, 타측에는 소스 선택 모스트랜지스터(SST,SST')가 배치된다. 결국 스트링을 이루는 모스트랜지스터들 각각이 하나의 단위셀 역할을 하게 된다.
도1을 참조하여 살펴보면, 플래시 메모리 장치의 프로그래밍 동작을 살펴보면, 먼저, 선택된 비트라인(BLo)에는 접지전압(0V)이 인가되고, 비선택된 비트라인(BLe)에는 전원전압(VCC)이 인가되며, 드레인 선택 라인(DSL)에는 전원전압(VCC)이 인가된다. 또한, 소스 선택 라인(SSL)에는 접지전압(0V)이 인가되며, 선택된 워드라인(WL2)에는 프로그램 전압(Vpgm; 대략 16-19V 정도)이 인가된다. 나머지 워드라인(WL0, WL1, WL3-WL31)에는 패스 전압, 즉 프로그램 금지 전압(Vpass; 8V-10V)이 인가된다. 상술한 프로그램 전압조건이 되면, 메모리 셀(MC2')에 데이터가 프로그램된다.
한편, 프로그램 동작시 2가지의 디스터브(disturb) 문제가 발생하는데, 하나는 Vpass 디스터브 문제이고, 다른 하나는 Vpgm 디스터브 문제이다. 디스터브 모드는 프로그래밍을 하는 단위셀 이외의 나머지 단위셀은 프로그래밍되지 않도록 동작시키는 것을 말한다. Vpass 디스터브 문제는 프로그램하려는 메모리 셀(MC2')과 같은 스트링(12) 내에 있는 메모리 셀들(MC0', MC1', MC3'-MC31')이 프로그래밍되지 않도록 하는 것이다. Vpass 디스터브는 각 워드라인(WL0-WL1, WL3-WL31)의 전압이 10V이고 각 메모리 셀(MC0', MC1', MC3'-MC31')의 채널전압이 0V인 조건에서, 메모리 셀들(MC0', MC1', MC3'-MC31')에 프로그램되지 않도록 하는 것이다. Vpgm 디스터브 동작은 프로그램하려는 셀(MC2')과 같은 워드라인(WL2)에 있는 메모리 셀(MC2)이 받게 되는 디스터브이다. 이 Vpgm 디스터브는 워드라인(WL2)의 전압이 18V이고 메모리 셀(MC2)의 채널전압이 8V인 조건에서, 메모리 셀(MC2)이 프로그램되고, 워드라인(WL2)에 있는 나머지 셀은 프로그래밍되지 않는 것을 말한다. 여기서 참고로, 전원전압(VCC)이 인가되는 비선택된 비트라인(BLe)에 연결된 메모리 셀(MC0-MC31)의 채널 전압은 모두 8V로 부스팅되는데, 그 이유는 선택된 비트라인(BLo)과는 달리 비선택된 비트라인(BLe)에 전원전압(VCC)이 인가되기 때문이다.
계속해서 메모리 셀 부스팅에 대해 자세히 살펴본다. 먼저, 비선택된 비트라인(BLe)에 전원전압(VCC)이 인가되고, 드레인 선택 트랜지스터(DST)가 턴-온되면, 메모리 셀들(MC0-MC31)의 채널쪽으로 Vcc-Vt(Vt는 DST의 문턱전압.)만큼 전압이동이 발생하여, 메모리 셀들(MC0-MC31)의 채널은 Vcc-Vt로 이니셜 챠징(initial charging)된다. 그리고, 이때부터 드레인 선택 트랜지스터(DST)는 채널을 형성하지못하고 턴-오프된다.
여기서, 메모리 셀들(MC0-MC31)의 채널과 콘트롤 게이트(CG) 사이에는 터널 산화막 커패시턴스(Cox)와 ONO(Oxide Nitride Oxide) 커패시턴스(Cono)가 존재하고 채널과 벌크(기판 Si-Sub) 사이에는 공핍(Depletion) 커패시턴스(Cch)가 존재한다. 그래서, 채널(Vch0-Vch31)은 이 세 가지의 커패시턴스(Cono, Cox, Cch)의 커플링 만큼 부스팅되어 8V정도로 상승하게 된다. 이러한 이유로 전원전압(Vcc)이 인가되는 비선택된 비트라인(BLe)에 연결된 프로그램 금지 셀들(MC0-MC31)은 프로그램이 되지 않는다.
현재까지는 이들 두가지 디스터브 동작(Vpass 디스터브와 Vpgm 디스터브)이 낸드형 플래시 메모리 제품 수율에 가장 큰 영향을 까치는 요소 중 하나이다.
한편, 메모리 셀의 크기가 100nm이하로 줄어들면서 알려지지 않은 새로운 디스터브 현상, 즉, 채널 부스팅 디스터브(channel boosting disturb; 혹은 핫 일렉트론 프로그램 디스터브)가 발생하였다. 채널 부스팅 디스터브란 메모리 셀(MC0-MC31)의 채널(Vch0-Vch31)이 부스팅됨으로써 발생하는 핫 일렉트론(hot electron)에 의해 원하지 않는 메모리셀(MC0, MC31)에 데이터가 프로그램되는 현상을 말한다. 이러한 핫 일렉트론에 의한 채널 부스팅 디스터브는 비선택된 스트링(11) 내의 엣지 워드라인(WL0,WL31)에 접속된 메모리 셀(MC0, MC31)서 주로 발생한다. 그 중에서도 대부분 워드라인(WL0)에 접속된 메모리 셀(MC0)에서 발생한다.
일반적으로 플래시 메모리 장치는 프로그램 전압을 항상 같은 전압을 워드라인으로 공급하는 것이 아니라 순차적으로 증가시키는 ISPP(Increasement Step Pulse Program)방식으로 프로그램동작을 진행한다. 그러므로 Vpgm 전압은 순차적으로 증가하나, Vpass 전압은 Vpgm에 관계없이 동일하게 인가되는데, Vpass가 높으면 셀프 부스팅된 채널전압이 상승하게 되어 선택된 단위셀의 모스트랜지스터의 정션에서 GIDL(Gate Induced Drain Leakage)가 증가한다. 그로 인해 핫 일렉트론이 발생하게 되므로 선택된 트랜지스터가 있는 스트링의 가장자리애 배치된 모스트랜지스터의 프로그램 디스터번스(Program Disturbance) 특성이 열화된다.
도2는 종래기술에 의한 플래시 메모리 장치의 문제점을 나타내는 도표이다.
도2을 참조하면, 하나의 스트링에 연결된 워드라인중 가장자리에 있는 워드라인(WL0,WL31)에서 발생하는 결함이 대부분을 차지하고 있는 것을 알 수 있다.
본 발명에서는 전술한 문제를 해결하기 위한 플래시 메모리 장치의 구동방법을 제안한다.
도3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 구동방법을 나타내는 파형도이다.
도3에 도시된 바와 같이, ISPP 방식으로 프로그래밍을 진행할 때에 Vpgm 전압을 점차적으로 상승시켜 나갈 때, Vpass 전압은 점차적으로 낮추어서 셀프 부스팅 레벨의 증가를ㅇ 억제하여 프로그램 동작을 진행하는 것이다. 따라서 선택된 단위셀의 모스트랜지스터의 GIDL을 감소시킴으로서 선택된 트랜지스터의 프로그램 디스터번스 특성을 개선할 수 있는 것이다. 즉, Vpgm 전압은 ISPP 방식으로 순차적으로 증가시키면서, Vpass 전압은 반대 방식, 즉 DSPP(Decreasement Step Pulse Pass) 방식으로 순차적으로 낮추어 ㅅ셀프 부스팅 레벨의 증가를 억제하여 선택된 트랜지스터의 GIDL을 감소시킴으로써 선택된 단위셀의 인접한 트랜지스터들의 프로그래밍 디스터번스 특성을 개선할 수 있는 것이다.
도4는 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 회로도이다.특히, 도4는 Vpgm 전압과 Vpass 전압을 생성하는 회로에 관한 것이다. 도4에 도시된 바와 같이, Vpgm 전압이 상승함에 따라 Vpass 전압은 점차적으로 감소된 레벨로 출력될 수 있도록 회로가 구성되어 있다. 구체적으로 모스트랜지스터(T1,T6)이 같은 타이밍에 턴온이 되고, 모스트랜지스터(T2,T5)가 같은 타이밍에 턴온이 되고, 모스트랜지스터(T3,T4)가 같은 타이밍에 턴온이 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서, 낸드형 플래시 메모리 장치의 프로그래밍 동작에 있어서, 프로그래밍 전압이 점차적으로 증가할 때, 패스 전압은 반대로 점차적으로 감소하여 제공함으로서, 선택된 단위셀과 같은 스트링에 있는 주변의 단위셀의 모스트랜지스터가 핫 일렉트론에 의한 잘못 프로그래밍 되는 것을 방지할 수 있다.

Claims (3)

  1. 낸드형 플래시 메모리 장치의 구동방법에 있어서,
    다수의 단위셀들을 직렬로 배치한 제1 스트링에서 선택된 단위셀에 프로그램 전압을 점차적으로 상승시켜 공급하는 단계; 및
    상기 제1 스트링에서 선택되지 않은 단위셀에 상기 프로그램 전압을 상승시켜 공급하는 것에 대응하여 프로그램 방지전압을 점차적으로 하강시켜 공급하는 단계
    를 포함하는 플래시 메모리 장치의 구동방법.
  2. 다수의 단위셀들을 직렬로 배치한 제1 스트링; 및
    상기 제1 스트링에서 선택된 단위셀에 프로그램 전압과 선택되지 않은 나머지 단위셀에 프로그램 방지전압을 제공하기 위한 전압공급부를 구비하며, 상기 프로그램 전압이 점차적으로 상승할 때에 그에 대응하여 상기 프로그램 방지전압을 점차적으로 하강하는 것을 특징으로 하는 플래시 메모리 장치.
  3. 제 2 항에 있어서,
    상기 전압공급부는
    다수의 저항;
    상기 다수의 저항중 선택된 저항의 일측단에 인가된 전압을 상기 프로그램 전압으로 제공하기 위한 제1 스위치;
    상기 제1 스위치에 의해 전달되는 전압에 대응하는 상기 프로그램 방지전압을 상기 다수의 저항중 선택된 저항의 일측단으로부터 전달하기 위한 제2 스위치;
    상기 다수의 저항중 선택된 저항의 일측단에 인가된 전압을 상기 프로그램 전압으로 제공하기 위한 제3 스위치; 및
    상기 제3 스위치에 의해 전달되는 전압에 대응하는 상기 프로그램 방지전압을 상기 다수의 저항중 선택된 저항의 일측단으로 부터 전달하기 위한 제4 스위치를 구비하며,
    상기 제1 스위치에 의해 전달되는 전압과 상기 제2 스위치에 의해 전달되는 전압의 차이가 상기 제3 스위치에 의해 전달되는 전압과 상기 제4 스위치에 의해 전달되는 전압의 차이보다 더 큰 것을 특징으로 하는 플래시 메모리 장치.
KR1020070030735A 2007-03-29 2007-03-29 반도체 플래시 메모리 장치 및 그 구동방법 KR20080088170A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030735A KR20080088170A (ko) 2007-03-29 2007-03-29 반도체 플래시 메모리 장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030735A KR20080088170A (ko) 2007-03-29 2007-03-29 반도체 플래시 메모리 장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20080088170A true KR20080088170A (ko) 2008-10-02

Family

ID=40150493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030735A KR20080088170A (ko) 2007-03-29 2007-03-29 반도체 플래시 메모리 장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20080088170A (ko)

Similar Documents

Publication Publication Date Title
US7596026B2 (en) Program method of non-volatile memory device
US7518920B2 (en) Flash memory device including a dummy cell
KR0170707B1 (ko) 비휘발성 메모리 소자 및 그 구동 방법
US7852682B2 (en) Flash memory device and program method of flash memory device using different voltages
KR100697285B1 (ko) 워드라인과 선택라인 사이에 보호라인을 가지는 낸드플래시 메모리 장치
US7916545B2 (en) Semiconductor memory device including stacked gate having charge accumulation layer and control gate and method of writing data to semiconductor memory device
US7643338B2 (en) Method for programming a flash memory device
JP3652453B2 (ja) 半導体メモリ装置
US6285587B1 (en) Memory cell string structure of a flash memory device
US20060250850A1 (en) Flash Memory Device and Method of Programming the Same
US8437199B2 (en) Semiconductor memory device and method of erasing the same
US20110026330A1 (en) Program method of flash memory device
JP2008140488A (ja) 半導体記憶装置
JP2007506207A (ja) フラッシュメモリ用昇圧基板／タブプログラミング
KR20070018216A (ko) 비휘발성 메모리 장치
KR20060108324A (ko) Ｎａｎｄ형 플래쉬 메모리 셀의 프로그램 방법
JP2009205728A (ja) Ｎａｎｄ型不揮発性半導体メモリ
US7768833B2 (en) Method of programming non-volatile memory device
KR20090044762A (ko) 플래시 메모리 장치
JP6381460B2 (ja) 半導体記憶装置
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR101036300B1 (ko) 플래시 메모리 장치 및 이의 프로그램 방법
US20100124128A1 (en) Nand flash memory
KR20100013956A (ko) 플래시 메모리 소자 및 이의 프로그램 방법
US9697902B2 (en) Nonvolatile semiconductor memory device and data programming method for memory cells

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination