JPS6234398A - 不揮発性メモリ− - Google Patents
不揮発性メモリ−Info
- Publication number
- JPS6234398A JPS6234398A JP60175105A JP17510585A JPS6234398A JP S6234398 A JPS6234398 A JP S6234398A JP 60175105 A JP60175105 A JP 60175105A JP 17510585 A JP17510585 A JP 17510585A JP S6234398 A JPS6234398 A JP S6234398A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- writing
- write
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は不揮発性メモリーに関する。
従来、不揮発性メモリーとして、フローティングゲート
ＭＯ８やＭＮＯＳを記憶素子としたものが実用化されて
いるが、記憶素子１個当９１ビットの情報を記憶するだ
けであった。
ＭＯ８やＭＮＯＳを記憶素子としたものが実用化されて
いるが、記憶素子１個当９１ビットの情報を記憶するだ
けであった。
上述した従来の不揮発性メモリーはメモリーのビット数
と同数の記憶素子を必要とするので、集積度の向上が困
難であり、また価格が高いという欠点があった。
と同数の記憶素子を必要とするので、集積度の向上が困
難であり、また価格が高いという欠点があった。
本発明は１つの記憶素子に複数のビット数を記憶させる
ことＫよシ、メモリーの素子数を減らすと共に低価格化
を目的とする。
ことＫよシ、メモリーの素子数を減らすと共に低価格化
を目的とする。
本発明の不揮発性メモリーは、書込によって特性が連続
的に変化する半導体不揮発性記憶素子と、書込モードと
読出モードとを一定時間毎に交互に切換える回路と、複
数ビットのディジタル信号をアナログ信号に変換するＤ
／Ａ変換回路と、メモリーセルからの読出レベルを前記
アナログ信号しベルと比較し、この結果によって書込動
作を終了させる回路と、読出されたアナログ信号レベル
をディジタル信号に逆変換するＡ／Ｄ変換回路とを含む
ことを特徴とするものである。
的に変化する半導体不揮発性記憶素子と、書込モードと
読出モードとを一定時間毎に交互に切換える回路と、複
数ビットのディジタル信号をアナログ信号に変換するＤ
／Ａ変換回路と、メモリーセルからの読出レベルを前記
アナログ信号しベルと比較し、この結果によって書込動
作を終了させる回路と、読出されたアナログ信号レベル
をディジタル信号に逆変換するＡ／Ｄ変換回路とを含む
ことを特徴とするものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。１はフロー
ティングゲートＭＯ８）ランジスタによるメモリセル、
２はＭＯＳ）ランジスタ、３は書込用高電源（Ｖｐｐ）
と読出用低電圧電源（ＶＤＤ ）を切換える負荷回路、
４，５は同じく電源をＶＰＰとＶＤＤとを切換えること
によって書込時には高電圧、読出時には低電圧を出力す
るドライバー回路、６゜７はアドレスデコーダー、８は
メモリーセル１からの読出点、９はコンパレータ、１０
は２ビツトのＤ／Ａ変換回路、１１は読出・書込切換信
号発生回路、１２はＲ／Ｗ切換端子、１３は２ビツトの
Ａ／Ｄ変換回路である。
ティングゲートＭＯ８）ランジスタによるメモリセル、
２はＭＯＳ）ランジスタ、３は書込用高電源（Ｖｐｐ）
と読出用低電圧電源（ＶＤＤ ）を切換える負荷回路、
４，５は同じく電源をＶＰＰとＶＤＤとを切換えること
によって書込時には高電圧、読出時には低電圧を出力す
るドライバー回路、６゜７はアドレスデコーダー、８は
メモリーセル１からの読出点、９はコンパレータ、１０
は２ビツトのＤ／Ａ変換回路、１１は読出・書込切換信
号発生回路、１２はＲ／Ｗ切換端子、１３は２ビツトの
Ａ／Ｄ変換回路である。
データの書込の場合は、まず、外部からアドレスデコー
ダ６．７にメモリセル１を選択するためのアドレスを与
え、モード切替端子１２に書込モード信号を与える。こ
の書込モード信号によって続出・書込切替信号発生回路
１１は、２値の一方のレベルの書込期間と、２噸の他方
のレベルの続出期間とを周期的に繰返す読出−書込信号
が発生され、書込期間には、ドライバー４，５からＶＰ
Ｐに近い電圧が出力され、メモリセルｌ、ＭＯ８）ラン
ジスタ２に与えられ、続出期間にはＶＤＤに近い電圧が
出力されメモリセル１．ＭＯＳトランジスタ２に与えら
れる。切替回路３は、書込期間にはＶＰＰを、続出期間
にはＶＤＤを、読出点８に供給する。
ダ６．７にメモリセル１を選択するためのアドレスを与
え、モード切替端子１２に書込モード信号を与える。こ
の書込モード信号によって続出・書込切替信号発生回路
１１は、２値の一方のレベルの書込期間と、２噸の他方
のレベルの続出期間とを周期的に繰返す読出−書込信号
が発生され、書込期間には、ドライバー４，５からＶＰ
Ｐに近い電圧が出力され、メモリセルｌ、ＭＯ８）ラン
ジスタ２に与えられ、続出期間にはＶＤＤに近い電圧が
出力されメモリセル１．ＭＯＳトランジスタ２に与えら
れる。切替回路３は、書込期間にはＶＰＰを、続出期間
にはＶＤＤを、読出点８に供給する。
書込期間の積算値で与えられる、メモリセル１の書込時
間ｔとメモリセル１のスレショールド電圧ｖＴとの関係
は、一定の電圧条佇のもとでは第２図に示すような関係
となり、書込時間が長くなるに従がって■７が上昇する
。またフローティングゲートＭＯ８）ランジスタ１とＭ
ＯＳトランジスタ２とは負荷回路３との間でレシオ回路
を構成しているので、フローティングゲートＭＯ８）ラ
ンジスタ１の■Ｔが変化すると続出点８の出力電圧（ｖ
ｏ）は第３図に示すように変化する。一方、書込むべき
２ビツトの人力ディジタル信号ＢＯ、ＢｌはＤ／Ａ変換
回路１０でアナログ信号に変換され、このアナログ信号
よりも低い間は書込・ｃ６出信号による動作を継続し、
ｆ）／Ａ変換回路１０からのアナログ信号よりもｖｏが
高いことがコンパレータ９で判定ぢれると、続出・書込
切替信号発生回路１１は書込・読出信号の出力を停止し
て蒼込鯛作を終了する。したがって、この時点でのｖｏ
は入力ディジタル信号Ｂｌ、Ｂ２に対応した電圧になっ
ている。
間ｔとメモリセル１のスレショールド電圧ｖＴとの関係
は、一定の電圧条佇のもとでは第２図に示すような関係
となり、書込時間が長くなるに従がって■７が上昇する
。またフローティングゲートＭＯ８）ランジスタ１とＭ
ＯＳトランジスタ２とは負荷回路３との間でレシオ回路
を構成しているので、フローティングゲートＭＯ８）ラ
ンジスタ１の■Ｔが変化すると続出点８の出力電圧（ｖ
ｏ）は第３図に示すように変化する。一方、書込むべき
２ビツトの人力ディジタル信号ＢＯ、ＢｌはＤ／Ａ変換
回路１０でアナログ信号に変換され、このアナログ信号
よりも低い間は書込・ｃ６出信号による動作を継続し、
ｆ）／Ａ変換回路１０からのアナログ信号よりもｖｏが
高いことがコンパレータ９で判定ぢれると、続出・書込
切替信号発生回路１１は書込・読出信号の出力を停止し
て蒼込鯛作を終了する。したがって、この時点でのｖｏ
は入力ディジタル信号Ｂｌ、Ｂ２に対応した電圧になっ
ている。
一方、データの読出の際には外部からアドレスデコーダ
６．７にメモリセルｌを選択するためのアドレスを与え
、モード切替端子１２に読出モード信号を与える。この
続出モード信号によって続出・書込切替信号発生回路１
１は、前記書込・読出信号は出力し、ドライバー回路４
．５はＶＤＤに近い電圧をメモリセル１．ＭＯ８）ラン
ジスタ２に与える。予め記憶されていた読出点８の出力
電圧はＡ／Ｄ変換回路１３を経て２ビツトのディジタル
信号ＤＯ，ＤＩとして出力される。
６．７にメモリセルｌを選択するためのアドレスを与え
、モード切替端子１２に読出モード信号を与える。この
続出モード信号によって続出・書込切替信号発生回路１
１は、前記書込・読出信号は出力し、ドライバー回路４
．５はＶＤＤに近い電圧をメモリセル１．ＭＯ８）ラン
ジスタ２に与える。予め記憶されていた読出点８の出力
電圧はＡ／Ｄ変換回路１３を経て２ビツトのディジタル
信号ＤＯ，ＤＩとして出力される。
なお、Ｄ／Ａ変換回路１０とＡ／Ｄ変換回路１３は特性
を揃える意味から基準電圧源や分圧素子を共用化するの
が望ましく、また、回路１０のＤ／Ａ変換特性と回路１
３のＡ／Ｄ変換特性との間には動作マージンを最大にす
るため１／２ＬＳＢのレベル差を持たせることが望まし
い。
を揃える意味から基準電圧源や分圧素子を共用化するの
が望ましく、また、回路１０のＤ／Ａ変換特性と回路１
３のＡ／Ｄ変換特性との間には動作マージンを最大にす
るため１／２ＬＳＢのレベル差を持たせることが望まし
い。
第１図の実施例は１索子２ピツトの不揮発性メモリーの
回路を示したが、ＭＯＳ）ランラスタ２ダー及びドライ
バーを配置することによって任意の数の記憶素子を持つ
メモリーを構成できる。
回路を示したが、ＭＯＳ）ランラスタ２ダー及びドライ
バーを配置することによって任意の数の記憶素子を持つ
メモリーを構成できる。
前記実施例では記憶素子として、フローティングゲート
ＭＯ８によるＢＦＲＯＭ素子を用いているが、代シにＭ
ＮＯＳやトンネル注入によるＥＥＰＲＯＭ素子、その他
任意の素子を用いることもできる。
ＭＯ８によるＢＦＲＯＭ素子を用いているが、代シにＭ
ＮＯＳやトンネル注入によるＥＥＰＲＯＭ素子、その他
任意の素子を用いることもできる。
以上説明したように、本発明では、書込時間によって■
ア等の特注が連続的に変化する素子に対して出力電圧が
複数ビットディジタル信号をＤ／Ａ変侯した電圧に一致
する電で短かい周期で曹込と読出を繰返すことにより、
１素子のメモリーセルトランジスタに複数ビットのディ
ジタルデータを曹込むことができ、ビット数に対してメ
モリーセルの数を少なくした不揮発性メモリーが実現で
きる０
ア等の特注が連続的に変化する素子に対して出力電圧が
複数ビットディジタル信号をＤ／Ａ変侯した電圧に一致
する電で短かい周期で曹込と読出を繰返すことにより、
１素子のメモリーセルトランジスタに複数ビットのディ
ジタルデータを曹込むことができ、ビット数に対してメ
モリーセルの数を少なくした不揮発性メモリーが実現で
きる０
第１図は本発明の一実施例の回路図、第２図は第１図中
のメモリセル１の特性図、第３図は第１図中の続出点の
電圧の特性図である。 １・・・・・・７０一テインググートＭＯＳトランジス
ター、２・・・・・・ＭＯＳトランジスター、３・・・
・・・負荷回路、４，５・・・・・・ドライバー回路、
６，７・旧・・アトし・スデコーダー、９・・・・・・
コンパレーター、１０・・・・・・Ｄ／Ａ変換回路、１
１・・・・・・読出拳書込切換信号発生回路、１３・・
・・・・Ａ／Ｄ変換回路。 Ｑム
のメモリセル１の特性図、第３図は第１図中の続出点の
電圧の特性図である。 １・・・・・・７０一テインググートＭＯＳトランジス
ター、２・・・・・・ＭＯＳトランジスター、３・・・
・・・負荷回路、４，５・・・・・・ドライバー回路、
６，７・旧・・アトし・スデコーダー、９・・・・・・
コンパレーター、１０・・・・・・Ｄ／Ａ変換回路、１
１・・・・・・読出拳書込切換信号発生回路、１３・・
・・・・Ａ／Ｄ変換回路。 Ｑム
Claims (1)
- 書込によって特性が連続的に変化する半導体不揮発性記
憶素子と、書込モードと読出モードとを一定時間毎に交
互に切換える回路と、複数ビットのディジタル信号をア
ナログ信号に変換するＤ／Ａ変換回路と、メモリーセル
からの読出レベルを、前記アナログ信号のレベルと比較
し、この結果によって書込動作を終了させる回路と、読
出されたアナログ信号レベルをディジタル信号に変換す
るＡ／Ｄ変換回路とを含むことを特徴とする不揮発性メ
モリー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175105A JPS6234398A (ja) | 1985-08-08 | 1985-08-08 | 不揮発性メモリ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60175105A JPS6234398A (ja) | 1985-08-08 | 1985-08-08 | 不揮発性メモリ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6234398A true JPS6234398A (ja) | 1987-02-14 |
Family
ID=15990344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60175105A Pending JPS6234398A (ja) | 1985-08-08 | 1985-08-08 | 不揮発性メモリ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234398A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238196A (ja) * | 1991-01-22 | 1992-08-26 | Nec Ic Microcomput Syst Ltd | Ｅｐｒｏｍ回路 |
| US6038167A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6181603B1 (en) | 1996-05-01 | 2001-01-30 | Hitachi, Ltd. | Nonvolatile semiconductor memory device having plural memory cells which store multi-value information |
-
1985
- 1985-08-08 JP JP60175105A patent/JPS6234398A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238196A (ja) * | 1991-01-22 | 1992-08-26 | Nec Ic Microcomput Syst Ltd | Ｅｐｒｏｍ回路 |
| US6912156B2 (en) | 1995-01-31 | 2005-06-28 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US6366495B2 (en) | 1995-01-31 | 2002-04-02 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6111790A (en) * | 1995-01-31 | 2000-08-29 | Hitachi, Ltd. | Non-volatile memory device and refreshing method |
| US6801452B2 (en) | 1995-01-31 | 2004-10-05 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US7542339B2 (en) | 1995-01-31 | 2009-06-02 | Solid State Storage Solutions, Llc | Clock synchronized non-volatile memory device |
| US6226198B1 (en) | 1995-01-31 | 2001-05-01 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6256230B1 (en) | 1995-01-31 | 2001-07-03 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6804147B2 (en) | 1995-01-31 | 2004-10-12 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US7327604B2 (en) | 1995-01-31 | 2008-02-05 | Renesas Technology Corporation | Clock synchronized non-volatile memory device |
| US6459614B1 (en) | 1995-01-31 | 2002-10-01 | Hitachi, Ltd. | Non-volatile memory device and refreshing method |
| US6747941B2 (en) | 1995-01-31 | 2004-06-08 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6751119B2 (en) | 1995-01-31 | 2004-06-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6751120B2 (en) | 1995-01-31 | 2004-06-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6829163B2 (en) | 1995-01-31 | 2004-12-07 | Hitachi, Ltd. | Clock synchronized nonvolatile memory device |
| US6768672B2 (en) | 1995-01-31 | 2004-07-27 | Renesas Technology Corp. | Clock Synchronized Non-Volatile Memory Device |
| US7324375B2 (en) | 1995-01-31 | 2008-01-29 | Solid State Storage Solutions, Llc | Multi-bits storage memory |
| US6166949A (en) * | 1995-01-31 | 2000-12-26 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6038165A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6757194B2 (en) | 1995-01-31 | 2004-06-29 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6847549B2 (en) | 1995-01-31 | 2005-01-25 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6850434B2 (en) | 1995-01-31 | 2005-02-01 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US6868006B2 (en) | 1995-01-31 | 2005-03-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6898118B2 (en) | 1995-01-31 | 2005-05-24 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6038167A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6965525B2 (en) | 1995-01-31 | 2005-11-15 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US7161830B2 (en) | 1995-01-31 | 2007-01-09 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US7193894B2 (en) | 1995-01-31 | 2007-03-20 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US7286397B2 (en) | 1995-01-31 | 2007-10-23 | Renesas Technology Corporation | Clock synchronized nonvolatile memory device |
| US7245532B2 (en) | 1996-05-01 | 2007-07-17 | Renesas Technology Corporation | Nonvolatile semiconductor memory device which stores multi-value information |
| US6771537B2 (en) | 1996-05-01 | 2004-08-03 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| US6396736B1 (en) | 1996-05-01 | 2002-05-28 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| US7394697B2 (en) | 1996-05-01 | 2008-07-01 | Renesas Technology Corp. | Nonvolatile semiconductor memory device which stores multi-value information |
| US6181603B1 (en) | 1996-05-01 | 2001-01-30 | Hitachi, Ltd. | Nonvolatile semiconductor memory device having plural memory cells which store multi-value information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5539690A (en) | Write verify schemes for flash memory with multilevel cells | |
| US5815443A (en) | Bit map addressing schemes for flash memory | |
| US6400602B2 (en) | Semiconductor memory device and restoration method therefor | |
| US7245532B2 (en) | Nonvolatile semiconductor memory device which stores multi-value information | |
| US6847550B2 (en) | Nonvolatile semiconductor memory having three-level memory cells and program and read mapping circuits therefor | |
| KR100303549B1 (ko) | 비휘발성메모리셀당복수의디지털비트를저장및검색하기위한집적회로 | |
| US5828616A (en) | Sensing scheme for flash memory with multilevel cells | |
| US6646913B2 (en) | Method for storing and reading data in a multilevel nonvolatile memory | |
| US7949823B2 (en) | Multilevel storage nonvolatile semiconductor memory device enabling high-speed data reading and high-speed data writing | |
| JPH07105146B2 (ja) | 不揮発性記憶装置 | |
| JP2000251484A (ja) | 不揮発性半導体記憶装置 | |
| US6477092B2 (en) | Level shifter of nonvolatile semiconductor memory | |
| JP3875416B2 (ja) | 強誘電体記憶装置 | |
| EP0851429B1 (en) | Data sensing device and method for multibit memory cell | |
| US6009015A (en) | Program-verify circuit and program-verify method | |
| US5022000A (en) | Semiconductor memory device | |
| US6181629B1 (en) | Semiconductor memory device incorporating potential generation circuit with rapid rise of output potential | |
| JP4068247B2 (ja) | プログラム動作を選択する不揮発性半導体メモリ装置 | |
| US6292423B1 (en) | Nonvolatile semiconductor memory | |
| JPH0457294A (ja) | プログラム可能な不揮発性半導体メモリ装置 | |
| JPS6234398A (ja) | 不揮発性メモリ− | |
| KR0177783B1 (ko) | 멀티레벨 스토리지 반도체 장치 | |
| US4860258A (en) | Electrically programmable non-volatile memory having sequentially deactivated write circuits | |
| JP3312574B2 (ja) | 半導体記憶装置 | |
| JPH11185491A (ja) | 半導体不揮発性記憶装置 |