KR19980022518A - 불휘발성 반도체 메모리 장치 - Google Patents

불휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR19980022518A
KR19980022518A KR1019960041696A KR19960041696A KR19980022518A KR 19980022518 A KR19980022518 A KR 19980022518A KR 1019960041696 A KR1019960041696 A KR 1019960041696A KR 19960041696 A KR19960041696 A KR 19960041696A KR 19980022518 A KR19980022518 A KR 19980022518A
Authority
KR
South Korea
Prior art keywords
analog
reference voltage
digital
signal
analog signal
Prior art date
Application number
KR1019960041696A
Other languages
English (en)
Inventor
이재욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960041696A priority Critical patent/KR19980022518A/ko
Publication of KR19980022518A publication Critical patent/KR19980022518A/ko

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 셀에 저장하고자 하는 데이터를 아날로그 레벨로 저장하는 불휘발성 반도체 메모리 장치에 관한 것으로서, 소정 제 1 기준전압과 소정 제 2 기준전압을 출력하는 입력기준전압부와; 디지탈 신호와 상기 제 1 기준전압과 상기 제 2 기준전압에 응답하여 상기 디지탈 신호에 대응되는 아날로그 신호를 출력하는 디지탈-아날로그 변환부와; 상기 아날로그 신호에 응답하여 상기 아날로그 신호를 증폭하여 출력하는 증폭부와; 선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하는 아날로그 저장부와; 소정 제 3 기준전압과 소정 제 4 기준전압을 출력하는 출력기준전압부와; 상기 아날로그 신호와 상기 제 1 기준전압과 상기 제 2 기준전압에 응답하여 상기 아날로그 신호에 대응되는 상기 디지탈 신호를 출력하는 아날로그-디지탈 변환부를 포함한다.

Description

불휘발성 반도체 메모리 장치(non volatile semiconductor memory device)
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로서, 구체적으로는 메모리 셀에 저장하고자 하는 디지탈 데이터를 아날로그 레벨로 저장하는 불휘발성 반도체 메모리 장치에 관한 것이다.
아날로그 신호를 아날로그-디지탈 변환장치(ADC,analog digital convertor)를 통해 디지탈 신호로 변환하지 않고 상기 아날로그 신호를 직접 반도체 메모리 장치에 저장하게 되면 이와 유사한 디지탈 방식에 비해 메모리 집적도(density)를 높일 수 있다. 이를 실현하기 위한 기술로는 미국 ISD사가 개발한 DSAT(direct analog storage technology)에 관해 'USP NO. 5,220,531'에 자세히 개제되어 있다. 상기 USP ,531에 의하면 아날로그 레벨로 직접 메모리 셀에 저장하기 위해서, 증가하는 크기의 고전압 스텝 펄스를 상기 메모리 셀의 드레인단자에 인가하고 게이트단자에는 일정전압을 인가하였다. 여기서, 상기 메모리 셀은 반도체기판에 소오스영역과 드레인영역이 채널을 사이에 두고 형성되며 상기 채널상부에 게이트산화막, 플로팅게이트(floating gate), ONO막, 그리고 제어게이트(contro gate)가 순차적으로 형성되어 이루어졌다. 이로서, 채널영역에서 플로팅게이트로 전자들이 이동하는 F-N 터널링(Fowler-Nordheim tenneling)에 의하여 플로팅게이트의 전위를 변화시키게 된다. 이때, 변화된 전위에 해당하는 전류값을 읽고 이 전류값을 전압값으로 변환한 후 본래의 아날로그 신호와 비교하는 동작을 반복적으로 수행함으로서 메모리 셀에 아날로그 레벨을 저장하는 기술이다.
그러나. 상술한 바와같은 종래 불휘발성 반도체 메모리 장치에 의하면, 메모리 셀에 데이터를 아날로그 레벨로 저장할 경우 메모리 셀에 1비트의 데이터만을 저장하게 된다. 따라서, 상기 메모리 셀에 저장할 수 있는 데이터 비트수가 1비트로 제한되어 있기 때문에 아날로그 신호를 저장하는 효율이 저하되는 문제점이 생긴다.
따라서 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 메모리 셀에 저장하고자 하는 데이터를 아날로그 레벨로 저장하는 불휘발성 반도체 메모리 장치를 제공하는데 있다.
도 1은 본 발명에 따른 불휘발성 반도체 메모리 장치의 구성을 보여주는 블록도,
*도면의 주요 부분에 대한 부호 설명
20 : 디지탈-아날로그 변환부 30 : 증폭부
40 : 아날로그 저장부 60 : 아날로그-디지탈 변환부
상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 소정 제 1 기준전압과 소정 제 2 기준전압을 출력하는 입력기준전압부와; 디지탈 신호와 상기 제 1 기준전압과 상기 제 2 기준전압에 응답하여 상기 디지탈 신호에 대응되는 아날로그 신호를 출력하는 디지탈-아날로그 변환부와; 상기 아날로그 신호에 응답하여 상기 아날로그 신호를 증폭하여 출력하는 증폭부와; 선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하는 아날로그 저장부와; 소정 제 3 기준전압과 소정 제 4 기준전압을 출력하는 출력기준전압부와; 상기 아날로그 신호와 상기 제 1 기준전압과 상기 제 2 기준전압에 응답하여 상기 아날로그 신호에 대응되는 상기 디지탈 신호를 출력하는 아날로그-디지탈 변환부를 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 증폭부는 증폭기와 저항으로 구성된다.
이와같은 장치에 의해서, 아날로그 저장장치를 이용하여 하나의 메모리 셀에 1비트의 데이터를 저장하여 메모리 이용 효율을 높일 수 있는 불휘발성 반도체 메모리 장치를 구현할 수 있다.
이하 본 발명의 실시예에 따른 참조도면 도 1에 의거하여 상세히 설명한다.
도 1을 참조하면, 본 발명에 따른 신규한 불휘발성 반도체 메모리 장치는 메모리 셀에 데이터를 저장할 때 디지탈 레벨이 아닌 아날로그 레벨로 저장하는 아날로그 저장부(40)를 이용하여 멀티비트의 디지탈 신호를 하나의 메모리 셀에 저장할 수 있다. 즉, 4비트의 디지탈 신호(digital signal)를 DAC(20)를 통해 아날로그 레벨로 변환한 후 이를 아날로그 저장부(40)에 저장한다. 이후, 상기 아날로그 저장부(40)에 저장된 아날로그 레벨의 데이터는 ADC(50)를 통해 본래의 디지탈 데이터로 출력하게 된다. 이로서, 하나의 메모리 셀에 종래와 같이 한 비트만 저장하는 것이 아니라 멀티비트의 디지탈 데이터를 아날로그 신호로 변환하여 저장함으로서 메모리 집적도를 높일 수 있는 불휘발성 반도체 메모리 장치를 구현할 수 있다.
도 1에는 본 발명의 바람직한 실시예에 따른 불휘발성 반도체 메모리 장치의 구성을 보여주는 블록도가 도시되어 있다.
도 1에 도시된 바와같이, 본명에 따른 불휘발성 반도체 메모리 장치는 입력기준전압부(10), 디지탈-아날로그 변환부(20), 증폭부(30), 아날로그 저장부(40), 출력기준전압부(50), 그리고 아날로그-디지탈 변환부(60)로 구성되어 있다. 상기 입력기준전압부(10)는 상기 디지탈-아날로그 변환부(20)의 기준전압으로 사용되는 입력최대 기준전압(IRef +)과 입력최소 기준전압(IRef -)을 출력한다. 상기 디지탈-아날로그 변환부(20)는 저장하고자 하는 멀티비트 디지탈 신호(digital signal)와 상기 입력최대 기준전압(IRef +)과 상기 입력최소 기준전압(IRef -)에 응답하여 상기 멀티비트 디지탈 신호(digital signal)에 대응되는 아날로그 신호(S_analog)를 출력한다. 그리고, 상기 증폭부(30)는 상기 아날로그 신호(S_analog)에 응답하여 상기 아날로그 신호(S_analog)를 증폭하여 출력한다.
상기 아날로그 저장부(40)는 선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호(S_analog)를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하게 된다. 상기 출력기준전압부(50)는 상기 아날로그-디지탈 변환부(60)의 기준으로 사용되는 출력최대 기준전압(ORef +)과 출력최소 기준전압(ORef -)을 출력한다. 그리고, 상기 아날로그-디지탈 변환부(60)는 상기 아날로그 신호(S_analog)와 상기 출력최대 기준전압(ORef +)과 상기 출력최소 기준전압(ORef -)에 응답하여 상기 아날로그 신호(S_analog)에 대응되는 상기 디지탈 신호(digital signal)를 출력한다. 여기서, 상기 증폭부(30)는 증폭기(32)와 저항(R)으로 이루어졌다.
선택 트랜지스터(select transistor)와 데이터를 저장하기 위한 메모리 트랜지스터(memory transistor)가 쌍으로 이루어진 메모리 셀 어레이를 구비한 아날로그 저장부(40)는 상기 메모리 트랜지스터의 문턱전압값을 가변시켜 저장하고자 하는 데이터를 아날로그 레벨로 저장하게 된다. 종래의 메모리 장치의 경우 디지탈 레벨의 논리 '0' 또는 논리 '1' 데이터를 하나의 메모리 셀에 한 비트씩 저장하는 방식을 사용하였다. 이러한 경우 메모리 셀 어레이에 데이터를 저장할 수 있는 메모리 사용 효율이 저하되는 문제점이 생겼다. 이를 개선하기 위해 본 발명에서는 상기 아날로그 저장부(40)를 이용하여 멀티비트의 디지탈 신호를 아날로그 레벨로 변환한 후 이를 상기 아날로그 저장부(40)에 저장하는 방식을 구현함으로서 메모리 사용 효율을 높일 수 있게 되었다.
본 발명에 따른 참조도면 도 1에 의거하어 좀 더 구체적으로 설명하면 다음과 같다.
도 1에 도시된 불휘발성 반도체 메모리 장치는 아날로그 저장부(40)를 이용하여 원래의 아날로그 저장기법에 따라 EEPROM에 저장하던 방식에서 하나의 셀을 16 레벨로 구분하여 4비트의 디지탈 데이터를 하나의 셀에 저장할 수 있다. 먼저 4비트의 데이터를 시리얼(serial)하게 반도체 장치로 입력시키게 되는데 입력되는 데이터중 0000은 입력최소 기준전압(IRef -)에 해당하는 아날로그값으로 매칭을 시키고 1111에 해당하는 데이터값은 아날로그 값이 되도록하여 디지탈-아날로그 변환부(20)로 입력함으로서 입력 기준전압값의 범위를 정하게 된다. 상기 아날로그 저장부(40)에서는 1.5볼트 레퍼런스 전압을 기준으로하여 Vp-p전압이 50mVp-p이므로 입력기준전압부(10)에서는 이것을 기준으로하여 구성을 하게 된다.
다시말해서, 입력되는 디지탈 신호를 1.5볼트 레퍼런스 전압과 이 전압을 기준으로 하는 50mVp-p입력 레벨이 입력된다. 결국, 이 0000 - 1111의 디지탈 입력 데이터가 디지탈-아날로그 변화부(20)에 의해서 그에 대응되는 아날로그 레벨이 출력된다. 상기 디지탈-아날로그 변환부(20)에 의해서 변환된 이 아날로그 레벨을 아날로그 저장부(40)의 메모리 셀에 저장하게 된다. 이 저장된 아날로그 값은 아날로그-디지탈 변환부(50)에 의해 해당되는 디지탈 데이터값으로 매칭되어 출력(입력값이 복원)된다. 상기 아날로그 저장부(40)에서는 입력되는 아날로그 레벨을 8비트(256레벨)의 해상도를 가지도록 분할하게 된다.
그리고, 상기 아날로그 레벨을 메모리 셀에 직접 저장시키게 되는데 본 발명에서는 현재의 아날로그 256 레벨을 16 레벨로 분할한다. 이어, 상기 디지탈 데이터에 해당하는 아날로그 레벨을 디지탈-아날로그 변환부(20)에서 변환하여 아날로그 레벨을 메모리 셀에 저장하게 된다. 이론적으로는 256 레벨을 가지게 되므로 8비트의 데이터를 하나의 메모리 셀에 저장할 수 있지만 아날로그 데이터를 복원하는 경우 한 두 레벨이 변해도 큰 문제가 되지 않지만 디지탈 데이터에서는 큰 문제가 될 수 있으므로 데이터 신뢰성 측면을 고려할 때 4비트의 손해를 보더라도 16 레벨(4비트)로 구성하는 것이 타당하다고 할 수 있다.
상기한 바와같이, 선택 트랜지스터와 데이터를 저장하기 위한 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비한 아날로그 저장부는 상기 메모리 트랜지스터의 문턱전압값을 가변시켜 저장하고자 하는 데이터를 아날로그 레벨로 저장하게 된다. 종래의 메모리 장치에 있어서 디지탈 레벨의 논리 '0' 또는 논리 '1' 데이터를 하나의 셀에 한 비트씩 저장하는 방식을 사용하였다. 이러한 경우 메모리 셀 어레이에 데이터를 저장할 수 있는 메모리 사용 효율이 저하되었다. 반면, 본 발명에서는 상기 아날로그 저장부를 이용하여 멀티비트의 디지탈 신호를 아날로그 레벨로 변환한 후 이를 상기 아날로그 저장부에 저장하는 방식을 구현함으로서 메모리 사용 효율을 높일 수 있게 되었다.

Claims (2)

  1. 소정 제 1 기준전압(IRef +)과 소정 제 2 기준전압(IRef -)을 출력하는 입력기준전압부(10);
    디지탈 신호(digital signal)와 상기 제 1 기준전압(IRef +)과 상기 제 2 기준전압(IRef -)에 응답하여 상기 디지탈 신호(digital signal)에 대응되는 아날로그 신호(S_analog)를 출력하는 디지탈-아날로그 변환부(20)와;
    상기 아날로그 신호(S_analog)에 응답하여 상기 아날로그 신호(S_analog)를 증폭하여 출력하는 증폭부(30)와;
    선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호(S_analog)를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하는 아날로그 저장부(40)와;
    소정 제 3 기준전압(ORef +)과 소정 제 4 기준전압(ORef -)을 출력하는 제 2 기준전압부(50);
    상기 아날로그 신호(S_analog)와 상기 제 1 기준전압(IRef +)과 상기 제 2 기준전압(IRef -)에 응답하여 상기 아날로그 신호(S_analog)에 대응되는 상기 디지탈 신호(digital signal)를 출력하는 아날로그-디지탈 변환부(60)를 포함하는 불휘발성 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 증폭부(30)는 증폭기(32)와 저항(R)으로 구성된 불휘발성 반도체 메모리 장치.
KR1019960041696A 1996-09-23 1996-09-23 불휘발성 반도체 메모리 장치 KR19980022518A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960041696A KR19980022518A (ko) 1996-09-23 1996-09-23 불휘발성 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041696A KR19980022518A (ko) 1996-09-23 1996-09-23 불휘발성 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR19980022518A true KR19980022518A (ko) 1998-07-06

Family

ID=66520735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041696A KR19980022518A (ko) 1996-09-23 1996-09-23 불휘발성 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR19980022518A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520584B1 (ko) * 2003-10-13 2005-10-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 데이타 제어 장치
WO2010111589A2 (en) * 2009-03-27 2010-09-30 Benjamin Vigoda Storage devices with soft processing
US8107306B2 (en) 2009-03-27 2012-01-31 Analog Devices, Inc. Storage devices with soft processing
KR102542997B1 (ko) * 2022-08-19 2023-06-14 한국과학기술원 메모리 디바이스

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520584B1 (ko) * 2003-10-13 2005-10-10 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 이용한 데이타 제어 장치
WO2010111589A2 (en) * 2009-03-27 2010-09-30 Benjamin Vigoda Storage devices with soft processing
WO2010111589A3 (en) * 2009-03-27 2011-01-13 Benjamin Vigoda Storage devices with soft processing
US8107306B2 (en) 2009-03-27 2012-01-31 Analog Devices, Inc. Storage devices with soft processing
US8179731B2 (en) 2009-03-27 2012-05-15 Analog Devices, Inc. Storage devices with soft processing
KR102542997B1 (ko) * 2022-08-19 2023-06-14 한국과학기술원 메모리 디바이스
WO2024038981A1 (ko) * 2022-08-19 2024-02-22 한국과학기술원 메모리 디바이스

Similar Documents

Publication Publication Date Title
US9036420B2 (en) Storage devices with soft processing
US6351416B2 (en) Current sense amplifier circuit
US5729490A (en) Parallel-dichotomic serial sensing method for sensing multiple-level non-volatile memory cells, and sensing circuit for actuating such method
US6069821A (en) Device for sensing data in a multi-bit memory cell using a multistep current source
US6664909B1 (en) Method and apparatus for trimming high-resolution digital-to-analog converter
US7606069B2 (en) Bit-symbol recognition method and structure for multiple-bit storage in non-volatile memories
KR960032733A (ko) 불휘발성 반도체메모리장치
JP2005100527A (ja) 半導体不揮発性記憶装置
KR101245219B1 (ko) 메모리 셀 기입/독출 방법 및 페이지 버퍼
US4809224A (en) Read only memory device with memory cells each storing one of three states
US6009015A (en) Program-verify circuit and program-verify method
KR19980022518A (ko) 불휘발성 반도체 메모리 장치
US8730723B2 (en) Structures and methods of high efficient bit conversion for multi-level cell non-volatile memories
US6985372B1 (en) Analog content addressable memory (CAM) employing analog nonvolatile storage
US5742543A (en) Flash memory device having a page mode of operation
US6335698B1 (en) Programmable analog-to-digital converter with programmable non-volatile memory cells
US5907501A (en) Data writing and reading apparatus and method for nonvolatile analog storage
JP3312574B2 (ja) 半導体記憶装置
JPS6234398A (ja) 不揮発性メモリ−
US6323799B1 (en) Device for reading non-volatile memory cells in particular analog flash memory cells
KR19980022520A (ko) 불휘발성 반도체 메모리 장치
JP3599990B2 (ja) 半導体メモリ装置
US10692549B1 (en) Memory array structure, in-memory computing apparatus and method thereof
KR100304400B1 (ko) 데이터판독회로
CN116206647B (zh) 动态存储器及其读写方法、存储装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination