KR19980022520A

KR19980022520A - 불휘발성 반도체 메모리 장치

Info

Publication number: KR19980022520A
Application number: KR1019960041698A
Authority: KR
Inventors: 손일영
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-09-23
Filing date: 1996-09-23
Publication date: 1998-07-06

Abstract

본 발명은 디지탈 데이터를 아날로그 레벨의 데이터로 변환하여 아날로그 저장장치에 저장한 후 이를 다시 디지탈 신호로 재생하는 반도체 메모리 장치에 관한 것으로서, 외부적으로 저항값을 가변하여 소정 입력최대 기준전압과 소정 입력최소 기준전압을 출력하는 기준전압부와; 상기 입력최대 기준전압과 상기 입력최소 기준전압 그리고 멀티비트 디지탈 데이터에 응답하여 상기 디지탈 데이터에 대응되는 아날로그 신호를 출력하는 디지탈-아날로그 변화부와; 선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하는 저장부와; 상기 입력최대 기준전압과 상기 입력최소 기준전압에 응답하여 온도 및 노이즈에 따른 이득을 조정한 후 소정 출력최대 기준전압과 소정 출력최소 기준전압을 출력하는 이득 조절부와; 상기 출력최대 기준전압과 상기 출력최소 기준전압 그리고 상기 저장부로부터 출력된 아날로그 신호에 응답하여 디지탈 데이터를 출력하는 아날로그-디지탈 변환부를 포함한다.

Description

반도체 메모리 장치(semiconductor memory device)

본 발명은 반도체 메모리 장치에 관한 것으로서, 구체적으로는 디지탈 데이터를 아날로그 레벨의 데이터로 변환하여 아날로그 저장장치에 저장한 후 이를 다시 디지탈 신호로 재생하는 반도체 메모리 장치에 관한 것이다.

아날로그 신호를 아날로그-디지탈 변환장치(ADC,analog digital convertor)를 통해 디지탈 신호로 변환하지 않고 상기 아날로그 신호를 직접 반도체 메모리 장치에 저장하게 되면 이와 유사한 디지탈 방식에 비해 메모리 집적도(density)를 높일 수 있다. 이를 실현하기 위한 기술로는 미국 ISD사가 개발한 DSAT(direct analog storage technology)에 관해 'USP NO. 5,220,531'에 자세히 개제되어 있다. 상기 USP ,531에 의하면 아날로그 레벨로 직접 메모리 셀에 저장하기 위해서, 증가하는 크기의 고전압 스텝 펄스를 상기 메모리 셀의 드레인단자에 인가하고 게이트단자에는 일정전압을 인가하였다. 여기서, 상기 메모리 셀은 반도체기판에 소오스영역과 드레인영역이 채널을 사이에 두고 형성되며 상기 채널상부에 게이트산화막, 플로팅게이트(floating gate), ONO막, 그리고 제어게이트(contro gate)가 순차적으로 형성되어 이루어졌다.

이로서, 채널영역에서 플로팅게이트로 전자들이 이동하는 F-N 터널링(Fowler-Nordheim tenneling)에 의하여 플로팅게이트의 전위를 변화시키게 된다. 이때, 변화된 전위에 해당하는 전류값을 읽고 이 전류값을 전압값으로 변환한 후 본래의 아날로그 신호와 비교하는 동작을 반복적으로 수행함으로서 메모리 셀에 아날로그 레벨을 저장하는 기술이다. 멀티레벨로직(multi level logic)을 구현시 가장 일반적으로 문제가 되는 부분이 온도나 노이즈(noise) 등에 의해서 디지탈 데이터의 값이 손상되어 상기 디지탈 데이터값이 변하는 것이라 할 수 있다. 아날로그 데이터의 경우에는 레벨이 조금 이동(shift)되었더라도 큰 문제가 되지 않지만 디지탈 데이터의 경우에는 치명적인 문제를 야기할 수 있다.

따라서 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 디지탈 데이터를 아날로그 레벨의 데이터로 변환하여 아날로그 저장장치에 저장한 후 이를 다시 디지탈 신호로 재생하는 반도체 메모리 장치를 제공하는데 있다.

도 1은 본 발명에 따른 반도체 메모리 장치의구성을 보여주는 블록도;

도 2는 도 1의 CGT의 구성을 보여주는 블록도,

*도면의 주요 부분에 대한 부호 설명

10 : 기준전압부 20 : DAC

30 : 저장부 40 : CGT

50 : ADC

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 외부적으로 저항값을 가변하여 소정 입력최대 기준전압과 소정 입력최소 기준전압을 출력하는 기준전압부와; 상기 입력최대 기준전압과 상기 입력최소 기준전압 그리고 멀티비트 디지탈 데이터에 응답하여 상기 디지탈 데이터에 대응되는 아날로그 신호를 출력하는 디지탈-아날로그 변화부와; 선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하는 저장부와; 상기 입력최대 기준전압과 상기 입력최소 기준전압에 응답하여 온도 및 노이즈에 따른 이득을 조정한 후 소정 출력최대 기준전압과 소정 출력최소 기준전압을 출력하는 이득 조절부와; 상기 출력최대 기준전압과 상기 출력최소 기준전압 그리고 상기 저장부로부터 출력된 아날로그 신호에 응답하여 디지탈 데이터를 출력하는 아날로그-디지탈 변환부를 포함한다.

이와같은 장치에 의해서, 입력기준전압을 이용하여 출력기준전압을 생성함으로서 외부적인 온도의 변화 또는 노이즈에 의한 입력대비 출력의 변화를 최소화할 수 있다.

이하 본 발명의 실시예에 따른 참조도면 도 1 내지 도 2에 의거하여 상세히 설명한다.

도 1에는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 구성을 보여주는 블록도가 도시되어 있다.

도 1에 도시된 바와같이, 본 발명에 따른 반도체 메모리 장치는 기준전압부(10), 디지탈-아날로그 변환부(20), 저장부(30), 이득조절부(40), 그리고 아날로그-디지탈 변환부(50)로 구성되어 있다. 상기 기준전압부(10)는 외부적으로 저항값을 가변하여 상기 디지탈-아날로그 변환부(20)의 기준전압으로 사용된 소정 입력최대 기준전압(IRef +)과 소정 입력최소 기준전압(IRef -)을 출력한다. 그리고, 상기 디지탈-아날로그 변환부(20)는 상기 입력최대 기준전압(IRef +)과 상기 입력최소 기준전압(IRef -) 그리고 멀티비트 디지탈 데이터(digital data)에 응답하여 상기 디지탈 데이터(digital data)에 대응되는 아날로그 신호(S_analog)를 출력한다.

그리고, 상기 저장부(30)는 선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호(S_analog)를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력한다. 상기 이득 조절부(40)는 상기 입력최대 기준전압(IRef +)과 상기 입력최소 기준전압(IRef -)에 응답하여 온도 및 노이즈에 따른 이득을 자동적으로 조절한 후 소정 출력최대 기준전압(ORef +)과 소정 출력최소 기준전압(ORef -)을 출력한다. 그리고, 상기 아날로그-디지탈 변환부(50)는 상기 출력최대 기준전압(ORef +)과 상기 출력최소 기준전압(ORef -) 그리고 상기 저장부(40)로부터 출력된 아날로그 신호(S_analog)에 응답하여 디지탈 데이터(digital data)를 출력한다.

도 2에는 도 1의 CGT의 구성을 보여주는 블록도가 도시되어 있다. 본 발명에 따른 참조도면 도 1 내지 도 2에 의거하여 동작을 설명하면 다음과 같다.

본 발명의 주요 목적은 아날로그 바이어스된 멀티레벨 로직을 구현할 경우 가장 문제점으로 들어날 수 있는 온도나 노이즈 등에 의한 이득보상을 구현하기 위한 것이다. 입력되는 멀티레벨 디지탈 데이터(digital data)에 대한 아날로그 레벨을 결정하는 경우 상기 아날로그 레벨의 입력최대 기준전압(IRef +)과 입력최소 기준전압(IRef -)을 결정하는 것이 중요한 요건이 된다. 그리고, 저장부(30)에 저장된 아날로그 레벨의 데이터를 재생하여 본래의 디지탈 데이터로 복원할 경우 출력최대 기준전압(ORef +)과 출력최소 기준전압(ORef -)이 필요하게 된다. 도 1에 도시된 블록도는 멀티레벨 로직회로를 구현할 경우 메모리 장치로 입력되는 멀티레벨 디지탈 데이터에 대한 아날로그 레벨의 기준전압 범위를 결정하는 방법이다.

먼저, 가변저항(R3)을 저항들(R1, R2)과 직렬로 연결시킨 후 원하는 범위의 기준전압을 얻기 위해 상기 가변저항(R3)을 조정하여 상기 가변저항(R3)의 저항값을 변화시켜 디지탈-아날로그 변화부(20)의 입력최대 기준전압(IRef +)과 입력최소 기준전압(IRef -)을 결정한다. 다음, 아날로그 레벨의 데이터를 저장할 수 있는 메모리 장치로 아날로그 저장장치로서 저장부(30)를 사용하여 멀티레벨 디지탈 데이터를 상기 저장부(30)에 저장한다. 즉, 디지탈-아날로그 변환부(20)는 입력최대 기준전압(IRef +)과 입력최소 기준전압(IRef -)을 이용하여 멀티레벨 디지탈 데이터를 아날로그 레벨의 데이터로 변환하여 출력하고, 이를 상기 저장부(30)에 저장하게 된다.

여기서, 상기 저장부(30)에 아날로그 레벨의 데이터를 저장하는 개략적인 방법은 다음과 같다. 아날로그 레벨로 직접 메모리 셀에 저장하기 위해서, 증가하는 크기의 고전압 스텝 펄스를 상기 메모리 셀의 드레인단자에 인가하고 게이트단자에는 일정전압을 인가하였다. 여기서, 상기 메모리 셀은 반도체기판에 소오스영역과 드레인영역이 채널을 사이에 두고 형성되며 상기 채널상부에 게이트산화막, 플로팅게이트(floating gate), ONO막, 그리고 제어게이트(contro gate)가 순차적으로 형성되어 이루어졌다. 이로서, 채널영역에서 플로팅게이트로 전자들이 이동하는 F-N 터널링(Fowler-Nordheim tenneling)에 의하여 플로팅게이트의 전위를 변화시키게 된다. 이때, 변화된 전위에 해당하는 전류값을 읽고 이 전류값을 전압값으로 변환한 후 본래의 아날로그 신호와 비교하는 동작을 반복적으로 수행함으로서 메모리 셀에 아날로그 레벨을 저장할 수 있다.

그리고, 상기 저장부(30)에 저장되는 데이터가 온도나 노이즈 등에 의해 가변될 경우 이를 보상해주어야 한다. 이를 위해, 이득조절부(40)는 상기 기준전압부(10)의 가변저항(R3)에 의해 조정된 입력최대 기준전압(IRef +)과 입력최소 기준전압(IRef -)을 입력받는다. 그리고, 상기 이득조절부(40)의 CGT(calculated gain table)을 이용하여 내부적으로 이득을 계산한 후 이것에 대응하는 출력레벨의 출력최대 기준전압(ORef +)과 출력최소 기준전압(ORef -)의 범위를 결정하게 된다. 이로 인해, 입력되는 신호 레벨이 변화되더라도 이에 연동하여 상기 이득조절부(40)의 CGT에 의해 상기 기준전압(IRef +)과 입력최소 기준전압(IRef -)의 이득을 보상하게 된다. 이로서, 상기 이득 보상된 신호를 출력단의 아날로그-디지탈 변환부(50)의 출력최대 기준전압과 출력최소 기준전압으로 출력함으로서 입력변화에 연동된 안정된 출력신호를 얻을 수 있다.

이것에 대한 구체적인 실시예로서 도 2의 GCT에 잘 나타나 있고 여기서는 ISD25XX의 제품에 대한 내부 블록의 각 이득이 나타나 있다. 도 2를 참조하여 수치적으로 계산을 해보면, 만일 ISD25XX의 경우 1Vp-p가 입력된 경우에 다음과 같다.

INPUT - MEMORY (0.88 * 2) (1볼트가 입력되어 1.76Vp-p가 메모리에 입력된다.)

따라서, 4비트 멀티레벨로직이라면 1.76볼트/16레벨 = 110mV가 한 셀에 입력되는 4비트 데이터에 대응되는 하나의 범위가 된다. 또한 저장된 데이터를 출력할 경우에는 다음과 같다.

MEMORY - OUTPUT (1/3.5*0.88*2=0.502V)

즉, 여기서 계산되어지는 중간과정은 도 2의 CGT에서 수행을 하게되고 이렇게 입력되는 스펙(SPEC)의 범위에 따른 입력기준전압은 상기 CGT에 의해 출력되는 값은 복원시의 아날로그-디지탈 변환부(50)의 출력기준전압값으로 된다. 결국, 입력되는 기준전압 범위의 값은 CGT에 의해 계산되어 출력 기준전압이 결정지어진다. 다시 말해서, 입력 범위가 온도나 노이즈 등에 의해서 변화될 경우 출력 범위도 같은 범위로 변하기 때문에 입력에서 출력까지의 경로에서 발생할 수 있는 데이터 값의 변화범위를 최소화할 수 있다.

상기한 바와같이, 디지탈-아날로그 변환부로 입력되는 기준전압들을 이득 조정후 아날로그-디지탈 변환부의 기준전압들로 사용함으로서 온도나 노이즈 등에 의한 입력대비 출력변화를 최소화할 수 있다.

Claims

외부적으로 저항값을 가변하여 소정 입력최대 기준전압(IRef +)과 소정 입력최소 기준전압(IRef -)을 출력하는 기준전압부(10)와;

상기 입력최대 기준전압(IRef +)과 상기 입력최소 기준전압(IRef -) 그리고 멀티비트 디지탈 데이터(digital data)에 응답하여 상기 디지탈 데이터(digital data)에 대응되는 아날로그 신호(S_analog)를 출력하는 디지탈-아날로그 변화부(20)와;

선택트랜지스터와 메모리 트랜지스터가 쌍으로 이루어진 메모리 셀 어레이를 구비하며, 상기 아날로그 신호(S_analog)를 상기 메모리 셀 어레이에 아날로그 레벨로 저장한 후 이를 출력하는 저장부(30)와;

상기 입력최대 기준전압(IRef +)과 상기 입력최소 기준전압(IRef -)에 응답하여 온도 및 노이즈에 따른 이득을 조절한 후 소정 출력최대 기준전압(ORef +)과 소정 출력최소 기준전압(ORef -)을 출력하는 이득 조절부(40)와;

상기 출력최대 기준전압(ORef +)과 상기 출력최소 기준전압(ORef -) 그리고 상기 저장부(40)로부터 출력된 아날로그 신호(S_analog)에 응답하여 디지탈 데이터(digital data)를 출력하는 아날로그-디지탈 변환부(50)를 포함하는 반도체 메모리 장치.