KR960032733A - 불휘발성 반도체메모리장치 - Google Patents

불휘발성 반도체메모리장치 Download PDF

Info

Publication number
KR960032733A
KR960032733A KR1019960002395A KR19960002395A KR960032733A KR 960032733 A KR960032733 A KR 960032733A KR 1019960002395 A KR1019960002395 A KR 1019960002395A KR 19960002395 A KR19960002395 A KR 19960002395A KR 960032733 A KR960032733 A KR 960032733A
Authority
KR
South Korea
Prior art keywords
current
transistor
semiconductor memory
memory device
nonvolatile semiconductor
Prior art date
Application number
KR1019960002395A
Other languages
English (en)
Other versions
KR100379861B1 (ko
Inventor
유다카 하야시
마치오 야마기시
Original Assignee
이데이 노부유키
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 가부시기가이샤 filed Critical 이데이 노부유키
Publication of KR960032733A publication Critical patent/KR960032733A/ko
Application granted granted Critical
Publication of KR100379861B1 publication Critical patent/KR100379861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5631—Concurrent multilevel reading of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명의 불휘발성 반도체메모리장치는 복수의 불휘발성 메모리셀과, 불휘발성 메모리셀의 기억상태에 대응하도록 배설된 복수의 레퍼런스셀을 포함하고, 불휘발성 메모리셀의 데이터독출시에, 최소한 2개의 레퍼런스셀중의 2개의 출력전류 사이의 전류 또는 이 전류에 비례하는 전류인 레퍼런스전류를 발생하고, 레퍼런스전류와 불휘발성 메모리셀의 전류와를 비교함으로써, 당해 불휘발성 메모리셀에 기억되어 있는 데이터를 독출한다.

Description

불휘발성 반도체메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예에 관한 불휘발성 반도체메모리장치의 개략구성도.
제5도는 본 발명의 일실시예에 관한 메모리셀의 요부단면도.

Claims (13)

  1. 복수의 불휘발성 메모리셀과, 각각이 상기 불휘발성 메모리셀의 다수의 상태에 대응하도록 배설된 복수의 레퍼런스셀과, 상기 불휘발성 메모리셀의 데이터독출시에, 상기 복수의 레퍼런스셀중의 최소한 2개의 셀로부터의 전류출력의 전류 또는 그 k배의 전류를 발생시키는 레퍼런스전류발생회로와, 상기 레퍼런스전류발생회로의 출력전류와 상기 불휘발성 메모리셀의 전류 또는 그 k배의 전류와를 비교함으로써, 당해 불휘발성 메모리셀에 기억되어 있는 값을 판정하는 판정회로와를 가지는 불휘발성 반도체 메모리장치.
  2. 제1항에 있어서, 상기 복수의 불휘발성 메모리셀은 3치를 기억하는 다치메모리셀로 이루어지는 불휘발성 반도체메모리장치.
  3. 제1항에 있어서, 상기 복수의 레퍼런스셀은 소정수의 불휘발성 메모리셀마다에 배설되어 있는 불휘발성 반도체메모리장치.
  4. 제1항에 있어서, 상기 복수의 레퍼런스셀에의 데이터의 기입은 소정수의 불휘발성 메모리셀에 데이터가 기입되면 대략 동시에 행해지는 불휘발성 반도체메모리장치.
  5. 제1항에 있어서, 상기 복수의 레퍼런스셀과 상기 소정수의 불휘발성 메모리셀은 동일 한 워드선에 접속되어 있는 불휘발성 반도체메모리장치.
  6. 제2항에 있어서, 상기 불휘발성 메모리셀은 전하의 축적량의 증감 또는 극성의 반전이 가능한 불휘발성 반도체메모리소자에 의하여 구성되고, 상기 레퍼런스셀은 상기 다치메모리셀을 구성하는 불휘발성 반도체메모리장치.
  7. 제6항에 있어서, 상기 불휘발성 메모리셀과 상기 레퍼런스셀은 전하의 축적이 가능한 플로팅게이트를 가지는 트랜지스터, 전하트랩기능을 가지는 트랜지스터, 강유전체막을 가지는 트랜지스터중의 어느 하나인 불휘발성 반도체메모리장치.
  8. 제1항에 있어서, 상기 레퍼런스전류발생회로는, 상기 복수의 레퍼런스셀의 출력선중의 최소한 2개를 선택하여 출력선에 흐르는 전류치를 가산하는 가산회로와, 상기 가산회로의 가산치의 전류를 받아서, 가산되는 복수의 전류치의 전류 또는 그 k배의 값의 전류를 발생하도록 채널폭을 채널길이로 나눈 값 상호의 관계가 소정의 비율로 되어 있는 트랜지스터에 의하여 구성되어 있는 불휘발성 반도체메모리장치.
  9. 제8항에 있어서, 상기 가산회로는 선택한 최소한 2개의 전류치를 단순가산하는 불휘발성 반도체메모리장치.
  10. 제8항에 있어서, 상기 가산회로는 선택한 최소한 2개의 전류치에 대한 가중가산을 행하는 불휘발성 반도체메모리장치.
  11. 제1항에 있어서, 상기 레퍼런스전류발생회로와 상기 판정회로가 일체로 이루어지고, 상기 레퍼런스전류발생회로의 일부를 구성하는 트랜지스터가 상기 판정회로를 구성하는 차동앰프의 일부의 트랜지스터를 겸하고 있는 불휘발성 반도체메모리장치.
  12. 제8항에 있어서, 상기 가산회로의 출력전류를 전압으로 변환하는 제1의 전류-전압변환트랜지스터와, 상기 제1의 전류-전압변환트랜지스터의 출력선이 접속되고, 차동앰프의 일부의 트랜지스터를 구성하는 차동앰프용 제1트랜지스터와, 상기 불휘발성 메모리셀의 출력선의 신호전류를 전압으로 변환하는 제2의 전류-전압변환트랜지스터와, 상기 제2의 전류-전압변환트랜지스터의 출력선이 접속되고, 상기 차동앰프의 일부를 트랜지스터를 구성하는 차동앰프용 제2트랜지스터와를 가지고, 이들 제1의 전류-전압변환트랜지스터, 제2의 전류-전압변환트랜지스터, 차동앰프용 제1트랜지스터, 차동앰프용 제2트랜지스터에 있어서의 각 채널폭을 각 채널길이로 나눈 값 상호의 관계가 소정의 비율로 되어 있는 불휘발성 반도체메모리장치.
  13. 제12항에 있어서, 상기 제1의 전류-전압변환트랜지스터와 제2의 전류-전압변환 트랜지스터와의 전압변환동작을 안정시키는 동시에, 상기 차동앰프의 초기상태를 설정하기 위한 트랜지스터가 부가되어 있는 불휘발성 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002395A 1995-02-01 1996-02-01 불휘발성반도체메모리장치 KR100379861B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1995-15424 1995-02-01
JP95-15424 1995-02-01
JP1542495 1995-02-01
JP10667995A JP3336813B2 (ja) 1995-02-01 1995-04-28 不揮発性半導体メモリ装置
JP95-106679 1995-04-28
JP1995-106679 1995-04-28

Publications (2)

Publication Number Publication Date
KR960032733A true KR960032733A (ko) 1996-09-17
KR100379861B1 KR100379861B1 (ko) 2003-07-23

Family

ID=26351570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002395A KR100379861B1 (ko) 1995-02-01 1996-02-01 불휘발성반도체메모리장치

Country Status (5)

Country Link
US (1) US5768184A (ko)
EP (1) EP0725403B1 (ko)
JP (1) JP3336813B2 (ko)
KR (1) KR100379861B1 (ko)
DE (1) DE69617762T2 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US7071060B1 (en) 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
US5712180A (en) * 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
DE59704729D1 (de) * 1996-08-01 2001-10-31 Infineon Technologies Ag Verfahren zum betrieb einer speicherzellenanordnung
KR100486444B1 (ko) * 1996-08-30 2005-06-16 산요덴키가부시키가이샤 반도체기억장치
US6857099B1 (en) 1996-09-18 2005-02-15 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
US5764568A (en) 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US6078518A (en) * 1998-02-25 2000-06-20 Micron Technology, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
US5768287A (en) 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US5790453A (en) * 1996-10-24 1998-08-04 Micron Quantum Devices, Inc. Apparatus and method for reading state of multistate non-volatile memory cells
US5771346A (en) * 1996-10-24 1998-06-23 Micron Quantum Devices, Inc. Apparatus and method for detecting over-programming condition in multistate memory device
JPH10283793A (ja) * 1997-02-06 1998-10-23 Sunao Shibata 半導体回路
JPH10326494A (ja) * 1997-03-24 1998-12-08 Seiko Epson Corp 半導体記憶装置
DE69723814D1 (de) * 1997-05-09 2003-09-04 St Microelectronics Srl Verfahren und Vorrichtung zum Analogprogrammieren von nichtflüchtigen Speicherzellen, insbesondere für Flash-Speicherzellen
GB2325546B (en) * 1997-05-21 2001-10-17 Motorola Inc Electrically programmable memory and method of programming
AU5600998A (en) * 1997-11-21 1999-06-15 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
TW420806B (en) * 1998-03-06 2001-02-01 Sanyo Electric Co Non-volatile semiconductor memory device
US6038166A (en) * 1998-04-01 2000-03-14 Invox Technology High resolution multi-bit-per-cell memory
US6567302B2 (en) 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
JP3584181B2 (ja) * 1999-05-27 2004-11-04 シャープ株式会社 不揮発性半導体記憶装置
KR100673700B1 (ko) * 2000-04-21 2007-01-23 주식회사 하이닉스반도체 멀티 레벨 플래시 메모리의 프로그래밍 회로
JP3709132B2 (ja) * 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US6690602B1 (en) 2002-04-08 2004-02-10 Advanced Micro Devices, Inc. Algorithm dynamic reference programming
JP2004022093A (ja) * 2002-06-18 2004-01-22 Toshiba Corp 半導体記憶装置
US20040017693A1 (en) * 2002-07-23 2004-01-29 Tung-Cheng Kuo Method for programming, reading, and erasing a non-volatile memory with multi-level output currents
JP4102790B2 (ja) * 2004-08-30 2008-06-18 シャープ株式会社 半導体記憶装置及び電子機器
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
JP5001578B2 (ja) * 2005-06-30 2012-08-15 ラピスセミコンダクタ株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7948802B2 (en) 2007-12-04 2011-05-24 Micron Technology, Inc. Sensing memory cells
JP5598340B2 (ja) * 2011-01-14 2014-10-01 セイコーエプソン株式会社 リファレンス電流発生回路、不揮発性記憶装置、集積回路装置、及び電子機器
US20220344357A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit, and manufacturing method of memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5828601A (en) * 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
JP3397427B2 (ja) * 1994-02-02 2003-04-14 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
JP3336813B2 (ja) 2002-10-21
EP0725403B1 (en) 2001-12-12
DE69617762T2 (de) 2002-08-08
US5768184A (en) 1998-06-16
DE69617762D1 (de) 2002-01-24
JPH08274282A (ja) 1996-10-18
EP0725403A1 (en) 1996-08-07
KR100379861B1 (ko) 2003-07-23

Similar Documents

Publication Publication Date Title
KR960032733A (ko) 불휘발성 반도체메모리장치
US6667904B2 (en) Multi-level non-volatile semiconductor memory device with verify voltages having a smart temperature coefficient
KR960019318A (ko) 불휘발성 반도체메모리장치
US5262984A (en) Non-volatile memory device capable of storing multi-state data
KR100681225B1 (ko) 정확한 내부기준전압을 발생하는 반도체 메모리 장치
KR920018954A (ko) 반도체 메모리 장치
KR970030860A (ko) 불휘발성 반도체기억장치
KR890015273A (ko) 불휘발성 반도체기억장치
US11094384B2 (en) Dynamic reference current sensing
KR970076867A (ko) 불휘발성 반도체 기억장치
US4443718A (en) Nonvolatile semiconductor memory with stabilized level shift circuit
US5910914A (en) Sensing circuit for a floating gate memory device having multiple levels of storage in a cell
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
KR100464897B1 (ko) 정전압 발생 회로 및 반도체 기억 장치
US4403306A (en) Semiconductor memory operable as static RAM or EAROM
KR960043249A (ko) 불휘발성 반도체 기억 장치
JP2004047045A (ja) メモリ
KR870004453A (ko) 영속성 메모리 회로
KR970017665A (ko) 가변 기록 및 소거 시간 주기를 갖는 비휘발성 반도체 메모리 장치
KR950020704A (ko) 반도체 메모리 장치
JP2011159355A (ja) 半導体記憶装置
KR100591773B1 (ko) 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로
EP0083418B1 (en) Non-volatile dynamic ram cell
JP3828694B2 (ja) 半導体メモリ装置のセンシング回路並びにこれを用いたセンシング方法
TW409368B (en) Non-volatile semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee