JP2003302301A - 半導体物理量センサ装置 - Google Patents
半導体物理量センサ装置Info
- Publication number
- JP2003302301A JP2003302301A JP2002107187A JP2002107187A JP2003302301A JP 2003302301 A JP2003302301 A JP 2003302301A JP 2002107187 A JP2002107187 A JP 2002107187A JP 2002107187 A JP2002107187 A JP 2002107187A JP 2003302301 A JP2003302301 A JP 2003302301A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- memory circuit
- voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
- G01D3/022—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation having an ideal characteristic, map or correction data stored in a digital memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Technology Law (AREA)
- Measuring Fluid Pressure (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】 半導体物理量センサ装置において、ＣＭＯＳ
製造プロセスで安価に製造でき、かつ少ない端子数でも
って電気的トリミングをおこなうこと。 【解決手段】 センサ素子１５と、仮のトリミングデー
タを記憶する補助メモリ回路１２と、確定したトリミン
グデータを記憶する主メモリ回路１３と、補助メモリ回
路１２または主メモリ回路１３に記憶されたトリミング
データに基づいてセンサ素子の出力特性を調整する調整
回路１４と、を具備し、これらの素子および回路を、Ｃ
ＭＯＳ製造プロセスにより製造される能動素子および受
動素子のみで構成し、かつ同一半導体チップ上に５〜６
個の端子２１〜２６とともに形成する。
製造プロセスで安価に製造でき、かつ少ない端子数でも
って電気的トリミングをおこなうこと。 【解決手段】 センサ素子１５と、仮のトリミングデー
タを記憶する補助メモリ回路１２と、確定したトリミン
グデータを記憶する主メモリ回路１３と、補助メモリ回
路１２または主メモリ回路１３に記憶されたトリミング
データに基づいてセンサ素子の出力特性を調整する調整
回路１４と、を具備し、これらの素子および回路を、Ｃ
ＭＯＳ製造プロセスにより製造される能動素子および受
動素子のみで構成し、かつ同一半導体チップ上に５〜６
個の端子２１〜２６とともに形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、自動車用、医療用
または産業用などの各種装置等に用いる圧力センサや加
速度センサなどの半導体物理量センサ装置に関し、特
に、ＥＰＲＯＭを用いた電気的トリミングにより感度調
整や温度特性調整やオフセット調整をおこなう構成の半
導体物理量センサ装置に関する。
または産業用などの各種装置等に用いる圧力センサや加
速度センサなどの半導体物理量センサ装置に関し、特
に、ＥＰＲＯＭを用いた電気的トリミングにより感度調
整や温度特性調整やオフセット調整をおこなう構成の半
導体物理量センサ装置に関する。
【０００２】
【従来の技術】物理量センサの出力特性を調整する手法
として、従来のレーザートリミング手法には、トリミン
グ後のアセンブリ工程で出力特性に変動が生じても再調
整ができないという欠点があるため、近時、アセンブリ
終了後に調整可能な電気的トリミング手法が用いられて
いる。しかしながら、電気的トリミングでは、トリミン
グデータの入出力や、ＥＰＲＯＭへのデータ書き込み等
のために多数の制御端子を必要とするため、ワイヤボン
ディング数が増えるなどの原因により製造コストが増大
するという問題点がある。そこで、抵抗分圧とバイポー
ラトランジスタを用いて端子の動作閾値電圧を複数個設
けることにより、少ない端子数でもって電気的トリミン
グをおこなう提案がなされている（たとえば、特開平６
−２９５５５号公報）。
として、従来のレーザートリミング手法には、トリミン
グ後のアセンブリ工程で出力特性に変動が生じても再調
整ができないという欠点があるため、近時、アセンブリ
終了後に調整可能な電気的トリミング手法が用いられて
いる。しかしながら、電気的トリミングでは、トリミン
グデータの入出力や、ＥＰＲＯＭへのデータ書き込み等
のために多数の制御端子を必要とするため、ワイヤボン
ディング数が増えるなどの原因により製造コストが増大
するという問題点がある。そこで、抵抗分圧とバイポー
ラトランジスタを用いて端子の動作閾値電圧を複数個設
けることにより、少ない端子数でもって電気的トリミン
グをおこなう提案がなされている（たとえば、特開平６
−２９５５５号公報）。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たバイポーラトランジスタを用いた提案では、ＣＭＯＳ
プロセスで作製するＥＰＲＯＭとバイポーラトランジス
タとが混在するため、ＢｉＣＭＯＳ製造プロセスが必要
になり、コスト増を招くという問題点がある。そこで、
この提案においてバイポーラトランジスタに代えてＭＯ
Ｓトランジスタを用いることが考えられる。しかし、そ
の場合には、ＭＯＳトランジスタで設定可能な閾値電圧
の上限値がバイポーラよりも低いため、複数の閾値どう
しの間隔が狭くなり、誤動作を起こし易くなるという不
都合が生じる。これを防ぐには、閾値電圧の上限をバイ
ポーラと同等程度まで高くする必要があるが、そうする
とＭＯＳトランジスタの高耐圧化を図ったり、新たに保
護回路を付加したりする必要があり、コスト増を招くと
いう問題点がある。
たバイポーラトランジスタを用いた提案では、ＣＭＯＳ
プロセスで作製するＥＰＲＯＭとバイポーラトランジス
タとが混在するため、ＢｉＣＭＯＳ製造プロセスが必要
になり、コスト増を招くという問題点がある。そこで、
この提案においてバイポーラトランジスタに代えてＭＯ
Ｓトランジスタを用いることが考えられる。しかし、そ
の場合には、ＭＯＳトランジスタで設定可能な閾値電圧
の上限値がバイポーラよりも低いため、複数の閾値どう
しの間隔が狭くなり、誤動作を起こし易くなるという不
都合が生じる。これを防ぐには、閾値電圧の上限をバイ
ポーラと同等程度まで高くする必要があるが、そうする
とＭＯＳトランジスタの高耐圧化を図ったり、新たに保
護回路を付加したりする必要があり、コスト増を招くと
いう問題点がある。
【０００４】本発明は、上記問題点に鑑みてなされたも
のであって、ＣＭＯＳ製造プロセスで製造でき、安価
で、かつ少ない端子数でもって電気的トリミングをおこ
なうことが可能な半導体物理量センサ装置を提供するこ
とを目的とする。
のであって、ＣＭＯＳ製造プロセスで製造でき、安価
で、かつ少ない端子数でもって電気的トリミングをおこ
なうことが可能な半導体物理量センサ装置を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる半導体物理量センサ装置は、センサ
素子と、仮のトリミングデータを記憶するシフトレジス
タ等の補助メモリ回路と、確定したトリミングデータを
記憶するＥＰＲＯＭ等の主メモリ回路と、補助メモリ回
路または主メモリ回路に記憶されたトリミングデータに
基づいてセンサ素子の出力特性を調整する調整回路と、
を具備する。これらの素子および回路は同一半導体チッ
プ上に形成されており、ＣＭＯＳ製造プロセスにより製
造される能動素子および受動素子のみで構成されてい
る。また、本発明にかかる半導体物理量センサ装置は、
出力端子、トリミングデータの入力端子、接地端子、電
源端子、および主メモリ回路にデータを書き込むための
電圧を供給する１または２個の書き込み端子、の合計５
または６個の端子を有し、１または２個の書き込み端子
のうちの一つは、外部クロックを入力する端子を兼ねて
いる。そして、信号判別手段は、その書き込み端子に印
加された電圧が主メモリ回路への書き込み電圧である
か、または外部クロックであるかを判別する。
め、本発明にかかる半導体物理量センサ装置は、センサ
素子と、仮のトリミングデータを記憶するシフトレジス
タ等の補助メモリ回路と、確定したトリミングデータを
記憶するＥＰＲＯＭ等の主メモリ回路と、補助メモリ回
路または主メモリ回路に記憶されたトリミングデータに
基づいてセンサ素子の出力特性を調整する調整回路と、
を具備する。これらの素子および回路は同一半導体チッ
プ上に形成されており、ＣＭＯＳ製造プロセスにより製
造される能動素子および受動素子のみで構成されてい
る。また、本発明にかかる半導体物理量センサ装置は、
出力端子、トリミングデータの入力端子、接地端子、電
源端子、および主メモリ回路にデータを書き込むための
電圧を供給する１または２個の書き込み端子、の合計５
または６個の端子を有し、１または２個の書き込み端子
のうちの一つは、外部クロックを入力する端子を兼ねて
いる。そして、信号判別手段は、その書き込み端子に印
加された電圧が主メモリ回路への書き込み電圧である
か、または外部クロックであるかを判別する。
【０００６】この発明によれば、補助メモリ回路に記憶
された仮のトリミングデータを漸次変更しながらセンサ
出力を測定することにより、所望のセンサ出力が得られ
るトリミングデータを確定し、それを主メモリ回路に記
憶させ、通常の使用状態においては、主メモリ回路に記
憶されたトリミングデータを用いて調整回路によりセン
サ出力を調整する構成とし、これらセンサ素子、補助メ
モリ回路、主メモリ回路および調整回路が、ＣＭＯＳ製
造プロセスにより製造される能動素子および受動素子の
みで構成され、かつ５または６個の端子とともに同一半
導体チップ上に設けられる。
された仮のトリミングデータを漸次変更しながらセンサ
出力を測定することにより、所望のセンサ出力が得られ
るトリミングデータを確定し、それを主メモリ回路に記
憶させ、通常の使用状態においては、主メモリ回路に記
憶されたトリミングデータを用いて調整回路によりセン
サ出力を調整する構成とし、これらセンサ素子、補助メ
モリ回路、主メモリ回路および調整回路が、ＣＭＯＳ製
造プロセスにより製造される能動素子および受動素子の
みで構成され、かつ５または６個の端子とともに同一半
導体チップ上に設けられる。
【０００７】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１にかかる
半導体物理量センサ装置の構成を示すブロック図であ
る。この半導体物理量センサ装置１は、たとえば、動作
選択回路１１、補助メモリ回路１２、主メモリ回路１
３、調整回路１４、ホイートストーンブリッジ回路など
のセンサ素子１５、増幅回路１６、信号判別手段１７お
よび第１から第６までの６個の端子２１〜２６を備えて
いる。
いて図面を参照しつつ詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１にかかる
半導体物理量センサ装置の構成を示すブロック図であ
る。この半導体物理量センサ装置１は、たとえば、動作
選択回路１１、補助メモリ回路１２、主メモリ回路１
３、調整回路１４、ホイートストーンブリッジ回路など
のセンサ素子１５、増幅回路１６、信号判別手段１７お
よび第１から第６までの６個の端子２１〜２６を備えて
いる。
【０００８】第１端子２１は、半導体物理量センサ装置
１の接地電位を供給する接地端子である。第２端子２２
は、半導体物理量センサ装置１の電源電圧を供給する電
源端子である。第３端子２３は、直列ディジタルデータ
（シリアルデータ）の入出力をおこなう端子（データ入
力端子）である。第４端子２４は、半導体物理量センサ
装置１の信号を外部へ出力する出力端子である。第５端
子２５は、第２端子２２に印加される電源電圧よりも高
い電圧を供給する第１の書き込み端子である。また、第
５端子２５は、外部クロックを入力する端子を兼ねる。
第６端子２６は、第２端子２２に印加される電源電圧よ
りも高く、かつ第５端子２５の印加電圧とは異なる電圧
を供給する第２の書き込み端子である。
１の接地電位を供給する接地端子である。第２端子２２
は、半導体物理量センサ装置１の電源電圧を供給する電
源端子である。第３端子２３は、直列ディジタルデータ
（シリアルデータ）の入出力をおこなう端子（データ入
力端子）である。第４端子２４は、半導体物理量センサ
装置１の信号を外部へ出力する出力端子である。第５端
子２５は、第２端子２２に印加される電源電圧よりも高
い電圧を供給する第１の書き込み端子である。また、第
５端子２５は、外部クロックを入力する端子を兼ねる。
第６端子２６は、第２端子２２に印加される電源電圧よ
りも高く、かつ第５端子２５の印加電圧とは異なる電圧
を供給する第２の書き込み端子である。
【０００９】補助メモリ回路１２は、前記外部クロック
に基づく動作タイミングで、外部から供給された直列デ
ィジタルデータを内部で使用するために並列ディジタル
データ（パラレルデータ）に変換する。また、補助メモ
リ回路１２は、内部で使用している並列ディジタルデー
タを外部へ出力するために直列ディジタルデータに変換
する。また、補助メモリ回路１２は、動作選択回路１１
に制御データを供給する。主メモリ回路１３は、第５端
子２５および第６端子２６の印加電圧に応じて、補助メ
モリ回路１２から供給された並列ディジタルデータより
なるトリミングデータを記憶する。
に基づく動作タイミングで、外部から供給された直列デ
ィジタルデータを内部で使用するために並列ディジタル
データ（パラレルデータ）に変換する。また、補助メモ
リ回路１２は、内部で使用している並列ディジタルデー
タを外部へ出力するために直列ディジタルデータに変換
する。また、補助メモリ回路１２は、動作選択回路１１
に制御データを供給する。主メモリ回路１３は、第５端
子２５および第６端子２６の印加電圧に応じて、補助メ
モリ回路１２から供給された並列ディジタルデータより
なるトリミングデータを記憶する。
【００１０】動作選択回路１１は、補助メモリ回路１２
から供給された制御データに基づいて、補助メモリ回路
１２および主メモリ回路１３にデータの入出力を制御す
る信号を供給する。センサ素子１５は、被測定媒体の物
理量に応じた出力信号を発生する。増幅回路１６は、セ
ンサ素子１５の出力信号を増幅し、それを第４端子２４
を介して外部へ出力する。調整回路１４は、補助メモリ
回路１２または主メモリ回路１３から供給されたトリミ
ングデータに基づいて、センサ素子１５に対して温度特
性を考慮した感度調整をおこない、また増幅回路１６に
対して温度特性を考慮したオフセット調整をおこなう。
から供給された制御データに基づいて、補助メモリ回路
１２および主メモリ回路１３にデータの入出力を制御す
る信号を供給する。センサ素子１５は、被測定媒体の物
理量に応じた出力信号を発生する。増幅回路１６は、セ
ンサ素子１５の出力信号を増幅し、それを第４端子２４
を介して外部へ出力する。調整回路１４は、補助メモリ
回路１２または主メモリ回路１３から供給されたトリミ
ングデータに基づいて、センサ素子１５に対して温度特
性を考慮した感度調整をおこない、また増幅回路１６に
対して温度特性を考慮したオフセット調整をおこなう。
【００１１】信号判別手段１７は、第５端子２５に印加
された電圧が、外部から供給されたクロックのものであ
るのか、主メモリ回路１３にトリミングデータを書き込
むための書き込み電圧であるのかを判別する。そして、
信号判別手段１７は、判別した結果、外部クロックであ
る場合には、そのクロックを補助メモリ回路１２に供給
する。一方、書き込み電圧である場合には、信号判別手
段１７はその電圧を主メモリ回路１３に供給する。
された電圧が、外部から供給されたクロックのものであ
るのか、主メモリ回路１３にトリミングデータを書き込
むための書き込み電圧であるのかを判別する。そして、
信号判別手段１７は、判別した結果、外部クロックであ
る場合には、そのクロックを補助メモリ回路１２に供給
する。一方、書き込み電圧である場合には、信号判別手
段１７はその電圧を主メモリ回路１３に供給する。
【００１２】図２は、本発明を適用して半導体チップ上
に形成した半導体圧力センサ装置の全体構成の一例を示
すブロック図である。この半導体圧力センサ装置３は、
入出力切換回路３１、シフトレジスタ３２、コントロー
ル・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３
５、Ｄ／Ａコンバータ３６および信号判別回路４２から
なるディジタル回路部を有する。また、半導体圧力セン
サ装置３は、感度調整回路３７、温度特性調整回路（以
下「温特調整回路」という）３８、オフセット調整回路
３９、ゲージ回路４０および信号増幅回路４１からなる
アナログ回路部を有する。
に形成した半導体圧力センサ装置の全体構成の一例を示
すブロック図である。この半導体圧力センサ装置３は、
入出力切換回路３１、シフトレジスタ３２、コントロー
ル・ロジック３３、ＥＰＲＯＭ３４、信号選択回路３
５、Ｄ／Ａコンバータ３６および信号判別回路４２から
なるディジタル回路部を有する。また、半導体圧力セン
サ装置３は、感度調整回路３７、温度特性調整回路（以
下「温特調整回路」という）３８、オフセット調整回路
３９、ゲージ回路４０および信号増幅回路４１からなる
アナログ回路部を有する。
【００１３】入出力切換回路３１、シフトレジスタ３
２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信
号選択回路３５、Ｄ／Ａコンバータ３６、信号判別回路
４２、感度調整回路３７、温特調整回路３８、オフセッ
ト調整回路３９、ゲージ回路４０および信号増幅回路４
１は、同一半導体チップ上に形成されており、ＣＭＯＳ
製造プロセスにより製造される能動素子および受動素子
のみで構成されている。また、半導体圧力センサ装置３
には、外部からの電源供給や信号の授受のために、ＧＮ
Ｄ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、Ｖｏｕｔ
端子５４、ＣＧ／ＣＬＫ端子５５およびＥＶ端子５６が
設けられている。
２、コントロール・ロジック３３、ＥＰＲＯＭ３４、信
号選択回路３５、Ｄ／Ａコンバータ３６、信号判別回路
４２、感度調整回路３７、温特調整回路３８、オフセッ
ト調整回路３９、ゲージ回路４０および信号増幅回路４
１は、同一半導体チップ上に形成されており、ＣＭＯＳ
製造プロセスにより製造される能動素子および受動素子
のみで構成されている。また、半導体圧力センサ装置３
には、外部からの電源供給や信号の授受のために、ＧＮ
Ｄ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、Ｖｏｕｔ
端子５４、ＣＧ／ＣＬＫ端子５５およびＥＶ端子５６が
設けられている。
【００１４】ＧＮＤ端子５１は、半導体圧力センサ装置
３に接地電位を供給するための端子である。Ｖｃｃ端子
５２は、半導体圧力センサ装置３に、特に限定しない
が、たとえば５Ｖの電源電位を供給するための端子であ
る。ＤＳ端子５３は、半導体圧力センサ装置３とその外
部の図示しない回路との間で直列ディジタルデータの授
受をおこなうための端子である。Ｖｏｕｔ端子５４は、
半導体圧力センサ装置３の検出信号を装置外部へ出力す
るための端子である。
３に接地電位を供給するための端子である。Ｖｃｃ端子
５２は、半導体圧力センサ装置３に、特に限定しない
が、たとえば５Ｖの電源電位を供給するための端子であ
る。ＤＳ端子５３は、半導体圧力センサ装置３とその外
部の図示しない回路との間で直列ディジタルデータの授
受をおこなうための端子である。Ｖｏｕｔ端子５４は、
半導体圧力センサ装置３の検出信号を装置外部へ出力す
るための端子である。
【００１５】ＣＧ／ＣＬＫ端子５５には、ＥＰＲＯＭ３
４にデータを書き込む際に、第１の書き込み電圧とし
て、Ｖｃｃ端子５２に印加される電源電圧よりも高い電
圧、特に限定しないが、たとえば２６Ｖが印加される。
このＣＧ／ＣＬＫ端子５５には、シフトレジスタ３２を
駆動するための外部クロックも供給される。また、ＥＰ
ＲＯＭ３４にデータを書き込む際には、ＥＶ端子５６
に、第２の書き込み電圧として、Ｖｃｃ端子５２に印加
される電源電圧よりも高く、かつＣＧ／ＣＬＫ端子５５
に印加される電圧とは異なる電圧、特に限定しないが、
たとえば１３Ｖが印加される。
４にデータを書き込む際に、第１の書き込み電圧とし
て、Ｖｃｃ端子５２に印加される電源電圧よりも高い電
圧、特に限定しないが、たとえば２６Ｖが印加される。
このＣＧ／ＣＬＫ端子５５には、シフトレジスタ３２を
駆動するための外部クロックも供給される。また、ＥＰ
ＲＯＭ３４にデータを書き込む際には、ＥＶ端子５６
に、第２の書き込み電圧として、Ｖｃｃ端子５２に印加
される電源電圧よりも高く、かつＣＧ／ＣＬＫ端子５５
に印加される電圧とは異なる電圧、特に限定しないが、
たとえば１３Ｖが印加される。
【００１６】入出力切換回路３１は、ＤＳ端子５３を介
して外部から供給された直列ディジタルデータよりなる
トリミングデータをシフトレジスタ３２へ供給するモー
ドと、シフトレジスタ３２から供給された直列ディジタ
ルデータをＤＳ端子５３を介して外部へ出力するモード
との切り換えをおこなう。シフトレジスタ３２は、前記
外部クロックに同期して、外部から供給された直列ディ
ジタルデータを並列ディジタルデータに変換する。ま
た、シフトレジスタ３２は、ＥＰＲＯＭ３４に記憶され
ている並列ディジタルデータよりなるトリミングデータ
を直列ディジタルデータに変換する。シフトレジスタ３
２は補助メモリ回路１２としての機能を有する。
して外部から供給された直列ディジタルデータよりなる
トリミングデータをシフトレジスタ３２へ供給するモー
ドと、シフトレジスタ３２から供給された直列ディジタ
ルデータをＤＳ端子５３を介して外部へ出力するモード
との切り換えをおこなう。シフトレジスタ３２は、前記
外部クロックに同期して、外部から供給された直列ディ
ジタルデータを並列ディジタルデータに変換する。ま
た、シフトレジスタ３２は、ＥＰＲＯＭ３４に記憶され
ている並列ディジタルデータよりなるトリミングデータ
を直列ディジタルデータに変換する。シフトレジスタ３
２は補助メモリ回路１２としての機能を有する。
【００１７】ＥＰＲＯＭ３４は、シフトレジスタ３２か
ら供給された並列ディジタルデータよりなるトリミング
データを記憶する。ＥＰＲＯＭ３４にトリミングデータ
が書き込まれる際には、前記第１および第２の書き込み
電圧がともに印加される。ＥＰＲＯＭ３４は主メモリ回
路１３としての機能を有する。信号選択回路３５は、シ
フトレジスタ３２から供給された並列ディジタルデータ
よりなるトリミングデータと、ＥＰＲＯＭ３４から供給
された並列ディジタルデータよりなるトリミングデータ
のいずれか一方を選択してＤ／Ａコンバータ３６に供給
する。Ｄ／Ａコンバータ３６は、並列ディジタルデータ
よりなるトリミングデータをアナログデータに変換す
る。
ら供給された並列ディジタルデータよりなるトリミング
データを記憶する。ＥＰＲＯＭ３４にトリミングデータ
が書き込まれる際には、前記第１および第２の書き込み
電圧がともに印加される。ＥＰＲＯＭ３４は主メモリ回
路１３としての機能を有する。信号選択回路３５は、シ
フトレジスタ３２から供給された並列ディジタルデータ
よりなるトリミングデータと、ＥＰＲＯＭ３４から供給
された並列ディジタルデータよりなるトリミングデータ
のいずれか一方を選択してＤ／Ａコンバータ３６に供給
する。Ｄ／Ａコンバータ３６は、並列ディジタルデータ
よりなるトリミングデータをアナログデータに変換す
る。
【００１８】コントロール・ロジック３３は、シフトレ
ジスタ３２から供給された制御データに基づいて、入出
力切換回路３１、シフトレジスタ３２、ＥＰＲＯＭ３４
および信号選択回路３５に、それぞれの動作を制御する
ための制御信号を生成して出力する。ここで、説明の便
宜上、コントロール・ロジック３３からシフトレジスタ
３２に供給される制御信号をシフトレジスタ制御信号６
５とする。入出力切換回路３１、コントロール・ロジッ
ク３３および信号選択回路３５は動作選択回路１１とし
ての機能を有する。
ジスタ３２から供給された制御データに基づいて、入出
力切換回路３１、シフトレジスタ３２、ＥＰＲＯＭ３４
および信号選択回路３５に、それぞれの動作を制御する
ための制御信号を生成して出力する。ここで、説明の便
宜上、コントロール・ロジック３３からシフトレジスタ
３２に供給される制御信号をシフトレジスタ制御信号６
５とする。入出力切換回路３１、コントロール・ロジッ
ク３３および信号選択回路３５は動作選択回路１１とし
ての機能を有する。
【００１９】信号判別回路４２は、ＣＧ／ＣＬＫ端子５
５に印加された電圧が、外部クロックのものであるの
か、ＥＰＲＯＭ３４にトリミングデータを書き込むため
の第１の書き込み電圧であるのかを判別する。そして、
信号判別回路４２は、シフトレジスタ３２には外部クロ
ックを供給し、またＥＰＲＯＭ３４には第１の書き込み
電圧を供給する。信号判別回路４２は、信号判別手段１
７としての機能を有する。
５に印加された電圧が、外部クロックのものであるの
か、ＥＰＲＯＭ３４にトリミングデータを書き込むため
の第１の書き込み電圧であるのかを判別する。そして、
信号判別回路４２は、シフトレジスタ３２には外部クロ
ックを供給し、またＥＰＲＯＭ３４には第１の書き込み
電圧を供給する。信号判別回路４２は、信号判別手段１
７としての機能を有する。
【００２０】一般に、クロックは、電源電圧と接地電圧
との間の二つのレベルの電圧で構成される。また、一般
に、ＥＰＲＯＭ３４にデータを書き込むために必要な電
圧は電源電圧よりも高い。そして、ＥＰＲＯＭ３４に電
源電圧以下の電圧を印加しても、データ書き込みに対し
ては全く機能をなさない。したがって、電源電圧を基準
とすることによって、クロックと書き込み電圧を判別す
ることができる。すなわち、たとえば図３に示すよう
に、ＣＧ／ＣＬＫ端子５５に印加された電圧が、電源電
圧以下であれば外部クロックであり、電源電圧よりも高
ければ第１の書き込み電圧である。
との間の二つのレベルの電圧で構成される。また、一般
に、ＥＰＲＯＭ３４にデータを書き込むために必要な電
圧は電源電圧よりも高い。そして、ＥＰＲＯＭ３４に電
源電圧以下の電圧を印加しても、データ書き込みに対し
ては全く機能をなさない。したがって、電源電圧を基準
とすることによって、クロックと書き込み電圧を判別す
ることができる。すなわち、たとえば図３に示すよう
に、ＣＧ／ＣＬＫ端子５５に印加された電圧が、電源電
圧以下であれば外部クロックであり、電源電圧よりも高
ければ第１の書き込み電圧である。
【００２１】ゲージ回路４０は、たとえば印加圧力に応
じた出力信号を発生させる半導体歪みゲージにより構成
されている。信号増幅回路４１は、ゲージ回路４０で発
生した信号を増幅してＶｏｕｔ端子５４を介して外部へ
出力する。感度調整回路３７は、Ｄ／Ａコンバータ３６
の出力に応じてゲージ回路４０への印加電流を変更調整
（トリミング）する。同様に、オフセット調整回路３９
は、Ｄ／Ａコンバータ３６の出力に応じて信号増幅回路
４１のオフセット調整用基準電圧を変更調整する。温特
調整回路３８は、Ｄ／Ａコンバータ３６の出力に応じ
て、感度調整回路３７およびオフセット調整回路３９の
それぞれの出力に対して加減算をおこなう。
じた出力信号を発生させる半導体歪みゲージにより構成
されている。信号増幅回路４１は、ゲージ回路４０で発
生した信号を増幅してＶｏｕｔ端子５４を介して外部へ
出力する。感度調整回路３７は、Ｄ／Ａコンバータ３６
の出力に応じてゲージ回路４０への印加電流を変更調整
（トリミング）する。同様に、オフセット調整回路３９
は、Ｄ／Ａコンバータ３６の出力に応じて信号増幅回路
４１のオフセット調整用基準電圧を変更調整する。温特
調整回路３８は、Ｄ／Ａコンバータ３６の出力に応じ
て、感度調整回路３７およびオフセット調整回路３９の
それぞれの出力に対して加減算をおこなう。
【００２２】Ｄ／Ａコンバータ３６、感度調整回路３
７、温特調整回路３８およびオフセット調整回路３９
は、調整回路１４としての機能を有する。ゲージ回路４
０はセンサ素子１５としての機能を有する。信号増幅回
路４１は増幅回路１６としての機能を有する。また、Ｇ
ＮＤ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、Ｖｏｕ
ｔ端子５４、ＣＧ／ＣＬＫ端子５５およびＥＶ端子５６
は、第１から第６までの端子２１〜２６に順に対応して
いる。
７、温特調整回路３８およびオフセット調整回路３９
は、調整回路１４としての機能を有する。ゲージ回路４
０はセンサ素子１５としての機能を有する。信号増幅回
路４１は増幅回路１６としての機能を有する。また、Ｇ
ＮＤ端子５１、Ｖｃｃ端子５２、ＤＳ端子５３、Ｖｏｕ
ｔ端子５４、ＣＧ／ＣＬＫ端子５５およびＥＶ端子５６
は、第１から第６までの端子２１〜２６に順に対応して
いる。
【００２３】図４は、シフトレジスタ３２の構成の一例
を模式的に示す図である。シフトレジスタ３２のビット
数は、特に限定しないが、たとえば５２ビットである。
そのうち、３ビットは、コントロール・ロジック３３へ
供給する制御データ６１を格納する。この３ビットにつ
づいて、ＥＰＲＯＭ３４へ供給するデータ６２、信号選
択回路３５へ供給するトリミングデータ６３、またはＥ
ＰＲＯＭ３４から供給されたデータ６４のいずれかを格
納するために４８ビットが使用される。残りの１ビット
はバッファとして使用される。
を模式的に示す図である。シフトレジスタ３２のビット
数は、特に限定しないが、たとえば５２ビットである。
そのうち、３ビットは、コントロール・ロジック３３へ
供給する制御データ６１を格納する。この３ビットにつ
づいて、ＥＰＲＯＭ３４へ供給するデータ６２、信号選
択回路３５へ供給するトリミングデータ６３、またはＥ
ＰＲＯＭ３４から供給されたデータ６４のいずれかを格
納するために４８ビットが使用される。残りの１ビット
はバッファとして使用される。
【００２４】つぎに、各種制御信号や印加電圧と半導体
圧力センサ装置３の動作モードとの関係について図５を
参照しながら説明する。ＣＧ／ＣＬＫ端子５５に外部ク
ロックが入力され、かつＥＶ端子５６が無接続（ＮＣ）
状態のとき、制御データ６１の２ビット（ＡとＢ）がＬ
レベルで、かつ制御データ６１のイネーブルビットＣが
Ｌレベルで、ＤＳ端子５３に直列ディジタルデータが入
力されると、シフトレジスタ（ＳＲ）制御信号６５はＬ
レベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選
択し、入出力切換回路３１は入力となる。これによっ
て、外部からシフトレジスタ３２に直列ディジタルデー
タが入力される（モードＮｏ．１）。
圧力センサ装置３の動作モードとの関係について図５を
参照しながら説明する。ＣＧ／ＣＬＫ端子５５に外部ク
ロックが入力され、かつＥＶ端子５６が無接続（ＮＣ）
状態のとき、制御データ６１の２ビット（ＡとＢ）がＬ
レベルで、かつ制御データ６１のイネーブルビットＣが
Ｌレベルで、ＤＳ端子５３に直列ディジタルデータが入
力されると、シフトレジスタ（ＳＲ）制御信号６５はＬ
レベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選
択し、入出力切換回路３１は入力となる。これによっ
て、外部からシフトレジスタ３２に直列ディジタルデー
タが入力される（モードＮｏ．１）。
【００２５】ＣＧ／ＣＬＫ端子５５に外部クロックが入
力され、かつＥＶ端子５６がノーコネクション状態のと
き、制御データ６１の２ビット（ＡとＢ）がＬレベル
で、かつ制御データ６１のイネーブルビットＣがＨレベ
ルであると、シフトレジスタ制御信号６５はＬレベルと
なり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入
出力切換回路３１は出力となる。これによって、シフト
レジスタ３２から外部に直列ディジタルデータが出力さ
れる（モードＮｏ．２）。
力され、かつＥＶ端子５６がノーコネクション状態のと
き、制御データ６１の２ビット（ＡとＢ）がＬレベル
で、かつ制御データ６１のイネーブルビットＣがＨレベ
ルであると、シフトレジスタ制御信号６５はＬレベルと
なり、信号選択回路３５はＥＰＲＯＭ３４を選択し、入
出力切換回路３１は出力となる。これによって、シフト
レジスタ３２から外部に直列ディジタルデータが出力さ
れる（モードＮｏ．２）。
【００２６】制御データ６１のイネーブルビットＣがＨ
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、制御データ６１の第１のビ
ット（Ａ）および第２のビット（Ｂ）がそれぞれＨレベ
ルおよびＬレベル、ＥＶ端子５６がノーコネクション状
態のとき、シフトレジスタ制御信号６５はＬレベルとな
り、信号選択回路３５はシフトレジスタ３２を選択し、
入出力切換回路３１は出力となる。これによって、シフ
トレジスタ３２に格納されたデータを用いてトリミング
がおこなわれる（モードＮｏ．３）。
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、制御データ６１の第１のビ
ット（Ａ）および第２のビット（Ｂ）がそれぞれＨレベ
ルおよびＬレベル、ＥＶ端子５６がノーコネクション状
態のとき、シフトレジスタ制御信号６５はＬレベルとな
り、信号選択回路３５はシフトレジスタ３２を選択し、
入出力切換回路３１は出力となる。これによって、シフ
トレジスタ３２に格納されたデータを用いてトリミング
がおこなわれる（モードＮｏ．３）。
【００２７】制御データ６１のイネーブルビットＣがＬ
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、ＥＶ端子５６がノーコネク
ション状態のとき、シフトレジスタ制御信号６５はＬレ
ベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択
し、入出力切換回路３１は入力となる。これによって、
ＥＰＲＯＭ３４に記憶されたデータを用いてトリミング
をおこなう定常状態となる（モードＮｏ．４）。
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、ＥＶ端子５６がノーコネク
ション状態のとき、シフトレジスタ制御信号６５はＬレ
ベルとなり、信号選択回路３５はＥＰＲＯＭ３４を選択
し、入出力切換回路３１は入力となる。これによって、
ＥＰＲＯＭ３４に記憶されたデータを用いてトリミング
をおこなう定常状態となる（モードＮｏ．４）。
【００２８】制御データ６１のイネーブルビットＣがＨ
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、制御データ６１の２ビット
（ＡとＢ）がＨレベル、ＥＶ端子５６がノーコネクショ
ン状態のとき、シフトレジスタ制御信号６５はＬレベル
となり、入出力切換回路３１は出力となる。これによっ
て、シフトレジスタ３２に格納されたデータがＥＰＲＯ
Ｍ３４に転送される（モードＮｏ．５）。
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、制御データ６１の２ビット
（ＡとＢ）がＨレベル、ＥＶ端子５６がノーコネクショ
ン状態のとき、シフトレジスタ制御信号６５はＬレベル
となり、入出力切換回路３１は出力となる。これによっ
て、シフトレジスタ３２に格納されたデータがＥＰＲＯ
Ｍ３４に転送される（モードＮｏ．５）。
【００２９】制御データ６１のイネーブルビットＣがＨ
レベル、ＤＳ端子５３の入力がＬレベル、制御データ６
１の２ビット（ＡとＢ）がＨレベル、ＣＧ／ＣＬＫ端子
５５およびＥＶ端子５６にそれぞれ書き込み電圧が印加
された状態のとき、シフトレジスタ制御信号６５はＬレ
ベルとなり、入出力切換回路３１は出力となる。これに
よって、シフトレジスタ３２に格納されたデータがＥＰ
ＲＯＭ３４に書き込まれる（モードＮｏ．６）。
レベル、ＤＳ端子５３の入力がＬレベル、制御データ６
１の２ビット（ＡとＢ）がＨレベル、ＣＧ／ＣＬＫ端子
５５およびＥＶ端子５６にそれぞれ書き込み電圧が印加
された状態のとき、シフトレジスタ制御信号６５はＬレ
ベルとなり、入出力切換回路３１は出力となる。これに
よって、シフトレジスタ３２に格納されたデータがＥＰ
ＲＯＭ３４に書き込まれる（モードＮｏ．６）。
【００３０】制御データ６１のイネーブルビットＣがＨ
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、制御データ６１の第１のビ
ット（Ａ）および第２のビット（Ｂ）がそれぞれＬレベ
ルおよびＨレベル、ＥＶ端子５６がノーコネクション状
態のとき、シフトレジスタ制御信号６５はＨレベルとな
り、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出
力切換回路３１は出力となる。これによって、ＥＰＲＯ
Ｍ３４に記憶されたデータがシフトレジスタ３２に転送
される（モードＮｏ．７）。
レベル、ＤＳ端子５３の入力がＬレベル、ＣＧ／ＣＬＫ
端子５５の入力がＬレベル、制御データ６１の第１のビ
ット（Ａ）および第２のビット（Ｂ）がそれぞれＬレベ
ルおよびＨレベル、ＥＶ端子５６がノーコネクション状
態のとき、シフトレジスタ制御信号６５はＨレベルとな
り、信号選択回路３５はＥＰＲＯＭ３４を選択し、入出
力切換回路３１は出力となる。これによって、ＥＰＲＯ
Ｍ３４に記憶されたデータがシフトレジスタ３２に転送
される（モードＮｏ．７）。
【００３１】つぎに、半導体圧力センサ装置３に対して
トリミングをおこなう手順について説明する。半導体圧
力センサ装置３は、Ｖｃｃ端子５２より電源電圧であ
る、たとえば５Ｖの電圧が投入されると、自動的に上述
したモードＮｏ．４の定常状態になるように各端子が設
定されている。トリミングを実施していない初期状態に
おいては、ＥＰＲＯＭ３４は、何も記憶していないオー
ル「０」の状態であり、このときの信号増幅回路４１お
よびＶｏｕｔ端子５４は飽和状態、すなわち、電源電位
もしくは接地電位のいずれか、あるいはその電位に近い
状態となる。
トリミングをおこなう手順について説明する。半導体圧
力センサ装置３は、Ｖｃｃ端子５２より電源電圧であ
る、たとえば５Ｖの電圧が投入されると、自動的に上述
したモードＮｏ．４の定常状態になるように各端子が設
定されている。トリミングを実施していない初期状態に
おいては、ＥＰＲＯＭ３４は、何も記憶していないオー
ル「０」の状態であり、このときの信号増幅回路４１お
よびＶｏｕｔ端子５４は飽和状態、すなわち、電源電位
もしくは接地電位のいずれか、あるいはその電位に近い
状態となる。
【００３２】図６に示すタイミングチャートのように、
ＣＧ／ＣＬＫ端子５５に外部クロックを入力しながら、
ＤＳ端子５３からトリミングデータを入力し、かつ制御
データ６１のイネーブルビットＣをＬレベルとすること
によって、外部からシフトレジスタ３２にトリミングデ
ータを格納する（モードＮｏ．１）。その後、ＣＧ／Ｃ
ＬＫ端子５５およびＤＳ端子５３をＬレベルとし、かつ
制御データ６１のイネーブルビットＣをＨレベルとする
ことによって、シフトレジスタ３２に格納したトリミン
グデータを用いてトリミングをおこなう（モードＮｏ．
３）。
ＣＧ／ＣＬＫ端子５５に外部クロックを入力しながら、
ＤＳ端子５３からトリミングデータを入力し、かつ制御
データ６１のイネーブルビットＣをＬレベルとすること
によって、外部からシフトレジスタ３２にトリミングデ
ータを格納する（モードＮｏ．１）。その後、ＣＧ／Ｃ
ＬＫ端子５５およびＤＳ端子５３をＬレベルとし、かつ
制御データ６１のイネーブルビットＣをＨレベルとする
ことによって、シフトレジスタ３２に格納したトリミン
グデータを用いてトリミングをおこなう（モードＮｏ．
３）。
【００３３】このとき、Ｖｏｕｔ端子５４からのセンサ
出力を測定する。この仮トリミング作業を所望のセンサ
出力が得られるまで繰り返しおこなう。つまり、外部か
ら入力する仮のトリミングデータを漸次変更しながらセ
ンサ出力を測定し、所望のセンサ出力が得られるトリミ
ングデータを確定する。
出力を測定する。この仮トリミング作業を所望のセンサ
出力が得られるまで繰り返しおこなう。つまり、外部か
ら入力する仮のトリミングデータを漸次変更しながらセ
ンサ出力を測定し、所望のセンサ出力が得られるトリミ
ングデータを確定する。
【００３４】トリミングデータが確定したら、図７に示
すタイミングチャートのように、ＣＧ／ＣＬＫ端子５５
に外部クロックを入力しながら、ＤＳ端子５３から確定
済みのトリミングデータを入力し、かつ制御データ６１
のイネーブルビットＣをＬレベルとすることによって、
外部からシフトレジスタ３２に確定済みのトリミングデ
ータを格納する（モードＮｏ．１）。つづいて、制御デ
ータ６１のイネーブルビットＣをＨレベル、ＤＳ端子５
３をＬレベルおよびＣＧ／ＣＬＫ端子５５をＬレベルと
して、シフトレジスタ３２からＥＰＲＯＭ３４に確定済
みのトリミングデータを転送する（モードＮｏ．５）。
その後、ＣＧ／ＣＬＫ端子５５およびＥＶ端子５６にそ
れぞれ書き込み電圧を印加して、シフトレジスタ３２か
ら転送された確定済みのトリミングデータをＥＰＲＯＭ
３４に書き込む（モードＮｏ．６）。
すタイミングチャートのように、ＣＧ／ＣＬＫ端子５５
に外部クロックを入力しながら、ＤＳ端子５３から確定
済みのトリミングデータを入力し、かつ制御データ６１
のイネーブルビットＣをＬレベルとすることによって、
外部からシフトレジスタ３２に確定済みのトリミングデ
ータを格納する（モードＮｏ．１）。つづいて、制御デ
ータ６１のイネーブルビットＣをＨレベル、ＤＳ端子５
３をＬレベルおよびＣＧ／ＣＬＫ端子５５をＬレベルと
して、シフトレジスタ３２からＥＰＲＯＭ３４に確定済
みのトリミングデータを転送する（モードＮｏ．５）。
その後、ＣＧ／ＣＬＫ端子５５およびＥＶ端子５６にそ
れぞれ書き込み電圧を印加して、シフトレジスタ３２か
ら転送された確定済みのトリミングデータをＥＰＲＯＭ
３４に書き込む（モードＮｏ．６）。
【００３５】書き込みが終わったら、トリミング作業が
終了となり、それ以降は初期状態（モードＮｏ．４）で
半導体圧力センサ装置３を使用する。そうすれば、常に
ＥＰＲＯＭ３４に記憶されたトリミングデータに基づい
て調整された所望のセンサ特性を得ることができる。
終了となり、それ以降は初期状態（モードＮｏ．４）で
半導体圧力センサ装置３を使用する。そうすれば、常に
ＥＰＲＯＭ３４に記憶されたトリミングデータに基づい
て調整された所望のセンサ特性を得ることができる。
【００３６】また、仮トリミング作業を開始する前に、
図８に示すタイミングチャートのように、ＣＧ／ＣＬＫ
端子５５に外部クロックを入力しながら、ＤＳ端子５３
から仮のトリミングデータを入力し、かつ制御データ６
１のイネーブルビットＣをＬレベルとすることによっ
て、外部からシフトレジスタ３２に仮のトリミングデー
タを格納する（モードＮｏ．１）。その後、制御データ
６１のイネーブルビットＣをＨレベルにすると、シフト
レジスタ３２に格納された仮のトリミングデータをＤＳ
端子５３から出力させることができる（モードＮｏ．
２）。
図８に示すタイミングチャートのように、ＣＧ／ＣＬＫ
端子５５に外部クロックを入力しながら、ＤＳ端子５３
から仮のトリミングデータを入力し、かつ制御データ６
１のイネーブルビットＣをＬレベルとすることによっ
て、外部からシフトレジスタ３２に仮のトリミングデー
タを格納する（モードＮｏ．１）。その後、制御データ
６１のイネーブルビットＣをＨレベルにすると、シフト
レジスタ３２に格納された仮のトリミングデータをＤＳ
端子５３から出力させることができる（モードＮｏ．
２）。
【００３７】これは、ＤＳ端子５３から入力した仮のト
リミングデータを、入出力切換回路３１およびシフトレ
ジスタ３２を経由させた後に、そのままＤＳ端子５３へ
出力させることになるため、シフトレジスタ３２および
入出力切換回路３１の動作の良否判定をおこなったこと
になる。つまり、図８に示すタイミングチャートを実行
することによって、シフトレジスタ３２および入出力切
換回路３１の動作の良否判定をおこなうことができる。
なお、図８に示すタイミングチャートのうち、無視と示
したビットは、トリミングの調整に関係しないビットで
あり、無視してよい。後述する図９においても同様であ
る。
リミングデータを、入出力切換回路３１およびシフトレ
ジスタ３２を経由させた後に、そのままＤＳ端子５３へ
出力させることになるため、シフトレジスタ３２および
入出力切換回路３１の動作の良否判定をおこなったこと
になる。つまり、図８に示すタイミングチャートを実行
することによって、シフトレジスタ３２および入出力切
換回路３１の動作の良否判定をおこなうことができる。
なお、図８に示すタイミングチャートのうち、無視と示
したビットは、トリミングの調整に関係しないビットで
あり、無視してよい。後述する図９においても同様であ
る。
【００３８】また、図９に示すタイミングチャートのよ
うに、制御データ６１のイネーブルビットＣをＨレベ
ル、ＤＳ端子５３をＬレベル、ＣＧ／ＣＬＫ端子５５を
Ｌレベルとすれば、ＥＰＲＯＭ３４に記憶されたトリミ
ングデータをシフトレジスタ３２に転送することができ
る（モードＮｏ．７）。転送後、ＣＧ／ＣＬＫ端子５５
に外部クロックを入力しながら、制御データ６１のイネ
ーブルビットＣをＨレベルにすると、シフトレジスタ３
２に格納されたトリミングデータをＤＳ端子５３から出
力させることができる（モードＮｏ．２）。これによっ
て、ＥＰＲＯＭ３４に記憶されたトリミングデータをＤ
Ｓ端子５３から出力させることができるので、ＥＰＲＯ
Ｍ３４の動作の良否を確認したり、ＥＰＲＯＭ３４のデ
ータ保持能力を調べたり、トリミング後のセンサ特性の
不良原因を調査することができ、半導体圧力センサ装置
３の品質保証や管理に非常に有効である。
うに、制御データ６１のイネーブルビットＣをＨレベ
ル、ＤＳ端子５３をＬレベル、ＣＧ／ＣＬＫ端子５５を
Ｌレベルとすれば、ＥＰＲＯＭ３４に記憶されたトリミ
ングデータをシフトレジスタ３２に転送することができ
る（モードＮｏ．７）。転送後、ＣＧ／ＣＬＫ端子５５
に外部クロックを入力しながら、制御データ６１のイネ
ーブルビットＣをＨレベルにすると、シフトレジスタ３
２に格納されたトリミングデータをＤＳ端子５３から出
力させることができる（モードＮｏ．２）。これによっ
て、ＥＰＲＯＭ３４に記憶されたトリミングデータをＤ
Ｓ端子５３から出力させることができるので、ＥＰＲＯ
Ｍ３４の動作の良否を確認したり、ＥＰＲＯＭ３４のデ
ータ保持能力を調べたり、トリミング後のセンサ特性の
不良原因を調査することができ、半導体圧力センサ装置
３の品質保証や管理に非常に有効である。
【００３９】上述した実施の形態１によれば、シフトレ
ジスタ３２に記憶された仮のトリミングデータを漸次変
更しながらセンサ出力を測定することにより、所望のセ
ンサ出力が得られるトリミングデータを確定し、それを
ＥＰＲＯＭ３４に記憶させ、通常の使用状態において
は、ＥＰＲＯＭ３４に記憶されたトリミングデータを用
いて感度調整回路３７、温特調整回路３８およびオフセ
ット調整回路３９によりセンサ出力を調整する構成と
し、これらの各構成要素をＣＭＯＳ製造プロセスにより
製造される能動素子および受動素子のみで構成し、かつ
６個の端子５１〜５６とともに同一半導体チップ上に設
けたため、安価で、かつ少ない端子数でもって電気的ト
リミングをおこなうことが可能な半導体物理量センサ装
置が得られる。
ジスタ３２に記憶された仮のトリミングデータを漸次変
更しながらセンサ出力を測定することにより、所望のセ
ンサ出力が得られるトリミングデータを確定し、それを
ＥＰＲＯＭ３４に記憶させ、通常の使用状態において
は、ＥＰＲＯＭ３４に記憶されたトリミングデータを用
いて感度調整回路３７、温特調整回路３８およびオフセ
ット調整回路３９によりセンサ出力を調整する構成と
し、これらの各構成要素をＣＭＯＳ製造プロセスにより
製造される能動素子および受動素子のみで構成し、かつ
６個の端子５１〜５６とともに同一半導体チップ上に設
けたため、安価で、かつ少ない端子数でもって電気的ト
リミングをおこなうことが可能な半導体物理量センサ装
置が得られる。
【００４０】実施の形態２．図１０は、本発明の実施の
形態２にかかる半導体物理量センサ装置の構成の一例を
示すブロック図である。実施の形態２にかかる半導体物
理量センサ装置１０１は、図１０に示すように、第５端
子２５の印加電圧を変圧回路１１８により変圧すること
により、第２端子２２に印加される電源電圧よりも高
く、かつ第５端子２５の印加電圧とは異なる電圧を発生
させ、その発生させた電圧を、第５端子２５の印加電圧
とともに、半導体物理量センサ装置１０１の主メモリ回
路１３に供給する構成となっている。
形態２にかかる半導体物理量センサ装置の構成の一例を
示すブロック図である。実施の形態２にかかる半導体物
理量センサ装置１０１は、図１０に示すように、第５端
子２５の印加電圧を変圧回路１１８により変圧すること
により、第２端子２２に印加される電源電圧よりも高
く、かつ第５端子２５の印加電圧とは異なる電圧を発生
させ、その発生させた電圧を、第５端子２５の印加電圧
とともに、半導体物理量センサ装置１０１の主メモリ回
路１３に供給する構成となっている。
【００４１】したがって、実施の形態２では、第２端子
２２に印加される電源電圧よりも高く、かつ第５端子２
５の印加電圧とは異なる電圧を供給するための端子、す
なわち実施の形態１の第６端子２６は存在しない。図１
０に示す半導体物理量センサ装置１０１のその他の構成
は図１と同じであるので、図１と同一の符号を付して説
明を省略する。
２２に印加される電源電圧よりも高く、かつ第５端子２
５の印加電圧とは異なる電圧を供給するための端子、す
なわち実施の形態１の第６端子２６は存在しない。図１
０に示す半導体物理量センサ装置１０１のその他の構成
は図１と同じであるので、図１と同一の符号を付して説
明を省略する。
【００４２】図１１は、本発明を適用して半導体チップ
上に形成した半導体圧力センサ装置の全体構成の他の例
を示すブロック図である。この半導体圧力センサ装置１
０３は、図１１に示すように、ＣＧ／ＣＬＫ端子５５に
印加される第１の書き込み電圧（たとえば２６Ｖ）を変
圧回路１４３により変圧することにより、第２の書き込
み電圧（たとえば１３Ｖ）を発生させる構成となってい
る。第１の書き込み電圧は、信号判別回路４２を介して
変圧回路１４３に供給される。実施の形態２では、実施
の形態１のＥＶ端子５６は存在しない。
上に形成した半導体圧力センサ装置の全体構成の他の例
を示すブロック図である。この半導体圧力センサ装置１
０３は、図１１に示すように、ＣＧ／ＣＬＫ端子５５に
印加される第１の書き込み電圧（たとえば２６Ｖ）を変
圧回路１４３により変圧することにより、第２の書き込
み電圧（たとえば１３Ｖ）を発生させる構成となってい
る。第１の書き込み電圧は、信号判別回路４２を介して
変圧回路１４３に供給される。実施の形態２では、実施
の形態１のＥＶ端子５６は存在しない。
【００４３】ここで、第１の書き込み電圧をたとえば２
６Ｖとし、これを変圧回路１４３でたとえば１３Ｖに降
圧して第２の書き込み電圧としてもよいし、その逆でも
よい。図１１に示す半導体圧力センサ装置１０３のその
他の構成は図２と同じであるので、図２と同一の符号を
付して説明を省略する。また、図１１に示す半導体圧力
センサ装置１０３の動作やトリミング手順は、第１の書
き込み電圧に基づいて第２の書き込み電圧が生成される
点を除いて、実施の形態１と同じであるので、説明を省
略する。
６Ｖとし、これを変圧回路１４３でたとえば１３Ｖに降
圧して第２の書き込み電圧としてもよいし、その逆でも
よい。図１１に示す半導体圧力センサ装置１０３のその
他の構成は図２と同じであるので、図２と同一の符号を
付して説明を省略する。また、図１１に示す半導体圧力
センサ装置１０３の動作やトリミング手順は、第１の書
き込み電圧に基づいて第２の書き込み電圧が生成される
点を除いて、実施の形態１と同じであるので、説明を省
略する。
【００４４】実施の形態２によれば、上述した実施の形
態１よりも少ない端子数でもって実施の形態１と同じ効
果が得られる。
態１よりも少ない端子数でもって実施の形態１と同じ効
果が得られる。
【００４５】以上において本発明は、上述した各実施の
形態に限らず、種々変更可能である。また、本発明は、
半導体圧力センサ装置に限らず、温度、湿度、速度、加
速度、光、磁気または音など種々の物理量に対する各セ
ンサ装置に適用できる。
形態に限らず、種々変更可能である。また、本発明は、
半導体圧力センサ装置に限らず、温度、湿度、速度、加
速度、光、磁気または音など種々の物理量に対する各セ
ンサ装置に適用できる。
【００４６】
【発明の効果】本発明によれば、補助メモリ回路に記憶
された仮のトリミングデータを漸次変更しながらセンサ
出力を測定することにより、所望のセンサ出力が得られ
るトリミングデータを確定し、それを主メモリ回路に記
憶させ、通常の使用状態においては、主メモリ回路に記
憶されたトリミングデータを用いて調整回路によりセン
サ出力を調整する構成とし、これらセンサ素子、補助メ
モリ回路、主メモリ回路および調整回路が、ＣＭＯＳ製
造プロセスにより製造される能動素子および受動素子の
みで構成され、かつ５または６個の端子とともに同一半
導体チップ上に設けられる構成であるため、安価で、か
つ少ない端子数でもって電気的トリミングをおこなうこ
とが可能な半導体物理量センサ装置が得られる。
された仮のトリミングデータを漸次変更しながらセンサ
出力を測定することにより、所望のセンサ出力が得られ
るトリミングデータを確定し、それを主メモリ回路に記
憶させ、通常の使用状態においては、主メモリ回路に記
憶されたトリミングデータを用いて調整回路によりセン
サ出力を調整する構成とし、これらセンサ素子、補助メ
モリ回路、主メモリ回路および調整回路が、ＣＭＯＳ製
造プロセスにより製造される能動素子および受動素子の
みで構成され、かつ５または６個の端子とともに同一半
導体チップ上に設けられる構成であるため、安価で、か
つ少ない端子数でもって電気的トリミングをおこなうこ
とが可能な半導体物理量センサ装置が得られる。
【図１】本発明の実施の形態１にかかる半導体物理量セ
ンサ装置の構成を示すブロック図である。
ンサ装置の構成を示すブロック図である。
【図２】本発明を適用して半導体チップ上に形成した半
導体圧力センサ装置の全体構成の一例を示すブロック図
である。
導体圧力センサ装置の全体構成の一例を示すブロック図
である。
【図３】外部クロックとＥＰＲＯＭの書き込み電圧とを
判別する手段の原理を説明するための図である。
判別する手段の原理を説明するための図である。
【図４】図２に示す構成の半導体圧力センサ装置におけ
るシフトレジスタの構成の一例を模式的に示す図であ
る。
るシフトレジスタの構成の一例を模式的に示す図であ
る。
【図５】図２に示す構成の半導体圧力センサ装置の動作
モードを説明するための図表である。
モードを説明するための図表である。
【図６】図２に示す構成の半導体圧力センサ装置の動作
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図７】図２に示す構成の半導体圧力センサ装置の動作
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図８】図２に示す構成の半導体圧力センサ装置の動作
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図９】図２に示す構成の半導体圧力センサ装置の動作
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図１０】本発明の実施の形態２にかかる半導体物理量
センサ装置の構成を示すブロック図である。
センサ装置の構成を示すブロック図である。
【図１１】本発明を適用して半導体チップ上に形成した
半導体圧力センサ装置の全体構成の他の例を示すブロッ
ク図である。
半導体圧力センサ装置の全体構成の他の例を示すブロッ
ク図である。
１，１０１ 半導体物理量センサ装置
１１ 動作選択回路
１２ 補助メモリ回路
１３ 主メモリ回路
１４ 調整回路
１５ センサ素子
１６ 増幅回路
１７ 信号判別手段
１１８ 変圧回路
２１ 接地端子
２２ 電源端子
２３ データ入力端子
２４ 出力端子
２５ 第１の書き込み端子
２６ 第２の書き込み端子
３１ 入出力切換回路
３７ 感度調整回路
３８ 温特調整回路
３９ オフセット調整回路
フロントページの続き
Ｆターム(参考） 2F055 AA40 BB20 CC02 DD04 EE13
FF02 FF13 FF18 GG32 GG33
GG34
4M112 AA01 AA02 CA41 CA52 CA53
FA20
Claims (10)
- 【請求項１】 検知した物理量に応じた電気信号を生成
するセンサ素子と、 前記センサ素子により生成された電気信号を外部へ出力
する出力端子と、 前記センサ素子の出力特性を調整するためのトリミング
データとなる直列ディジタルデータを入力するデータ入
力端子と、 接地電位を供給する接地端子と、 電源電圧を供給する電源端子と、 前記データ入力端子から入力されたトリミングデータを
一時的に記憶する補助メモリ回路と、 前記補助メモリ回路に記憶されたトリミングデータを電
気的な再書き込み動作によって記憶する再書き込み可能
な読み出し専用の主メモリ回路と、 外部クロックを入力するか、または前記主メモリ回路に
データを書き込むための、前記電源電圧以上の第１の書
き込み電圧を供給する第１の書き込み端子と、 前記主メモリ回路にデータを書き込むための、前記電源
電圧以上で、かつ前記第１の書き込み電圧とは異なる第
２の書き込み電圧を供給する第２の書き込み端子と、 前記補助メモリ回路に記億されたディジタルデータの一
部に基づいて前記補助メモリ回路および前記主メモリ回
路の動作を制御する動作選択回路と、 前記第１の書き込み端子に印加された電圧が外部クロッ
クであるかまたは第１の書き込み電圧であるかを判別
し、前記補助メモリ回路に外部クロックを供給し、前記
主メモリ回路に第１の書き込み電圧を供給する信号判別
手段と、 前記補助メモリ回路に記憶されたトリミングデータ、ま
たは前記主メモリ回路に記憶されたトリミングデータに
基づいて前記センサ素子の出力特性を調整する調整回路
と、 を具備し、 同一半導体チップ上に形成された、ＣＭＯＳ製造プロセ
スにより製造される能動素子および受動素子のみで構成
されていることを特徴とする半導体物理量センサ装置。 - 【請求項２】 前記信号判別手段は、前記第１の書き込
み端子に印加された電圧が電源電圧よりも高いときに第
１の書き込み電圧であるとし、前記第１の書き込み端子
に印加された電圧が電源電圧以下のときに外部クロック
であると判別することを特徴とする請求項１に記載の半
導体物理量センサ装置。 - 【請求項３】 検知した物理量に応じた電気信号を生成
するセンサ素子と、 前記センサ素子により生成された電気信号を外部へ出力
する出力端子と、 前記センサ素子の出力特性を調整するためのトリミング
データとなる直列ディジタルデータを入力するデータ入
力端子と、 接地電位を供給する接地端子と、 電源電圧を供給する電源端子と、 前記データ入力端子から入力されたトリミングデータを
一時的に記憶する補助メモリ回路と、 前記補助メモリ回路に記憶されたトリミングデータを電
気的な再書き込み動作によって記憶する再書き込み可能
な読み出し専用の主メモリ回路と、 外部クロックを入力するか、または前記主メモリ回路に
データを書き込むための、前記電源電圧以上の第１の書
き込み電圧を供給する書き込み端子と、 前記書き込み端子から入力された第１の書き込み電圧に
基づいて、前記主メモリ回路にデータを書き込むため
の、前記電源電圧以上で、かつ前記第１の書き込み電圧
とは異なる第２の書き込み電圧を生成して前記主メモリ
回路に供給する変圧回路と、 前記補助メモリ回路に記億されたディジタルデータの一
部に基づいて前記補助メモリ回路および前記主メモリ回
路の動作を制御する動作選択回路と、 前記書き込み端子に印加された電圧が外部クロックであ
るかまたは第１の書き込み電圧であるかを判別し、前記
補助メモリ回路に外部クロックを供給し、前記主メモリ
回路に第１の書き込み電圧を供給する信号判別手段と、 前記補助メモリ回路に記憶されたトリミングデータ、ま
たは前記主メモリ回路に記憶されたトリミングデータに
基づいて前記センサ素子の出力特性を調整する調整回路
と、 を具備し、 同一半導体チップ上に形成された、ＣＭＯＳ製造プロセ
スにより製造される能動素子および受動素子のみで構成
されていることを特徴とする半導体物理量センサ装置。 - 【請求項４】 前記信号判別手段は、前記書き込み端子
に印加された電圧が電源電圧よりも高いときに第１の書
き込み電圧であるとし、前記書き込み端子に印加された
電圧が電源電圧以下のときに外部クロックであると判別
することを特徴とする請求項３に記載の半導体物理量セ
ンサ装置。 - 【請求項５】 前記補助メモリ回路は、入力された直列
ディジタルデータを並列ディジタルデータに変換して装
置内部の回路に供給することを特徴とする請求項１〜４
のいずれか一つに記載の半導体物理量センサ装置。 - 【請求項６】 前記調整回路は、前記トリミングデータ
に基づいて、前記センサ素子の感度を設定するために前
記センサ素子への印加電流の変更調整をおこなう感度調
整回路を有することを特徴とする請求項１〜５のいずれ
か一つに記載の半導体物理量センサ装置。 - 【請求項７】 前記調整回路は、前記感度調整回路の出
力に対して加減算をおこなう温度特性調整回路をさらに
有することを特徴とする請求項６に記載の半導体物理量
センサ装置。 - 【請求項８】 前記センサ素子により生成された電気信
号を増幅して外部へ出力するための増幅回路をさらに有
し、 前記調整回路は、前記増幅回路のオフセット調整用基準
電圧の変更調整をおこなうオフセット調整回路を有する
ことを特徴とする請求項１〜６のいずれか一つに記載の
半導体物理量センサ装置。 - 【請求項９】 前記調整回路は前記感度調整回路および
前記オフセット調整回路のそれぞれの出力に対して加減
算をおこなう温度特性調整回路をさらに有することを特
徴とする請求項８に記載の半導体物理量センサ装置。 - 【請求項１０】 前記データ入力端子は、前記補助メモ
リ回路に格納されたデータを外部へ出力するための端子
を兼ねており、 また、前記補助メモリ回路は、格納しているデータを直
列ディジタルデータとして出力し、 前記データ入力端子と前記補助メモリ回路との間に、前
記データ入力端子から入力された直列ディジタルデータ
を前記補助メモリ回路へ供給するか、前記補助メモリ回
路から出力された直列ディジタルデータを前記データ入
力端子へ供給するか、を切り換える入出力切換回路をさ
らに有することを特徴とする請求項１〜９のいずれか一
つに記載の半導体物理量センサ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107187A JP3963115B2 (ja) | 2002-04-09 | 2002-04-09 | 半導体物理量センサ装置 |
| DE10315179A DE10315179B4 (de) | 2002-04-09 | 2003-04-03 | Halbleitermessvorrichtung zum Messen einer physikalischen Grösse |
| US10/406,604 US7180798B2 (en) | 2001-04-12 | 2003-04-04 | Semiconductor physical quantity sensing device |
| KR1020030021935A KR100929722B1 (ko) | 2002-04-09 | 2003-04-08 | 반도체 물리량 센서 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002107187A JP3963115B2 (ja) | 2002-04-09 | 2002-04-09 | 半導体物理量センサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003302301A true JP2003302301A (ja) | 2003-10-24 |
| JP3963115B2 JP3963115B2 (ja) | 2007-08-22 |
Family
ID=28672469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002107187A Expired - Fee Related JP3963115B2 (ja) | 2001-04-12 | 2002-04-09 | 半導体物理量センサ装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3963115B2 (ja) |
| KR (1) | KR100929722B1 (ja) |
| DE (1) | DE10315179B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012118102A1 (ja) * | 2011-02-28 | 2012-09-07 | 富士電機株式会社 | 半導体集積回路および半導体物理量センサ装置 |
| JP2013223175A (ja) * | 2012-04-18 | 2013-10-28 | Denso Corp | 電子回路 |
| JP2015200507A (ja) * | 2014-04-04 | 2015-11-12 | 富士電機株式会社 | 半導体物理量センサ装置 |
| JP2017037040A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体物理量センサ装置および半導体物理量センサ装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007078397A (ja) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | 半導体圧力センサ |
| DE202017101607U1 (de) | 2017-03-20 | 2018-06-25 | Indivi Optics Gmbh | Optische Anordnung einer binokularen Lupenbrille |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4765188A (en) * | 1986-11-24 | 1988-08-23 | Bourns Instruments, Inc. | Pressure transducer with integral digital temperature compensation |
| JP2720718B2 (ja) * | 1992-07-09 | 1998-03-04 | 株式会社デンソー | 半導体センサ装置 |
| JP2991014B2 (ja) * | 1993-10-08 | 1999-12-20 | 三菱電機株式会社 | 圧力センサ |
| US6176138B1 (en) * | 1998-07-15 | 2001-01-23 | Saba Instruments, Inc. | Electronic pressure sensor |
| GB2340999A (en) * | 1998-08-28 | 2000-03-01 | Ericsson Telefon Ab L M | Isolating MOS transistors from substrates |
| JP4764996B2 (ja) * | 2001-04-12 | 2011-09-07 | 富士電機株式会社 | 半導体物理量センサ装置 |
-
2002
- 2002-04-09 JP JP2002107187A patent/JP3963115B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-03 DE DE10315179A patent/DE10315179B4/de not_active Expired - Fee Related
- 2003-04-08 KR KR1020030021935A patent/KR100929722B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012118102A1 (ja) * | 2011-02-28 | 2012-09-07 | 富士電機株式会社 | 半導体集積回路および半導体物理量センサ装置 |
| JP5482961B2 (ja) * | 2011-02-28 | 2014-05-07 | 富士電機株式会社 | 半導体集積回路および半導体物理量センサ装置 |
| US8934309B2 (en) | 2011-02-28 | 2015-01-13 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit and semiconductor physical quantity sensor device |
| JP2013223175A (ja) * | 2012-04-18 | 2013-10-28 | Denso Corp | 電子回路 |
| JP2015200507A (ja) * | 2014-04-04 | 2015-11-12 | 富士電機株式会社 | 半導体物理量センサ装置 |
| JP2017037040A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体物理量センサ装置および半導体物理量センサ装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10315179B4 (de) | 2010-07-08 |
| JP3963115B2 (ja) | 2007-08-22 |
| DE10315179A1 (de) | 2003-10-23 |
| KR100929722B1 (ko) | 2009-12-03 |
| KR20030081075A (ko) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2720718B2 (ja) | 半導体センサ装置 | |
| JP4287678B2 (ja) | 内部電源回路 | |
| JP2727921B2 (ja) | 半導体集積回路装置 | |
| US7573288B2 (en) | Dynamically adjusting operation of a circuit within a semiconductor device | |
| US8390265B2 (en) | Circuit for generating reference voltage of semiconductor memory apparatus | |
| JP2008249374A (ja) | 温度検出回路 | |
| JP2004274719A (ja) | プリドライブ回路、容量性負荷駆動回路及びプラズマディスプレイ装置 | |
| JP2004522242A (ja) | 半導体記憶装置用の読み出し増幅器構造 | |
| JP4764996B2 (ja) | 半導体物理量センサ装置 | |
| Jones | APV25-S1: User guide version 2.2 | |
| JP2003168290A (ja) | 電源回路及び半導体装置 | |
| US7180798B2 (en) | Semiconductor physical quantity sensing device | |
| JP2001338499A (ja) | 強誘電体型記憶装置およびそのテスト方法 | |
| JP2003302301A (ja) | 半導体物理量センサ装置 | |
| US6495994B1 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| WO2012118102A1 (ja) | 半導体集積回路および半導体物理量センサ装置 | |
| JP2001210080A (ja) | 強誘電体型記憶装置 | |
| JP2003330550A (ja) | 定電圧電源回路 | |
| JP2002343868A (ja) | 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置 | |
| JP3827534B2 (ja) | 半導体記憶装置の基準電圧発生回路及びメモリ読出回路 | |
| JPH11148878A (ja) | 圧力センサのドリフト低減回路及びリセット方式 | |
| US6943505B2 (en) | Driving device for a light-emitting component and a method for driving a light-emitting component | |
| TW512362B (en) | Circuit-arrangement to compensate different voltages at line-tracks in integrated semiconductor-circuits | |
| JP2004145703A (ja) | 電源回路装置 | |
| JP3937951B2 (ja) | センサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |