KR20030081075A - 반도체 물리량 센서 장치 - Google Patents

반도체 물리량 센서 장치 Download PDF

Info

Publication number
KR20030081075A
KR20030081075A KR10-2003-0021935A KR20030021935A KR20030081075A KR 20030081075 A KR20030081075 A KR 20030081075A KR 20030021935 A KR20030021935 A KR 20030021935A KR 20030081075 A KR20030081075 A KR 20030081075A
Authority
KR
South Korea
Prior art keywords
circuit
terminal
memory circuit
voltage
write
Prior art date
Application number
KR10-2003-0021935A
Other languages
English (en)
Other versions
KR100929722B1 (ko
Inventor
무츠오 니시카와
가츠미치 우에야나기
Original Assignee
후지 덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴끼 가부시키가이샤 filed Critical 후지 덴끼 가부시키가이샤
Publication of KR20030081075A publication Critical patent/KR20030081075A/ko
Application granted granted Critical
Publication of KR100929722B1 publication Critical patent/KR100929722B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
    • G01D3/02—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation
    • G01D3/022—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups with provision for altering or correcting the law of variation having an ideal characteristic, map or correction data stored in a digital memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Technology Law (AREA)
  • Measuring Fluid Pressure (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 반도체 물리량 센서 장치에 있어서, CMOS 제조 프로세스에 의해 저렴하게 제조할 수 있고, 또한 적은 단자 수로 전기적으로 트리밍하는 것을 목적으로 하는 것으로, 센서 소자(15)와, 임시 트리밍 데이터를 기억하는 보조 메모리 회로(12)와, 확정된 트리밍 데이터를 기억하는 주 메모리 회로(13)와, 보조 메모리 회로(12) 또는 주 메모리 회로(13)에 기억된 트리밍 데이터에 근거하여 센서 소자의 출력 특성을 조정하는 조정 회로(14)를 구비하며, 이들 소자 및 회로를, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성하고, 또한 동일 반도체 칩 상에 5개 내지 6개의 단자(21∼26)와 함께 형성한다.

Description

반도체 물리량 센서 장치{SEMICONDUCTOR PHYSICAL QUANTITY SENSING DEVICE}
본 발명은, 자동차용, 의료용 또는 산업용 등의 각종 장치 등에 사용하는 압력센서나 가속도 센서 등의 반도체 물리량 센서 장치에 관한 것으로, 특히 EPROM을 이용한 전기적 트리밍에 의해 감도 조정이나 온도 특성 조정이나 오프셋 조정을 수행하는 구성의 반도체 물리량 센서 장치에 관한 것이다.
물리량 센서의 출력 특성을 조정하는 수법으로서, 종래의 레이저 트리밍 수법에는, 트리밍후의 어셈블리 공정에서 출력 특성에 변동이 생겨도 재조정을 할 수 없다는 결점이 있기 때문에, 최근에, 어셈블리 종료 후에 조정할 수 있는 전기적 트리밍 수법이 이용되고 있다. 그러나, 전기적 트리밍에서는, 트리밍 데이터의 입출력이나, EPROM에 대한 데이터 기록 등을 위해 다수개의 제어 단자를 필요로 하기 때문에, 와이어 본딩 수가 늘어나는 등의 원인에 의해 제조 비용이 증대한다고 하는 문제점이 있다. 따라서, 저항 분압과 바이폴라 트랜지스터를 이용하여 단자의 동작 문턱 전압을 복수개 설치함으로써, 적은 단자 수를 가지고 전기적으로 트리밍하는 제안이 이루어져 있다(예컨대, 일본 공개특허공보 평성6(1994)-29555호).
그러나, 상술한 바이폴라 트랜지스터를 이용한 제안에서는, CMOS 프로세스에 의해 제작하는 EPROM과 바이폴라 트랜지스터가 혼재하기 때문에, BiCMOS 제조 프로세스가 필요하게 되어, 비용 증대를 초래하는 문제점이 있다. 따라서, 이 제안에 있어서 바이폴라 트랜지스터 대신에 MOS 트랜지스터를 사용하는 것을 생각할 수 있다. 하지만, 그 경우에는 MOS 트랜지스터에 의해 설정할 수 있는 문턱 전압의 상한값이 바이폴라보다 낮기 때문에, 복수개의 임계값끼리의 간격이 좁아져, 오동작을 일으키기 쉬워진다고 하는 문제가 발생한다. 이를 방지하기 위해서는, 문턱 전압의 상한을 바이폴라와 동일한 정도까지 높일 필요가 있는데, 그렇게 하면 MOS 트랜지스터의 고내압화를 꾀하거나, 새롭게 보호 회로를 추가시킬 필요가 있어, 비용 증대를 초래하는 문제점이 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, CMOS 제조 프로세스에 의해 제조할 수 있고, 저렴하며, 또한 적은 단자 수로 전기적 트리밍을 수행할 수 있는 반도체 물리량 센서 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시의 형태 1에 따른 반도체 물리량 센서 장치의 구성을 도시하는 블록도이다.
도 2는 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 일례를 도시하는 블록도이다.
도 3은 외부 클럭과 EPROM의 기록 전압을 판별하는 수단의 원리를 설명하기 위한 도면이다.
도 4는 도 2에 도시하는 구성의 반도체 압력 센서 장치에 있어서의 시프트 레지스터의 구성의 일례를 모식적으로 도시하는 도면이다.
도 5는 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 모드를 설명하기 위한 도표이다.
도 6은 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.
도 7은 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.
도 8은 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.
도 9는 도 2에 도시하는 구성의 반도체 압력 센서 장치의 동작 타이밍을 나타내는 타이밍 차트이다.
도 10은 본 발명의 실시의 형태 2에 따른 반도체 물리량 센서 장치의 구성을 도시하는 블록도이다.
도 11은 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 다른 예를 도시하는 블록도이다.
* 도면의 주요부분에 대한 설명 *
1, 101 : 반도체 물리량 센서 장치 11 : 동작 선택 회로
12 : 보조 메모리 회로 13 : 주 메모리 회로
14 : 조정 회로 15 : 센서 소자
16 : 증폭 회로 17 : 신호 판별 수단
118 : 변압 회로 21 : 접지 단자
22 : 전원 단자 23 : 데이터 입력 단자
24 : 출력 단자 25 : 제 1 기록 단자
26 : 제 2 기록 단자 31 : 입출력 전환 회로
37 : 감도 조정 회로 38 : 온도특성 조정회로
39 : 오프셋 조정회로
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 물리량 센서 장치는, 센서 소자와, 임시 트리밍 데이터를 기억하는 시프트 레지스터 등의 보조 메모리 회로와, 확정된 트리밍 데이터를 기억하는 EPROM 등의 주 메모리 회로와, 보조 메모리 회로 또는 주 메모리 회로에 기억된 트리밍 데이터에 근거하여 센서 소자의 출력 특성을 조정하는 조정 회로를 구비한다. 이들 소자 및 회로는 동일 반도체 칩 상에 형성되어 있고, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있다. 또한, 본 발명에 따른 반도체 물리량 센서 장치는, 출력 단자, 트리밍 데이터의 입력 단자, 접지 단자, 전원 단자, 및 주 메모리 회로에 데이터를 기록하기 위한 전압을 공급하는 1개 또는 2개의 기록 단자, 이렇게 총 5개 또는 6개의 단자를 가지며, 1개 또는 2개의 기록 단자 중의 하나는, 외부 클럭을 입력하는 단자를 겸하고 있다. 그리고, 신호 판별 수단은, 그 기록 단자에 인가된 전압이 주 메모리 회로에 대한 기록 전압인지, 또는 외부 클럭인지를 판별한다.
본 발명에 따르면, 보조 메모리 회로에 기억된 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정함으로써, 원하는 센서 출력을 얻을 수 있는 트리밍 데이터를 확정하며, 그것을 주 메모리 회로에 기억시키고, 통상의 사용 상태에서는, 주 메모리 회로에 기억된 트리밍 데이터를 이용하여 조정 회로에 의해 센서 출력을 조정하는 구성으로 하여, 이들 센서 소자, 보조 메모리 회로, 주 메모리 회로 및 조정 회로가, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되며, 또한 5개 또는 6개의 단자와 함께 동일 반도체 칩 상에 설치된다.
이하, 본 발명의 실시의 형태에 대해 도면을 참조하면서 상세히 설명한다.
실시의 형태 1
도 1은, 본 발명의 실시의 형태 1에 따른 반도체 물리량 센서 장치의 구성을 도시하는 블록도이다. 이 반도체 물리량 센서 장치(1)는, 예를 들어, 동작 선택 회로(11), 보조 메모리 회로(12), 주 메모리 회로(13), 조정 회로(14), 휘트스톤 브리지 회로 등의 센서 소자(15), 증폭 회로(16), 신호 판별 수단(17) 및 제 1 내지 제 6의 6개의 단자(21∼26)를 구비하고 있다.
제 1 단자(21)는, 반도체 물리량 센서 장치(1)의 접지 전위를 공급하는 접지 단자이다. 제 2 단자(22)는, 반도체 물리량 센서 장치(1)의 전원 전압을 공급하는 전원 단자이다. 제 3 단자(23)는, 직렬 디지털 데이터(serial data)를 입출력하는 단자(데이터 입력 단자)이다. 제 4 단자(24)는, 반도체 물리량 센서 장치(1)의 신호를 외부로 출력하는 출력 단자이다. 제 5 단자는, 제 2 단자(22)에 인가되는 전원 전압보다 높은 전압을 공급하는 제 1 기록 단자이다. 또한, 제 5 단자(25)는, 외부 클럭을 입력하는 단자를 겸한다. 제 6 단자(26)는, 제 2 단자(22)에 인가되는 전원 전압보다 높고, 또한 제 5 단자(25)의 인가 전압과는 다른 전압을 공급하는 제 2 기록 단자이다.
보조 메모리 회로(12)는, 상기 외부 클럭에 의거하는 동작 타이밍으로, 외부로부터 공급된 직렬 디지털 데이터를 내부에서 사용하기 위해 병렬 디지털 데이터(parallel data)로 변환한다. 또한, 보조 메모리 회로(12)는, 내부에서 사용하고 있는 병렬 디지털 데이터를 외부로 출력하기 위해 직렬 디지털 데이터로 변환한다. 또한, 보조 메모리 회로(12)는, 동작 선택 회로(11)에 제어 데이터를 공급한다. 주 메모리 회로(13)는, 제 5 단자(25) 및 제 6 단자(26)의 인가 전압에 따라, 보조 메모리 회로(12)로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터를 기억한다.
동작 선택 회로(11)는, 보조 메모리 회로(12)로부터 공급된 제어 데이터에 근거하여, 보조 메모리 회로(12) 및 주 메모리 회로(13)에 데이터의 입출력을 제어하는 신호를 공급한다. 센서 소자(15)는, 피측정 매체의 물리량에 따른 출력 신호를 발생한다. 증폭 회로(16)는, 센서 소자(15)의 출력 신호를 증폭하고, 그것을 제 4 단자(24)를 통해 외부로 출력한다. 조정 회로(14)는, 보조 메모리 회로(12) 또는 주 메모리 회로(13)로부터 공급된 트리밍 데이터에 근거하여, 센서 소자(15)에 대해 온도 특성을 고려하여 감도를 조정하고, 또한 증폭 회로(16)에 대해 온도 특성을 고려해 오프셋을 조정한다.
신호 판별 수단(17)은, 제 5 단자(25)에 인가된 전압이, 외부로부터 공급된 클럭인지, 주 메모리 회로(13)에 트리밍 데이터를 기록하기 위한 기록 전압인지를 판별한다. 그리고, 신호 판별 수단(17)은, 판별한 결과, 외부 클럭인 경우에는, 그 클럭을 보조 메모리 회로(12)에 공급한다. 한편, 기록 전압일 경우에는, 신호 판별 수단(17)은 그 전압을 주 메모리 회로(13)에 공급한다.
도 2는, 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 일례를 도시하는 블록도이다. 이 반도체 압력 센서 장치(3)는, 입출력 전환 회로(31), 시프트 레지스터(32), 컨트롤 로직(33), EPROM(34), 신호 선택 회로(35), D/A 컨버터(36) 및 신호 판별 회로(42)로 이루어진 디지털 회로부를 갖는다. 또한, 반도체 압력 센서 장치(3)는, 감도 조정 회로(37), 온도특성 조정회로(38), 오프셋 조정회로(39), 게이지 회로(40) 및 신호 증폭 회로(41)로 이루어진 아날로그 회로부를 갖는다.
입출력 전환 회로(31), 시프트 레지스터(32), 컨트롤 로직(33), EPROM(34), 신호 선택 회로(35), D/A 컨버터(36), 신호 판별 회로(42), 감도 조정 회로(37), 온도특성 조정회로(38), 오프셋 조정회로(39), 게이지 회로(40) 및 신호 증폭 회로(41)는, 동일 반도체 칩 상에 형성되어 있으며, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있다. 또한, 반도체 압력 센서 장치(3)에는, 외부로부터의 전원 공급이나 신호를 주고받기 위해, GND 단자(51), Vcc 단자(52), DS 단자(53), Vout 단자(54), CG/CLK 단자(55) 및 EV 단자(56)가 설치되어 있다.
GND 단자(51)는, 반도체 압력 센서 장치(3)에 접지 전위를 공급하기 위한 단자이다. Vcc 단자(52)는, 반도체 압력 센서 장치(3)에, 특별히 한정하지는 않지만, 예컨대 5V의 전원 전위를 공급하기 위한 단자이다. DS 단자(53)는, 반도체 압력 센서 장치(3)와 그 외부의 도시하지 않은 회로 사이에서 직렬 디지털 데이터를 주고받기 위한 단자이다. Vout 단자(54)는, 반도체 압력 센서 장치(3)의 검출 신호를 장치 외부로 출력하기 위한 단자이다.
CG/CLK 단자(55)에는, EPROM(34)에 데이터를 기록할 때, 제 1 기록 전압으로서, Vcc 단자(52)에 인가되는 전원 전압보다 높은 전압, 특별히 한정하지는 않지만, 예컨대 26V가 인가된다. 이 CG/CLK 단자(55)에는, 시프트 레지스터(32)를 구동하기 위한 외부 클럭도 공급된다. 또한, EPROM(34)에 데이터를 기록할 때에는, EV 단자(56)에, 제 2 기록 전압으로서, Vcc 단자(52)에 인가되는 전원 전압보다 높고, 또한 CG/CLK 단자(55)에 인가되는 전압과는 다른 전압, 특별히 한정하지는 않지만, 예컨대 13V가 인가된다.
입출력 전환 회로(31)는, DS 단자(53)를 통해서 외부로부터 공급된 직렬 디지털 데이터로 이루어진 트리밍 데이터를 시프트 레지스터(32)에 공급하는 모드와, 시프트 레지스터(32)로부터 공급된 직렬 디지털 데이터를 DS 단자(53)를 통해서 외부로 출력하는 모드를 전환한다. 시프트 레지스터(32)는, 상기 외부 클럭에 동기하여, 외부로부터 공급된 직렬 디지털 데이터를 병렬 디지털 데이터로 변환한다. 또한, 시프트 레지스터(32)는, EPROM(34)에 기억되어 있는 병렬 디지털 데이터로 이루어진 트리밍 데이터를 직렬 디지털 데이터로 변환한다. 시프트 레지스터(32)는 보조 메모리 회로(12)로서의 기능을 갖는다.
EPROM(34)은, 시프트 레지스터(32)로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터를 기억한다. EPROM(34)에 트리밍 데이터가 기록될 때에는, 상기 제 1 및 제 2 기록 전압이 모두 인가된다. EPROM(34)은 주 메모리 회로(13)로서의 기능을 갖는다. 신호 선택 회로(35)는, 시프트 레지스터(32)로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터와, EPROM(34)으로부터 공급된 병렬 디지털 데이터로 이루어진 트리밍 데이터의 어느 한쪽을 선택하여 D/A 컨버터(36)에 공급한다. D/A 컨버터(36)는, 병렬 디지털 데이터로 이루어진 트리밍 데이터를 아날로그 데이터로 변환한다.
컨트롤 로직(33)은, 시프트 레지스터(32)로부터 공급된 제어 데이터에 근거하여, 입출력 전환 회로(31), 시프트 레지스터(32), EPROM(34) 및 신호 선택 회로(35)에, 각각의 동작을 제어하기 위한 제어 신호를 생성하여 출력한다. 여기에서, 설명의 편의상, 컨트롤 로직(33)으로부터 시프트 레지스터(32)에 공급되는 제어 신호를 시프트 레지스터 제어신호(65)라고 한다. 입출력 전환 회로(31), 컨트롤 로직(33) 및 신호 선택 회로(35)는 동작 선택 회로(11)로서의 기능을 갖는다.
신호 판별 회로(42)는, CG/CLK 단자(55)에 인가된 전압이, 외부 클럭인지, EPROM(34)에 트리밍 데이터를 기록하기 위한 제 1 기록 전압인지를 판별한다. 그리고, 신호 판별 회로(42)는, 시프트 레지스터(32)에는 외부 클럭을 공급하고, 또한 EPROM(34)에는 제 1 기록 전압을 공급한다. 신호 판별 회로(42)는, 신호 판별 수단(17)으로서의 기능을 갖는다.
일반적으로, 클럭은, 전원 전압과 접지 전압 사이의 2개의 레벨의 전압으로 구성된다. 또한, 일반적으로, EPROM(34)에 데이터를 기록하기 위해 필요한 전압은 전원 전압보다 높다. 그리고, EPROM(34)에 전원 전압 이하의 전압을 인가해도, 데이터 기록에 대해서는 전혀 기능을 하지 않는다. 따라서, 전원 전압을 기준으로 함으로써, 클럭과 기록 전압을 판별할 수 있다. 즉, 예를 들어 도 3에 도시하는 바와 같이, CG/CLK 단자(55)에 인가된 전압이, 전원 전압 이하이면 외부 클럭이고, 전원 전압보다 높으면 제 1 기록 전압이다.
게이지 회로(40)는, 예를 들어 인가 압력에 따른 출력 신호를 발생시키는 반도체 왜곡 게이지에 의해 구성되어 있다. 신호 증폭 회로(41)는, 게이지 회로(40)에서 발생한 신호를 증폭시켜 Vout 단자(54)를 통해서 외부로 출력한다. 감도 조정 회로(37)는, D/A 컨버터(36)의 출력에 따라 게이지 회로(40)에 대한 인가 전류를 변경 및 조정(트리밍)한다. 마찬가지로, 오프셋 조정회로(39)는, D/A 컨버터(36)의 출력에 따라 신호 증폭 회로(41)의 오프셋 조정용 기준 전압을 변경 및 조정한다. 온도특성 조정회로(38)는, D/A 컨버터(36)의 출력에 따라, 감도 조정 회로(37) 및 오프셋 조정회로(39)의 각각의 출력에 대해 가감산을 행한다.
D/A 컨버터(36), 감도 조정 회로(37), 온도특성 조정회로(38) 및 오프셋 조정회로(39)는, 조정 회로(14)로서의 기능을 갖는다. 게이지 회로(40)는 센서 소자(15)로서의 기능을 갖는다. 신호 증폭 회로(41)는 증폭 회로(16)로서의 기능을 갖는다. 또한, GND 단자(51), Vcc 단자(52), DS 단자(53), Vout 단자(54), CG/CLK 단자(55) 및 EV 단자(56)는, 제 1 내지 제 6 단자(21∼26)에 순서대로 대응하고 있다.
도 4는, 시프트 레지스터(32)의 구성의 일례를 모식적으로 도시하는 도면이다. 시프트 레지스터(32)의 비트 수는, 특별히 한정하지는 않지만, 예를 들어 52 비트이다. 그 중에서, 3 비트는, 컨트롤 로직(33)에 공급하는 제어 데이터(61)를 격납한다. 이 3 비트에 이어서, EPROM(34)에 공급하는 데이터(62), 신호 선택 회로(35)에 공급하는 트리밍 데이터(63), 또는 EPROM(34)으로부터 공급된 데이터(64)의 어느 하나를 격납하기 위해 48 비트가 사용된다. 나머지 1 비트는 버퍼로서 사용된다.
다음으로, 각종 제어 신호나 인가 전압과 반도체 압력 센서 장치(3)의 동작 모드와의 관계에 대해 도 5를 참조하면서 설명한다. CG/CLK 단자(55)에 외부 클럭이 입력되고, 또한 EV 단자(56)가 비접속(NC; No-connection) 상태일 때, 제어 데이터(61)의 2 비트(A와 B)가 L 레벨이고, 또한 제어 데이터(61)의 인에이블 비트(C)가 L 레벨이며, DS 단자(53)에 직렬 디지털 데이터가 입력되면, 시프트 레지스터(SR) 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 입력으로 된다. 이에 따라, 외부로부터 시프트 레지스터(32)에 직렬 디지털 데이터가 입력된다(모드 No. 1).
CG/CLK 단자(55)에 외부 클럭이 입력되고, 또한 EV 단자(56)가 비접속 상태일 때, 제어 데이터(61)의 2 비트(A와 B)가 L 레벨이고, 또한 제어 데이터(61)의 인에이블 비트(C)가 H 레벨이면, 시프트 레지스터 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 출력으로 된다. 이에 따라, 시프트 레지스터(32)로부터 외부로 직렬 디지털 데이터가 출력된다(모드 No. 2).
제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, 제어 데이터(61)의 제 1 비트(A) 및 제 2 비트(B)가 각각 H 레벨 및 L 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 시프트 레지스터(32)를 선택하여, 입출력 전환 회로(31)는 출력으로 된다. 이에 따라, 시프트 레지스터(32)에 격납된 데이터를 이용하여 트리밍이 이루어진다(모드 No. 3).
제어 데이터(61)의 인에이블 비트(C)가 L 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되며, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 입력으로 된다. 이에 따라, EPROM(34)에 기억된 데이터를 이용하여 트리밍하는 정상 상태로 된다(모드 No. 4).
제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, 제어 데이터(61)의 2 비트(A와 B)가 H 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되어, 입출력 전환 회로(31)는 출력이 된다. 이에 따라, 시프트 레지스터(32)에 격납된 데이터가 EPROM(34)에 전송된다(모드 No. 5).
제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, 제어 데이터(61)의 2 비트(A와 B)가 H 레벨, CG/CLK 단자(55) 및 EV 단자(56)에 각각 기록 전압이 인가된 상태일 때, 시프트 레지스터 제어신호(65)는 L 레벨이 되어, 입출력 전환 회로(31)는 출력이 된다. 이에 따라, 시프트 레지스터(32)에 격납된 데이터가 EPROM(34)에 기록된다(모드 No. 6).
제어 데이터(61)의 인에이블 비트(C)가 H 레벨, DS 단자(53)의 입력이 L 레벨, CG/CLK 단자(55)의 입력이 L 레벨, 제어 데이터(61)의 제 1 비트(A) 및 제 2 비트(B)가 각각 L 레벨 및 H 레벨, EV 단자(56)가 비접속 상태일 때, 시프트 레지스터 제어신호(65)는 H 레벨이 되고, 신호 선택 회로(35)는 EPROM(34)을 선택하여, 입출력 전환 회로(31)는 출력이 된다. 이에 따라, EPROM(34)에 기억된 데이터가 시프트 레지스터(32)에 전송된다(모드 No. 7).
이하, 반도체 압력 센서 장치(3)에 대해 트리밍하는 순서에 대해 설명한다. 반도체 압력 센서 장치(3)는, Vcc 단자(52)로부터 전원 전압인, 예컨대 5V의 전압이 투입되면, 자동적으로 상술한 모드 No. 4의 정상 상태가 되도록 각 단자가 설정되어 있다. 트리밍을 실시하지 않은 초기 상태에서는, EPROM(34)은, 아무 것도 기억하지 못하는 All [0]의 상태이며, 이 때의 신호 증폭 회로(41) 및 Vout 단자(54)는 포화 상태, 즉 전원 전위 혹은 접지 전위의 어느 하나, 또는 그 전위에 가까운 상태가 된다.
도 6에 도시하는 타이밍 차트와 같이, CG/CLK 단자(55)에 외부 클럭을 입력하면서, DS 단자(53)로부터 트리밍 데이터를 입력하고, 또한 제어 데이터(61)의 인에이블 비트(C)를 L 레벨로 함으로써, 외부로부터 시프트 레지스터(32)에 트리밍 데이터를 격납한다(모드 No. 1). 그 후, CG/CLK 단자(55) 및 DS 단자(53)를 L 레벨로 하고, 또한 제어 데이터(61)의 인에이블 비트(C)를 H 레벨로 함으로써, 시프트 레지스터(32)에 격납한 트리밍 데이터를 이용하여 트리밍한다(모드 No. 3).
이 때, Vout 단자(54)로부터의 센서 출력을 측정한다. 이러한 임시 트리밍 작업을 원하는 센서 출력이 얻어질 때까지 반복해서 행한다. 다시 말해, 외부로부터 입력하는 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정하여, 원하는 센서 출력이 얻어지는 트리밍 데이터를 확정한다.
트리밍 데이터가 확정되면, 도 7에 도시하는 타이밍 차트와 같이, CG/CLK 단자(55)에 외부 클럭을 입력하면서, DS 단자(53)로부터 이미 확정된 트리밍 데이터를 입력하며, 또한 제어 데이터의 인에이블 비트(C)를 L 레벨로 함으로써, 외부로부터 시프트 레지스터(32)에 이미 확정된 트리밍 데이터를 격납한다(모드 No. 1). 계속해서, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨, DS 단자(53)를 L 레벨 및 CG/CLK 단자(55)를 L 레벨로 하여, 시프트 레지스터(32)로부터 EPROM(34)에 이미 확정된 트리밍 데이터를 전송한다(모드 No. 5). 그 후, CG/CLK 단자(55) 및 EV 단자(56)에 각각 기록 전압을 인가하여, 시프트 레지스터(32)로부터 전송된 이미 확정된 트리밍 데이터를 EPROM(34)에 기록한다(모드 No. 6).
기록이 끝나면, 트리밍 작업이 종료가 되며, 그 이후로는 초기 상태(모드 No. 4)에서 반도체 압력 센서 장치(3)를 사용한다. 그렇게 하면, 항상 EPROM(34)에 기억된 트리밍 데이터에 의거하여 조정된 원하는 센서 특성을 얻을 수 있다.
또한, 임시 트리밍 작업을 개시하기 전에, 도 8에 도시하는 타이밍 차트와 같이, CG/CLK 단자(55)에 외부 클럭을 입력하면서, DS 단자(53)로부터의 임시 트리밍 데이터를 입력하고, 또한 제어 데이터(61)의 인에이블 비트(C)를 L 레벨로 함으로써, 외부로부터 시프트 레지스터(32)에 임시 트리밍 데이터를 격납한다(모드 No. 1). 그 후, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨로 하면, 시프트 레지스터(32)에 격납된 임시 트리밍 데이터를 DS 단자(53)로부터 출력시킬 수 있다(모드 No. 2).
이것은, DS 단자(53)로부터 입력한 임시 트리밍 데이터를, 입출력 전환 회로(31) 및 시프트 레지스터(32)를 경유시킨 후, 그대로 DS 단자(53)로 출력시키게 되기 때문에, 시프트 레지스터(32) 및 입출력 전환 회로(31)의 동작의 불량 여부를 판정한 셈이 된다. 즉, 도 8에 도시하는 타이밍 차트를 실행함으로써, 시프트 레지스터(32) 및 입출력 전환 회로(31)의 동작의 불량 여부를 판정할 수 있다. 한편, 도 8에 도시하는 타이밍 차트 중에서, "무시(ignore)"라고 나타낸 비트는, 트리밍의 조정과 무관한 비트로서, 무시해도 된다. 후술하는 도 9에 있어서도 마찬가지이다.
또한, 도 9에 도시하는 타이밍 차트와 같이, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨, DS 단자(53)를 L 레벨, CG/CLK 단자(55)를 L 레벨로 하면, EPROM(34)에 기억된 트리밍 데이터를 시프트 레지스터(32)에 전송할 수 있다(모드 No. 7). 전송 후, CG/CLK 단자(55)에 외부 클럭을 입력하면서, 제어 데이터(61)의 인에이블 비트(C)를 H 레벨로 하면, 시프트 레지스터(32)에 격납된 트리밍 데이터를 DS 단자(53)로부터 출력시킬 수 있다(모드 No. 2). 이에 따라, EPROM(34)에 기억된 트리밍 데이터를 DS 단자(53)로부터 출력시킬 수 있으므로, EPROM(34)의 동작불량의 여부를 확인하거나, EPROM(34)의 데이터 보존 능력을 알아보거나, 트리밍 후의 센서 특성의 불량 원인을 조사할 수 있어, 반도체 압력 센서 장치(3)의 품질 보증이나 관리에 매우 유효하다.
상술한 실시의 형태 1에 따르면, 시프트 레지스터(32)에 기억된 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정함으로써, 원하는 센서 출력을 얻을 수 있는 트리밍 데이터를 확정하여, 그것을 EPROM(34)에 기억시키고, 통상의 사용 상태에서는, EPROM(34)에 기억된 트리밍 데이터를 이용하여 감도 조정 회로(37), 온도특성 조정회로(38) 및 오프셋 조정회로(39)에 의해 센서 출력을 조정하는 구성으로 하며, 이들의 각 구성 요소를 CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성하며, 또한 6개의 단자(51∼56)와 함께 동일 반도체 칩 상에 설치했기 때문에, 저렴하고, 또한 적은 단자 수로 전기적으로 트리밍할 수 있는 반도체 물리량 센서 장치를 얻을 수 있다.
실시의 형태 2
도 10은, 본 발명의 실시의 형태 2에 따른 반도체 물리량 센서 장치의 구성의 일례를 도시하는 블록도이다. 실시의 형태 2에 따른 반도체 물리량 센서 장치(101)는, 도 10에 도시한 바와 같이, 제 5 단자(25)의 인가 전압을 변압 회로(118)에 의해 변압시킴으로써, 제 2 단자(22)에 인가되는 전원 전압보다 높고, 또한 제 5 단자(25)의 인가 전압과는 다른 전압을 발생시키며, 그 발생시킨 전압을, 제 5 단자(25)의 인가 전압과 함께, 반도체 물리량 센서 장치(101)의 주 메모리 회로(13)에 공급하는 구성으로 되어 있다.
따라서, 실시의 형태 2에서는, 제 2 단자(22)에 인가되는 전원 전압보다 높고, 또한 제 5 단자(25)의 인가 전압과는 다른 전압을 공급하기 위한 단자, 즉 실시의 형태 1의 제 6 단자(26)는 존재하지 않는다. 도 10에 도시하는 반도체 물리량 센서 장치(101)의 그 밖의 구성은 도 1과 동일하므로, 도 1과 같은 부호를 붙이고 설명은 생략한다.
도 11은, 본 발명을 적용하여 반도체 칩 상에 형성한 반도체 압력 센서 장치의 전체 구성의 다른 예를 도시하는 블록도이다. 이 반도체 압력 센서 장치(103)는, 도 11에 도시한 바와 같이, CG/CLK 단자(55)에 인가되는 제 1 기록 전압(예컨대 26V)을 변압 회로(143)에 의해 변압시킴으로써, 제 2 기록 전압(예컨대 13V)을 발생시키는 구성으로 되어 있다. 제 1 기록 전압은, 신호 판별 회로(42)를 통해서 변압 회로(143)에 공급된다. 실시의 형태 2에서는, 실시의 형태 1의 EV 단자(56)는 존재하지 않는다.
여기에서, 제 1 기록 전압을 예를 들어 26V로 하고, 이것을 변압 회로(143)에 의해 예컨대 13V로 압력 강하하여 제 2 기록 전압으로 해도 좋고, 그 반대이어도 상관없다. 도 11에 도시하는 반도체 압력 센서 장치(103)의 그 밖의 구성은 도 2와 동일하기 때문에, 도 2와 같은 부호를 붙이고 설명은 생략한다. 또한 도 11에 도시한 반도체 압력 센서 장치(103)의 동작이나 트리밍 순서는, 제 1 기록 전압에 근거하여 제 2 기록 전압이 생성되는 점을 제외하면, 실시의 형태 1과 동일하기 때문에, 설명을 생략한다.
실시의 형태 2에 따르면, 상술한 실시의 형태 1보다 적은 단자 수를 가지고실시의 형태 1과 동일한 효과를 얻을 수 있다.
이상에서 본 발명은, 상술한 각 실시의 형태에 한정되지 않고, 여러 가지로 변경할 수 있다. 또한 본 발명은, 반도체 압력 센서 장치에 한정되지 않고, 온도, 습도, 속도, 가속도, 빛, 자기 또는 소리 등 여러 가지 물리량에 대한 각 센서 장치에 적용할 수 있다.
본 발명에 따르면, 보조 메모리 회로에 기억된 임시 트리밍 데이터를 점차적으로 변경하면서 센서 출력을 측정함으로써, 원하는 센서 출력을 얻을 수 있는 트리밍 데이터를 확정하고, 그것을 주 메모리 회로에 기억시켜, 통상의 사용 상태에서는, 주 메모리 회로에 기억된 트리밍 데이터를 이용해 조정 회로에 의해 센서 출력을 조정하는 구성으로 하고, 이들 센서 소자, 보조 메모리 회로, 주 메모리 회로 및 조정 회로가, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되며, 또한 5개 또는 6개의 단자와 함께 동일 반도체 칩 상에 설치되는 구성이기 때문에, 저렴하고, 또한 적은 단자 수를 가지고 전기적으로 트리밍할 수 있는 반도체 물리량 센서 장치를 얻을 수 있다.

Claims (10)

  1. 검출한 물리량에 따른 전기 신호를 생성하는 센서 소자와,
    상기 센서 소자에 의해 생성된 전기 신호를 외부로 출력하는 출력 단자와,
    상기 센서 소자의 출력 특성을 조정하기 위한 트리밍 데이터가 되는 직렬 디지털 데이터를 입력하는 데이터 입력단자와,
    접지 전위를 공급하는 접지 단자와,
    전원 전압을 공급하는 전원 단자와,
    상기 데이터 입력단자로부터 입력된 트리밍 데이터를 일시적으로 기억하는 보조 메모리 회로와,
    상기 보조 메모리 회로에 기억된 트리밍 데이터를 전기적인 재기록 동작에 의해 기억하는 재기록 가능한 판독 전용의 주 메모리 회로와,
    외부 클럭을 입력하거나, 또는 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상의 제 1 기록 전압을 공급하는 제 1 기록 단자와,
    상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상이고, 또한 상기 제 1 기록 전압과는 다른 제 2 기록 전압을 공급하는 제 2 기록 단자와,
    상기 보조 메모리 회로에 기억된 디지털 데이터의 일부에 근거하여 상기 보조 메모리 회로 및 상기 주 메모리 회로의 동작을 제어하는 동작 선택 회로와,
    상기 제 1 기록 단자에 인가된 전압이 외부 클럭인지 또는 제 1 기록 전압인지를 판별하여, 상기 보조 메모리 회로에 외부 클럭을 공급하며, 상기 주 메모리회로에 제 1 기록 전압을 공급하는 신호 판별 수단과,
    상기 보조 메모리 회로에 기억된 트리밍 데이터, 또는 상기 주 메모리 회로에 기억된 트리밍 데이터에 근거하여 상기 센서 소자의 출력 특성을 조정하는 조정 회로를 구비하며,
    동일한 반도체 칩 상에 형성된, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있는 것을 특징으로 하는 반도체 물리량 센서 장치.
  2. 제 1 항에 있어서,
    상기 신호 판별 수단은, 상기 제 1 기록 단자에 인가된 전압이 전원 전압보다 높을 때 제 1 기록 전압이라고 하고, 상기 제 1 기록 단자에 인가된 전압이 전원 전압 이하일 때 외부 클럭이라고 판별하는 것을 특징으로 하는 반도체 물리량 센서 장치.
  3. 검출한 물리량에 따른 전기 신호를 생성하는 센서 소자와,
    상기 센서 소자에 의해 생성된 전기 신호를 외부로 출력하는 출력 단자와,
    상기 센서 소자의 출력 특성을 조정하기 위한 트리밍 데이터가 되는 직렬 디지털 데이터를 입력하는 데이터 입력단자와,
    접지 전위를 공급하는 접지 단자와,
    전원 전압을 공급하는 전원 단자와,
    상기 데이터 입력단자로부터 입력된 트리밍 데이터를 일시적으로 기억하는 보조 메모리 회로와,
    상기 보조 메모리 회로에 기억된 트리밍 데이터를 전기적인 재기록 동작에 의해 기억하는 재기록 가능한 판독 전용의 주 메모리 회로와,
    외부 클럭을 입력하거나, 또는 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상의 제 1 기록 전압을 공급하는 기록 단자와,
    상기 기록 단자에 입력된 제 1 기록 전압에 근거하여, 상기 주 메모리 회로에 데이터를 기록하기 위한, 상기 전원 전압 이상이고, 또한 상기 제 1 기록 전압과는 다른 제 2 기록 전압을 생성하여 상기 주 메모리 회로에 공급하는 변환 회로와,
    상기 보조 메모리 회로에 기억된 디지털 데이터의 일부에 근거하여 상기 보조 메모리 회로 및 상기 주 메모리 회로의 동작을 제어하는 동작 선택 회로와,
    상기 기록 단자에 인가된 전압이 외부 클럭인지 또는 제 1 기록 전압인지를 판별하여, 상기 보조 메모리 회로에 외부 클럭을 공급하며, 상기 주 메모리 회로에 제 1 기록 전압을 공급하는 신호 판별 수단과,
    상기 보조 메모리 회로에 기억된 트리밍 데이터, 또는 상기 주 메모리 회로에 기억된 트리밍 데이터에 근거하여 상기 센서 소자의 출력 특성을 조정하는 조정 회로를 구비하며,
    동일한 반도체 칩 상에 형성된, CMOS 제조 프로세스에 의해 제조되는 능동 소자 및 수동 소자만으로 구성되어 있는 것을 특징으로 하는 반도체 물리량 센서장치.
  4. 제 3 항에 있어서,
    상기 신호 판별 수단은, 상기 기록 단자에 인가된 전압이 전원 전압보다 높을 때 제 1 기록 전압이라고 하고, 상기 기록 단자에 인가된 전압이 전원 전압 이하일 때 외부 클럭이라고 판별하는 것을 특징으로 하는 반도체 물리량 센서 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 보조 메모리 회로는, 입력된 직렬 디지털 데이터를 병렬 디지털 데이터로 변환하여 장치 내부의 회로에 공급하는 것을 특징으로 하는 반도체 물리량 센서 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 조정 회로는, 상기 트리밍 데이터에 근거하여, 상기 센서 소자의 감도를 설정하기 위해 상기 센서 소자에 대한 인가 전류를 변경 및 조정하는 감도 조정 회로를 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.
  7. 제 6 항에 있어서,
    상기 조정 회로는, 상기 감도 조정 회로의 출력에 대해 가감산을 행하는 온도특성 조정회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 센서 소자에 의해 생성된 전기 신호를 증폭시켜 외부로 출력하기 위한 증폭 회로를 더 가지며,
    상기 조정 회로는, 상기 증폭 회로의 오프셋 조정용 기준 전압을 변경 및 조정하는 오프셋 조정회로를 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.
  9. 제 8 항에 있어서,
    상기 조정 회로는 상기 감도 조정 회로 및 상기 오프셋 조정회로의 각각의 출력에 대해 가감산을 행하는 온도특성 조정회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 데이터 입력 단자는, 상기 보조 메모리 회로에 격납된 데이터를 외부로 출력하기 위한 단자를 겸하고 있으며,
    상기 보조 메모리 회로는, 격납하고 있는 데이터를 직렬 디지털 데이터로서 출력하고,
    상기 데이터 입력 단자와 상기 보조 메모리 회로 사이에, 상기 데이터 입력 단자로부터 입력된 직렬 디지털 데이터를 상기 보조 메모리 회로에 공급할지, 상기 보조 메모리 회로로부터 출력된 직렬 디지털 데이터를 상기 데이터 입력 단자에 공급할지를, 전환하는 입출력 전환 회로를 더 갖는 것을 특징으로 하는 반도체 물리량 센서 장치.
KR1020030021935A 2002-04-09 2003-04-08 반도체 물리량 센서 장치 KR100929722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002107187A JP3963115B2 (ja) 2002-04-09 2002-04-09 半導体物理量センサ装置
JPJP-P-2002-00107187 2002-04-09

Publications (2)

Publication Number Publication Date
KR20030081075A true KR20030081075A (ko) 2003-10-17
KR100929722B1 KR100929722B1 (ko) 2009-12-03

Family

ID=28672469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021935A KR100929722B1 (ko) 2002-04-09 2003-04-08 반도체 물리량 센서 장치

Country Status (3)

Country Link
JP (1) JP3963115B2 (ko)
KR (1) KR100929722B1 (ko)
DE (1) DE10315179B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078397A (ja) * 2005-09-12 2007-03-29 Mitsubishi Electric Corp 半導体圧力センサ
JP5482961B2 (ja) * 2011-02-28 2014-05-07 富士電機株式会社 半導体集積回路および半導体物理量センサ装置
JP5796536B2 (ja) * 2012-04-18 2015-10-21 株式会社デンソー 電子回路
JP6264160B2 (ja) * 2014-04-04 2018-01-24 富士電機株式会社 半導体物理量センサ装置
JP2017037040A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体物理量センサ装置および半導体物理量センサ装置の製造方法
DE202017101607U1 (de) 2017-03-20 2018-06-25 Indivi Optics Gmbh Optische Anordnung einer binokularen Lupenbrille

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4765188A (en) * 1986-11-24 1988-08-23 Bourns Instruments, Inc. Pressure transducer with integral digital temperature compensation
JP2720718B2 (ja) * 1992-07-09 1998-03-04 株式会社デンソー 半導体センサ装置
JP2991014B2 (ja) * 1993-10-08 1999-12-20 三菱電機株式会社 圧力センサ
US6176138B1 (en) * 1998-07-15 2001-01-23 Saba Instruments, Inc. Electronic pressure sensor
GB2340999A (en) * 1998-08-28 2000-03-01 Ericsson Telefon Ab L M Isolating MOS transistors from substrates
JP4764996B2 (ja) * 2001-04-12 2011-09-07 富士電機株式会社 半導体物理量センサ装置

Also Published As

Publication number Publication date
JP2003302301A (ja) 2003-10-24
DE10315179B4 (de) 2010-07-08
JP3963115B2 (ja) 2007-08-22
DE10315179A1 (de) 2003-10-23
KR100929722B1 (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
CN112825005B (zh) 电压产生电路以及使用该电压产生电路的半导体装置
EP0578252B1 (en) Semiconductor sensor device
KR100951333B1 (ko) 저항변화 기억소자를 사용한 기억장치 및 이 장치의참조저항값 결정방법
JP4818971B2 (ja) 温度検出回路
US7188040B2 (en) Physical quantity sensor with trimming function
KR100601824B1 (ko) 반도체 물리량 센서 장치
US20050270871A1 (en) Semiconductor integrated circuit device, and adjustment method of semiconductor integrated circuit device
KR20000035685A (ko) 반도체 집적 회로 장치, 반도체 집적 회로 장치의 설계방법 및 기록 매체
KR20090110554A (ko) Ｒｆｉｄ 장치
US6885243B2 (en) Dynamic, digitally controlled, temperature compensated voltage reference
US7180798B2 (en) Semiconductor physical quantity sensing device
US6658639B2 (en) Semiconductor integrated circuit provided with determination circuit
KR100929722B1 (ko) 반도체 물리량 센서 장치
CN103328932B (zh) 半导体集成电路及半导体物理量传感装置
US9331684B2 (en) Semiconductor device for sensing physical quantity
JP2001210080A (ja) 強誘電体型記憶装置
US6519175B2 (en) Ferroelectric memory device
JPH11148878A (ja) 圧力センサのドリフト低減回路及びリセット方式
JP3827534B2 (ja) 半導体記憶装置の基準電圧発生回路及びメモリ読出回路
US6943505B2 (en) Driving device for a light-emitting component and a method for driving a light-emitting component
JPH05325600A (ja) 半導体読み出し専用メモリ
CN115881197A (zh) 包括非易失性存储器的集成电路
JPH09260593A (ja) 半導体集積回路
JP2006085861A (ja) センスアンプ回路
JP2000040384A (ja) センスアンプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee