JP2017037040A - 半導体物理量センサ装置および半導体物理量センサ装置の製造方法 - Google Patents

Abstract

【課題】小型化を図ることができる半導体物理量センサ装置および半導体物理量センサ装置の製造方法を提供すること。【解決手段】センサセル１０の出力特性の調整時、シフトレジスタ２に記憶されたトリミングデータを調整して、ＥＰＲＯＭ１に記憶する。このとき、動作電圧が印加される第２端子１２と、ＥＰＲＯＭ１およびシフトレジスタ２との間に並列に接続された複数の光制御回路５ａ〜５ｅに光が照射・遮断される。光制御回路５ａ〜５ｅは、それぞれ所定波形の入力信号６ａ〜６ｅを生成してＥＰＲＯＭ１およびシフトレジスタ２に入力する。このため、センサセル１０には、センサセル１０の出力特性の調整のための外部端子を配置しなくてもよく、外部端子として３つの端子１１〜１３のみが配置される。ＥＰＲＯＭ１に記憶されたトリミングデータを用いてトリミングが行われる製品使用時、光制御回路５ａ〜５ｅは光を遮断された状態にあり動作しない。【選択図】図１

Description

この発明は、半導体物理量センサ装置および半導体物理量センサ装置の製造方法に関する。

従来、自動車用や、医療用、産業用などの各種装置等に用いる圧力センサや加速度センサなどの物理量センサを備えた半導体物理量センサ装置では、理想的な出力特性を実現し出力精度を向上させるために、製品組み立て後にトリミング等によりセンサセルの出力特性を調整している。このトリミング手法として、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリに書き込まれたトリミングデータを用いた電気的トリミング手法が公知である。電気的トリミング手法には、半導体物理量センサ装置に電源電圧を印加し、動作させた状態で出力特性を測定しながらトリミングを行うファンクショントリミングがある。

メモリにＥＰＲＯＭを用いた場合、ＥＰＲＯＭへのデータの書き込みは通常１回のみであり、ＥＰＲＯＭに書き込まれたデータを消去することが困難である。このため、所定の出力特性が得られるトリミングデータに調整してからトリミングデータをＥＰＲＯＭに書き込む方法が知られている。具体的には、次のようにトリミングデータの調整およびＥＰＲＯＭへの書き込みを行う。図１３は、従来の半導体物理量センサ装置の全体構成を示すブロック図である。図１４は、図１３の半導体物理量センサ装置の外観を模式的に示す鳥瞰図である。図１３に示す従来の半導体物理量センサ装置２００は、ＩＣ（集積回路：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ（センサチップ）２２１上に、ＥＰＲＯＭ２０１、シフトレジスタ２０２、調整回路２０３、センサ回路２０４で構成されるホイートストーンブリッジ回路、増幅回路２０５および８つの端子２１１〜２１８を備える。

ＥＰＲＯＭ２０１、シフトレジスタ２０２、調整回路２０３およびセンサ回路２０４で構成されるホイートストーンブリッジ回路は、センサチップ２２１上にＣＭＯＳ製造プロセスにより製造される能動素子および受動素子のみで構成されている。ＧＮＤ端子２１１は、半導体物理量センサ装置２００の接地電位を供給する端子である。Ｖｃｃ端子２１２は、半導体物理量センサ装置２００の動作電圧を供給する端子である。Ｖｏｕｔ端子２１３は、半導体物理量センサ装置２００の検出信号を装置外部へ出力する端子である。ＤＳ端子２１４は、トリミングデータなどの直列デジタルデータ（シリアルデータ）の入出力を行う端子である。センサチップ２２１のおもて面に各端子２１１〜２１７に対応する電極パッド（不図示）が設けられており、各端子２１１〜２１７とボンディングワイヤ（不図示）などで接続されている。

ＣＬＫ端子２１５は、外部クロックを入力する端子である。Ｅ端子２１６は、内部デジタル回路の動作状態を制御する制御信号を入力する端子である。ＣＧ端子２１８は、Ｖｃｃ端子２１２に印加される動作電圧以上の電圧をＥＰＲＯＭ２０１に供給する端子である。ＥＶ端子２１７は、Ｖｃｃ端子２１２に印加される動作電圧以上で、かつＣＧ端子２１８の印加電圧とは異なる電圧をＥＰＲＯＭ２０１に供給する端子である。８つの端子２１１〜２１８は、外部の回路から入力信号を受ける薄板状の外部端子であり、樹脂からなるケース２３と一体成形されたケース２２３の１組の対向する側面２２３ａ，２２３ｂから当該側面２２３ａ，２２３ｂと直交する方向に外側に突出している。符号２２２は、ケース２２３の開口部である。

このような半導体物理量センサ装置２００の組立後、まず、シフトレジスタ２０２に仮のトリミングデータを書き込み、この仮のトリミングデータを用いて調整回路２０３によりセンサ回路２０４の出力を調整する。このとき、外部から入力する仮のトリミングデータを漸次変更しながらセンサ回路２０４の出力を測定することで、所望の出力特性となるトリミングデータを確定する。トリミングデータが確定したら、確定済みのトリミングデータをＥＰＲＯＭ２０１に書き込む。製品使用時には、ＥＰＲＯＭ２０１に書き込まれたトリミングデータを用いて調整回路２０３によりセンサ回路２０４の出力を調整する。

このような電気的トリミングを行う半導体物理量センサ装置として、ＴＲＩＭ端子から入力されるトリミング調整用のＴＲＩＭ信号を、クロックおよびリセット用の信号、クロックに同期したＨｉレベルまたはＬｏｗレベルの信号、トリミング電圧制御回路部に備えられるＥＰＲＯＭ等のメモリに印加するための高電圧の入力のすべてを包含する信号とした装置が提案されている（例えば、下記特許文献１（第００１６，００３２段落）参照。）。下記特許文献１では、ＴＲＩＭ端子とトリミング電圧制御回路部との間にダイオードを設けるとともに、電圧源からの電圧がダイオードを介してトリミング電圧制御回路部に印加される構成となっている。これによって、メモリへの書き込み時には高電圧をトリミング電圧制御回路部に印加し、書き込み時以外の時には定電圧源からの電圧をトリミング電圧制御回路部に印加している。

特開２００２−２８８０４６号公報

しかしながら、従来の半導体物理量センサ装置２００では、仮のトリミングデータを漸次変更しながらシフトレジスタ２０２に書き込むための端子と、確定済みのトリミングデータをＥＰＲＯＭ２０１に書き込むための端子と、が必要となる。これらの端子の一例として、例えば上述したＤＳ端子２１４、ＣＬＫ端子２１５、Ｅ端子２１６、ＥＶ端子２１７およびＣＧ端子２１８の５つの端子が挙げられる。これらの端子２１４〜２１８は、製品使用時には使用されないため、製品使用時には切断されている。しかし、これらの端子２１４〜２１８はケース２２３から露出しているため、外部ノイズの印加により物理量センサ装置が誤動作する可能性があり、信頼性向上の妨げとなっている。

この発明は、上述した従来技術による問題点を解消するため、信頼性向上を図ることができる半導体物理量センサ装置および半導体物理量センサ装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体物理量センサ装置は、センサ素子、出力端子、メモリ回路、電源電圧端子および光制御回路を備え、次の特徴を有する。前記センサ素子は、検知した物理量に応じた電気信号を生成する。前記出力端子は、前記センサ素子により生成された電気信号を外部へ出力する。前記メモリ回路は、前記センサ素子の出力特性を調整するためのトリミングデータを記憶する。前記電源電圧端子は、電源電圧を供給する。前記光制御回路は、前記電源電圧端子と前記メモリ回路との間に電気的に接続され、光の照射により前記メモリ回路への印加電圧を制御する。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記メモリ回路は、補助メモリ回路と、読み出し専用の主メモリ回路と、を備える。前記補助メモリ回路は、前記トリミングデータを一時的に記憶する。前記主メモリ回路は、前記補助メモリ回路に記憶されたトリミングデータを電気的な再書き込み動作によって記憶する。

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体物理量センサ装置は、センサ素子、出力端子、メモリ回路、電源電圧端子、調整端子および光制御回路を備え、次の特徴を有する。前記センサ素子は、検知した物理量に応じた電気信号を生成すると、前記出力端子は、前記センサ素子により生成された電気信号を外部へ出力する。前記メモリ回路は、前記センサ素子の出力特性を調整するためのトリミングデータを記憶する。前記電源電圧端子は、電源電圧を供給する。前記調整端子は、前記メモリ回路に印加する電圧を供給する。前記光制御回路は、前記調整端子と前記メモリ回路との間に電気的に接続され、光の照射により前記メモリ回路への印加電圧を制御する。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記メモリ回路は、補助メモリ回路と、読み出し専用の主メモリ回路と、を備える。前記補助メモリ回路は、前記トリミングデータを一時的に記憶する。前記主メモリ回路は、前記補助メモリ回路に記憶されたトリミングデータを電気的な再書き込み動作によって記憶する。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記光制御回路は、前記光の照射および遮断の間隔に基づく所定波形の入力信号を生成して前記メモリ回路に入力することを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、スイッチおよびダイオードを有する前記光制御回路を備える。前記スイッチは、前記メモリ回路への印加電圧を制御する。前記ダイオードは、前記光が照射されることにより起電力を発生させて前記スイッチをオンさせることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記光制御回路は、前記ダイオードへの前記光の照射および遮断の間隔により前記スイッチのオン・オフの間隔を制御して前記入力信号を生成することを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記電源電圧端子と前記補助メモリ回路との間に、前記補助メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記電源電圧端子と前記主メモリ回路の間に、前記主メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記電源電圧端子と前記補助メモリ回路との間に、少なくとも、前記補助メモリ回路に前記トリミングデータを入力する前記光制御回路が電気的に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記電源電圧端子と前記主メモリ回路との間に、２つの前記光制御回路が並列に接続されている。２つの前記光制御回路のうち一方の前記光制御回路は、前記電源電圧以上の第１書き込み電圧を前記主メモリ回路に供給する。他方の前記光制御回路は、前記光制御回路と、前記電源電圧以上で、かつ前記第１書き込み電圧とは異なる第２書き込み電圧を前記主メモリ回路に供給することを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記電源電圧端子と前記他方の光制御回路との間に、昇圧回路を備えたことを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記調整端子と前記補助メモリ回路との間に、前記補助メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記調整端子と前記主メモリ回路の間に、前記主メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記調整端子と前記補助メモリ回路との間に、少なくとも、前記補助メモリ回路に前記トリミングデータを入力する前記光制御回路が電気的に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記調整端子と前記補助メモリ回路に前記トリミングデータを入力する前記光制御回路との間に、減圧回路が電気的に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記調整端子と前記主メモリ回路との間に、２つの前記光制御回路が並列に接続されている。２つの前記光制御回路のうち一方の前記光制御回路と前記調整端子との間に、減圧回路が電気的に接続されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記センサ素子、前記メモリ回路および前記光制御回路は、同一の半導体チップに配置されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置は、上述した発明において、前記光制御回路は、前記センサ素子、前記メモリ回路と異なる半導体チップに配置されていることを特徴とする。

また、この発明にかかる半導体物理量センサ装置の製造方法は、上述した発明において、前記センサ素子を備えた前記半導体チップを封止した後に、前記光制御回路への前記光の照射および遮断により前記補助メモリ回路に記憶されたトリミングデータを調整した、当該調整済みのトリミングデータを前記主メモリ回路に記憶することを特徴とする。

上述した発明によれば、各光制御回路への所定の間隔での光の照射・遮断により、センサセルの出力特性を調整するための各入力信号を主メモリ回路および補助メモリ回路に入力することができる。これにより、センサセルの出力特性の調整のための外部端子を配置しなくても、センサセルの出力特性を調整することができるため、外部端子の個数を少なくすることができる。

本発明にかかる半導体物理量センサ装置および半導体物理量センサ装置の製造方法によれば、信頼性向上を図ることができるという効果を奏する。

実施の形態１にかかる半導体物理量センサ装置の全体構成を示すブロック図である。 図１の半導体物理量センサ装置の外観を模式的に示す鳥瞰図である。 図１の光制御回路の構成を示す回路図である。 図１の光制御回路のオフ（ＯＦＦ）時の状態を示す説明図である。 図１の光制御回路のオン（ＯＮ）時の状態を示す説明図である。 実施の形態２にかかる半導体物理量センサ装置の構成を示す断面図である。 実施の形態３にかかる半導体物理量センサ装置の構成を示す断面図である。 実施の形態４にかかる半導体物理量センサ装置の構成を示す断面図である。 実施の形態４にかかる半導体物理量センサ装置の製造途中の状態を示す説明図である。 実施の形態１にかかる半導体物理量センサ装置の第１の変形例の構成を示すブロック図である。 実施の形態１にかかる半導体物理量センサ装置の第２の変形例の構成を示すブロック図である。 図１１の半導体物理量センサ装置の外観を模式的に示す鳥瞰図である。 従来の半導体物理量センサ装置の全体構成を示すブロック図である。 図１３の半導体物理量センサ装置の外観を模式的に示す鳥瞰図である。

以下に添付図面を参照して、この発明にかかる半導体物理量センサ装置および半導体物理量センサ装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
実施の形態１にかかる半導体物理量センサ装置の構成について説明する。図１は、実施の形態１にかかる半導体物理量センサ装置の全体構成を示すブロック図である。図２は、図１の半導体物理量センサ装置の外観を模式的に示す鳥瞰図である。図１に示すように、実施の形態１にかかる半導体物理量センサ装置のセンサセル１０は、例えば、ＥＰＲＯＭ（主メモリ回路）１、シフトレジスタ（補助メモリ回路）２、調整回路３、センサ回路（センサ素子）４で構成されるホイートストーンブリッジ回路、光制御回路５、増幅回路３１、動作選択回路（不図示）および第１〜３までの３つの端子１１〜１３と、を備えている。

センサチップ（ＩＣチップ）２１は、半導体基板（シリコン基板）の裏面から凹加工して形成された受圧部であるダイアフラム（不図示）を有する。センサセル１０は、センサチップ２１のおもて面側から圧力を印加する構成であってもよい。同一のセンサチップ２１上には、ＥＰＲＯＭ１、シフトレジスタ２、調整回路３、センサ回路４で構成されるホイートストーンブリッジ回路、光制御回路５が例えばＣＭＯＳ（相補型ＭＯＳ）製造プロセスにより作製（製造）される能動素子および受動素子のみで構成されている。また、センサチップ２１上には、電源電圧配線ライン１９と接続される電源電極パッド（不図示）、出力電極パッド（不図示）およびＧＮＤ電極パッド（不図示）が配置されている。これらの電極パッド（不図示）は、それぞれ、第２端子（Ｖｃｃ）１２、第３端子（Ｖｏｕｔ）１３および第１端子（ＧＮＤ）１１にボンディングワイヤ（不図示）などで接続されている。

ＥＰＲＯＭ１は、フローティング状態のゲート（フローティングゲート）を備えたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）であり、フローティングゲート上に酸化膜を介して設けられたコントロールゲート（ＣＧ端子）を有する。ＥＰＲＯＭ１と第２端子１２との間には、例えば２つの光制御回路５が並列に接続されている。具体的には、第２端子１２に接続された電源電圧配線ライン１９上の第４，５接続点１７，１８にそれぞれ異なる光制御回路５（図１では符号５ｄ，５ｅ）が接続され、これらの光制御回路５ｄ，５ｅはそれぞれＥＰＲＯＭ１のドレイン端子およびＣＧ端子に接続されている。ＥＰＲＯＭ１は、第４接続点（ＥＶ）１７および第５接続点（ＣＧ）１８からそれぞれ光制御回路５ｄ，５ｅを介して印加された電圧に応じて、シフトレジスタ２から入力された並列デジタルデータよりなるトリミングデータを記憶する。

シフトレジスタ２と第２端子１２との間には、例えば３つの光制御回路５が並列に接続されている。具体的には、電源電圧配線ライン１９上の第１〜３接続点１４〜１６にそれぞれ異なる光制御回路５（図１では符号５ａ〜５ｃ）が接続され、これらの光制御回路５ａ〜５ｃはそれぞれシフトレジスタ２のＤＳ端子、ＣＬＫ端子およびＥ端子に接続されている。シフトレジスタ２は、クロック信号に基づく動作タイミングで、直列デジタルデータを内部で使用するために並列デジタルデータ（パラレルデータ）に変換する。シフトレジスタ２に入力されるクロック信号は、第２接続点（ＣＬＫ）１５の印加電圧に基づいて光制御回路５ｂで生成される。シフトレジスタ２に入力される直列デジタルデータは、第１接続点（ＤＳ）１４の印加電圧に基づいて光制御回路５ａで生成される。また、シフトレジスタ２は、内部で使用している並列デジタルデータを外部へ出力するために直列デジタルデータに変換する。シフトレジスタ２により変換されるデータは、例えば、調整回路３やＥＰＲＯＭ１に入力するトリミングデータである。また、シフトレジスタ２は、動作選択回路（不図示）に制御データを入力する。

動作選択回路は、第３接続点（Ｅ）１６の印加電圧に基づいて光制御回路５（図１では符号５ｃ）で生成された制御信号、およびシフトレジスタ２から入力された制御データに基づいて、シフトレジスタ２およびＥＰＲＯＭ１にデータの入出力を制御する信号を入力する。センサ回路４で構成されるホイートストーンブリッジ回路は、被測定媒体の物理量に応じた出力信号を発生する。ホイートストーンブリッジ回路の出力信号は、例えば増幅回路３１により増幅され、第３端子（出力端子（Ｖｏｕｔ））１３を介して外部へ出力される。調整回路３は、ＥＰＲＯＭ１またはシフトレジスタ２から入力されたトリミングデータに基づいて、ホイートストーンブリッジ回路に対して感度調整や温度特性調整を行い、増幅回路３１に対してオフセット調整を行う。

光制御回路５は、第１〜５接続点１４〜１８から電圧を供給され、かつ光を照射・遮断されることでＥＰＲＯＭ１およびシフトレジスタ２への印加電圧を制御する。具体的には、光制御回路５は、光を照射されたときに起電力を発生させてオン状態となり、ＥＰＲＯＭ１およびシフトレジスタ２へ電圧を供給する。すなわち、光制御回路５は、光の点滅（光の照射・遮断）により当該光の照射・遮断の間隔（照射時間・遮断時間）に基づく所定波形の入力信号６（太線で図示）を生成し、ＥＰＲＯＭ１およびシフトレジスタ２に入力する。光制御回路５への光の照射は、例えば、光ファイバーを介した、デジタル信号を出力できる光ファイバー用ＬＥＤ光源等を用いて行うことができ、光の照射・遮断の間隔は、ＬＥＤ光源を駆動回路で制御することによって制御することができる。出力特性の調整とは、製品組立後、製品使用前に、トリミングデータを適切に調整してセンサセル１０の所望の出力特性が得られるトリミングデータを確定し、確定済みのトリミングデータをＥＰＲＯＭ１に書き込むことである。一方、光制御回路５は、光を照射されていないときにはオフ状態を維持し、ＥＰＲＯＭ１およびシフトレジスタ２へ電圧を供給しない。光制御回路５の回路構成については後述する。

光制御回路５は、上述したように第１〜３接続点１４〜１６とシフトレジスタ２との間、および、第４，５接続点１７，１８とＥＰＲＯＭ１との間にそれぞれ配置される。すなわち、センサチップ２１上には、出力特性の調整時にＥＰＲＯＭ１およびシフトレジスタ２に入力する入力信号６の個数（ここでは５つ）の光制御回路５が配置される。光制御回路５ａは、トリミングデータなどの直列デジタルデータ（シリアルデータ）をシフトレジスタ２に入力する（入力信号６ａ）。光制御回路５ｂは、クロック信号をシフトレジスタ２に入力する（入力信号６ｂ）。光制御回路５ｃは、内部デジタル回路の動作状態を制御する制御信号をシフトレジスタ２に入力する（入力信号６ｃ）。また、光制御回路５ｃは、動作選択回路に制御信号を入力する。光制御回路５ｅは、シフトレジスタ２に保持されているトリミングデータをＥＰＲＯＭ１に書き込む際の書き込み電圧をＥＰＲＯＭ１へ供給する。（入力信号６ｅ）。光制御回路５ｄは、シフトレジスタに保持されているトリミングデータをＥＰＲＯＭ１に書き込む際の電圧をＥＰＲＯＭ１へ供給する（入力信号６ｄ）。

光制御回路５を構成する各構成要素のうち、後述するダイオード４３（図３参照）以外の各構成要素は、センサセル１０の出力特性の調整時に光が照射されないように、例えば光を遮断する遮蔽膜（不図示）で覆われている。これにより、後述するようにセンサセル１０の出力特性の調整時にダイオード４３に光が照射されたときに、ダイオード４３以外のダイオードやｐｎ接合において光の照射による光起電力効果が発生しないようにすることができる。センサチップ２１上の光制御回路５以外の各構成要素も同様に遮蔽膜で覆われていてもよい。遮蔽膜の材料として、例えば金（Ａｕ）や、アルミニウム（Ａｌ）またはアルミニウム合金などＩＣで配線に用いられる金属膜を用いてもよい。

また、所定のダイオード４３のみに光が照射されるように、ダイオード４３同士を互いに離して配置することが好ましい。また、光制御回路５を構成するダイオード４３のみに光が照射されるように、光制御回路５を構成するダイオード４３を、光制御回路５を構成する他の構成要素（または、さらにセンサチップ２１上の他の構成要素）から離れた位置にまとめて配置してもよい。また、光制御回路５を構成するすべてのダイオード４３をセンサチップ２１上の所定領域にまとめて配置し、センサチップ２１上において光が照射される領域を当該所定領域に限定してもよい。また、光制御回路５へ照射する光は直線性の高い光を用いることが好ましい。

図２に示すように、エポキシ樹脂などからなるケース２３には、センサチップ２１が実装される。光制御回路５を構成するダイオード４３に光を照射することができるように、センサセル１０の出力特性の調整時、ケース２３は、例えば少なくとも光制御回路５が作製されている部分に深さ方向に対向する部分が開口した凹部（ここではケース２３の開口部２２）を備えている。ケース２３内には、センサチップ２１を覆うように封止材（不図示）が充填される。封止材には、光が通過する程度に光の透過率の高い材料、例えばシリコーン樹脂が用いられる。

光制御回路５（もしくは光制御回路５を構成するダイオード４３）は、センサチップ２１上において封止材の表面が略平坦になる部分に配置されることが好ましい。その理由は、次の通りである。ケース２３内に充填した封止材によりセンサ回路４に圧力がかかることでセンサセル１０の出力特性が変化してしまうため、ケース２３内に封止材を充填した後に、センサセル１０の出力特性を調整することが好ましい。したがって、センサセル１０の出力特性の調整時、光制御回路５は封止材に覆われた状態となっている。この場合、光制御回路５を覆う部分における封止材の表面が平坦でないと、光制御回路５に照射された光が散乱したり屈折することで、光制御回路５を構成するダイオード４３以外の各構成要素に光が照射される虞があるからである。

センサセル１０の出力特性の調整後、ケース２３の開口部２２は、例えば圧力導入孔を備えた蓋状の部材（不図示）で塞がれる。これにより、製品使用時、光制御回路５は光を遮断された状態となるため、動作しない。すなわち、ＥＰＲＯＭ１およびシフトレジスタ２に電圧は供給されない。したがって、製品使用時に、センサセル１０の出力信号は光制御回路５の影響を受けない。より好ましくは、圧力導入孔からの光がセンサチップ２１の光制御回路５に照射されない位置に光制御回路５を配置する。もしくは、センサチップ２１に光が照射されないように圧力導入孔に屈曲部を少なくとも１つ以上設ける。

第１〜３端子１１〜１３は、外部の回路から入力信号を受ける外部端子であり、ケース２３の一つの側面２３ａから当該側面２３ａと直交する方向に外側に突出する。第１端子（ＧＮＤ）１１は、センサセル１０の接地電位を供給する端子である。第２端子１２は、センサセル１０の動作電圧（例えば５Ｖ程度）を供給する電源電圧端子である。第２端子１２は、電源電圧配線ライン１９上の第１〜５接続点１４〜１８に動作電圧を供給する。第３端子１３は、センサセル１０の信号を外部へ出力する端子である。

次に、光制御回路５の構成について説明する。図３は、図１の光制御回路の構成を示す回路図である。図３に示すように、光制御回路５は、負荷抵抗４１，ＭＯＳＦＥＴ４２およびダイオード４３を備える。電源電圧配線ライン１９上の第１〜５接続点１４〜１８は、第２端子１２に接続されるとともに、それぞれ負荷抵抗４１およびＭＯＳＦＥＴ４２を介してＥＰＲＯＭ１やシフトレジスタ２の各端子に接続される。図３には、第１接続点（ＤＳ）１４とシフトレジスタ２のＤＳ端子との間に接続された光制御回路５ａを図示する。ここでは、この光制御回路５ａを例に説明するが、光制御回路５ａ〜５ｅはすべて同様の構成となっている。

ＭＯＳＦＥＴ４２のドレインは負荷抵抗４１を介して第１接続点１４に接続され、ソースはシフトレジスタ２のＤＳ端子に接続されている。ＭＯＳＦＥＴ４２のゲートは、ダイオード４３のアノードに接続され、ダイオード４３を介して接地されている。ダイオード４３は、ＭＯＳＦＥＴ４２のオン・オフを制御する。具体的には、ダイオード４３は、光を照射されたときに起電力を発生させてＭＯＳＦＥＴ４２をオンさせ、光を照射されないときにはオフ状態を維持してＭＯＳＦＥＴ４２をオフさせる。すなわち、ダイオード４３への光の照射・遮断の間隔によりＭＯＳＦＥＴ４２のオン・オフの間隔が制御され、所定波形の入力信号６ａがシフトレジスタ２のＤＳ端子に出力される。ＭＯＳＦＥＴ４２とダイオード４３との間には、ダイオード４３に並列に分圧抵抗４４が接続されている。ＭＯＳＦＥＴ４２とシフトレジスタ２のＤＳ端子との間には、ＭＯＳＦＥＴ４２に並列に分圧抵抗４５が接続されている。

次に、光制御回路５ａの動作について説明する。図４は、図１の光制御回路のオフ（ＯＦＦ）時の状態を示す説明図である。図５は、図１の光制御回路のオン（ＯＮ）時の状態を示す説明図である。第１接続点１４には、常時、電源電圧が印加されている。第１接続点１４は、常時、電源電圧４６を光制御回路５ａに供給する。出力特性の調整時以外において、ダイオード４３には光が照射されない。このため、ＭＯＳＦＥＴ４２にゲート電圧は印加されず、ＭＯＳＦＥＴ４２はオフ状態を維持し、シフトレジスタ２のＤＳ端子には電圧は供給されない（図４参照）。

一方、センサセル１０の出力特性の調整時に光制御回路５ｃでＨレベルの入力信号６ｃが生成されたときには、ダイオード４３に光が照射され、ダイオード４３のｐｎ接合での光起電力効果により、ダイオード４３の両端にＭＯＳＦＥＴ４２の閾値電圧以上の電位差が生じる。これにより、ＭＯＳＦＥＴ４２に閾値電圧以上のゲート電圧が印加され、ＭＯＳＦＥＴ４２がオン状態となり、シフトレジスタ２のＤＳ端子に電圧が印加される。すなわち、ＭＯＳＦＥＴ４２のドレイン・ソース間に電源電圧４６が印加された状態で、ダイオード４３への光の照射・遮断を所定の間隔で繰り返すことにより、シフトレジスタ２のＤＳ端子に所定波形の入力信号６ａが入力される（図５参照）。

図示省略するが、第２，３接続点１５，１６とシフトレジスタ２との間にそれぞれ接続された光制御回路５ｂ，５ｃについても同様に、出力特性の調整時以外には動作せず、センサセル１０の出力特性の調整時に、ダイオード４３への光の照射・遮断により、それぞれシフトレジスタ２のＣＬＫ端子およびＥ端子に入力信号６ｂ、６ｃを入力する。第３，４接続点１７，１８とＥＰＲＯＭ１との間にそれぞれ接続された光制御回路５ｄ，５ｅについても同様に、出力特性の調整時以外には動作せず、センサセル１０の出力特性の調整時に、ダイオード４３への光の照射・遮断により、それぞれＥＰＲＯＭ１のドレイン端子およびＣＧ端子に入力信号６ｄ，６ｅを入力する。

次に、実施の形態１にかかる半導体物理量センサ装置に対してトリミングを行う手順について説明する。センサチップ２１を封止材で覆った後に、半導体物理量センサ装置のセンサセル１０の出力特性を調整する。まず、第２端子１２より動作電源である例えば５Ｖの電圧を投入する。センサセル１０の出力特性の調整を実施していない初期状態においては、ＥＰＲＯＭ１は、何も記憶していないオール「０」の状態であり、このときの増幅回路および第３端子１３は飽和状態、すなわち、電源電位もしくは設置電位のいずれか、あるいはその電位に近い状態となる。次に、光の照射・遮断により光制御回路５ａ〜５ｅで生成された入力信号６ａ〜６ｅを、所定のタイミングでＥＰＲＯＭ１およびシフトレジスタ２に入力する。具体的には、光制御回路５ｂで生成されたクロック信号を入力しながら、光制御回路５ａによりトリミングデータを生成し、かつ光制御回路５ｃで生成したＬレベルの入力信号６ｃを入力することによって、当該トリミングデータをシフトレジスタ２に格納する。その後、光制御回路５ａおよび光制御回路５ｂで生成した入力信号６ａ，６ｂと、光制御回路５ｃで生成したＨレベルの入力信号６ｃと、を入力することによって、シフトレジスタ２に格納したトリミングデータを用いてトリミングを行う。このとき、第３端子１３からのセンサ出力を測定する。この仮トリミング作業を所望のセンサ出力が得られるまで繰り返しおこなう。

すなわち、光制御回路５ａにおいて仮のトリミングデータを漸次変更しながらセンサ出力を測定し、所望のセンサ出力が得られるトリミングデータを確定する。トリミングデータが確定したら、光制御回路５ｃで生成したＬレベルの入力信号６ｃを入力することによって、当該確定済みのトリミングデータをシフトレジスタ２に格納する。次に、光制御回路５ｃで生成したＨレベルの入力信号６ｃ、光制御回路５ａおよび光制御回路５ｂで生成した入力信号６ａ，６ｂを入力して、シフトレジスタ２へトリミングデータを転送する。その後、光制御回路５ｄおよび光制御回路５ｅそれぞれで生成した書き込み電圧（入力信号６ｄ，６ｅ）を印加して、シフトレジスタ２からトリミングデータをＥＰＲＯＭ１に書き込む。ＥＰＲＯＭ１への書き込みが終わったら、出力特性の調整作業が終了となり、それ以降は定常状態で半導体物理量センサ装置を使用する。定常状態（製品使用時）においては、光制御回路５ａ〜５ｅへの光は遮断されているため、ＥＰＲＯＭ１およびシフトレジスタ２に入力信号６ａ〜６ｅは入力されない。したがって、半導体物理量センサ装置は、ＥＰＲＯＭ１に記憶されたトリミングデータを用いて自動的にトリミングを行う設定となる。すなわち、常にＥＰＲＯＭ１に記憶されたトリミングデータに基づいて調整された所望の出力特性（センサ特性）を得ることができる。

以上、説明したように、実施の形態１によれば、第２端子（Ｖｃｃ）とＥＰＲＯＭとの間、および、第２端子とシフトレジスタとの間にそれぞれ光制御回路を接続し、各光制御回路への所定の間隔での光の照射・遮断により、センサセルの出力特性を調整するための各入力信号をＥＰＲＯＭおよびシフトレジスタに入力することができる。これにより、センサセルの出力特性の調整のための外部端子を配置しなくても、センサセルの出力特性を調整することができる。このため、外部端子として第１〜３端子のみを配置すればよく、外部端子の個数を少なくすることができるため、外部ノイズによる誤動作を抑制でき信頼性向上が可能となる。

また、従来構造では、８つの外部端子（第１〜８端子）を有することで、センサチップ上の各種電極パッドと外部端子とのワイヤボンディング箇所（８つの端子にそれぞれ２箇所ずつで計１６箇所：不図示）が多くなっている。センサチップ上においてワイヤボンディングのための電極パッドの占める割合は比較的大きく、センサチップの面積が大きくなるため、コストが増大するという問題がある。また、電極パッドの個数やワイヤボンディング箇所が多くなるほどノイズの悪影響を受けやすくなるため、ＥＰＲＯＭの信頼性が低下するという問題がある。

それに対して、実施の形態１によれば、外部端子として３つの端子（第１〜３端子）を配置すればよいため、センサチップ上において電極パッドの個数を少なくすることができ、電極パッドと外部端子とのワイヤボンディング箇所を少なくすることができる。電極パッドの個数が少なくなることで、外部ノイズによる誤動作を抑制でき信頼性向上を図ることができる。また、電極パッドの個数やワイヤボンディング箇所が少なくなることで、センサセル内におけるノイズを発生させる構成要素を少なくすることができる。このため、ＥＰＲＯＭの信頼性をさらに向上することができる。

以上の説明では、光制御回路５を介してＥＰＲＯＭ１またはシフトレジスタ２に入力する電圧は、電源電圧のみの場合を示したが、以下のような第１，２の変形例にすることもできる。図１０は、実施の形態１にかかる半導体物理量センサ装置の第１の変形例の構成を示すブロック図である。図１０に示す第１の変形例が図１に示す実施の形態１にかかる半導体物理量センサ装置と異なる点は、センサチップ２１上において、電源電圧配線ライン１９と第４接続点１７および第５接続点１８との間に昇圧回路３３を備えている点である。図１０には、電源電圧配線ライン１９とＥＰＲＯＭ１との間の構成のみを図示するが、センサチップ２１上の他の構成部は図１と同様である。昇圧回路３３は、例えばチャージポンプ回路などで構成することができる。例えば、昇圧回路３３は、第４接続点１７には９Ｖを供給し、第５接続点１８には１８Ｖを供給することができ、ＥＰＲＯＭ１への書き込み電圧を電源電圧より高い電圧とすることができる。ＥＰＲＯＭ１への書き込み電圧を電源電圧より高い電圧とすることにより、書き込みを確実に行うことができる。

図１１は、実施の形態１にかかる半導体物理量センサ装置の第２の変形例の構成を示すブロック図である。図１２は、図１１の半導体物理量センサ装置の外観を模式的に示す鳥瞰図である。図１１は図１に対応する変形例であり、図１２は図２に対応する変形例である。図１１，１２に示す第２変形例が図１，２に示す実施の形態１にかかる半導体物理量センサ装置と異なる点は、第４端子（調整端子）３４および減圧回路３５を備えている点である。第４端子３４は、出力特性の調整時に電源電圧より高い電圧を供給する。第４端子３４には、減圧回路３５を介して１つ以上の調整配線ライン（ここでは２つ）３９ａ，３９ｂが接続されている。また、第４端子３４には、直接、１つ以上の調整配線ライン（ここでは１つ）３９ｃが接続されていてもよい。減圧回路３５は、例えば抵抗分圧回路などで構成することができる。

例えば、第１〜３接続点１４〜１６は、第１調整配線ライン３９ａ上の接続点である。第４接続点１７は、第２調整配線ライン３９ｂ上の接続点である。第５接続点１８は、第３調整配線ライン３９ｃ上の接続点である。この場合、第４端子３４に１８Ｖを印加することにより、第３調整配線ライン３９ｃを介して第５接続点１８に１８Ｖを供給し、減圧回路３５および第２調整配線ライン３９ｂを介して第４接続点１７に９Ｖを供給し、減圧回路３５および第１調整配線ライン３９ａを介して第１〜第３接続点１４〜１６に５Ｖを供給することができる。この第２の変形例では、出力特性の調整時のみに第４端子３４に電圧を印加すればよいため、製品使用時など出力特性の調整時以外の時に光制御回路５に光が照射されてもＥＰＲＯＭ１やシフトレジスタ２に電圧が印加されることはない。

また、この第２の変形例では、第４端子３４を備えることで、図１，２に示す実施の形態１にかかる半導体物理量センサ装置に比べて外部端子が１つ多くなる。さらに、センサチップ２１上に形成する電極パッド（不図示）も増える。しかし、図１３，１４に示す従来の半導体物理量センサ装置と比べれば外部端子および電極パッドを削減できるため、信頼性向上を図ることができる。

このように、光制御回路５ａ〜５ｅのうち１つでも外部端子に代えて備えることとすれば、外部端子および電極パッドを削減することができるため、信頼性向上を図ることができる。

（実施の形態２）
次に、実施の形態２にかかる半導体物理量センサ装置の構成について、センサチップの裏面側（ダイアフラムの凹部側）から圧力を印加する圧力センサ装置を例に説明する。図６は、実施の形態２にかかる半導体物理量センサ装置の構成を示す断面図である。図６に示すように、実施の形態２にかかる半導体物理量センサ装置の圧力センサセル５０は、圧力センサチップ５１、台座部材５２、金属パイプ部材５３および樹脂ケース５４を備えている。

圧力センサチップ５１は、半導体基板の裏面（図６では下面）から凹加工して形成された受圧部であるダイアフラム５５を有する。このダイアフラム５５で圧力を受ける。半導体シリコンのおもて面（図６では上面）の、ダイアフラム５５の裏側に相当する箇所には、拡散抵抗よりなる少なくとも４つのゲージ（図示せず）が形成されている。これらのゲージは、ダイアフラム５５の凹部に圧力が印加された際に半導体シリコンのおもて面に発生する歪を抵抗値に変換する。なお、圧力センサチップ５１は他の半導体材料でできていてもよい。圧力センサチップ５１は、実施の形態１のセンサチップに相当する。

また、図示省略するが、圧力センサチップ５１のおもて面側には、前記ゲージによって構成されるホイートストーンブリッジ回路、ホイートストーンブリッジ回路の出力信号を増幅する回路、感度を補正する回路、オフセットを補正する回路、感度およびオフセットの温度特性を補正する回路などが形成されている。ホイートストーンブリッジ回路は、実施の形態１のセンサ回路で構成されるホイートストーンブリッジ回路に相当する。ホイートストーンブリッジ回路の出力信号を増幅する回路は、実施の形態１の増幅回路に相当する。感度やオフセットを補正する回路、感度およびオフセットの温度特性を補正する回路は、実施の形態１の調整回路に相当する。また、圧力センサチップ５１には、サージ保護素子やフィルタ（図示省略）なども形成されている。

台座部材５２は、特に限定しないが、例えばガラス材料、すなわちパイレックス（登録商標）ガラスやテンパックスガラスなどでできている。台座部材５２の中心には、空気や油等の圧力媒体が通る貫通孔５６が設けられている。台座部材５２と圧力センサチップ５１とは、例えば静電接合によって接合されている。その際、ダイアフラム５５の凹部が貫通孔５６に臨むように位置合わせして接合される。台座部材５２の材料としてシリコンを用いることもできる。その場合には、圧力センサチップ５１と台座部材５２とを低融点ガラスを用いて接合すればよい。

台座部材５２の、圧力導入手段である金属パイプ部材５３と接合される側の面には、金属薄膜５７が積層されている。金属薄膜５７は、例えば複数の金属膜を積層した積層膜であってもよい。金属薄膜５７の最も台座部材５２側の金属膜には、ガラス材料との密着性に優れ、金属薄膜５７の剥離を防止することができる材料を用いることが好ましい。金属薄膜５７の最も金属パイプ部材５３側の金属膜には、半田を介して台座部材５２と金属パイプ部材５３とを接合するのに適した材料を用いることが好ましい。

金属パイプ部材５３の中心には、空気や油等の圧力媒体が通る貫通孔５８が設けられている。金属パイプ部材５３と台座部材５２とは、それらの貫通孔５８，５６が一続きとなるように位置合わせされて、半田などの金属材料によって接合されている。また、金属パイプ部材５３は、台座部材５２に接合された側の端部からもう一方の端部、すなわち金属パイプ部材５３の貫通孔５８が開口する開放端側の端部へ向かう途中に外向きに突出する段差部６０を有している。なお、以下の説明では、金属パイプ部材５３の開放端６１における貫通孔５８の開口部を圧力導入口６２とする。

樹脂ケース５４は、その一方の端部側に凹部６３を有する。この凹部６３には、圧力センサチップ５１および台座部材５２が収容されている。また、凹部６３の底から反対側の端部へ貫通する孔部６４が設けられている。この孔部６４には、金属パイプ部材５３が納められている。樹脂ケース５４の、凹部６３と反対側の端部には、金属パイプ部材５３の段差部６０が入る凹部６５が形成されている。この凹部６５に段差部６０が入った状態で、段差部６０の、圧力導入口６２と反対側の面６６と、この面６６が当接する凹部６５の面６７とが接着されている。

また、樹脂ケース５４は外部への３つの信号端子６８を有しており、これらの信号端子６８の基端は前記凹部６３の側方に露出している。これらの信号端子６８の露出箇所と圧力センサチップ５１のおもて面の各電極パッドとは、それぞれ異なるボンディングワイヤ５９により電気的に接続されている。これら３つの信号端子６８は、実施の形態１の第１〜３端子に相当する。圧力センサチップ５１を納めた凹部６３が封止材６９で充填された後に、実施の形態１と同様に、圧力センサチップ５１上の光制御回路（不図示）への光の照射・遮断により圧力センサセル５０の出力特性が調整される。

上述した構成の圧力センサセル５０では、圧力導入口６２から圧力媒体が導入され、圧力センサチップ５１のダイアフラム５５で圧力を受けると、ダイアフラム５５が変形する。そして、ダイアフラム５５上のゲージ抵抗値が変化し、それに応じた電圧信号が発生する。その電圧信号は、感度補正回路やオフセット補正回路や温度特性補正回路などの調整回路によって調整された増幅回路により増幅され、圧力センサチップ５１から出力される。そして、その出力信号は、ボンディングワイヤ５９を介して３つの信号端子６８のうちの１つの端子（第３端子）に出力される。

その際、圧力媒体が接するのは、金属パイプ部材５３の内壁と台座部材５２の内壁と圧力センサチップ５１のダイアフラム５５だけである。したがって、圧力媒体がＲ１３４ａガスやＣＯ₂ガスなどのエアコン媒体であっても、オイルや潤滑油等であっても、圧力センサセル５０が劣化することはなく、長期にわたって高い信頼性を得ることができる。また、高圧を計測する場合でも、圧力を受ける面積（受圧面積）がダイアフラム５５だけであるため、圧力センサセル５０を用いた圧力センサ装置の構造および材料を極力小型化し、軽量化することができる。従って、低コストの圧力センサ装置を実現することができる。

以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。

（実施の形態３）
次に、実施の形態３にかかる半導体物理量センサ装置の構成について説明する。図７は、実施の形態３にかかる半導体物理量センサ装置の構成を示す断面図である。実施の形態３にかかる半導体物理量センサ装置が実施の形態２にかかる半導体物理量センサ装置と異なる点は、光制御回路を圧力センサチップ７１とは異なる半導体チップ（以下、光制御回路チップとする）７２に作製している点である。具体的には、図７に示すように、実施の形態３にかかる半導体物理量センサ装置の圧力センサセル７０は、圧力センサチップ７１、光制御回路チップ７２、台座部材７３、樹脂ケース７４を備えている。

圧力センサチップ７１は、半導体基板の裏面から凹加工して形成された受圧部であるダイアフラム７５を有する。圧力センサチップ７１には、実施の形態２と同様に、裏面側（ダイアフラム７５の凹部側）から圧力が印加される。圧力センサチップ７１のおもて面側には、実施の形態１のＥＰＲＯＭ、シフトレジスタ、調整回路、増幅回路、センサ回路で構成されるホイートストーンブリッジ回路（不図示）が例えばＣＭＯＳ製造プロセスにより作製される。光制御回路チップ７２のおもて面側には、実施の形態１の光制御回路（不図示）が例えばＣＭＯＳ製造プロセスにより複数作製される。また、圧力センサチップ７１および光制御回路チップ７２のおもて面には、それぞれ、圧力センサチップ７１のＥＰＲＯＭおよびシフトレジスタと、光制御回路チップ７２の複数の光制御回路とをそれぞれ接続するための複数の電極パッドが配置されている。

樹脂ケース７４の一方の面７４ａには、凹部７６が設けられ、他方の面７４ｂには圧力導入口７７が設けられている。凹部７６の底部には、例えばガラス材料でできた台座部材７３が接着剤７８により接着されている。台座部材７３の中心には、空気や油等の圧力媒体が通る貫通孔７９が設けられている。凹部７６の底部から深さ方向に圧力導入口７７につながる貫通孔８０が設けられている。樹脂ケース７４と台座部材７３とは、貫通孔８０，７９が一続きとなるように位置合わせされている。台座部材７３上には、実施の形態２と同様に、静電接合によって圧力センサチップ７１が接合されている。

光制御回路チップ７２の裏面は、樹脂ケース７４の一方の面７４ａ上に例えば接着剤８１により接着されている。また、樹脂ケース７４は外部への３つの信号端子８２を有しており、これらの信号端子８２の基端は樹脂ケース７４の一方の面７４ａ上に露出している。これらの信号端子８２の露出箇所と圧力センサチップ７１のおもて面の各電極パッドとは、それぞれ異なるボンディングワイヤ（不図示）によりに電気的に接続されている。圧力センサチップ７１から出力される出力信号は、３つの信号端子８２のうちの１つの端子（第３端子）に出力される。３つの信号端子８２は、実施の形態１の第１〜３端子に相当する。

また、これらの信号端子８２の露出箇所と光制御回路チップ７２のおもて面の電極パッドとは、それぞれ異なるボンディングワイヤ８３によって電気的に接続されている。光制御回路チップ７２のおもて面の各電極パッドと圧力センサチップ７１のおもて面の各電極パッド同士は、それぞれ異なるボンディングワイヤ８４により電気的に接続される。光制御回路チップ７２の出力信号は、ボンディングワイヤ８４を介して圧力センサチップ７１に接続される。樹脂ケース７４の圧力センサチップ７１および光制御回路チップ７２が配置された一方の面７４ａはカバーケース８５により覆われている。

実施の形態１と同様に、樹脂ケース７４の一方の面７４ａとカバーケース８５とに挟まれた部分に封止材８６が充填された後に、光制御回路チップ７２上の光制御回路への光の照射・遮断により圧力センサセル７０の出力特性が調整される。このとき、少なくとも圧力センサチップ７１を封止材８６で覆った後に、圧力センサセル７０の出力特性を調整し、その後、光制御回路チップ７２を封止材８６で覆ってもよいし、圧力センサセル７０の出力特性を調整した後に、圧力センサチップ７１および光制御回路チップ７２を覆うように封止材８６を充填してもよい。

また、ＥＰＲＯＭ１、シフトレジスタ２、調整回路３、増幅回路３１など、センサ回路４以外の構成について光制御回路チップ７２に集積することもできる。このような構成とすることにより、圧力センサチップ７１のおもて面に形成する電極パッドを削減することができる。

以上、説明したように、実施の形態３によれば、実施の形態１，２と同様にセンサセルの出力特性の調整のための外部端子を配置しなくても、センサセルの出力特性を調整することができるため、センサセルを小型化することができる。

（実施の形態４）
次に、実施の形態４にかかる半導体物理量センサ装置の構成について説明する。図８は、実施の形態４にかかる半導体物理量センサ装置の構成を示す断面図である。図９は、実施の形態４にかかる半導体物理量センサ装置の製造途中の状態を示す説明図である。図９（ａ），９（ｂ）には、圧力センサセル９０の出力特性の調整時の状態を示す断面図および平面図を示す。実施の形態４にかかる半導体物理量センサ装置が実施の形態３にかかる半導体物理量センサ装置と異なる点は、圧力センサチップ９１のおもて面側（ダイアフラム９５の凹部側に対して反対側）から圧力が印加される点である。

図８に示すように、実施の形態４にかかる半導体物理量センサ装置の圧力センサセル９０は、圧力センサチップ９１、光制御回路チップ９２、台座部材９３、樹脂ケース９４を備えている。圧力センサチップ９１および光制御回路チップ９２の構成は、実施の形態３と同様である。樹脂ケース９４の一方の面９４ａには、凹部９６，９７が設けられている。凹部９６の底部には、例えばガラス材料でできた台座部材９３が接着されている。台座部材９３上には、ダイアフラム９５の凹部が台座部材９３に臨むように圧力センサチップ９１が接着されている。

また、樹脂ケース９４の内部には、光制御回路チップ９２、リードフレーム９８および外部への３つの信号端子９９が一体成形されている。リードフレーム９８の一部は、凹部９６の底部に露出している。リードフレーム９８の凹部９６における露出箇所と圧力センサチップ９１のおもて面の各電極パッドとは、ボンディングワイヤ１００により電気的に接続されている。また、リードフレーム９８の基端上には光制御回路チップ９２の裏面が接合され、光制御回路チップ９２のおもて面の一部が凹部９７の底部に露出している。光制御回路チップ９２の出力信号は、リードフレーム９８およびボンディングワイヤ１００を介して圧力センサチップ９１に出力される。

外部への３つの信号端子９９と光制御回路チップ９２のおもて面の各電極パッドとは、ボンディングワイヤ１０１により電気的に接続されている。これら３つの信号端子９９は、実施の形態１の第１〜３端子に相当する。圧力センサチップ９１の出力信号はボンディングワイヤ１００，リードフレーム９８および光制御回路チップ９２を介して、３つの信号端子９９のうちの１つの端子（第３端子）に出力される。圧力センサチップ９１のおもて面およびリードフレーム９８の凹部９６における露出箇所は、保護用の樹脂１０２で覆われている。圧力センサチップ９１を納めた凹部９６は封止材１０３で満たされている。

実施の形態４においては、図９に示すように、光制御回路チップ９２上の各光制御回路１０５ａ〜１０５ｅへの光１１１の照射・遮断により圧力センサセル９０の出力特性が調整される。その後、図８に示すように、光制御回路チップ９２を納めた凹部９７が封止材１０４で充填される。具体的には、まず、圧力センサチップ９１を納めた凹部９６を封止材１０３で充填する。そして、光制御回路チップ９２上の各光制御回路１０５ａ〜１０５ｅに直線性の高い光１１１を照射して所定の入力信号を圧力センサセル９０に出力することで、圧力センサセル９０の出力特性を調整する。圧力センサセル９０の出力特性の調整方法は、実施の形態１と同様である。その後、光制御回路チップ９２を納めた凹部９７を封止材１０４で充填する。

また、実施の形態３と同様に、ＥＰＲＯＭ、シフトレジスタ、調整回路、増幅回路など、センサ回路以外の構成について光制御回路チップ９２に形成することもできる。

以上、説明したように、実施の形態４によれば、実施の形態３と同様の効果を得ることができる。

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えばセンサセルの出力特性の調整のためにＥＰＲＯＭおよびシフトレジスタに入力される入力信号の個数等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、センサセルの出力特性の調整のために入力されるすべての入力信号（ここでは５つ）を光制御回路により生成する場合を例に説明しているが、当該入力信号を１つでも光制御回路により生成する構成としていれば同様の効果が得られる。また、ＥＰＲＯＭ、シフトレジスタ、調整回路、増幅回路、センサ回路で構成されるホイートストーンブリッジ回路、および光制御回路以外の回路がセンサチップ上に作製されていてもよい。

以上のように、本発明にかかる半導体物理量センサ装置および半導体物理量センサ装置の製造方法は、自動車用や、医療用、産業用などの各種装置等に用いる圧力センサや加速度センサなどの物理量センサを備えた半導体物理量センサ装置に有用である。

１ ＥＰＲＯＭ
２ シフトレジスタ
３ 調整回路
４ センサ回路
５，５ａ〜５ｅ，１０５ａ〜１０５ｅ 光制御回路
６，６ａ〜６ｅ 入力信号
１０ センサセル
１１ 第１端子（ＧＮＤ）
１２ 第２端子（Ｖｃｃ）
１３ 第３端子（Ｖｏｕｔ）
１４〜１８ 配線ライン（電源電圧配線ラインまたは調整配線ライン）上の接続点（ＤＳ、ＣＬＫ、Ｅ、ＥＶ、ＣＧ）
１９ 電源電圧配線ライン
２１ センサチップ
２２ ケースの開口部
２３ ケース
２３ａ ケースの側面
３１ 増幅回路
３９ａ〜３９ｃ 調整配線ライン
４１ 負荷抵抗
４２ ＭＯＳＦＥＴ
４３ ダイオード
４４，４５ 分圧抵抗
４６ 電源電圧
５０，７０，９０ 圧力センサセル
５１，７１，９１ 圧力センサチップ
５２，７３，９３ 台座部材
５３ 金属パイプ部材
５４，７４，９４ 樹脂ケース
５５，７５，９５ ダイアフラム
５６，５８，７９，８０ 貫通孔
５７ 金属薄膜
５９，８３，８４，１００，１０１ ボンディングワイヤ
６０ 段差部
６１ 開放端
６２，７７ 圧力導入口
６３，７６，９６，９７ 樹脂ケースの凹部
６４ 孔部
６８，８２，９９ 信号端子
６９，８６，１０３，１０４ 封止材
７２，９２ 光制御回路チップ
７８，８１ 接着剤
８５ カバーケース
９８ リードフレーム
１１１ 光

Claims (21)

1. 検知した物理量に応じた電気信号を生成するセンサ素子と、
   前記センサ素子により生成された電気信号を外部へ出力する出力端子と、
   前記センサ素子の出力特性を調整するためのトリミングデータを記憶するメモリ回路と、
   電源電圧を供給する電源電圧端子と、
   前記電源電圧端子と前記メモリ回路との間に電気的に接続され、光の照射により前記メモリ回路への印加電圧を制御する光制御回路と、
   を備えることを特徴とする半導体物理量センサ装置。
2. 前記メモリ回路は、
   前記トリミングデータを一時的に記憶する補助メモリ回路と、
   前記補助メモリ回路に記憶されたトリミングデータを電気的な再書き込み動作によって記憶する読み出し専用の主メモリ回路と、
   を備えることを特徴とする請求項１に記載の半導体物理量センサ装置。
3. 検知した物理量に応じた電気信号を生成するセンサ素子と、
   前記センサ素子により生成された電気信号を外部へ出力する出力端子と、
   前記センサ素子の出力特性を調整するためのトリミングデータを記憶するメモリ回路と、
   電源電圧を供給する電源電圧端子と、
   前記メモリ回路に印加する電圧を供給する調整端子と、
   前記調整端子と前記メモリ回路との間に電気的に接続され、光の照射により前記メモリ回路への印加電圧を制御する光制御回路と、
   を備えることを特徴とする半導体物理量センサ装置。
4. 前記メモリ回路は、
   前記トリミングデータを一時的に記憶する補助メモリ回路と、
   前記補助メモリ回路に記憶されたトリミングデータを電気的な再書き込み動作によって記憶する読み出し専用の主メモリ回路と、
   を備えることを特徴とする請求項３に記載の半導体物理量センサ装置。
5. 前記光制御回路は、前記光の照射および遮断の間隔に基づく所定波形の入力信号を生成して前記メモリ回路に入力することを特徴とする請求項１〜４のいずれか一つに記載の半導体物理量センサ装置。
6. 前記光制御回路は、
   前記メモリ回路への印加電圧を制御するスイッチと、
   前記光が照射されることにより起電力を発生させて前記スイッチをオンさせるダイオードと、を有することを特徴とする請求項５に記載の半導体物理量センサ装置。
7. 前記光制御回路は、前記ダイオードへの前記光の照射および遮断の間隔により前記スイッチのオン・オフの間隔を制御して前記入力信号を生成することを特徴とする請求項６に記載の半導体物理量センサ装置。
8. 前記電源電圧端子と前記補助メモリ回路との間に、前記補助メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする請求項２に記載の半導体物理量センサ装置。
9. 前記電源電圧端子と前記主メモリ回路の間に、前記主メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする請求項２に記載の半導体物理量センサ装置。
10. 前記電源電圧端子と前記補助メモリ回路との間に、少なくとも、前記補助メモリ回路に前記トリミングデータを入力する前記光制御回路が電気的に接続されていることを特徴とする請求項２に記載の半導体物理量センサ装置。
11. 前記電源電圧端子と前記主メモリ回路との間に、２つの前記光制御回路が並列に接続されており、
    ２つの前記光制御回路のうち一方の前記光制御回路は、前記電源電圧以上の第１書き込み電圧を前記主メモリ回路に供給し、他方の前記光制御回路は、前記電源電圧以上で、かつ前記第１書き込み電圧とは異なる第２書き込み電圧を前記主メモリ回路に供給することを特徴とする請求項２に記載の半導体物理量センサ装置。
12. 前記電源電圧端子と前記他方の光制御回路との間に、昇圧回路を備えたことを特徴とする請求項１１に記載の半導体物理量センサ装置。
13. 前記調整端子と前記補助メモリ回路との間に、前記補助メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする請求項４に記載の半導体物理量センサ装置。
14. 前記調整端子と前記主メモリ回路の間に、前記主メモリ回路に入力される前記入力信号の個数と同数の前記光制御回路が並列に接続されていることを特徴とする請求項４に記載の半導体物理量センサ装置。
15. 前記調整端子と前記補助メモリ回路との間に、少なくとも、前記補助メモリ回路に前記トリミングデータを入力する前記光制御回路が電気的に接続されていることを特徴とする請求項４に記載の半導体物理量センサ装置。
16. 前記調整端子と前記補助メモリ回路に前記トリミングデータを入力する前記光制御回路との間に、減圧回路が電気的に接続されていることを特徴とする請求項４に記載の半導体物理量センサ装置。
17. 前記調整端子と前記主メモリ回路との間に、２つの前記光制御回路が並列に接続されており、
    ２つの前記光制御回路のうち一方の前記光制御回路と前記調整端子との間に、減圧回路が電気的に接続されていることを特徴とする請求項４または１６に記載の半導体物理量センサ装置。
18. 前記センサ素子、前記メモリ回路および前記光制御回路は、同一の半導体チップに配置されていることを特徴とする請求項１〜４のいずれか一つに記載の半導体物理量センサ装置。
19. 前記光制御回路は、前記センサ素子と異なる半導体チップに配置されていることを特徴とする請求項１〜４のいずれか一つに記載の半導体物理量センサ装置。
20. 請求項２または４に記載の半導体物理量センサ装置の製造方法であって、
    前記センサ素子、前記メモリ回路および前記光制御回路を同一の半導体チップに配置し、
    前記センサ素子を備えた前記半導体チップを封止した後に、前記光制御回路への前記光の照射および遮断により前記補助メモリ回路に記憶されたトリミングデータを調整した、当該調整後のトリミングデータを前記主メモリ回路に記憶することを特徴とする半導体物理量センサ装置の製造方法。
21. 請求項２または４に記載の半導体物理量センサ装置の製造方法であって、
    前記光制御回路を前記センサ素子と異なる半導体チップに配置し、
    前記センサ素子を備えた前記半導体チップを封止した後に、前記光制御回路への前記光の照射および遮断により前記補助メモリ回路に記憶されたトリミングデータを調整した、当該調整後のトリミングデータを前記主メモリ回路に記憶することを特徴とする半導体物理量センサ装置の製造方法。

Images