CN103328932B

CN103328932B - 半导体集成电路及半导体物理量传感装置

Info

Publication number: CN103328932B
Application number: CN201280005489.0A
Authority: CN
Inventors: 松并和宏; 西川睦雄
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2011-02-28
Filing date: 2012-02-28
Publication date: 2015-08-05
Anticipated expiration: 2032-02-28
Also published as: EP2647961A1; EP2647961B1; US8934309B2; WO2012118102A1; JPWO2012118102A1; US20140330539A1; EP2647961A4; US20130294171A1; CN103328932A; JP5482961B2

Abstract

辅助存储器电路(12)由串联连接有多个触发器的移位寄存器、以及反转各D触发器的输出(Q0)～(Qn)而输出的多个反转电路构成。主存储器电路(13)由通过来自于辅助存储器电路(12)的信号制动的开关(SWa)，以及与开关(SWa)串联连接且通过写入电压(1)驱动的EPROM构成。可变电阻电压(19)由通过来自于辅助存储器电路(12)的信号制动的开关(SWb)，以及与开关(SWb)串联连接的电阻(Ra)构成。如此，能够使写入电压(1)和写入电压(2)的端子通用化。并且，能够提供一种使写入EOROM时的电压为恒定而能够进行电修整的低成本的半导体集成电路及半导体物理量传感装置。

Description

半导体集成电路及半导体物理量传感装置

技术领域

本发明涉及一种半导体集成电路及半导体物理量传感装置。

背景技术

至今，已知将激光修整技术作为调整物理量传感器的输出特性的技术。以往的激光修整技术具有在修整后的组装工序中即使物理量传感器的输出特性发生变动也无法再次调整的缺点。

因此，近年来，在组装工序结束后使用有可以调整物理量传感器的输出特性的电修整技术。但是，在电修整中用于输入输出修整数据或向EPROM写入数据等的多个控制端子是必不可少的。因此具有由键合引线的数量增加等的主要原因造成的制造成本增大的问题。

在此，提出了通过使用电阻分压和双极型晶体管而设置多个端子的动作阈值电压消减端子数，通过少量的端子数进行电修整作为解决以上问题的装置。(例如参见下述专利文献7)

并且，作为另一种装置，提出了使用EPROM作为存储装置的装置，通过提供用于向包含EPROM的存储电路写入数据的电压的1个或2个写入端子中的1个写入端子兼具外部时钟的输入端子的功能而消减端子数。(例如参见下述专利文献6)

并且，在下述专利文献6中提出了通过设置改变由EPROM的写入端子提供的写入电压并产生不同写入电压的变压电路，进而使2个写入端子通用化并消减端子数。并且，关于通过CMOS工艺可以制造半导体物理量传感装置的下述专利文献6，使外部时钟输入端子(5.0V以下)和作为所需的高电压(20V左右)的写入端子通用化。而且，使用信号判别装置(电路)通过所输入的电压的大小，判别是向存储电路的写入电压还是外部时钟。

因此，在适用下述专利文献6的情况下，需要通过高耐压的CMOS元件等构成该信号判别装置的电路。并且，提出了在低电压且低功耗的负荷中即使负荷电流变成与元件的泄漏电流相对应的小的值，也不会受到输出晶体管的特性波动的影响而能够产生稳定的输出电压的稳定化电源电路作为使输出电压所产生的电路。(例如参见下述专利文献1)

并且，提出了通过插入背栅极和源极之间的电阻限制电路电流并使用不会增加到预定值以上的COMS型的晶体管，因此即使在短路状态下也能防止绝缘破坏的电源电路作为另一种电路。(例如参照下述专利文献2)

并且，提出了一部分中通过含有升压型开关电源电路构成的电源电路作为另一种电路(例如，参照下述专利文献3)。并且，提出了内部电压产生电路作为另一种电路，即使因校正点多而能够得到的高精度的输出电压的小电路面积的内部电压产生电路及恒电压产生电路的输出暂时降低，也可以可靠地再次产生内部电压的内部电压产生电路(例如参照下述专利文献4)。

并且，提出了一种装置，该装置具有作为另一种电路的输出电压设定电路，其中，电压供给电路包括电源升压部；放大器，将通过上述电源升压部产生的电压作为电源电压而工作，向传感器提供偏压；以及针对上述放大器的反馈电阻部，该反馈电阻部的电阻值对应于上述传感器的偏压的设定值而被确定(例如参照下述专利文献5)。在下述专利文献5中，传感器装置例如在每个电容麦单元中灵敏度发生波动的情况下，能够调整其灵敏度。

现有技术文献

专利文献1：日本特开2000-194431号公报

专利文献2：日本专利第3068540号公报

专利文献3：日本专利第3480389号公报

专利文献4：日本特开2001-242949号公报

专利文献5：日本特开2006-191359号公报

专利文献6：日本特开2003-302301号公报

专利文献7：日本特开平6-29555号公报

发明内容

技术问题

但是，在上述专利文献6中，对改变由写入端子提供的写入电压，并产生不同写入电压的变压电路并没有公开具体的电路示例。图10是表示以往半导体物理量传感装置的结构框图。图10是以EPROM为主存储器电路的半导体物理量传感器装置，相当于上述专利文献6的图10。变压电路18a相当于在上述专利文献6的图10中通过附图标记118表示的变压电路，并通过改变写入电压1产生写入电压2，但是上述专利文献6中并没有出示具体的电路图。并且，在上述专利文献6的图10中，通过1个箭头表示了写入电压1与写入电压2的传输线。

该半导体物理量传感器装置5含有动作选择电路11、辅助存储器电路12、主存储器电路13、调整电路14、惠斯通电桥等的传感器元件15、放大电路16、信号判别装置17、变压电路18a以及第一至第五的5个端子21～25。并且，在上述专利文献6中，没有出示关于辅助存储器电路12及主存储器电路13的具体电路示例。

为了向构成主存储器电路13的未图示的EPROM中写入数据，首先，在向控制栅施加20V左右的电压(写入电压1)的状态下，在源极和漏极之间施加10V左右的电压(写入电压2)。而且，通过在源极和漏极之间使电流流动，并在漏极和栅极之间产生的电场使电荷被困于浮栅中是必要的。

一般在向EPROM的写入中，为了防止写入时的元件损坏、并使向控制栅的电荷注入量大致恒定(使写入电压恒定)，优选写入电压及写入次数为恒定的值。因此，需要使上述写入电压1及写入电压2恒定。

并且，一般向EPROM的写入不是在每1比特中进行，而是全比特同时进行或按照每几个区块进行。全比特同时或向某区块内的EPROM同时写入的情况下，在各EPROM的漏极与写入电压2之间设置开关。而且，使写入比特的开关导通从而使电流在源极和漏极之间流动。另外，使未写入比特的开关断开从而使在源极和漏极之间没有电流的流动。

该区块内的写入比特和未写入的比特的比例根据调整值(修整条件)而不同。因此，一次写入时同时流动电流的EPROM的数量并不恒定。因此，例如，在通过来自于写入电压1的电阻分割(分压)形成写入电压2的情况下，负荷(电阻值)根据流动电流的EPROM的数量而改变。而且，由于电阻分割中使用的电阻和其合成电阻变化，因此无法保持写入电压2恒定。

为了保持写入电压2恒定，需要减少当由写入电压1形成写入电压2时的变压电路18a的负荷依赖性。即，需要使变压电路18a不依赖于构成主存储器电路13的EPROM的导通数量。

并且，在上述专利文献1～3中没有关于其电源电路适用于半导体物理量传感装置的记载。并且，在上述专利文献4、5中，虽然记载有通过改变电阻分压电路的电阻值来改变输出电压的电源电路，但是没有关于在多个EPROM的写入电压中使用输出电压(写入电压2)的记载。

并且，在上述专利文献7中，为了将双极型晶体管与通过CMOS工艺制造的EPROM集成在一起，BiCMOS工艺是必不可少的。因此与仅使用CMOS工艺相比增加了工序，有造成成本增加的问题。并且，在上述专利文献6中，虽然仅通过CMOS工艺可以进行制造，但是需要通过耐高压的CMOS元件等构成信号判别装置的电路，因此有元件的尺寸增大、电路面积增大的问题。

并且，在诸如写入端子的高电压端子中设置ZD(齐纳二极管)等的ESD(静电放电，Electro-Static Discharge)保护元件的情况下，需要串联连接多个ZD，有与低电压的信号端子相比保护元件的面积更大的问题。

并且，即使在将高电压端子和低电压端子通用化的情况下，由于通用化的端子需要与高电压端子相同的保护元件，因此面积减少的效果仅仅是消减了面积小的低耐压端子的保护元件的部分。因此，在上述专利文献6中，由于追加高耐压的信号判别电路而导致增加面积，具有端子的通用化所带来的面积消减的效果不好、无法期待大幅度地消减成本的问题。

为了解决由上述现有技术造成的问题，本发明的目的在于提供一种在电修整中能够使构成主存储器电路的EPROM的写入电压恒定的低成本的半导体集成电路及半导体物理量传感装置。

技术方案

为了解决上述技术问题，达到本发明的目的，本发明的半导体集成电路具有以下特征。包括：数据输入端子，输入串行数字数据；接地端子，提供接地电位；电源端子，提供电源电压；辅助存储器电路，暂时存储由所述数据输入端子输入的修整数据；可重写只读主存储器电路，通过电重写动作对存储在所述辅助存储器电路中的修整数据进行存储；写入端子，输入外部时钟，或者提供用于向所述主存储器电路写入数据的大于或等于所述电源电压的第一写入电压；可变电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据的第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；信号判别装置，判别施加于所述写入端子的电压是外部时钟还是第一写入电压，向所述辅助存储器电路提供外部时钟，且向所述主存储器电路提供第一写入电压。而且，所述辅助存储器电路由串联连接有多个触发器的移位寄存器构成；所述主存储器电路包括与所述各触发器对应，且由第一开关和串联连接在该第一开关并通过所述第一写入电压驱动的EPROM所构成的第一串联电路；所述可变电阻电路包括与所述各触发器对应、且由第二开关和串联连接在该第二开关上的电阻构成的第二串联电路；多个所述第一串联电路与多个所述第二串联电路被串联连接；当施加所述第一写入电压时，与所述第一开关的导通数量相同的所述第二开关被导通。

并且，本发明的半导体集成电路，在上述的发明中，所述第一开关及所述第二开关由p沟道型MOSFET构成。并且，当施加所述第一写入电压时，基于所述触发器的输出，控制与该触发器对应的所述第一串联电路的所述第一开关的导通/断开；基于所述触发器的输出，控制与该触发器对应的所述第二串联电路的所述第二开关的导通/断开。

并且，为了解决上述技术问题，并达到本发明的目的，本发明的半导体集成电路具有以下特征。包括：数据输入端子，输入串行数字数据；接地端子，提供接地电位；电源端子，提供电源电压；辅助存储器电路，暂时存储由所述数据输入端子输入的修整数据；可重写只读主存储器电路，通过电重写动作对存储在所述辅助存储器电路中的修整数据进行存储；写入端子，输入外部时钟，或者提供用于向所述主存储器电路写入数据的大于或等于所述电源电压的第一写入电压；恒电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；信号判别装置，判别施加于所述写入端子的电压是外部时钟还是第一写入电压，向所述辅助存储器电路提供外部时钟，且向所述主存储器电路提供第一写入电压。所述辅助存储器电路由串联连接有多个触发器的移位寄存器构成；所述主存储器电路包括第一串联电路和第二串联电路，所述第一串联电路与所述各触发器对应，且由第一开关和串联连接在该第一开关且通过所述第一写入电压驱动的EPROM所构成；所述第二串联电路与所述各触发器对应，且由第二开关和与该第二开关串联连接的电阻所构成，多个所述第一串联电路与多个所述第二串联电路被并联连接；多个所述第一串联电路及多个所述第二串联电路与所述恒电阻电路形成串联连接；当施加所述第一写入电压时，在对应于相同的所述触发器的所述第一串联电路和所述第二串联电路中，所述第一开关导通时所述第二开关被断开；所述第一开关断开时所述第二开关被导通。

并且，本发明的半导体集成电路，在上述的发明中，所述第一开关及所述第二开关由p沟道型MOSFET构成，施加所述第一写入电压时，基于所述触发器的输出，控制与该触发器对应的所述第一串联电路的所述第一开关的导通/断开；基于所述触发器的输出，控制与该触发器对应的所述第二串联电路的所述第二开关的导通/断开。

并且，为了解决上述技术问题，并达到本发明的目的，本发明的半导体物理量传感装置具有以下特征。包括：传感器元件，产生根据检测出的物理量的电信号；输出端子，将由所述传感器元件产生的电信号输出至外部；数据输入端子，输入成为用于调整所述传感器元件的输出特性的修整数据的串行数字数据；接地端子，提供接地电位；电源端子，提供电源电压；辅助存储器电路，暂时存储由所述数据输入端子输入的修整数据；可重写只读主存储器电路，通过电重写动作对存储在所述辅助存储器电路中的修整数据进行存储；写入端子，输入外部时钟，或者提供用于向所述主存储器电路写入数据的大于或等于所述电源电压的第一写入电压；可变电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据的第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；动作选择电路，基于在所述辅助存储器电路中存储的数字数据的一部分，控制所述辅助存储器电路及所述主存储器电路的动作；信号判别装置，判别施加于所述写入端子的电压是外部时钟还是第一写入电压，向所述辅助存储器电路提供外部时钟，且向所述主存储器电路提供第一写入电压；调整电路，基于在所述辅助存储器电路中存储的修整数据或在所述主存储器电路中存储的修整数据，调整所述传感器元件的输出特性；所述辅助存储器电路由串联连接有多个触发器的移位寄存器构成，所述主存储器电路包括与所述各触发器对应，且由第一开关和串联连接在该第一开关并通过所述第一写入电压驱动的EPROM所构成的第一串联电路，所述可变电阻电路包括与所述各触发器对应、且由第二开关和串联连接在该第二开关上的电阻构成的第二串联电路，多个所述第一串联电路与多个所述第二串联电路被串联连接，当施加所述第一写入电压时，与所述第一开关的导通数量相同的所述第二开关被导通。

并且，本发明的半导体物理量传感装置，在上述的发明中，所述第一开关及所述第二开关由p沟道型MOSFET构成，当施加所述第一写入电压时，基于所述触发器的输出，控制与该触发器对应的所述第一串联电路的所述第一开关的导通/断开；基于所述触发器的输出，控制与该触发器对应的所述第二串联电路的所述第二开关的导通/断开。

并且，为了解决上述技术问题，并达到本发明的目的，本发明的半导体物理量传感装置具有以下特征。包括：传感器元件，生成与检测到的物理量相对应的电信号；输出端子，将由所述传感器元件产生的电信号输出至外部；数据输入端子，输入成为用于调整所述传感器元件的输出特性的修整数据的串行数字数据；接地端子，提供接地电位；电源端子，提供电源电压；辅助存储器电路，暂时存储由所述数据输入端子输入的修整数据；可重写只读主存储器电路，通过电重写动作对存储在所述辅助存储器电路中的修整数据进行存储；写入端子，输入外部时钟，或者提供用于向所述主存储器电路写入数据的大于或等于所述电源电压的第一写入电压；恒电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；动作选择电路，基于在所述辅助存储器电路中存储的数字数据的一部分，控制所述辅助存储器电路及所述主存储器电路的动作；信号判别装置，判别施加于所述写入端子的电压是外部时钟还是第一写入电压，向所述辅助存储器电路提供外部时钟，且向所述主存储器电路提供第一写入电压；调整电路，基于在所述辅助存储器电路中存储的修整数据或在所述主存储器电路中存储的修整数据，调整所述传感器元件的输出特性。而且，所述辅助存储器电路由串联连接有多个触发器的移位寄存器构成，所述主存储器电路包括第一串联电路和第二串联电路，所述第一串联电路与所述各触发器对应，且由第一开关和串联连接在该第一开关且通过所述第一写入电压驱动的EPROM所构成；所述第二串联电路与所述各触发器对应，且由第二开关和与该第二开关串联连接的电阻所构成，多个所述第一串联电路与多个所述第二串联电路被并联连接，多个所述第一串联电路及多个所述第二串联电路与所述恒电阻电路形成串联连接，当施加所述第一写入电压时，在对应于相同的所述触发器的所述第一串联电路和所述第二串联电路中，所述第一开关被导通时所述第二开关被断开；所述第一开关被断开时所述第二开关被导通。

并且，本发明的半导体物理量传感装置其特征在于，在上述的发明中，仅包括形成在同一半导体芯片上，且通过CMOS制造工艺所制造的主动元件及被动元件构成。

根据上述发明，即使在将第一写入电压和第二写入电压的端子通用化的情况下，也可以使写入到EPROM时的电压恒定而进行电修整。另外，根据上述发明，由于能够将第一写入电压和第二写入电压的端子通用化，因此能够降低制造成本。

发明效果

根据本发明的半导体集成电路及半导体物理量传感装置，具有可提供一种能够使向构成主存储器电路的EPROM的写入电压恒定而进行电修整的半导体集成电路及半导体物理量传感装置的技术效果。

附图说明

【图1】图1是表示本发明实施例1的半导体物理量传感装置的结构框图。

【图2】图2是表示图1的存储器电路的主要部位的电路图。

【图3】图3是详细地表示图1的可变电阻电路的电路图。

【图4】图4是表示本发明实施例2的半导体物理量传感装置的结构框图。

【图5】图5是表示图4的存储器电路的主要部位的电路图。

【图6】图6是表示本发明实施例3的半导体物理量传感装置的结构框图。

【图7】图7是详细地表示图6的变压电路的电路图。

【图8】图8是表示本发明实施例4的半导体物理量传感装置的结构框图。

【图9】图9是详细地表示图8的变压电路的电路图。

【图10】图10是以往的半导体物理量传感装置的结构框图。

具体实施方式

以下，参照附图来详细说明本发明的半导体集成电路及半导体物理量传感装置的较优实施例。在此说明的半导体物理量传感装置的具体示例是车载用的半导体压力传感器等。但是，与半导体物理量传感器无关，只要是具备用于调整其他模拟电路的EPROM的半导体集成电路，则同样可以适用且产生同样的效果。需要说明的是，在以下的实施例的说明及附图中，对相同的结构标注同一符号并省略重复性说明。并且，图中与之前相同的部位标注同一符号。

(实施例1)

图1是表示本发明实施例1的半导体物理量传感装置的结构框图。图1的本发明实施例1的半导体物理量传感装置1与图10的以往半导体物理量传感装置5的不同之处在于，将以往的半导体物理量传感装置5的变压电路18a置换为可变电阻电路19。

如图1所示，半导体物理量传感装置1包括动作选择电路11、辅助存储器电路12、主存储器电路13、调整电路14、惠斯通电桥等的传感器元件15、放大电路16、信号判别装置17、变压电阻电路19以及第一至第五的5个端子21～25。

第一端子21是提供半导体物理量传感装置1的接地电位的接地端子(GND端子)。第二端子22是提供半导体物理量传感装置1的电源电压的电源端子(Vcc端子)。第三端子23是进行输入输出串行数字数据(串行数据)的端子(DS端子)。第四端子24是将半导体物理量传感装置1的信号向外部输出的输出端子(Vout端子)。第五端子25是提供比由第二端子22施加的电源电压更高的电压的写入端子。并且，第五端子25兼具输入外部时钟的端子(CG/CLK端子)。

传感器元件15产生与检测出的物理量对应的电信号。辅助存储器电路12通过基于外部时钟(CLK)的动作时间，为了在内部使用由外部提供的串行数字数据，将其转换为并行数字数据(并行数据)。并且，辅助存储器电路12为了向外部输出在内部使用的并行数字数据，将其转换为串行数字数据。并且，辅助存储器电路12向动作选择电路11提供控制数据。即，辅助存储器电路12具有暂时存储由DS端子23输入的修整数据的功能。

主存储器电路13根据第五端子25的施加电压，通过EPROM存储由辅助存储器电路12提供的并行数字数据组成的修整数据。即，主存储器电路13是通过电重写入动作存储在辅助存储器电路12中存储的修整数据的可重写只读EPROM等的存储器电路。

动作选择电路11基于由辅助存储器电路12提供的控制数据，向辅助存储器电路12及主存储器电路13提供控制输入输出数据的信号。即，动作选择电路11具有基于在辅助存储器电路12中存储的数字数据中的一部分，控制辅助存储器电路12及主存储器电路13的动作的功能。

放大电路16放大传感器元件15的输出信号，通过第四端子24将其输出至外部。调整电路14基于由辅助存储器电路12或主存储器电路13提供的修整数据，对传感器15进行考虑了其温度特性的灵敏度调整，或者对放大电路16进行考虑了温度特性的补偿调整。即，调整电路14基于在辅助存储器电路12中存储的修整数据或在主存储器电路13中存储的修整数据，调整传感器15的输出特性。

信号判别装置17判别施加于第五端子25的电压是由外部提供的时钟还是用于向主存储器电路13写入修整数据的写入电压。而且，信号判别装置17在判别结果为外部时钟的情况下，将其时钟提供给辅助存储器电路12。

可变电阻电路19将作为第五端子25的写入电压1和分压了写入电压1的写入电压2(第二写入电压)提供给主存储器电路13。即，可变电阻电路19具有以下功能：基于由写入端子输入的写入电压1，产生用于向主存储器电路13写入数据的写入电压2而提供给主存储器电路13、该写入电压2大于或等于电源电压，且分压了写入电压1而产生。当提供的写入电压比作为0V～5V的“1”或者“0”的信号的时钟高得多时，主存储器电路13进行数据的写入动作。因此，即使通过第五端子25向主存储器电路13输入外部时钟，主存储器13也不会进行写入动作。

图2是表示图1的存储器电路的主要部位的电路图。在存储器电路中包括图1所示的主存储器电路13及辅助存储器电路12。图2表示有主要在主存储器电路13中写入数据时的电路结构。并且，图3为详细地表示图1的可变电阻电路的电路图。辅助存储器电路12由串联连接了多个触发器的移位寄存器、以及分别输入各D触发器的输出Q0～Qn，并将该输出Q0～Qn分别反转而向开关SWa(0)～SWa(n)输出的多个反转电路构成。构成辅助存储器电路12的触发器例如也可以是D触发器。

该反转电路是为了驱动作为开关SWa(0)～SWa(n)的p沟道MOSFET所必不可少的。当触发器的的输出Q0～Qn为“H”时，由反转电路反转输出“L”而导通开关SWa(0)～SWa(n)。在形成触发器的的输出Q0～Qn为“L”时导通开关SWa(0)～SWa(n)的结构时，形成不设置反转电路的结构，或者形成触发器的输出Q0～Qn和开关SWa(0)～SWa(n)之间还追加反转电路的结构。

主存储器电路13由以下构成：开关SWa(0)～SWa(n)，基于辅助存储器电路12的各触发器的输出Q0～Qn进行导通/断开；EPROM(0)～EPROM(n)，与其开关SWa(0)～SWa(n)分别串联连接、并通过施加写入电压1进行写入。

将辅助存储器电路12的输出通过反转电路输入于主存储器电路13和图3所示的可变电阻电路19。关于可变电阻电路19如后所述。在图2所示的存储器电路中，通过由DS端子输入数据、由CG/CLK端子输入时钟信号，将数据输入到由移位寄存器构成的辅助存储器12。基于移位寄存器内的各触发器的输出Q0～Qn，导通/断开开关SWa(0)～SWa(n)。例如，输入Q1为“H”时开关SWa(1)的栅电压为“L(0V)”，因此开关SWa(1)被导通。反之，Q1为“L”时开关SWa(1)的栅电压为“H(5V)”，因此开关SWa(1)被断开。

这样在数据进入移位寄存器的状态下，若给主存储器电路13施加写入电压1及写入电压2，则在EPROM(0)～EPROM(n)中，电流流动在开关SWa(0)～SWa(n)处于导通的比特的EPROM中。而且，通过写入电压1产生的电场，电荷被困(trap)于SWa(0)～SWa(n)处于导通的比特的EPROM的浮栅中。

在浮栅中困有电荷的EPROM中，阈值电压升高。读出写入EPROM中的数据时，向EPROM的控制栅中施加的电压设定为，例如达到分压电源电压而产生的4V左右的电压。因此，在浮栅中未困有电荷的EPROM中，通过向控制栅中仅施加4V左右的电压而处于导通的状态。另一方面，在浮栅中困有电荷的EPROM中，由于阈值电压上升，因此在4V左右的电压下不会被导通而处于断开的状态。并且，读出在EPROM(0)～EPROM(n)写入的数据时，控制为使所有的SWa(0)～SWa(n)处于断开状态(图中未示)。

据此，各EPROM(0)～EPROM(n)的漏电压Data(0)～Data(n)为GND电位或浮动电位。通过由电阻将每个漏电压Data(0)～Data(n)提升至电源电压(5V)，将漏电压Data(0)～Data(n)固定为0V或5V(图中未示)。

将这些漏电压Data(0)～Data(n)的值输入到调整电路14，调整传感器元件15及放大电路16的特性。如图3所示，可变电阻电路19由与辅助存储器12的各触发器的输出Q0～Qn对应而导通/断开的开关SWb(0)～SWb(n)、以及分别与开关SWb(0)～SWb(n)串联连接的电阻Ra(0)～Ra(n)构成。如图3所示辅助存储器电路12是图2所示的辅助存储器电路12。

可变电阻电路19中，设置主存储器电路13的全比特数的电阻Ra(0)～Ra(n)，或者设置与EPROM(0)～EPROM(n)中同时实施写入的EPROM对应的比特数份的电阻Ra(0)～Ra(n)。与这样各电阻Ra(0)～Ra(n)对应而分别设置有串联的开关SWb(0)～SWb(n)。通过这样的设置，与主存储器电路13的各比特对应的辅助存储器12的各触发器的输出Q0～Qn为“H”的比特数份，即与主存储器电路13的写入EPROM(0)～EPROM(n)数量相同的开关SWb(0)～SWb(n)被导通。

据此，在写入电压2写入N比特份的情况下，为了通过N比特的EPROM的导通电阻值(1个EPROM的导通电阻值的1/N)及可变电阻电路19的导通电阻值(1个电阻的电阻值的1/N)进行分压，即使N的数量为多个，也可以通过相同比例(1个EPROM的导通电阻值与1个电阻的电阻值的比例)进行分压。据此，写入电压2为恒定而与写入的比特数无关(不依赖于修整条件)。

在此，对写入电压1和写入电压2之间的关系进行说明。在此，写入电压2和GND电位之间的电阻值为Rx，写入电压1和写入电压2之间的电阻值为Ry。例如，图2的主存储器电路13内的3比特份的EPROM(0)～EPROM(2)中写入“1”的情况下，根据辅助存储器电路12的输出Q0～Qn中3个输出Q0～Q2，在主存储器电路13中设置的3比特份的开关SWa(0)～SWa(2)被导通。

此时，1比特份的EPROM(m)及开关SWa(m)的串联电阻值为α的情况下(m=0,1，…，n)，主存储器电路13的合成电阻值因并联连接3个串联电阻值α而变成α/3，写入电压2与GND电位之间的电阻值Rx为α/3。

另外，在写入电压1和写入电压2之间设置的图3的可变电阻电路19内的开关SWb(0)～SWb(n)也与辅助存储器电路12的输出对应，3比特份的开关SWb(0)～SWb(2)被导通。当1比特份的开关SWb(m)和电阻Ra(m)的串联电阻值为β(m=0,1，…，n)时，可变电阻电路19的合成电阻值变成β/3,写入电压1和写入电压2之间的电阻值Ry变成β/3。这时，写入电压2为下述式(1)。

写入电压2=Rx/(Rx＋Ry)×写入电压1

=(α/3)/{(α/3)＋(β/3)}×写入电压1

=α/(α＋β)×写入电压1…(1)

在向主存储器电路13内的5比特份的EPROM(0)～EPROM(4)写入“1”的情况下，写入电压2为下式(2)，与向上式(1)所示的3比特份的EPROM(0)～EPROM(2)写入“1”的情况相同。

Rx/(Rx＋Ry)=(α/5)/{(α/5)＋(β/5)}=α/(α＋β)…(2)

这样，通过与根据写入的比特数而改变的主存储器电路13的合成电阻值相符而改变可变电阻值，能够使如下式(3)固定写入电压2恒定而与写入的比特数无关。

写入电压2=α/(α＋β)×写入电压1…(3)

这时，如果使α=β，就能够使写入电压2变成写入电压1的一半；如果使α=2β，就能够使写入电压2变成写入电压1的2/3。

即，能够通过1比特份的EPROM(m)及开关SWa(m)的串联电阻值α和1比特份的开关SWb(m)及电阻Ra(m)的串联电阻值β之间的关系设定写入电压2为任意电压。如上所述，即使在使写入电压1及写入电压2的端子的通用化的情况下在电修整中，也能使构成主存储器电路的EPROM(0)～EPROM(n)的写入电压为恒定。

并且，由于使写入电压1和写入电压2的端子通用化，因此减少了端子数量，能够进一步通过在同一半导体芯片上进行CMOS制造工艺制造主动元件及被动元件，因此能够降低生产成本。

与半导体物理量传感装置1无关，只要是具备用于调整其他模拟电路的EPROM的半导体集成电路，则本发明同样可以适用且能够产生同样的效果。因此，根据实施例1，通过包括如上所述的辅助存储器电路12、主存储器电路13、信号判别装置17、可变电阻电路19、GND端子21、Vcc端子22、DS端子23、CG/CLK端子25，能够提供一种能够使构成主存储器电路的EPROM的写入电压恒定、价格低廉的半导体集成电路及半导体物理量传感装置。

(实施例2)

图4是表示本发明实施例2的半导体物理量传感装置2的结构框图。图4的本发明实施例2的半导体物理量传感装置2与图10的以往半导体物理量传感装置5的不同之处在于，将以往的半导体物理量传感装置5的变压电路18a置换为恒电阻20，构成了如图5所示的主存储器电路13的电路。

如图4所示，半导体物理量传感装置2包括动作选择电路11、辅助存储器电路12、主存储器电路13、调整电路14、惠斯通电桥等的传感器元件15、放大电路16、信号判别装置17、恒电阻20以及第一至第五的5个端子21～25。

图5是表示图4的存储器电路的主要部分的电路图。在存储器电路中，包括主存储器电路13及辅助存储器电路12。主存储器电路13的构成为：在图2的开关SWa(m)与EPROM(m)的串联连接的电路(第一串联电路)中，并联连接了开关SWc(m)和电阻Rb(m)的串联连接的电路(第二串联电路)(m=0,1，…，n)。开关SWc(0)～SWc(n)对应于辅助存储器电路12的触发器的输出Q0～Qn进行导通/断开。开关SWc(0)～SWc(n)对应于通过反转电路反转辅助存储器电路12的输出Q0～Qn的输出，进行导通/断开。因此，当开关SWa(m)为导通状态时，开关SWc(m)变成断开状态；当开关SWa(m)为断开状态时，开关SWc(m)变成导通状态。当触发器的输出Q1～Qn为“L”时使开关SWa(0)～SWa(n)导通的情况下，与实施例1相同，形成为在辅助存储器电路12中不设置反转电路的结构，或者形成为还追加反转电路的结构。这时为了反转输入到开关SWc(0)～SWc(n)的触发器的输出Q1～Qn，在触发器的输出Q1～Qn和开关SWc(0)～SWc(n)之间分别追加反转电路。

在主存储器电路13的全比特中所设置的开关SWc(0)～SWc(n)及电阻Rb(0)～Rb(n)对应于各比特。开关SWa(m)和开关SWc(m)由相同尺寸的MOSFET构成，并且电阻Rb(m)的电阻值与EPROM(m)的导通电阻值相同。开关SWa(m)和开关SWc(m)根据由移位寄存器构成的辅助存储器电路12内的各比特(各触发器)的输出Qm(m=0,1,…，n)，控制开关SWa(m)和开关SWc(m)中任意一方的开关一定为导通。

据此，无论是在SWa(0)～SWa(n)为导通的情况下，还是在SWc(0)～SWc(n)为导通的情况下，主存储器电路13的各比特的写入电压2和GND电压之间的电阻值也相同。由此，写入电压2与写入的比特数无关，由于通过与全比特份的EPROM(0)～EPROM(n)的导通电阻值的合成电阻值相同电阻值的主存储器电路13的电阻值和恒电阻20进行分压，因此按照相同比例进行分压。据此，写入电压2为恒定而与写入的比特数无关。

进一步对写入电压2为恒定而与写入的比特数无关进行说明。在此，对写入电压1及写入电压2之间的关系进行说明。在此，写入电压2与GND电位之间的电阻值为Rx，写入电压1与写入电压2之间的电阻值为Ry。

使图5的主存储器电路的比特数例如为10。并且，假设开关SWa(m)和EPROM(m)之间的串联电阻值为γ，开关SWc(m)和电阻Rb(m)的串联电阻值也变成为γ。但是，考虑到将在半导体基板上通过绝缘膜形成的多晶硅电阻或MOSFET作为电阻使用等，电阻Rb(0)～Rb(n)优选为将与EPROM(m)相同大小的MOSFET作为电阻Rb(m)使用。通过这样的结构，能够容易地使EPROM(m)和电阻Rb(m)的电阻值相等。

在希望向3比特份的EPROM(0)～EPROM(2)写入“1”的情况下，3比特份的开关SWa(0)～SWa(2)被导通，且7比特份的开关SWc(0)～SWc(6)被导通。这时，由于主存储器电路13的合成电阻值为开关SWa(0)～SWa(2)被导通的3比特份的合成电阻值γ/3和开关SWc(0)～SWc(6)被导通的7比特份的合成电阻值γ/7，因此Rx=γ/10。

向5比特份的EPROM(0)～EPROM(4)写入“1”的情况也为Rx=γ/10，与向3比特份的EPROM(0)～EPROM(2)写入“1”的情况相同。因此，与写入的EPROM(0)～EPROM(n)的比特数无关，Rx为恒定，且写入电压2为下述式(4)。

写入电压2=Rx/(Rx＋Ry)×写入电压1…(4)

如上述式(4)所示，与比特数无关，Rx=γ/10而恒定。因此，即使Ry为恒电阻的情况下，写入电压2始终为写入电压1的Rx/(Rx＋Ry)倍，为恒定值。

此时，若Rx=Ry，则写入电压2可变成写入电压1的一半，若Rx=3×Ry，则写入电压2可变成写入电压1的3/4倍。

即，与写入的比特数无关，根据Rx和Ry的关系，写入电压2能够为任意恒定的电压。并且，由于通用化了写入电压1和写入电压2的写入端子，减少端子数，并且能够进一步通过在同一半导体芯片上进行CMOS制造工艺制造主动元件及被动元件，因此能够降低生产成本。

与半导体物理量传感装置1无关，只要是具备用于调整其他模拟电路的EPROM的半导体集成电路，则本发明同样可以适用且能够产生同样的效果。因此，根据实施例2，通过包括如上所述的辅助存储器电路12、主存储器电路13、信号判别装置17、恒电阻20、GND端子21、Vcc端子22、DS端子23、CG/CLK端子25，能够得到与实施例1相同的效果。

(实施例3)

图6是表示本发明实施例3的半导体物理量传感装置的结构框图。图6的本发明实施例3的半导体物理量传感装置3与图10的以往半导体物理量传感装置5的不同之处在于，将以往的半导体物理量传感装置5的变压电路18a的电路结构置换为图7的变压电路18的电路结构，主存储器电路13的结构与实施例1的主存储器电路相同。

图6的半导体物理量传感装置3包括例如动作选择电路11、辅助存储器电路12、主存储器电路13、调整电路14、惠斯通电桥等的传感器元件15、放大电路16、信号判别装置17、变压电路18以及第一至第五的5个端子21～25。

对在主存储器电路13中使用EPROM(0)～EPROM(n)，并在辅助存储器电路12中使用了移位寄存器的情况下的写入动作进行说明。在此，包括图6的主存储器电路13和辅助存储器电路12的存储器电路与图2所示的存储器电路相同。

如上所示，通过由DS端子输入数据，并由CG/CLK端子输入时钟信号，向由移位寄存器构成的辅助存储器12输入数据。根据移位寄存器内的各触发器的输出Q0～Qn，开关SWa(0)～SWa(n)被导通/断开。例如，输入Q1为“H”时开关SWa(1)的栅电压为“L(0V)”，因此开关SWa(1)被导通。反之，Q1为“L”时开关SWa(1)的栅电压为“H(5V)”，因此开关SWa(1)被断开。在触发器的输出Q0～Qn为“L”时使开关SWa(0)～SWa(n)导通的情况下，形成为辅助存储器电路12中不设置反转电路的结构，或者形成为进一步追加反转电路的结构。

这样在数据进入移位寄存器的状态下，给主存储器电路13施加写入电压1及写入电压2，在EPROM(0)～EPROM(n)中，电流流动在开关SWa(0)～SWa(n)处于导通的比特的EPROM中。而且，通过写入电压1产生的电场，电荷被困于SWa(0)～SWa(n)处于导通的比特的EPROM的浮栅中。

在浮栅中困有电荷的EPROM中，阈值电压升高。向读出写入EPROM中的数据时的EPROM的控制栅的施加电压被设定为，变成通过分压电源电压而产生的例如4V左右的电压。因此，在浮栅中未困有电荷的EPROM，通过向控制栅中仅施加4V左右的电压而处于导通的状态。另一方面，在浮栅中困有电荷的EPROM，由于阈值电压上升，在4V左右的电压下不会导通而处于断开的状态。读出写入到EPROM(0)～EPROM(n)的数据时，控制为使所有的SWa(0)～SWa(n)处于断开状态(图中未示)。

据此，各EPROM(0)～EPROM(n)的漏电压Data(0)～Data(n)变成GND电位或浮动电位。通过由电阻将每个漏电压Data(0)～Data(n)提升至电源电压(5V)，将漏电压Data(0)～Data(n)固定为0V或5V(图中未示)。

将这些漏电压Data(0)～Data(n)的值输入到调整电路14，调整传感器元件15及放大电路16的特性。如图7是详细地表示图6的变压电路的电路图。图7中表示用于由写入电压1产生写入电压2的图6的变压电路18的结构。

图7中，在写入电压1和写入电压2之间设置MOSFET。将通过写入电压2设定用电阻Rc(1)、Rc(2)分压的写入电压2(=Rc(1)/(Rc(1)＋Rc(2))×写入电压2)输入到放大电路的非反转输入端子，并将由电源电压VCC(未图示)所产生的内部基准电压VREF输入到放大电路的反转输入端子。将放大电路的输出输入到设置在写入电压1和写入电压2之间的MOSFET中。由此，确定MOSFET的栅电压，以使写入电压2变成下述式(5)。

写入电压2=(Rc(2)＋Rc(1))/Rc(1)×VREF…(5)

在使用该变压电路18的情况下，即使在通过改变EPROM(0)～EPROM(n)的写入比特数使写入电压2的负荷电阻变化的情况下，根据MOSFET的栅电压的变化而改变MOSFET的导通电阻，以使写入电压2变成预定的电压。

因此，即使在EPROM(0)～EPROM(n)的写入比特数改变的情况下，写入电压2也为预定的电压。因此，根据实施例3能够得到与实施例1同样的效果。

(实施例4)

图8是表示本发明实施例4的半导体物理量传感装置的结构框图。图8的本发明实施例4的半导体物理量传感装置4与图10的以往半导体物理量传感装置5的不同之处在于，将以往的半导体物理量传感装置5的变压电路18a的电路结构置换为图9的变压电路18的电路结构，主存储器电路13的结构与实施例1的主存储器电路相同。

该半导体物理量传感装置4包括动作选择电路11、辅助存储器电路12、主存储器电路13、调整电路14、惠斯通电桥等的传感器元件15、放大电路16、信号判别装置17、变压电路18以及第一至第五的5个端子21～25。

图9是详细地表示图8的变压电路18的电路图。在图9中表示用于由写入电压1产生写入电压2的图8的变压电路18的结构。向变压电路18内的放大电路的正向输入端子的输入电压如下：将开关SWd(1)～SWd(3)设置为能够从两个以上的位置选择写入电压2设定用电阻Rd(1)～Rd(4)的分割位置，并通过设置为根据辅助存储器电路12的输出能够选择开关SWd(1)～SWd(3)的导通/断开，从而可以设定多个写入电压。

在以上的实施例1～4中，开关SWa(m)、开关SWb(m)以及开关SWc(m)全部通过p沟道型MOSFET表示，但是也可以是其中的至少一部分为由n沟道型MOS或p沟道型MOSFET和n沟道型MOS构成的传输门等的其他结构。在这种情况下，根据需要设置反转电路。例如，如考虑开关SWa(m)、开关SWb(m)以及开关SWc(m)全部使用n沟道型MOSFET来代替p沟道型MOSFET的情况。在这种情况下，在图2及图3所示的存储器电路及可变电阻电路19中，通过构成为在移位寄存器和开关SWa(m)之间以及移位寄存器和开关SWb(m)之间不设置反转电路，或者进一步追加设置反转电路来实现目的。并且，在图5所示的存储器电路中，通过在移位寄存器和开关SWa(m)之间不设置反转电路或者进一步追加设置反转电路，并且在移位寄存器和开关SWc(m)之间插入反转电路来实现目的。

产业上的可利用性

如上所述，本发明的半导体集成电路是关于包括存储器电路的半导体集成电路，特别是通过使用EPROM的电修整，有利于具备调整模拟电路的特性的结构的半导体集成电路。并且，本发明的半导体物理量传感装置通过使用EPROM的电修整，有利于对应用于汽车、医疗或产业等的各种装置等的压力传感器或加速传感器等的半导体物理量传感器执行灵敏度调整或温度特性调整、补偿调整的半导体物理量传感装置。

符号说明

1、2、3、4、5 半导体物理量传感装置

11 动作选择电路

12 辅助存储器电路

13 主存储器电路

14 调整电路

15 传感器元件

16 放大电路

17 信号判别装置

18 变压电路

19 可变电阻电路

20 恒电阻

Claims

1.一种半导体集成电路，其特征在于，具有：

数据输入端子，输入串行数字数据；

接地端子，提供接地电位；

电源端子，提供电源电压；

辅助存储器电路，暂时存储由所述数据输入端子输入的修整数据；

可重写只读主存储器电路，通过电重写动作对存储在所述辅助存储器电路中的修整数据进行存储；

写入端子，输入外部时钟，或者提供用于向所述主存储器电路写入数据的大于或等于所述电源电压的第一写入电压；

可变电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据的第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；

信号判别装置，判别施加于所述写入端子的电压是外部时钟还是第一写入电压，向所述辅助存储器电路提供外部时钟，且向所述主存储器电路提供第一写入电压；

所述辅助存储器电路由串联连接有多个触发器的移位寄存器构成，

所述主存储器电路包括与所述各触发器对应，且由第一开关和串联连接在该第一开关并通过所述第一写入电压驱动的EPROM所构成的第一串联电路，

所述可变电阻电路包括与所述各触发器对应、且由第二开关和串联连接在该第二开关上的电阻构成的第二串联电路，

多个所述第一串联电路与多个所述第二串联电路被串联连接，

当施加所述第一写入电压时，与所述第一开关的导通数量相同的所述第二开关被导通。

2.根据权利要求1所述的半导体集成电路，其特征在于，所述第一开关及所述第二开关由p沟道型MOSFET构成，

当施加所述第一写入电压时，基于所述触发器的输出，控制与该触发器对应的所述第一串联电路的所述第一开关的导通和断开；基于所述触发器的输出，控制与该触发器对应的所述第二串联电路的所述第二开关的导通和断开。

3.一种半导体集成电路，其特征在于，具有：

数据输入端子，输入串行数字数据；

接地端子，提供接地电位；

电源端子，提供电源电压；

恒电阻电路，基于由所述写入端子输入的第一写入电压，产生用于向所述主存储器电路写入数据第二写入电压而提供给所述主存储器电路，该第二写入电压大于或等于所述电源电压，且通过所述主存储器电路的电阻对所述第一写入电压进行分压而产生；

所述主存储器电路包括第一串联电路和第二串联电路，所述第一串联电路与所述各触发器对应，且由第一开关和串联连接在该第一开关且通过所述第一写入电压驱动的EPROM所构成；所述第二串联电路与所述各触发器对应，且由第二开关和与该第二开关串联连接的电阻所构成，

多个所述第一串联电路与多个所述第二串联电路被并联连接，

多个所述第一串联电路及多个所述第二串联电路与所述恒电阻电路形成串联连接，

当施加所述第一写入电压时，在对应于相同的所述触发器的所述第一串联电路和所述第二串联电路中，所述第一开关导通时所述第二开关被断开；所述第一开关断开时所述第二开关被导通。

4.根据权利要求3所述的半导体集成电路，其特征在于，所述第一开关及所述第二开关由p沟道型MOSFET构成，

施加所述第一写入电压时，基于所述触发器的输出，控制与该触发器对应的所述第一串联电路的所述第一开关的导通和断开；基于所述触发器的输出，控制与该触发器对应的所述第二串联电路的所述第二开关的导通和断开。

5.一种半导体物理量传感装置，其特征在于，具有：

传感器元件，产生根据检测出的物理量的电信号；

输出端子，将由所述传感器元件产生的电信号输出至外部；

数据输入端子，输入成为用于调整所述传感器元件的输出特性的修整数据的串行数字数据；

接地端子，提供接地电位；

电源端子，提供电源电压；

动作选择电路，基于在所述辅助存储器电路中存储的数字数据的一部分，控制所述辅助存储器电路及所述主存储器电路的动作；

调整电路，基于在所述辅助存储器电路中存储的修整数据或在所述主存储器电路中存储的修整数据，调整所述传感器元件的输出特性；

6.根据权利要求5所述的半导体物理量传感装置，其特征在于，所述第一开关及所述第二开关由p沟道型MOSFET构成，

7.一种半导体物理量传感装置，其特征在于，具有：

传感器元件，生成与检测到的物理量相对应的电信号；

输出端子，将由所述传感器元件产生的电信号输出至外部；

接地端子，提供接地电位；

电源端子，提供电源电压；

当施加所述第一写入电压时，在对应于相同的所述触发器的所述第一串联电路和所述第二串联电路中，所述第一开关被导通时所述第二开关被断开；所述第一开关被断开时所述第二开关被导通。

8.根据权利要求7所述的半导体物理量传感装置，其特征在于，所述第一开关及所述第二开关由p沟道型MOSFET构成，

9.根据权利要求5～8中的任意一项所述的半导体物理量传感装置，其特征在于，仅包括形成在同一半导体芯片上，且通过CMOS制造工艺所制造的主动元件及被动元件构成。