JP3480389B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3480389B2 JP3480389B2 JP27948099A JP27948099A JP3480389B2 JP 3480389 B2 JP3480389 B2 JP 3480389B2 JP 27948099 A JP27948099 A JP 27948099A JP 27948099 A JP27948099 A JP 27948099A JP 3480389 B2 JP3480389 B2 JP 3480389B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- supply circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一部に昇圧型のス
イッチング電源回路を含んで構成される電源回路に関す
る。
イッチング電源回路を含んで構成される電源回路に関す
る。
【０００２】
【発明が解決しようとする課題】図２は、昇圧型のスイ
ッチング電源の一種である昇圧型コンバータの電気的構
成を示している。この図２において、電池１の正側端子
と負側端子（グランド端子）との間にはリアクトル２と
ＭＯＳＦＥＴ３とが直列に接続されており、ＭＯＳＦＥ
Ｔ３がオンすると電池１からリアクトル２に流れる電流
が徐々に増加する。その後、ＭＯＳＦＥＴ３がオンから
オフに切り替わると、その切り替え時にリアクトル２に
流れていた電流がダイオード４を介して流れ、出力端子
５に接続されたコンデンサ６を充電するようになってい
る。
ッチング電源の一種である昇圧型コンバータの電気的構
成を示している。この図２において、電池１の正側端子
と負側端子（グランド端子）との間にはリアクトル２と
ＭＯＳＦＥＴ３とが直列に接続されており、ＭＯＳＦＥ
Ｔ３がオンすると電池１からリアクトル２に流れる電流
が徐々に増加する。その後、ＭＯＳＦＥＴ３がオンから
オフに切り替わると、その切り替え時にリアクトル２に
流れていた電流がダイオード４を介して流れ、出力端子
５に接続されたコンデンサ６を充電するようになってい
る。
【０００３】コンパレータ７は、抵抗８ａと８ｂとによ
り分圧された出力電圧と基準電圧発生回路９の基準電圧
とを比較し、出力電圧が低下した時にはゲート回路１０
を介して発振回路１１の方形波信号をＭＯＳＦＥＴ３の
ゲートに印加するようになっている。これにより、昇圧
型コンバータは、電池１の電圧が変動したり負荷の変動
があっても、電池電圧よりも高い一定の電圧を出力する
ことが可能となる。
り分圧された出力電圧と基準電圧発生回路９の基準電圧
とを比較し、出力電圧が低下した時にはゲート回路１０
を介して発振回路１１の方形波信号をＭＯＳＦＥＴ３の
ゲートに印加するようになっている。これにより、昇圧
型コンバータは、電池１の電圧が変動したり負荷の変動
があっても、電池電圧よりも高い一定の電圧を出力する
ことが可能となる。
【０００４】また、この昇圧型コンバータの出力電圧を
可変するためには、図２に示すように基準電圧発生回路
９の基準電圧を可変したり、あるいは出力端子５とグラ
ンド端子との間に可変抵抗器（図示せず）を挿入しその
可変抵抗器を手動調整するなどの手段が用いられてい
た。
可変するためには、図２に示すように基準電圧発生回路
９の基準電圧を可変したり、あるいは出力端子５とグラ
ンド端子との間に可変抵抗器（図示せず）を挿入しその
可変抵抗器を手動調整するなどの手段が用いられてい
た。
【０００５】しかしながら、こうした昇圧型コンバータ
などのスイッチング電源は、原理上その出力電圧にスイ
ッチングに同期したリプル電圧が重畳する。このリプル
電圧は、コンデンサ６の静電容量を大きくすることによ
り低減するが、静電容量を大きくするとコンデンサ６の
形状も大きくなってしまう。このため、特に携帯機器な
ど小型化が要求されるものにあっては、コンデンサ６の
静電容量が制限されてしまい、リプル電圧を十分に抑制
することが難しかった。
などのスイッチング電源は、原理上その出力電圧にスイ
ッチングに同期したリプル電圧が重畳する。このリプル
電圧は、コンデンサ６の静電容量を大きくすることによ
り低減するが、静電容量を大きくするとコンデンサ６の
形状も大きくなってしまう。このため、特に携帯機器な
ど小型化が要求されるものにあっては、コンデンサ６の
静電容量が制限されてしまい、リプル電圧を十分に抑制
することが難しかった。
【０００６】本発明は上記事情を鑑みてなされたもの
で、その目的は、スイッチング電源回路の出力直流電圧
を用いて、その出力直流電圧よりもさらにリプル電圧が
抑制された直流電圧を出力可能な電源回路を提供するこ
とにある。
で、その目的は、スイッチング電源回路の出力直流電圧
を用いて、その出力直流電圧よりもさらにリプル電圧が
抑制された直流電圧を出力可能な電源回路を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記した目的を達成する
ために請求項１に記載した手段を採用できる。この手段
によれば、オペアンプはスイッチング電源回路が生成し
た第１の直流電圧を電源電圧として動作する。この第１
の直流電圧にはスイッチング電源回路のスイッチング動
作に同期したリプル電圧が重畳しているが、オペアンプ
は高い電源除去比（ＰＳＲＲ）を有しているため、この
リプル電圧による入力オフセット電圧の変動が抑制さ
れ、オペアンプの出力電圧に現れるリプル電圧は抑圧さ
れた微小な電圧となる。従って、このオペアンプを含ん
で構成される増幅回路が基準電圧に基づいて生成する第
２の直流電圧は、低リプル電圧となる。また、オペアン
プや基準電圧発生回路からなる増幅回路は、リプル電圧
除去のために用いられるコンデンサに比べ格段に小さく
構成でき、ＩＣ化も容易である。これにより、当該電源
回路の小型化を図ることができる。また、記憶手段への
切替データの書き込みは、例えば生産ラインにおける調
整工程において行われ、精度の良いゲイン設定を確実に
且つ容易に行うことができる。
ために請求項１に記載した手段を採用できる。この手段
によれば、オペアンプはスイッチング電源回路が生成し
た第１の直流電圧を電源電圧として動作する。この第１
の直流電圧にはスイッチング電源回路のスイッチング動
作に同期したリプル電圧が重畳しているが、オペアンプ
は高い電源除去比（ＰＳＲＲ）を有しているため、この
リプル電圧による入力オフセット電圧の変動が抑制さ
れ、オペアンプの出力電圧に現れるリプル電圧は抑圧さ
れた微小な電圧となる。従って、このオペアンプを含ん
で構成される増幅回路が基準電圧に基づいて生成する第
２の直流電圧は、低リプル電圧となる。また、オペアン
プや基準電圧発生回路からなる増幅回路は、リプル電圧
除去のために用いられるコンデンサに比べ格段に小さく
構成でき、ＩＣ化も容易である。これにより、当該電源
回路の小型化を図ることができる。また、記憶手段への
切替データの書き込みは、例えば生産ラインにおける調
整工程において行われ、精度の良いゲイン設定を確実に
且つ容易に行うことができる。
【０００８】 請求項２に記載した手段によれば、オペ
アンプの出力電圧を多段階に分圧する抵抗分圧回路を備
え、スイッチ回路を切り替えてオペアンプの入力にフィ
ードバックする抵抗分圧電圧を選択するようにしたの
で、その選択に応じて増幅回路のゲインを可変すること
ができる。この場合、記憶手段に記憶された切替データ
に従ってスイッチ回路の切り替えが多段階に実行可能と
なっているので、精度の良いゲイン調整を容易に実施す
ることができる。
アンプの出力電圧を多段階に分圧する抵抗分圧回路を備
え、スイッチ回路を切り替えてオペアンプの入力にフィ
ードバックする抵抗分圧電圧を選択するようにしたの
で、その選択に応じて増幅回路のゲインを可変すること
ができる。この場合、記憶手段に記憶された切替データ
に従ってスイッチ回路の切り替えが多段階に実行可能と
なっているので、精度の良いゲイン調整を容易に実施す
ることができる。
【０００９】 請求項３に記載した手段によれば、入力
直流電圧を電池電圧とし、スイッチング電源回路を比較
的簡単な回路構成を有する昇圧型コンバータで構成した
ので、電源回路の一層の小型化を図ることが可能とな
る。
直流電圧を電池電圧とし、スイッチング電源回路を比較
的簡単な回路構成を有する昇圧型コンバータで構成した
ので、電源回路の一層の小型化を図ることが可能とな
る。
【００１０】 請求項４に記載した手段によれば、基準
電圧発生回路をバンドギャップレギュレータにより構成
したので、その基準電圧に基づいて生成される当該電源
回路の出力直流電圧（第２の直流電圧）は温度変動が小
さくなり且つ高精度となる。
電圧発生回路をバンドギャップレギュレータにより構成
したので、その基準電圧に基づいて生成される当該電源
回路の出力直流電圧（第２の直流電圧）は温度変動が小
さくなり且つ高精度となる。
【００１１】 請求項５に記載した手段によれば、コン
デンサの静電容量を増大することなくリプル電圧の抑制
された良好な直流電圧が得られるので、特に小型化が要
求される車両のキーレスエントリーシステムにおける携
帯器に好適となる。
デンサの静電容量を増大することなくリプル電圧の抑制
された良好な直流電圧が得られるので、特に小型化が要
求される車両のキーレスエントリーシステムにおける携
帯器に好適となる。
【００１２】
【発明の実施の形態】以下、本発明を車両のキーレスエ
ントリーシステムにおける携帯器（電波キー）の動作電
源に適用した一実施形態について図１を参照しながら説
明する。図１は、携帯器において用いられる電源回路２
１の電気的構成を示している。この図１において、二点
鎖線で囲まれた回路部分は、図示しない制御回路などと
ともにモノリシックＩＣ２２として構成されている。ま
た、携帯器（図示せず）は、このＩＣ２２の外部にあっ
てこの電源回路２１から電源電圧（後述する直流電圧Ｖ
１）の供給を受けて動作する送信回路（図示せず）を備
えている。
ントリーシステムにおける携帯器（電波キー）の動作電
源に適用した一実施形態について図１を参照しながら説
明する。図１は、携帯器において用いられる電源回路２
１の電気的構成を示している。この図１において、二点
鎖線で囲まれた回路部分は、図示しない制御回路などと
ともにモノリシックＩＣ２２として構成されている。ま
た、携帯器（図示せず）は、このＩＣ２２の外部にあっ
てこの電源回路２１から電源電圧（後述する直流電圧Ｖ
１）の供給を受けて動作する送信回路（図示せず）を備
えている。
【００１３】電源回路２１は、スイッチング電源回路で
ある昇圧型コンバータ２３と可変ゲイン型の増幅回路２
４とから構成されており、電池２５（例えばリチウム電
池）の電圧Ｖｂを入力直流電圧として昇圧安定化動作を
行うようになっている。電池２５の正側端子および負側
端子は、それぞれＩＣ２２の正側電源端子である端子Ｔ
１および負側電源端子である端子Ｔ２に接続されてい
る。
ある昇圧型コンバータ２３と可変ゲイン型の増幅回路２
４とから構成されており、電池２５（例えばリチウム電
池）の電圧Ｖｂを入力直流電圧として昇圧安定化動作を
行うようになっている。電池２５の正側端子および負側
端子は、それぞれＩＣ２２の正側電源端子である端子Ｔ
１および負側電源端子である端子Ｔ２に接続されてい
る。
【００１４】昇圧型コンバータ２３は、図２に示した昇
圧型コンバータと同様の構成を有している。すなわち、
ＩＣ２２の外部において、ＩＣ２２の端子Ｔ１と端子Ｔ
３との間にリアクトル２６が接続され、端子Ｔ３と端子
Ｔ４との間に端子Ｔ３側をアノードとしてショットキー
バリアダイオード２７が接続されている。この端子Ｔ４
は昇圧型コンバータ２３の出力端子であって、昇圧され
た第１の直流電圧Ｖ１が出力される。この端子Ｔ４と端
子Ｔ２との間には出力コンデンサとして機能するコンデ
ンサ２８が接続されている。
圧型コンバータと同様の構成を有している。すなわち、
ＩＣ２２の外部において、ＩＣ２２の端子Ｔ１と端子Ｔ
３との間にリアクトル２６が接続され、端子Ｔ３と端子
Ｔ４との間に端子Ｔ３側をアノードとしてショットキー
バリアダイオード２７が接続されている。この端子Ｔ４
は昇圧型コンバータ２３の出力端子であって、昇圧され
た第１の直流電圧Ｖ１が出力される。この端子Ｔ４と端
子Ｔ２との間には出力コンデンサとして機能するコンデ
ンサ２８が接続されている。
【００１５】ＩＣ２２の内部においては、端子Ｔ３とグ
ランド端子との間にＮチャネル型のＭＯＳＦＥＴ２９の
ドレイン・ソース間が接続され、端子Ｔ４とグランド端
子との間に電圧検出用の抵抗３０ａと３０ｂとが直列に
接続されている。これら抵抗３０ａと３０ｂとの共通接
続点は、コンパレータ３１の反転入力端子に接続され、
そのコンパレータ３１の非反転入力端子とグランド端子
との間には電池の記号で表示した基準電圧発生回路３２
が接続されている。
ランド端子との間にＮチャネル型のＭＯＳＦＥＴ２９の
ドレイン・ソース間が接続され、端子Ｔ４とグランド端
子との間に電圧検出用の抵抗３０ａと３０ｂとが直列に
接続されている。これら抵抗３０ａと３０ｂとの共通接
続点は、コンパレータ３１の反転入力端子に接続され、
そのコンパレータ３１の非反転入力端子とグランド端子
との間には電池の記号で表示した基準電圧発生回路３２
が接続されている。
【００１６】このコンパレータ３１の出力端子は２入力
のＡＮＤ回路３３の一方の入力端子に接続されている。
ＡＮＤ回路３３の他方の入力端子には方形波信号を出力
する発振回路３４の出力端子が接続され、ＡＮＤ回路３
３の出力端子はＭＯＳＦＥＴ２９のゲートに接続されて
いる。なお、コンパレータ３１、基準電圧発生回路３
２、ＡＮＤ回路３３および発振回路３４は、電池２５の
電圧Ｖｂを電源電圧として動作するようになっている。
のＡＮＤ回路３３の一方の入力端子に接続されている。
ＡＮＤ回路３３の他方の入力端子には方形波信号を出力
する発振回路３４の出力端子が接続され、ＡＮＤ回路３
３の出力端子はＭＯＳＦＥＴ２９のゲートに接続されて
いる。なお、コンパレータ３１、基準電圧発生回路３
２、ＡＮＤ回路３３および発振回路３４は、電池２５の
電圧Ｖｂを電源電圧として動作するようになっている。
【００１７】一方、増幅回路２４はＩＣ２２内において
以下のように構成されている。すなわち、可変ゲイン増
幅に用いられるオペアンプ３５とボルテージフォロアの
接続形態で用いられるオペアンプ３６とは、ともに昇圧
型コンバータ２３が出力した直流電圧Ｖ１を電源電圧と
して動作するようになっている。
以下のように構成されている。すなわち、可変ゲイン増
幅に用いられるオペアンプ３５とボルテージフォロアの
接続形態で用いられるオペアンプ３６とは、ともに昇圧
型コンバータ２３が出力した直流電圧Ｖ１を電源電圧と
して動作するようになっている。
【００１８】オペアンプ３５の非反転入力端子とグラン
ド端子との間には、電池の記号で表示した基準電圧発生
回路３７が接続されている。この基準電圧発生回路３７
は、電圧Ｖｂの供給を受けて動作するバンドギャップレ
ギュレータであって、その基準電圧Ｖr2が基準電圧発生
回路３２の基準電圧Ｖr1と等しい場合には基準電圧発生
回路３２と共通化することもできる。オペアンプ３５、
３６の各出力端子は、それぞれオペアンプ３６の非反転
入力端子、ＩＣ２２の端子Ｔ５に接続されている。この
端子Ｔ５は電源回路２１の出力端子であって、出力直流
電圧である第２の直流電圧Ｖ２が出力されるようになっ
ている。
ド端子との間には、電池の記号で表示した基準電圧発生
回路３７が接続されている。この基準電圧発生回路３７
は、電圧Ｖｂの供給を受けて動作するバンドギャップレ
ギュレータであって、その基準電圧Ｖr2が基準電圧発生
回路３２の基準電圧Ｖr1と等しい場合には基準電圧発生
回路３２と共通化することもできる。オペアンプ３５、
３６の各出力端子は、それぞれオペアンプ３６の非反転
入力端子、ＩＣ２２の端子Ｔ５に接続されている。この
端子Ｔ５は電源回路２１の出力端子であって、出力直流
電圧である第２の直流電圧Ｖ２が出力されるようになっ
ている。
【００１９】オペアンプ３５の出力端子とグランド端子
との間には、抵抗分圧回路３８を構成する抵抗ｒ１、ｒ
２、ｒ３、…、ｒ６４、ｒ６５が直列接続されており、
抵抗ｒ１とｒ２との接続点、抵抗ｒ２とｒ３との接続
点、…、抵抗ｒ６４とｒ６５との接続点とオペアンプ３
５の反転入力端子との各間には、それぞれスイッチ回路
３９を構成するアナログスイッチｓ１、ｓ２、…、ｓ６
４が接続されている。
との間には、抵抗分圧回路３８を構成する抵抗ｒ１、ｒ
２、ｒ３、…、ｒ６４、ｒ６５が直列接続されており、
抵抗ｒ１とｒ２との接続点、抵抗ｒ２とｒ３との接続
点、…、抵抗ｒ６４とｒ６５との接続点とオペアンプ３
５の反転入力端子との各間には、それぞれスイッチ回路
３９を構成するアナログスイッチｓ１、ｓ２、…、ｓ６
４が接続されている。
【００２０】ＩＣ２２は記憶手段としてのＥＥＰＲＯＭ
４０を備えている。このＥＥＰＲＯＭ４０は、図示しな
い他の制御回路と共用されるメモリあって、当該電源回
路２１に対してはそのメモリ領域のうちの６ｂｉｔが割
り当てられている。この６ｂｉｔのメモリ領域には、ア
ナログスイッチｓ１、ｓ２、…、ｓ６４のうちの１つの
アナログスイッチのみを選択してオンさせるための切替
データが記憶されている。
４０を備えている。このＥＥＰＲＯＭ４０は、図示しな
い他の制御回路と共用されるメモリあって、当該電源回
路２１に対してはそのメモリ領域のうちの６ｂｉｔが割
り当てられている。この６ｂｉｔのメモリ領域には、ア
ナログスイッチｓ１、ｓ２、…、ｓ６４のうちの１つの
アナログスイッチのみを選択してオンさせるための切替
データが記憶されている。
【００２１】次に、本実施形態の作用について説明す
る。電池２５は放電するに従ってその電圧Ｖｂが徐々に
低下する。公称電圧が３Ｖのリチウム電池の場合、電圧
Ｖｂは放電の状態に応じて例えば１．８Ｖ〜４Ｖ程度の
範囲内で変動する。昇圧型コンバータ２３は、以下に説
明するスイッチング動作を行うことで、電圧Ｖｂの変動
にかかわらず常に一定の直流電圧Ｖ１（例えば５．３
Ｖ）を出力するようになっている。
る。電池２５は放電するに従ってその電圧Ｖｂが徐々に
低下する。公称電圧が３Ｖのリチウム電池の場合、電圧
Ｖｂは放電の状態に応じて例えば１．８Ｖ〜４Ｖ程度の
範囲内で変動する。昇圧型コンバータ２３は、以下に説
明するスイッチング動作を行うことで、電圧Ｖｂの変動
にかかわらず常に一定の直流電圧Ｖ１（例えば５．３
Ｖ）を出力するようになっている。
【００２２】すなわち、端子Ｔ４から出力される直流電
圧Ｖ１は抵抗３０ａと３０ｂとにより分圧されて検出さ
れ、コンパレータ３１は、その検出電圧と基準電圧発生
回路３２の基準電圧Ｖr1とを比較する。検出電圧が基準
電圧Ｖr1以上となると、コンパレータ３１の出力信号は
ロウレベル（０Ｖ）となり、ＡＮＤ回路３３の出力は０
Ｖとなって、ＭＯＳＦＥＴ２９のスイッチングは停止す
る。その結果、昇圧動作が停止するので直流電圧Ｖ１は
徐々に低下する。
圧Ｖ１は抵抗３０ａと３０ｂとにより分圧されて検出さ
れ、コンパレータ３１は、その検出電圧と基準電圧発生
回路３２の基準電圧Ｖr1とを比較する。検出電圧が基準
電圧Ｖr1以上となると、コンパレータ３１の出力信号は
ロウレベル（０Ｖ）となり、ＡＮＤ回路３３の出力は０
Ｖとなって、ＭＯＳＦＥＴ２９のスイッチングは停止す
る。その結果、昇圧動作が停止するので直流電圧Ｖ１は
徐々に低下する。
【００２３】これに対し、検出電圧が基準電圧Ｖr1未満
となると、コンパレータ３１の出力信号はハイレベル
（電圧Ｖｂ）となり、ＡＮＤ回路３３の出力には発振回
路３４の方形波信号が出力される。ＭＯＳＦＥＴ２９は
この方形波信号に従ってスイッチング動作を行う。この
場合、ＭＯＳＦＥＴ２９がオンすると、リアクトル２６
の両端子間にはほぼ電圧Ｖｂが印加され、リアクトル２
６に流れる電流が直線的に増加する。そして、ＭＯＳＦ
ＥＴ２９がオンからオフに転じると、リアクトル２６に
流れていた電流がダイオード２７を介して流れるように
なり、コンデンサ２８を充電する。このＭＯＳＦＥＴ２
９のスイッチングに伴う昇圧動作によって、直流電圧Ｖ
１は徐々に上昇する。
となると、コンパレータ３１の出力信号はハイレベル
（電圧Ｖｂ）となり、ＡＮＤ回路３３の出力には発振回
路３４の方形波信号が出力される。ＭＯＳＦＥＴ２９は
この方形波信号に従ってスイッチング動作を行う。この
場合、ＭＯＳＦＥＴ２９がオンすると、リアクトル２６
の両端子間にはほぼ電圧Ｖｂが印加され、リアクトル２
６に流れる電流が直線的に増加する。そして、ＭＯＳＦ
ＥＴ２９がオンからオフに転じると、リアクトル２６に
流れていた電流がダイオード２７を介して流れるように
なり、コンデンサ２８を充電する。このＭＯＳＦＥＴ２
９のスイッチングに伴う昇圧動作によって、直流電圧Ｖ
１は徐々に上昇する。
【００２４】その結果、昇圧型コンバータ２３から出力
される直流電圧Ｖ１は、電圧Ｖｂの変動にかかわらず基
準電圧Ｖr1に相当する電圧に定電圧化される。しかしな
がら、この直流電圧Ｖ１には、ＭＯＳＦＥＴ２９のスイ
ッチングに同期したリプル電圧が重畳している。携帯器
は特に小型化が要求されるので、このリプル電圧を十分
に除去するだけの静電容量をもつコンデンサ２８（形状
が大きい）を採用しづらい。そこで、電源回路２１は、
本願発明の特徴部分である増幅回路２４を付加すること
により、リプル電圧が抑制された良好な直流電圧Ｖ２を
出力するようになっている。
される直流電圧Ｖ１は、電圧Ｖｂの変動にかかわらず基
準電圧Ｖr1に相当する電圧に定電圧化される。しかしな
がら、この直流電圧Ｖ１には、ＭＯＳＦＥＴ２９のスイ
ッチングに同期したリプル電圧が重畳している。携帯器
は特に小型化が要求されるので、このリプル電圧を十分
に除去するだけの静電容量をもつコンデンサ２８（形状
が大きい）を採用しづらい。そこで、電源回路２１は、
本願発明の特徴部分である増幅回路２４を付加すること
により、リプル電圧が抑制された良好な直流電圧Ｖ２を
出力するようになっている。
【００２５】この増幅回路２４において、オペアンプ３
５、３６は、リプル電圧が重畳した直流電圧Ｖ１を電源
電圧として動作する。しかし、オペアンプ３５、３６は
高い電源除去比（ＰＳＲＲ）を有しているため、このリ
プル電圧による入力オフセット電圧の変動が抑制され、
オペアンプ３５、３６の出力電圧にはリプル電圧が殆ど
現れない。また、基準電圧発生回路３７は、電圧Ｖｂの
供給を受けて動作するバンドギャップレギュレータであ
るため、その基準電圧Ｖr2にはスイッチングに起因する
リプル電圧が含まれておらず、また温度による変動や電
圧誤差も小さい。従って、端子Ｔ５からは、昇圧型コン
バータ２３から出力される直流電圧Ｖ１に比べリプル電
圧が十分に抑制された直流電圧Ｖ２が出力される。
５、３６は、リプル電圧が重畳した直流電圧Ｖ１を電源
電圧として動作する。しかし、オペアンプ３５、３６は
高い電源除去比（ＰＳＲＲ）を有しているため、このリ
プル電圧による入力オフセット電圧の変動が抑制され、
オペアンプ３５、３６の出力電圧にはリプル電圧が殆ど
現れない。また、基準電圧発生回路３７は、電圧Ｖｂの
供給を受けて動作するバンドギャップレギュレータであ
るため、その基準電圧Ｖr2にはスイッチングに起因する
リプル電圧が含まれておらず、また温度による変動や電
圧誤差も小さい。従って、端子Ｔ５からは、昇圧型コン
バータ２３から出力される直流電圧Ｖ１に比べリプル電
圧が十分に抑制された直流電圧Ｖ２が出力される。
【００２６】さらに、増幅回路２４は、ＥＥＰＲＯＭ４
０に予め書き込まれた切替データに従ってアナログスイ
ッチｓ１、ｓ２、…、ｓ６４のうちの１つのみオンする
ように動作するので、そのゲインを６４段階に可変する
ことが可能となっている。携帯器から送信される電波強
度は、このゲイン設定により決定される直流電圧Ｖ２の
大きさに応じて変化する。ＥＥＰＲＯＭ４０への切替デ
ータの書き込みは、例えば生産ラインにおける調整工程
において行われるようになっている。
０に予め書き込まれた切替データに従ってアナログスイ
ッチｓ１、ｓ２、…、ｓ６４のうちの１つのみオンする
ように動作するので、そのゲインを６４段階に可変する
ことが可能となっている。携帯器から送信される電波強
度は、このゲイン設定により決定される直流電圧Ｖ２の
大きさに応じて変化する。ＥＥＰＲＯＭ４０への切替デ
ータの書き込みは、例えば生産ラインにおける調整工程
において行われるようになっている。
【００２７】増幅回路２４から出力される直流電圧Ｖ２
は、例えばスイッチｓ２がオン、その他のスイッチがオ
フの場合、次の（１）式のようになる。 Ｖ２＝（Ｒａ＋Ｒｂ）／Ｒｂ×Ｖr2 …（１） ここで、 Ｒａ：抵抗ｒ１と抵抗ｒ２との直列合成抵抗値 Ｒｂ：抵抗ｒ３〜抵抗ｒ６５の直列合成抵抗値 この場合、抵抗ｒ１〜ｒ６５の抵抗値あるいは抵抗分圧
回路３８を構成する抵抗の数を適宜変更することによ
り、直流電圧Ｖ２の調整精度を所望する精度とすること
ができる。
は、例えばスイッチｓ２がオン、その他のスイッチがオ
フの場合、次の（１）式のようになる。 Ｖ２＝（Ｒａ＋Ｒｂ）／Ｒｂ×Ｖr2 …（１） ここで、 Ｒａ：抵抗ｒ１と抵抗ｒ２との直列合成抵抗値 Ｒｂ：抵抗ｒ３〜抵抗ｒ６５の直列合成抵抗値 この場合、抵抗ｒ１〜ｒ６５の抵抗値あるいは抵抗分圧
回路３８を構成する抵抗の数を適宜変更することによ
り、直流電圧Ｖ２の調整精度を所望する精度とすること
ができる。
【００２８】以上述べたように、本実施形態の電源回路
２１は、昇圧型コンバータ２３で生成された直流電圧Ｖ
１を増幅回路２４を構成するオペアンプ３５、３６に電
源電圧として与え、オペアンプ３６から出力される直流
電圧Ｖ２を当該電源回路２１の出力電圧とした点に特徴
を有する。このように構成することで、オペアンプ３
５、３６が有する高い電源除去比（ＰＳＲＲ）を利用で
き、電源回路２１は、直流電圧Ｖ１に比べリプル電圧が
抑制された良好な直流電圧Ｖ２を出力することができ
る。
２１は、昇圧型コンバータ２３で生成された直流電圧Ｖ
１を増幅回路２４を構成するオペアンプ３５、３６に電
源電圧として与え、オペアンプ３６から出力される直流
電圧Ｖ２を当該電源回路２１の出力電圧とした点に特徴
を有する。このように構成することで、オペアンプ３
５、３６が有する高い電源除去比（ＰＳＲＲ）を利用で
き、電源回路２１は、直流電圧Ｖ１に比べリプル電圧が
抑制された良好な直流電圧Ｖ２を出力することができ
る。
【００２９】この場合、増幅回路２４はＩＣ化が容易で
あって、しかもコンデンサ２８の静電容量を増大する必
要もないので、当該電源回路２１は、従来の昇圧型コン
バータとほぼ同じサイズで構成可能となる。
あって、しかもコンデンサ２８の静電容量を増大する必
要もないので、当該電源回路２１は、従来の昇圧型コン
バータとほぼ同じサイズで構成可能となる。
【００３０】また、本実施形態では、増幅回路２４のゲ
インを可変するための抵抗分圧回路３８とスイッチ回路
３９とを備え、このスイッチ回路３９のアナログスイッ
チｓ１、ｓ２、…、ｓ６４をＥＥＰＲＯＭ４０に書き込
まれた切替データにより切り替えるように構成したの
で、精度の良いゲイン設定を確実に且つ容易に行うこと
ができる。
インを可変するための抵抗分圧回路３８とスイッチ回路
３９とを備え、このスイッチ回路３９のアナログスイッ
チｓ１、ｓ２、…、ｓ６４をＥＥＰＲＯＭ４０に書き込
まれた切替データにより切り替えるように構成したの
で、精度の良いゲイン設定を確実に且つ容易に行うこと
ができる。
【００３１】 なお、本発明は、上記実施形態に限定さ
れるものではなく、次のように変形または拡張が可能で
ある。昇圧型のスイッチング電源としては、昇圧型コン
バータ２３に限られず、例えばチャージポンプ回路であ
っても良い。オペアンプ３５の電流能力が大きい場合に
は、ボルテージフォロアの接続形態を有するオペアンプ
３６を除いた構成としても良い。
れるものではなく、次のように変形または拡張が可能で
ある。昇圧型のスイッチング電源としては、昇圧型コン
バータ２３に限られず、例えばチャージポンプ回路であ
っても良い。オペアンプ３５の電流能力が大きい場合に
は、ボルテージフォロアの接続形態を有するオペアンプ
３６を除いた構成としても良い。
【００３２】記憶手段は、ＥＥＰＲＯＭのうち特にフラ
ッシュメモリであっても良い。また、例えば電圧Ｖｂ、
Ｖ１などでバックアップされたＲＡＭであっても良い。
スイッチング電源回路で正電圧および負電圧を生成する
場合には、増幅回路を構成するオペアンプの電源電圧と
してこれら正電圧および負電圧を用いることにより、本
実施形態と同様にして低リプルの出力電圧を得ることが
できる。
ッシュメモリであっても良い。また、例えば電圧Ｖｂ、
Ｖ１などでバックアップされたＲＡＭであっても良い。
スイッチング電源回路で正電圧および負電圧を生成する
場合には、増幅回路を構成するオペアンプの電源電圧と
してこれら正電圧および負電圧を用いることにより、本
実施形態と同様にして低リプルの出力電圧を得ることが
できる。
【図１】本発明の一実施形態を示す電源回路の電気的構
成図
成図
【図２】従来構成を示す図１相当図
２１は電源回路、２３は昇圧型コンバータ（スイッチン
グ電源回路）、２４は増幅回路、２５は電池、３５、３
６はオペアンプ、３７は基準電圧発生回路（バンドギャ
ップレギュレータ）、３８は抵抗分圧回路、３９はスイ
ッチ回路、４０はＥＥＰＲＯＭ（記憶手段）である。
グ電源回路）、２４は増幅回路、２５は電池、３５、３
６はオペアンプ、３７は基準電圧発生回路（バンドギャ
ップレギュレータ）、３８は抵抗分圧回路、３９はスイ
ッチ回路、４０はＥＥＰＲＯＭ（記憶手段）である。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/155
G05F 3/24
H02J 1/02
Claims (5)
- 【請求項１】 入力直流電圧を昇圧して第１の直流電圧
を生成するスイッチング電源回路と、 基準電圧を生成する基準電圧発生回路、記憶手段および
前記第１の直流電圧を電源電圧として動作するオペアン
プを有し、前記基準電圧と前記記憶手段に記憶されてい
るゲインの切替データとに基づいて出力直流電圧として
の第２の直流電圧を生成する可変ゲイン増幅回路とを備
えて構成されていることを特徴とする電源回路。 - 【請求項２】 前記可変ゲイン増幅回路は、前記オペア
ンプの出力電圧を多段階に分圧する抵抗分圧回路と、各
分圧電圧を前記オペアンプの入力にフィードバックする
ように接続されたスイッチ回路とを備えて構成され、 前記記憶手段には、前記多段階の分圧電圧のうち１つの
分圧電圧を選択的にフィードバックするように前記スイ
ッチ回路を切り替えるための切替データが記憶されてい
る ことを特徴とする請求項１記載の電源回路。 - 【請求項３】 前記入力直流電圧は電池電圧であるとと
もに、前記スイッチング電源回路は昇圧型コンバータで
あることを特徴とする請求項１または２記載の電源回
路。 - 【請求項４】 前記基準電圧発生回路は、バンドギャッ
プレギュレータであることを特徴とする請求項１ないし
３の何れかに記載の電源回路。 - 【請求項５】 車両のキーレスエントリーシステムにお
ける携帯器に対して電源供給を行うことを特徴とする請
求項１ないし４の何れかに記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27948099A JP3480389B2 (ja) | 1999-09-30 | 1999-09-30 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27948099A JP3480389B2 (ja) | 1999-09-30 | 1999-09-30 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001103736A JP2001103736A (ja) | 2001-04-13 |
| JP3480389B2 true JP3480389B2 (ja) | 2003-12-15 |
Family
ID=17611643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27948099A Expired - Fee Related JP3480389B2 (ja) | 1999-09-30 | 1999-09-30 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3480389B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8934309B2 (en) | 2011-02-28 | 2015-01-13 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit and semiconductor physical quantity sensor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5169348B2 (ja) * | 2007-07-12 | 2013-03-27 | 株式会社デンソー | 駆動装置 |
| JP5017032B2 (ja) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | 電圧発生回路 |
-
1999
- 1999-09-30 JP JP27948099A patent/JP3480389B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8934309B2 (en) | 2011-02-28 | 2015-01-13 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit and semiconductor physical quantity sensor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001103736A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586297B2 (en) | Soft start circuit, power supply unit and electric equipment | |
| US7851946B2 (en) | Switching power supply and electronic apparatus employing the same | |
| US7550954B2 (en) | Method and circuit for a voltage supply for real time clock circuitry based on voltage regulated charge pump | |
| US6954056B2 (en) | Switching power supply unit and controller IC thereof | |
| US6937487B1 (en) | Apparatus and method for a voltage booster with improved voltage regulator efficiency | |
| US6815938B2 (en) | Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit | |
| EP0700146B1 (en) | Voltage multiplier with linear stabilized output voltage | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| JP3847627B2 (ja) | 電圧コンバータを備えたデジタル式補聴器 | |
| CN109845081B (zh) | 用于dc/dc转换器的自举电路 | |
| EP1691472B1 (en) | Self regulating charge pump | |
| US5850137A (en) | Charging apparatus and current/voltage detector for use therein | |
| JP3480389B2 (ja) | 電源回路 | |
| US20050180227A1 (en) | Booster circuit | |
| US20230266781A1 (en) | Reference voltage auto-switching mechanism used in regulator for saving more power in low-power mode | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| US20030076697A1 (en) | Voltage supply circuit | |
| US7042742B2 (en) | Charge-pump circuitry | |
| JP3897942B2 (ja) | 電圧供給回路 | |
| JP2006345611A (ja) | チャージポンプ回路 | |
| JP4233037B2 (ja) | スイッチングレギュレータ | |
| CN113906661A (zh) | 用于控制单电感器多输出(simo)开关模式电源(smps)的技术 | |
| JP3337211B2 (ja) | スイッチングレギュレータ | |
| US20240348161A1 (en) | High voltage battery control system and high side voltage boost control circuit thereof | |
| JPS5848121A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |