KR20200003946A - 이중 모드 강유전성 메모리 셀 동작 - Google Patents
이중 모드 강유전성 메모리 셀 동작 Download PDFInfo
- Publication number
- KR20200003946A KR20200003946A KR1020207000053A KR20207000053A KR20200003946A KR 20200003946 A KR20200003946 A KR 20200003946A KR 1020207000053 A KR1020207000053 A KR 1020207000053A KR 20207000053 A KR20207000053 A KR 20207000053A KR 20200003946 A KR20200003946 A KR 20200003946A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- ferroelectric memory
- voltage
- volatile
- mode
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 762
- 238000000034 method Methods 0.000 claims abstract description 149
- 238000004891 communication Methods 0.000 claims description 63
- 238000003860 storage Methods 0.000 claims description 46
- 230000000977 initiatory effect Effects 0.000 claims description 30
- 230000009977 dual effect Effects 0.000 abstract description 28
- 239000003990 capacitor Substances 0.000 description 95
- 230000008569 process Effects 0.000 description 31
- 230000006870 function Effects 0.000 description 24
- 230000007704 transition Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 230000010287 polarization Effects 0.000 description 17
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000003213 activating effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000003491 array Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2293—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
이중 모드 강유전성 메모리 셀 동작을 위한 방법들, 시스템들, 및 디바이스들이 설명된다. 메모리 어레이 또는 어레이의 부분들은 휘발성 및 비-휘발성 모드들에서 다양하게 동작될 수 있다. 예를 들어, 메모리 셀은 비-휘발성 모드로 동작하며 그런 다음 셀이 비-휘발성 모드로 동작하는 동안 제어기에 의해 개시된 명령에 따라 휘발성 모드로 동작할 수 있다. 메모리 셀은 휘발성 모드로 동작하며 그런 다음 후속 명령에 따라 비-휘발성 모드로 동작할 수 있다. 몇몇 예들에서, 메모리 어레이의 하나의 메모리 셀은, 메모리 어레이의 또 다른 메모리 셀이 휘발성 모드로 동작하는 동안 비-휘발성 모드로 동작할 수 있다.
Description
상호-참조들
특허에 대한 본 출원은, 그 양수인에게 양도된, 2017년 6월 9일에 출원된, "이중 모드 강유전성 메모리 셀 동작"이라는 제목의, Vimercati에 의한 미국 특허 출원 번호 제15/618,393호에 대한 우선권을 주장한다.
이하는 전반적으로 메모리 어레이를 동작시키는 것에 관한 것이며 보다 구체적으로 이중 모드 강유전성 메모리 셀 동작에 관한 것이다.
메모리 디바이스들은 컴퓨터들, 무선 통신 디바이스들, 카메라들, 디지털 디스플레이들 등과 같은 다양한 전자 디바이스들에서 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 디바이스의 상이한 상태들을 프로그램함으로써 저장된다. 예를 들어, 이진 디바이스들은, 종종 논리 "1" 또는 논리 "0"으로 표시된, 두 개의 상태들을 갖는다. 다른 시스템들에서, 둘 이상의 상태들이 저장될 수 있다. 저장된 정보를 액세스하기 위해, 전자 디바이스의 컴포넌트는 메모리에 저장된 저장 상태를 판독하거나, 또는 감지할 수 있다. 정보를 저장하기 위해, 전자 디바이스의 컴포넌트는 메모리 디바이스에 상태를 기록하거나, 또는 프로그램할 수 있다.
자기 하드 디스크들, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 RAM(DRAM), 동기식 동적 RAM(SDRAM), 강유전성 RAM(FeRAM), 자기 RAM(MRAM), 저항성 RAM(RRAM), 플래시 메모리, 상 변화 메모리(PCM), 및 기타를 포함한, 다양한 유형들의 메모리 디바이스들이 존재한다. 메모리 디바이스들은 휘발성 또는 비-휘발성일 수 있다. 비-휘발성 메모리, 예컨대 FeRAM은 외부 전원의 부재 시에도 연장된 시간 기간들 동안 그것들의 저장된 논리 상태를 유지할 수 있다. 휘발성 메모리 디바이스들, 예컨대 DRAM은 그것들이 외부 전원에 의해 주기적으로 리프레시되지 않는 경우 시간에 걸쳐 그것들의 저장된 상태를 잃을 수 있다. FeRAM은 휘발성 메모리와 유사한 디바이스 아키텍처들을 사용할 수 있지만 저장 디바이스로서 강유전성 커패시터의 사용으로 인해 비-휘발성 속성들을 가질 수 있다. FeRAM 디바이스들은 따라서 다른 비-휘발성 및 휘발성 메모리 디바이스들에 비교하여 개선된 성능을 가질 수 있다.
메모리 디바이스들을 개선하는 것은, 일반적으로, 다른 메트릭들 중에서, 메모리 셀 밀도를 증가시키는 것, 판독/기록 속도들을 증가시키는 것, 신뢰성을 증가시키는 것, 데이터 보유를 증가시키는 것, 전력 소비를 감소시키는 것, 또는 제조 비용들을 감소시키는 것을 포함할 수 있다. 몇몇 경우들에서, 휘발성 데이터 저장 및 비-휘발성 데이터 저장을 위한 상이한 메모리 기술들이 있을 수 있다. 몇몇 예들에서, 강유전성 메모리 디바이스는 비-휘발성 모드 또는 휘발성으로 동작하도록 구성될 수 있지만, 둘 사이에서 동적으로 교번할 수는 없다. 예를 들어, 비-휘발성 데이터 저장은 강유전성 메모리 디바이스가 휘발성 모드로 동작할 때 발생하지 않을 수 있다. 유사하게, 휘발성 데이터 저장은 강유전성 메모리 디바이스가 비-휘발성 모드로 동작할 때 발생하지 않을 수 있다. 비-휘발성 모드로 수행된 동작들은 더 많은 시간을 요구할 수 있으며, 휘발성 모드로 수행된 동작들은 전력의 변화 동안 콘텐트를 잃을 수 있다. 이들 문제점들은 비-휘발성 모드가 휘발성 모드에 비해 선호되거나 또는 그 반대일 때 메모리 셀의 동작들의 속도를 늦추거나 또는 방해할 수 있다.
도 1은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 어레이의 예를 예시한다.
도 2는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀의 예시적인 회로를 예시한다.
도 3은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 예시적인 메모리 어레이를 예시한다.
도 4a 및 도 4b는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 히스테리시스 플롯들을 예시한다.
도 5a 내지 도 5d는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 히스테리시스 플롯들을 예시한다.
도 6a 및 도 6b는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 전압 플롯들을 예시한다.
도 7 내지 도 8은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 디바이스의 블록도들을 도시한다.
도 9는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 어레이를 포함한 시스템의 블록도를 예시한다.
도 10 내지 도 13은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 위한 방법들을 예시한다.
도 2는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀의 예시적인 회로를 예시한다.
도 3은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 예시적인 메모리 어레이를 예시한다.
도 4a 및 도 4b는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 히스테리시스 플롯들을 예시한다.
도 5a 내지 도 5d는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 히스테리시스 플롯들을 예시한다.
도 6a 및 도 6b는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 전압 플롯들을 예시한다.
도 7 내지 도 8은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 디바이스의 블록도들을 도시한다.
도 9는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 어레이를 포함한 시스템의 블록도를 예시한다.
도 10 내지 도 13은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 위한 방법들을 예시한다.
메모리 어레이는 비-휘발성 모드 또는 휘발성 모드, 또는 양쪽 모두에서 동작들의 시퀀스를 수행하는 메모리 셀들을 포함할 수 있다. 몇몇 예들에서, 휘발성 모드로 동작하는 메모리 셀(예컨대, 강유전성 메모리 셀)은 비-휘발성 모드로 동작하는 메모리 셀보다 빠른 동작들(예컨대, 감지 동작, 판독 동작)을 수행할 수 있다. 본 출원에서 설명된 바와 같이, 상이한 시간들에서, 휘발성 모드 또는 비-휘발성 모드, 또는 양쪽 모두에서 메모리 셀의 동적 가변 동작을 위한 기술들은, 휘발성 메모리 및 비-휘발성 메모리에 대한 예상된 규격들 내에서 동작하는 것을 포함하여, 이점들을 제공한다. 몇몇 경우들에서, 비-휘발성 모드로 동작하는 메모리 셀은 동일한 동작을 수행할 수 있다. 다른 경우들에서, 휘발성 모드로 동작하는 메모리 셀은 전력의 변화 동안 메모리 어레이에서의 콘텐트를 잃을 수 있는 반면 비-휘발성 모드로 동작하는 메모리 셀은 메모리 어레이에서 콘텐트를 유지할 수 있다. 메모리 어레이 콘텐트에서의 이러한 손실은 메모리 셀 또는 다른 컴포넌트들의 동작들에 지장을 줄 수 있다.
본 출원에서 설명된 바와 같이, 메모리 어레이의 하나 이상의 메모리 셀들은 메모리 셀에 대한 원하는 기능 또는 수행될 동작들에 기초하여 비-휘발성 모드의 동작 및 휘발성 모드의 동작 사이에서 스위칭할 수 있다. 예를 들어, 메모리 셀은 메모리 어레이에서 콘텐트를 유지하기 위해 전력 변화 동안 비-휘발성 모드로 동작들을 수행할 수 있다. 다른 예들에서, 메모리 셀은 동작이 더 적은 액세스 시간 또는 더 빠른 수행을 요구할 때 휘발성 모드로 동작들을 수행할 수 있다. 비-휘발성 모드들의 동작은 휘발성 모드들의 동작에 비교하여 몇몇 동작들을 수행하는데 더 많은 시간을 요구할 수 있지만; 전력은 메모리 어레이에서 리프레시 동작들을 구현하지 않음으로써 비-휘발성 모드에서 절약될 수 있다.
몇몇 예들에서, 메모리 디바이스는 가변 대기시간에 따라 비-휘발성 및 휘발성 모드들의 동작 사이에서 스위칭할 수 있다. 예를 들어, 휘발성 모드로 동작하는 메모리 어레이는 리프레시 동작을 요구할 수 있다. 몇몇 경우들에서, 리프레시 동작은 메모리 셀이 비-휘발성 모드에서 휘발성 모드로 스위칭한 후 수행될 수 있다. 다른 경우들에서, 보다 긴 리프레시 동작은 비-휘발성 모드의 동작에서 구현될 수 있다.
메모리 어레이와 전자 통신하는 하나 이상의 컴포넌트들 또는 메모리 어레이 자체는 비-휘발성 및 휘발성 모드들의 동작 사이에서 메모리 셀들을 스위칭하기 위해 명령을 발행할 수 있다. 예를 들어, 비-휘발성 모드의 동작으로부터 휘발성 모드의 동작으로 메모리 셀을 스위칭하기 위한 제 1 명령이 발행될 수 있다. 제 1 명령이 발행된 후, 메모리 어레이의 제 1 부분이 선택될 수 있으며, 비-휘발성 모드 동안 저장된 메모리 셀 콘텐트(예컨대, 제 1 논리 상태)가 감지될 수 있고, 메모리 셀 콘텐트는 저장 컴포넌트에 저장될 수 있다.
다른 예들에서, 메모리 어레이와 전자 통신하는 하나 이상의 컴포넌트들 또는 메모리 어레이 자체는 휘발성 모드의 동작으로부터 비-휘발성 모드의 동작으로 스위칭하기 위해 제 2 명령을 발행할 수 있다. 제 2 명령이 발행된 후, 휘발성 모드 동안 저장된 메모리 셀 콘텐트(예컨대, 제 2 논리 상태)가 감지되고, 저장 컴포넌트에 저장될 수 있으며, 메모리 어레이의 일 부분은 선택 해제될 수 있다. 몇몇 예들에서, 메모리 셀은 비-휘발성 모드의 동작에서 이전에 사용된 동일한 커패시터로 또는 또 다른 저장 컴포넌트로 제 2 논리 상태를 후-기록(write-back)할 수 있다.
상기 도입된 개시의 특징들은 이하에서 도 1의 맥락에서 추가로 설명된다. 특정 예들은 그런 다음 도 2 내지 도 5d에 대하여 설명된다. 개시의 이들 및 다른 특징들은 이중 모드 강유전성 메모리 셀 동작과 관련되는 장치 다이어그램들, 시스템 다이어그램들, 및 흐름도들에 의해 추가로 예시되고 그것을 참조하여 설명된다.
도 1은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 예시적인 메모리 어레이(100)를 예시한다. 메모리 어레이(100)는 또한 전자 메모리 장치로서 불리울 수 있다. 메모리 어레이(100)는 상이한 상태들을 저장하도록 프로그램 가능한 메모리 셀들(105)을 포함한다. 각각의 메모리 셀(105)은 논리 0 및 논리 1로서 표시된, 두 개의 상태들을 저장하도록 프로그램 가능할 수 있다. 몇몇 경우들에서, 메모리 셀(105)은 둘 이상의 논리 상태들을 저장하도록 구성된다. 메모리 셀(105)은 커패시터에 프로그램 가능한 상태들을 나타내는 전하를 저장할 수 있으며; 예를 들어 하전된 및 하전되지 않은 커패시터는 각각 두 개의 논리 상태들을 나타낼 수 있다. DRAM 아키텍처들은 일반적으로 이러한 설계를 사용할 수 있으며, 이용된 커패시터는 절연체로서 선형 또는 상유전 전기 분극 속성들을 가진 유전체 재료를 포함할 수 있다. 반대로, 강유전성 메모리 셀은 절연 재료로서 강유전체를 가진 커패시터를 포함할 수 있다. 강유전성 커패시터의 상이한 레벨들의 전하는 상이한 논리 상태들을 나타낼 수 있다. 강유전성 재료들은 비-선형 분극 속성들을 가지며; 강유전성 메모리 셀(105)의 일부 세부사항들 및 이점들은 이하에서 논의된다.
판독 및 기록과 같은 동작들은 액세스 라인(110) 및 디지트 라인(115)을 활성화하거나 또는 선택함으로써 메모리 셀들(105) 상에서 수행될 수 있다. 액세스 라인들(110)은 또한 워드 라인들(110)로서 알려질 수 있으며, 비트 라인들(115)은 또한 디지트 라인들(115)로 알려질 수 있다. 워드 라인들 및 비트 라인들, 또는 그것들의 유사체들에 대한 참조들은 이해 또는 동작의 손실 없이 상호 교환 가능하다. 워드 라인(110) 또는 디지트 라인(115)을 활성화하거나 또는 선택하는 것은 각각의 라인에 전압을 인가하는 것을 포함할 수 있다. 워드 라인들(110) 및 디지트 라인들(115)은 금속들(예컨대, 구리(Cu), 알루미늄(Al), 금(Au), 텅스텐(W)), 금속 합금들, 탄소, 도전성-도핑된 반도체들, 또는 다른 도전성 재료들, 합금들, 화합물들 등과 같은 도전성 재료들로 이루어질 수 있다.
도 1의 예에 따르면, 메모리 셀들(105)의 각각의 로우(row)는 단일 워드 라인(110)에 연결되며, 메모리 셀들(105)의 각각의 컬럼은 단일 디지트 라인(115)에 연결된다. 하나의 워드 라인(110) 및 하나의 디지트 라인(115)을 활성화함으로써(예컨대, 워드 라인(110) 또는 디지트 라인(115)에 전압을 인가함으로써), 단일 메모리 셀(105)이 그것들의 교차점에서 액세스될 수 있다. 메모리 셀(105)을 액세스하는 것은 메모리 셀(105)을 판독하거나 또는 기록하는 것을 포함할 수 있다. 워드 라인(110) 및 디지트 라인(115)의 교차점은 메모리 셀의 어드레스로서 불리울 수 있다.
몇몇 아키텍처들에서, 셀의 논리 저장 디바이스, 예컨대 커패시터는 선택 컴포넌트에 의해 디지트 라인으로부터 전기적으로 절연될 수 있다. 워드 라인(110)은 선택 컴포넌트에 연결될 수 있으며 그것을 제어할 수 있다. 예를 들어, 선택 컴포넌트는 트랜지스터일 수 있으며 워드 라인(110)은 트랜지스터의 게이트에 연결될 수 있다. 워드 라인(110)을 활성화하는 것은 메모리 셀(105)의 커패시터 및 그것의 대응하는 디지트 라인(115) 사이에서 전기적 연결 또는 폐쇄 회로를 야기한다. 디지트 라인은 그런 다음 메모리 셀(105)을 판독하거나 또는 기록하기 위해 액세스될 수 있다. 몇몇 예들에서, 다른 라인들(도 1에 도시되지 않음)이 존재할 수 있다. 예를 들어, 플레이트 라인들 - 다른 도면들을 참조하여 이하에서 논의된 - 이 메모리 셀들(105)에 결합될 수 있다.
메모리 셀들(105)을 액세스하는 것은 로우 디코더(120) 및 컬럼 디코더(130)를 통해 제어될 수 있다. 예를 들어, 로우 디코더(120)는 메모리 제어기(140)로부터 로우 어드레스를 수신하며 수신된 로우 어드레스에 기초하여 적절한 워드 라인(110)을 활성화할 수 있다. 유사하게, 컬럼 디코더(130)는 메모리 제어기(140)로부터 컬럼 어드레스를 수신하며 적절한 디지트 라인(115)을 활성화한다. 예를 들어, 메모리 어레이(100)는 WL_1 내지 WL_M으로 라벨링된, 다수의 워드 라인들(110), 및 DL_1 내지 DL_N으로 라벨링된 다수의 디지트 라인들(115)을 포함할 수 있으며, 여기에서 M 및 N은 어레이 크기에 의존한다. 따라서, 워드 라인(110) 및 디지트 라인(115), 예컨대 WL_2 및 DL_3을 활성화함으로써, 그것들의 교차점에서 메모리 셀(105)이 액세스될 수 있다.
액세스할 때, 메모리 셀(105)은 메모리 셀(105)의 저장 상태를 결정하기 위해 감지 컴포넌트(125)에 의해 판독되거나, 또는 감지될 수 있다. 예를 들어, 메모리 셀(105)을 액세스한 후, 메모리 셀(105)의 강유전성 커패시터는 그것의 대응 디지트 라인(115)으로 방전될 수 있다. 강유전성 커패시터를 방전시키는 것은 강유전성 커패시터로 바이어싱하는 것, 또는 전압을 인가하는 것에서 기인할 수 있다. 방전은 디지트 라인(115)의 전압에서의 변화를 야기할 수 있으며, 이것은 감지 컴포넌트(125)가 메모리 셀(105)의 저장 상태를 결정하기 위해 기준 전압(도시되지 않음)에 비교할 수 있다. 예를 들어, 디지트 라인(115)이 기준 전압보다 높은 전압을 갖는다면, 감지 컴포넌트(125)는 메모리 셀(105)에서의 저장 상태가 논리 1이었음을 결정할 수 있으며, 그 역 또한 마찬가지이다. 감지 컴포넌트(125)는 래칭으로서 불리울 수 있는, 신호들에서의 차이를 검출하고 이를 증폭시키기 위해 다양한 트랜지스터들 또는 증폭기들을 포함할 수 있다. 메모리 셀(105)의 검출된 논리 상태는 그런 다음 출력(135)으로서 컬럼 디코더(130)를 통해 출력될 수 있다. 몇몇 경우들에서, 감지 컴포넌트(125)는 컬럼 디코더(130) 또는 로우 디코더(120)의 부분일 수 있다. 또는, 감지 컴포넌트(125)는 컬럼 디코더(130) 또는 로우 디코더(120)에 연결되거나 또는 그것과 전자 통신할 수 있다.
메모리 셀(105)은 관련 워드 라인(110) 및 디지트 라인(115)을 유사하게 활성화함으로써 설정되거나 또는 기록될 수 있다 - 즉 논리 값은 메모리 셀(105)에 저장될 수 있다. 컬럼 디코더(130) 또는 로우 디코더(120)는 메모리 셀들(105)에 기록될 데이터, 예를 들어 입력/출력(135)을 수용할 수 있다. 강유전성 메모리 셀(105)은 강유전성 커패시터에 걸쳐 전압을 인가함으로써 기록될 수 있다. 이러한 프로세스는 이하에서 보다 상세하게 논의된다.
몇몇 메모리 아키텍처들에서, 메모리 셀(105)을 액세스하는 것은 저장된 논리 상태를 저하시키거나 또는 파괴할 수 있으며 재-기록 또는 리프레시 동작들은 원래 논리 상태를 메모리 셀(105)로 복귀시키기 위해 수행될 수 있다. DRAM에서, 예를 들어, 커패시터는 감지 동작 동안 부분적으로 또는 완전히 방전될 수 있어서, 저장된 논리 상태를 변질시킨다. 따라서 논리 상태는 감지 동작 후 재-기록될 수 있다. 부가적으로, 단일 워드 라인(110)을 활성화하는 것은 로우에서 모든 메모리 셀들의 방전을 야기할 수 있으며; 따라서 로우에서 몇몇 또는 모든 메모리 셀들(105)은 재기록될 필요가 있을 것이다. 몇몇 예들에서, 후-기록 동작은 비-휘발성 타이밍들을 사용하여 프리-차지 상태 동안 발생할 수 있다.
DRAM을 포함한, 몇몇 메모리 아키텍처들은 그것들이 외부 전원에 의해 주기적으로 리프레시되지 않는다면 시간에 걸쳐 그것들의 저장된 상태를 잃을 수 있다. 예를 들어, 하전된 커패시터는 누설 전류들을 통해 시간에 걸쳐 방전될 수 있어서, 저장된 정보의 손실을 야기한다. 이들 소위 휘발성 메모리 디바이스들의 리프레시 레이트는 비교적 높은, 예컨대 DRAM 어레이들에 대해 초당 수십 개의 리프레시 동작들일 수 있으며, 이것은 상당한 전력 소비를 야기할 수 있다. 점점 더 커지는 메모리 어레이들을 갖고, 증가된 전력 소비는 특히, 배터리와 같은, 한정된 전원에 의존하는 이동 디바이스들에 대해, 메모리 어레이들의 전개 또는 동작(예컨대, 전력 공급들, 열 발생, 재료 제한들)을 억제할 수 있다. 이하에서 논의된 바와 같이, 강유전성 메모리 셀들(105)은 다른 메모리 아키텍처들에 대해 개선된 성능을 야기할 수 있는 유리한 속성들을 가질 수 있다.
메모리 제어기(140)는 다양한 컴포넌트들, 예를 들어, 로우 디코더(120), 컬럼 디코더(130), 및 감지 컴포넌트(125)를 통해 메모리 셀들(105)의 동작(예컨대, 판독, 기록, 재-기록, 리프레시)을 제어할 수 있다. 몇몇 경우들에서, 로우 디코더(120), 컬럼 디코더(130), 및 감지 컴포넌트(125) 중 하나 이상은 메모리 제어기(140)와 같은 장소에 배치될 수 있다. 메모리 제어기(140)는 원하는 워드 라인(110) 및 디지트 라인(115)을 활성화하기 위해 로우 및 컬럼 어드레스 신호들을 발생시킬 수 있다. 메모리 제어기(140)는 또한 메모리 어레이(100)의 동작 동안 사용된 다양한 전압들 또는 전류들을 발생시키고 이를 제어할 수 있다. 예를 들어, 그것은 하나 이상의 메모리 셀들(105)을 액세스한 후 방전 전압들을 워드 라인(110) 또는 디지트 라인(115)에 인가할 수 있다. 일반적으로, 본 출원에서 논의된 인가된 전압 또는 전류의 진폭, 형태, 또는 지속 기간은 조정되거나 또는 변경될 수 있으며 메모리 어레이(100)를 동작시키는데 논의된 다양한 동작들에 대해 상이할 수 있다. 더욱이, 메모리 어레이(100) 내에서, 하나, 다수의, 또는 모든 메모리 셀들(105)은 동시에 액세스될 수 있으며; 예를 들어, 메모리 어레이(100)의 다수 또는 모든 셀들은 모든 메모리 셀들(105), 또는 메모리 셀들(105)의 그룹이 단일 논리 상태로 설정되는 리셋 동작 동안 동시에 액세스될 수 있다.
몇몇 경우들에서, 메모리 셀들(105)이 비-휘발성 모드로 동작할 때, 메모리 제어기(140)는 메모리 셀들(105)로의 제 1 명령을 개시할 수 있다. 메모리 제어기(140)는 또한 활성 메모리 셀들(105)의 논리 상태를 감지하고, 논리 상태를 그것들의 각각 쌍을 이룬 감지 컴포넌트(125)로 저장하며, 휘발성 모드로 메모리 셀(105)을 동작시킬 수 있다(즉, 메모리 어레이(100)의 일 부분에서의 메모리 셀(105)이 비-휘발성 모드로 동작하는 것에서 휘발성 모드로 동작하는 것으로 스위칭될 수 있을 때). 몇몇 예들에서, 메모리 셀들(105)이 휘발성 모드로 동작할 때, 메모리 제어기(140)는 메모리 셀들(105)로의 제 2 명령을 개시할 수 있다. 메모리 제어기(140)는 또한 활성 메모리 셀들(105)의 논리 상태를 감지하고, 논리 상태를 그것들의 각각 쌍을 이룬 감지 컴포넌트(125)로 저장하며, 메모리 셀(105)을 비-휘발성 모드로 동작시킬 수 있다.
도 2는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀의 예시적인 회로(200)를 예시한다. 회로(200)는, 도 1을 참조하여 설명된 바와 같이, 각각 메모리 셀(105), 워드 라인(110), 디지트 라인(115), 및 감지 컴포넌트(125)의 예들일 수 있는, 메모리 셀(105-a), 워드 라인(110-a), 디지트 라인(115-a), 및 감지 컴포넌트(125-a)를 포함한다. 메모리 셀(105-a)은 제 1 플레이트, 셀 플레이트(230), 및 제 2 플레이트, 셀 최하부(215)를 가진 커패시터(205)와 같은, 논리 저장 컴포넌트를 포함할 수 있다. 셀 플레이트(230) 및 셀 최하부(215)는 그것들 사이에 배치된 강유전성 재료를 통해 용량 결합될 수 있다. 셀 플레이트(230) 및 셀 최하부(215)의 배향은 메모리 셀(105-a)의 동작을 변경하지 않고 플리핑될 수 있다. 회로(200)는 또한 선택 컴포넌트(220) 및 기준 라인(225)을 포함한다. 셀 플레이트(230)는 플레이트 라인(210)을 통해 액세스될 수 있으며 셀 최하부(215)는 디지트 라인(115-a)을 통해 액세스될 수 있다. 상기 설명된 바와 같이, 다양한 상태들은 하전 또는 방전 커패시터(205)에 의해 저장될 수 있다.
커패시터(205)의 저장 상태는 회로(200)에서 표현된 다양한 요소들을 동작시킴으로써 판독되거나 또는 감지될 수 있다. 커패시터(205)는 디지트 라인(115-a)과 전자 통신할 수 있다. 예를 들어, 커패시터(205)는 선택 컴포넌트(220)가 비활성화될 때 디지트 라인(115-a)으로부터 절연될 수 있으며, 커패시터(205)는 선택 컴포넌트(220)가 활성화될 때 디지트 라인(115-a)에 연결될 수 있다. 선택 컴포넌트(220)를 활성화하는 것은 메모리 셀(105-a)을 선택하는 것으로 불리울 수 있다. 몇몇 경우들에서, 선택 컴포넌트(220)는 트랜지스터이며 그것의 동작은 전압을 트랜지스터 게이트에 인가함으로써 제어되고, 여기에서 전압 크기는 트랜지스터의 임계 크기보다 크다. 워드 라인(110-a)은 선택 컴포넌트(220)를 활성화할 수 있으며; 예를 들어, 워드 라인(110-a)에 인가된 전압은 트랜지스터 게이트에 인가되어, 디지트 라인(115-a)과 커패시터(205)를 연결한다.
다른 예들에서, 선택 컴포넌트(220) 및 커패시터(205)의 위치들이 스위칭될 수 있어서, 선택 컴포넌트(220)가 플레이트 라인(210) 및 셀 플레이트(230) 사이에서 연결되도록 하고 커패시터(205)가 디지트 라인(115-a) 및 선택 컴포넌트(220)의 다른 단자 사이에 있도록 한다. 이 실시예에서, 선택 컴포넌트(220)는 커패시터(205)를 통해 디지트 라인(115-a)과 전자 통신한 채로 있을 수 있다. 이러한 구성은 판독 및 기록 동작들을 위한 교대 타이밍 및 바이어싱과 연관될 수 있다.
커패시터(205)의 플레이트들 사이에서의 강유전성 재료로 인해, 및 이하에서 보다 상세하게 논의되는 바와 같이, 커패시터(205)는 디지트 라인(115-a)으로의 연결 시 방전시킬 수 없을 것이다. 일 기법에서, 강유전성 커패시터(205)에 의해 저장된 논리 상태를 감지하기 위해, 워드 라인(110-a)은 메모리 셀(105-a)을 선택하기 위해 바이어싱될 수 있으며 전압은 플레이트 라인(210)에 인가될 수 있다. 몇몇 경우들에서, 디지트 라인(115-a)은 플레이트 라인(210) 및 워드 라인(110-a)을 바이어싱하기 전에 가상 접지되며 그런 다음 가상 접지로부터 절연되며, 이것은 "플로팅(floating)"으로 불리울 수 있다. 플레이트 라인(210)을 바이어싱하는 것은 커패시터(205)에 걸쳐 전압 차(예컨대, 플레이트 라인(210) 전압 빼기 디지트 라인(115-a) 전압)를 야기할 수 있다. 전압 차는 커패시터(205) 상에서의 저장된 전하에서의 변화를 산출할 수 있으며, 여기에서 저장된 전하에서 변화의 크기는 커패시터(205)의 초기 상태에 의존할 수 있다 - 예컨대, 초기 상태가 논리 1 또는 논리 0을 저장하였는지. 이것은 커패시터(205) 상에 저장된 전하에 기초하여 디지트 라인(115-a)의 전압에서의 변화를 야기할 수 있다. 셀 플레이트(230)에 대한 전압을 변경함으로써 메모리 셀(105-a)의 동작은 "이동 셀 플레이트(moving cell plate)"으로 불리울 수 있다.
몇몇 예들에서, 셀 플레이트(230)는 워드 라인(110-a)의 방향에 따라 수평 라인들로 절단될 수 있다. 예를 들어, 수평 컷들은 전체 플레이트 시트 대신에 플레이트의 일 부분을 이동시키기 위한 능력에 의해 메모리 셀(105-a)에 대한 전력을 증가시킬 수 있다. 몇몇 예들에서, 전체 플레이트 시트가 사용될 수 있다. 몇몇 경우들에서, 제 2 명령이 발행될 때, 전체 플레이트 시트는 음의 전압이 워드 라인(110-a)을 선택 해제하기 위해 사용되는 경우 사용될 수 있다. 몇몇 경우들에서, 비-휘발성 동작을 위한 기준 전압이 메모리 셀(105-a)로 공급된다면, 플레이트 라인(210)은 비-휘발성 프리-차지 타이밍들에서 동작할 수 있다. 다른 예들에서, 플레이트 라인(210)은 메모리 셀(105-a)이 휘발성 모드로 동작할 때 액세스 동작(예컨대, 기록 동작) 동안 높은 전압에 남아있을 수 있다.
디지트 라인(115-a)의 전압에서의 변화는 그것의 고유 용량에 의존할 수 있다. 즉, 전하가 디지트 라인(115-a)을 통해 흐름에 따라, 몇몇 한정된 전하가 디지트 라인(115-a)에 저장될 수 있으며 결과적인 전압은 고유 용량에 의존한다. 고유 용량은 디지트 라인(115-a)의, 치수들을 포함한, 물리적 특성들에 의존할 수 있다. 디지트 라인(115-a)은 디지트 라인(115-a)이 무시할 수 없는 정도의 정전용량(예컨대, 약 피코패럿(pF))을 야기하는 길이를 가질 수 있도록 많은 메모리 셀들(105)을 연결할 수 있다. 디지트 라인(115-a)의 결과적인 전압은 그런 다음 메모리 셀(105-a)에서 저장된 논리 상태를 결정하기 위해 감지 컴포넌트(125-a)에 의해 기준(예컨대, 기준 라인(225)의 전압)에 비교될 수 있다. 다른 감지 프로세스들이 사용될 수 있다. 예를 들어, 커패시터(205) 상에서의 전하는 메모리 셀이 휘발성 또는 비-휘발성 모드에서 동작하는지에 관계없이 감지될 수 있다. 몇몇 예들에서, 전압 신호는 커패시터(205)에 의해 저장된 전하의 양에 기초하여 액세스 라인(110) 상에서 유도될 수 있다. 몇몇 경우들에서, 감지 컴포넌트(125-a)는 전압 신호에 기초하여 대응하는 논리 값을 결정할 수 있다. 몇몇 경우들에서, 감지 기법은 휘발성 모드의 동작, 또는 비-휘발성 모드의 동작, 또는 양쪽 모두를 위해 사용될 수 있다.
감지 컴포넌트(125-a)는, 래칭으로 불리울 수 있는, 신호들에서의 차이를 검출하고 증폭시키기 위해 다양한 트랜지스터들 또는 증폭기들을 포함할 수 있다. 감지 컴포넌트(125-a)는 기준 전압일 수 있는, 디지트 라인(115-a) 및 기준 라인(225)의 전압을 수신하고 비교하는 감지 증폭기를 포함할 수 있다. 감지 증폭기 출력은 비교에 기초하여 더 높은(예컨대, 양의) 또는 더 낮은(예컨대, 음의 또는 접지) 공급 전압으로 구동될 수 있다. 예를 들면, 디지트 라인(115-a)이 기준 라인(225)보다 높은 전압을 갖는다면, 감지 증폭기 출력은 양의 공급 전압으로 구동될 수 있다. 몇몇 경우들에서, 감지 증폭기는 부가적으로 디지트 라인(115-a)을 공급 전압으로 이끌 수 있다. 감지 컴포넌트(125-a)는 그런 다음 감지 증폭기의 출력 및/또는 디지트 라인(115-a)의 전압을 래칭할 수 있으며, 이것은 메모리 셀(105-a)에서의 저장 상태, 예컨대 논리 1을 결정하기 위해 사용될 수 있다. 대안적으로, 디지트 라인(115-a)이 기준 라인(225)보다 낮은 전압을 갖는다면, 감지 증폭기 출력은 음의 또는 접지 전압으로 구동될 수 있다. 감지 컴포넌트(125-a)는 메모리 셀(105-a)에서의 저장 상태, 예컨대 논리 0을 결정하기 위해 감지 증폭기 출력을 유사하게 래칭할 수 있다. 메모리 셀(105-a)의 래칭된 논리 상태는 그런 다음, 예를 들어, 도 1을 참조하여 출력(135)으로서 컬럼 디코더(130)를 통해 출력될 수 있다.
본 출원에서 설명된 바와 같이, 기준 라인(225)과 연관될 수 있는, 기준 전압은 비-휘발성 모드로 동작하는 메모리 셀(105-a)을 판독하기 위해 사용될 수 있으며 상이한 기준 전압이 휘발성 모드로 동작하는 메모리 셀(105-a)을 판독하기 위해 사용될 수 있다. 예를 들어, 메모리 셀(105-a)은 메모리 셀(105-a)이 비-휘발성 모드로 동작할 때에 비교하여 메모리 셀(105-a)이 휘발성 모드로 동작할 때 상이한 기준 전압을 사용하여 프리-차징될 수 있다. 몇몇 예들에서, 메모리 셀(105-a)에 걸친 전압은 0볼트들일 수 있거나, 또는 메모리 셀(105-a)에 걸친 전압은 감지 컴포넌트(125-a)에 의해 제공된 공급 전압일 수 있다. 다른 예들에서, 메모리 셀(105-a)은 하나의 논리 상태(예컨대, "0"을 기록하는)를 위해 공급 전압의 +1/2를 감지 컴포넌트(125-a)로 다른 논리 상태(예컨대, "1"을 기록하는)에 대해 공급 전압의 -1/2를 공급할 수 있다. 그러므로, 메모리 셀(105-a)에 걸친 절대 전압은 메모리 셀(105-a)에 인가된 기준 전압에 기초하여 상이할 수 있다.
몇몇 경우들에서, 메모리 셀(105-a)에서의 콘텐트는 메모리 셀(105-a)이 비-휘발성 모드의 동작으로부터 휘발성 모드의 동작으로 스위칭할 때 손실될 수 있다. 몇몇 예들에서, 워드 라인(110-a)은 비-휘발성 모드의 동작으로부터 휘발성 모드의 동작으로 또는 그 반대로 스위칭할 수 있는 메모리 어레이의 부분에서 선택 해제 전압을 요구할 수 있다. 예를 들어, 비-휘발성 모드로 동작할 수 있는 메모리 셀(105-a)의 콘텐트는 음의 선택 해제 전압 없이 손실될 수 있다.
메모리 셀(105-a)을 기록하기 위해, 전압은 커패시터(205)에 걸쳐 인가될 수 있다. 다양한 방법들이 사용될 수 있다. 일 예에서, 선택 컴포넌트(220)는 디지트 라인(115-a)에 커패시터(205)를 전기적으로 연결하기 위해 워드 라인(110-a)을 통해 활성화될 수 있다. 전압은 셀 플레이트(230)(판 라인(210)을 통해) 및 셀 최하부(215)(디지트 라인(115-a)을 통해)의 전압을 제어함으로써 커패시터(205)에 걸쳐 인가될 수 있다. 논리 0을 기록하기 위해, 셀 플레이트(230)는 하이(high)로 취해질 수 있으며, 즉 양의 전압이 플레이트(210) 라인에 인가될 수 있고 셀 최하부(215)는 로(low)로 취해질 수 있으며, 예컨대 가상 접지하거나 또는 음의 전압을 디지트 라인(115-a)에 인가한다. 반대 프로세스가 논리 1을 기록하기 위해 수행되며, 여기에서 셀 플레이트(230)는 로(low)로 취해지고 셀 최하부(215)는 하이(high)로 취해진다. 몇몇 예들에서, 워드 라인(110-a)은 커패시터(205)가 휘발성 모드로 데이터를 저장하기 위해 바이어싱된 후 선택 해제될 수 있다. 다른 예들에서, 워드 라인(110-a)은 메모리 셀(105-a)이 비-휘발성 모드로 동작할 때 커패시터(205)가 0 볼트(0V)로 바이어싱된 후 선택 해제될 수 있다.
회로(200)는 또한 모드 스위치(235), 제 1 전압 스위치(240), 및 제 2 전압 스위치(245)를 포함한다. 메모리 셀(105-a)은 플레이트 라인(210-a)을 통해 제 1 전압 스위치(240)와 전자 통신할 수 있으며, 모드 스위치(235)는 플레이트 라인(210-a)과 직렬로 배치될 수 있으며 제 1 전압 스위치(240)를 전기적으로 연결하거나 또는 그로부터 메모리 셀(105-a)을 절연시킬 수 있다. 메모리 셀(105-a)은 또한 플레이트 라인(210-b)을 통해 제 2 전압 스위치(245)와 전자 통신할 수 있으며, 모드 스위치(235)는 플레이트 라인(210-b)과 직렬로 배치되며 메모리 셀(105-a)을 전기적으로 연결하거나 또는 제 2 전압 스위치(245)로부터 절연시킬 수 있다.
제 1 전압 스위치(240)는 노드들(250, 250-a, 및 250-b)를 포함할 수 있다. 예를 들어, 노드(250)는 비-휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 판독 전압을 제공할 수 있고, 노드(250-a)는 비-휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 공급 전압을 제공할 수 있으며, 노드(250-b)는 비-휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 접지 전압을 제공할 수 있다. 제 2 전압 스위치(245)는 노드(255)를 포함할 수 있다. 예를 들어, 노드(255)는 휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 공급 전압을 제공할 수 있다. 모드 스위치(235)는 노드들(260 및 260-a)을 포함할 수 있다. 예를 들어, 노드(260)는 메모리 셀(105-a)을 제 1 전압 스위치(240)에 전기적으로 연결하며 노드(260-a)는 메모리 셀(105-a)을 제 2 전압 스위치(245)에 전기적으로 연결한다.
본 출원에서 설명된 바와 같이, 메모리 어레이는 제 1 명령을 발행할 수 있으며, 모드 스위치(235)는 메모리 셀(105-a)을 제 1 전압 스위치(240)로 전기적으로 연결 해제하기 위해 폐쇄될 수 있다. 이러한 경우들에서, 메모리 셀(105-a)은 휘발성 모드로 동작할 수 있다. 다른 예들에서, 메모리 어레이는 제 2 명령을 발행할 수 있으며, 모드 스위치(235)는 제 2 전압 스위치(245)로 메모리 셀(105-a)을 전기적으로 연결 해제하기 위해 폐쇄될 수 있다. 이러한 경우들에서, 메모리 셀(105-a)은 비-휘발성 모드로 동작할 수 있다.
회로(200)는 또한 타이밍 컴포넌트(265), 모드 스위치(235-a), 전압 컴포넌트(270), 및 모드 스위치(235-b)를 포함한다. 감지 컴포넌트(125-a)는 도전성 라인(275)을 통해 타이밍 컴포넌트(265)와 전자 통신할 수 있으며, 모드 스위치(235-a)는 도전성 라인(275)과 직렬로 배치될 수 있으며 타이밍 컴포넌트(265)를 전기적으로 연결하거나 또는 그것을 감지 컴포넌트(125-a)로부터 절연시킬 수 있다. 감지 컴포넌트(125-a)는 또한 도전성 라인(275-a)을 통해 전압 컴포넌트(270)와 전자 통신할 수 있으며, 모드 스위치(235-b)는 도전성 라인(275-a)과 직렬로 배치되며 전압 컴포넌트(270)를 전기적으로 연결하거나 또는 감지 컴포넌트(125-a)로부터 절연시킬 수 있다.
몇몇 예들에서, 타이밍 컴포넌트(265)는 제 1 시간에서 메모리 셀(105-a)의 동작의 모드를 결정하기 위해 감지 컴포넌트(125-a)에 대한 타이밍 규격들을 제공할 수 있다. 예를 들어, 노드(280)는 비-휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 타이밍 규격을 제공할 수 있다. 다른 예들에서, 노드(280-a)는 휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 타이밍 규격을 제공할 수 있다. 몇몇 예들에서, 메모리 셀(105-a)의 동작의 모드는 메모리 셀(105-a)로 기록되거나 또는 메모리 제어기 또는 메모리 어레이에 이용 가능한 플래그에 기초하여 결정될 수 있다. 다른 예들에서, 메모리 셀(105-a)의 동작의 모드는 메모리 셀(105-a)에 위치되거나 또는 하나 이상의 전자 연결들을 통해 메모리 제어기 또는 메모리 어레이에 이용 가능한 표에 기초하여 결정될 수 있으며, 여기에서 표는 부가적인 정보로 업데이트될 수 있다. 몇몇 예들에서, 메모리 셀(105-a)의 동작의 모드는 명령, 플래그, 정보를 포함한 표, 또는 그것의 조합에 기초하여 결정될 수 있다. 모드 스위치(235-a)는 노드들(285 및 285-a)을 포함할 수 있다. 예를 들어, 노드(285)는 메모리 셀(105-a)이 비-휘발성 모드로 동작할 때 감지 컴포넌트(125-a)를 노드(280)에 전기적으로 연결한다. 다른 예들에서, 노드(285-a)는 메모리 셀(105-a)이 휘발성 모드로 동작할 때 감지 컴포넌트(125-a)를 노드(280-a)에 전기적으로 연결한다.
몇몇 예들에서, 전압 컴포넌트(270)는 메모리 셀(105-a)의 논리 상태를 결정하기 위해 감지 컴포넌트(125-a)를 위한 기준 전압을 제공할 수 있다. 예를 들어, 노드(290)는 비-휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 기준 전압을 제공할 수 있다. 다른 예들에서, 노드(290-a)는 휘발성 모드로 메모리 셀(105-a)을 동작시키기 위해 기준 전압을 제공할 수 있다. 모드 스위치(235-b)는 노드들(295 및 295-a)을 포함할 수 있다. 예를 들어, 노드(295)는 메모리 셀(105-a)이 비-휘발성 모드로 동작할 때 감지 컴포넌트(125-a)를 노드(290)에 전기적으로 연결한다. 다른 예들에서, 노드(295-a)는 메모리 셀(105-a)이 휘발성 모드로 동작할 때 감지 컴포넌트(125-a)를 노드(290-a)에 전기적으로 연결한다.
도 3은 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 예시적인 메모리 어레이(300)를 예시한다. 메모리 어레이(300)는 다수의 어레이 섹션들, 예를 들어, 어레이 섹션들(305 및 310)을 포함할 수 있다. 어레이 섹션들(305 및 310)은 각각 메모리 셀들(105-b 및 105-c)을 포함할 수 있지만, 또한 각각 복수의 메모리 셀들을 포함할 수 있다. 몇몇 예들에서, 어레이 섹션(305)은 메모리 셀(105-b)을 포함하며, 이것은 워드 라인(110-b)과 같은 공통 액세스 라인에 연결될 수 있다. 워드 라인(110-b)은 도 1 및 도 2를 참조하여 설명된 워드 라인(110)의 예일 수 있으며, 메모리 셀(105-b)은 도 1 및 도 2를 참조하여 설명된 메모리 셀들(105)의 예일 수 있다. 몇몇 예들에서, 메모리 어레이(300)는 또한 감지 컴포넌트들(125-b, 125-c, 125-d, 및 125-e)을 포함하며, 이것은 도 1 및 도 2를 참조하여 설명된 감지 컴포넌트(125)의 예들일 수 있다. 각각의 메모리 셀(105)은 도전성 디지트 라인(115)을 통해 감지 컴포넌트(125)에 연결될 수 있다. 예를 들어, 메모리 셀들(105-b 및 105-c)은 디지트 라인(115-b)을 통해 활성 감지 컴포넌트(125-b)와 전자 통신할 수 있다. 메모리 어레이(300)는 또한 모드 스위치들(235-c, 235-d, 236-e, 및 235-f)을 포함하며, 이것은 도 2를 참조하여 설명된 모드 스위치(235)의 예들일 수 있다.
메모리 어레이(300)는 또한 각각, 도 2를 참조하여 논의된, 제 1 전압 스위치(240) 및 제 2 전압 스위치(245)의 예들일 수 있는, 제 1 전압 스위치(240-a) 및 제 2 전압 스위치(245-a)를 포함한다. 예를 들어, 제 1 전압 스위치(240-a)는 플레이트 라인들(210-c 및 210-d)을 통해 메모리 셀(105-b)과 전자 통신할 수 있다. 플레이트 라인들(210-c 및 210-d)은 도 2를 참조하여 설명된 플레이트 라인(210)의 예일 수 있다. 또 다른 예에서, 제 2 전압 스위치(245-a)는 플레이트 라인들(210-e 및 210-d)을 통해 메모리 셀(105-b)과 전자 통신할 수 있다. 모드 스위치(235-c)는 플레이트 라인들(210-c 및 210-e)과 직렬로 배치되며 제 1 전압 스위치(240-a) 및 제 2 전압 스위치(245-a)를 전기적으로 연결하거나, 또는 메모리 셀(105-b)로부터 각각 절연시킬 수 있다.
메모리 어레이(300)는 또한 각각 도 2를 참조하여 논의된 제 1 전압 스위치(240) 및 제 2 전압 스위치(245)의 예들일 수 있는, 제 1 전압 스위치(240-b) 및 제 2 전압 스위치(245-b)를 포함한다. 예를 들어, 제 1 전압 스위치(240-b)는 플레이트 라인들(210-f 및 210g)을 통해 메모리 셀(105-c)과 전자 통신할 수 있다. 플레이트 라인들(210-f 및 210-g)은 도 2를 참조하여 설명된 플레이트 라인(210)의 예일 수 있다. 또 다른 예에서, 제 2 전압 스위치(245-b)는 플레이트 라인들(210-h 및 210-g)을 통해 메모리 셀(105-c)과 전자 통신할 수 있다. 모드 스위치(235-d)는 플레이트 라인들(210-f 및 210-h)과 직렬로 배치되며 제 1 전압 스위치(240-b) 및 제 2 전압 스위치(245-b)를 전기적으로 연결하고, 메모리 셀(105-c)로부터 각각 절연시킬 수 있다. 몇몇 예들에서, 플레이트 라인(210-g)은 플레이트 라인(210-d)과 동일할 수 있다. 예를 들어, 모드 스위치(235-c)는 플레이트 라인(210-g)을 통해 메모리 셀(105-c)과 전자 통신할 수 있다. 다른 예들에서, 모드 스위치(235-d)는 플레이트 라인(210-d)을 통해 메모리 셀(105-b)과 전자 통신할 수 있다. 몇몇 예들에서, 다른 구성들이 도 3의 예시적인 메모리 어레이(300)와 상이한 실시예들을 위해 메모리 어레이(300)에서 구현될 수 있다.
본 개시에서 설명된 바와 같이, 메모리 어레이(300)는 각각, 도 2를 참조하여 논의된 타이밍 컴포넌트(265) 및 전압 컴포넌트(270)의 예들일 수 있는, 타이밍 컴포넌트(265-a) 및 전압 컴포넌트(270-a)를 포함할 수 있다. 예를 들어, 타이밍 컴포넌트(265-a)는 도전성 라인(275-b)을 통해 감지 컴포넌트들(125-b 내지 125-e)과 전자 통신할 수 있다. 도전성 라인(275-b)은 도 2를 참조하여 도전성 라인(275)의 예일 수 있다. 메모리 어레이(300)는 또한 타이밍 컴포넌트(265-a) 및 감지 컴포넌트(125-e)와 직렬로 배치된 모드 스위치(235-e)를 포함한다. 모드 스위치(235-e)는, 도 2를 참조하여 논의된, 모드 스위치(235)의 예일 수 있다. 또 다른 예에서, 전압 컴포넌트(270-a)는 도전성 라인(275-c)을 통해 감지 컴포넌트들(125-b 내지 125-e)과 전자 통신할 수 있다. 도전성 라인(275-c)은 도 2를 참조하여 도전성 라인(275)의 예일 수 있다. 메모리 어레이(300)는 또한 전압 컴포넌트(270-a) 및 감지 컴포넌트(125-d)와 직렬로 배치된 모드 스위치(235-f)를 포함한다. 모드 스위치(235-f)는, 도 2를 참조하여 논의된, 모드 스위치(235)의 예일 수 있다.
몇몇 경우들에서, 메모리 어레이(300)는 하나의 모드에서 어레이 섹션(305)을 동작하면서 상이한 모드에서 메모리 어레이(300)의 어레이 섹션(310)에서의 동작들을 수행할 수 있다. 예를 들어, 어레이 섹션(305)에서의 메모리 셀(105-b)은 비-휘발성 모드로 동작할 수 있지만 어레이 섹션(310)에서의 메모리 셀(105-c)은 휘발성 모드로 동작할 수 있다. 즉, 모드 스위치(235-c)는 제 1 전압 스위치(240-a)에 메모리 셀(105-b)을 결합하도록 동작 가능한 트랜지스터를 포함할 수 있으며, 모드 스위치(235-d)는 제 2 전압 스위치(245-b)에 메모리 셀(105-c)을 결합하도록 동작 가능한 트랜지스터를 포함한다. 몇몇 예들에서, 어레이 섹션(305)에서의 메모리 셀(105-b)은 휘발성 모드로 동작할 수 있지만 어레이 섹션(310)에서의 메모리 셀(105-c)은 휘발성 모드로 동작할 수 있다. 즉, 모드 스위치(235-c)는 제 2 전압 스위치(245-a)에 메모리 셀(105-b)을 결합하도록 동작 가능한 트랜지스터를 포함할 수 있으며, 모드 스위치(235-d)는 제 2 전압 스위치(245-b)에 메모리 셀(105-c)을 결합하도록 동작 가능한 트랜지스터를 포함할 수 있다. 몇몇 예들에서, 어레이 섹션(305)에서의 메모리 셀(105-b) 및 어레이 섹션(310)에서의 메모리 셀(105-c)은 양쪽 모두 동일한 모드로 동작할 수 있다(예컨대, 휘발성 또는 비-휘발성 모드의 동작).
몇몇 경우들에서, 어레이 섹션(305)에서의 메모리 셀들은 워드 라인(110-b)에 연결될 수 있으며 동시에 선택되고 감지될 수 있다. 예를 들어, 어레이 섹션(305)에서의 메모리 셀(105-b)이 휘발성 모드로 동작할 때, 어레이 섹션(305)에서의 메모리 셀들 모두는 워드 라인(110-b)에 대응하여 선택되고 감지될 수 있다. 유사하게, 어레이 섹션(310)에서의 메모리 셀(105-c)이 비-휘발성 모드로 동작할 때, 어레이 섹션(310)에서의 메모리 셀들 모두는 워드 라인(110-c)에 대응하여 선택되고 감지될 수 있다. 몇몇 경우들에서, 셀 콘텐트는 메모리 셀(105-b)이 휘발성 모드로 동작할 때에 비교하여 메모리 셀(105-b)이 비-휘발성 모드로 동작할 때 더 짧은 워드 라인(110-b)(즉, 워드 라인(110-b)의 일 부분이 사용될 수 있다)에 저장될 수 있다. 예를 들어, 어레이 섹션(305)에서의 메모리 셀(105-b)이 휘발성 모드로 동작할 때, 전체 워드 라인(110-b)이 사용될 수 있다.
도 4a 및 도 4b는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 히스테리시트 플롯들(400-a 및 400-b)이 가진 비-선형 전기 속성들의 예를 예시한다. 히스테리시스 플롯들(400-a 및 400-b)은 각각 예시적인 강유전성 메모리 셀 기록 및 판독 프로세스를 예시한다. 히스테리시스 플롯들(400-a 및 300-b)은 전압 차(V)의 함수로서 강유전성 커패시터(예컨대, 도 2의 커패시터(205)) 상에 저장된, 전하(Q)를 묘사한다.
강유전성 재료는 자발적 전기 분극에 의해 특성화되며, 즉 그것은 전기장의 부재 시 비-제로 전기 분극을 유지한다. 예시적인 강유전성 재료들은 바륨 티탄산염(BaTiO3), 납 티탄산염(PbTiO3), 납 지르코늄 티탄산염(PZT), 및 스트론튬 비스무트 탄탈산염(SBT)을 포함한다. 본 출원에서 설명된 강유전성 커패시터들은 이들 또는 다른 강유전성 재료들을 포함할 수 있다. 강유전성 커패시터 내에서의 전기 분극은 강유전성 재료의 표면에서 순 전하를 야기하며 커패시터 단자들을 통해 반대 전하를 끌어당긴다. 따라서, 전하는 강유전성 재료 및 커패시터 단자들의 계면에 저장된다. 전기 분극은 비교적 긴 시간들 동안, 심지어 무기한으로, 외부에서 인가된 전기장의 부재 시 유지될 수 있기 때문에, 전하 누설은, 예를 들어, DRAM 어레이들에서 이용된 커패시터들에 비교하여 상당히 감소될 수 있다. 이것은 몇몇 DRAM 아키텍처들에 대해 상기 설명된 바와 같이 리프레시 동작들을 수행하기 위한 요구를 감소시킬 수 있다.
히스테리시스 플롯들(400-a 및 400-b)은 커패시터의 단일 단자의 관점에서 이해될 수 있다. 예로서, 강유전성 재료가 음의 분극을 갖는다면, 양의 전하가 단자에 누적된다. 마찬가지로, 강유전성 재료가 양의 분극을 갖는다면, 음의 전하가 단자에 누적된다. 부가적으로, 히스테리시스 플롯들(400-a 및 400-b)에서의 전압들은 커패시터에 걸친 전압 차를 나타내며 방향성임이 이해되어야 한다. 예를 들어, 양의 전압은 논의 중인 단자(예컨대, 셀 플레이트(230))에 양의 전압을 인가하고 접지(또는 대략 0 볼트(0V))에 제 2 단자(예컨대, 셀 최하부(215))를 유지함으로써 실현될 수 있다. 음의 전압은 접지에서 논의 중인 단자를 유지하며 양의 전압을 제 2 단자에 인가함으로써 인가될 수 있다 - 즉, 양의 전압들은 논의 중인 단자를 음으로 분극시키기 위해 인가될 수 있다. 유사하게, 두 개의 양의 전압들, 두 개의 음의 전압들, 또는 양의 및 음의 전압들의 임의의 조합은 히스테리시스 플롯들(400-a 및 400-b)에 도시된 전압 차를 발생시키기 위해 적절한 커패시터 단자들로 인가될 수 있다.
히스테리시스 플롯(400-a)에 묘사된 바와 같이, 강유전성 재료는 0볼트 차이를 갖고 양의 또는 음의 분극을 유지하여, 두 개의 가능한 하전 상태들: 전하 상태(405) 및 전하 상태(410)를 야기할 수 있다. 도 4의 예에 따르면, 전하 상태(405)는 논리 0을 나타내며 전하 상태(410)는 논리 1을 나타낸다. 몇몇 예들에서, 각각의 전하 상태들의 논리 값들은 메모리 셀을 동작시키기 위한 다른 기법들을 수용하기 위해 역전될 수 있다.
논리 0 또는 1은 전압을 인가함으로써, 강유전성 재료의 전기 분극, 및 그에 따라 커패시터 단자 상에서의 전하를 제어함으로써 메모리 셀로 기록될 수 있다. 예를 들어, 커패시터에 걸쳐 순 양의 전압(415)을 인가하는 것은 전하 상태(405-a)에 도달될 때까지 전하 누적을 야기한다. 전압(415)을 제거하면, 전하 상태(405-a)는 그것이 0볼트에서의 전하 상태(405)에 이를 때까지 경로(420)를 따른다. 유사하게, 전하 상태(410)는 전하 상태(410-a)를 야기하는, 순 음의 전압(425)을 인가함으로써 기록된다. 음의 전압(425)을 제거한 후, 전하 상태(410-a)는 그것이 0볼트에서의 전하 상태(410)에 이를 때까지 경로(430)를 따른다. 전하 상태들(405-a 및 410-a)은 또한 잔류 분극(Pr) 값들, 즉 외부 바이어스(예컨대, 전압)를 제거할 때 남아있는 분극(또는 전하)으로 불리울 수 있다. 보자 전압은 전하(또는 분극)가 0인 전압이다.
강유전성 커패시터의 저장 상태를 판독하거나, 또는 감지하기 위해, 전압은 커패시터에 걸쳐 인가될 수 있다. 이에 응답하여, 저장된 전하, Q는 변화하며, 변화의 정도는 초기 전하 상태에 의존한다 - 즉, 최종 저장된 전하(Q)는 전하 상태(405-b 또는 410-b)가 처음에 저장되었는지에 의존한다. 예를 들어, 히스테리시스 플롯(400-b)은 두 개의 가능한 저장된 전하 상태들(405-b 및 410-b)을 예시한다. 전압(435)은 도 2를 참조하여 논의된 바와 같이 커패시터에 걸쳐 인가될 수 있다. 다른 경우들에서, 고정 전압은 셀 플레이트에 인가될 수 있으며, 양의 전압으로 묘사되지만, 전압(435)은 음일 수 있다. 전압(435)에 응답하여, 전하 상태(405-b)는 경로(440)를 따를 수 있다. 마찬가지로, 전하 상태(410-b)가 처음에 저장되었다면, 그것은 경로(445)를 따른다. 전하 상태(405-c) 및 전하 상태(410-c)의 최종 위치는, 특정 감지 기법 및 회로를 포함한, 다수의 인자들에 의존한다.
몇몇 경우들에서, 최종 전압은 메모리 셀에 연결된 디지트 라인의 고유 용량에 의존할 수 있다. 예를 들어, 커패시터가 디지트 라인에 전기적으로 연결되고 전압(435)이 인가되면, 디지트 라인의 전압은 그것의 고유 용량으로 인해 오를 수 있다. 따라서 감지 컴포넌트에서 측정된 전압은 전압(435)과 같지 않을 수 있으며 대신에 디지트 라인의 전압에 의존할 수 있다. 히스테리시스 플롯(401) 상에서 최종 전하 상태들(405-c 및 410-c)의 위치는 따라서 디지트 라인의 정전용량에 의존할 수 있으며 로드-라인 분석을 통해 결정될 수 있다 - 즉 전하 상태들(405-c 및 410-c)은 디지트 라인 정전용량에 대하여 정의될 수 있다. 그 결과, 커패시터의 전압, 전압(450) 또는 전압(455)은 상이할 수 있으며 커패시터의 초기 상태에 의존할 수 있다.
기준 전압에 디지트 라인 전압을 비교함으로써, 커패시터의 초기 상태가 결정될 수 있다. 디지트 라인 전압은 전압(435)과 커패시터에 걸친 최종 전압, 전압(450) 또는 전압(455) 사이의 차이 - 즉, (전압(435) - 전압(450)) 또는 (전압(435)-전압(455))일 수 있다. 기준 전압은 그것의 크기가 저장된 논리 상태를 결정하기 위해 두 개의 가능한 디지트 라인 전압들의 두 개의 가능한 전압들 사이에 있도록 생성될 수 있다 - 즉, 디지트 라인 전압이 기준 전압보다 높거나 또는 낮다면. 예를 들어, 기준 전압은 두 개의 양들, (전압(435) - 전압(450)) 및 (전압(435) - 전압(455))의 평균일 수 있다. 감지 컴포넌트에 의한 비교 시, 감지된 디지트 라인 전압은 기준 전압보다 높거나 또는 낮은 것으로 결정될 수 있으며, 강유전성 메모리 셀의 저장된 논리 값(즉, 논리 0 또는 1)이 결정될 수 있다.
상기 논의된 바와 같이, 강유전성 커패시터를 사용하지 않는 메모리 셀을 판독하는 것은 저장된 논리 상태를 저하시키거나 또는 파괴할 수 있다. 그러나, 강유전성 메모리 셀은 판독 동작 후 초기 논리 상태를 유지할 수 있다. 예를 들어, 전하 상태(405-b)가 저장된다면, 전하 상태는 판독 동작 동안 전하 상태(405-c)로의 경로(440)를 따를 수 있으며, 전압(435)을 제거한 후, 전하 상태는 반대 방향으로 경로(440)를 따름으로써 초기 전하 상태(405-b)로 되돌아갈 수 있다.
도 5a 내지 도 5d는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 예시적인 히스테리시스 플롯들(500-a, 500-b, 500-c, 및 500-d)을 예시한다. 예를 들어, 히스테리시스 플롯(500-a)은 비-휘발성 감지 동작의 예일 수 있다. 메모리 셀이 비-휘발성 모드로 동작하는 동안 명령이 메모리 셀에 대해 개시된 후, 메모리 셀에 저장된 논리 상태가 감지될 수 있다. 히스테리시스 플롯(500-a)에 묘사된 바와 같이, 강유전성 재료는 양의 분극을 유지하여, 두 개의 가능한 하전 상태들(다른 잠재적인 하전 상태들 중에서): 전하 상태(405-d) 및 전하 상태(410-d)를 야기할 수 있다. 전하 상태들(405-d 및 410-d)은 도 4를 참조하여, 각각 전하 상태들(405 및 410)의 예들일 수 있다. 도 4의 예에 따르면, 전하 상태(405-d)는 논리 0을 나타내며 전하 상태(410-d)는 논리 1을 나타낸다.
몇몇 예들에서, 커패시터에 걸쳐 순 양의 전압(455-a)을 인가하는 것에 기초하여, 전하 상태(405-d)는 경로(440-a)를 따르며 전하 상태(405-e)에 도달될 때까지 전하 누적을 야기한다. 예를 들어, 제 1 디지트 라인은 논리 0을 감지하는 것에 기초하여 전압(455-a)(예컨대, 제 1 전압)으로 바이어싱될 수 있다. 전압(455-a)을 제거하면, 전하 상태(405-e)는 그것이 0볼트 전위에서의 전하 상태(405-d)에 이를 때까지 경로(440-a)의 역을 따른다. 유사하게, 전하 상태(410-d)는 순 음의 전압(즉, 도 4a에 묘사된 바와 같이 음의 전압(425))을 인가함으로써 기록되며, 이것은 전하 상태(410-e)를 야기한다. 전하 상태(410-d)는 메모리 셀 및 디지트 라인 사이에서의 전하 공유로 인해 경로(445-a)를 따라 전하 상태(410-e)로 시프트될 수 있다.
몇몇 경우들에서, 최종 전압은 메모리 셀에 연결된 디지트 라인의 고유 용량에 의존할 수 있다. 예를 들어, 커패시터가 디지트 라인에 전기적으로 연결되고 전압(435-a)이 인가되면, 디지트 라인의 전압은 그것의 고유 용량으로 인해 오를 수 있다. 따라서 감지 컴포넌트에서 측정된 전압은 전압(435-a)과 바로 같을 수 없으며 대신에 디지트 라인의 전압에 의존할 수 있다. 히스테리시스 플롯(500-a) 상에서 최종 전하 상태들(405-e 및 410-e)의 위치는 따라서 디지트 라인의 정전용량에 의존할 수 있으며 로드-라인 분석을 통해 결정될 수 있다 - 즉, 전하 상태들(405-d 및 410-d)은 디지트 라인 정전용량에 대하여 정의될 수 있다. 그 결과, 커패시터의 전압인, 전압(450-a) 또는 전압(455-a)은 상이할 수 있으며 커패시터의 초기 상태에 의존할 수 있다.
강유전성 커패시터의 저장된 상태를 판독하거나, 또는 감지하기 위해, 전압은 커패시터에 걸쳐 인가될 수 있다. 전압(435-a)은 회로에서 커패시터에 의존할 수 있는 전압일 수 있다. 전압(435-a)에 응답하여, 전하 상태(405-d)는 경로(440-a)를 따를 수 있다. 마찬가지로, 전하 상태(410-d)가 처음에 저장되면, 그것은 경로(445-a)를 따른다. 전하 상태(405-e) 및 전하 상태(410-e)의 최종 위치는, 특정 감지 기법 및 회로를 포함한, 다수의 인자들에 의존한다. 몇몇 경우들에서, 메모리 셀은 비-휘발성 모드로 동작할 때 부분적으로 바이어싱될 수 있다.
몇몇 경우들에서, 후-기록 동작이 발생할 수 있다. 예를 들어, 초기 논리 값은 판독 또는 감지 동작 동안 결정된 논리 값에 의존하여 회복될 수 있다. 몇몇 예들에서, 후-기록 동작은 메모리 셀이 휘발성 모드로 동작할 때 판독 동작 동안 자동으로 발생할 수 있다. 다른 예들에서, 메모리 셀 전하 상태(405-d)는 비-휘발성 모드로 동작할 때(예컨대, 디지트 라인이 접지(0V)로 방전될 때) 전하 상태(405-e)로의 경로(440-a)를 따를 수 있다. 몇몇 예들에서, 음의 바이어스(예컨대, 도 4a를 참조하여 음의 전압(425))는 커패시터에 인가될 수 있으며 전하 상태(410-a)는 전하 상태(410)로의 경로(430)를 따를 수 있다(예컨대, 디지트 라인이 음의 전압으로부터 접지 또는 (0V)로 방전될 때).
도 5b는 본 개시의 다양한 실시예들에 따라 동작되는 강유전성 메모리 셀에 대한 히스테리시스 플롯(500-b)이 가진 선형 전기적 속성들의 예를 예시한다. 예를 들어, 히스테리시스 플롯(500-b)은 휘발성 감지 동작의 예일 수 있다. 메모리 셀이 휘발성 모드로 동작하는 동안 명령이 메모리 셀로 개시된 후, 메모리 셀에 저장된 논리 상태가 감지될 수 있다. 히스테리시스 플롯(500-b)에서 묘사된 바와 같이, 강유전성 재료는 양의 분극을 유지하여, 두 개의 가능한 하전 상태들: 전하 상태(405-f) 및 전하 상태(410-f)를 야기할 수 있다. 도 4의 예에 따르면, 전하 상태(405-f)는 논리 0을 나타내며 전하 상태(410-f)는 논리 1을 나타낸다.
몇몇 예들에서, 커패시터에 걸쳐 순 양의 전압(455-b)을 인가하는 것에 기초하여, 전하 상태(405-f)는 경로(440-b)를 따르며 전하 상태(405-g)에 도달될 때까지 전하 누적을 야기한다. 예를 들어, 제 1 디지트 라인이 논리 0을 감지하는 것에 기초하여 전압(455-b)(예컨대, 제 1 전압)으로 바이어싱된다. 전압(455-b)을 제거하면, 전하 상태(405-g)는 그것이 전하 상태(405-f)에 이를 때까지 선형 경로(505)를 따른다. 몇몇 경우들에서, 셀은 전하 상태(405-f) 및 전하 상태(405-g) 사이에서의 임의의 상태에서 논리 0을 판독할 수 있다. 유사하게, 전하 상태(410-f)는 순 양의 전압(450-b)을 인가함으로써 기록되며, 이것은 전하 상태(410-g)를 야기한다. 예를 들어, 제 1 디지트 라인은 논리 1을 감지하는 것에 응답하여 전압(450-b)(예컨대, 제 2 전압)으로 바이어싱될 수 있다. 전압(450-b)에 응답하여, 전하 상태(405-f)는 경로(445-b)를 따를 수 있다. 양의 전압(450-b)을 제거한 후, 전하 상태(410-g)는 그것이 0 전압에서의 전하 상태(410-f)에 이를 때까지 선형 경로(510)를 따른다. 몇몇 예들에서, 휘발성 모드에서 논리 1을 판독하는 것은 커패시터 상에서의 잔여 분극 전하(예컨대, 히스테리시스 플롯(500-b) 상에서의 전하 상태(410-f)의 위치)에 독립적일 수 있다. 몇몇 경우들에서, 전압(455-b)은 전압(450-b)보다 클 수 있다.
몇몇 예들에서, 셀이 전하 상태(405-f)에서 논리 0을 저장하면, 디지트 라인 전압은 셀이 몇몇 전하를 제공하는 것으로 인해 증가할 수 있다. 다른 예들에서, 셀이 전하 상태(410-f)에서 논리 1을 저장하면, 디지트 라인 전압은 감소하며 상이한 전압을 야기할 수 있다. 몇몇 경우들에서, 휘발성 어레이들에서 이용된 커패시터들은 선형 커패시터로서 거동할 수 있다. 예를 들어, 전하 상태(410-f)가 처음에 저장되었다면, 그것은 경로(445-b)를 따를 수 있다. 셀로 저장된 논리 값을 회복시키기 위해, 전하 상태(410-g)는 선형 경로(510)를 따를 수 있다.
몇몇 경우들에서, 최종 전압은 메모리 셀에 연결된 디지트 라인의 고유 용량에 의존할 수 있다. 예를 들어, 커패시터가 양으로 하전되고 전압(435-b)에서 프리차징된 디지트 라인에 전기적으로 연결된다면, 디지트 라인의 전압은 증가할 수 있다. 몇몇 예들에서, 커패시터가 음으로 하전되고 전압(435-b)에서 프리차징된 디지트 라인에 전기적으로 연결되면, 디지트 라인의 전압은 감소할 수 있다. 따라서, 감지 컴포넌트에서 측정된 전압은 전압(435-b)과 같지 않을 수 있으며 대신에 디지트 라인의 전압에 의존할 수 있다. 히스테리시스 플롯(500-b) 상에서 최종 전하 상태들(405g 및 410-g)의 위치는 따라서 디지트 라인의 정전용량에 의존할 수 있으며 로드-라인 분석을 통해 결정될 수 있다 - 즉 전하 상태들(405g 및 410-g)은 디지트 라인 정전용량에 대하여 정의될 수 있다. 그 결과, 커패시터의 전압, 전압(450b) 또는 전압(455-b)은 상이할 수 있으며 커패시터의 초기 상태에 의존할 수 있다.
도 5c는 본 개시의 다양한 실시예들에 따라 동작되는 강유전성 메모리 셀에 대한 히스테리시스 플롯(500-c)이 가진 비-선형 전기적 속성들의 예를 예시한다. 예를 들어, 히스테리시스 플롯(500-c)은 비-휘발성 감지 동작의 예일 수 있다. 메모리 셀이 비-휘발성 모드로 동작하는 동안 명령이 메모리 셀에 대해 개시된 후, 메모리 셀에 저장된 논리 상태가 감지될 수 있다. 히스테리시스 플롯(500-c)에서 묘사된 바와 같이, 강유전성 재료는 양의 분극을 유지하여, 두 개의 가능한 하전 상태: 전하 상태(405-h) 및 전하 상태(410-h)를 야기할 수 있다. 도 4의 예에 따르면, 전하 상태(405-h)는 논리 0을 나타내며 전하 상태(410-h)는 논리 1을 나타낸다.
몇몇 예들에서, 커패시터에 걸쳐 순 양의 전압(455-c)을 인가하는 것에 기초하여, 전하 상태(405-h)는 경로(440-c)를 따르며 전하 상태(405-i)에 도달될 때까지 전하 누적을 야기한다. 예를 들어, 제 1 디지트 라인은 논리 0을 가지는 것에 기초하여 전압(455-c)(예컨대, 제 1 전압)으로 바이어싱될 수 있다. 전압(455-c)을 제거하면, 전하 상태(405-i)는 그것이 0 전압 전위에서 전하 상태(405-h)에 이를 때까지 경로(440-c)의 역을 따른다. 유사하게, 전하 상태(410-i)는 순 양의 전압(450-c)을 인가함으로써 기록되며, 이것은 전하 상태(410-i)를 야기한다. 예를 들어, 제 1 디지트 라인은 논리 1을 감지하는 것에 기초하여 전압(450-c)(예컨대, 제 2 전압)으로 바이어싱될 수 있다. 전압(450-c)에 응답하여, 전하 상태(410-h)는 전하 상태(410-i)로의 경로(445-c)를 따를 수 있다. 전하 상태(410-i)는 데이터를 재프로그램하기 위해 그것이 0 전압에서 전하 상태(405-h)에 이를 때까지 경로(440-c)의 역을 따를 수 있다.
몇몇 경우들에서, 최종 전압은 메모리 셀에 연결된 디지트 라인의 고유 용량에 의존할 수 있다. 예를 들어, 커패시터가 디지트 라인에 전기적으로 연결되고 전압(435-c)이 인가되면, 디지트 라인의 전압은 그것의 고유 용량으로 인해 오를 수 있다. 따라서 감지 컴포넌트에서 측정된 전압은 전압(435-c)이 동일하지 않을 수 있으며 대신에 디지트 라인의 전압에 의존할 수 있다. 히스테리시스 플롯(500-c) 상에서 최종 전하 상태들(405-i 및 410-i)의 위치는 따라서 디지트 라인의 정전 용량에 의존할 수 있으며 로드-라인 분석을 통해 결정될 수 있다 - 즉, 전하 상태들(405-i 및 410-i)은 디지털 라인 정전용량에 대하여 정의될 수 있다. 그 결과, 커패시터의 전압, 전압(450-c) 또는 전압(455-c)은 상이할 수 있으며 커패시터의 초기 상태에 의존할 수 있다.
강유전성 커패시터의 저장 상태를 판독하거나, 또는 감지하기 위해, 전압이 커패시터에 걸쳐 인가될 수 있다. 전압(435-c)은 회로에서 커패시터에 의존할 수 있는 전압일 수 있다. 전압(435-c)에 응답하여, 전하 상태(405-h)는 경로(440-c)를 따를 수 있다. 마찬가지로, 전하 상태(410-h)가 처음에 저장되면, 그것은 경로(445-c)를 따른다. 전하 상태(405-h) 및 전하 상태(410-h)의 최종 위치는, 특정 감지 기법 및 회로를 포함한, 다수의 인자들에 의존한다. 예를 들어, 도 5c의 회로는 입력에 대해 일정한 전압을 유지하는 것을 목표로 하는 차종 증폭기를 포함할 수 있다. 몇몇 경우들에서, 메모리 셀은 비-휘발성 모드로 동작할 때 완전히 바이어싱될 수 있다.
도 5d는 본 개시의 다양한 실시예들에 따라 동작되는 강유전성 메모리 셀에 대한 히스테리시스 플롯(500-d)이 가진 선형 전기적 속성들의 예를 예시한다. 예를 들어, 히스테리시스 플롯(500-d)은 휘발성 감지 동작의 예일 수 있다. 메모리 셀이 휘발성 모드로 동작하는 동안 명령이 메모리 셀에 대해 개시된 후, 메모리 셀에 저장된 논리 상태가 감지될 수 있다. 히스테리시스 플롯(500-d)에서 묘사된 바와 같이, 강유전성 재료는 양의 분극을 유지하여, 두 개의 가능한 하전 상태들: 전하 상태(405-j) 및 전하 상태(410-j)를 야기할 수 있다. 도 4의 예에 따르면, 전하 상태(405-j)는 논리 0을 나타내며 전하 상태(410-j)는 논리 1을 나타낸다. 몇몇 경우들에서, 셀은 전하 상태(405-j) 및 전하 상태(405-k) 사이에서의 임의의 상태에서 논리 0을 판독할 수 있다.
몇몇 예들에서, 커패시터에 걸쳐 순 양의 전압(455-d)을 인가하는 것에 기초하여, 전하 상태(405-j)는 경로(440-d)를 따르며 전하 상태(405-k)에 도달할 때까지 전하 누적을 야기한다. 예를 들어, 제 1 디지트 라인은 논리 0을 감지하는 것에 기초하여 전압(455-d)(예컨대, 제 1 전압)으로 바이어싱될 수 있다. 전하 상태(405-k)는 커패시터 상에서의 전류 누설로 인해 그것이 전하 상태(405-j)에 이를 때까지 선형 경로(505-a)를 따를 수 있다. 몇몇 경우들에서, 셀은 전하 상태(405-j)가 논리 0으로서 판독 가능한 최소 전하 상태 미만(예컨대, 전압(435-d) 미만)이기 전에 리프레싱될 수 있다. 몇몇 경우들에서, 전하 상태(410-j)는 디지트 라인이 접지(0V)로 방전될 때 기록된다. 예를 들어, 제 1 디지트 라인은 논리 1을 감지하는 것에 기초하여 전압(450-d)(예컨대, 제 2 전압)으로 바이어싱될 수 있다. 전압(450-d)에 응답하여, 전하 상태(410-j)는 경로(445-d)를 따를 수 있다. 양의 전압(450-d)을 제거한 후, 전하 상태(410-c)는 그것이 0 전압에서 전하 상태(410-j)에 이를 때까지 선형 경로(510-a)를 따른다. 몇몇 경우들에서, 전압(455-d)은 전압(450-d)보다 클 수 있다.
몇몇 예들에서, 셀이 전하 상태(405-j)에서 논리 0을 저장하면, 디지트 라인 전압은 셀이 몇몇 전하를 제공하는 것으로 인해 증가할 수 있다. 다른 예들에서, 셀이 전하 상태(410-j)에서 논리 1을 저장하면, 디지트 라인 전압은 감소하며 상이한 전압을 야기할 수 있다. 몇몇 경우들에서, 휘발성 어레이들에서 이용된 커패시터들은 선형 커패시터로서 거동할 수 있다. 예를 들어, 전하 상태(410-j)가 처음에 저장된다면, 그것은 경로(445-d)를 따를 수 있다. 셀로의 저장된 논리 값을 회복시키기 위해, 전하 상태(410-k)는 선형 경로(510-a)를 따를 수 있다.
몇몇 경우들에서, 최종 전압은 메모리 셀에 연결된 디지트 라인의 고유 용량에 의존할 수 있다. 예를 들어, 디지트 라인이 전압(435-d)으로 프리차징될 수 있다면, 워드 라인은 디지트 라인에 커패시터를 전기적으로 연결하기 위해 활성화될 수 있다. 몇몇 경우들에서, 디지트 라인의 전압은 커패시터가 하전된다면 전하 상태(405-j)로 증가할 수 있다. 다른 예들에서 디지트 라인의 전압은 커패시터가 전하가 없다면 전하 상태(410-k)로 감소할 수 있다. 따라서 감지 컴포넌트에서 측정된 전압은 전압(435-d)과 같지 않을 수 있으며 대신에 디지트 라인의 전압에 의존할 수 있다. 히스테리시스 플롯(500-d) 상에서 최종 전하 상태들(405-k 및 410-k)의 위치는 따라서 디지트 라인의 정전용량에 의존할 수 있으며 로드-라인 분석을 통해 결정될 수 있다 - 즉, 전하 상태들(405-k 및 410-k)은 디지트 라인 정전용량에 대하여 정의될 수 있다. 그 결과, 커패시터의 전압, 전압(450-d) 또는 전압(455-d)은 상이할 수 있으며 커패시터의 초기 상태에 의존할 수 있다. 몇몇 예들에서, 도 5d의 회로는 입력상에서 일정한 전압을 유지하는 것을 목표로 할 수 있는 차동 증폭기를 포함할 수 있다.
도 6a 및 도 6b는 본 개시의 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 셀에 대한 예시적인 전압 플롯들(600-a 및 600-b)을 예시한다. 전압 플롯들(600-a 및 600-b)은 각각 예시적인 강유전성 메모리 셀 감지 및 프리차징 프로세스를 예시한다. 전압 플롯들(600-a 및 600-b)은 시간(t)의 함수로서 워드 라인(예컨대, 도 1의 워드 라인(110)의 전압(V)을 묘사한다. 예를 들어, 전압 플롯(600-a)은 플레이트 라인 전압(625) 및 기준 전압(630)을 포함할 수 있다. 전압 플롯(600-b)은 제 1 전압(635) 및 제 2 전압(640)을 포함할 수 있다.
본 출원에서 설명된 바와 같이, 전압 플롯(600-a)은 비-휘발성 영역(605), 전이 영역(610), 휘발성 영역(615), 전이 영역(620), 및 비-휘발성 영역(605-a)의 예들을 예시한다. 비-휘발성 영역들(605 및 605-a)은 메모리 어레이의 하나 이상의 메모리 셀들이 비-휘발성 모드로 동작할 때의 기간을 나타낼 수 있는 반면 휘발성 영역(615)은 메모리 어레이의 하나 이상의 메모리 셀들이 휘발성 모드로 동작할 때의 기간을 나타낼 수 있다. 몇몇 경우들에서, 전이 영역(610)은 메모리 어레이의 하나 이상의 메모리 셀들이 비-휘발성 모드의 동작과 휘발성 모드의 동작 사이에서 스위칭할 때의 기간을 나타낼 수 있다. 다른 예들에서, 전이 영역(620)은 메모리 어레이의 하나 이상의 메모리 셀들이 휘발성 모드의 동작과 비-휘발성 모드의 동작 사이에서 스위칭할 수 있을 때의 기간을 나타낼 수 있다. 몇몇 경우들에서, 전이 영역(610) 동안, 판독 동작은 비-휘발성 모드로 발생할 수 있으며 그런 다음 기록 동작은 휘발성 모드로 발생할 수 있다. 몇몇 예들에서, 전이 영역(620) 동안, 판독 동작은 휘발성 모드로 발생할 수 있으며 그런 다음 기록 동작은 비-휘발성 모드로 발생할 수 있다.
전압 플롯(600-a)은 또한 플레이트 라인 전압(625) 및 기준 전압(630)의 예들을 예시한다. 몇몇 예들에서, 플레이트 라인 전압(625)은 전이 영역(610) 동안 증가할 수 있으며 비-휘발성 영역(605)에 비교될 때 휘발성 영역(615) 동안 더 높은 전압에 있을 수 있다. 예를 들어, 플레이트 라인 전압(625)은 메모리 셀이 휘발성 모드로 동작할 때 감지 동작(예컨대, 기록 동작) 동안 높은 전압(예컨대, 대략 1.6V)에 있을 수 있다. 제 2 명령이 발행된 후, 메모리 셀은 전이 영역(620) 동안 휘발성 모드의 동작에서 비-휘발성 모드의 동작으로 스위칭할 수 있으며 플레이트 라인 전압(625)은 비-휘발성 영역(605-a)에서 플레이트 라인 전압(625)(예컨대, 0V)으로 감소할 수 있다.
전압 플롯(600-a)에서 묘사된 바와 같이, 기준 전압(630)은 비-휘발성 영역(605)에서 보여지는 바와 같이 비-휘발성 모드로 동작하는 메모리 셀을 판독하기 위해 사용될 수 있으며 상이한 기준 전압(630)은 휘발성 영역(615)에서 보여지는 바와 같이 휘발성 모드로 동작하는 메모리 셀을 판독하기 위해 사용될 수 있다. 메모리 셀은 메모리 셀이 비-휘발성 모드로 동작할 수 있을 때에 비교하여 메모리 셀이 휘발성 모드로 동작할 때 상이한 기준 전압(630)을 사용하여 전이 영역(610) 동안 프리차징될 수 있다. 몇몇 예들에서, 메모리 셀은 하나 이상의 감지 동작들 및 하나 이상의 프리차지 동작들을 수행할 수 있으며, 이것은 몇몇 경우들에서 다수 회 또는 반복된 방식으로 발생할 수 있다. 예를 들어, 감지 및 프리차지 동작들은 휘발성 영역(615)에서 발생할 수 있다. 예를 들어, 감지 동작은 휘발성 영역(615)에서 시간들(t1, t3, t5, t7, 및 t9)(일 세트의 예들로서)에서 수행될 수 있다. 몇몇 경우들에서, 프리차지 동작은 감지 동작 후 발생할 수 있으며 휘발성 영역(615)에서 시간들(t2, t4, t6, 및 t8)(일 세트의 예들로서)에서 수행될 수 있다. 몇몇 경우들에서, 기록 동작은 하나 이상의 시간들(t1, t3, t5, t7, 및 t9)에서 휘발성 영역(615)에서 발생할 수 있다.
몇몇 예들에서, 기준 전압(630)은 휘발성 영역(615)에서보다 비-휘발성 영역(605)에서 더 낮을 수 있다. 예를 들어, 기준 전압(630)은 전이 영역(610)에서 휘발성 영역(615)에서의 기준 전압(630)으로 증가할 수 있다. 다른 예들에서, 기준 전압(630)은 휘발성 영역(615)에 비교될 때 비-휘발성 영역(605-a)에서 더 낮을 수 있다. 예를 들어, 기준 전압(630)은 전이 영역(620)에서 비-휘발성 영역(605-a)에서의 기준 전압(630)으로 감소할 수 있다.
본 출원에서 설명된 바와 같이, 전압 플롯(600-b)은 비-휘발성 영역(605-b), 전이 영역(610-a), 휘발성 영역(615-a), 전이 영역(620-a), 및 비-휘발성 영역(605-c)의 예들을 예시한다. 비-휘발성 영역들(605-b 및 605-c)은 메모리 어레이의 하나 이상의 메모리 셀들이 비-휘발성 모드로 동작할 수 있을 때의 기간을 나타낼 수 있는 반면 휘발성 영역(615-a)은 메모리의 하나 이상의 메모리 셀들이 휘발성 모드로 동작할 수 있을 때의 기간을 나타낼 수 있다. 몇몇 경우들에서, 전이 영역(610-a)은 메모리 어레이의 하나 이상의 메모리 셀들이 비-휘발성 모드의 동작과 휘발성 모드의 동작 사이에서 스위칭할 수 있을 때의 기간을 나타낼 수 있다. 다른 예들에서, 전이 영역(620-a)은 메모리 어레이의 하나 이상의 메모리 셀들이 휘발성 모드의 동작과 비-휘발성 모드의 동작 사이에서 스위칭할 수 있을 때의 기간을 나타낼 수 있다.
몇몇 예들에서, 메모리 셀은 하나 이상의 감지 동작들 및 하나 이상의 프리차지 동작들을 수행할 수 있으며, 이것은 몇몇 경우들에서 다수 회 또는 반복된 방식으로 발생할 수 있다. 예를 들어, 감지 및 프리차지 동작들은 휘발성 영역(615)에서 발생할 수 있다. 예를 들어, 감지 동작은 휘발성 영역(615-a)에서 시간들(t1, t3, t5, 및 t9)(일 세트의 예들로서)에서 수행될 수 있다. 몇몇 경우들에서, 프리차지 동작은 감지 동작 후 발생할 수 있으며 휘발성 영역(615-a)에서 시간들(t2, t4, t6, 및 t8)(일 세트의 예들로서)에서 수행될 수 있다. 몇몇 경우들에서, 기록 동작은 하나 이상의 시간들(t1, t3, t5, t7, 및 t9)에서 휘발성 영역(615-a)에서 발생할 수 있다.
전압 플롯(600-b)은 또한 제 1 전압(635) 및 제 2 전압(640)을 포함할 수 있다. 몇몇 예들에서, 제 1 전압(635) 및 제 2 전압(640)은 내부 커패시터 노드 전압(예컨대, 도 2의 셀 최하부(215)의 전압)의 예일 수 있다. 몇몇 예들에서, 디지트 라인은 논리 0을 감지하는 것에 기초하여 제 1 전압(635)으로 바이어싱될 수 있다. 다른 예들에서, 디지트 라인은 논리 1을 감지하는 것에 기초하여 제 2 전압(640)으로 바이어싱될 수 있다. 예를 들어, 제 1 명령이 비-휘발성 영역(605-b 및 605-c) 동안 메모리 셀에 대해 개시된 후, 메모리 셀에 저장된 논리 상태가 또한 감지될 수 있다. 몇몇 경우들에서, 제 2 명령이 휘발성 영역(615-a) 동안 메모리 셀에 대해 개시된 후, 메모리 셀에 저장된 논리 상태가 또한 감지될 수 있다.
몇몇 예들에서, 제 1 전압(635)은 휘발성 영역(615-a)에 비교될 때 비-휘발성 영역(605-b)에서 더 낮을 수 있다. 예를 들어, 제 1 전압(635)은 전이 영역(610-a)에서 휘발성 영역(615-a)에서의 제 1 전압(635)으로 증가할 수 있다. 다른 예들에서, 제 1 전압(635)은 휘발성 영역(615-a)에 비교될 때 비-휘발성 영역(605-c)에서 더 낮을 수 있다. 예를 들어, 제 1 전압(635)은 전이 영역(620-a)에서 비-휘발성 영역(605-c)에서의 제 1 전압(635)으로 감소할 수 있다.
몇몇 예들에서, 제 2 전압(640)은 비-휘발성 영역(605-b)에 비교될 때 휘발성 영역(615-a)에서 더 낮을 수 있다. 예를 들어, 제 2 전압(640)은 전이 영역(610-a)에서 휘발성 영역(615-a)에서의 제 2 전압(640)으로 감소할 수 있다. 다른 예들에서, 제 2 전압(640)은 휘발성 영역(615-a)에 비교될 때 비-휘발성 영역(605-c)에서 더 낮을 수 있다. 예를 들어, 제 2 전압(640)은 전이 영역(620-a)에서 비-휘발성 영역(605-c)에서의 제 2 전압(640)으로 감소할 수 있다. 몇몇 경우들에서, 디지트 라인은 휘발성 영역(615-a) 동안 시간들(t2, t4, t6, 및 t8)에서 프리차징될 수 있다.
몇몇 예들에서, 제 1 전압(635)은, 도 5d에서 묘사된 바와 같이, 시간들(t1, t3, t5, t7, 및 t9)에서 전하 상태(405-k)에 대응할 수 있는 전압으로부터 전하 상태(405-j)에 대응할 수 있는 전압으로 감소할 수 있다. 몇몇 예들에서, 제 2 전압(640)은 도 5d에 묘사된 바와 같이 시간들(t1, t3, t5, t7, 및 t9)에서 전하 상태(410-j)에 대응할 수 있는 전압으로부터 전하 상태(410-k)에 대응할 수 있는 전압으로 증가할 수 있다. 예를 들어, 디지트 라인 전압(즉, 도 5d에 묘사된 바와 같이 전압(435-d))은 휘발성 영역(615-a) 동안 제 1 전압(635) 및 제 2 전압(640)의 피크들 사이에서의 공통 프리차지 전압(도시되지 않음)에 있을 수 있다.
도 7은 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 제어기(705)의 블록도(700)를 도시한다. 메모리 제어기(705)는 바이어싱 컴포넌트(715), 타이밍 컴포넌트(720), 비-휘발성 조작기(725), 명령 컴포넌트(730), 휘발성 조작기(735), 감지 컴포넌트(740), 저장 컴포넌트(745), 및 전압 컴포넌트(750)를 포함할 수 있다. 이들 모듈들의 각각은 하나 이상의 버스들(예컨대, 버스(710))을 통해 서로 직접, 또는 간접적으로 통신할 수 있다.
바이어싱 컴포넌트(715)는 논리 상태를 감지하는 것에 기초하여 제 1 강유전성 메모리 셀의 제 1 디지트 라인을 제 1 전압으로 바이어싱할 수 있다. 몇몇 경우들에서, 바이어싱 컴포넌트(715)는 논리 상태를 감지하는 것에 기초하여 제 1 강유전성 메모리 셀의 제 1 디지트 라인을 제 1 전압과 상이한 제 2 전압으로 바이어싱할 수 있다. 몇몇 경우들에서, 제 1 전압은 제 2 전압보다 크다.
타이밍 컴포넌트(720)는 감지 컴포넌트와 전자 통신할 수 있다. 몇몇 경우들에서, 타이밍 컴포넌트(720)는 비-휘발성 동작 모드 또는 휘발성 동작 모드와 연관된 타이밍 신호를 제 1 시간에서 감지 컴포넌트로 제공할 수 있다.
비-휘발성 조작기(725)는 제 2 명령에 기초하여 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키며 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 비-휘발성 모드로 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시킬 수 있다. 몇몇 경우들에서, 비-휘발성 조작기(725)는 제 2 명령을 개시하는 것에 적어도 부분적으로 기초한 저장 후 비휘발성 모드로 강유전성 메모리 셀을 동작시키며 논리 상태를 저장하는 것에 기초하여 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시킬 수 있다.
명령 컴포넌트(730)는 비-휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하고, 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 2 명령을 개시하며, 동작 모드를 결정하는 것에 기초하여 메모리 어레이의 제 1 부분으로의 리프레시 명령을 개시할 수 있다.
휘발성 조작기(735)는 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시키며 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 휘발성 모드로 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시킬 수 있다. 휘발성 조작기(735)는 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시키며 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 휘발성 모드로 제 1 강유전성 메모리 셀을 동작시킬 수 있다.
감지 컴포넌트(740)는 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하고, 제 2 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 2 논리 상태를 감지하고, 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하며, 제 1 강유전성 메모리 셀과 전자 통신할 수 있다.
저장 컴포넌트(745)는 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하며 상기 감지에 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장할 수 있다.
전압 컴포넌트(750)는 비-휘발성 모드로 동작하는 메모리 어레이의 제 1 부분에 적어도 부분적으로 기초하여 강유전성 메모리 셀에 제 1 기준 전압을 인가할 수 있다. 몇몇 경우들에서, 전압 컴포넌트(750)는 휘발성 모드로 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 1 기준 전압에서 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징할 수 있다. 다른 예들에서, 전압 컴포넌트(750)는 휘발성 모드로 동작하는 메모리 어레이의 제 1 부분에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 기준 전압과 상이한 제 2 기준 전압을 인가할 수 있다. 전압 컴포넌트(750)는 감지 컴포넌트와 전자 통신할 수 있으며 비-휘발성 동작 모드 또는 휘발성 동작 모드와 연관된 기준 전압을 제 1 시간에 감지 컴포넌트로 제공할 수 있다.
도 8은 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 메모리 어레이(805)의 블록도(800)를 도시한다. 메모리 어레이(805)는 전자 메모리 장치로서 불리울 수 있으며, 도 1을 참조하여 설명된 바와 같이 메모리 어레이(100)의 컴포넌트의 예일 수 있다.
메모리 어레이(805)는 하나 이상의 강유전성 메모리 셀들(810), 메모리 제어기(815), 워드 라인(820), 비트 라인(825), 기준 컴포넌트(830), 감지 컴포넌트(835), 디지트 라인(840), 및 래치(845)를 포함할 수 있다. 이들 컴포넌트들은 서로 전자 통신할 수 있으며 본 출원에서 설명된 기능들 중 하나 이상을 수행할 수 있다. 몇몇 경우들에서, 메모리 제어기(815)는 바이어싱 컴포넌트(850) 및 타이밍 컴포넌트(855)를 포함할 수 있다.
메모리 제어기(815)는, 도 1 및 도 2를 참조하여 설명된 워드 라인(110), 디지트 라인(115), 감지 컴포넌트(125), 및 플레이트 라인(210)의 예들일 수 있는, 워드 라인(820), 디지트 라인(840), 감지 컴포넌트(835), 및 비트 라인(825)과 전자 통신할 수 있다. 메모리 어레이(805)는 또한 기준 컴포넌트(830) 및 래치(845)를 포함할 수 있다. 메모리 어레이(805)의 컴포넌트들은 서로 전자 통신할 수 있으며 도 1 내지 도 7을 참조하여 설명된 기능들의 예들을 수행할 수 있다. 몇몇 경우들에서, 기준 컴포넌트(830), 감지 컴포넌트(835), 및 래치(845)는 메모리 제어기(815)의 컴포넌트들일 수 있다.
몇몇 예들에서, 디지트 라인(840)은 감지 컴포넌트(835) 및 강유전성 메모리 셀들(810)의 강유전성 커패시터와 전자 통신한다. 강유전성 메모리 셀(810)은 논리 상태(예컨대, 제 1 또는 제 2 논리 상태)를 갖고 기록 가능할 수 있다. 워드 라인(820)은 메모리 제어기(815) 및 강유전성 메모리 셀(810)의 선택 컴포넌트와 전자 통신할 수 있다. 비트 라인(825)은 메모리 제어기(815) 및 강유전성 메모리 셀(810)의 강유전성 커패시터의 플레이트와 전자 통신할 수 있다. 감지 컴포넌트(835)는 메모리 제어기(815), 디지트 라인(840), 래치(845), 및 기준 라인(860)과 전자 통신할 수 있다. 기준 컴포넌트(830)는 메모리 제어기(815) 및 기준 라인(860)과 전자 통신할 수 있다. 감지 제어 라인(865)은 감지 컴포넌트(835) 및 메모리 제어기(815)와 전자 통신할 수 있다. 이들 컴포넌트들은 또한, 다른 컴포넌트들, 연결들, 또는 버스들을 통해, 상기 나열되지 않은 컴포넌트들 외에, 메모리 어레이(805)의 안 및 바깥쪽 모두에 있는, 다른 컴포넌트들과 전자 통신할 수 있다.
메모리 제어기(815)는 이들 다양한 노드들로 전압들을 인가함으로써 워드 라인(820), 비트 라인(825), 및/또는 디지트 라인(840)을 활성화하도록 구성될 수 있다. 예를 들어, 바이어싱 컴포넌트(850)는 상기 설명된 바와 같이 강유전성 메모리 셀(810)을 판독하거나 또는 기록하도록 강유전성 메모리 셀(810)을 동작시키기 위해 전압을 인가하도록 구성될 수 있다. 몇몇 경우들에서, 메모리 제어기(815)는 도 1을 참조하여 설명된 바와 같이, 로우 디코더, 컬럼 디코더, 또는 양쪽 모두를 포함할 수 있다. 이것은 메모리 제어기(815)가 하나 이상의 메모리 셀들(810)을 액세스할 수 있게 할 것이다. 바이어싱 컴포넌트(850)는 또한 감지 컴포넌트(835)에 대한 기준 신호를 발생시키기 위해 기준 컴포넌트(830)로 전압 전위들을 제공할 수 있다. 부가적으로, 바이어싱 컴포넌트(850)는 감지 컴포넌트(835)의 동작을 위해 전압 전위들을 제공할 수 있다.
몇몇 경우들에서, 메모리 제어기(815)는 타이밍 컴포넌트(855)를 사용하여 그것의 동작들을 수행할 수 있다. 예를 들어, 타이밍 컴포넌트(855)는, 본 출원에서 논의된, 판독 및 기록과 같은, 메모리 기능들을 수행하기 위해 스위칭 및 전압 인가를 위한 타이밍을 포함한, 다양한 워드 라인 선택들 또는 플레이트 바이어싱의 타이밍을 제어할 수 있다. 몇몇 경우들에서, 타이밍 컴포넌트(855)는 바이어싱 컴포넌트(850)의 동작들을 제어할 수 있다.
기준 컴포넌트(830)는 감지 컴포넌트(835)를 위한 기준 신호를 생성하기 위해 다양한 컴포넌트들을 포함할 수 있다. 기준 컴포넌트(830)는 기준 신호를 생성하도록 구성된 회로를 포함할 수 있다. 몇몇 경우들에서, 기준 컴포넌트(830)는 다른 강유전성 메모리 셀들(810)을 사용하여 구현될 수 있다. 감지 컴포넌트(835)는 기준 컴포넌트(830)로부터의 기준 신호와 강유전성 메모리 셀(810)로부터의 신호(디지트 라인(840)을 통해)를 비교할 수 있다. 논리 상태를 결정하면, 감지 컴포넌트는 그런 다음 래치(845)에 출력을 저장하며, 여기에서 그것은 메모리 어레이(805)가 부분인 전자 디바이스의 동작들에 따라 사용될 수 있다. 감지 컴포넌트(835)는 래치 및 강유전성 메모리 셀과 전자 통신하는 감지 증폭기를 포함할 수 있다.
메모리 제어기(815) 및/또는 그것의 다양한 서브-컴포넌트들 중 적어도 일부는 하드웨어, 프로세서에 의해 실행된 소프트웨어, 펌웨어, 또는 그것의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행된 소프트웨어 구현된다면, 메모리 제어기(815) 및/또는 그것의 다양한 서브-컴포넌트들 중 적어도 일부의 기능들은 범용 프로세서, 디지털 신호 프로세서(DSP), 애플리케이션-특정 집적 회로(ASIC), 필드-프로그램 가능한 게이트 어레이(FPGA) 또는 다른 프로그램 가능한 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 개시에서 설명된 기능들을 수행하도록 설계된 그것의 임의의 조합에 의해 실행될 수 있다. 메모리 제어기(815) 및/또는 그것의 다양한 서브-컴포넌트들 중 적어도 일부는, 기능들의 부분들이 하나 이상의 물리 디바이스들에 의해 상이한 물리적 위치들에서 구현될 수 있도록 분포되는 것을 포함하여, 다양한 위치들에서 물리적으로 위치될 수 있다. 몇몇 예들에서, 메모리 제어기(815) 및/또는 그것의 다양한 서브-컴포넌트들 중 적어도 일부는 본 개시의 다양한 예들에 따른 분리된 및 별개의 컴포넌트일 수 있다. 다른 예들에서, 메모리 제어기(815) 및/또는 그것의 다양한 서브-컴포넌트들 중 적어도 일부는, 이제 제한되지 않지만 I/O 컴포넌트, 트랜시버, 네트워크 서버, 또 다른 컴퓨팅 디바이스, 본 개시에서 설명된 하나 이상의 다른 컴포넌트들, 또는 본 개시의 다양한 예들에 따른 그것의 조합을 포함한, 하나 이상의 다른 하드웨어 컴포넌트들과 조합될 수 있다.
메모리 제어기(815)는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키고, 비-휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하며, 제 1 명령에 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시킬 수 있다. 메모리 제어기(815)는 또한 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하고, 제 1 명령에 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하고, 감지된 제 1 논리 상태를 강유전성 메모리 셀과 연관된 저장 컴포넌트에 저장하며, 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시킬 수 있다. 메모리 제어기(815)는 또한 명령에 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하고, 감지에 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장하며, 논리 상태를 저장하는 것에 기초하여 휘발성 모드로 제 1 강유전성 메모리 셀을 동작시킬 수 있다. 메모리 제어기(815)는 또한 명령에 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하고, 감지에 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장하며, 논리 상태를 저장하는 것에 기초하여 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시킬 수 있다. 몇몇 경우들에서, 제 1 강유전성 메모리 셀은 메모리 어레이의 제 1 부분에 있을 수 있다. 몇몇 경우들에서, 트랜지스터는 제 1 강유전성 메모리 셀에 결합될 수 있다. 몇몇 경우들에서, 제어기는 트랜지스터 및 감지 컴포넌트와 전자 통신할 수 있으며, 여기에서 제어기는 제 1 강유전성 메모리 셀이 비-휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시하도록 구성된다. 몇몇 경우들에서, 제 1 강유전성 메모리 셀은 메모리 어레이의 제 1 부분에 있을 수 있다. 몇몇 경우들에서, 트랜지스터는 제 1 강유전성 메모리 셀에 결합될 수 있다. 몇몇 경우들에서, 제어기는 트랜지스터 및 감지 컴포넌트와 전자 통신할 수 있으며, 여기에서 제어기는 제 1 강유전성 메모리 셀이 휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시하도록 구성된다.
도 9는 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 지원하는 디바이스(905)를 포함한 시스템(900)의 다이어그램을 도시한다. 디바이스(905)는 상기 설명된 바와 같이, 예컨대 도 1을 참조하여 메모리 어레이(100)의 컴포넌트들의 예이거나 또는 이를 포함할 수 있다. 디바이스(905)는 메모리 제어기(915), 메모리 셀들(920), 기본 입력/출력 시스템(BIOS) 컴포넌트(925), 프로세서(930), I/O 제어기(935), 및 주변 컴포넌트들(940)을 포함한, 통신들을 송신하고 수신하기 위한 컴포넌트들을 포함한 양방향 음성 및 데이터 통신들을 위한 컴포넌트들을 포함할 수 있다. 이들 컴포넌트들은 하나 이상의 버스들(예컨대, 버스(910))을 통해 전자 통신할 수 있다.
메모리 제어기(915)는 본 출원에서 설명된 바와 같이 하나 이상의 메모리 셀들을 동작시킬 수 있다. 구체적으로, 메모리 제어기(915)는 이중 모드 강유전성 메모리 셀 동작을 지원하도록 구성될 수 있다. 몇몇 경우들에서, 메모리 제어기(915)는 도 1(도시되지 않음)을 참조하여 설명된 바와 같이, 로우 디코더, 컬럼 디코더, 또는 양쪽 모두를 포함할 수 있다.
메모리 셀들(920)은 본 출원에서 설명된 바와 같이 정보를 저장할 수 있다(즉, 논리적 상태의 형태로).
BIOS 컴포넌트(925)는 다양한 하드웨어 컴포넌트들을 초기화하고 구동할 수 있는, 펌웨어로서 동작된 BIOS를 포함하는 소프트웨어 컴포넌트이다. BIOS 컴포넌트(925)는 또한 프로세서 및 다양한 다른 컴포넌트들, 예컨대, 주변 컴포넌트들, 입력/출력 제어 컴포넌트 사이에서 데이터 흐름을 관리할 수 있다. BIOS 컴포넌트(925)는 판독 전용 메모리(ROM), 플래시 메모리, 또는 임의의 다른 비-휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
프로세서(930)는 지능형 하드웨어 디바이스(예컨대, 범용 프로세서, DSP, 중앙 프로세싱 유닛(CPU), 마이크로제어기, ASIC, FPGA, 프로그램 가능한 논리 디바이스, 이산 게이트 또는 트랜지스터 로직 컴포넌트, 이산 하드웨어 컴포넌트, 또는 그것의 임의의 조합)를 포함할 수 있다. 몇몇 경우들에서, 프로세서(930)는 메모리 제어기를 사용하여 메모리 어레이를 동작시키도록 구성될 수 있다. 다른 경우들에서, 메모리 제어기는 프로세서(930)로 통합될 수 있다. 프로세서(930)는 다양한 기능들(예컨대, 이중 모드 강유전성 메모리 셀 동작을 지원하는 기능들 또는 태스크들)을 수행하기 위해 메모리에 저장된 컴퓨터-판독 가능한 지시들을 실행하도록 구성될 수 있다.
I/O 제어기(935)는 디바이스(905)에 대한 입력 및 출력 신호들을 관리할 수 있다. I/O 제어기(935)는 또한 디바이스(905)로 통합되지 않은 주변 장치들을 관리할 수 있다. 몇몇 경우들에서, I/O 제어기(935)는 외부 주변 장치로의 물리적 연결 또는 포트를 나타낼 수 있다. 몇몇 경우들에서, I/O 제어기(935)는 iOS®, ANDROID®, MS-DOS®, MS-WINDOWS®, OS/2®, UNIX®, LINUX®, 또는 또 다른 알려진 운영 시스템과 같은 운영 시스템을 이용할 수 있다. 다른 경우들에서, I/O 제어기(935)는 모뎀, 키보드, 마우스, 터치스크린, 또는 유사한 디바이스를 나타내거나 또는 그것과 상호 작용할 수 있다. 몇몇 경우들에서, I/O 제어기(935)는 프로세서의 부분으로서 구현될 수 있다. 몇몇 경우들에서, 사용자는 I/O 제어기(935)를 통해 또는 I/O 제어기(935)에 의해 제어된 하드웨어 컴포넌트들을 통해 디바이스(905)와 상호 작용할 수 있다.
주변 컴포넌트들(940)은 임의의 입력 또는 출력 디바이스, 또는 이러한 디바이스들을 위한 인터페이스를 포함할 수 있다. 예들은 디스크 제어기들, 사운드 제어기, 그래픽 제어기, 이더넷 제어기, 모뎀, 범용 직렬 버스(USB) 제어기, 직렬 또는 병렬 포트, 또는 주변 컴포넌트 상호접속(PCI) 또는 가속 그래픽 포트(AGP) 슬롯들과 같은, 주변 카드 슬롯들을 포함할 수 있다.
입력(945)은 디바이스(905) 또는 그것의 컴포넌트들로 입력을 제공하는 디바이스(905)의 외부에 있는 디바이스 또는 신호를 나타낼 수 있다. 이것은 사용자 인터페이스를 포함하거나 또는 다른 디바이스들과 또는 그 사이에서의 인터페이스를 포함할 수 있다. 몇몇 경우들에서, 입력(945)은 주변 컴포넌트(들)(940)를 통해 디바이스(905)와 인터페이스하는 주변 장치일 수 있거나 또는 입력/출력 제어 컴포넌트(935)에 의해 관리될 수 있다.
출력(950)은 디바이스(905) 또는 그것의 컴포넌트들 중 임의의 것으로부터의 출력을 수신하도록 구성된 디바이스(905)의 외부에 있는 디바이스 또는 신호를 나타낼 수 있다. 출력(950)의 예들은 디스플레이, 오디오 스피커들, 인쇄 디바이스, 또 다른 프로세서 또는 인쇄 회로 보드 등을 포함할 수 있다. 몇몇 경우들에서, 출력(950)은 주변 컴포넌트(들)(940)를 통해 디바이스(905)와 인터페이스하는 주변장치일 수 있거나 또는 입력/출력 제어 컴포넌트(935)에 의해 관리될 수 있다. 몇몇 경우들에서, 배터리-동력 시스템은 스위치 오프되며 비-휘발성 모드로 데이터를 자동으로 저장할 수 있다. 몇몇 예들에서, 배터리-동력 시스템은 스위치 온되며 휘발성 모드로 데이터를 자동으로 저장할 수 있다.
도 10은 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 위한 방법(1000)을 예시한 흐름도를 도시한다. 방법(1000)의 동작들은 본 출원에서 설명된 바와 같이 메모리 어레이(100) 또는 그것의 컴포넌트들에 의해 구현될 수 있다. 예를 들어, 방법(1000)의 동작들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 메모리 제어기에 의해 수행될 수 있다. 몇몇 예들에서, 메모리 어레이(100)는 이하에서 설명된 기능들을 수행하도록 디바이스의 기능 요소들을 제어하기 위해 코드들의 세트를 실행할 수 있다. 부가적으로 또는 대안적으로, 메모리 어레이(100)는 특수-목적 하드웨어를 사용하여 이하에서 설명된 기능들의 예들을 수행할 수 있다.
블록(1005)에서, 메모리 어레이(100)는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시킬 수 있다. 블록(1005)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 방법(1000)은 비-휘발성 모드에서의 다른 동작들 중에서, 비-휘발성 모드로 데이터를 기록하는 것, 비-휘발성 모드로 데이터를 판독하는 것, 및 비-휘발성 모드로 데이터를 리프레시하는 것을 추가로 포함할 수 있다. 특정한 예들에서, 블록(1005)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 비-휘발성 조작기에 의해 수행될 수 있다.
블록(1010)에서, 메모리 어레이(100)는 비-휘발성 모드로 강유전성 메모리 셀을 동작시키면서 제 1 명령을 개시할 수 있다. 블록(1010)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 몇몇 예들에서, 제 1 명령을 개시하는 것은 메모리 셀을 포함한 메모리 어레이의 제 1 부분을 선택하는 것을 포함한다. 몇몇 예들에서, 방법(1000)은 비-휘발성 모드로 데이터를 판독하는 것 및 휘발성 모드로 데이터를 기록하는 것을 추가로 포함할 수 있다. 특정한 예들에서, 블록(1010)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 명령 컴포넌트에 의해 수행될 수 있다.
블록(1015)에서, 메모리 어레이(100)는 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시킬 수 있다. 블록(1015)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 방법(1000)은 비-휘발성 모드에서의 다른 동작들 중에서, 휘발성 모드로 데이터를 기록하는 것, 휘발성 모드로 데이터를 판독하는 것, 및 휘발성 모드로 데이터를 리프레싱하는 것을 추가로 포함할 수 있다. 몇몇 예들에서, 휘발성 모드로 메모리 셀을 동작시키는 것은 비-휘발성 모드로 메모리 어레이의 제 1 부분에서 제 1 메모리 셀을 동작시키는 것과 상이한 메모리 어레이의 제 2 부분에서 제 2 메모리 셀을 동작시키는 것을 포함할 수 있다. 특정한 예들에서, 블록(1015)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 휘발성 조작기에 의해 수행될 수 있다.
도 11은 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 위한 방법(1100)을 예시한 흐름도를 도시한다. 방법(1100)의 동작들은 본 출원에서 설명된 바와 같이 메모리 어레이(100) 또는 그것의 컴포넌트에 의해 구현될 수 있다. 예를 들어, 방법(1100)의 동작들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 메모리 제어기에 의해 수행될 수 있다. 몇몇 예들에서, 메모리 어레이(100)는 이하에서 설명된 기능들을 수행하도록 디바이스의 기능 요소들을 제어하기 위해 코드들의 세트를 실행할 수 있다. 부가적으로 또는 대안적으로, 메모리 어레이(100)는 특수-목적 하드웨어를 사용하여 이하에서 설명되는 기능들의 예들을 수행할 수 있다.
블록(1105)에서, 메모리 어레이(100)는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키면서 제 1 명령을 개시할 수 있다. 블록(1105)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1105)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 명령 컴포넌트에 의해 수행될 수 있다.
블록(1110)에서, 메모리 어레이(100)는 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지할 수 있다. 블록(1110)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1110)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 감지 컴포넌트에 의해 수행될 수 있다.
블록(1115)에서, 메모리 어레이(100)는 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장할 수 있다. 블록(1115)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1115)의 동작들의 예들은 도 6 내지 도 9를 참조하여 설명된 바와 같이 저장 컴포넌트에 의해 수행될 수 있다.
블록(1120)에서, 메모리 어레이(100)는 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시킬 수 있다. 블록(1120)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1120)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 휘발성 조작기에 의해 수행될 수 있다.
도 12는 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀 동작을 위한 방법(1200)을 예시한 흐름도를 도시한다. 방법(1200)의 동작들은 본 출원에서 설명된 바와 같이 메모리 어레이(100) 또는 그것의 컴포넌트들에 의해 구현될 수 있다. 예를 들어, 방법(1200)의 동작들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 메모리 제어기에 의해 수행될 수 있다. 몇몇 예들에서, 메모리 어레이(100)는 이하에서 설명된 기능들을 수행하도록 디바이스의 기능 요소들을 제어하기 위해 코드들의 세트를 실행할 수 있다. 부가적으로 또는 대안적으로, 메모리 어레이(100)는 특수-목적 하드웨어를 사용하여 이하에서 설명되는 기능들의 예들을 수행할 수 있다.
블록(1205)에서, 메모리 어레이(100)는 제 1 강유전성 메모리 셀이 비-휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시할 수 있다. 블록(1205)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1205)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 명령 컴포넌트에 의해 수행될 수 있다.
블록(1210)에서, 메모리 어레이(100)는 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지할 수 있다. 블록(1210)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1210)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 감지 컴포넌트에 의해 수행될 수 있다.
블록(1215)에서, 메모리 어레이(100)는 감지에 적어도 부분적으로 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장할 수 있다. 블록(1215)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1215)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 저장 컴포넌트에 의해 수행될 수 있다.
블록(1220)에서, 메모리 어레이(100)는 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 휘발성 모드로 제 1 강유전성 메모리 셀을 동작시킬 수 있다. 블록(1220)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1220)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 휘발성 조작기에 의해 수행될 수 있다.
도 13은 본 개시의 다양한 예들에 따른 이중 모드 강유전성 메모리 셀을 위한 방법(1300)을 예시한 흐름도를 도시한다. 방법(1300)의 동작들은 본 출원에서 설명된 바와 같이 메모리 어레이(100) 또는 그것의 컴포넌트들에 의해 구현될 수 있다. 예를 들어, 방법(1300)의 동작들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 메모리 제어기에 의해 수행될 수 있다. 몇몇 예들에서, 메모리 어레이(100)는 이하에서 설명된 기능들을 수행하도록 디바이스의 기능 요소들을 제어하기 위해 코드들의 세트를 실행할 수 있다. 부가적으로 또는 대안적으로, 메모리 어레이(100)는 특수-목적 하드웨어를 사용하여 이하에서 설명되는 기능들의 예들을 수행할 수 있다.
블록(1305)에서, 메모리 어레이(100)는 제 1 강유전성 메모리 셀이 휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시할 수 있다. 블록(1305)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1305)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 명령 컴포넌트에 의해 수행될 수 있다.
블록(1310)에서, 메모리 어레이(100)는 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지할 수 있다. 블록(1310)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1310)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 감지 컴포넌트에 의해 수행될 수 있다.
블록(1315)에서, 메모리 어레이(100)는 감지에 적어도 부분적으로 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장할 수 있다. 블록(1315)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1315)의 동작들의 예들은 도 7 내지 도 9를 참조하여 설명된 바와 같이 저장 컴포넌트에 의해 수행될 수 있다.
블록(1320)에서, 메모리 어레이(100)는 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시킬 수 있다. 블록(1320)의 동작들은 도 2 내지 도 5를 참조하여 설명된 방법들에 따라 수행될 수 있다. 특정한 예들에서, 블록(1320)의 동작들의 예들은 도 6 내지 도 9를 참조하여 설명된 바와 같이 비-휘발성 조작기에 의해 수행될 수 있다.
상기 설명된 방법들은 가능한 구현들을 설명하며, 동작들 및 단계들은 재배열되거나 또는 그 외 수정될 수 있으며 다른 구현들이 가능하다는 것이 주의되어야 한다. 더욱이, 방법들 중 둘 이상으로부터의 예들은 조합될 수 있다. 방법(1300)은 비-휘발성 모드에서, 다른 동작들 중에서, 비-휘발성 모드로 데이터를 기록하는 것, 비-휘발성 모드로 데이터를 판독하는 것, 및 비-휘발성 모드로 데이터를 리프레싱하는 것을 추가로 포함할 수 있다. 몇몇 경우들에서, 방법(1300)은 휘발성 모드에서, 다른 동작들 중에서, 휘발성 모드로 데이터를 기록하는 것, 휘발성 모드로 데이터를 판독하는 것, 및 휘발성 모드로 데이터를 리프레싱하는 것을 포함할 수 있다.
본 출원에서 설명된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수 있는 데이터, 지시들, 명령들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 그것의 임의의 조합에 의해 표현될 수 있다. 몇몇 도면들은 단일 신호로서 신호들을 예시할 수 있지만; 신호는 신호들의 버스를 나타낼 수 있으며, 여기에서 버스는 다양한 비트 폭들을 가질 수 있다는 것이 이 기술분야에서의 통상의 기술자에 의해 이해될 것이다.
본 출원에서 사용된, 용어 "가상 접지"는 대략 0볼트(0V)의 전압에서 유지되지만 접지와 직접 연결되지 않는 전기 회로의 노드를 나타낸다. 따라서, 가상 접지의 전압은 일시적으로 변동하며 정상 상태에서 대략 0V로 돌아갈 수 있다. 가상 접지는, 연산 증폭기들 및 저항기들로 이루어진 분압기와 같은, 다양한 전자 회로 요소들을 사용하여 구현될 수 있다. 다른 구현들이 또한 가능하다. "가상 접지" 또는 "가상 접지된"은 대략 0V에 연결됨을 의미한다.
용어 "전자 통신" 및 "결합된"는 컴포넌트들 사이에서의 전자 흐름을 지원하는 컴포넌트들 사이에서의 관계를 나타낸다. 이것은 컴포넌트들 간의 직접 연결을 포함할 수 있거나 또는 중간 컴포넌트들을 포함할 수 있다. 전자 통신에서 또는 서로 결합된 컴포넌트들은 전자들 또는 신호들을 활발히 교환할 수 있거나(예컨대, 에너자이징 회로에서) 또는 전자들 또는 신호들을 활발히 교환하지 않을 수 있지만(예컨대, 디-에너자이징 회로에서) 회로가 에너자이징될 때 전자들 또는 신호들을 교환하도록 구성되고 동작 가능할 수 있다. 예로서, 스위치(예컨대, 트랜지스터)를 통해 물리적으로 연결된 두 개의 컴포넌트들은 전자 통신하거나 또는 스위치의 상태(즉, 개방 또는 폐쇄)에 관계없이 결합될 수 있다.
본 출원에서 사용된, 용어 "실질적으로"는 수정된 특성(예컨대, 용어 실질적으로에 의해 한정된 동사 또는 형용사)이 절대적일 필요는 없으며 특성의 이점들을 달성하기에 충분히 가깝다는 것을 의미한다.
본 출원에서 사용된, 용어 "전극"는 전기 도체를 나타낼 수 있으며, 몇몇 경우들에서, 메모리 어레이의 메모리 셀 또는 다른 컴포넌트로의 전기적 접촉으로서 이용될 수 있다. 전극은 메모리 어레이(100)의 컴포넌트들 또는 요소들 사이에서 도전성 경로를 제공하는 트레이스, 와이어, 도전성 라인, 도전성 층 등을 포함할 수 있다.
용어 "절연된"는 전자들이 현재 그것들 사이에서 흐를 수 없는 컴포넌트들 사이에서의 관계를 나타내며; 컴포넌트들은 그것들 사이에 개방 회로가 있다면 서로 절연된다. 예를 들어, 스위치에 의해 물리적으로 연결된 두 개의 컴포넌트들은 스위치가 개방될 때 서로 절연될 수 있다.
본 출원에서 사용된, 용어 "단락(shorting)"는 도전성 경로가 논의 중인 두 개의 컴포넌트들 사이에서 단일 중간 컴포넌트의 활성화를 통해 컴포넌트들 사이에 수립되는 컴포넌트들 사이에서의 관계를 나타낸다. 예를 들어, 제 2 컴포넌트로 단락된 제 1 컴포넌트는 두 개의 컴포넌트들 사이에서의 스위치가 폐쇄될 때 제 2 컴포넌트와 전자들을 교환할 수 있다. 따라서, 단락은 전자 통신하고 있는 컴포넌트들(또는 라인들) 사이에서 전하의 흐름을 가능화하는 동적 동작일 수 있다.
메모리 어레이(100)를 포함하여, 본 출원에서 논의된 디바이스들은, 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 갈륨 질화물 등과 같은, 반도체 기판상에서 형성될 수 있다. 몇몇 경우들에서, 기판은 반도체 웨이퍼이다. 다른 경우들에서, 기판은 실리콘-온-글래스(SOG) 또는 실리콘-온-사파이어(SOP)와 같은 실리콘-온-절연체(SOI) 기판, 또는 또 다른 기판상에서의 반도체 재료들의 에피택셜 층들일 수 있다. 기판, 또는 기판의 서브-영역들의 도전율은 이에 제한되지 않지만, 인, 붕소, 또는 비소를 포함한 다양한 화학 종들을 사용하여 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 동안, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본 출원에서 논의된 트랜지스터 또는 트랜지스터들은 전계-효과 트랜지스터(FET)를 나타내며 소스, 드레인, 및 게이트를 포함한 3 단자 디바이스를 포함할 수 있다. 단자들은 도전성 재료들, 예컨대, 금속들을 통해 다른 전자 요소들에 연결될 수 있다. 소스 및 드레인은 도전성일 수 있으며 고농도-도핑, 예컨대, 변성된, 반도체 영역을 포함할 수 있다. 소스 및 드레인은 저농도-도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n-형(즉, 다수 캐리어들이 전자들이다)이면, FET는 n-형 FET로서 불리울 수 있다. 채널이 p-형(즉, 다수 캐리어들이 홀들이다)이면, FET는 p-형 FET로서 불리울 수 있다. 채널은 절연 게이트 산화물에 의해 캐핑될 수 있다. 채널 도전율은 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, 각각 n-형 FET 또는 p-형 FET에 양의 전압 또는 음의 전압을 인가하는 것은 채널이 도전성이 되는 것을 야기할 수 있다. 트랜지스터는 트랜지스터의 임계 전압 이상의 전압이 트랜지스터 게이트에 인가될 때 "온" 또는 "활성화"될 수 있다. 트랜지스터는 트랜지스터의 임계 전압 미만의 전압이 트랜지스터 게이트에 인가될 때 "오프" 또는 "비활성화"될 수 있다.
첨부된 도면들과 관련하여, 여기에서 제시된 설명은 예시적인 구성들을 설명하며 구현될 수 있거나 또는 청구항들의 범위 내에 있는 예들 모두를 나타내는 것은 아니다. 본 출원에서 사용된 용어 "대표적인"는 "예, 인스턴스, 또는 예시로서 작용하는"을 의미하며 "선호된" 또는 "다른 예들에 비해 유리한"을 의미하지 않는다. 상세한 설명은 설명된 기술들의 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 이들 기술들은, 그러나, 이들 특정 세부사항들 없이 실시될 수 있다. 몇몇 인스턴스들에서, 잘-알려진 구조들 및 디바이스들이 설명된 예들의 개념들을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
첨부된 도면들에서, 유사한 컴포넌트들 또는 특징들은 동일한 참조 라벨을 가질 수 있다. 뿐만 아니라, 동일한 유형의 다양한 컴포넌트들은 대시에 의한 참조 라벨 및 유사한 컴포넌트들 간을 구별하는 제 2 라벨을 따름으로써 구별될 수 있다. 제 1 참조 라벨이 명세서에서 사용된다면, 설명은 제 2 참조 라벨에 관계없이 동일한 제 1 참조 라벨을 가진 유사한 컴포넌트들 중 임의의 것에 적용 가능하다.
본 출원에서 설명된 정보 및 신호들은 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수 있는 데이터, 지시들, 명령들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 그것의 임의의 조합에 의해 표현될 수 있다.
여기에서의 개시와 관련되어 설명된 다양한 예시적인 블록들 및 모듈들은 본 출원에서 설명된 기능들을 수행하도록 설계된 범용 프로세서, DSP, ASIC, FPG 또는 다른 프로그램 가능한 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 그것의 임의의 조합으로 구현되거나 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 기계일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예컨대, 디지털 신호 프로세서(DSP) 및 마이크로프로세서, 다수의 마이크로프로세서들, DSP 코어와 함께 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성의 조합)으로서 구현될 수 있다.
본 출원에서 설명된 기능들은 하드웨어, 프로세서에 의해 실행된 소프트웨어, 펌웨어, 또는 그것의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행된 소프트웨어로 구현되면, 기능들은 컴퓨터-판독 가능한 매체상에 하나 이상의 지시들 또는 코드로서 그것 상에 저장되거나 또는 그것을 통해 송신될 수 있다. 다른 예들 및 구현들은 개시 및 첨부된 청구항들의 범위 내에 있다. 예를 들어, 소프트웨어의 특징으로 인해, 상기 설명된 기능들은 프로세서에 의해 실행된 소프트웨어, 하드웨어, 펌웨어, 하드와이어링, 또는 이들 중 임의의 것의 조합들을 사용하여 구현될 수 있다. 기능들을 구현한 특징들은 또한 기능들의 부분들이 상이한 물리적 위치들에서 구현되도록 분산되는 것을 포함하여, 다양한 위치들에서 물리적으로 위치될 수 있다. 또한, 청구항들에서를 포함한, 본 출원에서 사용된, 아이템들의 리스트(예를 들어, "~ 중 적어도 하나" 또는 "~ 중 하나 이상"과 같은 구절로 시작되는 아이템들의 리스트)에서 사용된 바와 같이 "또는"은 예를 들어, A, B, 또는 C 중 적어도 하나의 리스트가 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하도록 포괄적 리스트를 나타낸다. 또한, 본 출원에서 사용된, 구절 "~에 기초한"은 폐쇄된 세트의 조건들에 대한 참조로서 해석되지 않을 것이다. 예를 들어, "조건 A에 기초한"으로서 설명되는 대표적인 단계는 본 개시의 범위로부터 벗어나지 않고 조건 A 및 조건 B 양쪽 모두에 기초할 수 있다. 다시 말해서, 본 출원에서 사용된, 구절 "~에 기초한"은 구절 "~에 적어도 부분적으로 기초한"과 동일한 방식으로 해석될 것이다.
컴퓨터-판독 가능한 미디어는 하나의 장소로부터 또 다른 곳으로 컴퓨터 프로그램의 이송을 가능하게 하는 임의의 매체를 포함한 비-일시적 컴퓨터 저장 미디어 및 통신 미디어 양쪽 모두를 포함한다. 비-일시적 저장 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 제한이 아닌, 예로서, 비-일시적 컴퓨터-판독 가능한 미디어는 RAM, ROM, 전기적으로 삭제 가능한 프로그램 가능 판독 전용 메모리(EEPROM), 컴팩트 디스크(CD) ROM 또는 다른 광학 디스크 저장 장치, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 지시들 또는 데이터 구조들의 형태로 원하는 프로그램 코드 수단을 운반하거나 또는 저장하기 위해 사용될 수 있으며 범용 또는 특수-목적 컴퓨터, 또는 범용 또는 특수-목적 프로세서에 의해 액세스될 수 있는 임의의 다른 비-일시적 매체를 포함할 수 있다. 또한, 임의의 연결은 컴퓨터-판독 가능한 매체로 적절히 불리운다. 예를 들어, 소프트웨어가 동축 케이블, 광 섬유 케이블, 꼬임 쌍, 디지털 가입자 회선(DSL), 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광 섬유 케이블, 꼬임 쌍, 디지털 가입자 회선(DSL), 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본 출원에서 사용된, 디스크(disk 및 disc)는, CD, 레이저 디스크, 광학 디스크, 디지털 다목적 디스크(DVD), 플로피 디스크 및 블루-레이 디스크를 포함하며 여기에서 디스크들(disks)은 보통 자기적으로 데이터를 재생하는 반면, 디스크들(discs)은 레이저들을 갖고 광학적으로 데이터를 재생한다. 상기의 조합들은 또한 컴퓨터-판독 가능한 미디어의 범위 내에 포함된다.
여기에서의 설명은 이 기술분야의 숙련자가 개시를 만들거나 또는 이를 사용할 수 있게 하기 위해 제공된다. 개시에 대한 다양한 수정들이 이 기술분야의 숙련자들에게 쉽게 명백할 것이며, 여기에서 정의된 일반 원리들은 개시의 범위로부터 벗어나지 않고 다른 변화들에 적용될 수 있다. 따라서, 개시는 본 출원에서 설명된 예들 및 설계들에 제한되지 않으며, 본 출원에서 설명된 원리들 및 신규 특징들과 부합하는 가장 넓은 범위를 따를 것이다.
메모리 어레이를 동작시키는 방법이 설명된다. 방법은 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 것, 비-휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하는 것, 및 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시키는 것을 포함할 수 있다.
메모리 어레이를 동작시키기 위한 장치가 설명된다. 장치는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키기 위한 수단, 비-휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하기 위한 수단, 및 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 수단을 포함할 수 있다.
메모리 어레이를 동작시키기 위한 또 다른 장치가 설명된다. 장치는 메모리 셀 및 메모리 셀과 전자 통신하는 메모리 제어기를 포함할 수 있으며, 여기에서 메모리 제어기는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키고, 비-휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하며, 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시키도록 동작 가능하다. 상기 설명된 방법 및 장치의 몇몇 예들에서, 제 1 명령을 개시하는 것은: 메모리 어레이의 제 1 부분을 선택하는 것을 포함한다.
상기 설명된 방법 및 장치의 몇몇 예들은 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 2 명령을 개시하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 제 2 명령에 적어도 부분적으로 기초하여 비-휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들에서, 제 2 명령을 개시하는 것은: 메모리 어레이의 제 1 부분을 선택 해제하는 것을 포함한다.
상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 비-휘발성 모드로 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시키기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 휘발성 모드로 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시키기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 제 1 시간에서 강유전성 메모리 셀이 비-휘발성 모드 또는 휘발성 모드에 있는지를 결정하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 제 1 시간에서 메모리 어레이의 제 2 강유전성 메모리 셀이 비-휘발성 모드 또는 휘발성 모드에 있을 수 있는지를 결정하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 제 2 강유전성 메모리 셀이 비-휘발성 모드 또는 휘발성 모드에 있을 수 있는지를 결정하는 것에 적어도 부분적으로 기초하여 제 2 강유전성 메모리 셀의 동작 모드를 조정하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
장치가 설명된다. 장치는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키기 위한 수단, 비-휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하기 위한 수단, 및 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 수단을 포함할 수 있다. 몇몇 예들은 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하기 위한 수단을 추가로 포함할 수 있다.
몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 2 명령을 개시하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 제 2 명령에 적어도 부분적으로 기초하여 비-휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 비-휘발성 모드로 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시키기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 휘발성 모드로 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시키기 위한 수단을 추가로 포함할 수 있다.
몇몇 예들은 제 1 시간에 강유전성 메모리 셀이 비-휘발성 모드 또는 휘발성 모드에 있는지를 결정하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 제 1 시간에 메모리 어레이의 제 2 강유전성 메모리 셀이 비-휘발성 모드 또는 휘발성 모드에 있는지를 결정하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 제 2 강유전성 메모리 셀이 비-휘발성 모드 또는 휘발성 모드에 있는지를 결정하는 것에 적어도 부분적으로 기초하여 제 2 강유전성 메모리 셀의 동작 모드를 조정하기 위한 수단을 추가로 포함할 수 있다.
메모리 어레이를 동작시키는 방법이 설명된다. 방법은 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하는 것, 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하는 것, 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하는 것, 및 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시키는 것을 포함할 수 있다.
메모리 어레이를 동작시키기 위한 장치가 설명된다. 장치는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하기 위한 수단, 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하기 위한 수단, 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하기 위한 수단, 및 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 수단을 포함할 수 있다.
메모리 어레이를 동작시키기 위한 또 다른 장치가 설명된다. 장치는 메모리 셀 및 메모리 셀과 전자 통신하는 메모리 제어기를 포함할 수 있으며, 여기에서 메모리 제어기는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하고, 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하고, 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하며, 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시키도록 동작 가능하다.
상기 설명된 방법 및 장치의 몇몇 예들은 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀의 동작 모드를 결정하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 동작 모드를 결정하는 것에 적어도 부분적으로 기초하여 메모리 어레이의 제 1 부분으로 리프레시 명령을 개시하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키는 동안 비-휘발성 모드로 메모리 어레이의 제 2 부분에서의 제 2 강유전성 메모리 셀을 동작시키기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있으며, 메모리 어레이의 제 2 부분은 메모리 어레이의 제 1 부분과 상이하다.
상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 2 기준 전압에서 제 1 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 2 명령을 개시하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 제 2 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 2 논리 상태를 감지하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 감지된 제 2 논리 상태를 강유전성 메모리 셀에 기록하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 제 2 명령을 개시하는 것에 적어도 부분적으로 기초하여 저장 후 비-휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 메모리 어레이의 제 1 부분이 비-휘발성 모드로 동작하는 것에 적어도 부분적으로 기초하여 제 1 기준 전압을 강유전성 메모리 셀에 인가하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 메모리 어레이의 제 1 부분이 휘발성 모드로 동작하는 것에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 기준 전압과 상이한 제 2 기준 전압을 인가하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 강유전성 메모리 디바이스의 전력 레벨에 기초하여 제 1 명령을 개시하는 것이 자동으로 발생하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 몇몇 예들에서, 전력 레벨은 디바이스가 전원 인가됨을 나타낼 수 있다. 다른 예들에서, 전력 레벨은 디바이스가 전원 차단됨을 나타낼 수 있다.
장치가 설명된다. 장치는 비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 동안 제 1 명령을 개시하기 위한 수단, 제 1 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 논리 상태를 감지하기 위한 수단, 강유전성 메모리 셀과 연관된 저장 컴포넌트에 감지된 제 1 논리 상태를 저장하기 위한 수단, 및 저장 후 휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 수단을 포함할 수 있다. 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 동안 제 2 명령을 개시하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 제 2 명령에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 2 논리 상태를 감지하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 감지된 제 2 논리 상태를 강유전성 메모리 셀에 기록하기 위한 수단을 추가로 포함할 수 있다.
몇몇 예들은 제 2 명령을 개시하는 것에 적어도 부분적으로 기초하여 저장 후 비-휘발성 모드로 강유전성 메모리 셀을 동작시키기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 메모리 어레이의 제 1 부분이 비-휘발성 모드로 동작하는 것에 적어도 부분적으로 기초하여 제 1 기준 전압을 강유전성 메모리 셀에 인가하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 휘발성 모드로 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 2 기준 전압에서 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징하기 위한 수단을 추가로 포함할 수 있다. 몇몇 예들은 메모리 어레이의 제 1 부분이 휘발성 모드로 동작하는 것에 적어도 부분적으로 기초하여 강유전성 메모리 셀의 제 1 기준 전압과 상이한 제 2 기준 전압을 인가하기 위한 수단을 추가로 포함할 수 있다.
메모리 어레이를 동작시키는 방법이 설명된다. 방법은 제 1 강유전성 메모리 셀이 휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시하는 것, 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하는 것, 감지에 적어도 부분적으로 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장하는 것, 및 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키는 것을 포함할 수 있다.
메모리 어레이를 동작시키기 위한 장치가 설명된다. 장치는 제 1 강유전성 메모리 셀이 휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시하기 위한 수단, 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하기 위한 수단, 상기 감지에 적어도 부분적으로 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장하기 위한 수단, 및 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키기 위한 수단을 포함할 수 있다.
메모리 어레이를 동작시키기 위한 또 다른 장치가 설명된다. 장치는 메모리 셀 및 메모리 셀과 전자 통신하는 메모리 제어기를 포함할 수 있으며, 여기에서 메모리 제어기는 제 1 강유전성 메모리 셀이 휘발성 모드에 있는 동안 제 1 강유전성 메모리 셀로의 명령을 개시하고, 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하고, 상기 감지에 적어도 부분적으로 기초하여 메모리 어레이의 감지 컴포넌트에 논리 상태를 저장하며, 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키도록 동작 가능하다.
상기 설명된 방법 및 장치의 몇몇 예들은 명령에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀의 동작 모드를 결정하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 동작 모드를 결정하는 것에 적어도 부분적으로 기초하여 메모리 어레이의 제 1 부분으로의 리프레시 명령을 개시하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 비-휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키는 동안 휘발성 모드로 메모리 어레이의 제 2 부분에서의 제 2 강유전성 메모리 셀을 동작시키기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있으며, 메모리 어레이의 제 2 부분은 메모리 어레이의 제 1 부분과 상이하다.
상기 설명된 방법 및 장치의 몇몇 예들은 논리 상태를 감지하는 것에 적어도 부분적으로 기초하여 제 1 강유전성 메모리 셀의 제 1 디지트 라인을 제 1 전압으로 바이어싱하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들은 논리 상태를 감지하는 것에 적어도 부분적으로 기초하여 제 1 전압과 상이한 제 2 전압으로 제 1 강유전성 메모리 셀의 제 1 디지트 라인을 바이어싱하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다. 상기 설명된 방법 및 장치의 몇몇 예들에서, 제 1 전압은 제 2 전압보다 클 수 있다.
상기 설명된 방법 및 장치의 몇몇 예들은 휘발성 모드로 제 1 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 2 기준 전압에서 제 1 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징하기 위한 프로세스들, 특징들, 수단들, 또는 지시들을 추가로 포함할 수 있다.
일 실시예에서, 메모리 어레이는 휘발성 동작 모드에서 및 비-휘발성 동작 모드에서 동작하도록 구성된 제 1 강유전성 메모리 셀로서, 상기 제 1 강유전성 메모리 셀은 메모리 어레이의 제 1 부분에 있는, 상기 제 1 강유전성 메모리 셀, 상기 제 1 강유전성 메모리 셀에 결합된 트랜지스터, 제 1 강유전성 메모리 셀과 전자 통신하는 감지 컴포넌트, 및 제 1 강유전성 메모리 셀과 전자 통신하는 스위치로서, 상기 스위치는 비-휘발성 동작 모드와 연관된 제 1 셀 플레이트 또는 휘발성 동작 모드와 연관된 제 2 셀 플레이트를 선택하도록 구성된, 상기 스위치를 포함할 수 있다.
메모리 어레이를 동작시키는 방법이 설명된다. 방법은 휘발성 동작 모드로 및 비-휘발성 동작 모드로 동작하도록 구성된 제 1 강유전성 메모리 셀을 형성하는 단계로서, 상기 제 1 강유전성 메모리 셀은 메모리 어레이의 제 1 부분에 있는, 상기 제 1 강유전성 메모리 셀 형성 단계, 제 1 강유전성 메모리 셀에 결합된 트랜지스터를 형성하는 단계, 제 1 강유전성 메모리 셀과 전자 통신하는 감지 컴포넌트를 형성하는 단계, 및 제 1 강유전성 메모리 셀과 전자 통신하는 스위치를 형성하는 단계로서, 상기 스위치는 비-휘발성 동작 모드와 연관된 제 1 셀 플레이트 또는 휘발성 동작 모드와 연관된 제 2 셀 플레이트를 선택하도록 구성되는, 상기 스위치 형성 단계를 포함할 수 있다.
상기 설명된 메모리 어레이의 몇몇 예들은 또한 감지 컴포넌트와 전자 통신하는 타이밍 컴포넌트를 포함할 수 있으며, 타이밍 컴포넌트는 비-휘발성 동작 모드 또는 휘발성 동작 모드와 연관된 타이밍 신호를 제 1 시간에 감지 컴포넌트로 제공하기 위한 것이다. 상기 설명된 미정의의 몇몇 예들은 또한 타이밍 컴포넌트와 전자 통신하는 제 2 스위치를 포함할 수 있으며, 여기에서 타이밍 컴포넌트는 스위치를 사용하여 타이밍 신호를 제공한다.
상기 설명된 메모리 어레이의 몇몇 예들은 또한 감지 컴포넌트와 전자 통신하는 전압 컴포넌트를 포함할 수 있으며, 전압 컴포넌트는 비-휘발성 동작 모드 또는 휘발성 동작 모드와 연관된 기준 전압을 제 1 시간에 감지 컴포넌트로 제공하기 위한 것이다. 상기 설명된 미정의의 몇몇 예들은 또한 전압 컴포넌트와 전자 통신하는 제 3 스위치를 포함할 수 있으며, 여기에서 전압 컴포넌트는 스위치를 사용하여 기준 전압을 제공한다.
상기 설명된 메모리 어레이의 몇몇 예들은 또한 제 1 강유전성 메모리 셀 및 제 2 강유전성 메모리 셀과 전자 통신하는 워드 라인을 포함할 수 있으며, 상기 워드 라인은 제 1 강유전성 메모리 셀 및 제 2 강유전성 메모리 셀을 선택하기 위한 것이다. 상기 설명된 몇몇 예들에서, 제 1 강유전성 메모리 셀 및 제 2 강유전성 메모리 셀은 휘발성 동작 모드로 동작한다.
Claims (35)
- 방법에 있어서,
비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키는 단계;
상기 비-휘발성 모드로 상기 강유전성 메모리 셀을 동작시키면서 제 1 명령을 개시하는 단계; 및
상기 제 1 명령에 적어도 부분적으로 기초하여 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키는 단계를 포함하는, 방법. - 청구항 1에 있어서,
상기 제 1 명령에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀의 제 1 논리 상태를 감지하는 단계를 더 포함하는, 방법. - 청구항 2에 있어서,
상기 강유전성 메모리 셀과 연관된 저장 컴포넌트에 상기 감지된 제 1 논리 상태를 저장하는 단계를 더 포함하는, 방법. - 청구항 1에 있어서,
상기 제 1 명령을 개시하는 단계는:
상기 메모리 어레이의 제 1 부분을 선택하는 단계를 포함하는, 방법. - 청구항 1에 있어서,
상기 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키면서 제 2 명령을 개시하는 단계; 및
상기 제 2 명령에 적어도 부분적으로 기초하여 상기 비-휘발성 모드로 상기 강유전성 메모리 셀을 동작시키는 단계를 더 포함하는, 방법. - 청구항 5에 있어서,
상기 제 2 명령을 개시하는 단계는:
상기 메모리 어레이의 제 1 부분을 선택 해제하는 단계를 포함하는, 방법. - 청구항 1에 있어서,
상기 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키면서 상기 비-휘발성 모드로 상기 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시키는 단계를 더 포함하는, 방법. - 청구항 1에 있어서,
상기 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키면서 상기 휘발성 모드로 상기 메모리 어레이의 제 2 강유전성 메모리 셀을 동작시키는 단계를 더 포함하는, 방법. - 청구항 1에 있어서,
제 1 시간에 상기 강유전성 메모리 셀이 상기 비-휘발성 모드 또는 상기 휘발성 모드에 있는지를 결정하는 단계; 및
상기 제 1 시간에 상기 메모리 어레이의 제 2 강유전성 메모리 셀이 상기 비-휘발성 모드 또는 상기 휘발성 모드에 있는지를 결정하는 단계를 더 포함하는, 방법. - 청구항 9에 있어서,
상기 제 2 강유전성 메모리 셀이 상기 비-휘발성 모드 또는 상기 휘발성 모드에 있는지를 결정하는 것에 적어도 부분적으로 기초하여 상기 제 2 강유전성 메모리 셀의 동작 모드를 조정하는 단계를 더 포함하는, 방법. - 방법에 있어서,
비-휘발성 모드로 메모리 어레이의 강유전성 메모리 셀을 동작시키면서 제 1 명령을 개시하는 단계;
상기 제 1 명령에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀의 제 1 논리 상태를 감지하는 단계;
상기 강유전성 메모리 셀과 연관된 저장 컴포넌트에 상기 감지된 제 1 논리 상태를 저장하는 단계; 및
상기 저장 후 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키는 단계를 포함하는, 방법. - 청구항 11에 있어서,
상기 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키면서 제 2 명령을 개시하는 단계;
상기 제 2 명령에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀의 제 2 논리 상태를 감지하는 단계; 및
상기 감지된 제 2 논리 상태를 상기 강유전성 메모리 셀에 기록하는 단계를 더 포함하는, 방법. - 청구항 12에 있어서,
상기 제 2 명령을 개시하는 것에 적어도 부분적으로 기초하여 상기 저장 후 상기 비-휘발성 모드로 상기 강유전성 메모리 셀을 동작시키는 단계를 더 포함하는, 방법. - 청구항 11에 있어서,
상기 메모리 어레이의 제 1 부분이 상기 비-휘발성 모드로 동작하는 것에 적어도 부분적으로 기초하여 제 1 기준 전압을 상기 강유전성 메모리 셀에 인가하는 단계를 더 포함하는, 방법. - 청구항 11에 있어서,
상기 휘발성 모드로 상기 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 2 기준 전압으로 상기 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징하는 단계를 더 포함하는, 방법. - 청구항 14에 있어서,
상기 메모리 어레이의 제 1 부분이 상기 휘발성 모드로 동작하는 것에 적어도 부분적으로 기초하여 상기 강유전성 메모리 셀의 제 1 기준 전압과 상이한 제 2 기준 전압을 인가하는 단계를 더 포함하는, 방법. - 청구항 11에 있어서,
상기 제 1 명령을 개시하는 것은 강유전성 메모리 디바이스의 전력 레벨에 기초하여 자동으로 발생하는, 방법. - 전자 메모리 장치에 있어서,
메모리 어레이의 제 1 부분에서의 제 1 강유전성 메모리 셀;
상기 제 1 강유전성 메모리 셀에 결합된 트랜지스터;
상기 트랜지스터 및 감지 컴포넌트와 전자 통신하는 제어기로서, 상기 제어기는:
상기 제 1 강유전성 메모리 셀이 비-휘발성 모드에 있는 동안 상기 제 1 강유전성 메모리 셀로의 명령을 개시하고;
상기 명령에 적어도 부분적으로 기초하여 상기 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하고;
상기 감지에 적어도 부분적으로 기초하여 상기 메모리 어레이의 감지 컴포넌트에 상기 논리 상태를 저장하며;
상기 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 휘발성 모드로 상기 제 1 강유전성 메모리 셀을 동작시키도록 구성되는, 상기 제어기를 포함하는, 전자 메모리 장치. - 청구항 18에 있어서,
상기 제어기는:
상기 명령에 적어도 부분적으로 기초하여 상기 제 1 강유전성 메모리 셀의 동작 모드를 결정하며;
상기 동작 모드를 결정하는 것에 적어도 부분적으로 기초하여 상기 메모리 어레이의 제 1 부분으로의 리프레시 명령(refresh command)을 개시하도록 동작 가능한, 전자 메모리 장치. - 청구항 18에 있어서,
상기 제어기는:
상기 휘발성 모드로 상기 제 1 강유전성 메모리 셀을 동작시키면서 상기 비-휘발성 모드로 상기 메모리 어레이의 제 2 부분에서의 제 2 강유전성 메모리 셀을 동작시키도록 동작 가능하며, 상기 메모리 어레이의 제 2 부분은 상기 메모리 어레이의 제 1 부분과 상이한, 전자 메모리 장치. - 청구항 18에 있어서,
상기 제어기는:
상기 휘발성 모드로 상기 제 1 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 1 기준 전압으로 상기 제 1 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징하도록 동작 가능한, 전자 메모리 장치. - 전자 메모리 장치에 있어서,
메모리 어레이의 제 1 부분에서의 제 1 강유전성 메모리 셀;
상기 제 1 강유전성 메모리 셀에 결합된 트랜지스터;
상기 트랜지스터 및 감지 컴포넌트와 전자 통신하는 제어기로서, 상기 제어기는:
상기 제 1 강유전성 메모리 셀이 휘발성 모드에 있는 동안 상기 제 1 강유전성 메모리 셀로의 명령을 개시하고;
상기 명령에 적어도 부분적으로 기초하여 상기 제 1 강유전성 메모리 셀에 저장된 논리 상태를 감지하고;
상기 감지에 적어도 부분적으로 기초하여 상기 메모리 어레이의 감지 컴포넌트에 상기 논리 상태를 저장하며;
상기 논리 상태를 저장하는 것에 적어도 부분적으로 기초하여 비-휘발성 모드로 상기 제 1 강유전성 메모리 셀을 동작시키도록 구성되는, 상기 제어기를 포함하는, 전자 메모리 장치. - 청구항 22에 있어서,
상기 제어기는:
상기 명령에 적어도 부분적으로 기초하여 상기 제 1 강유전성 메모리 셀의 동작 모드를 결정하며;
상기 동작 모드를 결정하는 것에 적어도 부분적으로 기초하여 상기 메모리 어레이의 제 1 부분으로의 리프레시 명령을 개시하도록 동작 가능한, 전자 메모리 장치. - 청구항 22에 있어서,
상기 제어기는:
상기 비-휘발성 모드로 상기 제 1 강유전성 메모리 셀을 동작시키면서 상기 휘발성 모드로 상기 메모리 어레이의 제 2 부분에서의 제 2 강유전성 메모리 셀을 동작시키도록 동작 가능하며, 상기 메모리 어레이의 제 2 부분은 상기 메모리 어레이의 제 1 부분과 상이한, 전자 메모리 장치. - 청구항 22에 있어서,
상기 제어기는:
상기 논리 상태를 감지하는 것에 적어도 부분적으로 기초하여 상기 제 1 강유전성 메모리 셀의 제 1 디지트 라인을 제 1 전압으로 바이어싱하도록 동작 가능한, 전자 메모리 장치. - 청구항 25에 있어서,
상기 제어기는:
상기 논리 상태를 감지하는 것에 적어도 부분적으로 기초하여 상기 제 1 전압과 상이한 제 2 전압으로 상기 제 1 강유전성 메모리 셀의 제 1 디지트 라인을 바이어싱하도록 동작 가능한, 전자 메모리 장치. - 청구항 26에 있어서,
상기 제 1 전압은 상기 제 2 전압보다 큰, 전자 메모리 장치. - 청구항 22에 있어서,
상기 제어기는:
상기 휘발성 모드로 상기 제 1 강유전성 메모리 셀을 동작시키는 것에 적어도 부분적으로 기초하여 제 1 기준 전압으로 상기 제 1 강유전성 메모리 셀과 연관된 디지트 라인을 프리차징하도록 동작 가능한, 전자 메모리 장치. - 전자 메모리 장치에 있어서,
휘발성 동작 모드로 및 비-휘발성 동작 모드로 동작하도록 구성된 제 1 강유전성 메모리 셀로서, 상기 제 1 강유전성 메모리 셀은 메모리 어레이의 제 1 부분에 있는, 상기 제 1 강유전성 메모리 셀;
상기 제 1 강유전성 메모리 셀에 결합된 트랜지스터;
상기 제 1 강유전성 메모리 셀과 전자 통신하는 감지 컴포넌트; 및
상기 제 1 강유전성 메모리 셀과 전자 통신하는 스위치로서, 상기 스위치는 상기 비-휘발성 동작 모드와 연관된 제 1 셀 플레이트(cell plate) 또는 상기 휘발성 동작 모드와 연관된 제 2 셀 플레이트를 선택하도록 구성된, 상기 스위치를 포함하는, 전자 메모리 장치. - 청구항 29에 있어서,
상기 감지 컴포넌트와 전자 통신하는 타이밍 컴포넌트를 더 포함하며, 상기 타이밍 컴포넌트는 제 1 시간에 상기 비-휘발성 동작 모드 또는 상기 휘발성 동작 모드와 연관된 타이밍 신호를 상기 감지 컴포넌트로 제공하기 위한 것인, 전자 메모리 장치. - 청구항 30에 있어서,
상기 타이밍 컴포넌트와 전자 통신하는 제 2 스위치를 더 포함하며, 상기 타이밍 컴포넌트는 상기 스위치를 사용하여 상기 타이밍 신호를 제공하는, 전자 메모리 장치. - 청구항 29에 있어서,
상기 감지 컴포넌트와 전자 통신하는 전압 컴포넌트를 더 포함하며, 상기 전압 컴포넌트는 제 1 시간에 상기 비-휘발성 동작 모드 또는 상기 휘발성 동작 모드와 연관된 기준 전압을 상기 감지 컴포넌트로 제공하기 위한 것인, 전자 메모리 장치. - 청구항 32에 있어서,
상기 전압 컴포넌트와 전자 통신하는 제 3 스위치를 더 포함하며, 상기 전압 컴포넌트는 상기 스위치를 사용하여 상기 기준 전압을 제공하는, 전자 메모리 장치. - 청구항 29에 있어서,
상기 제 1 강유전성 메모리 셀 및 제 2 강유전성 메모리 셀과 전자 통신하는 워드 라인을 더 포함하며, 상기 워드 라인은 상기 제 1 강유전성 메모리 셀 및 상기 제 2 강유전성 메모리 셀을 선택하기 위한 것인, 전자 메모리 장치. - 청구항 34에 있어서,
상기 제 1 강유전성 메모리 셀 및 상기 제 2 강유전성 메모리 셀은 상기 휘발성 동작 모드로 동작하는, 전자 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020217024907A KR102435916B1 (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/618,393 | 2017-06-09 | ||
| US15/618,393 US10153020B1 (en) | 2017-06-09 | 2017-06-09 | Dual mode ferroelectric memory cell operation |
| PCT/US2018/035092 WO2018226478A1 (en) | 2017-06-09 | 2018-05-30 | Dual mode ferroelectric memory cell operation |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217024907A Division KR102435916B1 (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200003946A true KR20200003946A (ko) | 2020-01-10 |
| KR102289204B1 KR102289204B1 (ko) | 2021-08-17 |
Family
ID=64535922
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217024907A KR102435916B1 (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
| KR1020227028564A KR20220119768A (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
| KR1020207000053A KR102289204B1 (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217024907A KR102435916B1 (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
| KR1020227028564A KR20220119768A (ko) | 2017-06-09 | 2018-05-30 | 이중 모드 강유전성 메모리 셀 동작 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US10153020B1 (ko) |
| EP (1) | EP3635721A4 (ko) |
| JP (2) | JP7075421B2 (ko) |
| KR (3) | KR102435916B1 (ko) |
| CN (2) | CN117476064A (ko) |
| TW (2) | TWI736288B (ko) |
| WO (1) | WO2018226478A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220137789A (ko) * | 2020-03-04 | 2022-10-12 | 마이크론 테크놀로지, 인크 | 메모리 디바이스들을 위한 수정된 기록 전압 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10867653B2 (en) | 2018-04-20 | 2020-12-15 | Micron Technology, Inc. | Access schemes for protecting stored data in a memory device |
| US10622050B2 (en) * | 2018-05-09 | 2020-04-14 | Micron Technology, Inc. | Ferroelectric memory plate power reduction |
| US10636469B2 (en) * | 2018-05-09 | 2020-04-28 | Micron Technology, Inc. | Cell voltage accumulation discharge |
| US10964372B2 (en) | 2019-06-14 | 2021-03-30 | Micron Technology, Inc. | Memory cell biasing techniques |
| US11081204B1 (en) * | 2020-06-22 | 2021-08-03 | Micron Technology, Inc. | Method for setting a reference voltage for read operations |
| US11222668B1 (en) * | 2020-08-27 | 2022-01-11 | Micron Technology, Inc. | Memory cell sensing stress mitigation |
| US11763860B2 (en) * | 2021-12-16 | 2023-09-19 | Microsoft Technology Licensing, Llc | Multi-port SDRAM |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726930A (en) * | 1995-06-15 | 1998-03-10 | Hitachi, Ltd. | Semiconductor memory device |
| US5910911A (en) * | 1995-12-27 | 1999-06-08 | Hitachi, Ltd. | Semiconductor memory and process of operating the same |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH035996A (ja) | 1989-06-01 | 1991-01-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP3101296B2 (ja) * | 1990-03-30 | 2000-10-23 | 株式会社東芝 | 半導体記憶装置 |
| US5297077A (en) * | 1990-03-30 | 1994-03-22 | Kabushiki Kaisha Toshiba | Memory having ferroelectric capacitors polarized in nonvolatile mode |
| US5768182A (en) * | 1991-05-21 | 1998-06-16 | The Regents Of The University Of California | Ferroelectric nonvolatile dynamic random access memory device |
| JPH06302179A (ja) * | 1993-04-13 | 1994-10-28 | Casio Comput Co Ltd | 電子機器 |
| US5539279A (en) * | 1993-06-23 | 1996-07-23 | Hitachi, Ltd. | Ferroelectric memory |
| US5381364A (en) * | 1993-06-24 | 1995-01-10 | Ramtron International Corporation | Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation |
| JP3426693B2 (ja) * | 1994-03-07 | 2003-07-14 | 株式会社日立製作所 | 半導体記憶装置 |
| JP3400899B2 (ja) * | 1994-08-17 | 2003-04-28 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JPH08203266A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 強誘電体メモリ装置 |
| US5680344A (en) * | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
| US5737260A (en) * | 1996-03-27 | 1998-04-07 | Sharp Kabushiki Kaisha | Dual mode ferroelectric memory reference scheme |
| JP3741232B2 (ja) * | 1996-07-01 | 2006-02-01 | 株式会社日立製作所 | 強誘電体メモリ |
| JPH1050074A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 強誘電体シャドーｒａｍ及びデータ処理システム |
| US5828596A (en) * | 1996-09-26 | 1998-10-27 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JP3784229B2 (ja) | 2000-01-21 | 2006-06-07 | シャープ株式会社 | 不揮発性半導体記憶装置およびそれを用いたシステムｌｓｉ |
| US7198603B2 (en) * | 2003-04-14 | 2007-04-03 | Remon Medical Technologies, Inc. | Apparatus and methods using acoustic telemetry for intrabody communications |
| JP2005092922A (ja) * | 2003-09-12 | 2005-04-07 | Fujitsu Ltd | 強誘電体メモリ |
| JP2007073141A (ja) * | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
| US7209384B1 (en) * | 2005-12-08 | 2007-04-24 | Juhan Kim | Planar capacitor memory cell and its applications |
| JP2007234166A (ja) * | 2006-03-02 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JP5162276B2 (ja) * | 2008-02-28 | 2013-03-13 | ローム株式会社 | 強誘電体メモリ装置 |
| JP2010277615A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | 半導体記憶装置、および半導体集積回路 |
| US8018768B2 (en) * | 2009-08-18 | 2011-09-13 | United Microelectronics Corp. | Non-volatile static random access memory (NVSRAM) device |
| US20140075174A1 (en) * | 2012-09-10 | 2014-03-13 | Texas Instruments Incorporated | Boot State Restore from Nonvolatile Bitcell Array |
| US8953380B1 (en) * | 2013-12-02 | 2015-02-10 | Cypress Semiconductor Corporation | Systems, methods, and apparatus for memory cells with common source lines |
| US9368182B2 (en) * | 2013-12-09 | 2016-06-14 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Memory cell |
| US10056140B2 (en) * | 2014-01-30 | 2018-08-21 | Hewlett Packard Enterprise Development Lp | Memristor memory with volatile and non-volatile states |
| US9768181B2 (en) * | 2014-04-28 | 2017-09-19 | Micron Technology, Inc. | Ferroelectric memory and methods of forming the same |
| KR102579876B1 (ko) * | 2016-02-22 | 2023-09-18 | 삼성전자주식회사 | 반도체 패키지 |
| US10283181B2 (en) * | 2016-03-01 | 2019-05-07 | Texas Instruments Incorporated | Time tracking circuit for FRAM |
| US10109350B2 (en) * | 2016-07-29 | 2018-10-23 | AP Memory Corp., USA | Ferroelectric memory device |
| US10497438B2 (en) | 2017-04-14 | 2019-12-03 | Sandisk Technologies Llc | Cross-point memory array addressing |
-
2017
- 2017-06-09 US US15/618,393 patent/US10153020B1/en active Active
-
2018
- 2018-05-30 CN CN202311553996.4A patent/CN117476064A/zh active Pending
- 2018-05-30 JP JP2019566952A patent/JP7075421B2/ja active Active
- 2018-05-30 KR KR1020217024907A patent/KR102435916B1/ko active IP Right Grant
- 2018-05-30 CN CN201880038287.3A patent/CN110770834B/zh active Active
- 2018-05-30 KR KR1020227028564A patent/KR20220119768A/ko not_active Application Discontinuation
- 2018-05-30 WO PCT/US2018/035092 patent/WO2018226478A1/en active Application Filing
- 2018-05-30 EP EP18814044.6A patent/EP3635721A4/en active Pending
- 2018-05-30 KR KR1020207000053A patent/KR102289204B1/ko active Application Filing
- 2018-06-08 TW TW109117658A patent/TWI736288B/zh active
- 2018-06-08 TW TW107119910A patent/TWI696996B/zh active
- 2018-11-08 US US16/184,276 patent/US10839881B2/en active Active
- 2018-11-08 US US16/184,300 patent/US10839882B2/en active Active
-
2020
- 2020-10-16 US US17/072,566 patent/US11417380B2/en active Active
-
2021
- 2021-06-10 JP JP2021097171A patent/JP2021152984A/ja not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726930A (en) * | 1995-06-15 | 1998-03-10 | Hitachi, Ltd. | Semiconductor memory device |
| US5910911A (en) * | 1995-12-27 | 1999-06-08 | Hitachi, Ltd. | Semiconductor memory and process of operating the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220137789A (ko) * | 2020-03-04 | 2022-10-12 | 마이크론 테크놀로지, 인크 | 메모리 디바이스들을 위한 수정된 기록 전압 |
| US11705197B2 (en) | 2020-03-04 | 2023-07-18 | Micron Technology, Inc. | Modified write voltage for memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110770834A (zh) | 2020-02-07 |
| WO2018226478A1 (en) | 2018-12-13 |
| KR102435916B1 (ko) | 2022-08-24 |
| KR20210099669A (ko) | 2021-08-12 |
| US10839882B2 (en) | 2020-11-17 |
| CN117476064A (zh) | 2024-01-30 |
| JP2020523726A (ja) | 2020-08-06 |
| JP7075421B2 (ja) | 2022-05-25 |
| TWI696996B (zh) | 2020-06-21 |
| JP2021152984A (ja) | 2021-09-30 |
| KR102289204B1 (ko) | 2021-08-17 |
| US20180358072A1 (en) | 2018-12-13 |
| CN110770834B (zh) | 2023-11-28 |
| US11417380B2 (en) | 2022-08-16 |
| KR20220119768A (ko) | 2022-08-30 |
| US20210050046A1 (en) | 2021-02-18 |
| EP3635721A1 (en) | 2020-04-15 |
| US20190122718A1 (en) | 2019-04-25 |
| EP3635721A4 (en) | 2020-12-23 |
| TW201909177A (zh) | 2019-03-01 |
| US10153020B1 (en) | 2018-12-11 |
| TW202103163A (zh) | 2021-01-16 |
| US10839881B2 (en) | 2020-11-17 |
| TWI736288B (zh) | 2021-08-11 |
| US20190122717A1 (en) | 2019-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3427266B1 (en) | Offset compensation for ferroelectric memory cell sensing | |
| KR102289204B1 (ko) | 이중 모드 강유전성 메모리 셀 동작 | |
| US10796742B2 (en) | Charge sharing between memory cell plates | |
| US11087817B2 (en) | Offset cancellation for latching in a memory device | |
| WO2018048608A1 (en) | Redundancy array column decoder for memory | |
| KR102434164B1 (ko) | 가상 페이지 사이즈를 갖는 메모리 | |
| KR20190109567A (ko) | 강유전 메모리 자기 참조 | |
| CN113966534B (zh) | 开放页偏置技术 | |
| CN113939875B (zh) | 存储器单元偏置技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| A107 | Divisional application of patent |