CN113939875B - 存储器单元偏置技术 - Google Patents

存储器单元偏置技术 Download PDF

Info

Publication number
CN113939875B
CN113939875B CN202080042453.4A CN202080042453A CN113939875B CN 113939875 B CN113939875 B CN 113939875B CN 202080042453 A CN202080042453 A CN 202080042453A CN 113939875 B CN113939875 B CN 113939875B
Authority
CN
China
Prior art keywords
voltage
memory cell
during
access operation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080042453.4A
Other languages
English (en)
Other versions
CN113939875A (zh
Inventor
A·维斯孔蒂
G·塞尔瓦利
A·洛卡泰利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113939875A publication Critical patent/CN113939875A/zh
Application granted granted Critical
Publication of CN113939875B publication Critical patent/CN113939875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及存储器单元偏置技术。可在存取操作的存取阶段期间存取存储器单元。可启动所述存取阶段的预充电阶段。可在所述预充电阶段之后将所述存储器单元偏置到某一电压(例如，非零电压)。在一些实例中，当字线未被偏置且所述存储器单元与数字线隔离时将所述存储器单元偏置到所述电压。

Description

存储器单元偏置技术
交叉参考
本专利申请案主张由维斯康蒂(Viscont)等人在2020年5月27日申请的标题为“存储器单元偏置技术(MEMORY CELL BIASING TECHNIQUES)”的第PCT/US2020/034657号PCT申请案的优先权，所述PCT申请案主张由维斯康蒂(Viscont)等人在2019年6月14日申请的标题为“存储器单元偏置技术(MEMORY CELL BIASING TECHNIQUES)”的第16/441,763号美国专利申请案的优先权，所述申请案中的每一者转让给其受让人且其中每一者以全文引用的方式明确并入本文中。
技术领域
技术领域涉及存储器单元偏置技术。
背景技术
存储器装置广泛用于将信息存储于各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)中。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有两个状态，所述两个状态通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储多于两个状态。为了存取经存储信息，电子装置的组件可读取或感测存储器装置中的经存储状态。为了存储信息，电子装置的组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下仍可维持其经存储逻辑状态达延长时间段。易失性存储器装置(例如，DRAM)可随时间丢失其经存储状态，除非其通过外部电源周期性地刷新。FeRAM可使用类似于易失性存储器的装置架构但可归因于使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性存储器装置，FeRAM装置可具有改进的性能。
改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、增加可靠性或增加数据保持以及其它度量。在一些情况中，在存储器单元的存取操作之间可存在延迟。每一存取操作可为存储器单元循环的实例。每一存储器单元循环之间的延迟可通过引发单元电压降且增加存储器单元疲劳而使存储器单元循环的可靠性降级。此类情境可使存储器单元的性能降级，借此降低存储器单元的存储能力。
发明内容
描述一种方法。所述方法可包含在存取操作的存取阶段期间存取存储器单元。所述方法可包含基于存取所述存储器单元而启动所述存取操作的预充电阶段。所述方法可包含在所述预充电阶段期间将所述存储器单元偏置到第一电压。所述方法可包含在所述预充电阶段期间在将所述存储器单元偏置到所述第一电压之后将所述存储器单元偏置到小于所述第一电压的第二电压。
描述一种方法。所述方法可包含在存取操作的存取阶段期间存取存储器单元。所述方法可包含基于存取所述存储器单元而启动所述存取操作的预充电阶段。所述方法可包含在所述预充电阶段期间将第一电压施加到与所述存储器单元耦合的数字线。所述方法可包含在所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线。所述方法可包含在所述预充电阶段期间在将所述第一电压施加到所述数字线之后将第三电压施加到所述数字线，其中所述第三电压小于所述第一电压。所述方法可包含在所述存取操作的所述预充电阶段期间在将所述第二电压施加到所述板极线之后将第四电压施加到所述板极线，其中所述第四电压小于所述第二电压。
描述一种方法。所述方法可包含在存取操作的预充电阶段期间将第一电压施加到与存储器单元耦合的数字线。所述方法可包含在所述存取操作的所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线。所述方法可包含在将所述第一电压施加到所述数字线且将所述第二电压施加到所述板极线时，将所述存储器单元与所述数字线隔离。所述方法可包含在将所述存储器单元与所述数字线隔离之后维持所述数字线上的所述第一电压及所述板极线上的所述第二电压。
描述一种电子存储器设备。所述电子存储器设备可包含：存储器单元；字线，其与所述存储器单元耦合；及控制器，其经配置以致使所述电子存储器设备进行以下操作：在存取操作的存取阶段期间存取所述存储器单元；基于存取所述存储器单元而启动所述存取操作的预充电阶段；在所述预充电阶段期间将所述存储器单元偏置到第一电压；及在所述预充电阶段期间在将所述存储器单元偏置到所述第一电压之后将所述存储器单元偏置到小于所述第一电压的第二电压。
描述一种电子存储器设备。所述电子存储器设备可包含存储器单元，其耦合到存储器阵列；存取线，其耦合到所述存储器单元；及控制器，其耦合到所述存取线及所述存储器单元，其中所述控制器经配置以：在存取操作的存取阶段期间存取所述存储器单元；基于存取所述存储器单元而启动所述存取操作的预充电阶段；在所述预充电阶段期间将第一电压施加到与所述存储器单元耦合的数字线；在所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；在所述预充电阶段期间在将所述第一电压施加到所述数字线之后且在所述存取操作的所述预充电阶段期间将第三电压施加到所述数字线，其中所述第三电压小于所述第一电压；及在所述预充电阶段期间在将所述第二电压施加到所述板极线之后将第四电压施加到所述板极线，其中所述第四电压小于所述第二电压。
附图说明
图1说明根据如本文中公开的实例的支持存储器单元偏置技术的存储器裸片的实例。
图2A及2B说明根据如本文中公开的实例的支持存储器单元偏置技术的存储器单元的实例磁滞曲线。
图3说明根据如本文中公开的实例的支持存储器单元偏置技术的时序图。
图4说明根据如本文中公开的实例的支持存储器单元偏置技术的存储器单元的实例电压曲线。
图5说明根据如本文中公开的实例的支持存储器单元偏置技术的存储器控制器的框图。
图6到8说明根据如本文中公开的实例的支持存储器单元偏置技术的一种方法或若干种方法。
具体实施方式
在存储器装置的一些存取操作中，延迟可存在于其中存取线经偏置(例如，到零值)的存取操作的脉冲之间。随着时间，使存储器单元重复地返回到例如零状态的状态可通过增加存储器单元疲劳而使存储器单元的性能降级。在一些情况中，存储器单元材料可崩溃，此可降低存储器单元存储数据的能力且减少存储器单元循环期间的操作。
本文中描述用于通过在存取操作的一些时段期间将存储器单元偏置到例如非零电压的电压而改进存储器单元的性能的技术。例如，可在存取操作的存取阶段期间存取存储器单元。在启动存取操作的预充电阶段之后，可将存储器单元偏置到第一电压。可通过将电压施加到存储器单元的数字线及板极线而将存储器单元偏置到第一电压。接着，可在施加预充电脉冲之后将存储器单元偏置到小于第一电压的第二电压。例如，可将第二电压施加到存储器单元的数字线及板极线。在存储器单元在第二电压下经偏置时，存储器单元可与数字线隔离，借此允许存储器单元在延迟期间保持于低偏压下。在一时间段之后，归因于存储器单元或选择器装置泄漏(例如，单元电容的放电)，存储器单元可放电到零电压。
在一些情况中，在预充电阶段期间施加到存储器单元的第二电压的值可基于存储器单元的状态。例如，当状态是第一状态(例如，逻辑0)时，施加到数字线的第二电压的值可小于施加到板极线的第二电压的值。在其它实例中，当状态是第二状态(例如，逻辑1)时，施加到数字线的第二电压的值可大于施加到板极线的第二电压的值。在此类情况中，施加到存储器单元的第二电压(例如，低偏压)可防止存储器单元材料的崩溃，借此增加存储器单元存储数据的能力且增加存储器单元循环期间的操作。
最初在如参考图1描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图2A到4描述的存储器单元偏置技术的上下文中描述本公开的特征。通过与如参考图5到8描述的存储器单元偏置技术相关额设备图及流程图进一步说明且参考所述设备图及流程图描述本公开的这些及其它特征。
图1说明根据如本文中公开的实例的存储器裸片100的实例。在一些情况中，存储器裸片100可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片100可包含可编程以存储不同逻辑状态的一或多个存储器单元105。每一存储器单元105可为可编程以存储两个或更多个状态。例如，存储器单元105可经配置以一次存储数字逻辑的一个位(例如，逻辑0及逻辑1)。在一些情况中，单个存储器单元105(例如，多电平存储器单元)可经配置以一次存储数字逻辑的多于一个位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元105可存储表示数字数据的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元105可包含电容器，所述电容器包含用于存储代表可编程状态的电荷及/或极化的铁电材料。在DRAM架构中，存储器单元105可包含电容器，所述电容器包含用于存储代表可编程状态的电荷的电介质材料。
可通过激活或选择存取线(例如字线110、数字线115及/或板极线120)而对存储器单元105执行例如读取及写入的操作。在一些情况中，数字线115也可称为位线。对存取线、字线、数字线、板极线或其类似物的引用是可互换的而不失理解或操作。激活或选择字线110、数字线115或板极线120可包含将电压施加到相应线。
存储器裸片100可包含以栅格状图案布置的存取线(例如，字线110、数字线115及板极线120)。存储器单元105可定位于字线110、数字线115及/或板极线120的交点处。通过偏置字线110、数字线115及板极线120(例如，将电压施加到字线110、数字线115或板极线120)，可存取在其交点处的单个存储器单元105。
可通过行解码器125、列解码器130及板极驱动器135控制存取存储器单元105。例如，行解码器125可从本地存储器控制器165接收行地址且基于接收到的行地址而激活字线110。列解码器130从本地存储器控制器165接收列地址且基于接收到的列地址激活数字线115。板极驱动器135可从本地存储器控制器165接收板极地址且基于接收到的板极地址激活板极线120。例如，存储器裸片100可包含标记为WL_1到WL_M的多个字线110、标记为DL_1到DL_N的多个数字线115及标记为PL_1到PL_P的多个板极线，其中M、N及P取决于存储器阵列的大小。因此，通过激活字线110、数字线115及板极线120(例如，WL_1、DL_3及PL_1)，可存取在其交点处的存储器单元105。呈二维或三维配置的字线110及数字线115的交点可称为存储器单元105的地址。在一些情况中，字线110、数字线115及板极线120的交点可称为存储器单元105的地址。
在一些情况中，当存储器单元105在预充电阶段期间在低偏压下时，存取操作为打开页面存取操作或关闭页面存取操作。例如，本地存储器控制器165可基于打开页面存取操作激活包括存储器单元105的存储器单元行。在其它实例中，本地存储器控制器165可基于关闭页面存取操作撤销激活包括存储器单元105的存储器单元行。在一些情况中，存储器单元105可从主机装置接收用于对存储器单元105执行存取操作的存取命令。在此类情况中，可基于接收命令而存取存储器单元105。
存储器单元105可包含逻辑存储组件(例如电容器140)及切换组件145。电容器140可为铁电电容器的实例。电容器140的第一节点可与切换组件145耦合且电容器140的第二节点可与板极线120耦合。切换组件145可为电容器或选择性地建立或撤销建立两个组件之间的电子通信的任何其它类型的开关装置的实例。存储器单元105可为铁电存储器单元。
选择或撤销选择存储器单元105可通过激活或撤销激活切换组件145而完成。电容器140可使用切换组件145与数字线115电子通信。例如，当撤销激活切换组件145时，电容器140可与数字线115隔离，且当激活切换组件145时，电容器140可与数字线115耦合。在一些情况中，切换组件145为晶体管且其操作是通过将电压施加到晶体管栅极而控制，其中晶体管栅极与晶体管源极之间的电压差大于或小于晶体管的阈值电压。在一些情况中，切换组件145可为p型晶体管或n型晶体管。字线110可与切换组件145的栅极电子通信且可基于施加到字线110的电压激活/撤销激活切换组件145。
字线110可为与存储器单元105电子通信的用于对存储器单元105执行存取操作的导电线。在一些架构中，字线110可与存储器单元105的切换组件145的栅极电子通信且可经配置以控制存储器单元的切换组件145。在一些架构中，字线110可与存储器单元105的电容器的节点电子通信且存储器单元105可不包含切换组件。
数字线115可为将存储器单元105与感测组件150连接的导电线。在一些架构中，在存取操作的部分期间，存储器单元105可选择性地与数字线115耦合。例如，存储器单元105的字线110及切换组件145可经配置以选择性地将存储器单元105的电容器140与数字线115耦合及/或隔离。在一些架构中，存储器单元105可与数字线115电子通信(例如，恒定)。在一些实例中，施加到数字线115的电压可基于存储器单元105的状态。例如，在第一状态中施加到数字线115的电压可低于在第二状态中施加到数字线115的电压。
板极线120可为与存储器单元105电子通信的用于对存储器单元105执行存取操作的导电线。板极线120可与电容器140的节点(例如，单元底部)电子通信。板极线120可经配置以与数字线115协作以在存储器单元105的存取操作期间偏压电容器140。在一些实例中，可将电压施加到板极线120。在此类情况中，板极线120可为解码板或固定板。
感测组件150可经配置以确定存储于存储器单元105的电容器140上的状态(例如，极化状态或电荷)且基于检测到的状态确定存储器单元105的逻辑状态。在一些情况中，由存储器单元105存储的电荷可为极小的。因而，感测组件150可包含用于放大存储器单元105的信号输出的一或多个感测放大器。感测放大器可在读取操作期间检测数字线115的电荷的微小改变且可基于检测到的电荷产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元105的电容器140可将信号输出(例如，放电电荷)到其对应数字线115。信号可引起数字线115的电压改变。感测组件150可经配置以比较跨数字线115从存储器单元105接收的信号与参考信号155(例如，参考电压)。感测组件150可基于比较确定存储器单元105的经存储状态。例如，在二进制信令中，如果数字线115具有高于参考信号155的电压，那么感测组件150可确定存储器单元105的经存储状态是逻辑1，且如果数字线115具有低于参考信号155的电压，那么感测组件150可确定存储器单元105的经存储状态是逻辑0。感测组件150可包含用于检测且放大信号中的差异的各种晶体管或放大器。存储器单元105的检测到的逻辑状态可经提供为感测组件150(例如，到输入/输出160)的输出且可(例如，直接或使用本地存储器控制器165)将检测到的逻辑状态指示到包含存储器裸片100的存储器装置的另一组件(例如装置存储器控制器)。在一些情况中，感测组件150可与行解码器125、列解码器130及/或板极驱动器135电子通信。
在一些情况中，感测组件150可包含感测放大器。当在预充电阶段期间将低偏压施加到存储器单元105时，感测放大器的复杂性可增加。归因于在预充电阶段的末端处存在低偏压，数字线115及板极线120的电压可不为零电压，借此增加感测放大器的复杂性。可将偏压从存储器阵列外部施加到感测放大器。在此类情况中，感测放大器可包含用于在启动预充电阶段之后将电压施加到数字线115及板极线120的时序组件。
本地存储器控制器165可通过各种组件(例如，行解码器125、列解码器130、板极驱动器135及感测组件150)控制存储器单元105的操作。在一些情况中，行解码器125、列解码器130及板极驱动器135及感测组件150中的一或多者可与本地存储器控制器165共置。本地存储器控制器165可经配置以从从外部存储器控制器接收一或多个命令及/或数据，将命令及/或数据转译为可由存储器裸片100使用的信息，对存储器裸片100执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片100传达到外部存储器控制器(或装置存储器控制器)。本地存储器控制器165可产生用于激活目标字线110、目标位线115及目标板极线120的行、列及/或板极线地址信号。本地存储器控制器165还可产生且控制在存储器裸片100的操作期间使用的各种电压或电流。一般来说，本文中论述的经施加电压或电流的振幅、形状或持续时间可经调整或变动且针对在操作存储器裸片100中论述的各种操作可为不同的。
在一些情况中，本地存储器控制器165可经配置以对存储器裸片100执行预充电操作。预充电操作可包括将存储器裸片100的一或多个组件及/或存取线预充电到一或多个预定电压电平。在一些例子中，可在不同存取操作期间对存储器单元105及/或存储器裸片100的部分预充电。在一些例子中，可在读取操作之前对数字线115及/或其它组件预充电。在一些情况中，可在预充电操作期间将存储器单元105偏置到低电压。在此类情况中，存储器单元105可在不同存取操作期间保持在低偏压下。在不同存取操作期间维持存储器单元105上的低偏压可抑制存储器单元105上的电压降且增加存储器单元105的读取窗。
在一些情况中，本地存储器控制器165可经配置以对存储器裸片100的一或多个存储器单元105执行写入操作(例如，编程操作)。在写入操作期间，可编程存储器裸片100的存储器单元105以存储所要逻辑状态。在一些情况中，可在单个写入操作期间编程多个存储器单元105。本地存储器控制器165可识别对其执行写入操作的目标存储器单元105。本地存储器控制器165可识别与目标存储器单元105(例如，目标存储器单元105的地址)电子通信的目标字线110、目标数字线115及/或目标板极线120。本地存储器控制器165可激活目标字线110、目标数字线115及/或目标板极线120(例如，将电压施加到字线110、数字线115或板极线120)以存取目标存储器单元105。本地存储器控制器165可在写入操作期间将特定信号(例如，电压)施加到数字线115且将特定信号(例如，电压)施加到板极线120以将特定状态存储于存储器单元105的电容器140中，特定状态指示所要逻辑状态。
在一些情况中，本地存储器控制器165可经配置以对存储器裸片100的一或多个存储器单元105执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片100的存储器单元105中的逻辑状态。在一些情况中，可在单个读取操作期间感测多个存储器单元105。本地存储器控制器165可识别对其执行读取操作的目标存储器单元105。本地存储器控制器165可识别与目标存储器单元105(例如，目标存储器单元105的地址)电子通信的目标字线110、目标数字线115及/或目标板极线120。本地存储器控制器165可激活目标字线110、目标数字线115及/或目标板极线120(例如，将电压施加到字线110、数字线115或板极线120)以存取目标存储器单元105。目标存储器单元105可响应于偏压存取线而将信号传送到感测组件150。感测组件150可放大信号。本地存储器控制器165可触发感测组件150(例如，锁存感测组件)且借此比较从存储器单元105接收的信号与参考信号155。基于比较，感测组件150可确定存储于存储器单元105上的逻辑状态。本地存储器控制器165可将存储于存储器单元105上的逻辑状态传达到外部存储器控制器(或装置存储器控制器)作为读取操作的部分。在一些情况中，可将存储于存储器单元上的状态识别为读取操作的部分。在此类情况中，在预充电阶段期间施加到存储器单元105的电压的值可基于存储于存储器单元105上的状态。
在一些存储器架构中，存取存储器单元105可降级或损毁存储于存储器单元105中的逻辑状态。例如，对铁电存储器执行的读取操作可损毁存储于铁电电容器中的逻辑状态。在另一实例中，在DRAM架构中执行的读取操作可将目标存储器单元的电容器部分或完全放电。本地存储器控制器165可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。在读取操作之后，本地存储器控制器165可将逻辑状态重写到目标存储器单元。在一些情况中，可将重写操作视为读取操作的部分。另外，激活单个存取线(例如字线110)可干扰存储于与所述存取线电子通信的一些存储器单元中的状态。因此，可对可尚未存取的一或多个存储器单元执行重写操作或刷新操作。
图2A及2B使用根据本公开的实例的支持存储器单元偏置技术的存储器单元的磁滞曲线200-a及200-b说明非线性电性质的实例。磁滞曲线200-a说明实例铁电存储器单元写入。磁滞曲线200-b说明在预充电阶段期间在低偏压下的实例铁电存储器单元。磁滞曲线200-a及200-b描绘依据电压差V而变化的存储于铁电电容器(例如，图1的电容器140)上的电荷Q。
铁电材料通过自发电极化特性化，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锆铅(PZT)及钽酸铋锶(SBT)。本文中描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的静电荷且通过电容器端子而吸引相反电荷。因此，电荷存储于铁电材料与电容器端子的界面处。由于可在不存在外部施加的电场的情况下维持电极化达相对长时间甚至无限期，所以相较于(例如)DRAM阵列中采用的电容器，电荷泄漏可显著减少。此可减少如上文针对一些DRAM架构描述的执行刷新操作的需要。
可从电容器的单个端子的视角理解磁滞曲线200-a及200-b。例如，如果铁电材料具有负极化，那么正电荷在端子处积累。同样地，如果铁电材料具有正极化，那么负电荷在端子处积累。另外，应理解，磁滞曲线200-a及200-b中的电压表示跨电容器的电压差且是指向性的。例如，可通过将正电压施加到所考虑端子(例如，单元板极)且将第二端子(例如，单元底部)维持于接地(或近似零伏特(0V))而实现正电压。可通过将所考虑端子维持于接地且将正电压施加到第二端子(即，可施加正电压以使所考虑端子负极化)而施加负电压。类似地，可将两个正电压、两个负电压或正电压及负电压的任何组合施加到适当电容器端子以产生磁滞曲线200-a及200-b中展示的电压差。
如磁滞曲线200-a中描绘，铁电材料可维持具有零电压差的正或负极化，从而导致两个可能带电状态：电荷状态205及电荷状态210。根据图2A的实例，电荷状态205表示逻辑0且电荷状态210表示逻辑1。在一些实例中，可反转相应电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
可通过凭借施加电压而控制铁电材料的电极化及因此电容器端子上的电荷以将逻辑0或1写入到存储器单元。例如，跨电容器施加净正电压215导致电荷积累直到到达电荷状态205-a。如磁滞曲线200-a中说明，当电压215降低时，电荷状态205-a可沿着路径220直到其到达零电压处的电荷状态205。受在脉冲之间的延迟期间施加的零电压偏压的影响，电荷可进一步从电荷状态205降低到电荷状态207。在此类情况中，从电荷状态205到电荷状态207的降低可为对逻辑0的反向切换效应的实例。曲线235可展示用于在反向切换之后将电荷带回到电荷状态205-a的电容器端子上负载的电荷。类似地，通过施加净负电压225(其导致电荷状态210-a)而写入电荷状态210。当增加电压225时，电荷状态210-a沿着路径230直到其到达零电压处的电荷状态210。受在脉冲之间的延迟期间施加的零电压偏压的影响，电荷可进一步从电荷状态210增加到电荷状态212。在此类情况中，从电荷状态210到电荷状态212的增加可为对逻辑1的反向切换效应的实例。曲线240可展示用于在反向切换之后将电荷带回到电荷状态210-a的电容器端子上负载的电荷。电荷状态207与电荷状态212之间之差也可称为剩余极化(Pr)值265，即，在移除外部偏压(例如，电压)之后保留的极化(或电荷)。
在在脉冲之间一致地施加零电压，从而引起从电荷状态205到电荷状态207或从电荷状态210到电荷状态212的重复反向切换的存储器单元中，存储器单元可疲劳且性能可降级。例如，相较于不疲劳单元上的电荷，通过施加电压215而在疲劳单元上积累的电荷(例如，电荷状态205-a)可能更低。类似地，相较于不疲劳单元上的电荷，通过施加电压225而在疲劳单元上积累的电荷(例如，电荷状态210-a)可能更低。此可为在零电压下发生的反向切换的影响。
图2B中的磁滞曲线200-b说明当在存取操作的脉冲之间将存储器单元偏置到非零电压时所发生的情况。在正编程脉冲之后，单元上的电压可降低到非零正电压255，且电荷可到达电荷状态205-b。受在脉冲之间的延迟期间施加的非零正电压255的影响，电荷可从电荷状态205-b降低到电荷状态207-b(例如，在施加正偏压的情况下对逻辑0的反向切换效应)。曲线245可展示用于在反向切换之后将电荷带回到最大值的电容器端子上负载的电荷。电荷状态207-b可低于曲线235上的电荷状态207。
类似地，在负编程脉冲之后，单元上的电压可增加到非零负电压260，且电荷可到达电荷状态210-b。受在脉冲之间的延迟期间施加的非零负电压260的影响，电荷可从电荷状态210-b降低到电荷状态212-b(例如，在施加负偏压的情况下对逻辑1的反向切换效应)。曲线250可展示用于在反向切换之后将电荷带回到最大值的电容器端子上负载的电荷。电荷状态212-b可低于曲线240上的电荷状态212。电荷状态207-b与电荷状态212-b之间之差也可称为剩余极化值270，即，在移除外部偏压(例如，电压)之后保留的极化(或电荷)。非零电压可小于存取操作的脉冲的电压的量值。
如磁滞曲线200-b中说明，当在脉冲之间施加非零电压时随着时间重复的电荷的减少(例如，反向切换效应)可引起存储器单元上的疲劳的减少。在此类情况中，相较于当在脉冲之间施加零电压时的信号(例如，如磁滞曲线200-b中说明)，信号可增加。例如，剩余极化值265低于剩余极化值270。
图3说明根据本公开的实例的支持存储器单元偏置技术的时序图300。时序图300可包含激活脉冲305、第一延迟部分310、预充电脉冲315及第二延迟部分320。时序图300描绘依据时间t而变化的电压V。
可在存取操作的存取阶段期间通过施加激活脉冲305而存取存储器单元。激活脉冲305的量值325可为非零电压(例如，电压V1)。在一些情况中，激活脉冲305的电压的极性可为正极性或负极性。第一延迟部分310可在激活脉冲305之后且在预充电脉冲315之前发生。第一延迟部分310在激活脉冲305与预充电脉冲315之间的存在可代表打开页面存取操作。在一些情况中，第一延迟部分310的持续时间可基于存储器装置。
一些存储器装置可在第一延迟部分310期间将存储器单元偏置到零电压。将此存储器单元偏置到零电压可随着时间使存储器单元应变且可减少存储器单元的可用寿命。在一些情况中，为了解决这些问题的至少一些，存储器装置可在第一延迟部分310期间将存储器单元偏置到非零电压(例如，量值330可为电压V2)。在其它实例中，第一延迟部分310的量值330可为零电压(例如，电压V0)。第一延迟部分310期间在存储器单元上的电压的极性可为正极性或负极性。在一些实例中，第一延迟部分310期间在存储器单元上的电压的极性可与在激活脉冲305期间施加的电压的极性相同。例如，如果激活脉冲305具有是负电压(例如，电压V3)的量值325，那么第一延迟部分310期间的偏置的量值330也可为负电压(例如，电压V4)。
可通过施加预充电脉冲315而抑制存取操作的预充电阶段。在预充电阶段期间，可通过施加预充电脉冲315而将存储器单元偏置到一电压。预充电脉冲315可具有可为非零电压(例如，电压V3)的量值335。预充电脉冲315的电压的极性可为正极性或负极性。在一些情况中，预充电脉冲315的电压可包含不同于激活脉冲305的电压的极性的极性。
在存储器单元偏置到预充电脉冲315的电压之后，可将存储器单元偏置到不同于第二延迟部分320期间的预充电脉冲315的电压的电压。第二延迟部分320可在预充电脉冲315之后发生。在此类情况中，第二延迟部分320可代表关闭页面存取操作。
延迟部分期间的电压的量值340可不同于预充电脉冲315的量值335。在一些实例中，第二延迟部分320期间的电压(例如，电压V4)的量值340可小于预充电脉冲315的量值335(例如，电压V3)。在一些实例中，第二延迟部分320期间的电压的量值340可大于预充电脉冲315的量值335。在第二延迟部分320期间施加的电压可为非零电压。在一些实例中，在延迟部分(例如，第一延迟部分310或第二延迟部分320)期间施加的负电压(例如，电压V4)可具有小于预充电脉冲315的负电压(例如，电压V3)的量值的绝对值的量值的绝对值。在其它实例中，在延迟部分期间施加的正电压(例如，电压V2)可具有小于预充电脉冲315的负电压(例如，电压V3)的量值的绝对值的量值的绝对值。在延迟部分期间施加的电压(正或负)的量值的绝对值可不同于脉冲(例如，脉冲305及315)的电压(正或负)的量值的绝对值。例如，在一些情况中，在延迟部分期间施加的正电压(例如，电压V2)的量值的绝对值可不同于脉冲(例如，脉冲305或315)的负电压(例如，电压V3)的量值的绝对值。
在第二延迟部分320期间施加的电压的极性可与在预充电脉冲315期间施加的电压的极性相同。例如，如果预充电脉冲315具有是正电压(例如，电压V1)的量值335，那么第二延迟部分320期间的偏置的量值340也可为正电压(例如，电压V2)。
在一些实例中，存取操作可为写入操作。在此类情况中，在第二延迟部分320期间偏置到存储器单元的电压的值可基于存储器单元的状态。例如，当将第一状态(例如，逻辑0)写入到存储器单元时，预充电脉冲315的电压的值可为正值(例如，电压V1)。即，在第二延迟部分320期间偏置到存储器单元的电压的值可为正值(例如，电压V2)。在此类情况中，在第二延迟部分320期间施加的电压的正值可抑制存储器单元上的P压降(例如，与经施加的正偏压相关联的寄生活动)。
当将第二状态(例如，逻辑1)写入到存储器单元时，预充电脉冲315的电压的值可为负值(例如，电压V3)。即，在第二延迟部分320期间偏置到存储器单元的电压的值可为负值(例如，电压V4)。在此类情况中，在第二延迟部分320期间施加的电压的负值可抑制存储器单元上的N压降(例如，与经施加的负偏压相关联的寄生活动)。
在其它实例中，存取操作可为读取操作。在此类情况中，可基于存取存储器单元而识别存储于存储器单元上的状态。可基于存储器单元的状态识别在第二延迟部分320期间施加的电压的值。例如，将存储器单元偏置到电压V3可基于识别电压V3的值。
例如，可在第二延迟部分320之后在第二存取操作的第二存取阶段期间(例如，通过施加后续存取脉冲)存取存储器单元。在此类情况中，可(例如，通过在第一延迟部分310之后施加后续预充电脉冲)抑制第二预充电阶段。可将存储器单元偏置到小于第一预充电阶段的电压的电压。可接着在第二延迟部分期间将存储器单元偏置到电压，其中电压小于第一延迟部分的电压。
图4说明根据本公开的实例的存储器单元偏置技术的实例电压曲线图400。电压曲线图400说明实例压电存储器单元感测及预充电过程。例如，电压曲线图400可包含存取阶段405及预充电阶段410。电压曲线图400描绘依据时间t而变化的电压V。例如，电压曲线图400可包含数字线电压415、板极线电压420及字线电压425。电压曲线图400可表示如由参考图3描述的时序图300说明的类似操作。
电压曲线图400说明读取操作的实例。存取阶段405可表示可在存取操作的存取阶段期间存取存储器单元的时段。在时间t1，可将数字线充电到数字线电压415。在时间t2，可将字线充电到字线电压425。在此类情况中，可在存取操作的存取阶段405期间将电压施加到与存储器单元耦合的字线。可基于将字线电压425施加到字线而存取存储器单元。
在存取阶段405的激活阶段期间(例如，时间t2与t3之间)，存储器单元上的信号可产生，且数字线电压415、板极线电压420及字线电压425可维持于相应电压下。在一些实例中，在存取操作的激活阶段之后放大信号。在一些情况中，存取操作是读取操作或写入操作。
在时间t3，可将存储器单元编程到一状态。例如，可将存储器单元编程到第一状态或第二状态。如果可将存储器单元编程到第一状态，那么数字线电压415可在时间t4降低直到时间t5。如果可将存储器单元编程到第二状态，那么可维持数字线电压415。当维持数字线电压415(例如，于VDL处)时，存取操作可为回写操作。
在时间t5，可启动存取操作的预充电阶段410。随着在时间t5将电压施加到数字线，数字线电压415可增加。在此类情况中，可将存储器单元编程到第一状态。在时间t6，随着在预充电阶段410期间将电压施加到板极线，板极线电压420可增加。
在时间t7，存储器装置可开始分辨存取操作的预充电阶段410且整体分辨存取操作。例如，板极线电压420可降低。在一些情况中，可将板极线电压420偏置到例如一电压(例如，VPL1)的更低电压。电压VPL1可为经配置以扩充存储器单元的可用寿命的非零电压。在此类情况中，在时间t7之后施加的电压(例如，VPL)可小于在t6施加到板极线的电压。例如，在时间t7施加到板极线的电压可为100mV。
在时间t8，存储器装置可通过将数字线电压415偏置到更低电压(例如，VDL1)而继续分辨预充电阶段410。在时间t8施加到数字线的电压可小于在时间t6与t8之间施加到数字线的电压(例如，VDL)。施加到数字线的电压可基于在存取操作期间在存储器单元中存储或感测的状态。在一些实例中，当在存储器单元中感测或存储第一状态时，可将第一电压(例如，VDL0)施加到数字线。第一电压(例如，VDL0)可小于在将存储器单元编程到第一状态时施加到板极线的电压(例如，VPL1)。例如，在时间t8施加到数字线的电压可为接地电压(例如，0V)。
在其它实例中，当在存储器单元中感测或存储第二状态时，可将第二电压(例如，VDL1)施加到数字线。第二电压(例如，VDL1)可大于在将存储器单元编程到第二状态时在时间t7施加到板极线的电压(例如，VPL1)。在时间t8施加到数字线的电压可为200mV。在时间t8施加到数字线的电压的值可基于存储器单元的状态(例如，第一状态或第二状态)。在一些情况中，可基于存取操作识别存储于存储器单元上的状态。将不同电压施加到数字线可引起存储器单元被偏置到不同极性。例如，如果数字线被偏置到第二电压(例如，VDL1)，那么可使用第一极性偏压存储器单元且当将数字线偏置到第一电压(例如，VDL0)时，可将存储器单元偏置到第二极性。
在时间t9，存储器装置可通过撤销激活字线电压而分辨及/或完成存取操作。在偏置字线电压之后，存储器单元可与数字线隔离。在一些情况中，可在存储器单元与数字线隔离的时间将存储器单元偏置到更低电压。在其它系统中，当在存取操作的结束处撤销激活字线时，存储器单元可未被偏置或被偏置到非零电压。在时间t9，随着将接地电压施加到字线，字线电压425可降低。在将电压施加到数字线且将电压施加到板极线时，可将接地电压施加到字线。
可在存储器单元与数字线隔离期间及/或之后维持数字线电压415及板极线电压420。在此类情况中，可将存储器单元维持于低偏压下，直到与字线耦合的晶体管关闭。例如，可将板极线电压420维持于电压VPL1下且可将数字线电压415维持于电压VDL1下。然而，甚至在关断字线之后且直到存储器单元放电仍可将板极线电压420及数字线电压415维持于相应低偏压下。
在时间t10，随着将数字线及板极线偏置到零电压，数字线电压415及板极线电压420可降低。存储器单元可在预充电阶段410的结束时为下一存取操作准备。在一些情况中，相较于在关断字线之前将存储器单元偏置到接地电压的其它时序，当在撤销激活字线之后将存储器单元维持于低偏压下时，预充电阶段410的持续时间可增加。
图5展示根据如本文中公开的实例的支持存储器单元偏置技术的存储器控制器505的框图500。存储器控制器505可为如参考图1描述的存储器控制器的实例。存储器控制器505可包含存取组件515、预充电组件520、第一电压组件525、第二电压组件530、隔离组件535、逻辑状态组件540、第三电压组件545、第四电压组件550、偏置组件555及时序组件560。这些模块中的每一者可彼此直接通信或(例如，经由一或多个总线)(例如总线510)彼此间接通信。
存取组件515可在存取操作的存取阶段期间存取存储器单元。在一些情况中，存取操作包括读取操作。在一些情况中，存取操作包括写入操作。在一些实例中，存取组件515可从主机装置接收用于对存储器单元执行存取操作的存取命令，其中存取存储器单元是至少部分基于接收存取命令。在一些实例中，存取组件515可在存取操作之后且在第二存取操作的第二存取阶段期间存取存储器单元。在一些实例中，存取组件515可至少部分基于打开页面存取操作激活包括存储器单元的存储器单元行。在一些实例中，存取组件515可至少部分基于关闭页面存取操作撤销激活包括存储器单元的存储器单元行。在一些实例中，存储器单元包括铁电存储器单元。在一些实例中，存取组件515可在存取操作的存取阶段期间存取存储器单元。
预充电组件520可至少部分基于存取存储器单元而启动存取操作的预充电阶段。在一些实例中，预充电组件520可至少部分基于存取存储器单元而启动第二存取操作的第二预充电阶段。
第一电压组件525可在预充电阶段期间将存储器单元偏置到第一电压。在一些实例中，第一电压组件525可在第二预充电阶段期间将存储器单元偏置到小于第一电压的第三电压。在一些实例中，第一电压组件525可在预充电阶段期间将第一电压施加到与存储器单元耦合的数字线。在一些实例中，第一电压组件525可在存取操作的预充电阶段期间将第一电压施加到与存储器单元耦合的数字线。
在一些实例中，第一电压不同于第二电压。在一些实例中，当状态是第一状态时，第一电压的值小于施加到板极线的第二电压的值。在一些实例中，当状态是第二状态时，第一电压的值大于第二电压的值。
第二电压组件530可在预充电阶段期间在将存储器单元偏置到第一电压之后将存储器单元偏置到小于第一电压的第二电压。在一些实例中，第二电压组件530可至少部分基于在存取操作期间与存储器单元相关联的状态识别第二电压的值，其中将存储器单元偏置到第二电压是至少部分基于识别第二电压的值。在一些实例中，第二电压是非零电压。
在一些实例中，第二电压组件530可在第二预充电阶段期间在将存储器单元偏置到第三电压之后将存储器单元偏置到小于第二电压的第四电压。第二电压组件530可在预充电阶段期间将第二电压施加到与存储器单元耦合的板极线。第二电压组件530可在存取操作的预充电阶段期间将第二电压施加到与存储器单元耦合的板极线。
在将存储器单元偏置到第二电压时，隔离组件535可将存储器单元与数字线隔离。在一些实例中，在将第三电压施加到数字线且将第四电压施加到板极线时，隔离组件535可将存储器单元与数字线隔离。在一些实例中，在将第一电压施加到数字线且将第二电压施加到板极线时，隔离组件535可将存储器单元与数字线隔离。
逻辑状态组件540可至少部分基于存取存储器单元而识别存储于存储器单元上的状态，其中第二电压的值是至少部分基于存储器单元的状态。在一些实例中，逻辑状态组件540可识别在存取操作期间与存储器单元相关联的状态。在一些实例中，逻辑状态组件540可至少部分基于存取存储器单元而识别存储于存储器单元中的状态，其中第三电压的值是至少部分基于存储器单元的状态。
在一些实例中，逻辑状态组件540可至少部分基于识别状态而识别施加到数字线的第一电压的值。在一些实例中，逻辑状态组件540可识别在存取操作期间与存储器单元相关联的状态，其中施加到存储器单元的电压的极性是至少部分基于识别存储器单元的状态。
第三电压组件545可在预充电阶段期间在将第一电压施加到数字线之后将第三电压施加到数字线，其中第三电压小于第一电压。在一些实例中，施加到数字线的第三电压小于施加到板极线的第四电压。在一些情况中，施加到数字线的第三电压大于施加到板极线的第四电压。
第四电压组件550可在存取操作的预充电阶段期间在将第二电压施加到板极线之后将第四电压施加到板极线，其中第四电压小于第二电压。
在将存储器单元与数字线隔离之后，偏置组件555可将板极线及数字线偏置到零电压。在一些实例中，偏置组件555可在存取操作的存取阶段期间将电压施加到与存储器单元耦合的字线，其中存取存储器单元是至少部分基于将电压施加到字线。在一些实例中，在将第三电压施加到数字线且将第四电压施加到板极线时，偏置组件555可将接地电压施加到字线。
在将存储器单元与数字线隔离之后，时序组件560可将存储器单元的电压维持于第二电压。在一些实例中，时序组件560可在将存储器单元与数字线隔离之后维持数字线上的第一电压及板极线上的第二电压。
图6展示说明根据本公开的实例的用于存储器单元偏置技术的方法600的流程图。方法600的操作可通过如本文中描述的存储器控制器或其组件实施。例如，方法600的操作可通过如参考图5描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组程序代码以控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能。
在605处，存储器控制器可在存取操作的存取阶段期间存取存储器单元。605的操作可根据本文中描述的方法执行。在一些实例中，605的操作可通过如参考图5描述的存取组件执行。
在610处，存储器控制器可至少部分基于存取存储器单元而启动存取操作的预充电阶段。610的操作可根据本文中描述的方法执行。在一些实例中，610的操作可通过如参考图5描述的预充电组件执行。
在615处，存储器控制器可在预充电阶段期间将存储器单元偏置到第一电压。615的操作可根据本文中描述的方法执行。在一些实例中，615的操作可通过如参考图5描述的第一电压组件执行。
在620处，存储器控制器可在预充电阶段期间在将存储器单元偏置到第一电压之后将存储器单元偏置到小于第一电压的第二电压。620的操作可根据本文中描述的方法执行。在一些实例中，620的操作可通过如参考图5描述的第二电压组件执行。
在一些实例中，如本文中描述的设备可执行一种方法或若干种方法，例如方法600。所述设备可包含用于进行以下项的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存取操作的存取阶段期间存取存储器单元；至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；在所述预充电阶段期间将所述存储器单元偏置到第一电压；及在所述预充电阶段期间在将所述存储器单元偏置到所述第一电压之后将所述存储器单元偏置到小于所述第一电压的第二电压。
本文中描述的方法600及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：在将所述存储器单元偏置到所述第二电压时，将所述存储器单元与一数字线隔离；及在将所述存储器单元与所述数字线隔离之后，将所述存储器单元的电压维持于所述第二电压。
本文中描述的方法600及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：至少部分基于存取所述存储器单元而识别存储于所述存储器单元上的状态，其中所述第二电压的值是至少部分基于所述存储器单元的所述状态。
本文中描述的方法600及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：识别在所述存取操作期间与所述存储器单元相关联的状态；及至少部分基于在所述存取操作期间与所述存储器单元相关联的所述状态识别所述第二电压的值，其中将所述存储器单元偏置到所述第二电压是至少部分基于识别所述第二电压的所述值。
本文中描述的方法600及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：从主机装置接收用于对所述存储器单元执行所述存取操作的存取命令，其中存取所述存储器单元是至少部分基于接收所述存取命令。
本文中描述的方法600及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：在所述存取操作之后且在第二存取操作的第二存取阶段期间存取所述存储器单元；至少部分基于存取所述存储器单元而启动所述第二存取操作的第二预充电阶段；在所述第二预充电阶段期间将所述存储器单元偏置到小于所述第一电压的第三电压；及在所述第二预充电阶段期间在将所述存储器单元偏置到所述第三电压之后将所述存储器单元偏置到小于所述第二电压的第四电压。
本文中描述的方法600及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：至少部分基于打开页面存取操作激活包括所述存储器单元的存储器单元行；及至少部分基于关闭页面存取操作撤销激活包括所述存储器单元的存储器单元行。
在本文中描述的方法600及设备的一些实例中，所述存取操作包含读取操作。在本文中描述的方法600及设备的一些实例中，所述存取操作包含写入操作。在本文中描述的方法600及设备的一些实例中，所述第二电压可为非零电压。在本文中描述的方法600及设备的一些实例中，所述存储器单元包含铁电存储器单元。
图7展示说明根据本公开的实例的用于存储器单元偏置技术的方法700的流程图。方法700的操作可通过如本文中描述的存储器控制器或其组件实施。例如，方法700的操作可通过如参考图5描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组程序代码以控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能。
在705处，存储器控制器可在存取操作的存取阶段期间存取存储器单元。705的操作可根据本文中描述的方法执行。在一些实例中，705的操作可通过如参考图5描述的存取组件执行。
在710处，存储器控制器可至少部分基于存取存储器单元而启动存取操作的预充电阶段。710的操作可根据本文中描述的方法执行。在一些实例中，710的操作可通过如参考图5描述的预充电组件执行。
在715处，存储器控制器可在预充电阶段期间将第一电压施加到与存储器单元耦合的数字线。715的操作可根据本文中描述的方法执行。在一些实例中，715的操作可通过如参考图5描述的第一电压组件执行。
在720处，存储器控制器可在预充电阶段期间将第二电压施加到与存储器单元耦合的板极线。720的操作可根据本文中描述的方法执行。在一些实例中，720的操作可通过如参考图5描述的第二电压组件执行。
在725处，存储器控制器可在预充电阶段期间在将第一电压施加到数字线之后将第三电压施加到数字线，其中第三电压小于第一电压。725的操作可根据本文中描述的方法执行。在一些实例中，725的操作可通过如参考图5描述的第三电压组件执行。
在730处，存储器控制器可在存取操作的预充电阶段期间在将第二电压施加到板极线之后将第四电压施加到板极线，其中第四电压小于第二电压。730的操作可根据本文中描述的方法执行。在一些实例中，730的操作可通过如参考图5描述的第四电压组件执行。
在一些实例中，如本文中描述的设备可执行一种方法或若干种方法，例如方法700。所述设备可包含用于进行以下项的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存取操作的存取阶段期间存取存储器单元；至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；在所述预充电阶段期间将第一电压施加到与所述存储器单元耦合的数字线；在所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；在所述预充电阶段期间在将所述第一电压施加到所述数字线之后将第三电压施加到所述数字线，其中所述第三电压小于所述第一电压；及在所述存取操作的所述预充电阶段期间在将所述第二电压施加到所述板极线之后将第四电压施加到所述板极线，其中所述第四电压小于所述第二电压。
本文中描述的方法700及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：在将所述第三电压施加到所述数字线且将所述第四电压施加到所述板极线时将所述存储器单元与所述数字线隔离。本文中描述的方法700及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：在将所述存储器单元与所述数字线隔离之后，将所述板极线及所述数字线偏置到零电压。
本文中描述的方法700及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：至少部分基于存取所述存储器单元而识别存储于所述存储器单元中的状态，其中所述第三电压的值是至少部分基于所述存储器单元的所述状态。本文中描述的方法700及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：在所述存取操作的所述存取阶段期间将电压施加到与所述存储器单元耦合的字线，其中存取所述存储器单元是至少部分基于将所述电压施加到所述字线。本文中描述的方法700及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：在将所述第三电压施加到所述数字线且将所述第四电压施加到所述板极线时，将接地电压施加到所述字线。
在本文中描述的方法700及设备的一些实例中，施加到所述数字线的所述第三电压可小于施加到所述板极线的所述第四电压。在本文中描述的方法700及设备的一些实例中，施加到所述数字线的所述第三电压可大于施加到所述板极线的所述第四电压。在本文中描述的方法700及设备的一些实例中，所述存储器单元包含铁电存储器单元。
图8展示说明根据本公开的实例的用于存储器单元偏置技术的方法800的流程图。方法800的操作可通过如本文中描述的存储器控制器或其组件实施。例如，方法800的操作可通过如参考图5描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组程序代码以控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能。
在805处，存储器控制器可在存取操作的预充电阶段期间将第一电压施加到与存储器单元耦合的数字线。805的操作可根据本文中描述的方法执行。在一些实例中，805的操作可通过如参考图5描述的第一电压组件执行。
在810处，存储器控制器可在存取操作的预充电阶段期间将第二电压施加到与存储器单元耦合的板极线。810的操作可根据本文中描述的方法执行。在一些实例中，810的操作可通过如参考图5描述的第二电压组件执行。
在815处，在将第一电压施加到数字线且将第二电压施加到板极线时，存储器控制器可将存储器单元与数字线隔离。815的操作可根据本文中描述的方法执行。在一些实例中，815的操作可通过如参考图5描述的隔离组件执行。
在820处，存储器控制器可在将存储器单元与数字线隔离之后维持数字线上的第一电压及板极线上的第二电压。820的操作可根据本文中描述的方法执行。在一些实例中，820的操作可通过如参考图5描述的时序电压组件执行。
在一些实例中，如本文中描述的设备可执行一种方法或若干种方法，例如方法800。所述设备可包含用于进行以下项的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存取操作的预充电阶段期间将第一电压施加到与存储器单元耦合的数字线；在所述存取操作的所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；在将所述第一电压施加到所述数字线且将所述第二电压施加到所述板极线时，将所述存储器单元与所述数字线隔离；及在将所述存储器单元与所述数字线隔离之后维持所述数字线上的所述第一电压及所述板极线上的所述第二电压。
本文中描述的方法800及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：识别在所述存取操作期间与所述存储器单元相关联的状态；及至少部分基于识别所述状态而识别施加到所述数字线的所述第一电压的值。
本文中描述的方法800及设备的一些实例可进一步包含用于进行以下项的操作、特征、构件或指令：识别在所述存取操作期间与所述存储器单元相关联的状态，其中施加到所述存储器单元的电压的极性是至少部分基于识别所述存储器单元的所述状态。
在本文中描述的方法800及设备的一些实例中，当所述状态可为第一状态时，所述第一电压的所述值可小于施加到所述板极线的所述第二电压的值；或当所述状态可为第二状态时，所述第一电压的所述值可大于所述第二电压的所述值。在本文中描述的方法800及设备的一些实例中，所述第一电压可不同于所述第二电压。在本文中描述的方法800及设备的一些实例中，所述存储器单元包含铁电存储器单元。
应注意，上文描述的方法描述可能实施方案，且操作及步骤可重新布置或以其它方式修改且其它实施方案是可行的。此外，可组合来自两个或更多种方法的实例。
描述一种设备。所述设备可包含：存储器单元；字线，其与所述存储器单元耦合；及控制器，其经配置以引起所述电子存储器设备：在存取操作的存取阶段期间存取所述存储器单元；至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；在所述预充电阶段期间将所述存储器单元偏置到第一电压；及在所述预充电阶段期间在将所述存储器单元偏置到所述第一电压之后将所述存储器单元偏置到小于所述第一电压的第二电压。
在一些实例中，所述控制器可进一步经配置以在将所述存储器单元偏置到所述第二电压时，将所述存储器单元与耦合于所述存储器单元的数字线隔离。在一些实例中，所述控制器可进一步经配置以至少部分基于存取所述存储器单元而识别存储于所述存储器单元上的状态，其中所述第二电压的极性是至少部分基于所述存储器单元的所述状态。在一些实例中，所述控制器可进一步经配置以至少部分基于在所述存取操作期间与所述存储器单元相关联的状态识别所述第二电压的值，其中在所述存取操作的所述预充电阶段期间将所述存储器单元偏置到所述经识别值。
描述一种设备。所述设备可包含：存储器单元，其耦合到存储器阵列；存取线，其耦合到所述存储器单元；及控制器，其耦合到所述存取线及所述存储器单元，其中所述控制器经配置以：在存取操作的存取阶段期间存取所述存储器单元；至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；在所述预充电阶段期间将第一电压施加到与所述存储器单元耦合的数字线；在所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；在所述预充电阶段期间在将所述第一电压施加到所述数字线之后且在所述存取操作的所述预充电阶段期间将第三电压施加到所述数字线，其中所述第三电压小于所述第一电压；及在所述预充电阶段期间在将所述第二电压施加到所述板极线之后将第四电压施加到所述板极线，其中所述第四电压小于所述第二电压。
在一些实例中，所述控制器可进一步经配置以在将所述第三电压施加到所述数字线且将所述第四电压施加到所述板极线时将所述存储器单元与所述数字线隔离。在一些实例中，所述控制器可进一步经配置以至少部分基于存取所述存储器单元而识别存储于所述存储器单元中的状态，其中所述第三电压的值是至少部分基于存储于所述存储器单元中的所述状态。
可使用各种不同科技及技术的任一者表示本文中描述的信息及信号。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文中使用，术语“虚拟接地”是指保持于近似零伏特(0V)的电压但未直接与接地连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)实施虚拟接地。其它实施方案也是可行的。“虚拟接地”或“经虚拟接地”意味着连接到近似0V。
术语“电子通信”及“耦合”是指支持组件之间的电子流动的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可(例如，在通电电路中)主动交换电子或信号或不可(例如，在断电电路中)主动交换电子或信号，但可经配置且可操作以在通电到电路之后交换电子或信号。例如，经由开关(例如，晶体管)物理连接的两个组件电子通信或可耦合，而与开关的状态(例如，断开或闭合)无关。
术语“隔离(isolated/isolating)”是指其中电子目前无法在其之间流动的组件之间的关系；如果在组件之间存在开路，那么组件彼此隔离。例如，当开关断开时，通过开关物理连接的两个组件可彼此隔离。
本文中论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上覆硅(SOI)衬底(例如玻璃上覆硅(SOG)或蓝宝石上覆硅(SOP))或在另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)掺杂而控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段而执行。
本文中论述的晶体管或若干晶体管可表示场效晶体管(FET)且包括包含源极、漏极与栅极的三端装置。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子系电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“关断”或“撤销激活”。
本文中所陈述的描述结合附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“实例”意味着“充当实例、例子或说明”且非“优选”或“优于其它实例”。详细描述包含为了提供所描述技术的理解的目的的具体细节。然而，可在不具有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知结构及装置以便避免使所描述实例的概念不清楚。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上破折号及在类似组件当中区分的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件的任一者而与第二参考标记无关。
可使用各种不同科技及技术的任一者表示本文中描述的信息及信号。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。
可使用经设计以执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的公开内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些的任一者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中所使用，包含在权利要求书中，如物品列表(例如，以例如“至少一者”或“一或多者”的词组开始的物品列表)中使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，词组“基于”不应解释为对条件闭集的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的实例步骤可基于条件A及条件B两者。换句话说，如本文中使用，词组“基于”应按与词组“至少部分基于”相同的方式来解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机程序从一个位置到另一位置的传送的任何媒体。非暂时性存储媒体可为可通过通用计算机或专用计算机存取的任何可用媒体。例如(且非限制)，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置或可用于载送或存储呈指令或数据结构的形式的所要程序代码构件且可通过通用计算机或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。此外，任何连接可被适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)从一网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)包含于媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据而光盘用激光光学地重现数据。上述组合还包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将容易明白对本公开的各种修改，且本文中定义的一般原理可应用到其它变动而不脱离本公开的范围。因此，本公开不限于本文中描述的实例及设计，但符合与本文中公开的原理及新颖特征一致的最广范围。

Claims (35)

1.一种方法，其包括：
在存取操作的存取阶段期间存取存储器单元；
至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；
在所述预充电阶段期间将所述存储器单元的板极线偏置到第一电压；及
在所述预充电阶段期间在将所述存储器单元的所述板极线偏置到所述第一电压之后将所述存储器单元的所述板极线偏置到小于所述第一电压的第二电压。
2.根据权利要求1所述的方法，其进一步包括：
在将所述存储器单元的所述板极线偏置到所述第二电压时，将所述存储器单元与数字线隔离。
3.根据权利要求2所述的方法，其进一步包括：
在将所述存储器单元与所述数字线隔离之后，将所述存储器单元的所述板极线的电压维持于所述第二电压。
4.根据权利要求1所述的方法，其进一步包括：
至少部分基于存取所述存储器单元而识别存储于所述存储器单元上的状态，其中所述第二电压的值是至少部分基于所述存储器单元的所述状态。
5.根据权利要求4所述的方法，其中所述存取操作包括读取操作。
6.根据权利要求1所述的方法，其进一步包括：
识别在所述存取操作期间与所述存储器单元相关联的状态；及
至少部分基于在所述存取操作期间与所述存储器单元相关联的所述状态识别所述第二电压的值，其中将所述存储器单元的所述板极线偏置到所述第二电压是至少部分基于识别所述第二电压的所述值。
7.根据权利要求6所述的方法，其中所述存取操作包括写入操作。
8.根据权利要求1所述的方法，其中所述第二电压是非零电压。
9.根据权利要求1所述的方法，其进一步包括：
从主机装置接收用于对所述存储器单元执行所述存取操作的存取命令，其中存取所述存储器单元是至少部分基于接收所述存取命令。
10.根据权利要求1所述的方法，其进一步包括：
至少部分基于打开页面存取操作来激活包括所述存储器单元的存储器单元行。
11.根据权利要求1所述的方法，其进一步包括：
至少部分基于关闭页面存取操作来撤销激活包括所述存储器单元的存储器单元行。
12.根据权利要求1所述的方法，其中所述存储器单元包括铁电存储器单元。
13.一种方法，其包括：
在存取操作的存取阶段期间存取存储器单元；
至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；
在所述预充电阶段期间将所述存储器单元偏置到第一电压；
在所述预充电阶段期间在将所述存储器单元偏置到所述第一电压之后将所述存储器单元偏置到小于所述第一电压的第二电压；
在所述存取操作之后且在第二存取操作的第二存取阶段期间存取所述存储器单元；
至少部分基于存取所述存储器单元而启动所述第二存取操作的第二预充电阶段；在所述第二预充电阶段期间将所述存储器单元偏置到小于所述第一电压的第三电压；及
在所述第二预充电阶段期间在将所述存储器单元偏置到所述第三电压之后将所述存储器单元偏置到小于所述第二电压的第四电压。
14.一种方法，其包括：
在存取操作的存取阶段期间存取存储器单元；
至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；
在所述预充电阶段期间将第一电压施加到与所述存储器单元耦合的数字线；
在所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；
在所述预充电阶段期间在将所述第一电压施加到所述数字线之后将第三电压施加到所述数字线，其中所述第三电压小于所述第一电压；及
在所述存取操作的所述预充电阶段期间在将所述第二电压施加到所述板极线之后将第四电压施加到所述板极线，其中所述第四电压小于所述第二电压。
15.根据权利要求14所述的方法，其中施加到所述数字线的所述第三电压小于施加到所述板极线的所述第四电压。
16.根据权利要求14所述的方法，其中施加到所述数字线的所述第三电压大于施加到所述板极线的所述第四电压。
17.根据权利要求14所述的方法，其进一步包括：
在将所述第三电压施加到所述数字线且将所述第四电压施加到所述板极线时将所述存储器单元与所述数字线隔离。
18.根据权利要求17所述的方法，其进一步包括：
在将所述存储器单元与所述数字线隔离之后，将所述板极线及所述数字线偏置到零电压。
19.根据权利要求14所述的方法，其进一步包括：
至少部分基于存取所述存储器单元而识别存储于所述存储器单元中的状态，其中所述第三电压的值是至少部分基于所述存储器单元的所述状态。
20.根据权利要求14所述的方法，其进一步包括：
在所述存取操作的所述存取阶段期间将电压施加到与所述存储器单元耦合的字线，其中存取所述存储器单元是至少部分基于将所述电压施加到所述字线。
21.根据权利要求20所述的方法，其进一步包括：
在将所述第三电压施加到所述数字线且将所述第四电压施加到所述板极线时，将接地电压施加到所述字线。
22.根据权利要求14所述的方法，其中所述存储器单元包括铁电存储器单元。
23.一种方法，其包括：
在存取操作的预充电阶段期间将第一电压施加到与存储器单元耦合的数字线；
在所述存取操作的所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；
在将所述第一电压施加到所述数字线且将所述第二电压施加到所述板极线时，将所述存储器单元与所述数字线隔离，其中所述第二电压是非零电压；及
在将所述存储器单元与所述数字线隔离之后维持所述数字线上的所述第一电压及在所述非零电压的所述板极线上的所述第二电压。
24.根据权利要求23所述的方法，其中所述第一电压不同于所述第二电压。
25.根据权利要求23所述的方法，其进一步包括：
识别在所述存取操作期间与所述存储器单元相关联的状态；及
至少部分基于识别所述状态而识别施加到所述数字线的所述第一电压的值。
26.根据权利要求23所述的方法，其进一步包括：
识别在所述存取操作期间与所述存储器单元相关联的状态，其中施加到所述存储器单元的电压的极性是至少部分基于识别所述存储器单元的所述状态。
27.根据权利要求23所述的方法，其中所述存储器单元包括铁电存储器单元。
28.一种方法，其包括：
在存取操作的预充电阶段期间将第一电压施加到与存储器单元耦合的数字线；
在所述存取操作的所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；
识别在所述存取操作期间与所述存储器单元相关联的状态；
至少部分基于识别所述状态而识别施加到所述数字线的所述第一电压的值，其中：
当所述状态是第一状态时，所述第一电压的所述值小于施加到所述板极线的所述第二电压的值；或
当所述状态是第二状态时，所述第一电压的所述值大于所述第二电压的所述值；
在将所述第一电压施加到所述数字线且将所述第二电压施加到所述板极线时，将所述存储器单元与所述数字线隔离；及
在将所述存储器单元与所述数字线隔离之后维持所述数字线上的所述第一电压及所述板极线上的所述第二电压。
29.一种电子存储器设备，其包括：
存储器单元；
字线，其与所述存储器单元耦合；及
控制器，其经配置以致使所述电子存储器设备进行以下操作：
在存取操作的存取阶段期间存取所述存储器单元；
至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；
在所述预充电阶段期间将所述存储器单元的板极线偏置到第一电压；及
在所述预充电阶段期间在将所述存储器单元的所述板极线偏置到所述第一电压之后将所述存储器单元的所述板极线偏置到小于所述第一电压的第二电压。
30.根据权利要求29所述的设备，其中所述控制器进一步经配置以：
在将所述存储器单元的所述板极线偏置到所述第二电压时，将所述存储器单元与同所述存储器单元耦合的数字线隔离。
31.根据权利要求29所述的设备，其中所述控制器进一步经配置以：
至少部分基于存取所述存储器单元而识别存储于所述存储器单元上的状态，其中所述第二电压的极性是至少部分基于所述存储器单元的所述状态。
32.根据权利要求29所述的设备，其中所述控制器进一步经配置以：
至少部分基于在所述存取操作期间与所述存储器单元相关联的状态识别所述第二电压的值，其中在所述存取操作的所述预充电阶段期间将所述存储器单元的所述板极线偏置到所述识别值。
33.一种电子存储器设备，其包括：
存储器单元，其耦合到存储器阵列；
存取线，其耦合到所述存储器单元；及
控制器，其耦合到所述存取线及所述存储器单元，其中所述控制器经配置以：
在存取操作的存取阶段期间存取所述存储器单元；
至少部分基于存取所述存储器单元而启动所述存取操作的预充电阶段；
在所述预充电阶段期间将第一电压施加到与所述存储器单元耦合的数字线；
在所述预充电阶段期间将第二电压施加到与所述存储器单元耦合的板极线；
在所述预充电阶段期间在将所述第一电压施加到所述数字线之后且在所述存取操作的所述预充电阶段期间将第三电压施加到所述数字线，其中所述第三电压小于所述第一电压；及
在所述预充电阶段期间在将所述第二电压施加到所述板极线之后将第四电压施加到所述板极线，其中所述第四电压小于所述第二电压。
34.根据权利要求33所述的设备，其中所述控制器进一步经配置以：
在将所述第三电压施加到所述数字线且将所述第四电压施加到所述板极线时将所述存储器单元与所述数字线隔离。
35.根据权利要求33所述的设备，其中所述控制器进一步经配置以：
至少部分基于存取所述存储器单元而识别存储于所述存储器单元中的状态，其中所述第三电压的值是至少部分基于存储于所述存储器单元中的所述状态。
CN202080042453.4A 2019-06-14 2020-05-27 存储器单元偏置技术 Active CN113939875B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/441,763 2019-06-14
US16/441,763 US10964372B2 (en) 2019-06-14 2019-06-14 Memory cell biasing techniques
PCT/US2020/034657 WO2020251754A1 (en) 2019-06-14 2020-05-27 Memory cell biasing techniques

Publications (2)

Publication Number Publication Date
CN113939875A CN113939875A (zh) 2022-01-14
CN113939875B true CN113939875B (zh) 2022-09-02

Family

ID=73746036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080042453.4A Active CN113939875B (zh) 2019-06-14 2020-05-27 存储器单元偏置技术

Country Status (7)

Country Link
US (2) US10964372B2 (zh)
EP (1) EP3984033A4 (zh)
JP (1) JP2022536136A (zh)
KR (1) KR20220005104A (zh)
CN (1) CN113939875B (zh)
TW (1) TWI742639B (zh)
WO (1) WO2020251754A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187397A (zh) * 2008-10-23 2011-09-14 高通股份有限公司 用于存储器电路的读取协助
CN109390007A (zh) * 2017-08-04 2019-02-26 美光科技公司 用于缓解存储器单元的干扰的方法和设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69630758T2 (de) * 1995-09-08 2004-05-27 Fujitsu Ltd., Kawasaki Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher
JPH09180467A (ja) * 1995-10-24 1997-07-11 Fujitsu Ltd 強誘電体メモリにおけるデータの読出し方法及び強誘電体メモリ
KR100234877B1 (ko) * 1997-01-13 1999-12-15 윤종용 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법
JPH1116377A (ja) * 1997-06-25 1999-01-22 Nec Corp 強誘電体メモリ装置
US5959929A (en) * 1997-12-29 1999-09-28 Micron Technology, Inc. Method for writing to multiple banks of a memory device
JP2002083495A (ja) 2000-06-30 2002-03-22 Seiko Epson Corp 半導体集積回路の情報記憶方法、半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器
JP2002093154A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 強誘電体メモリ
CA2705037A1 (en) * 2000-10-10 2002-04-18 Arborgen, Llc Method for pine cell tissue culture on support membrane
KR100447223B1 (ko) * 2001-09-17 2004-09-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 및 그 구동방법
JP3646791B2 (ja) * 2001-10-19 2005-05-11 沖電気工業株式会社 強誘電体メモリ装置およびその動作方法
JP2005251278A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 強誘電体メモリ装置及び電子機器
JP4477629B2 (ja) * 2004-03-24 2010-06-09 富士通マイクロエレクトロニクス株式会社 強誘電体メモリ
US8688892B2 (en) 2004-05-26 2014-04-01 OCZ Storage Solutions Inc. System and method for increasing DDR memory bandwidth in DDR SDRAM modules
KR100621766B1 (ko) * 2004-08-09 2006-09-13 삼성전자주식회사 강유전체 메모리에서의 레퍼런스 전압 발생장치 및 그의구동방법
JP2006344289A (ja) * 2005-06-08 2006-12-21 Toshiba Corp 強誘電体記憶装置
JP4172472B2 (ja) * 2005-06-27 2008-10-29 セイコーエプソン株式会社 駆動回路、電気光学装置、電子機器及び駆動方法
US7652909B2 (en) * 2007-10-21 2010-01-26 Ramtron International Corporation 2T/2C ferroelectric random access memory with complementary bit-line loads
KR101468149B1 (ko) * 2008-09-19 2014-12-03 삼성전자주식회사 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법
JP2010123218A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 半導体記憶装置
KR101666941B1 (ko) * 2010-07-06 2016-10-17 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 반도체 시스템
KR101652785B1 (ko) * 2010-12-07 2016-09-01 삼성전자주식회사 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법
US8508974B2 (en) * 2010-12-30 2013-08-13 Texas Instruments Incorporated Ferroelectric memory with shunt device
US9330735B2 (en) * 2011-07-27 2016-05-03 Rambus Inc. Memory with deferred fractional row activation
KR102171261B1 (ko) 2013-12-27 2020-10-28 삼성전자 주식회사 다수의 전압 발생부들을 갖는 메모리 장치
KR20160095448A (ko) * 2015-02-03 2016-08-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US10373665B2 (en) * 2016-03-10 2019-08-06 Micron Technology, Inc. Parallel access techniques within memory sections through section independence
KR102514045B1 (ko) * 2016-04-21 2023-03-24 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US9786349B1 (en) * 2016-07-01 2017-10-10 Micron Technology, Inc. Cell performance recovery using cycling techniques
US9640273B1 (en) * 2016-08-25 2017-05-02 Sandisk Technologies Llc Mitigating hot electron program disturb
US10504909B2 (en) 2017-05-10 2019-12-10 Micron Technology, Inc. Plate node configurations and operations for a memory array
US10153020B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc. Dual mode ferroelectric memory cell operation
US10074422B1 (en) 2017-06-13 2018-09-11 Cypress Semiconductor Corporation 2T1C ferro-electric random access memory cell
KR102026177B1 (ko) * 2017-11-22 2019-09-27 서울대학교산학협력단 셀 스트링의 선택 트랜지스터를 프로그램함으로 데이터를 보호하는 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102480013B1 (ko) * 2018-11-26 2022-12-22 삼성전자 주식회사 누설 전류를 보상하는 메모리 장치 및 이의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187397A (zh) * 2008-10-23 2011-09-14 高通股份有限公司 用于存储器电路的读取协助
CN109390007A (zh) * 2017-08-04 2019-02-26 美光科技公司 用于缓解存储器单元的干扰的方法和设备

Also Published As

Publication number Publication date
EP3984033A1 (en) 2022-04-20
CN113939875A (zh) 2022-01-14
EP3984033A4 (en) 2023-05-31
KR20220005104A (ko) 2022-01-12
WO2020251754A1 (en) 2020-12-17
US10964372B2 (en) 2021-03-30
US11908506B2 (en) 2024-02-20
US20200395056A1 (en) 2020-12-17
JP2022536136A (ja) 2022-08-12
TWI742639B (zh) 2021-10-11
TW202103162A (zh) 2021-01-16
US20210264961A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US11475934B2 (en) Ferroelectric memory cell sensing
US11501814B2 (en) Parallel access techniques within memory sections through section independence
US10706907B2 (en) Cell-specific referenece generation and sensing
CN109074838B (zh) 具有存储组件隔离的存储器单元感测
US10839881B2 (en) Dual mode ferroelectric memory cell operation
CN113939875B (zh) 存储器单元偏置技术
CN113966534B (zh) 开放页偏置技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant