KR20180121697A - 강유전성 메모리 셀로부터의 전하 추출 - Google Patents

강유전성 메모리 셀로부터의 전하 추출 Download PDF

Info

Publication number
KR20180121697A
KR20180121697A KR1020187031651A KR20187031651A KR20180121697A KR 20180121697 A KR20180121697 A KR 20180121697A KR 1020187031651 A KR1020187031651 A KR 1020187031651A KR 20187031651 A KR20187031651 A KR 20187031651A KR 20180121697 A KR20180121697 A KR 20180121697A
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
digit line
sense
memory cell
Prior art date
Application number
KR1020187031651A
Other languages
English (en)
Other versions
KR102282888B1 (ko
Inventor
다니엘레 비메르카티
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20180121697A publication Critical patent/KR20180121697A/ko
Application granted granted Critical
Publication of KR102282888B1 publication Critical patent/KR102282888B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

강유전성 메모리 셀 또는 셀들을 작동시키기 위한 방법, 시스템 및 디바이스가 기술된다. 메모리 셀의 강유전성 커패시터는 디지트 라인을 통해 센스 커패시터와 전자 통신될 수 있다. 디지트 라인은 메모리 셀 센싱 동안에 가상으로 접지될 수 있어서, 디지트 라인에 걸친 전압 강하를 제한 또는 피할 수 있고, 강유전성 커패시터의 저장된 전하의 전부 또는 실질적으로 전부가 추출되고 센스 커패시터로 이송될 수 있도록 한다. 디지트 라인을 가상으로 접지시키는 것은 디지트 라인과 전자 통신하는 스위칭 구성요소(가령, p-타입 필드-이펙트 트랜지스터)를 활성화시킴에 의해 달성될 수 있다. 강유전성 커패시터의 전하는 스위칭 구성요소를 통해 이송될 수 있다. 메모리 셀의 저장된 논리 상태를 결정하기 위해, 센스 증폭기는 센스 커패시터의 전압과 기준 전압을 비교할 수 있다.

Description

강유전성 메모리 셀로부터의 전하 추출
상호 참조
특허 청구항에 대한 본 출원은, "Charge Extraction from Ferroelectric Memory Cell"이라는 명칭으로 2016년 4월 5일에 Vimercati에 출원된, 미국 특허 출원 번호 15/090,789에 대해 우선권을 주장하며, 이는, 본원의 양수인에게 양도된다.
다음은 일반적으로 메모리 디바이스에 관한 것이고, 보다 상세하게는 강유전성 메모리 셀로부터 전하 추출에 관한 것이다.
메모리 디바이스는 컴퓨터, 무선 통신 장치, 카메라, 디지털 디스플레이 등과 같은 다양한 전자 장치에 정보를 저장하기 위해 널리 사용된다. 정보는 메모리 디바이스의 상이한 상태를 프로그래밍함으로써 저장된다. 예를 들어, 바이너리 디바이스는 2 개의 상태를 가지며, 흔히 논리 "1" 또는 논리 "0"으로 표시된다. 다른 시스템에서는 2개보다 많은 상태가 저장될 수 있다. 저장된 정보에 액세스하기 위해, 전자 장치의 구성요소는 메모리 디바이스에서 저장된 상태를 판독하거나 감지할 수 있다. 정보를 저장하기 위해, 전자 장치의 구성요소는 메모리 디바이스에 상태를 기입하거나 프로그래밍할 수 있다.
RAM(random access memory), ROM(read only memory), DRAM(dynamic RAM), SDRAM(synchronous dynamic RAM), FeRAM(ferroelectric RAM), MRAM(magnetic RAM), RRAM(resistive RAM), 플래시 메모리, 등을 포함한 복수의 유형의 메모리 디바이스가 존재한다. 메모리 디바이스는 휘발성 또는 비휘발성일 수 있다. 비휘발성 메모리, 예를 들어 플래시 메모리는 외부 전원이 없는 경우에도 장시간 동안 데이터를 저장할 수 있다. 휘발성 메모리 디바이스, 예를 들어, DRAM은 외부 전원에 의해 주기적으로 리프레쉬되지 않는 한, 시간에 따라 저장된 상태를 잃을 수 있다. 이진 메모리 디바이스는 가령, 충전되거나 방전된 커패시터를 포함할 수 있다. 충전된 커패시터는 누설 전류를 통해 시간이 지남에 따라 방전될 수 있으며, 이로 인해 저장된 정보가 손실될 수 있다. 휘발성 메모리의 특정 양태는 더 빠른 리드 속도나 라이트 속도와 같은 성능 이점을 제공할 수 있지만, 주기적 리프레쉬 없이 데이터를 저장하는 기능과 같은 비휘발성의 양태가 바람직할 수 있다.
FeRAM은 휘발성 메모리와 유사한 디바이스 아키텍처를 사용할 수 있지만, 저장 디바이스로서 강유전성 커패시터의 사용으로 인해 비휘발성 특성을 가질 수 있다. 그러므로, FeRAM 디바이스는 다른 비휘발성 디바이스와 휘발성 디바이스에 비해 개선된 성능을 가질 수 있다. 그러나, 어떤 FeRAM 센싱 스킴은, 저장된 논리 상태를 결정할 때, 강유전성 커패시터의 저장된 전하의 일부만 추출할 수 있다. 이는 센싱 동작의 신뢰성을 감소시키거나, 다르게 제조될 수 있는 메모리 셀(또는 어레이) 크기 감소를 제한할 수 있다.
본원의 개시물은 이하의 도면을 참조한다.
도 1은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 메모리 어레이를 나타내고,
도 2는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 회로를 나타내고,
도 3은 본 개시물의 다양한 실시예에 따른 전하 추출을 지원하는 강유전성 메모리 셀에 대한 예시적인 히스테리시스 곡선을 나타내고,
도 4는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 회로를 나타내고,
도 5는 본 개시물의 다양한 실시예에 따른 전하 추출을 지원하는 강유전성 메모리 셀을 작동시키기 위한 타이밍도를 나타내고,
도 6은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 회로를 나타내고,
도 7은 본 개시물의 다양한 실시예에 따른 전하 추출을 지원하는 강유전성 메모리 셀을 작동시키기 위한 타이밍도를 나타내고,
도 8은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 메모리 어레이를 나타내고,
도 9는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하고, 메모리 어레이를 포함하는 시스템을 나타내고, 및
도 10 및 11은 본 개시물의 다양한 실시예에 따른 전하 추출을 위한 강유전성 메모리 셀을 작동하는 방법을 나타내는 순서도이다.
메모리 셀에 대한 증가된 센싱 신뢰도는, 메모리 셀의 강유전성 커패시터의 완전하거나 실질적으로 모든 전하가 추출될 수 있도록 허용하는 센싱 스킴으로 실현될 수 있다. 메모리 어레이 내의 FeRAM 셀을 포함하는 메모리 셀은 워드 라인과 디지트 라인에 의해 종종 액세스된다. 하나의 디지트 라인은 많은 메모리 셀을 연결할 수 있고, 활성화될 때, 메모리 셀의 저장된 논리 상태를 결정할 수 있는 센스 증폭기에 연결될 수 있다. 모든 전하 추출이 가능하게 하기 위해, 메모리 어레이의 디지트 라인은 리드 동작 동안에 접지될 수 있고, 강유전성 커패시터의 모든 전하는 센스 커패시터, 즉, 센스 동작이나 리드 동작에서 사용되는 커패시터와 공유될 수 있다. 그리고 나서, 센스 커패시터의 전압은 기준 전압과 비교될 수 있다.
이는, 메모리 셀 내에 어떤 상태가 저장되었는지를 센싱하기 위해, 디지트 라인의 고유 커패시턴스에 의존하거나 이를 대상으로 하는 다른 FeRAM 센싱 스킴과 비교된다. 메모리 셀이 액세스될 때, 센싱을 위해 디지트 라인에 의존하는 스킴에서, 메모리 셀과 디지트 라인 간에 공유하는 전하는, 전압이 디지트 라인 상에서 발생(develope)되도록 할 수 있다. 디지트 라인으로 이송된 전하의 양 및 그래서 최종 디지트 라인 전압은 메모리 셀의 저장된 논리 상태에 의존할 수 있다. 디지트 라인의 전압은 리드 동작 동안에, 강유전성 커패시터의 전압을 효과적으로 감소시킬 수 있다. 그러므로, 이러한 타입의 센싱 스킴은, 강유전성 커패시터의 보자 전압(coercive voltage)과 같은, 메모리 셀의 물리적 특징에 민감할 수 있다. 그러므로, 강유전성 커패시터의 더 높은 보자 전압값은 감소된 센스 윈도우 - 논리 1 또는 논리 0에 대한 전압의 작은 차이 - 를 야기하여서, 리드 동작의 감소된 정확성을 야기할 수 있다.
본원에서 기술된 바와 같이, 리드 동작 동안에, 디지트 라인이 영이 아닌 전압을 발생시키는 것을 막는 센싱 스킴은, 강유전성 메모리 셀로부터 저장된 전하의 전부 또는 실질적으로 전부가 추출될 수 있도록 허용 한다. 이는 센스 윈도우를 증가시킬 수 있는데, 왜냐하면, 추출된 전하의 증가가, 이하에서 기술된 바와 같이, 센스 증폭기에 대한 더 높은 신호를 야기할 수 있기 때문이다.
리드 동작 동안에 디지트 라인을 대략 영 볼트로 유지하는 센싱 스킴은 또한, 메모리 셀 크기의 추가적인 감소를 가능하게 할 수 있다. 예를 들어, 메모리 셀의 강유전성 커패시터의 크기는 그 커패시터에 저장된 전하에 비례할 수 있다. 상대적으로 더 작은 커패시터로부터 모든 전하가 추출되도록 허용하는 센싱 스킴은, 부분 전하(fractional charge)가 더 큰 커패시터로부터 추출되는 스킴에 대해 상당히 신뢰성 있는 결과를 제공할 수 있다. 다시 말해, 완전-추출 센싱 스킴은 부분-추출 스킴으로부터 기인한 유사한 결과를 획득하는데 필요한 충전 없이, 신뢰성 있는 결과를 제공할 수 있고, 그러므로, 신뢰성에 약간 손상하거나 손상하지 않고, 메모리 셀 크기 감소를 지원할 수 있다.
이하에서 기술된 바와 같이, 디지트 라인은, 디지트 라인과 전자 통신하는 가령, p-타입 필드-이펙트 트랜지스터(FET)와 같은 능동 스위칭 구성요소를 사용하여 가상으로 접지될 수 있다. 메모리 셀이 선택될 때, 전하는 센스 커패시터로 흐를 수 있다. p-타입 FET에 의한 가상 접지 때문에, 모든 전하는 센스 커패시터로 흐를 수 있다. 그리고 나서, 센스 증폭기는, 저장된 논리 상태를 결정하기 위해, 센스 커패시터의 전압과 기준 전압을 비교할 수 있다. 센스 커패시터의 전압은 이전 센싱 스킴에서 사용된 디지트 라인의 전압보다 더 클 수 있다.
이하에 기술된 예시에서, 능동 스위칭 구성요소(가령, FET)는 디지트 라인과 직렬로 연결되고, 메모리 셀과 센스 커패시터 사이에 위치될 수 있다. 이러한 경우에, 음의 전압이 스위칭 구성요소를 활성화시키기 위해 인가될 수 있다. 이하에 기술된 또 다른 예시에서, 능동 스위칭 구성요소는 메모리 셀과 센스 커패시터 사이의 점에서, 디지트 라인과 전자 통신될 수 있다. 이러한 경우에, 또 다른 커패시터는 능동 스위칭 구성요소와 병렬로 연결될 수 있는데, 이는 양성 전압이 능동 스위칭 구성요소를 활성화 시킬 수 있고, 그래서 메모리 어레이로의 음의 전압을 인가할 필요성을 제거할 수 있다.
상기 소개된 개시물의 실시예는 메모리 어레이의 맥락에서 이하에 추가로 기술된다. 그리고 나서, 특정한 예시는 메모리 셀의 저장된 전하를 추출하기 위해 메모리 센싱 동안에, 디지트 라인을 가상으로 접지시키는 것을 지원하는 회로에 대해 기술된다. 회로 동작의 예시적인 타이밍도가 또한 제시된다. 본 개시물의 이들 및 다른 실시예는, 강유전성 메모리 셀로부터의 전하 추출과 관련된 장치도, 시스템도 및 순서도를 참조하여, 더욱 도시되고 기술된다.
도 1은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 메모리 어레이(100)를 나타낸다. 또한, 메모리 어레이(100)는 전자 메모리 장치라고 할 수 있다. 메모리 어레이(100)는 상이한 상태를 저장하기 위해 프로그램 가능한 메모리 셀(105)을 포함한다. 각각의 메모리 셀(105)은 논리 0과 논리 1로 표시된, 두 개의 상태를 저장하기 위해 프로그램 가능할 수 있다. 어떤 경우에, 메모리 셀(105)은 두 개보다 많은 논리 상태를 저장하도록 구성된다. 메모리 셀(105)은 프로그램 가능한 상태를 나타내는 전하를 저장하기 위한 커패시터를 포함할 수 있는데, 가령, 충전된 커패시터와 방전된 커패시터는 두 개의 논리 상태를 나타낼 수 있다. DRAM 아키텍쳐는 이러한 설계를 흔히 사용할 수 있고, 사용된 커패시터는 선형 전기 편광 특성을 가진 유전성 물질을 포함할 수 있다. 이와 달리, 강유전성 메모리 셀은 유전성 물질로서 강유전성 물질을 가진 커패시터를 포함할 수 있다. 강유전성 커패시터의 전하의 상이한 레벨은 상이한 논리 상태를 나타낼 수 있다. 강유전성 물질은 비선형 편광 특성을 가지고, 강유전성 메모리 셀(105)의 어떤 세부사항과 이점은 이하에서 논의된다.
리딩과 라이팅과 같은 동작은 적절한 워드 라인(110)과 디지트 라인(115)을 활성화 또는 선택함에 의해, 메모리 셀(105)에 대해 수행될 수 있다. 워드 라인(110)이나 디지트 라인(115)을 활성화 또는 선택하는 것은 전압을 각각의 라인에 인가하는 것을 포함한다. 어떤 경우에, 디지트 라인(115)은 비트 라인이라고 할 수 있다. 워드 라인(110)과 디지트 라인(115)은 도전성 물질로 제조될 수 있다. 어떤 예시에서, 워드 라인(110)과 디지트 라인(115)은 금속(가령, 구리, 알루미늄, 금, 텅스텐 등)으로 제조된다. 메모리 셀(105)의 각각의 로우는 하나의 워드 라인(110)에 연결되고, 메모리 셀(105)의 각각의 컬럼은 하나의 디지트 라인(115)에 연결된다. 하나의 워드 라인(110)과 하나의 디지트 라인(115)을 활성화시킴에 의해, 하나의 메모리 셀(105)이 이들의 교차점에서 액세스될 수 있다. 워드 라인(110)과 디지트 라인(115)의 교차점은 메모리 셀의 어드레스라고 할 수 있다.
어떤 아키텍쳐에서, 가령, 커패시터와 같은, 셀의 논리 저장 디바이스는 선택 디바이스에 의해, 디지트 라인으로부터 전기적으로 분리될 수 있다. 워드 라인(110)은 선태 디바이스에 연결될 수 있고, 제어할 수 있다. 예를 들어, 선택 디바이스는 트랜지스터일 수 있고, 워드 라인(110)은 트랜지스터의 게이트에 연결될 수 있다. 워드 라인(110)을 활성화 시키는 것은 메모리 셀(105)의 커패시터와 그 대응되는 디지트 라인(115) 간에 전기적 연결을 야기한다. 그리고 나서, 디지트 라인은 메모리 셀(105)을 리드하거나 라이트하기 위해 액세스될 수 있다.
메모리 셀(105)을 액세스하는 것은 로우 디코더(120)와 컬럼 디코더(130)를 통해 제어될 수 있다. 예를 들어, 로우 디코더(120)는 메모리 컨트롤러(140)로부터 로우 어드레스를 수신하고, 수신된 로우 어드레스를 기초로 하여, 적절한 워드 라인(110)을 활성화시킬 수 있다. 마찬가지로, 컬럼 디코더(130)는 메모리 컨트롤러(140)로부터 컬럼 어드레스를 수신하고, 적절한 디지트 라인(115)을 활성화시킨다. 그러므로, 워드 라인(110)과 디지트 라인(115)을 활성화시킴에 의해, 메모리 셀(105)이 액세스될 수 있다.
액세스되면, 메모리 셀(105)은 센스 구성요소(125)에 의해 리드 또는 센싱될 수 있다. 예를 들어, 센스 구성요소(125)는, 메모리 셀(105)의 저장된 상태를 결정하기 위해, 관련 디지트 라인(115)의 전압과 같은 신호와 기준 신호(미도시)를 비교할 수 있다. 예를 들어, 디지트 라인(115)이 기준 전압보다 더 높은 전압을 가지면, 센스 구성요소(125)는 메모리 셀(105)에 저장된 상태가 논리 1이었다고 결정할 수 있고, 반대의 경우도 마찬가지이다. 어떤 경우에, 디지트 라인(115)이 센싱 동안에 가상으로 접지될 수 있는데, 이는 메모리 셀(105)의 저장된 전하가 디지트 라인(115)을 통해 다른 디바이스(가령, 센스 커패시터, 미도시)로 이송되도록 허용될 수 있다. 이는, 메모리 셀(105)의 모든 전하 또는 실질적으로 모든 전하가 메모리 셀(105)를 리딩하는데 사용되도록 허용할 수 있다. 센스 구성요소(125)는, 래칭이라고 할 수 있는, 신호의 차이를 검출하고 증폭하기 위해, 다양한 트랜지스터나 증폭기를 포함할 수 있다. 또한, 센스 구성요소(125)는 도 4 및 5를 참조하여 기술된 바와 같은 센스 커패시터를 포함할 수 있다. 메모리 셀(105)의 검출된 논리 상태는 컬럼 디코더(130)를 통해 출력(135)으로 출력될 수 있다.
메모리 셀(105)은 관련 워드 라인(110)과 디지트 라인(115)을 유사하게 활성화시킴에 의해 설정 또는 라이트될 수 있다. 상기에서 논의된 바와 같이, 워드 라인(110)을 활성화시키는 것은 메모리 셀(105)의 대응되는 로우를 이들 각각의 디지트 라인(115)에 전기적으로 연결한다. 워드 라인(110)이 활성화되는 동안 관련 디지트 라인(115)을 제어함에 의해, 메모리 셀(105)은 라이트될 수 있는데, 즉, 논리 값이 메모리 셀(105)에 저장될 수 있다. 컬럼 디코더(130)는 메모리 셀(105)에 라이트될 데이터, 가령 입력(135)을 수용할 수 있다. 강유전성 커패시터의 경우에, 메모리 셀(105)은 전압을 강유전성 커패시터에 걸쳐 인가함에 의해 라이트된다. 이러한 프로세스는 이하에서 좀더 자세히 논의된다.
어떤 메모리 아키텍쳐에서, 메모리 셀(105)에 액세스하는 것은 저장된 논리 상태를 퇴화 또는 파괴할 수 있고, 다시-라이트 또는 리프레쉬 동작은 메모리 셀(105)을 원래의 논리 상태로 되돌리기 위해 수행될 수 있다. DRAM에서, 가령, 커패시터는 센스 동작 동안에 부분적으로나 완전히 방전될 수 있어서, 저장된 논리 상태를 변질시킬 수 있다. 그러므로, 논리 상태는 센스 동작 이후에 다시-라이트될 수 있다. 추가적으로, 하나의 워드 라인(110)을 활성화시키는 것은 로우 내의 모든 메모리 셀의 방전을 야기할 수 있어서, 로우 내의 여러 개의 또는 모든 메모리 셀(105)이 다시-라이트될 필요가 있다.
DRAM을 포함하는 어떤 메모리 아키텍쳐는, 외부 전력 소스에 의해 주기적으로 리프레쉬되지 않으면, 시간에 따라 저장된 상태를 손실할 수 있다. 예를 들어, 충전된 커패시터는 누설 전류를 통해 시간이 지남에 따라 방전될 수 있어서, 저장된 정보의 손실을 야기할 수 있다. 이들 소위 휘발성 메모리 디바이스의 리프레쉬율은 비교적 높을 수 있는데 - 가령, 초당 열번의 리프레쉬 동작이 DRAM에 대해 사용될 수 있음 - 이는 현저한 전력 손실을 야기할 수 있다. 메모리 어레이가 더 크다면, 증가된 전력 소비는, 특히 배터리와 같은 유한한 전력 소스에 의존하는 모바일 디바이스에 대해 메모리 어레이의 활용이나 동작을 방해할 수 있다(가령, 전력 공급, 열 발생, 물질 제한 등).
그러나, 강유전성 메모리 셀은 다른 메모리 아키텍쳐에 비해 개선된 성능을 야기할 수 있는 바람직한 특성을 가질 수 있다. 예를 들어, 강유전성 메모리 셀이 저장된 전하의 퇴화에 덜 민감한 경향이 있기 때문에, 강유전성 메모리 셀(105)을 사용하는 메모리 어레이(100)는 더 적은 리프레쉬 동작을 요하거나 요하지 않을 수 있고, 따라서 동작하는데 더 적은 전력을 요할 수 있다. 추가적으로, 메모리 셀 내에 저장된 전하의 전부 또는 실질적으로 전부가 추출되는 본원에서 기술된 센싱 스킨을 사용하는 것은 메모리 셀(105) 크기를 감소시킬 수 있고, 이는 다른 센싱 스킴을 사용하는 다른 어레이에 비해 감소된 전력 소비를 허용할 수 있다.
메모리 컨트롤러(140)는 가령, 로우 디코더(120), 컬럼 디코더(130) 및 센스 구성요소(125)와 같은 다양한 구성요소를 통해 메모리 셀(105)의 동작(가령, 리드, 라이트, 다시-라이트, 리프레쉬 등)을 제어할 수 있다. 메모리 컨트롤러(140)는 원하는 워드 라인(110)과 디지트 라인(115)을 활성화시키기 위해, 로우 및 컬럼 어드레스 신호를 생성할 수 있다. 또한, 메모리 컨트롤러(140)는 메모리 어레이(100)의 동작 동안에 사용되는 다양한 전압을 생성하고 제어할 수 있다. 예를 들어, 메모리 컨트롤러(140)는 센싱 동안에, 스위칭 구성요소를 작동시켜서 디지트 라인(115)을 가상으로 접지시킬 수 있다. 일반적으로, 본원에서 논의되는 인가된 전압의 진폭, 형상 또는 구간은 조절되거나 가변될 수 있고, 메모리 어레이(100)를 작동시키기 위한 다양한 동작에 대해 상이할 수 있다. 어구나, 메모리 어레이(100) 내의 하나, 복수 또는 전부의 메모리 셀(105)은 동시에 액세스될 수 있는데, 가령, 메모리 어레이(100)의 복수 또는 전부의 셀은, 모든 메모리 셀(105) 또는 한 그룹의 메모리 셀(105)이 하나의 논리 상태로 설정되는 리셋 동작 동안에 동시에 액세스될 수 있다.
본원에서 기술된 바와 같이, 디지트 라인(115)과 전자 통신하는 강유전성 메모리 셀(105)이 선택될 수 있다. 디지트 라인(115)은 가상으로 접지될 수 있다. 어떤 경우에, 디지트 라인(115)은, 디지트 라인과 센스 구성요소(125)(가령, 센스 구성요소(125)의 센스 증폭기) 사이에서 전자 통신하는 스위칭 구성요소를 활성화시킴에 의해 가상으로 접지될 수 있다. 전압은 강유전성 메모리 셀(105)의 강유전성 커패시터에 인가될 수 있다. 이는, 디지트 라인(115)과 전자 통신하는 센스 커패시터의 충전을 야기할 수 있다. 충전은, 디지트 라인이 가상으로 접지되는 동안, 전압을 강유전성 커패시터에 인가하는 것을 기초로 할 수 있다. 어떤 경우에, 모든 전하는 강유전성 메모리 셀(105)의 강유전성 커패시터로부터 추출될 수 있다. 센스 구성요소(125)의 양태일 수 있고, 디지트 라인(115)과 전자 통신하는 센스 증폭기는 디지트 라인(115)을 가상으로 접지시키는 것을 기초로 하여 활성화될 수 있다. 어떤 경우에, 센스 구성요소(125)는, 디지트 라인(115)이 가상으로 접지되는 동안, 활성화될 수 있다. 센스 증폭기는, 센스 구성요소(125)의 양태일 수 있는 센스 커패시터의 전압과 활성화의 기초가 되는 기준 전압을 비교할 수 있다.
도 2는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 회로(200)를 나타낸다. 회로(200)는 강유전성 메모리 셀(105-a), 워드 라인(110-a), 디지트 라인(115-a) 및 센스 구성요소(125-a)를 포함할 수 있는데, 이는 도 1을 참조하여 기술된 바와 같이, 각각, 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 센스 구성요소(125)의 예시일 수 있다. 회로(200)는 기준 구성요소(225) 및 플레이트(210)와 셀 바텀(215)을 포함하는 도전성 단자를 포함할 수 있는 커패시터(205)와 같은 논리 저장 구성요소를 포함할 수 있다. 이들 단자들은 절연성 강유전성 물질에 의해 분리될 수 있다. 상기 기술된 바와 같이, 커패시터(205)를 충전 또는 방전, 즉, 커패시터(205)의 강유전성 물질에 극성을 주어서, 다양한 상태가 저장될 수 있다.
커패시터(205)의 저장된 상태는 회로(200) 내에 표시된 다양한 요소를 작동시킴에 의해 리드 또는 센싱될 수 있다. 커패시터(205)는 디지트 라인(115-a)과 전자 통신될 수 있다. 그러므로, 커패시터(205)는, 선택 구성요소(220)가 비활성화될 때, 디지트 라인(115-a)으로부터 분리될 수 있고, 커패시터(205)는, 강유전성 메모리 셀(105-a)을 선택하기 위해 선택 구성요소(220)가 활성화될 때, 선택 구성요소(220)를 통해 디지트 라인(115-a)에 연결될 수 있다. 다시 말해, 강유전성 메모리 셀(105-a)은 강유전성 커패시터(205)와 전자 통신하는 선택 구성요소(220)를 사용하여 선택될 수 있는데, 강유전성 메모리 셀(105-a)은 선택 구성요소(220)와 강유전성 커패시터(205)를 포함한다. 어떤 경우에, 선택 구성요소(220)는 트랜지스터일 수 있고, 그것의 동작은 전압을 트랜지스터 게이트에 인가함에 의해 제어될 수 있는데, 인가된 전압은 트랜지스터의 스레숄드 크기와 대략적으로 같거나 큰 크기를 가진다. 워드 라인(110-a)은 선택 구성요소(220)를 활성화시킬 수 있는데, 가령, 전압은 워드 라인(110-a)을 통해 트랜지스터 게이트에 인가될 수 있다.
도 2에 도시된 예시에서, 커패시터(205)는 강유전성 커패시터일 수 있다. 커패시터(205)의 플레이트들 간의 강유전성 물질 때문에, 그리고 이하에 좀 더 자세히 논의되는 바와 같이, 커패시터(205)는 디지트 라인(115-a)에 연결되어 방전되지 않을 수 있다. 대신에, 플레이트(210)는 외부 전압에 의해 바이어스될 수 있어서, 커패시터(205) 상에 저장된 전하의 변화를 야기할 수 있다. 저장된 전하의 변화는 커패시터(205)의 논리 상태에 대응된다. 커패시터(205)에 인가된 전압은 커패시터(205)의 전하를 변화시킨다. 저장된 전하의 변화는, 메모리 셀(105-a)에 저장된 논리 상태를 결정하기 위해, 센스 구성요소(125-a)에 의해 기준과 비교되 수 있다.
구체적인 센싱 스킴이나 프로세스는 많은 형태를 취할 수 있다. 하나의 예시에서, 디지트 라인(115-a)은 고유 커패시턴스를 가질 수 있고, 커패시터(205)가 플레이트(210)에 인가된 전압에 응답하여 충전되거나 방전함에 따라, 영이 아닌 전압을 발생시킬 수 있다. 고유 커패시턴스는 디지트 라인(115-a)의 치수를 포함하는, 물리적 특징에 의존할 수 있다. 디지트 라인(115-a)은 많은 메모리 셀(105)을 연결할 수 있어서, 디지트 라인(115-a)은 무시할 수 없는 커패시턴스(가령, 대략 pF인)를 야기할 수 있는 길이를 가질 수 있다. 디지트 라인(115-a)의 이후의 전압은 커패시터(205)의 초기 논리 상태에 의존할 수 있고, 센스 구성요소(125-a)는 이러한 전압과 기준 구성요소(225)에 의해 제공된 기준 전압을 비교할 수 있다. 예를 들어, 전압은 플레이트(210)에 인가될 수 있고, 셀 바텀(215)에서의 전압은 저장된 전하와 관련하여 변할 수 있다. 셀 바텀(215)에서의 전압은 센스 구성요소(125-a)에서 기준 전압과 비교될 수 있고, 기준 전압과의 비교는 인가된 전압으로부터 기인한 커패시터(205)의 전하의 변화를 표시할 수 있어서, 메모리 셀(105-a) 내에 저장된 논리 상태를 표시할 수 있다. 커패시터(205) 내의 전하와 전압 간의 관계는 도 3을 참조하여 더욱 자세히 기술된다.
센싱 동안에 능동 스위칭 구성요소(미도시)를 사용하여 디지트 라인을 가상으로 접지시키는 것과 같은 다른 센싱 프로세스가 사용될 수 있다. 예를 들어, 디지트 라인(115-a)과 전자 통신하는 스위칭 구성요소가 활성화되어 디지트 라인(115-a)을 가상으로 접지시킬 수 있다. 스위칭 구성요소가 활성화될 때, 전압은 강유전성 메모리 셀(105-a)을 선택하는 것을 기초로 하여, 강유전성 커패시터(205)에 인가될 수 있다. 이는, 디지트 라인(115-a)이 가상으로 접지되는 동안, 강유전성 메모리 셀(105-a)과 전자 통신하는, 센스 구성요소(125-a) 내에 포함될 수 있는, 센스 커패시터를 충전하는 것을 야기할 수 있다. 어떤 경우에, 충전은 메모리 셀(105-a)의 강유전성 커패시터(205)에 인가된 전압을 기초로 하고, 이는, 스위칭 구성요소를 통해, 강유전성 메모리 셀(105-a)의 저장된 전하를 센스 커패시터로 이송하는 것을 야기할 수 있다.
저장된 상태를 센싱하기 위해, 센스 커패시터의 전압은 기준 전압과 비교될 수 있다. 어떤 경우에, 센스 커패시터의 전압과 기준 전압을 비교하는 것은, 센스 커패시터와 전자 통신하는 센스 증폭기를 활성화시키는 것을 포함한다. 어떤 경우에, 센스 증폭기는 센스 구성요소(125-a)의 일부이다. 기준 전압은 센스 증폭기와 전자 통신하는 기준 커패시터를 충전하는 것으로부터 기인할 수 있고, 센스 증폭기는 센스 커패시터의 전압과 기준 커패시터의 전압을 비교할 수 있다.
메모리 셀(105-a)을 라이트하기 위해, 전압이 커패시터(205)에 인가될 수 있다. 다양한 방법이 사용될 수 있다. 하나의 예시에서, 선택 구성요소(220)는 커패시터(205)를 디지트 라인(115-a)에 전기적으로 연결하기 위해, 워드 라인(110-a)을 통해 활성화될 수 있다. 디지트 라인(115-a)을 통해 플레이트(210)와 셀 바텀(215)의 전압을 제어함에 의해, 전압이 커패시터(205)에 인가될 수 있다. 논리 0을 라이트하기 위해, 플레이트(210)는 하이(high)를 취할 수 있고, 다시 말해, 양성 전압이 인가될 수 있고, 셀 바텀(215)은 로우(low)를 취할 수 있고, 즉, 접지에 연결되거나, 가상으로 접지되거나, 음의 전압이 인가될 수 있다. 반대의 프로세스가 논리 1을 라이트하기 위해 수행되고, 플레이트(210)는 로우를 취하고, 셀 바텁(215)은 하이를 취한다.
강유전성 디바이스와 관련된 비선형 특성이 커패시터(205)의 리드 및 라이트 동작을 설명할 수 있다. 도 3은 히스테리시스 곡선(300)을 가진 비선형 특성의 예시를 나타낸다. 히스테리시스 곡선(300-a 및 300-b)은, 본 개시물의 다양한 실시예에 따른, 전하 추출을 지원하는 강유전성 메모리 셀 내의 예시적인 강유전성 메모리 셀 라이팅 및 리딩 프로세스를 각각 나타낸다. 히스테리시스 곡선(300)은 전압(V)의 함수로서, (가령, 도 2, 4 및 5의 커패시터(205)) 강유전성 커패시터에 저장된 전하(Q)를 나타낸다.
강유전성 물질은 자발적인 전기 분극이 특징인데, 즉, 이는, 전기장이 없는 경우 영이 아닌 전기 분극을 유지시킨다. 예시적인 강유전성 물질은 바륨티타네이트(BaTiO3), 납 티타네이트(PbTiO3), 납 지르코늄 티타네이트(PZT) 및 스트론튬 비스무스 탄탈레이트(SBT)를 포함한다. 도 2, 4 및 5를 참조하여 기술된 커패시터(205)를 포함하고, 기술된 강유전성 커패시터는 이들 또는 다른 강유전성 물질을 포함할 수 있다. 강유전성 커패시터 내의 전기 분극은 강유전성 물질의 표면에 순전하를 야기하고, 커패시터 단자를 통해 반대 전하를 이끈다. 그러므로, 전하는 강유전성 물질과 커패시터 단자의 인터페이스에 저장될 수 있다. 전기 분극이 비교적 긴 시간 동안, 심지어 무기한 동안, 외부적으로 인가된 전기장이 없어도 유지될 수 있기 때문에, 전하 누설은 가령, DRAM 어레이에서 사용되는 커패시터와 비교할 때, 현저히 감소될 수 있다. 이는 상기 기술된 바와 같이, 리프레쉬 동작을 수행하기 위한 필요성을 감소시킬 수 있다.
히스테리시스 곡선(300)은 커패시터의 하나의 단자의 관점으로부터 이해될 수 있다. 예를 들어, 강유전성 물질이 음의 분극을 가진다면, 양성 전하는 단자에 축적될 수 있다. 마찬가지로, 강유전성 물질이 양성 분극을 가진다면, 음의 전하가 단자에 축적될 수 있다. 추가적으로, 히스테리시스 곡선(300) 내의 전압은 커패시터에 걸친 전압 차이를 나타내고, 방향성이다. 예를 들어, 양성 전압을 당해 단자에 인가하고, 제2 단자를 접지(또는 대략적으로 영 볼트(0V))로 유지함에 의해, 양성 전압이 인가될 수 있다. 당해 단자를 접지(또는 0V)로 유지시키고, 양성 전압을 제2 단자에 인가함에 의해, 음의 전압이 인가될 수 있어서, 즉, 양성 전압이 당해 단자를 음으로 분극하기 위해 인가될 수 있다. 마찬가지로, 두 개의 양성 전압, 두 개의 음의 전압 또는 양성 전압과 음의 전압의 조합이 적절한 커패시터 단자에 인가되어서, 히스테리시스 곡선(300)에 도시된 전압 차이를 생성할 수 있다.
히스테리시스 곡선(300-a)에 도시된 바와 같이, 강유전성 물질은 영 전압 차이를 가진 양 또는 음의 분극을 유지할 수 있어서, 두 개의 가능한 하전된 상태, 전하 상태(305)와 전하 상태(310)를 야기할 수 있다. 도 3의 예시에 따르면, 전하 상태(305)는 논리 0 을 나타내고, 전하 상태(310)는 논리 1을 나타낸다. 어떤 에시에서, 각각의 전하 상태의 논리 값은, 메모리 셀을 작동시키기 위한 다른 스킴을 수용하기 위해 바뀔 수 있다.
논리 0 또는 1은 강유전서 물질의 전기 분극, 그래서 전압을 인가함에 의해, 커패시터 단자의 전하를 제어함에 의해, 메모리 셀에 라이트될 수 있다. 예를 들어, 커패시터에 걸쳐 순 양성 전압(315)을 인가하는 것은, 전하 상태(305-a)가 도달될 때까지, 전하 축적을 야기한다. 전압(315)을 제거하면, 전하 상태(305-a)가 0 볼트에서 전하 상태(305)에 도달할 때까지, 그것은 경로(320)를 따른다. 마찬가지로, 전하 상태(310)는 전하 상태(310-a)를 야기하는 순 음의 전압(325)을 인가함에 의해 라이트된다. 음의 전압(325)을 제거한 이후에, 전하 상태(310-a)는 0 볼트에서 전하 상태(310)에 도달할 때가지, 그것은 경로(330)를 따른다. 또한, 전하 상태(305-a 및 310-a)는 잔류 분극(Pr) 값, 즉, 외부 바이어스(가령, 전압)을 제거하면, 남는 분극(또는 전하)이라고 한다. 보자 전압은 전하(또는 분극)이 영인 전압이다.
강유전성 커패시터의 저장된 상태를 리드 또는 센스하기 위해, 전압은 커패시터에 걸쳐 인가될 수 있다. 이에 대응하여, 저장된 전하 변화와 변화의 정도는 초기 전하 상태에 의존하는데, 즉, 커패시터의 저장된 전하가 변하는 정도는 가변적이고, 전하 상태(305-b 또는 310-b)가 초기에 저장되었는지에 의존한다. 예를 들어, 히스테리시스 곡선(300-b)은 두 개의 가능한 저장된 전하 상태(305-b 및 310-b)를 나타낸다. 순 전압(335)이 커패시터에 걸쳐 인가될 수 있다. 양성 전압으로 도시되더라도, 전압(335)은 음일 수 있다. 전압(335)에 응답하여, 전하 상태(305-b)는 경로(340)를 따를 수 있다. 마찬가지로, 전하 상태(310-b)가 초기에 저장된다면, 그것은 경로(345)를 따른다. 전하 상태(305-c)와 전하 상태(310-c)의 최종 위치는, 구체적인 센싱 동작과 회로를 포함하는 복수의 인자에 의존한다.
어떤 경우에, 리드 동작 동안에 센싱된 전하는 메모리 셀의 디지트 라인의 고유 커패시턴스에 의존할 수 있다. 예를 들어, 메모리 셀의 강유전성 커패시터가 디지트 라인에 전기적으로 연결되고, 전압(335)이 인가되면, 디지트 라인의 전압은 그 고유 커패시턴스 때문에, 상승할 수 있다. 그러므로, 센스 구성요소에서 측정된 전압은 전압(335)과 동일하지 않을 수 있고, 대신에 디지트 라인의 전압에 의존할 수 있다. 히스테리시스 곡선(300-b) 상의 최종 전하 상태(305-c 및 310-c)의 위치는 그러므로, 디지트 라인의 커패시턴스에 의존할 수 있고, 부하-라인 분석을 통해 결정될 수 있는데, 즉, 전하 상태(305-c 및 310-c)는 디지트 라인 커패시턴스에 대해 정의될 수 있다. 결과적으로, 전압(350) 또는 전압(355)인 커패시터의 전압은 상이할 수 있고, 커패시터의 초기 상태에 의존할 수 있다.
디지트 라인이 리드 동작에 사용될 때, 가령, 디지트 라인이 가상으로 접지되지 않을 때, 디지트 라인의 결과로 나온 전압은, 저장된 논리 상태에 의존하여, 전압(335)과 전압(350) 간의 차이이거나, 전압(335)과 전압(355) 간의 차이일 수 있다. 디지트 라인 전압과 기준 전압을 비교함에 의해, 커패시터의 초기 상태는 결정될 수 있다. 예를 들어, 기준 전압은 디지트 라인 논리 0과 논리 1 전압의 평균, 가령, [(전압(335) - 전압(350)) + (전압(335) - 355)]/2 일 수 있다. 비교하면, 센싱된 디지트 라인 전압은 기준 전압보다 더 높거나 더 낮게 결정될 수 있다. 그리고 나서, 강유전성 셀의 값(즉, 논리 0 또는 1)은 비교를 기초로 하여 결정될 수 있다. 그러나, 본원에서 논의된 바와 같이, 이러한 접근법은 커패시터의 모든 전하가 추출되지 않을 수 있다.
따라서, 디지트 라인이 0V에서 유지되는 센싱 스킴이 사용될 수 있고, 전하 상태(305-c 및 310-c)의 최종 위치는 디지트 라인 커패시턴스와 무관할 수 있다. 예를 들어, 디지트 라인은 스위칭 구성요소의 활성화에 의해, 센싱 동안에 가상으로 접지될 수 있다. 이러한 경우에, 전하 상태(305-c 및 310-c)는 전하 상태(360)에 함께 위치될 수 있다. 여기서, 모든 또는 실질적으로 모든 전하가 강유전성 메모리 셀로부터 추출될 수 있는데, 이는, 전하 상태(360 및 310-b)의 차이가 전하 상태(310-c 및 310-b) 간의 차이보다 더 크다는 것에 의해 설명된다. 이러한 전하는 센스 커패시터에 저장될 수 있고, 그리고 나서, 센스 커패시터의 전압은 메모리 셀의 저장된 상태를 결정하는데 사용될 수 있다. 이는 센스 증폭기에서 발생된 더 높은 신호를 야기할 수 있다. 대안적으로, 유사한 센싱 스킴은 약간의 결과 차이가 있거나 없이, 더 작은 메모리 셀로 사용될 수 있다. 예를 들어, 이는 메모리 셀과 메모리 어레이의 스케일링 능력을 증가시킬 수 있다.
상기에서 논의된 바와 같이, DRAM 메모리 셀을 리딩하는 것은 저장된 논리를 퇴화시키거나 파괴할 수 있다. 그러나, 강유전성 메모리 셀은 리드 동작 이후에, 초기 논리 상태를 유지시킬 수 있다. 예를 들어, 전하 상태(305-b)가 저장되고, 리드 동작이 수행되면, 전압(335)이 제거된 이후에, 가령, 반대 방향으로 경로(340)를 따라감에 의해, 전하 상태는 초기 전하 상태(305-b)로 되돌아 갈 수 있다.
도 4는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 회로(400)를 나타낸다. 회로(400)는 메모리 셀(105-b), 워드 라인(110-b), 디지트 라인(115-b) 및 센스 구성요소(125-b)를 포함할 수 있는데, 이는 도 1 및 2를 참조하여 기술된 바와 같이, 각각, 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 센스 구성요소(125)의 예시일 수 있다. 또한, 회로(400)는 커패시터(205-a), 플레이트(210-a) 및 기준 구성요소(225-a)를 포함할 수 있는데, 이는 도 2를 참조하여 기술된 바와 같이, 각각, 커패시터(205), 플레이트(210) 및 기준 구성요소(225)의 예시일 수 있다. 추가적으로, 도 4의 예시에 따르면, 디지트 라인(115-b)은 고유 디지트 라인 커패시턴스(405)를 포함하고, 디지트 라인(115-b)은 스위칭 구성요소(440)를 통해 가상 접지(410)에 연결될 수 있다. 또한, 회로(400)는 센스 커패시터(420), 기준 커패시터(425), 전압 소스(들)(430) 및 전압 소스(들)(435)를 포함한다. 어떤 경우에, 스위칭 구성요소(415)는 디지트 라인을 가상으로 접지할 수 있어서, 메모리 셀(105-b)의 센싱 동안에, 모든 또는 실질적으로 모든 전하가 커패시터(205-a)에서 센스 커패시터(420)로 이송할 수 있도록 한다.
디지트 라인(115-b)은 고유 커패시턴스를 가질 수 있고, 이는 고유 디지트 라인 커패시턴스(405)에 의해 표현된다. 고유 디지트 라인 커패시턴스(405)는 전기 디바이스가 아닐 수 있는데, 가령, 2-단자 커패시터가 아닐 수 있다. 대신에, 고유 디지트 라인 커패시턴스(405)는 디지트 라인(115-b)의 치수를 포함하는 물리적 특징에 의존할 수 있다. 센스 커패시터(420)의 커패시턴스는 고유 디지트 라인 커패시턴스(405)보다 더 크고, 이는 전하를 센스 커패시터(420)로 이송을 가능하게 할 수 있다.
가상 접지(410)는 스위칭(440)를 통해 디지트 라인(115-b)으로 가상 접지를 제공할 수 있다. 예를 들어, 가상 접지(410)는 스위치(440)를 통해 디지트 라인(115-b)과 전자 통신할 수 있다. 어떤 경우에, 스위치(440)는 트랜지스터일 수 있다. 어떤 경우에, 디지트 라인(115-b)은 메모리 셀(105-b)의 센싱 동작이 시작하기 전에, 가상으로 접지된다. 그리고 나서, 스위치(440)는 비활성되어서, 가상 접지(410)로부터 디지트 라인(115-b)을 분리시킬 수 있다.
스위칭 구성요소(415)는 센스 커패시터(420)와 선택 구성요소(220-a)와 직렬로 연결된 트랜지스터일 수 있다. 즉, 스위칭 구성요소(415)는 디지트 라인(115-b)과 직렬로 연결될 수 있다. 어떤 경우에, 트랜지스터는 p-타입 FET를 포함한다. 센스 커패시터(420)와 기준 커패시터(425)는, 메모리 셀(105-b)이 센싱될 때, 전하를 저장하도록 구성된 커패시터일 수 있다. 어떤 경우에, 센스 커패시터(420)와 기준 커패시터(425)는 동일한 커패시턴스를 가질 수 있는데, 가령, 센스 커패시터(420)와 기준 커패시터(425)는 패라드로 측정된 공통 값이나 정격을 가질 수 있다.
기준 커패시터(425)는 기준 구성요소(225-a)와 전자 통신할 수 있다. 어떤 경우에, 기준 구성요소(225-a)는 하나 이상의 강유전성 메모리 셀(105)이다. 기준 구성요소(225-a)는 기준 신호를 발생시키거나 생성하도록 구성될 수 있다. 어떤 경우에, 기준 구성요소(225-a)에 의해 생성된 전하는 기준 커패시터(425)에 저장된다.
센스 구성요소(125-b)는 메모리 셀(105-b)의 저장된 상태를 결정할 수 있다. 어떤 경우에, 센스 구성요소(125-b)는 센스 증폭기이거나 이를 포함할 수 있다. 센스 구성요소(125-b)는 전압 소스(들)(430 및 435)에 의해 작동될 수 있다. 또한, 센스 구성요소(125-b)는, 도 4의 예시에서 이러한 방법으로 도시되지 않더라도, 센스 커패시터(420) 또는 기준 커패시터(425)를 포함할 수 있다. 또한, 센스 구성요소(125-b)는 디지트 라인(115-b)을 통해 선택 구성요소(220-a)와 전자 통신할 수 있다.
스위칭 구성요소(415)가 비활성인 동안, 즉, 디지트 라인(115-b)이 센스 커패시터(420)로부터 전기적으로 분리되는 동안, 충전 전압은 전압 소스(들)(430 또는 435)에 의해 인가될 수 있다. 어떤 경우에, 센스 커패시터(420)에 인가되는 충전 전압은 음일 수 있다. 그리고 나서, 센스 커패시터(420)는 전압 소스(들)(430 또는 435)로부터 전기적으로 분리될 수 있다.
도시된 바와 같이, 강유전성 메모리 셀(105-b)은 디지트 라인(115-b)과 전자 통신한다. 또한, 디지트 라인(115-b)과 전자 통신하는 스위칭 구성요소(415)는 활성화되어서 디지트 라인(115-b)을 가상으로 접지시킬 수 있다. 어떤 경우에, 스위칭 구성요소(415)를 비활성화시키는 것은 가상 접지로부터 디지트 라인(115-b)을 분리시킨다. 어떤 예시에서, 스위칭 구성요소(415)는 p-타입 FET일 수 있다. 디지트 라인(115-b)을 가상으로 접지시키기 위해 스위칭 구성요소(415)를 활성화시키는 것은 게이트 전압을 트랜지스터의 게이트에 인가하는 것을 포함할 수 있고, 게이트 전압은 음일 수 있고, 트랜지스터의 스레숄드 전압 크기와 대략 같거나 더 큰 크기를 가진다. 어떤 경우에, 스위칭 구성요소(415)가 활성화되기 전, 또는 강유전성 메모리 셀(105-b)이 선택되기 전에, 가상 접지(410)는 스위치(440)를 통해 디지트 라인(115-b)을 가상으로 접지시킬 수 있다.
강유전성 메모리 셀(105-b)은, 강유전성 커패시터(205-a)과 전자 통신하는 선택 구성요소(220-a)를 사용하여 선택될 수 있는데, 강유전성 메모리 셀(105-b)은 선택 구성요소(220-a)와 강유전성 커패시터(205-a)를 포함한다. 예를 들어, 선택 구성요소(220-a)는 트랜지스터(가령, FET)일 수 있고, 워드 라인(110-b)을 통해 전압을 트랜지스터의 게이트에 인가함에 의해 활성화될 수 있다.
스위칭 구성요소(415)가 활성화될 때, 전압은, 강유전성 메모리 셀(105-b)을 선택하는 것을 기초로 하여, 강유전성 커패시터(205-a)에 인가될 수 있다. 예를 들어, 전압은 플레이트(210-a)를 사용하여 인가될 수 있다. 이는, 디지트 라인(115-b)이 가상으로 접지되는 동안, 강유전성 메모리 셀(105-b)과 전자 통신하는 센스 커패시터(420)를 충전하는 것을 야기할 수 있다. 그러므로, 충전은 메모리 셀(105-b)의 강유전성 커패시터(205-a)에 인가되는 전압을 기초로 할 수 있고, 스위칭 구성요소(415)를 통해, 강유전성 메모리 셀(105-b)의 저장된 전하가 센스 커패시터(420)로 이송하는 것을 야기할 수 있다.
센스 커패시터(420)의 전압은 기준 전압과 비교될 수 있다. 어떤 경우에, 센스 커패시터(420)의 전압과 기준 전압을 비교하는 것은, 센스 커패시터(420)와 전자 통신하는 센스 구성요소(125-b)를 활성화시키는 것을 포함한다. 어떤 경우에, 센스 구성요소(125-b)는 센스 증폭기이거나, 이를 포함한다. 기준 전압은 센스 구성요소(125-b)와 전자 통신하는 기준 커패시터(425)를 충전하는 것으로부터 야기될 수 있고, 센스 구성요소(125-b)는 센스 커패시터(420)의 전압과 기준 커패시터(425)의 전압을 비교할 수 있다.
도 5는 본 개시물의 다양한 실시예에 따른 전하 추출을 지원하는 강유전성 메모리 셀을 작동시키기 위한 타이밍도(500)를 나타낸다. 타이밍도(500)는 축(505)에 전압을 나타내고, 축(510)에 시간을 나타낸다. 그래서, 시간의 함수로서 다양한 구성요소의 전압은 타이밍도(500)에 나타날 수 있다. 예를 들어, 타이밍도(500)는 워드 라인 전압(515), 플레이트 전압(520), 디지트 라인 전압(525) 및 센스 커패시터 전압(530)을 포함한다. 타이밍도(500)는 도 4를 참조하여 기술된 회로(400)의 예시적인 동작을 나타낸다. 도 5는 이전 도면의 구성요소를 참조하여 이하에서 기술된다.
도 4에서 논의되는 바와 같이, 센스 커패시터(420)는, 센스 커패시터 전압(530)에 의해 도시된 바와 같이, 초기에 음의 전압으로 충전될 수 있다. 워드 라인 전압(515)은 강유전성 메모리 셀(105)과 연관된 워드 라인(110)에 인가될 수 있다. 플레이트 전압(520)은 강유전성 메모리 셀(105)의 플레이트(210)에 인가될 수 있다. 디지트 라인 전압(525)은, 이전에 논의된 바와 같이, 센싱 동안에, 대략 영이거나, 가상으로 접지될 수 있다. 예를 들어, 스위칭 구성요소(415)는 센싱 동안에 디지트 라인을 가상으로 접지시킬 수 있다. 어떤 경우에, 디지트 라인 전압(525)은 영에서 약간 벗어날 수 있다.
워드 라인 전압(515)과 플레이트 전압(520)이 인가되는 동안, 디지트 라인 전압(525)이 대략 0V에서 있다면, 전하는 센스 커패시터(420)로 이송될 수 있고, 센스 커패시터 전압(530)의 변화를 야기할 수 있다. 예를 들어, 센스 커패시터 전압(530)은 증가할 수 있다. 센스 커패시터 전압(530)의 변화는 메모리 셀(105)의 논리 상태에 의존할 수 있다. 예를 들어, 논리 0이 저장되면, 센스 커패시터 전압(530)은 센스 커패시터 전압(530-a)으로 변할 수 있다. 논리 1이 저장되면, 센스 커패시터 전압(530)은 센스 커패시터 전압(530-b)으로 변할 수 있다. 센스 커패시터 전압(530-a)과 센스 커패시터 전압(530-b) 간의 차이는 센스 윈도우(535)라고 알려져 있을 수 있다. 센스 윈도우(535)는, 디지트 라인을 가상으로 접지시키는 것을 기초로 하여 추출되는 저장된 전하의 더 큰 부분 때문에, 다른 센싱 스킴보다 여기서 더 클 수 있다. 저장된 논리 상태는, 센스 커패시터 전압(530-a 또는 530-b)과 기준 전압을 비교함에 의해 결정될 수 있다. 예를 들어, 기준 전압은 센스 커패시터 전압(530-a 및 530-b) 사이의 값일 수 있다.
도 6은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 예시적인 회로(600)를 나타낸다. 회로(600)는 메모리 셀(105-c), 워드 라인(110-c), 디지트 라인(115-c) 및 센스 구성요소(125-c)를 포함할 수 있는데, 이는 도 1, 2, 4 및 5를 참조하여 기술된 바와 같이, 각각, 메모리 셀(105), 워드 라인(110), 디지트 라인(115) 및 센스 구성요소(125)의 예시일 수 있다. 또한, 회로(600)는 커패시터(205-b), 플레이트(210-b) 및 기준 구성요소(225-b)를 포함할 수 있는데, 이는 도 2 및 4를 참조하여 기술된 바와 같이, 각각, 커패시터(205), 플레이트(210) 및 기준 구성요소(225)의 예시일 수 있다.
추가적으로, 회로(600)는 고유 디지트 라인 커패시턴스(405-a), 가상 접지(410-a), 스위칭 구성요소(415-a), 센스 커패시터(420-a), 기준 커패시터(425-a), 전압 소스(430-a), 전압 소스(435-a) 및 스위치(440-a)를 포함할 수 있는데, 이는 도 4를 참조하여 기술된 바와 같이, 각각, 고유 디지트 라인 커패시턴스(405), 가상 접지(410), 스위칭 구성요소(415), 센스 커패시터(420), 기준 커패시터(425), 전압 소스(430), 전압 소스(435) 및 스위치(440)의 예시일 수 있다. 또한, 회로(600)는 커패시터(605) 및 전압 소스(610)을 포함할 수 있는데, 이는, 스위칭 구성요소(415-a)를 활성화시키기 위한 음의 전압의 필요성을 제거할 수 있다. 어떤 경우에, 스위칭 구성요소(415-a)는 디지트 라인(115-c)을 가상으로 접지할 수 있어서, 메모리 셀(105-c) 센싱 동안에, 모든 전하가 커패시터(205-b)에서 센스 커패시터(420-a)로 이송할 수 있도록 한다.
디지트 라인(115-c)은 고유 커패시턴스를 가질 수 있는데, 이는 고유 디지트 라인 커패시턴스(405-a)에 의해 표현된다. 상기에서 논의된 바와 같이, 고유 디지트 라인 커패시턴스(405-a)는 전기 디바이스가 아닐 수 있고, 그 보다는 디지트 라인 커패시턴스(405-a)는 디지트 라인(115-c)의 치수를 포함하는 물리적 특징에 의존할 수 있다. 센스 커패시터(420-a)의 커패시턴스는 고유 디지트 라인 커패시턴스(405-a)보다 클 수 있고, 이는 센스 커패시터(420-a)로의 전하 이송을 가능하게 할 수 있다.
가상 접지(410-a)는 스위치(440-a)를 통해, 가상 접지를 디지트 라인(115-c)로 제공할 수 있다. 예를 들어, 가상 접지(410-a)는 스위치(440-a)를 통해 디지트 라인(115-c)과 전자 통신할 수 있다. 어떤 경우에, 스위치(440-a)는 트랜지스터일 수 있다. 어떤 경우에, 디지트 라인(115-c)은 메모리 셀(105-c)의 센싱 동작이 시작하기 이전에 가상으로 접지될 수 있다. 그리고 나서, 스위치(440-a)는 가상 접지(410-a)로부터 디지트 라인(115-c)을 분리시키기 위해 비활성화될 수 있다.
스위칭 구성요소(415-a)는 커패시터(605)와 병렬로 연결된 트랜지스터일 수 있다. 어떤 경우에, 트랜지스터는 p-타입 FET를 포함한다. 스위칭 구성요소(415-a)는 선택 구성요소(220-b)와 센스 커패시터(420-a) 사이의 점에서, 디지트 라인(115-c)과 전자 통신할 수 있다. 커패시터(605)는, 디지트 라인(115-c)을 가상으로 접지시킬 수 있는 스위칭 구성요소(415-a)를 활성화시키기 위해 작동될 수 있다.
센스 커패시터(420-a)와 기준 커패시터(425-a)는, 메모리 셀(105-c)이 센싱될 때, 전하를 저장하도록 구성된 커패시터일 수 있다. 어떤 경우에, 센스 커패시터(420-a)와 기준 커패시터(425-a)는 동일한 커패시터를 가질 수 있다. 기준 커패시터(425-a)는 기준 구성요소(225-b)와 전자 통신할 수 있다. 어떤 경우에, 기준 구성요소(225-b)는 하나 이상의 강유전성 메모리 셀(105)이다. 기준 구성요소(225-b)는 기준 신호를 발생하거나 생성하도록 구성될 수 있다. 어떤 경우에, 기준 구성요소(225-b)에 의해 생성된 전하는 기준 커패시터(425-a)에 저장될 수 있다.
센스 구성요소(125-c)는 메모리 셀(105-c)의 저장된 상태를 결정할 수 있다. 어떤 경우에, 센스 구성요소(125-c)는 센스 증폭기일 수 있다. 어떤 경우에, 센스 구성요소(125-c)는 디지트 라인(115-c)을 통해 선택 구성요소(220-b)와 전자 통신할 수 있다. 센스 구성요소(125-c)는 전압 소스(430-a)와 전압 소스(435-a)에 의해 작동될 수 있다.
강유전성 메모리 셀(105-c)은 디지트 라인(115-c)과 전자 통신한다. 디지트 라인(115-c)과도 전자 통신하는 스위칭 구성요소(415-a)는 디지트 라인(115-c)을 가상으로 접지시키기 위해 활성화될 수 있다. 어떤 예시에서, 스위칭 구성요소(415-a)는 p-타입 FET일 수 있다. 디지트 라인(115-c)을 가상으로 접지시키기 위해 스위칭 구성요소(415-a)를 활성화시키는 것은 전압 소스(610)를 사용하여 충전 전압을 커패시터(605)에 인가하는 것, 충전 전압으로부터 커패시터(605)의 제1 단자를 전기적으로 분리시키는 것, 및 가상 접지(410-a)로부터 커패시터(605)의 제2 단자를 전기적으로 분리시키는 것을 포함할 수 있다. 어떤 경우에, 인가된 충전 전압은 양의 전압이고, 그것의 크기는 스위칭 구성요소(415-a)의 스레숄드 전압과 대략 동일하거나 더 클 수 있다. 커패시터(605)를 충전하고, 그리고 나서, 전압 소스(610)와 디지트 라인(115-c)로부터 그것을 분리시킴에 의해, 커패시터는 스위칭 구성요소(415-a)의 제1 단자를 양의 전압으로 유지시킬 수 있다. 어떤 경우에, 스위칭 구성요소(415-a)의 다른 단자는 초기에 접지될 수 있고, 스위칭 구성요소(415-a)는 활성화될 수 있다.
강유전성 메모리 셀(105-c)은 강유전성 커패시터(205-b)와 전자 통신하는 선택 구성요소(220-b)를 사용하여 선택될 수 있는데, 강유전성 메모리 셀(105-c)은 선택 구성요소(220-b)와 강유전성 커패시터(205-b)를 포함한다. 예를 들어, 선택 구성요소(220-b)는 트랜지스터(가령, FET)일 수 있고, 워드 라인(110-c)을 사용하여 트랜지스터의 게이트에 인가된 전압에 의해 활성화될 수 있다.
스위칭 구성요소(415-a)가 활성화될 때, 강유전성 메모리 셀(105-c)을 선택하는 것을 기초로 하여, 전압이 강유전성 커패시터(205-b)에 인가될 수 있다. 예를 들어, 전압은 플레이트(210-b)를 사용하여 인가될 수 있다. 이는, 디지트 라인(115-c)이 가상으로 접지되는 동안, 강유전성 메모리 셀(105-c)과 전자 통신하는 센스 커패시터(420-a)를 충전하는 것을 야기할 수 있다. 센스 커패시터(420-a)는 초기에 방전될 수 있다. 어떤 경우에, 충전은 메모리 셀(105-c)의 강유전성 커패시터(205-b)에 인가된 전압을 기초로 하는데, 이는 강유전성 메모리 셀(105-c)의 저장된 전하를 센스 커패시터(420-a)로 이송하는 것을 야기할 수 있다.
센스 커패시터(420-a)의 전압은 기준 전압과 비교될 수 있다. 어떤 경우에, 센스 커패시터(420-a)의 전압과 기준 전압을 비교하는 것은, 센스 커패시터(420-a)와 전자 통신하는 센스 구성요소(125-c)를 활성화시키는 것을 포함한다. 기준 전압은 센스 구성요소(125-c)와 전자 통신하는 기준 커패시터(425-a)를 충전하는 것으로부터 기인할 수 있고, 센스 구성요소(125-c)는 센스 커패시터(420-a)의 전압과 기준 커패시터(425-a)의 전압을 비교할 수 있다.
도 7은 본 개시물의 다양한 실시예에 따른 전하 추출을 지원하는 강유전성 메모리 셀을 작동시키기 위한 타이밍도(700)를 나타낸다. 타이밍도(700)는 축(505-a)에 전압을 나타내고, 축(510-a)에 시간을 나타낸다. 시간의 함수로서 다양한 구성요소의 전압은 타이밍도(700)에 나타날 수 있다. 예를 들어, 타이밍도(700)는 워드 라인 전압(515-a), 플레이트 전압(520-a), 디지트 라인 전압(525-a) 및 센스 커패시터 전압(530-c 및 530-d)을 포함하는데, 이는, 도 5를 참조하여 기술된 바와 같이, 워드 라인 전압(515), 플레이트 전압(520), 디지트 라인 전압(525) 및 센스 커패시터 전압(530)의 예시일 수 있다. 타이밍도(700)는 도 6을 참조하여 기술된 회로(600)의 예시적인 동작을 나타낸다. 도 7은 이전 도면의 구성요소를 참조하여 이하에서 기술된다.
도 6에서 논의된 바와 같이, 센스 커패시터는 초기에 방전(영 볼트)될 수 있다. 강유전성 메모리 셀(105)과 연관된 워드 라인(110)는 워드 라인 전압(515-a)을 인가함에 의해 활성화될 수 있다. 플레이트 전압(520-a)은 강유전성 메모리 셀(105)의 플레이트(210)에 인가될 수 있다. 디지트 라인 전압(525-a)은, 이전에 논의된 바와 같이, 센싱 동안에, 대략 영 또는 가상으로 접지될 수 있다. 예를 들어, 스위칭 구성요소(415)는 센싱 동안에, 디지트 라인을 가상으로 접지시킬 수 있다. 어떤 경우에, 디지트 라인 전압(525-a)은 영에서 약간 벗어날 수 있다.
워드 라인 전압(515-a)과 플레이트 전압(520-a)이 인가되는 동안, 디지트 라인 전압(525-a)이 접지에 유지된다면, 전하는 센스 커패시터(420)로 이송될 수 있고, 센스 커패시터 전압(530)의 변화를 야기할 수 있다. 예를 들어, 센스 커패시터 전압(530)은 증가할 수 있다. 센스 커패시터 전압(530)의 변화는 메모리 셀(105)의 논리 상태에 의존할 수 있다. 예를 들어, 논리 0이 저장되면, 센스 커패시터 전압(530)은 센스 커패시터 전압(530-c)으로 변할 수 있다. 논리 1이 저장되면, 센스 커패시터 전압(530)은 센스 커패시터 전압(530-d)으로 변할 수 있다. 센스 커패시터 전압(530-c)과 센스 커패시터 전압(530-d) 간의 차이는 센스 윈도우(535-a)라고 알려져 있을 수 있다. 센스 윈도우(535-a)는, 디지트 라인을 가상으로 접지시키는 것을 기초로 하여 추출되는 저장된 전하의 더 큰 부분 때문에, 다른 센싱 스킴보다 여기서 더 클 수 있다. 저장된 논리 상태는, 센스 커패시터 전압(530-c 또는 530-d)과 기준 전압을 비교함에 의해 결정될 수 있다. 예를 들어, 기준 전압은 센스 커패시터 전압(530-c 및 530-d) 사이의 값일 수 있다.
도 8은 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터의 전하 추출을 지원하는 메모리 어레이(100-a)의 블록도(800)를 나타낸다. 메모리 어레이(100-a)는 전자 메모리 장치라고 할 수 있고, 메모리 컨트롤러(140-a)와 메모리 셀(105-d)을 포함할 수 있는데, 이는, 도 1, 2, 4 및 6을 참조로 하여 기술된 바와 같이, 메모리 컨트롤러(140)와 메모리 셀(105)의 예시일 수 있다. 메모리 컨트롤러(140-a)는 바이어싱 구성요소(810)와 타이밍 구성요소(815)를 포함할 수 있고, 도 1-7에서 기술된 바와 같이, 메모리 어레이(100-a)를 작동시킬 수 있다. 메모리 컨트롤러(140-a)는 워드 라인(110-d), 디지트 라인(115-d), 센스 구성요소(125-d), 플레이트(210-c), 기준 구성요소(225-c) 및 스위칭 구성요소(415-b)와 전자 통신할 수 있는데, 이는, 도 1, 2 및 4-7를 참조하여 기술된 바와 같이, 워드 라인(110), 디지트 라인(115), 센스 구성요소(125), 플레이트(210), 기준 구성요소(225) 및 스위칭 구성요소(415)의 예시일 수 있다. 어떤 예시에서, 스위칭 구성요소(415-b)는 상기에서 논의된 바와 같이, 디지트 라인(115-d)과 전자 통신할 수 있다. 또한, 메모리 어레이(100-a)는 래치(825)를 포함할 수 있다. 메모리 어레이(100-a)의 구성요소들은 서로 전자 통신할 nt 있고, 도 1-7을 참조하여 기술된 기능을 수행할 수 있다. 어떤 경우에, 기준 구성요소(225-c), 센스 구성요소(125-d) 및 래치(825)는 메모리 컨트롤러(140-a)의 구성요소일 수 있다.
메모리 컨트롤러(140-a)는, 이들 다양한 노드에 전압을 인가함에 의해, 워드 라인(110-d), 센스 구성요소(125-d), 플레이트(210-c), 기준 구성요소(225-c) 또는 스위칭 구성요소(415-b)를 활성화하도록 구성될 수 있다. 예를 들어, 바이어싱 구성요소(810)는 상기 기술된 바와 같이, 메모리 셀(105-d)를 리드 또는 라이트하기 위해, 메모리 셀(105-d)을 작동하기 위해, 전압을 인가하도록 구성될 수 있다. 어떤 경우에, 메모리 컨트롤러(140-a)는 도 1을 참조하여 기술된 바와 같이, 로우 디코더, 컬럼 디코더 또는 둘 다를 포함할 수 있다. 이는, 메모리 컨트롤러(140-a)이 하나 이상의 메모리 셀(105)에 액세스할 수 있도록 한다. 또한, 바이어싱 구성요소(810)는, 센스 구성요소(125-d)를 위한 기준 신호를 생성하기 위해, 기준 구성요소(225-c)로 전압을 제공할 수 있다. 추가적으로, 바이어싱 구성요소(810)는 센스 구성요소(125-d)의 동작을 위해 전압을 제공할 수 있다.
메모리 컨트롤러(140-a)는 가령, 전압을 스위칭 구성요소(415)의 스위칭 구성요소(415-b)에 인가함에 의해, 스위칭 구성요소(415)를 활성화시킬 수 있다. 그러므로, 메모리 컨트롤러(140-a)는 디지트 라인(115-d)을 가상으로 접지시키기 위해 스위칭 구성요소(415-b)를 작동시킬 수 있고, 디지트 라인(115-d)을 가상을 접지시키는 것을 기초로 하여, 센스 구성요소(125-d)를 활성화시킬 수 있다. 메모리 컨트롤러(140-a)는, 강유전성 메모리 셀(105-d)을 선택하는 것을 기초로 하여, 센스 커패시터를 충전하기 위해, 강유전성 메모리 셀(105-d)의 강유전성 커패시터를 작동시킬 수 있다. 추가적으로, 메모리 컨트롤러(140-a)는 센스 커패시터의 전압과 기준 커패시터의 전압을 비교하여서, 강유전성 메모리 셀(105-d)의 논리 값을 리드할 수 있다.
어떤 경우에, 메모리 컨트롤러(140-a)는 타이밍 구성요소(815)를 사용하여 그것의 작업을 수행할 수 있다. 예를 들어, 타이밍 구성요소(815)는, 본원에서 논의된 바와 같은, 리딩과 라이팅과 같은 메모리 기능을 수행하기 위해 스위칭 및 전압 인가를 위한 타이밍을 포함하여, 다양한 워드 라인, 디지트 라인 또는 플레이트를 바이어싱하기 위한 타이밍을 제어할 수 있다. 어떤 경우에, 타이밍 구성요소(815)는 바이어싱 구성요소(810)의 작업을 제어할 수 있다.
기준 구성요소(225-c)는 센스 구성요소(125-d)를 위한 기준 신호를 생성할 수 있다. 예를 들어, 기준 구성요소(225-c)는 기준 신호를 생성하도록 구성된 회로를 포함할 수 있다. 어떤 경우에, 기준 구성요소(225-c)는 다른 강유전성 메모리 셀(105)이다. 어떤 예시에서, 기준 구성요소(225-c)는 도 3, 5 및 7을 참조하여 기술된 바와 같이, 두 개의 센스 전압 사이의 값을 가진 전압을 출력하도록 구성된다. 또는 기준 구성요소(225-c)는 가상 접지 전압(즉, 대략 0V)을 출력하도록 설계될 수 있다.
센스 구성요소(125-d)는 (디지트 라인(115-d)을 통해) 메모리 셀(105-d)로부터의 신호와 기준 구성요소(225-c)로부터의 기준 신호를 비교할 수 있다. 논리 상태를 결정하면, 그리고 나서, 센스 구성요소는 래치(825) 내에 출력을 저장할 수 있는데, 이는, 메모리 어레이(100-a)를 사용하여 전자 디바이스의 작업에 따라 사용될 수 있다.
도 9는 본 개시물의 다양한 실시예에 따른 강유전성 메모리 셀로부터 전하 추출을 지원하는 시스템(900)의 다이어그램이다. 시스템(900)은 다양한 구성요소들을 연결하거나 물리적으로 지원하기 위한 인쇄 회로 기판이거나 이를 포함할 수 있는 디바이스(905)를 포함한다. 디바이스(905)는 도 1 및 도 8에 기술된 메모리 어레이(100)의 예일 수 있는 메모리 어레이(100-b)를 포함할 수 있다. 메모리 어레이(100-b)는, 도 1 및 도 8을 참조하여 기술된 메모리 컨트롤러(140)와, 도 1, 2, 4, 6 및 8을 참조하여 기술된 메모리 셀(105)의 예일 수 있는, 메모리 컨트롤러(140-b) 및 메모리 셀(들)(105-e)을 포함할 수 있다. 또한, 디바이스(905)는 프로세서(910), BIOS 구성요소(915), 주변 구성요소(들)(920) 및 입/출력 제어 구성요소(925)를 포함할 수 있다. 디바이스(905)의 구성요소들은 버스(930)를 통해 서로 전자 통신할 수 있다.
프로세서(910)는 메모리 컨트롤러(140-b)를 통해 메모리 어레이(100-b)를 동작하도록 구성될 수 있다. 어떤 경우에, 프로세서(910)는 도 1 및 도 8을 참조하여 기술된 메모리 컨트롤러(140)의 기능들을 수행한다. 예를 들어, 메모리 컨트롤러(140-b)는, 메모리 셀(105-e)을 리딩하면서, 저장된 전하를 완전히 추출하기 위해, 디지트 라인(115)을 가상 접지하기 위해, 스위칭 구성요소를 활성화시킬 수 있다. 어떤 경우에, 메모리 컨트롤러(140-b)는 프로세서(910)에 통합될 수 있다. 프로세서(910)는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드-프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성요소들일 수 있으며 또는 이러한 유형의 구성요소들의 조합일 수 있고, 프로세서(910)는 강유전성 메모리 셀로부터 전하 추출을 포함한 본 명세서에 기술된 다양한 기능들을 수행할 수 있다. 예를 들어, 프로세서(910)는 디바이스(905)가 다양한 기능 또는 태스크를 수행하도록 메모리 어레이(100-a)에 저장되는 컴퓨터 리드 가능 명령을 실행하도록 구성될 수 있다.
BIOS 구성요소(915)는 시스템(900)의 다양한 하드웨어 구성요소를 초기화 및 실행할 수 있는 펌웨어로서 동작하는 BIOS(basic input/output system)를 포함하는 소프트웨어 구성요소일 수 있다. BIOS 구성요소(915)는 또한 프로세서(910)와 다양한 구성요소(가령, 주변 구성요소(920), 입/출력 제어 구성요소(925), 등) 간의 데이터 흐름을 관리할 수 있다. BIOS 구성요소(915)는 리드 전용 메모리(ROM), 플래시 메모리, 또는 임의의 다른 비휘발성 메모리에 저장된 프로그램 또는 소프트웨어를 포함할 수 있다.
주변 구성요소(들)(920)는 디바이스(905)에 통합되는 임의의 입력 또는 출력 디바이스 또는 이러한 디바이스 용의 인터페이스일 수 있다. 예로는 디스크 컨트롤러, 사운드 컨트롤러, 그래픽 컨트롤러, 이더넷 컨트롤러, 모뎀, 범용 직렬 버스(USB) 컨트롤러, 직렬 포트 또는 병렬 포트, 또는 주변 구성요소 상호 연결(PCI)과 같은 주변 카드 슬롯 또는 AGP(Accelerated Graphics Port) 슬롯이 포함된다.
입/출력 제어 구성요소(925)는 프로세서(910) 및 주변 구성요소(920), 입력(935) 디바이스 또는 출력(940) 디바이스 간의 데이터 통신을 관리할 수 있다. 입/출력 제어 구성요소(925)는 디바이스(905)에 통합되지 않은 주변 구성요소들을 또한 관리할 수 있다. 어떤 경우에, 입/출력 제어 구성요소(925)는 외부 주변 장치에 대한 물리적 연결 또는 포트를 나타낼 수 있다.
입력부(935)는 디바이스(905) 또는 그 구성요소에 입력을 제공하는 디바이스(905) 외부의 디바이스 또는 신호를 나타낼 수 있다. 여기에는 다른 장치와의 인터페이스 또는 사용자 인터페이스가 포함될 수 있다. 어떤 경우에, 입력부(935)는 주변 장치(들)(920)을 통해 디바이스(905)와 인터페이스하는 주변 장치일 수 있거나 입/출력 제어 구성요소(925)에 의해 관리될 수 있다.
출력(940) 디바이스는 디바이스(905) 또는 그 구성요소들 중 임의의 구성요소로부터 출력을 수신하도록 구성된 디바이스(905) 외부의 디바이스 또는 신호로서 구현될 수 있다. 출력(940) 디바이스의 예는 디스플레이, 오디오 스피커, 인쇄 장치, 다른 프로세서 또는 인쇄 회로 보드 등을 포함할 수 있다. 어떤 경우에, 출력부(940)는 주변 구성요소(920)를 통해 디바이스(905)와 인터페이스하는 주변 구성요소이거나, 입/출력 제어 구성요소(925)에 의해 관리될 수 있다.
메모리 컨트롤러(140-b), 디바이스(905) 및 메모리 어레이(100-b)의 구성요소는 그들의 기능을 수행하도록 설계된 회로로 구성될 수 있다. 여기에 설명된 기능을 수행하도록 구성된, 예를 들어 도전 선, 트랜지스터, 커패시터, 인덕터, 저항기, 증폭기 또는 다른 능동 소자 또는 비-능동 소자와 같은 다양한 회로 소자를 포함할 수 있다.
도 10은 본 개시물의 다양한 실시예에 따른 전하 추출을 위한 강유전성 메모리 셀을 작동하는 방법(1000)을 나타내는 순서도이다. 방법(1000)의 동작은 도 1-9를 참조하여 기술된 메모리 어레이(100)에 의해 구현될 수 있다. 예를 들어, 방법(1000)의 동작은 도 1, 8 및 9를 참조하여 기술된 메모리 컨트롤러(140)에 의해 수행될 수 있다. 일부 예시에서, 메모리 컨트롤러(140)는 한 세트의 코드를 실행하여, 아래에 기술된 기능을 수행하기 위해 메모리 어레이(100)의 기능 요소를 제어할 수 있다. 추가적으로나 대안적으로, 메모리 컨트롤러(140)는 특수 목적 하드웨어를 사용하여 아래에 기술된 기능을 수행할 수 있다.
블록(1005)에서, 본 방법은 도 1-7을 참조하여 기술된 바와 같이, 디지트 라인과 전자 통신하는 강유전성 메모리 셀을 선택하는 단계를 포함할 수 있다. 특정 예시에서, 블록(1005)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)에 의해 수행될 수 있다.
블록(1010)에서, 본 방법은 도 1-7으 참조하여 기술된 바와 같이, 디지트 라인을 가상으로 접지시키는 단계를 포함할 수 있다. 특정 예시에서, 블록(1010)의 동작은 도 4, 6 및 8을 참조하여 기술된 바와 같이, 스위칭 구성요소(415)에 의해 수행될 수 있다. 예를 들어, 디지트 라인을 가상으로 접지시키는 단계는 디지트 라인과 센스 증폭기 사이에서 전자 통신하는 스위칭 구성요소를 활성화시키는 단계를 포함할 수 있다.
블록(1015)에서, 본 방법은, 도 1-7을 참조하여 기술된 바와 같이, 디지트 라인을 가상으로 접지시키는 것을 기초로 하여, 디지트 라인과 전자 통신하는 센스 증폭기를 활성화시키는 단계를 포함할 수 있다. 일부 경우에, 센스 증폭기는 디지트 라인이 가상으로 접지되는 동안 활성화도리 수 있다. 특정 예시에서, 블록(1015)의 동작은 도 1, 2, 4, 6 및 8을 참조하여 기술된 바와 같이, 센스 구성요소(125)에 의해 수행될 수 있다.
본 방법은 또한, 전압을 강유전성 메모리 셀의 강유전성 커패시터에 인가하는 단계를 포함할 수 있다. 예를 들어, 메모리 컨트롤러(140)는 도 1, 8 및 9를 참조하여 기술된 바와 같이, 플레이트 전압을 강유전성 커패시터에 인가하기 위해, 전압 소스를 제어할 수 있다. 일부 예시에서, 본 방법은 디지트 라인이 접지되는 동안, 전압을 강유전성 커패시터에 인가하는 것을 적어도 기초로 하여, 디지트 라인과 전자 통신하는 센스 커패시터를 충전하는 단계를 포함한다. 예를 들어, 메모리 컨트롤러(140)는, 도 1, 4, 6, 8 및 9를 참조하여 기술된 바와 같이, 음의 전압 소스일 수 있는 전압 소스를 제어하여, 전압을 센스 커패시터에 인가할 수 있다. 또한, 본 방법은, 센스 증폭기를 활성화시키는 것을 적어도 부분적으로 기초로 하여, 센스 커패시터의 전압과 기준 전압을 비교하는 단계를 포함할 수 있다. 특정 예시에서, 본 방법은 도 1, 2, 4, 6 및 8을 참조하여 기술된 바와 같이, 센스 구성요소(125)에 의해 수행될 수 있다.
도 11은 본 개시물의 다양한 실시예에 따른 전하 추출을 위한 강유전성 메모리 셀을 작동하는 방법(1100)을 나타내는 순서도이다. 방법(1100)의 동작은 도 1-9를 참조하여 기술된 메모리 어레이(100)에 의해 구현될 수 있다. 예를 들어, 방법(1100)의 동작은 도 1, 8 및 9를 참조하여 기술된 메모리 컨트롤러(140)에 의해 구현될 수 있다. 일부 예시에서, 메모리 컨트롤러(140)는 한 세트의 코드를 실행하여, 아래에 기술된 기능을 수행하기 위해 메모리 어레이(100)의 기능 요소를 제어할 수 있다. 추가적으로나 대안적으로, 메모리 컨트롤러(140)는 특수 목적 하드웨어를 사용하여 아래에 기술된 기능을 수행할 수 있다.
블록(1105)에서, 본 방법은 디지트 라인을 가상으로 접지시키기 위해, 디지트 라인과 전자 통신하는 스위칭 구성요소를 활성화시키는 단계를 포함할 수 있는데, 도 1-7을 참조하여 기술된 바와 같이, 강유전성 메모리 셀은 디지트 라인과 전자 통신된다. 특정 예시에서, 블록(1105)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)에 의해 수행될 수 있다.
블록(1110)에서, 본 방법은 강유전성 커패시터와 전자 통신하는 선택 구성요소를 사용하여, 강유전성 메모리 셀을 선택하는 단계를 포함할 수 있는데, 도 1-7을 참조하여 기술된 바와 같이, 강유전성 메모리 셀은 선택 구성요소와 강유전성 커패시터를 포함하고, 강유전성 메모리 셀을 선택하는 것을 기초로 하여, 스위칭 구성요소가 활성화되고, 전압이 강유전성 커패시터에 인가된다. 특정 예시에서, 블록(1110)의 동작은 도 1, 8 및 9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140)에 의해 수행될 수 있다.
블록(1115)에서, 본 방법은 디지트 라인이 가상으로 접지되는 동안, 강유전성 메모리 셀과 전자 통신하는 센스 커패시터를 충전하는 단계를 포함할 수 있는데, 상기 충전하는 단계는, 도 1-7을 참조로 기술된 바와 같이, 강유전성 메모리 셀에 인가된 전압을 기초로 하고, 스위칭 구성요소를 통해, 강유전성 메모리 셀의 저장된 전하를 센스 커패시터로 이송하는 단계를 포함한다. 특정 예시에서, 블록(1115)의 동작은, 도 1-9를 참조하여 기술된 바와 같이, 메모리 컨트롤러(140), 스위칭 구성요소(415) 및 센스 커패시터(420)에 의해 수행될 수 있다.
블록(1120)에서, 본 방법은 도 1-7을 참조로 기술된 바와 같이, 센스 커패시터의 전압과 기준 전압을 비교하는 단계를 포함할 수 있다. 특정 예시에서, 블록(1120)의 동작은 도 1, 2, 4, 6 및 8을 참조로 기술된 바와 같이, 센스 구성요소(125)에 의해 수행될 수 있다.
본 방법은 스위칭 구성요소가 비활성되는 동안, 충전 전압을 센스 커패시터에 인가하는 단계 및 그리고 나서, 충전 전압으로부터 센스 커패시터를 전기적으로 분리시키는 단계를 더 포함할 수 있다. 예를 들어, 메모리 컨트롤러(140)는 음의 충전 전압을 센스 커패시터에 인가할 수 있다. 일부 경우에, 스위칭 구성요소는 센스 커패시터와 직렬로 연결된 트랜지스터를 포함할 수 있고, 본 방법은 도 4, 6 및 8을 참조하여 기술된 바와 같이, 스위칭 구성요소를 활성화시키고, 디지트 라인을 가상으로 접지시키기 위해, 전압을 트랜지스터의 게이트에 인가하는 단계를 포함할 수 있다.
일부 경우에, 스위칭 구성요소는 커패시터와 병렬로 연결된 트랜지스터를 포함할 수 있고, 스위칭 구성요소를 활성화시키기 위해, 본 방법은, 도 6을 참조하여 기술된 바와 같이, 충전 전압을 커패시터에 인가하는 단계와, 충전 전압으로부터 커패시터의 제1 단자를 전기적으로 분리시키는 단계와, 및 가상 접지로부터 커패시터의 제2 단자를 전기적으로 분리시키는 단계를 포함할 수 있다. 일부 경우에, 메모리 컨트롤러(140)는 양성 충전 전압을 커패시터에 인가할 수 있다.
그러므로, 방법(1000 및 1100)은 강유전성 메모리 셀로부터 전하 추출을 제공한다. 방법(1000 및 1100)은 가능한 실행예를 기술하고, 동작과 단계는 재배열될 수 있거나, 아니면 수정되어서, 다른 실행예도 가능하다는 것을 주목해야 한다. 일부 예시에서, 본 방법(1000 및 1100)의 둘 이상으로부터의 실시예가 결합될 수 있다.
본 명세서의 설명은 예들을 제공하고, 청구 범위에 설명된 범위, 적용 가능성 또는 예들을 제한하지 않는다. 본 발명의 범위를 벗어나지 않고 논의된 구성요소들의 기능 및 배열에서 변경이 이루어질 수 있다. 여러 가지 예는 적절하게 다양한 절차 또는 구성요소를 생략, 대체 또는 추가할 수 있다. 또한, 일부 예와 관련하여 설명된 특징은 다른 예에서 결합될 수 있다.
첨부된 도면과 관련하여 여기에 설명된 설명은 예시적인 구성을 설명하고 구현될 수 있거나 청구 범위의 범주 내에 있는 모든 예를 나타내지는 않는다. 본 명세서에서 사용되는 "예" 및 "예시적인"라는 용어는 "예, 사례 또는 예시로서의 역할을 하는 것"을 의미하는 것이지 "바람직한" 또는 "다른 예들에 비하여 유리한" 것이 아니다. 발명의 설명은 설명된 기술에 대한 이해를 제공하기 위한 목적으로 구체적 세부사항들을 포함한다. 그러나 이러한 기술은 이러한 특정 세부 사항 없이도 실행될 수 있다. 일부 예들에서, 잘 알려진 구조들 및 장치들은 설명된 예들의 개념들을 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
첨부된 도면에서, 유사한 구성요소 또는 특징은 동일한 참조 라벨을 가질 수 있다. 또한, 동일한 유형의 다양한 구성요소는 유사한 구성요소를 구별하는 대시(dash) 및 제 2 레이블에 의해 참조 라벨을 따라 가면서 구별될 수 있다. 제 1 참조 라벨이 명세서에서 사용되는 경우, 제 2 참조 라벨과 관계없이 동일한 제 1 참조 라벨을 갖는 유사한 구성요소들 중 임의의 하나에 설명이 적용될 수 있다.
본원에 기술된 정보와 신호는, 임의의 많고 다양한 기술과 테크닉을 사용하여 표현될 수 있다. 예를 들어, 상기 설명 전반에서 언급될 수 있는 데이터, 명령어, 커맨드, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학장 또는 입자 또는 이들의 임의의 조합물로 표현될 수 있다. 어떤 도면은 하나의 신호로서 신호를 나타낼 수 있지만, 기술 분야의 통상의 기술자는 신호가 한 버스의 신호들을 표현할 수 있고, 그 버스는 많은 비트 폭을 가질 수 있다는 것을 이해해야 할 것이다.
본원에서 사용된 바와 같이, "가상 접지"라는 용어는 대략 제로 볼트(0V)의 전압으로 고정되지만, 접지에 직접 연결되지 않을 수 있는 전기 회로의 노드를 말한다. 따라서, 가상 접지의 전압은 시간적으로 변동될 수 있고, 정상 상태에서 대략 0V로 되돌아 갈 수 있다. 가상 접지는 작동 증폭기와 저항기로 구성된 전압 분배기와 같은 다양한 전자 회로 소자를 사용하여 실행될 수 있다. 다른 실행예도 가능하다.
"전자 통신"이라는 용어는 구성요소들 간의 전자 흐름을 지원하는 구성요소들 사이의 관계를 말한다. 이것은 구성요소 간의 직접 연결을 포함하거나 중간 구성요소를 포함할 수 있다. 전자 통신의 구성요소는 능동적으로 전자 또는 신호를 교환하거나(예: 전원 회로에서) 전자 또는 신호를 활발히 교환하지 않을 수 있지만(예: 전원이 단절된 회로에서) 회로가 통전될 때 전자 또는 신호를 교환하도록 구성 및 작동할 수 있다. 예로서, 스위치(예를 들어, 트랜지스터)를 통해 물리적으로 연결된 2 개의 구성요소는 스위치의 상태(즉, 개방 또는 폐쇄)에 관계없이 전자 통신한다.
메모리 어레이(100)를 포함하여 본 명세서에서 논의된 디바이스들은 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비소, 질화 갈륨 등과 같은 반도체 기판 상에 형성될 수 있다. 어떤 경우에, 기판은 반도체 웨이퍼, 다른 경우에, 기판은 실리콘-온-글래스(SOG) 또는 실리콘-온-사파이어(SOP)와 같은 실리콘-온-인슐레이터(SOI) 기판, 또는 다른 기판상의 반도체 물질의 에피택셜 층일 수 있다. 기판 또는 기판의 서브영역의 도전성은 인, 붕소 또는 비소를 포함하나 이에 한정되지 않는 다양한 화학 종을 사용하는 도핑을 통해 제어될 수 있다. 도핑은 기판의 초기 형성 또는 성장 중에, 이온 주입에 의해, 또는 임의의 다른 도핑 수단에 의해 수행될 수 있다.
본원에서 논의된 트랜지스터 도는 트랜지스터들은 전계 효과 트랜지스터(FET)를 나타낼 수 있고, 소스, 드레인 및 게이트를 포함하는 3-단자 디바이스를 포함할 수 있다. 단자는 전도성 물질, 예컨대 금속을 통해 다른 전자 소자에 연결될 수 있다. 소스 및 드레인은 전도성일 수 있으며, 고도로 도핑된, 예를 들어 축퇴된 반도체 영역을 포함할 수 있다. 소스 및 드레인은 약하게 도핑된 반도체 영역 또는 채널에 의해 분리될 수 있다. 채널이 n-형(가령, 다수 캐리어가 전자) 인 경우, FET는 n-형 FET로 지칭될 수 있다. 만일, 채널이 p-형(가령, 다수 캐리어가 홀) 인 경우, FET는 p-형 FET로 지칭될 수 있다. 채널은 절연 게이트 산화물에 의해 캡핑될 수 있다. 채널 도전성은 게이트에 전압을 인가함으로써 제어될 수 있다. 예를 들어, n 형 FET 또는 p 형 FET에 각각 양 전압 또는 음 전압을 인가하면 채널이 전도 상태가 될 수 있다. 트랜지스터는 트랜지스터의 스레숄드 전압보다 크거나 같은 전압이 트랜지스터 게이트에 인가될 때 "켜지거나" "활성화"될 수 있다. 트랜지스터의 스레숄드 전압보다 낮은 전압이 트랜지스터 게이트에 인가될 때, 트랜지스터는 "오프" 또는 "비활성화"될 수 있다.
본 명세서의 개시와 관련하여 설명된 다양한 예시적인 블록들, 구성요소들, 및 모듈들은 범용 프로세서, DSP, ASIC, FPGA 또는 다른 프로그래머블 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 이산 하드웨어 구성요소 또는 여기에 설명된 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현될 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있지만, 대안으로 프로세서는 임의의 종래 프로세서, 컨트롤러, 마이크로컨트롤러 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예를 들어, DSP와 마이크로프로세서의 조합, 다수의 마이크로프로세서, DSP 코어와 관련된 하나 이상의 마이크로 프로세서, 또는 임의의 다른 그러한 구성)로서 구현될 수 있다.
여기에 설명된 기능들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 프로세서에 의해 실행되는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 리드 가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 전송될 수 있다. 다른 예 및 구현 예는 본 개시 및 첨부된 청구항의 범위 내에 있다. 예를 들어, 소프트웨어의 성질로 인해, 상술한 기능들은 프로세서, 하드웨어, 펌웨어, 배선 또는 이들의 조합에 의해 실행되는 소프트웨어를 사용하여 구현될 수 있다. 기능을 구현하는 특징은 기능의 일부가 상이한 물리적 위치에 구현되도록 분포되는 것을 포함하여 다양한 위치에 물리적으로 또한 배치될 수 있다. 또한, 청구항에 포함된 "또는"은 항목 목록(예를 들어, "적어도 하나" 또는 "하나 이상"과 같은 구문으로 시작되는 항목의 목록)에 사용된 바와 같이, 예를 들어 A, B 또는 C 중 적어도 하나의 목록이 A 또는 B 또는 C 또는 AB 또는 AC 또는 BC 또는 ABC(즉, A 및 B 및 C)를 의미하는 포괄적 목록을 나타낸다.
컴퓨터 리드 가능 매체는 컴퓨터 프로그램의 한 장소에서 다른 장소로의 전송을 용이하게 하는 임의의 매체를 포함하는 비-일시적인 컴퓨터 저장 매체 및 통신 매체 모두를 포함한다. 비-일시적 저장 매체는 범용 또는 특수 목적 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 예를 들어, 제한없이, 비-일시적 컴퓨터 리드 가능 매체는 RAM, ROM, 전기적 소거 가능 프로그램 가능 리드 전용 메모리(EEPROM), 컴팩트 디스크(CD) ROM 또는 다른 광학 디스크 저장 장치, 자기 디스크 저장 장치 또는 다른 자기 저장 장치 또는 지시 또는 데이터 구조의 형태로 원하는 프로그램 코드 수단을 운반 또는 저장하는데 사용될 수 있고 범용 또는 전용 컴퓨터 또는 범용 또는 전용 프로세서에 의해 의해 액세스될 수 있는 임의의 다른 비-일시적인 매체를 포함할 수 있다.
또한, 임의의 접속은 적절하게 컴퓨터 리드 가능 매체로 지칭된다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 회선(DSL) 또는 적외선, 전파 및 마이크로파 같은 무선 기술을 사용하여 웹 사이트, 서버 또는 기타 원격 소스로부터 소프트웨어를 전송한 경우, 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선(DSL) 또는 적외선, 전파 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 여기서 디스크(Disk) 및 디스크(disc)는 CD, 레이저 디스크, 광 디스크, DVD(digital versatile disc), 플로피 디스크, 및 블루-레이 디스크를 포함하며, 디스크(disks)는 일반적으로 데이터를 자기적으로 재생하는 반면 디스크(disc)는 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기의 조합 또한 컴퓨터 리드 가능 매체의 범위 내에 포함된다.
본 명세서의 설명은 당 업자가 본 개시 물을 제조 또는 사용할 수 있도록 제공된다. 당해 기술 분야의 당 업자는 본 개시 내용에 대한 다양한 수정을 쉽게 알 수 있을 것이며, 본 명세서에 정의된 일반적인 원리는 본 발명의 범위를 벗어나지 않고 다른 변형에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 설명된 예 및 설계에 한정되지 않고 여기에 개시된 원리 및 신규한 특징과 일치하는 가장 넓은 범위를 부여 받는다.

Claims (27)

  1. 강유전성 메모리 셀을 작동시키는 방법에 있어서, 상기 방법은,
    디지트 라인과 전자 통신하는 강유전성 메모리 셀을 선택하는 단계와,
    상기 디지트 라인을 가상으로 접지시키는 단계와, 및
    상기 디지트 라인을 가상으로 접지시키는 것에 적어도 부분적으로 기초하여, 디지트 라인과 전자 통신하는 센스 증폭기를 활성화시키는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  2. 제 1 항에 있어서, 센스 증폭기를 활성화시키는 단계는,
    디지트 라인이 가상으로 접지되는 동안 센스 증폭기를 활성화시키는 단계를 더 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  3. 제 1 항에 있어서, 디지트 라인을 가상으로 접지시키는 단계는,
    디지트 라인과 센스 증폭기 사이에서 전자 통신하는 스위칭 구성요소를 활성화시키는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  4. 제 1 항에 있어서,
    전압을 강유전성 메모리 셀의 강유전성 커패시터에 인가하는 단계와,
    디지트 라인이 가상으로 접지되는 동안, 전압을 강유전성 커패시터에 인가하는 것에 적어도 부분적으로 기초하여, 디지트 라인과 전자 통신하는 센스 커패시터를 충전하는 단계와, 및
    센스 증폭기를 활성화시키는 것에 적어도 부분적으로 기초하여, 센스 커패시터의 전압과 기준 전압을 비교하는 단계를 더 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  5. 강유전성 메모리 셀을 작동시키는 방법에 있어서, 상기 방법은,
    디지트 라인을 가상으로 접지시키기 위해, 디지트 라인과 전자 통신하는 스위칭 구성요소를 활성화 시키는 단계 - 강유전성 메모리 셀은 디지트 라인과 전자 통신함 - 와,
    디지트 라인이 가상으로 접지되는 동안, 강유전성 메모리 셀과 전자 통신하는 센스 커패시터를 충전하는 단계 - 상기 충전하는 단계는 강유전성 메모리 셀에 인가된 전압에 적어도 부분적으로 기초로 하고, 스위칭 구성요소를 통해 강유전성 메모리 셀의 저장된 전하를 센스 커패시터로 이송하는 단계를 포함함 - 와, 및
    센스 커패시터의 전압과 기준 전압을 비교하는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  6. 제 5 항에 있어서,
    강유전성 커패시터와 전자 통신하는 선택 구성요소를 사용하여 강유전성 메모리 셀을 선택하는 단계 - 강유전성 메모리 셀은 선택 구성요소와 강유전성 커패시터를 포함하고, 강유전성 메모리 셀을 선택하는 것에 적어도 부분적으로 기초하여, 스위칭 구성요소가 활성화되고, 전압이 강유전성 커패시터에 인가됨 - 를 더 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  7. 제 5 항에 있어서,
    가상 접지로부터 디지트 라인을 분리시키기 위해, 스위칭 구성요소를 비활성화시키는 단계를 더 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  8. 제 5 항에 있어서, 스위칭 구성요소는 센스 커패시터와 직렬로 연결된 트랜지스터를 포함하고, 상기 방법은,
    트랜지스터가 비활성인 동안에, 센스 커패시터에 충전 전압을 인가하는 단계와, 및
    충전 전압으로부터 센스 커패시터를 전기적으로 분리시키는 단계를 더 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  9. 제 8 항에 있어서, 스위칭 구성요소를 활성화시키는 단계는,
    게이트 전압을 트랜지스터의 게이트에 인가하는 단계 - 게이트 전압은 음이고, 트랜지스터의 스레숄드 전압 크기 이상의 크기를 가지며, 센스 커패시터에 인가된 충전 전압은 음성임 - 를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  10. 제 8 항에 있어서, 트랜지스터는 p-타입 필드-이펙트 트랜지스터(FET)를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  11. 제 5 항에 있어서, 스위칭 구성요소는 커패시터와 병렬로 연결된 트랜지스터를 포함하고, 스위칭 구성요소를 활성화시키는 단계는,
    충전 전압을 커패시터에 인가하는 단계와,
    충전 전압으로부터 커패시터의 제1 단자를 전기적으로 분리시키는 단계와, 및
    가상 접지로부터 커패시터의 제2 단자를 전기적으로 분리시키는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  12. 제 11 항에 있어서, 충전 전압을 커패시터에 인가하는 단계는,
    양성의 충전 전압을 인가하는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  13. 제 5 항에 있어서, 센스 커패시터의 전압과 기준 전압을 비교하는 단계는,
    센스 커패시터와 전자 통신하는 센스 증폭기를 활성화시키는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  14. 제 13 항에 있어서, 센스 커패시터의 전압과 기준 전압을 비교하는 단계는,
    센스 증폭기와 전자 통신하는 기준 커패시터를 충전하는 단계와, 및
    센스 커패시터의 전압과 기준 커패시터의 전압을 비교하는 단계를 포함하는, 강유전성 메모리 셀을 작동시키는 방법.
  15. 전자 메모리 장치에 있어서, 상기 전자 메모리 장치는,
    디지트 라인과 전자 통신하는 선택 구성요소 및 강유전성 커패시터를 포함하는 강유전성 메모리 셀과,
    스위칭 구성요소를 통해 디지트 라인과 전자 통신하는 센스 커패시터와, 및
    센스 커패시터와 전자 통신하는 센스 증폭기를 포함하는, 전자 메모리 장치.
  16. 제 15 항에 있어서, 스위칭 구성요소는 강유전성 메모리 셀의 센스 커패시터와 선택 구성요소와 직렬로 연결되는, 전자 메모리 장치.
  17. 제 16 항에 있어서, 디지트 라인과 전자 통신하는 추가적인 스위칭 구성요소를 더 포함하되, 상기 디지트 라인은 추가적인 스위칭 구성요소를 통해 가상 접지에 전자 통신하는, 전자 메모리 장치.
  18. 제 15 항에 있어서, 센스 커패시터의 커패시턴스는 고유 커패시턴스보다 큰, 전자 메모리 장치.
  19. 제 15 항에 있어서,
    센스 증폭기와 전자 통신하는 기준 커패시터를 더 포함하는, 전자 메모리 장치.
  20. 제 19 항에 있어서, 기준 커패시터와 센스 커패시터는 동일한 커패시턴스를 가지는, 전자 메모리 장치.
  21. 제 15 항에 있어서, 스위칭 구성요소는 p-타입 필드-이펙트 트랜지스터(FET)를 포함하는, 전자 메모리 장치.
  22. 전자 메모리 장치에 있어서, 상기 전자 메모리 장치는,
    강유전성 커패시터와 선택 구성요소를 포함하는 강유전성 메모리 셀과,
    디지트 라인을 통해 선택 구성요소와 전자 통신하는 센스 증폭기와, 및
    선택 구성요소와 센스 증폭기와 전자 통신하는 컨트롤러를 포함하되, 상기 컨트롤러는,
    디지트 라인을 가상으로 접지시키기 위해 스위칭 구성요소를 작동시키고, 및
    디지트 라인을 가상으로 접지시키는 것에 적어도 부분적으로 기초하여 센스 증폭기를 활성화시키도록 작동가능한, 전자 메모리 장치.
  23. 제 22 항에 있어서, 컨트롤러는,
    디지트 라인이 가상으로 접지되는 동안에, 센스 증폭기를 활성화시키도록 작동가능한, 전자 메모리 장치.
  24. 제 22 항에 있어서,
    스위칭 구성요소를 통해, 디지트 라인과 전자 통신하는 센스 커패시터를 더 포함하는, 전자 메모리 장치.
  25. 제 24 항에 있어서,
    센스 증폭기와 전자 통신하는 기준 커패시터를 더 포함하는, 전자 메모리 장치.
  26. 제 25 항에 있어서, 컨트롤러는,
    강유전성 메모리 셀의 논리값을 리드하기 위해, 센스 커패시터의 전압과 기준 커패시터의 전압을 비교하도록 작동가능한, 전자 메모리 장치.
  27. 제 22 항에 있어서, 컨트롤러는,
    강유전성 메모리 셀과 전자 통신하는 디지트 라인을 가상으로 접지시키기 위해 스위칭 구성요소를 작동시키고,
    강유전성 메모리 셀을 선택하기 위해 선택 구성요소를 활성화시키고, 및
    강유전성 메모리 셀을 선택하는 것에 적어도 부분적으로 기초하여, 센스 커패시터를 충전하기 위해, 강유전성 메모리 셀의 강유전성 커패시터를 작동시키도록 작동가능한, 전자 메모리 장치.
KR1020187031651A 2016-04-05 2017-03-23 강유전성 메모리 셀로부터의 전하 추출 KR102282888B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/090,789 2016-04-05
US15/090,789 US10192606B2 (en) 2016-04-05 2016-04-05 Charge extraction from ferroelectric memory cell using sense capacitors
PCT/US2017/023907 WO2017176467A2 (en) 2016-04-05 2017-03-23 Charge extraction from ferroelectric memory cell

Publications (2)

Publication Number Publication Date
KR20180121697A true KR20180121697A (ko) 2018-11-07
KR102282888B1 KR102282888B1 (ko) 2021-07-29

Family

ID=59961179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031651A KR102282888B1 (ko) 2016-04-05 2017-03-23 강유전성 메모리 셀로부터의 전하 추출

Country Status (8)

Country Link
US (3) US10192606B2 (ko)
EP (1) EP3440674A4 (ko)
JP (1) JP6884158B2 (ko)
KR (1) KR102282888B1 (ko)
CN (1) CN109074836B (ko)
SG (1) SG11201808666PA (ko)
TW (1) TWI636456B (ko)
WO (1) WO2017176467A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881661B2 (en) * 2016-06-03 2018-01-30 Micron Technology, Inc. Charge mirror-based sensing for ferroelectric memory
US10083973B1 (en) * 2017-08-09 2018-09-25 Micron Technology, Inc. Apparatuses and methods for reading memory cells
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10762944B2 (en) 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US10446232B2 (en) * 2017-12-19 2019-10-15 Micron Technology, Inc. Charge separation for memory sensing
US10504576B2 (en) * 2017-12-19 2019-12-10 Micron Technology, Inc. Current separation for memory sensing
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10388353B1 (en) 2018-03-16 2019-08-20 Micron Technology, Inc. Canceling memory cell variations by isolating digit lines
US10667621B2 (en) * 2018-04-19 2020-06-02 Micron Technology, Inc. Multi-stage memory sensing
US11127449B2 (en) 2018-04-25 2021-09-21 Micron Technology, Inc. Sensing a memory cell
US10446214B1 (en) 2018-08-13 2019-10-15 Micron Technology, Inc. Sense amplifier with split capacitors
US10726917B1 (en) * 2019-01-23 2020-07-28 Micron Technology, Inc. Techniques for read operations
US11017831B2 (en) * 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access
US11289146B2 (en) 2019-08-27 2022-03-29 Micron Technology, Inc. Word line timing management
US11152049B1 (en) * 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188601B1 (en) * 1999-05-13 2001-02-13 Hyundai Electronics Industries Co., Ltd. Ferroelectric memory device having single bit line coupled to at least one memory cell
US20060067101A1 (en) * 2004-09-24 2006-03-30 Sanyo Electric Co., Ltd. Memory
US20120069623A1 (en) * 2010-09-17 2012-03-22 Kabushiki Kaisha Toshiba Ferroelectric memory

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487030A (en) 1994-08-26 1996-01-23 Hughes Aircraft Company Ferroelectric interruptible read memory
US6031754A (en) * 1998-11-02 2000-02-29 Celis Semiconductor Corporation Ferroelectric memory with increased switching voltage
DE10019481C1 (de) * 2000-04-19 2001-11-29 Infineon Technologies Ag Schaltungsanordnung zum Auslesen einer Speicherzelle mit einem ferroelektrischen Kondensator
TW465071B (en) * 2000-09-21 2001-11-21 Acer Comm & Amp Multimedia Inc Protection loop for horizontal transistor
JP4031904B2 (ja) * 2000-10-31 2008-01-09 富士通株式会社 データ読み出し回路とデータ読み出し方法及びデータ記憶装置
US6577525B2 (en) 2001-08-28 2003-06-10 Micron Technology, Inc. Sensing method and apparatus for resistance memory device
US6459609B1 (en) 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
US6704218B2 (en) * 2002-04-02 2004-03-09 Agilent Technologies, Inc. FeRAM with a single access/multiple-comparison operation
US6856535B2 (en) 2003-01-21 2005-02-15 Texas Instruments Incorporated Reference voltage generator for ferroelectric memory
US6819601B2 (en) 2003-03-07 2004-11-16 Texas Instruments Incorporated Programmable reference for 1T/1C ferroelectric memories
AU2003227479A1 (en) * 2003-04-10 2004-11-04 Fujitsu Limited Ferroelectric memory and method for reading its data
US7227769B2 (en) * 2004-03-08 2007-06-05 Fujitsu Limited Semiconductor memory
JP4157528B2 (ja) * 2004-03-08 2008-10-01 富士通株式会社 半導体メモリ
JP4647313B2 (ja) * 2005-01-06 2011-03-09 富士通セミコンダクター株式会社 半導体メモリ
JP4452631B2 (ja) * 2005-01-21 2010-04-21 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4186119B2 (ja) * 2005-07-27 2008-11-26 セイコーエプソン株式会社 強誘電体メモリ装置
JP4305960B2 (ja) * 2005-12-28 2009-07-29 セイコーエプソン株式会社 強誘電体メモリ装置
JP4996177B2 (ja) * 2006-08-30 2012-08-08 富士通セミコンダクター株式会社 半導体記憶装置、およびデータ読み出し方法
JP2008305469A (ja) * 2007-06-06 2008-12-18 Toshiba Corp 半導体記憶装置
WO2009034603A1 (ja) * 2007-09-14 2009-03-19 Fujitsu Microelectronics Limited 半導体メモリ
JP2009301658A (ja) 2008-06-13 2009-12-24 Seiko Epson Corp 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器
CN102197482B (zh) * 2008-10-27 2013-09-18 Nxp股份有限公司 对铁电mim电容器的非对称电容滞后的产生和使用
US8130580B1 (en) * 2010-09-03 2012-03-06 Atmel Corporation Low power sense amplifier for reading memory
US9786346B2 (en) * 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US9552864B1 (en) * 2016-03-11 2017-01-24 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188601B1 (en) * 1999-05-13 2001-02-13 Hyundai Electronics Industries Co., Ltd. Ferroelectric memory device having single bit line coupled to at least one memory cell
US20060067101A1 (en) * 2004-09-24 2006-03-30 Sanyo Electric Co., Ltd. Memory
US20120069623A1 (en) * 2010-09-17 2012-03-22 Kabushiki Kaisha Toshiba Ferroelectric memory

Also Published As

Publication number Publication date
KR102282888B1 (ko) 2021-07-29
JP6884158B2 (ja) 2021-06-09
CN109074836A (zh) 2018-12-21
WO2017176467A3 (en) 2018-08-16
TW201802806A (zh) 2018-01-16
CN109074836B (zh) 2022-08-16
EP3440674A4 (en) 2019-12-11
TWI636456B (zh) 2018-09-21
US11087816B2 (en) 2021-08-10
SG11201808666PA (en) 2018-11-29
EP3440674A2 (en) 2019-02-13
US20190096466A1 (en) 2019-03-28
US20190096467A1 (en) 2019-03-28
US10192606B2 (en) 2019-01-29
WO2017176467A2 (en) 2017-10-12
US11322191B2 (en) 2022-05-03
JP2019518300A (ja) 2019-06-27
US20170287541A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN108885891B (zh) 用于铁电存储器单元感测的偏移补偿
CN109074836B (zh) 从铁电存储器单元的电荷提取
CN109074840B (zh) 铁电存储器单元感测
CN109074837B (zh) 用于存储器单元的接地参考方案
KR102166352B1 (ko) 저장 구성 요소와 절연된 상태에서의 메모리 셀의 센싱
KR20180136580A (ko) 메모리 셀 감지 동작용 전력 소모 감소
CN110770834B (zh) 双模式铁电存储器单元的操作
KR20190004366A (ko) 강유전성 메모리에 대한 전하 미러-기반 센싱
KR102359857B1 (ko) 셀 기반 기준 전압 생성
CN109215706B (zh) 用于存储器单元的自参考感测

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant