CN114121070A - 存储器单元感测应力缓解 - Google Patents

存储器单元感测应力缓解 Download PDF

Info

Publication number
CN114121070A
CN114121070A CN202110980461.XA CN202110980461A CN114121070A CN 114121070 A CN114121070 A CN 114121070A CN 202110980461 A CN202110980461 A CN 202110980461A CN 114121070 A CN114121070 A CN 114121070A
Authority
CN
China
Prior art keywords
memory cell
voltage
ferroelectric memory
capacitor
read operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110980461.XA
Other languages
English (en)
Inventor
D·维梅尔卡蒂
D·R·米尔斯
R·E·法肯索尔
服部寧子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114121070A publication Critical patent/CN114121070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2253Address circuits or decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2253Address circuits or decoders
    • G11C11/2257Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2273Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2275Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案针对存储器单元感测应力缓解。存储器装置可经配置以在存取操作期间将存储器单元加偏压到具有第一极性或第二极性的电压(例如,正电压或负电压)以均衡在所述存取操作期间所述存储器单元所经历的损耗。例如,在第一读取操作期间,可将具有所述第一极性的第一脉冲(例如,负电压)施加到所述存储器单元以读出存储在所述存储器单元处的第一逻辑状态。在第二读取操作期间,可将具有所述第二极性的第二脉冲(例如,正电压)施加到所述存储器单元以读出存储在所述存储器单元处的第二逻辑状态。所述存储器装置可包含用于在用于不同读取操作的所述不同脉冲之间进行选择的选择组件。

Description

存储器单元感测应力缓解
交叉参考
本专利申请案主张由维梅尔卡蒂(Vimercati)等人于2020年8月27日提出申请的标题为“存储器单元感测应力缓解(MEMORY CELL SENSING STRESS MITIGATION)”的美国专利申请案第17/004,402号的优先权,所述美国专利申请案转让给本发明受让人且其以全文引用的方式明确并入本文中。
技术领域
技术领域涉及存储器单元感测应力缓解。
背景技术
存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如,二进制存储器单元可经编程为两个受支持状态中的一个,通常用逻辑1或逻辑0表示。在一些实例中,单个存储器单元可支持多于两个的状态,可存储其中任何一个。为了存取所存储信息,装置的组件可在存储器装置中读取或感测至少一个所存储状态。为了存储信息,装置的组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性。即使在没有外部电源的情况下,非易失性存储器,例如,FeRAM,也可在延长的时间段内维持其所存储逻辑状态。易失性存储器装置,例如,DRAM,可能在从外部电源断开连接时丢失其所存储状态。FeRAM可能够实现类似于易失性存储器的密度,但可能会归因于使用铁电电容器作为存储装置而具有非易失性性质。
发明内容
本发明描述一种方法。所述方法可包含作为铁电存储器单元的第一读取操作的部分,向铁电存储器单元施加具有第一极性的第一读取脉冲;至少部分地基于作为第一读取操作的部分施加第一读取脉冲,输出由铁电存储器单元存储的第一逻辑状态;作为铁电存储器单元的第二读取操作的部分,向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲;及至少部分地基于作为第二读取操作的部分施加第二读取脉冲,输出由铁电存储器单元存储的第二逻辑状态。
本发明描述一种设备。所述设备可包含铁电存储器单元;选择组件,其可操作以从第一感测模式或第二感测模式选择的铁电存储器单元选择感测模式;参考组件,其可操作以至少部分地基于所选择感测模式来提供参考电压;及感测组件,其与选择组件及参考组件耦合且可操作以至少部分地基于所选择感测模式来确定由铁电存储器单元存储的逻辑状态。
本发明描述一种设备。所述设备可包含铁电存储器单元阵列;及控制器,其与所述阵列耦合且可操作以致使所述设备:作为所述铁电存储器单元的第一读取操作的部分,向所述铁电存储器单元阵列中的铁电存储器单元施加具有第一极性的第一读取脉冲;至少部分地基于作为第一读取操作的部分施加第一读取脉冲,输出由铁电存储器单元存储的第一逻辑状态,作为铁电存储器单元的第二读取操作的部分,向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲;及至少部分地基于作为第二读取操作的部分施加第二读取脉冲,输出由铁电存储器单元存储的第二逻辑状态。
附图说明
图1说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的系统的实例。
图2说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的存储器裸片的实例。
图3A及3B说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的滞后曲线的实例。
图4说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的时序图的实例。
图5说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的框图的实例。
图6说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的电路的实例。
图7展示根据如本文中所公开的实例的支持存储器单元感测应力缓解的存储器装置的框图。
图8展示说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的一或多种方法的流程图。
具体实施方式
存储器装置可使用各种组件来对存储器裸片的存取线(例如,数字线、字线、板线等)加偏压以存取所述存储器裸片的存储器单元。例如,存储器裸片的存取线可被加偏压以存取存储在与存取线耦合的存储器单元中的信息。作为存取操作的部分,可经由存取线(例如,数字线)提取对应于存储在存储器单元中的电荷的信号(例如,电压)。所提取信号可对电容器(例如,放大电容器(AMPCAP))充电。感测组件(例如,锁存器)可将所提取信号与参考信号(例如,对参考电容器充电的参考电压)进行比较以确定存储在存储器单元中的逻辑状态(例如,逻辑1或逻辑0)。
在一些状况下,存储器单元可被压印(例如,铁电存储器单元),这可影响存储器单元的存取操作的可靠性。即,横跨存储器单元的不对称电压偏压(例如用于存取操作、维持所存储逻辑状态的占空比等)可导致存储器单元的材料或组件的不均匀损耗,这可随时间影响存储器单元的性能。在一些状况下,在每一存取操作期间(例如,在每一读取操作期间),存储器装置可将存储器单元加偏压到具有相同极性的电压(例如,正电压或负电压),这可导致由于压印而产生的存储器单元的降级。例如,存储器装置可使用相反极性的更大电压来执行对压印存储器单元的写入操作,这可降低写入效率,或在一些状况下对存储器单元或存储器装置的其它组件造成应力或损坏
根据本文中所描述的技术,存储器装置可经配置以在存取操作(例如,读取操作)期间将存储器单元加偏压到具有第一极性或第二极性的电压(例如,正电压或负电压)以改进存储器单元经历的损耗。例如,在第一读取操作期间,可将具有所述第一极性的第一脉冲(例如,负电压)施加到所述存储器单元以读出存储在所述存储器单元处的第一逻辑状态。在第二读取操作期间,可将具有所述第二极性的第二脉冲(例如,正电压)施加到所述存储器单元以读出存储在所述存储器单元处的第二逻辑状态。存储器装置可包含用于在不同读取操作中使用的第一脉冲与第二脉冲之间进行选择的选择组件。在一些状况下,第一脉冲及第二脉冲可分别与第一感测模式及第二感测模式相关联。基于所选择感测模式,参考组件可经配置以提供对应于用于读取存储器单元的脉冲的极性的参考电压。感测组件可与从存储器单元提取的电压进行比较以确定存储在存储器单元处的逻辑状态。基于在不同存取操作中将存储器单元加偏压到具有不同极性的电压,存储器装置可缓解存储器单元处的应力并改进存储器单元的操作寿命。
首先在如参考图1及2所描述的系统及裸片的上下文中描述本公开的特征。如参考图3A到6所描述,在滞后曲线、时序图、框图及电路的上下文中描述本公开的特征。如参考图7及8所描述,进一步通过与存储器单元感测应力缓解有关的设备图及流程图说明且参考所述设备图及流程图描述本公开的这些及其它特征。
图1说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合在一起的多个信道115。系统100可包含一或多个存储器装置110,但可在单个存储器装置(例如,存储器装置110)的上下文中描述一或多个存储器装置110的各方面。
系统100可包含电子装置的部分,例如计算装置、移动计算装置、无线装置、图形处理装置、运载工具或其它系统。例如,系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、运载工具控制器等的各方面。存储器装置110可为系统的组件,所述组件可操作来存储用于系统100的一或多个其它组件的数据。
系统100的至少部分可为主机装置105的实例。除其它实例外,主机装置105还可为使用存储器来执行过程的装置内的处理器或其它电路系统的实例,例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、运载工具控制器、单片系统(SoC)或一些其它固定或便携式电子装置。在一些实例中,主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中,外部存储器控制器120可被称为主机或主机装置105。
存储器装置110可为独立装置或可操作以提供可由系统100使用或引用的物理存储器地址/空间的组件。在一些实例中,存储器装置110可经配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多个:用以调制信号的调制方案,用以传达信号的各种引脚配置,用于主机装置105及存储器装置110的物理封装的各种形状因数,主机装置105与存储器装置110之间的时钟信令及同步,时序约定或其它因素。
存储器装置110可操作以存储关于主机装置105的组件的数据。在一些实例中,存储器装置110可充当主机装置105的从属类型装置(例如,响应于并执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令,用于读取操作的读取命令,用于刷新操作的刷新命令或其它命令中的一或多个。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件中的一或多个,例如一或多个外围组件或一或多个输入/输出控制器。主机装置105的组件可使用总线135彼此耦合。
处理器125可操作以为系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC),现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑,离散硬件组件,或这些组件的组合。在此类实例中,除其它实例外,处理器125还可为中央处理单元(CPU)、图形处理单元(GPU),通用GPU(GPGPU)或SoC的实例。在一些实例中,外部存储器控制器120可由处理器125实施或为所述处理器的部分。
BIOS组件130可为包含作为固件操作的BIOS的软件组件,其可初始化并运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个程式或软件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如,存储器芯片)以支持用于数据存储的所要容量或所规定容量。每一存储器裸片160可包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b、存储阵列170-N)。存储器阵列170可为存储器单元的集合(例如,一或多个网格、一或多个存储体、一或多个数据块、一或多个区段),其中每一存储器单元可操作以存储至少一位数据。包含两个或多于两个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
存储器裸片160可为二维(2D)存储器单元阵列的实例,或可为三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单个存储器阵列170。3D存储器裸片160可包含两个或多于两个存储器阵列170,其可堆叠在彼此顶部或彼此相邻定位(例如,相对于衬底)。在一些实例中,3D存储器裸片160中的存储器阵列170可被称为层叠、层级、层或裸片。3D存储器裸片160可包含任何数量的堆叠存储器阵列170(例如,二高、三高、四高、五高、六高、七高、八高)。在一些3D存储器裸片160中,不同层叠可共享至少一个共用存取线,使得一些平台可共享字线、数字线或板线中的一或多个。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令且可操作以接收、发射或执行与存储器装置110的组件有关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中,装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。
在一些实例中,存储器装置110可从主机装置105接收数据或命令或两者。例如,存储器装置110可接收指示存储器装置110将存储用于主机装置105的数据的写入命令或指示存储器装置110将向主机装置105提供存储在存储器裸片160中的数据的读取命令。
本地存储器控制器165(例如,在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中,本地存储器控制器165可操作以与装置存储器控制器155通信(例如,接收或发射数据或命令或两者)。在一些实例中,存储器装置110可不包含装置存储器控制器155及本地存储器控制器165,或外部存储器控制器120可执行本文中所描述的各种功能。如此,本地存储器控制器165可操作以与装置存储器控制器155,与其它本地存储器控制器165,或直接与外部存储器控制器120或处理器125或其组合进行通信。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如,来自外部存储器控制器120)的接收器,用于发射信号(例如,到外部存储器控制器120)的发射器,用于对所接收到的信号进行解码或解调的解码器,用于对待发射的信号进行编码或调制的编码器,或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可操作以在系统100或主机装置105的组件(例如,处理器125)与存储器装置110之间实现信息、数据或命令中的一或多个的通信。外部存储器控制器120可转换或翻译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中,外部存储器控制器120或系统100或主机装置105的其它组件,或其在本文中所描述的功能可由处理器125实施。例如,外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描述为在存储器装置110外部,但在一些实例中,外部存储器控制器120或其在本文中所描述的功能可由存储器装置110的一或多个组件(例如,装置存储器控制器155、本地存储器控制器165)来实施,或反之亦然。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间载运信息的传输媒体的实例。每一信道115可在与系统100的组件相关联的端子之间包含一或多个信号路径或发射媒体(例如,导体)。信号路径可为可操作来载运信号的导电路径的实例。例如,信道115可包含第一端子,所述第一端子包含在主机装置105处的一或多个引脚或焊盘以及在存储器装置110处的一或多个引脚或焊盘。引脚可为系统100的装置的导电输入或输出点的实例,且引脚可可操作以充当信道的一部分。
信道115(及相关联信号路径及端子)可专用于传达一或多个类型的信息。例如,信道115可包含一或多个命令与地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192,或其组合。在一些实例中,可使用单数据速率(SDR)信令或双数据速率(DDR)信令在信道115上传达信令。在SDR信令中,可为每一时钟周期(例如,在时钟信号的上升沿或下降沿)注册信号的一个调制符号(例如,信号电平)。在DDR信令中,可为每一时钟周期(例如,在时钟信号的上升沿及下降沿两者上)寄存信号的两个调制符号(例如,信号电平)。
根据本文中所描述的技术,存储器装置110可经配置以在存取操作期间将存储器阵列170的存储器单元加偏压到具有第一极性或第二极性的电压(例如,正电压或负电压)以均衡与施加一或多个极性的脉冲相关联的存储器单元的损耗。例如,在第一感测模式中,可将具有第一极性(例如,负电压)的第一脉冲施加到存储器单元以读出存储在存储器单元处的第一逻辑状态。在第二感测模式中,可将具有第二极性(例如,正电压)的第二脉冲施加到存储器单元以读出存储在存储器单元处的第二逻辑状态。存储器装置110可包含用于在第一感测模式与第二感测模式之间进行选择的选择组件。选择组件可包含在装置存储器控制器155或本地存储器控制器165中。在一些实例中,存储器裸片160可包含与存储器阵列170耦合的参考组件及感测组件。基于所选择感测模式,参考组件可经配置以提供对应参考电压,感测组件可将其与从存储器单元提取的电压进行比较以确定存储在存储器单元处的逻辑状态。基于将存储器阵列170的存储器单元加偏压到具有不同极性的电压,存储器装置110可缓解存储器单元处的应力并改进存储器单元的操作寿命。
图2说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中,存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205,所述存储器单元可各自编程以存储不同的逻辑状态(例如,被编程为一组两个或多于两个可能状态中的一个)。例如,存储器单元205可操作以一次存储一位信息(例如,逻辑0或逻辑1)。在一些实例中,存储器单元205(例如,多级存储器单元)可操作以一次存储多于一位信息(例如,逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中,存储器单元205可布置成阵列,例如参考图1所描述的存储器阵列170。
存储器单元205可在电容器中存储表示可编程状态的状态(例如,极化状态或介电电荷)。在FeRAM架构中,存储器单元205可包含电容器240,所述电容器包含铁电材料以存储表示可编程状态的电荷及/或极化。存储器单元205可包含逻辑存储组件,例如电容器240及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合,且电容器240的第二节点可与板线220耦合。开关组件245可为晶体管或任何其它类型的开关装置的实例,所述开关装置选择性地建立或断开建立两个组件之间的电子通信。
存储器裸片200可包含以例如网格状图案的图案布置的存取线(例如,字线210、数字线215及板线220)。存取线可为与存储器单元205耦合的导电线且可用于对存储器单元205执行存取操作。在一些实例中,字线210可被称为行线。在一些实例中,数字线215可被称为列线或位线。对存取线、行线、列线、字线、数字线、位线或板线,或其类似物的引用是可互换的,而不会失去理解或操作。存储器单元205可定位于字线210、数字线215及/或板线220的交点处。
通过激活或选择例如字线210、数字线215及/或板线220的存取线,可对存储器单元205执行例如读取及写入的操作。通过对字线210、数字线215及板线220加偏压(例如,向字线210、数字线215或板线220施加电压),可在其交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含向相应线施加电压。
可通过行解码器225、列解码器230及板驱动器235来控制对存储器单元205的存取。例如,行解码器225可从本地存储器控制器265接收行地址,且基于所接收的行地址来激活字线210。列解码器230从本地存储器控制器265接收列地址,且基于所接收的列地址来激活数字线215。板驱动器235可从本地存储器控制器265接收板地址且基于接收的板地址激活板线220。
选择或取消选择存储器单元205可通过激活或去激活开关组件245来实现。电容器240可使用开关组件245与数字线215进行电子通信。例如,当将开关组件245撤销激活时,电容器240可与数字线215隔离,且当将开关组件245激活时,电容器240可与数字线215耦合。
字线210可为与存储器单元205电子通信的导电线,其用于对存储器单元205执行存取操作。在一些架构中,字线210可与存储器单元205的开关组件245的栅极进行电子通信,且可操作以控制存储器单元的开关组件245。在一些架构中,字线210可与存储器单元205的电容器的节点进行电子通信,且存储器单元205可不包含开关组件。
数字线215可为将存储器单元205与感测组件250连接在一起的导电线。在一些架构中,在存取操作的部分期间,存储器单元205可选择性地与数字线215耦合。例如,存储器单元205的字线210及开关组件245可操作以选择性地将存储器单元205的电容器240与数字线215耦合及/或隔离。在一些架构中,存储器单元205可与数字线215进行电子通信(例如,恒定)。
板线220可为与存储器单元205进行电子通信的导电线,其用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如,单元底部)进行电子通信。板线220可与数字线215协作以在存储器单元205的存取操作期间对电容器240加偏压。
感测组件250可确定存储在存储器单元205的电容器240上的状态(例如,极化状态或电荷),并基于所检测到状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测组件250可将横跨数字线215从存储器单元205接收的信号与由参考组件255提供的信号(例如,参考电压)进行比较。存储器单元205的所检测到的逻辑状态可作为感测组件250的输出提供(例如,到输入/输出260),且可将检测到的逻辑状态指示给包含存储器裸片200的存储器装置110的另一组件。
本地存储器控制器265可通过各种组件(例如,行解码器225、列解码器230、板驱动器235及感测组件250)来控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中,行解码器225、列解码器230及板驱动器235以及感测组件250中的一或多个可与本地存储器控制器265共置。本地存储器控制器265可操作以从一或多个不同的存储器控制器(例如,与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个,将命令或数据(或两者)翻译成可由存储器裸片200使用的信息,对存储器裸片200执行一或多个操作,及基于执行一或多个操作来从存储器裸片200传达数据到主机装置105。本地存储器控制器265可生成行信号及列地址信号以激活目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可生成并控制在存储器裸片200的操作期间使用的各种电压或电流。通常,本文中所论述的所施加电压或电流的振幅、形状或持续时间可变化,且对于在操作存储器裸片200中所论述的各种操作可为不同的。
本地存储器控制器265可操作对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作以及其它。在一些实例中,存取操作可由本地存储器控制器265响应于各种存取命令(例如,来自主机装置105)来执行或以其它方式协调。本地存储器控制器265可操作以执行此处未列出的其它存取操作或与存取存储器单元205不直接相关的与存储器裸片200的操作相关的其它操作。
本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如,感测操作)。在读取操作期间,可确定存储在存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215及目标板线220(例如,向字线210、数字线215或板线220施加电压)以存取目标存储器单元205。目标存储器单元205可响应于对存取线施加偏压而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可激活感测组件250(例如,锁存感测组件)且从而将从存储器单元205接收的信号与从参考组件255接收的参考信号进行比较。基于所述比较,感测组件250可确定存储在存储器单元205上的逻辑状态。
根据本文中所描述的技术,存储器裸片200可经配置以在存取操作期间将存储器单元205加偏压到具有第一极性或第二极性的电压(例如,正电压或负电压))以改进存储器单元205的损耗或改进存储器单元205的使用寿命或两者。例如,在第一感测模式中,可将具有第一极性(例如,负电压)的第一脉冲施加到存储器单元205以读出存储在存储器单元205处的第一逻辑状态。在第二感测模式中,可将具有第二极性(例如,正电压)的第二脉冲施加到存储器单元205以读出存储在存储器单元205处的第二逻辑状态。本地存储器控制器265可包含用于在第一感测模式与第二感测模式之间进行选择的选择组件。基于所选择感测模式,参考组件255可经配置以提供对应的参考电压,感测组件250可将其与从存储器单元205提取的电压进行比较以确定存储在存储器单元205处的逻辑状态。基于将存储器单元205加偏压到具有不同极性的电压,存储器裸片200可缓解存储器单元205处的应力并改进存储器单元205的操作寿命。
图3A及3B说明根据如本文中所公开的各种实例的具有滞后曲线300-a及300-b的铁电存储器单元的非线性电性质的实例。滞后曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。滞后曲线300-a及300-b描绘随电压差V而变的存储在铁电电容器(例如,参考图2所描述的电容器240)上的电荷Q。
铁电材料的特征为自发电极化,即,其在没有电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及钽酸铋锶(SBT)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料表面的净电荷,并通过电容器端子吸引相反的电荷。因此,电荷存储在铁电材料及电容器端子的界面处。因为在没有外部施加的电场的情况下电极化可维持较长时间,甚至无限期,所以与例如DRAM阵列中采用的电容器相比,可显著减少电荷泄漏。这可减少执行刷新操作的需要。
滞后曲线300-a及300-b可从电容器的单个端子的角度来理解。举例来说,如果铁电材料具有负极性,那么正电荷在端子处积累。同样,如果铁电材料具有正极化,那么负电荷在端子处积累。此外,滞后曲线300-a及300-b中的电压表示横跨电容器的电压差且具有方向性。例如,正电压可通过向所讨论的端子(例如,电池板)施加正电压并将第二端子(例如,电池底部)保持在接地(或大约零伏(0V))来实现。可通过将所论述的端子维持在接地并将正电压施加到第二端子来施加负电压——即,可施加正电压以使所讨论的端子负极化。类似地,可将两个正电压、两个负电压或正负电压的任意组合施加到适当的电容器端子,以产生滞后曲线300-a及300-b中所展示的电压差。
如滞后曲线300-a中所描绘,铁电材料可零电压差维持正极化或负极化,从而产生两种可能的电荷状态:电荷状态305及电荷状态310。根据图3A及3B的实例,电荷状态305表示逻辑0,而电荷状态310表示逻辑1。在一些实例中,相应电荷状态的逻辑值可颠倒以适应用于操作存储器单元的其它方案。
通过通过施加电压来控制铁电材料的电极化且因此控制电容器端子上的电荷来将逻辑0或1写入到存储器单元。例如,横跨电容器施加净正电压315会导致电荷积累,直到达到电荷状态305-a。在移除电压315之后,电荷状态305-a遵循路径320直到其在零电压下达到电荷状态305。类似地,通过施加净负电压325来写入电荷状态310,这导致电荷状态310-a。在移除负电压325之后,电荷状态310-a遵循路径330直到其在零电压下达到电荷状态310。电荷状态305-a及310-a也可被称为剩余极化(Pr)值,即,移除外部偏压(例如,电压)后保持的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。
为了读取或感测铁电电容器的所存储状态,可横跨电容器施加电压。作为响应,所存储电荷Q发生变化,且改变程度取决于初始电荷状态,即,最终存储电荷(Q)取决于最初存储的是电荷状态305-b还是310-b。例如,滞后曲线300-b说明两种可能的存储电荷状态305-b及310-b。如参考图2所论述,横跨电容器240施加电压335-a。在其它状况下,可向电池板施加固定电压,且尽管被描述为正电压,但电压335-a可为负的。响应于电压335-a,电荷状态305-b可遵循路径340-a。同样地,如果最初存储电荷状态310-b,那么其遵循路径345-a。电荷状态305-c及电荷状态310-c的最终位置取决于一或多个因素,包含特定感测方案及电路系统。
在一些状况下,最终电荷可取决于连接到存储器单元的数字线的固有电容。例如,如果将电容器电气连接到数字线并施加电压335-a,那么数字线的电压可会由于其固有电容而升高。在感测组件处测量的电压可不等于电压335-a,而可取决于数字线的电压。因此,最终电荷状态305-c及310-c在滞后曲线300-b上的位置可因此取决于数字线的电容,且可通过负载线分析来确定——即,电荷状态305-c及310-c可相对于数字线电容来定义。因此,电容器的电压(电压350-a或电压355-a)可不同,且可取决于电容器的初始状态。
通过将数字线电压与参考电压进行比较,可确定电容器的初始状态。数字线电压可为电压335-a与横跨电容器的最终电压(电压350-a或电压355-a)之间的差,—即,电压335-a与电压350-a之间的差或电压335-a与电压355-a之间的差。可生成参考电压以使得其量级在两个可能的数字线电压的两个可能电压之间以确定所存储逻辑状态—即,数字线电压是高于还是低于参考电压。在通过感测组件进行比较时,可确定所感测到的数字线电压高于或低于参考电压,且可确定铁电存储器单元的存储逻辑值(即,逻辑0或1)。
在一些状况下,铁电存储器单元可在读取操作之后维持初始逻辑状态。例如,如果电荷状态305-b被存储,那么在读取操作期间,电荷状态可遵循路径340-a到电荷状态305-c,且在移除电压335-a之后,电荷状态可通过沿相反方向遵循路径340-a返回到初始电荷状态305-b。在一些状况下,铁电存储器单元可在读取操作之后失去其初始逻辑状态。例如,如果电荷状态310-b被存储,那么在读取操作期间,电荷状态可遵循路径345-a到电荷状态305-c,且在移除电压335-a之后,电荷状态可通过遵循路径340-a松弛到电荷状态305-b。
滞后曲线300-b说明读取经配置以存储电荷状态305-b及电荷状态310-b的存储器单元的实例。读取电压335-a可例如作为电压差经由数字线215及板线220施加,如参考图2所描述。滞后曲线300-b可说明读取操作,其中读取电压335-a是负电压差Vcap(例如,其中Vbottom-Vplate是负的)。横跨电容器的负读取电压可被称为“板高”读取操作,其中板线220最初处于高电压,而数字线215最初处于低电压(例如,接地电压)。尽管读取电压335-a被展示为横跨铁电电容器240的负电压,但在替代操作中,读取电压可为横跨铁电电容器240的正电压,这可被称为“板低”读取操作。
可在选择存储器单元205时(例如,通过如参考图2所描述激活开关组件245)时横跨铁电电容器240施加读取电压335-a。在向铁电电容器240施加读取电压335-a时,电荷可经由数字线215及板线220流入到或流出铁电电容器240,且取决于铁电电容器240是处于电荷状态305-b(例如,逻辑1)还是处于电荷状态310-b(例如,逻辑0)可产生不同电荷状态。
在一些状况下,铁电电容器240可被压印,这可影响存储器单元的存取操作的可靠性。即,在每次存取操作期间施加读取电压335-a可导致铁电电容器240上的不均匀损耗,这可影响存储器单元的性能。例如,在压印发生之后,用于存储电荷状态310的电压325的量级可大于用于存储电荷状态305的电压315的量级,这可降低写入效率,或在一些状况下会加应力或损坏存储器单元或存储器装置的其它组件
根据本文中所描述的技术,存储器装置可经配置以在存取操作的不同感测模式期间将铁电电容器240加偏压到具有第一极性或第二极性的读取电压335(例如,正读取电压335-a或负读取电压335-b)以均衡与施加一或多个极性的脉冲相关联的存储器单元上的损耗或改进存储器单元205的使用寿命或两者。在第一感测模式中,读取电压335-a可施加到铁电电容器240以读出存储在存储器单元处的第一逻辑状态。如果电荷状态305-b被存储,那么电荷状态可遵循路径340-a到电荷状态305-c,对应于电压355-a。如果电荷状态310-b被存储,那么电荷状态可遵循路径345-b到电荷状态310-c,对应于电压350-a。在第二感测模式中,读取电压335-b可被施加到铁电电容器240以读出存储在存储器单元处的第一逻辑状态。如果电荷状态305-b被存储,那么电荷状态可遵循路径340-b到电荷状态305-d,对应于电压355-b。如果电荷状态310-b被存储,那么电荷状态可遵循路径345-b到电荷状态310-d,对应于电压350-b。
存储器装置可包含用于在第一感测模式与第二感测模式之间进行选择的选择组件。基于所选择感测模式,参考组件可经配置以提供对应参考电压,感测组件可将其与从存储器单元提取的电压(例如,电压350或电压355)进行比较以确定存储在存储器单元处的逻辑状态。在第一感测模式下,参考电压可为电压350-a与355-a之间的正电压,且在第二感测模式下,参考电压可为电压350-b与355-b之间的负电压。基于施加具有不同极性的读取电压335,存储器装置可缓解铁电电容器240处的应力并改进存储器单元的操作寿命。
图4说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的时序图400的实例。时序图400可说明与存储器单元相关联的存取操作(例如,读取操作、写入操作、修改操作或其任何组合)。时序图400展示与参考图2描述的存储器单元205的组件及节点相关联的各种电压电平(例如,根据时间而变的函数的电压信号)以说明执行存取操作。图4中所使用的时间及电压标度用于说明目的且在一些状况下可不描绘特定值。
时间t0可对应于第一感测模式中的存取操作。可将具有第一极性的读取脉冲(例如,负电压)施加到存储器单元,这可将存储器单元(例如,存储器单元的铁电电容器)加偏压到偏压电压405。在一些实例中,读取脉冲可作为电压差经由数字线215及板线220施加,如参考图2所描述。基于对存储器单元加偏压,可将对应于存储在存储器单元处的逻辑状态的电压输出到感测组件,用于作为存取操作的部分确定逻辑状态。感测组件可将从存储器单元输出的电压与由参考组件提供的参考电压进行比较。在一些实例中,可向感测组件及参考组件指示第一感测模式以使得感测组件能够基于具有第一极性的读取脉冲来确定逻辑状态。例如,参考组件可经配置以在第一感测模式中提供第一参考电压(例如,负参考电压),且感测组件可经配置以将输出电压与第一参考电压进行比较。
时间t1可对应于存储器单元的预充电操作或存储器单元的回写操作。使用电压405读取存储器单元可致使存储器单元存储的逻辑处于特定状态。如此,读取操作可“破坏”由存储器单元存储的值。如果在读取操作(例如,施加电压405)之后存储器单元正在存储正确的状态,那么在预充电操作期间,存储器单元可保持处于未加偏压电压410(例如,接地或大约0V)。如果在读取操作(例如,施加电压405)之后存储器单元正在存储错误的状态,那么可将存储器单元加偏压到电压415(例如,正电压)以在存储器单元中存储正确的状态。电压415可为与电压405相反的极性。因为读取操作可导致正确的逻辑状态被存储在存储器单元中,所以在第一感测模式中作为读取操作的部分可施加电压415的次数可能少于在第一感测模式中作为读取操作的部分可施加电压405的次数(例如,可施加电压415大约施加电压405的次数的50%)。如果每次使用电压405执行读取操作,那么在给定读取操作中施加电压405(具有第一极性)及电压415(具有第二极性)的此不平衡可导致存储器单元中的压印或其它降级。
预充电操作可对应于预充电操作之后的存取操作。例如,作为预充电操作的部分,与存储器单元相关联的数字线可被加偏压到第一电压且与存储器单元相关联的板线可被加偏压到第二电压。第一电压及第二电压可基于预充电操作之后的存取操作的感测模式。在时间t1的预充电操作之后的存取操作可具有第二感测模式。因此,第一电压可大于第二电压。在一些实例中,在预充电操作期间,存储器单元可与数字线及板线耦合,这可将存储器单元加偏压到偏压电压415(例如,正电压)。替代地,在预充电操作期间,存储器单元可保持处于未加偏压电压410(例如,接地,或大约0V)。
时间t2可对应于第二感测模式中的存取操作(例如,读取操作)。具有第二极性(例如,正电压)的读取脉冲可被施加到存储器单元,这可将存储器单元(例如,存储器单元的铁电电容器)加偏压到偏压电压415。在一些实例中,可基于预充电操作经由数字线及板线将读取脉冲作为电压差施加。基于对存储器单元加偏压,可将对应于存储在存储器单元处的逻辑状态的电压输出到感测组件,用于作为存取操作的部分确定逻辑状态。在一些实例中,参考组件可经配置以在第二感测模式中提供第二参考电压(例如,正参考电压),且感测组件可经配置以将输出电压与第二参考电压进行比较。
时间t3可对应于存储器单元的预充电操作或存储器单元的回写操作。使用电压415读取存储器单元可致使由存储器单元存储的逻辑处于特定状态。如此,读取操作可“破坏”由存储器单元存储的值。如果在读取操作(例如,施加电压415)之后存储器单元正在存储正确的状态,那么在预充电操作期间,存储器单元可保持处于未加偏压电压410(例如,接地或大约0V)。如果在读取操作(例如,施加电压415)之后存储器单元正在存储错误的状态,那么可将存储器单元加偏压到电压405(例如,负电压)以在存储器单元中存储正确的状态。电压405可为与电压415相反的极性。因为读取操作可导致正确的逻辑状态被存储在存储器单元中,所以在第二感测模式中作为读取操作的部分可施加电压405的次数可能少于在第二感测模式中作为读取操作的部分可施加电压415的次数(例如,可施加电压405大约施加电压415的次数的50%)。如果每次使用电压415执行读取操作,那么在给定读取操作中施加电压415(具有第二极性)及电压405(具有第一极性)的此不平衡可导致存储器单元中的压印或其它降级。
描述用于利用不同极性的电压执行读取操作以随时间均衡施加到存储器单元的电压类型的系统、装置及技术。例如,存储器装置可使用读取电压的极性(例如,在不同的感测模式中)读取存储器单元。通过使用第一极性的读取电压及第二极性的读取电压,不同极性的电压的数量可更加相等,且因此减少压印或存储器装置的其它性能降级。
时间t3、t5及t7可对应于存储器单元处的额外预充电操作。时间t3及t5可分别在时间t4及t6的额外存取操作之前。如在图4中所说明,在时间t4的存取操作可具有第一感测模式,且在时间t6的存取操作可具有第二感测模式。基于在不同的感测模式中施加具有不同极性的读取电压,存储器装置可缓解存储器单元处的应力并改进存储器单元的操作寿命。
图5说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的框图500的实例。框图500可说明包含在存储器裸片或存储器装置或另一类型的电子装置的一或多个方面中的组件,如参考图1及2所描述。例如,框图500可包含存储器单元205-a、数字线215-a、感测组件250-a及参考组件255-a,其可为参考图2所描述的对应组件的实例。另外或替代地,框图500中说明的一或多个组件可包含在参考图1所描述的存储器装置110的装置存储器控制器155或本地存储器控制器165或两者,或在参考图2所描述的存储器裸片200的本地存储器控制器265中。
根据本文中所描述的技术,在存取操作期间可将存储器单元205-a加偏压到具有第一极性或第二极性的电压(例如,正电压或负电压)以改进存储器单元205-a的损耗。选择组件510可经配置以选择用于存储器单元205-a处的存取操作的感测模式。例如,在第一感测模式中,可将具有第一极性(例如,负电压)的第一脉冲施加到存储器单元205-a以读出存储在存储器单元205-a处的第一逻辑状态。在第二感测模式中,可将具有第二极性(例如,正电压)的第二脉冲施加到存储器单元205-a以读出存储在存储器单元205-a处的第二逻辑状态。在一些实例中,可经由数字线215-a施加电压,且可经由数字线215-a读出逻辑状态。
选择组件510可以=经配置以向感测组件250-a及参考组件255-a指示所选择感测模式。当使用不同读取电压来读取存储器单元时,存储器装置可使用不同的参考电压以确保读取操作识别存储器单元的正确状态。基于所选择感测模式,参考组件255-a可经配置以提供对应参考电压,感测组件250-a可将其与从存储器单元205-a提取的电压进行比较以确定存储在存储器单元205-a处的逻辑状态。基于将存储器单元205-a加偏压到具有不同极性的电压,存储器装置可缓解存储器单元205-a处的应力并改进存储器单元205-a的操作寿命。
图6说明根据如本文中所公开的实例的支持存储器单元感测应力缓解的电路600的实例。电路600可说明包含在存储器裸片或存储器装置或另一类型的电子装置的一或多个方面中的组件,如参考图1及2所描述。例如,电路600可包含存储器单元205-b、数字线215-b、字线210-a、板线220-a、铁电电容器240-a及感测组件250-b,其可为参考图2所描述的相应组件的实例。另外或替代地,电路600中所说明的一或多个组件可包含在参考图1所描述的存储器装置110的装置存储器控制器155或本地存储器控制器165或两者,或在参考图2所描述的存储器裸片200的本地存储器控制器265或参考组件255中。电路600中的组件说明用于在存取操作期间将存储器单元205-b加偏压到具有第一极性或第二极性的电压(例如,正电压或负电压)以改进存储器单元205-b的损耗均衡的一种可能实施方案。在一些实例中,可使用额外或替代的组件或电路(未展示)来实施本文中所描述的技术。
存储器单元205-b可经由数字线215-b与选择器605耦合,在一些状况下,所述选择器可被称为分流器。选择器605可包含一组开关,所述开关经配置以在存取操作期间将存储器单元205-b耦合到电路600的其它组件,例如基于来自存储器控制器的命令。在存取操作期间,存储器单元205-b可与AMPCAP 640耦合,所述AMPCAP可经配置以存储从铁电电容器240-a提取的电荷,其中所提取电荷可对应于存储在存储器单元205-b处的逻辑状态。
电路600可包含感测开关610及参考开关615。感测开关610(其可被称为dl_sensing开关)可操作以基于存取操作的所选择感测模式且在读取操作期间可使用的读取电压的哪一极性来将数字线215-b与电压源625-a或625-b耦合。在一些实例中,感测开关610可基于来自例如参考图5所描述的选择组件510的选择组件的指示或信号来操作。类似地,参考开关615(其可被称为refApply开关)可操作以基于存取操作的所选择感测模式且在读取操作期间可使用的读取电压的哪一极性来将参考电容器630与参考电压源635-a、635-b或635-c耦合。在一些实例中,感测开关610及参考开关615中的每一个可包含一或多个晶体管。
电路600还可包含差分放大器655。差分放大器655可包含输入节点650-a及650-b。输入节点650-b可为差分放大器655的正输入节点(其可被称为inp节点)。输入节点650-b可维持处于输入电压660(例如,0.5V)。输入节点650-a可为负输入节点(其可被称为inn节点)且可接收基于对应于存储在存储器单元205-b处的逻辑状态的从铁电电容器240-a提取的电荷的电压。差分放大器655可经配置以向感测组件250-b输出输出电压,其中输出电压可与输入节点650-a及650-b处的电压之间的差成比例。
在存取操作之前,电路600可处于空闲模式。输入节点650-a与650-b之间的短路开关645可闭合,以使得输入节点650-a及650-b处的电压可相等。感测开关610可正浮动在中央位置中。参考开关615可将参考电容器630与可提供负电源电压(VSS)的参考电压源635-c耦合。预充电开关665可断开,将AMPCAP 640与输入电压源660隔离。一对偏压开关670-a及670-b可闭合,分别将电压源625-a及625-b与解耦电容器620-a及620-b耦合。电压源625-a可向解耦电容器620-a提供第一电压,其中第一电压可为正电源电压(VMSA),且电压源625-b可向解耦电容器620-b提供第二电压,其中第二电压可为VSS。
在第一实例中,电路600可在用于存取操作的第一感测模式中操作,所述第一感测模式可被称为高感测模式或数字线高感测模式。感测开关610可将数字线215-b与电压源625-a耦合,所述电压源可将数字线215-b预充电到第一电压(例如,VMSA)。板线220-a可被预充电到第二电压(例如,VSS)。基于对数字线215-b及板线220-a预充电,存储器单元205-b可被加偏压到具有第一极性的第一电压(例如,正电压)。
参考开关615可将参考电压源635-a与参考电容器630耦合,所述参考电容器可向参考电容器630提供第一参考电压(VREF1)。短路开关645可断开,将输入节点650-a及650-b彼此隔离并启用差分放大器655。预充电开关665可闭合,且AMPCAP 640可被预充电到输入电压660。偏压开关670可断开,将电压源625与解耦电容器620隔离。
作为存取操作的部分,字线210-a可被激活以将存储器单元205-b与数字线215-b耦合,对应于存储在存储器单元205-b处的逻辑状态的电压可被转移到数字线215-b。参考开关615可将参考电容器与第二参考电压源635-c(例如,VSS)耦合,且可从参考电容器630排出参考电荷。基于转移电压,数字线215-b上的电压可增加(如果逻辑状态对应于正电压)或减少(如果逻辑状态对应于负电压)。通过AMPCAP 640的反馈机制可在数字线215-b处排出电压,且从存储器单元205-b转移的电压可横跨AMPCAP 640转移。解耦电容器620-a可基于反馈机制使转移电压移位,且横跨解耦电容器620-a的移位电压可在输入节点650-a处输入。差分放大器655可基于输入节点650-b处的输入电压660与输入节点650-a处的移位电压之间的差值向感测组件250-b输出输出电压。在一些实例中,在输出电压被输出到感测组件250-b之后,感测组件250-b可与差分放大器655隔离(例如,使用隔离开关)。在一些实例中,感测组件可包含锁存器,其可被触发以基于输出电压确定存储在存储器单元205-b处的逻辑状态。
在第二实例中,电路600可在存取操作的第二感测模式(其可被称为低感测模式或数字线低感测模式)中操作。感测开关610可将数字线215-b与电压源625-b耦合,所述电压源可将数字线215-b预充电到第二电压(例如,VSS)。板线220-a可被预充电到第一电压(例如,VMSA)。基于对数字线215-b及板线220-a预充电,存储器单元205-b可被加偏压到具有第二极性的第二电压(例如,负电压)。
参考开关615可将参考电压源635-b与参考电容器630耦合,所述参考电容器可向参考电容器630提供第二参考电压(VREF2)。短路开关645可断开,将输入节点650-a及650-b彼此隔离并启用差分放大器655。预充电开关665可闭合,且AMPCAP 640可被预充电到输入电压660。偏压开关670可断开,将电压源625与解耦电容器620隔离。
作为存取操作的部分,字线210-a可被激活以将存储器单元205-b与数字线215-b耦合,对应于存储在存储器单元205-b处的逻辑状态的电压可被转移到数字线215-b。参考开关615可将参考电容器与第二参考电压源635-c(例如,VSS)耦合,且可将参考电荷射出到参考电容器630。基于转移电压,数字线215-b上的电压可增加(如果逻辑状态对应于正电压)或减少(如果逻辑状态对应于负电压)。通过AMPCAP 640的反馈机制可在数字线215-b处排出电压,且从存储器单元205-b转移的电压可横跨AMPCAP 640转移。解耦电容器620-b可基于反馈机制使转移电压移位,且横跨解耦电容器620-b的移位电压可在输入节点650-a处输入。差分放大器655可基于输入节点650-b处的输入电压660与输入节点650-a处的移位电压之间的差值向感测组件250-b输出输出电压。在一些实例中,在输出电压被输出到感测组件250-b之后,感测组件250-b可与差分放大器655隔离(例如,使用隔离开关)。在一些实例中,感测组件250-b处的锁存器可被触发以基于输出电压确定存储在存储器单元205-b处的逻辑状态。
基于将存储器单元205-b加偏压到具有不同极性(例如,第一极性或第二极性)的电压,电路300可缓解存储器单元205-a处的应力并改进存储器单元205-b的操作寿命。
图7展示根据如本文中所公开的实例的支持存储器单元感测应力缓解的存储器装置705的框图700。存储器装置705可为如参考图1及2所描述的存储器装置的方面的实例。存储器装置705可包含读取操作管理器710、逻辑状态管理器715、感测管理器720、输出电压管理器725、参考组件730、预充电管理器735及电荷共享管理器740。这些模块中的每一个可彼此直接或间接地通信(例如,经由一或多个总线)。
作为铁电存储器单元的第一读取操作的部分,读取操作管理器710可向铁电存储器单元施加具有第一极性的第一读取脉冲。逻辑状态管理器715可基于作为第一读取操作的部分施加第一读取脉冲来输出由铁电存储器单元存储的第一逻辑状态。在一些实例中,作为铁电存储器单元的第二读取操作的部分,读取操作管理器710可向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲。在一些实例中,逻辑状态管理器715可基于作为第二读取操作的部分施加第二读取脉冲来输出由铁电存储器单元存储的第二逻辑状态。
在一些实例中,逻辑状态管理器715可基于所述指示来确定铁电存储器单元存储的第一逻辑状态,其中输出第一逻辑状态是基于确定第一逻辑状态。在一些实例中,逻辑状态管理器715可基于所述指示来确定铁电存储器单元存储的第二逻辑状态,其中输出第二逻辑状态是基于确定第二逻辑状态。在一些实例中,逻辑状态管理器715可基于转移到电容器的第三电压来确定由铁电存储器单元存储的第一逻辑状态。在一些实例中,逻辑状态管理器715可基于转移到电容器的第四电压来确定由铁电存储器单元存储的第二逻辑状态。
感测管理器720可基于施加第一读取脉冲向感测组件指示作为第一读取操作的部分使用第一读取脉冲来读取铁电存储器单元。在一些实例中,感测管理器720可基于施加第二读取脉冲向感测组件指示作为第二读取操作的部分使用第二读取脉冲来读取铁电存储器单元。在一些实例中,感测管理器720可使用感测组件将转移到电容器的第三电压与参考电压进行比较,其中确定第一逻辑状态是基于将第三电压与参考电压进行比较。
作为第一读取操作的部分,输出电压管理器725可使用差分放大器向感测组件输出第一输出电压,其中确定由铁电存储器单元存储的第一逻辑状态是基于差分放大器的第一输出电压。在一些实例中,作为第二读取操作的部分,输出电压管理器725可使用差分放大器向感测组件输出第二输出电压,其中确定由铁电存储器单元存储的第二逻辑状态基于第二输出电压。
作为第一读取操作的部分,参考组件730可将参考电容器与第一参考电压源耦合,其中基于将参考电容器与第一参考电压源耦合来施加第一读取脉冲。在一些实例中,作为第二读取操作的部分,参考组件730可将参考电容器与第二参考电压源耦合,其中基于将参考电容器与第二参考电压源耦合来施加第二读取脉冲。
作为第一读取操作的部分,预充电管理器735可将数字线预充电到第一电压。在一些实例中,作为第一读取操作的部分,预充电管理器735可将板线预充电到不同于第一电压的第二电压。在一些实例中,作为第二读取操作的部分,预充电管理器735可将数字线预充电到第二电压。在一些实例中,作为第二读取操作的部分,预充电管理器735可将板线预充电到第一电压。
作为第一读取操作的部分,电荷共享管理器740可基于对数字线及板线的预充电,经由数字线将与铁电存储器单元相关联的第三电压转移到电容器。在一些实例中,电荷共享管理器740可对字线加偏压以将铁电存储器单元与数字线耦合。在一些实例中,电荷共享管理器740可基于对字线加偏压启动铁电存储器单元与电容器之间的电荷共享,其中将第三电压转移到电容器基于启动电荷共享。在一些实例中,作为第二读取操作的部分,电荷共享管理器740可基于对数字线及板线的预充电,经由数字线将与铁电存储器单元相关联的第四电压转移到电容器。
图8展示说明根据如本文中所公开的实例支持存储器单元感测应力缓解的一或多种方法800的流程图。方法800的操作可由如本文中所描述的存储器装置或其组件实施。举例来说,方法800的操作可由如参考图7所描述的存储器装置执行。在一些实例中,存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地,存储器装置可使用专用硬件来执行所描述功能的方面。
在805处,作为铁电存储器单元的第一读取操作的一部分,存储器装置可向铁电存储器单元施加具有第一极性的第一读取脉冲。805的操作可根据本文中所描述的方法来执行。在一些实例中,805的操作的方面可由如参考图7所描述的读取操作管理器来执行。
在810处,存储器装置可基于作为第一读取操作的部分施加第一读取脉冲来输出由铁电存储器单元存储的第一逻辑状态。810的操作可根据本文中所描述的方法来执行。在一些实例中,810的操作的方面可由如参考图7所描述的逻辑状态管理器来执行。
在815处,作为铁电存储器单元的第二读取操作的部分,存储器装置可向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲。815的操作可根据本文中所描述的方法来执行。在一些实例中,815的操作的方面可由如参考图7所描述的读取操作管理器来执行。
在820处,存储器装置可基于作为第二读取操作的部分施加第二读取脉冲来输出由铁电存储器单元存储的第二逻辑状态。820的操作可根据本文中所描述的方法来执行。在一些实例中,820的操作的方面可由如参考图7所描述的逻辑状态管理器来执行。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法800。所述设备可包含用于进行以下操作的特征、装置或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):作为铁电存储器单元的第一读取操作的部分,向铁电存储器单元施加具有第一极性的第一读取脉冲;基于作为第一读取操作的部分施加第一读取脉冲,输出由铁电存储器单元存储的第一逻辑状态;作为铁电存储器单元的第二读取操作的部分,向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲;及基于作为第二读取操作的部分施加第二读取脉冲来输出由铁电存储器单元存储的第二逻辑状态。
方法800及本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:基于施加第一读取脉冲,向感测组件指示作为第一读取操作的部分可使用第一读取脉冲来读取铁电存储器单元;及基于所述指示确定由铁电存储器单元存储的第一逻辑状态,其中输出第一逻辑状态可基于确定第一逻辑状态。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:基于施加第二读取脉冲向感测组件指示作为第二读取操作的部分可使用第二读取脉冲来读取铁电存储器单元;及基于所述指示确定由铁电存储器单元存储的第二逻辑状态,其中输出第二逻辑状态可基于确定第二逻辑状态。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:作为第一读取操作的部分,使用差分放大器将第一输出电压输出到感测组件,其中确定由铁电存储器单元存储的第一逻辑状态可基于差分放大器的第一输出电压,及作为第二读取操作使用差分放大器将第二输出电压输出到感测组件,其中确定由铁电存储器单元存储的第二逻辑状态可基于第二输出电压。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:作为第一读取操作的部分,将参考电容器与第一参考电压源耦合在一起,其中可基于将参考电容器与第一参考电压源耦合在一起来施加第一读取脉冲;及作为第二读取操作的部分将参考电容器与第二参考电压源耦合在一起,其中基于将参考电容器与第二参考电压源耦合在一起来施加第二读取脉冲。
方法800及本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:作为第一读取操作的部分,将数字线预充电到第一电压;作为第一读取操作的部分,将板线预充电到不同于第一电压的第二电压;作为第一读取操作的部分,基于对数字线及板线预充电经由数字线将与铁电存储器单元相关联的第三电压转移到电容器;及基于转移到电容器的第三电压确定由铁电存储器单元存储的第一逻辑状态。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:对字线加偏压以将铁电存储器单元与数字线耦合;及基于对字线加偏压,启动铁电存储器单元与电容器之间的电荷共享,其中将第三电压转移到电容器可基于启动电荷共享。
本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:使用感测组件将转移到电容器的第三电压与参考电压进行比较,其中确定第一逻辑状态可基于将第三电压与参考电压进行比较。
方法800及本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:作为第二读取操作的部分,将数字线预充电到第二电压;作为第二读取操作的部分,将板线预充电到第一电压;作为第二读取操作的部分,基于对数字线及板线预充电经由数字线将与铁电存储器单元相关联的第四电压转移到电容器;及基于转移到电容器的第四电压确定由铁电存储器单元存储的第二逻辑状态。
应注意,本文中所描述方法描述为可能实施方案,且可重新布置或以其它方式修改操作及步骤,且其它实施方案为可能的。此外,可组合来自两种或多于两种方法的部分。
本发明描述一种设备。所述设备可包含铁电存储器单元;选择组件,其可操作以从第一感测模式或第二感测模式选择的铁电存储器单元选择感测模式;参考组件,其可操作以基于所选择感测模式来提供参考电压;及感测组件,其与选择组件及参考组件耦合且可操作以基于所选择感测模式来确定由铁电存储器单元存储的逻辑状态。
所述设备的一些实例可包含电容器,其可选择性地与铁电存储器单元耦合且可操作以基于所选择感测模式从铁电存储器单元接收电压;及参考电容器,其可操作以基于所选择感测模式从参考组件接收参考电压,其中感测组件可操作以基于由电容器接收的电压及由参考电容器接收的参考电压来确定逻辑状态。
所述设备的一些实例可包含一组电容器,其与电容器选择性耦合,所述组电容器中的每一电容器可操作以基于所选择感测模式使在所述电容器处接收的电压移位,及差分放大器,其与所述组电容器耦合且可操作以基于移位电压向感测组件输出输出电压,其中感测组件可操作以基于输出电压确定由铁电存储器单元存储的逻辑状态。
在一些实例中,感测组件包含锁存器。
在一些实例中,选择组件可进一步操作以向感测组件指示所选择感测模式。
在一些实例中,参考组件可包含:第一参考电压源,其可操作以提供与第一感测模式相关联的第一参考电压;第二参考电压源,其可操作以提供与第二感测模式相关联的第二参考电压,所述第二参考电压与第一参考电压不同;及一或多个晶体管,其可操作以基于所选择感测模式将第一参考电压源或第二参考电压源与参考电容器耦合在一起,其中在参考电容器处接收的参考电压包含第一参考电压或第二参考电压。
所述设备的一些实例可包含:数字线,其可选择性地与铁电存储器单元及电容器耦合,所述电容器可操作以基于所选择感测模式从铁电存储器单元接收电压;第一电压源,其可操作以将数字线预充电到与第一感测模式相关联的第一电压;第二电压源,其可操作以将数字线预充电到与第二感测模式相关联的第二电压,第二电压不同于第一电压;及一或多个晶体管,其可操作以基于所选择感测模式将第一电压源或第二电压源与数字线耦合在一起。
所述设备的一些实例可包含可操作以将铁电存储器单元与数字线耦合的字线,其中电容器可进一步操作以基于字线将铁电存储器单元与数字线耦合在一起经由数字线从铁电存储器单元接收电压。
本发明描述一种设备。所述设备可包含铁电存储器单元阵列;及控制器,其与所述阵列耦合且可操作以致使所述设备:作为所述铁电存储器单元的第一读取操作的部分,向所述铁电存储器单元阵列中的铁电存储器单元施加具有第一极性的第一读取脉冲;基于作为第一读取操作的部分施加第一读取脉冲输出由铁电存储器单元存储的第一逻辑状态;作为铁电存储器单元的第二读取操作的部分,向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲;及基于作为第二读取操作的部分施加第二读取脉冲输出由铁电存储器单元存储的第二逻辑状态。
所述设备的一些实例可包含感测组件,其中控制器可进一步操作以致使设备:作为所述铁电存储器单元的第一读取操作的部分,向所述铁电存储器单元阵列中的铁电存储器单元施加具有第一极性的第一读取脉冲;基于作为第一读取操作的部分施加第一读取脉冲输出由铁电存储器单元存储的第一逻辑状态;作为铁电存储器单元的第二读取操作的部分,向铁电存储器单元施加具有不同于第一极性的第二极性的第二读取脉冲;及基于作为第二读取操作的部分施加第二读取脉冲输出由铁电存储器单元存储的第二逻辑状态。
在设备的一些实例中,控制器可进一步操作以:基于施加第二读取脉冲向感测组件指示作为第二读取操作的部分可使用第二读取脉冲来读取铁电存储器单元;及基于所述指示确定由铁电存储器单元存储的第二逻辑状态,其中输出第二逻辑状态可基于确定第二逻辑状态。
所述设备的一些实例可包含差分放大器,其中控制器可进一步操作以致使所述设备:作为第一读取操作的部分,使用差分放大器将第一输出电压输出到感测组件,其中确定由铁电存储器单元存储的第一逻辑状态基于差分放大器的第一输出电压,及作为第二读取操作使用差分放大器将第二输出电压输出到感测组件,其中确定由铁电存储器单元存储的第二逻辑状态基于第二输出电压。
所述设备的一些实例可包含参考电容器,第一参考电压源及第二参考电压源,其中控制器可进一步操作以致使所述设备:作为第一读取操作的部分,将参考电容器与第一参考电压源耦合在一起,其中基于将参考电容器与第一参考电压源耦合在一起来施加第一读取脉冲;及作为第二读取操作的部分将参考电容器与第二参考电压源耦合在一起,其中基于将参考电容器与第二参考电压源耦合在一起来施加第二读取脉冲。
所述设备的一些实例可包含数字线、板线及电容器,所述电容器选择性地与铁电存储器单元耦合在一起,其中控制器可进一步操作以致使所述设备:作为第一读取操作的部分,将数字线预充电到第一电压;作为第一读取操作的部分,将板线预充电到不同于第一电压的第二电压;作为第一读取操作的部分,基于对数字线及板线预充电经由数字线将与铁电存储器单元相关联的第三电压转移到电容器;及基于转移到电容器的第三电压确定由铁电存储器单元存储的第一逻辑状态。
所述设备的一些实例可包含一组字线,其中控制器可进一步操作以致使所述设备:对所述组字线中的字线加偏压以将铁电存储器单元与数字线耦合在一起;及基于对字线加偏压,启动铁电存储器单元与电容器之间的电荷共享,其中将第三电压转移到电容器基于启动电荷共享。
在所述设备的一些实例中,所述控制器可进一步操作以:作为第二读取操作的部分,将数字线预充电到第二电压;作为第二读取操作的部分,将板线预充电到第一电压;作为第二读取操作的部分,基于对数字线及板线预充电经由数字线将与铁电存储器单元相关联的第四电压转移到电容器;及基于转移到电容器的第四电压确定由铁电存储器单元存储的第二逻辑状态。
可使用多种不同科技及技术中的任一个来表示本文中所描述的信息及信号。例如,可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿描述所参考的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号说明为单一信号;然而,信号可表示信号的总线,其中总线可具有各种位宽度。
术语“电子通信”、“导电触点”、“连接”及“耦合”可指代支持组件之间信号流的组件之间的关系。如果组件之间存在任何可随时支持组件之间信号流的导电路径,那么认为组件彼此电子通信(或与其导电接触或连接或耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子通信(或与其导电接触或连接或耦合)的组件之间的导电路径可以为开路或闭路。所连接的组件之间的导电路径可为组件之间的直接导电路径,或所连接组件之间的导电路径可为间接导电路径,所述间接导电路径可包含中间组件,例如开关、晶体管或其它组件。在一些实例中,例如,使用例如开关或晶体管的一或多个中间组件,可将所连接组件之间的信号流中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号目前不能够在经由导电路径在组件之间通信)移动到组件之间闭路关系(其中信号可经由导电路径在组件之间通信)的状态。当组件(例如控制器)将其它组件耦合在一起时,所述组件启动改变,所述改变允许信号经由先前不准许信号流动的导电路径在其它组件之间流动。
术语“隔离”指代组件之间的关系,其中信号当前不能够在组件之间流动。如果组件之间存在开路,那么将组件彼此隔离。例如,当开关断开时,由位于组件之间的开关分离的两个组件彼此隔离。当控制器将两个组件彼此隔离时,控制器会影响改变,所述改变会阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中所论述的装置,包含存储器阵列,可形成在半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中,衬底为半导体晶片。在其它状况下,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOS),或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如,金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如,简并)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分开。如果沟道为n型(即,多数载子为电子),那么FET可被称为n型FET。若沟道为p型(即,多数载子为电洞),那么FET可被称为p型FET。沟道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制沟道电导率。例如,分别将正电压或负电压施加到n型FET或p型FET可致使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“关断”或“撤销激活”。
本文中所阐明的描述结合随附图式描述实例配置,且并不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意谓“用作实例、例项或说明”,而非意谓“优选”或“优于其它实例”。为了提供对所描述技术的理解,详细描述包含特定细节。然而,可在无这些特定细节的情况下实践这些技术。在一些状况下,以框图形式展示众所周知的结构及装置以避免混淆所描述实例的概念。
在附图中,相似组件或特征可具有相同参考标签。此外,可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标号,那么所述说明便适用于具有相同第一参考标号的类似组件中的任一个,而不管第二参考标号如何。
可使用多种不同科技及技术中的任一个来表示本文中所描述的信息及信号。例如,可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿描述所参考的数据、指令、命令、信息、信号、位、符号及码片。
因此,结合本文中的公开内容所描述的各种说明性块及模块可运用经设计以执行本文中所描述的功能的以下各项来实施或执行:通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其任何组合。通用处理器可为微处理器,但在替代方案中,处理器可为任何处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。如果以由处理器执行的软件予以实施,那么所述功能可作为一或多个指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行发射。其它实例及实施方案在本公开及随附权利要求书的范围内。举例来说,由于软件的性质,可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施本文中所描述的功能。实施功能的特征也可实际上位于各种位置处,包含经分布使得在不同物理部位处实施功能的部分。此外,如本文中(包含在权利要求书中)所使用,如在物项列表(例如,后面接以例如“中的至少一个”或“中的一或多个”的短语的物项列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一个的列表意谓A或B或C或AB或AC或BC或ABC(即,A及B及C)。此外,如本文中所使用,短语“基于”不应被认作对条件的闭集的参考。例如,被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话说,如本文中所使用,短语“基于”应在方式上应被认作与短语“至少部分地基于”相同。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,包含促进将计算机程序从一个地方传送到另一地方的任一媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。作为实例而非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、紧密光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置,或可用以载运或存储呈指令或数据结构形式的所要程序码装置且可由一般用途或特殊用途计算机或一般用途或特殊用途处理器存取的任何其它非暂时性媒体。此外,可将任何连接恰当地称为计算机可读媒体。例如,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源发射软件,那么所述同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波等无线技术皆包含于媒体的定义中。如本文中所使用,磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘通过激光以光学方式再现数据。这些的组合还包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本公开。在不脱离本公开的范围的情况下,对本公开的各种修改对于所属领域的技术人员来说将显而易见,且本文中所定义的一般原理可应用于其它变化形式。因此,本公开并不限于本文中所描述的实例及设计,而是应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。

Claims (25)

1.一种方法,其包括:
作为铁电存储器单元的第一读取操作的部分,向所述铁电存储器单元施加具有第一极性的第一读取脉冲;
至少部分地基于作为所述第一读取操作的部分施加所述第一读取脉冲,输出由所述铁电存储器单元存储的第一逻辑状态;
作为所述铁电存储器单元的第二读取操作的部分,向所述铁电存储器单元施加具有不同于所述第一极性的第二极性的第二读取脉冲;及
至少部分地基于作为所述第二读取操作的部分施加所述第二读取脉冲,输出由所述铁电存储器单元存储的第二逻辑状态。
2.根据权利要求1所述的方法,其进一步包括:
至少部分地基于施加所述第一读取脉冲,向感测组件指示作为所述第一读取操作的部分使用所述第一读取脉冲来读取所述铁电存储器单元;及
至少部分地基于所述指示确定由所述铁电存储器单元存储的所述第一逻辑状态,其中输出所述第一逻辑状态至少部分地基于确定所述第一逻辑状态。
3.根据权利要求2所述的方法,其进一步包括:
至少部分地基于施加所述第二读取脉冲,向所述感测组件指示作为所述第二读取操作的部分使用所述第二读取脉冲来读取所述铁电存储器单元;及
至少部分地基于所述指示确定由所述铁电存储器单元存储的所述第二逻辑状态,其中输出所述第二逻辑状态至少部分地基于确定所述第二逻辑状态。
4.根据权利要求3所述的方法,其进一步包括:
作为所述第一读取操作的部分,使用差分放大器向所述感测组件输出第一输出电压,其中确定由所述铁电存储器单元存储的所述第一逻辑状态是至少部分地基于所述差分放大器的所述第一输出电压;及
作为所述第二读取操作的部分,使用所述差分放大器向所述感测组件输出第二输出电压,其中确定由所述铁电存储器单元存储的所述第二逻辑状态至少部分地基于所述第二输出电压。
5.根据权利要求1所述的方法,其进一步包括:
作为所述第一读取操作的部分,将参考电容器与第一参考电压源耦合,其中至少部分地基于将所述参考电容器与所述第一参考电压源耦合来施加所述第一读取脉冲;及
作为所述第二读取操作的部分,将所述参考电容器与第二参考电压源耦合,其中至少部分地基于将所述参考电容器与所述第二参考电压源耦合来施加所述第二读取脉冲。
6.根据权利要求1所述的方法,其进一步包括:
作为所述第一读取操作的部分,将数字线预充电到第一电压;
作为所述第一读取操作的部分,将板线预充电到不同于所述第一电压的第二电压;
作为所述第一读取操作的部分,至少部分地基于对所述数字线及所述板线预充电,经由所述数字线将与所述铁电存储器单元相关联的第三电压转移到电容器;及
至少部分地基于转移到所述电容器的所述第三电压来确定由所述铁电存储器单元存储的所述第一逻辑状态。
7.根据权利要求6所述的方法,其进一步包括:
对字线加偏压以将所述铁电存储器单元与所述数字线耦合;及
至少部分地基于对所述字线加偏压,启动所述铁电存储器单元与所述电容器之间的电荷共享,其中将所述第三电压转移到所述电容器至少部分地基于启动所述电荷共享。
8.根据权利要求6所述的方法,其进一步包括:
使用感测组件将转移到所述电容器的所述第三电压与参考电压进行比较,其中确定所述第一逻辑状态是至少部分地基于将所述第三电压与所述参考电压进行比较。
9.根据权利要求6所述的方法,其进一步包括:
作为所述第二读取操作的部分,将所述数字线预充电到所述第二电压;
作为所述第二次读取操作的部分,将所述板线预充电到所述第一电压;
作为所述第二读取操作的部分,至少部分地基于对所述数字线及所述板线预充电,经由所述数字线将与所述铁电存储器单元相关联的第四电压转移到所述电容器;及
至少部分地基于转移到所述电容器的所述第四电压来确定由所述铁电存储器单元存储的所述第二逻辑状态。
10.一种设备,其包括:
铁电存储器单元;
选择组件,其可操作以从第一感测模式或第二感测模式选择的所述铁电存储器单元选择感测模式;
参考组件,其可操作以至少部分地基于所述所选择感测模式来提供参考电压;及
感测组件,其与所述选择组件及所述参考组件耦合且可操作以至少部分地基于所述所选择感测模式来确定由所述铁电存储器单元存储的逻辑状态。
11.根据权利要求10所述的设备,其进一步包括:
电容器,其可选择性地与所述铁电存储器单元耦合且可操作以至少部分地基于所述所选择感测模式从所述铁电存储器单元接收电压;及
参考电容器,其可操作以至少部分地基于所述所选择感测模式从所述参考组件接收所述参考电压,其中所述感测组件可操作以至少部分地基于由所述电容器接收的所述电压及由所述参考电容器接收的所述参考电压来确定所述逻辑状态。
12.根据权利要求11所述的设备,其进一步包括:
一组电容器,可选择性地与所述电容器耦合,所述组电容器中的每一电容器可操作以至少部分地基于所述所选择感测模式来使在所述电容器处接收的所述电压移位;及
差分放大器,其与所述组电容器耦合且可操作以至少部分地基于所述移位电压向所述感测组件输出输出电压,其中所述感测组件可操作以至少部分地基于所述输出电压确定由所述铁电存储器单元存储的所述逻辑状态。
13.根据权利要求10所述的设备,其中所述感测组件包括锁存器。
14.根据权利要求10所述的设备,其中所述选择组件进一步可操作以向所述感测组件指示所述所选择感测模式。
15.根据权利要求10所述的设备,其中所述参考组件包括:
第一参考电压源,其可操作以提供与所述第一感测模式相关联的第一参考电压;
第二参考电压源,其可操作以提供与所述第二感测模式相关联的第二参考电压,所述第二参考电压不同于所述第一参考电压;及
一或多个晶体管,其可操作以至少部分地基于所述所选择感测模式将所述第一参考电压源或所述第二参考电压源与参考电容器耦合,其中在所述参考电容器处接收的所述参考电压包括所述第一参考电压或所述第二参考电压。
16.根据权利要求10所述的设备,其进一步包括:
数字线,其可选择性地与所述铁电存储器单元及电容器耦合,所述电容器可操作以至少部分地基于所述所选择感测模式从所述铁电存储器单元接收电压;
第一电压源,其可操作以将所述数字线预充电到与所述第一感测模式相关联的第一电压;
第二电压源,其可操作以将所述数字线预充电到与所述第二感测模式相关联的第二电压,所述第二电压不同于所述第一电压;及
一或多个晶体管,其可操作以至少部分地基于所述所选择感测模式将所述第一电压源或所述第二电压源与所述数字线耦合。
17.根据权利要求16所述的设备,其进一步包括:
字线,其可操作以将所述铁电存储器单元与所述数字线耦合,其中所述电容器可进一步操作以至少部分地基于所述字线将所述铁电存储器单元与所述数字线耦合在一起经由所述数字线从所述铁电存储器单元接收所述电压。
18.一种设备,其包括:
铁电存储器单元阵列;及
控制器,其与所述阵列耦合且可操作以致使所述设备:
作为所述铁电存储器单元的第一读取操作的部分,向所述铁电存储器单元阵列中的铁电存储器单元施加具有第一极性的第一读取脉冲;
至少部分地基于作为所述第一读取操作的部分施加所述第一读取脉冲,输出由所述铁电存储器单元存储的第一逻辑状态;
作为所述铁电存储器单元的第二读取操作的部分,向所述铁电存储器单元施加具有不同于所述第一极性的第二极性的第二读取脉冲;及
至少部分地基于作为所述第二读取操作的部分施加所述第二读取脉冲,输出由所述铁电存储器单元存储的第二逻辑状态。
19.根据权利要求18所述的设备,其进一步包括:
感测组件,
其中所述控制器进一步可操作以致使所述设备:
至少部分地基于施加所述第一读取脉冲,向所述感测组件指示作为所述第一读取操作的部分使用所述第一读取脉冲来读取所述铁电存储器单元;及
至少部分地基于所述指示确定由所述铁电存储器单元存储的所述第一逻辑状态,其中输出所述第一逻辑状态至少部分地基于确定所述第一逻辑状态。
20.根据权利要求19所述的设备,其中所述控制器进一步可操作以致使所述设备:
至少部分地基于施加所述第二读取脉冲,向所述感测组件指示作为所述第二读取操作的部分使用所述第二读取脉冲来读取所述铁电存储器单元;及
至少部分地基于所述指示确定由所述铁电存储器单元存储的所述第二逻辑状态,其中输出所述第二逻辑状态至少部分地基于确定所述第二逻辑状态。
21.根据权利要求20所述的设备,其进一步包括:
差分放大器;
其中所述控制器进一步可操作以致使所述设备:
作为所述第一读取操作的部分,使用所述差分放大器向所述感测组件输出第一输出电压,其中确定由所述铁电存储器单元存储的所述第一逻辑状态是至少部分地基于所述差分放大器的所述第一输出电压;及
作为所述第二读取操作的部分,使用所述差分放大器向所述感测组件输出第二输出电压,其中确定由所述铁电存储器单元存储的所述第二逻辑状态至少部分地基于所述第二输出电压。
22.根据权利要求18所述的设备,其进一步包括:
参考电容器;
第一参考电压源;及
第二参考电压源,
其中所述控制器进一步可操作以致使所述设备:
作为所述第一读取操作的部分,将所述参考电容器与所述第一参考电压源耦合在一起,其中至少部分地基于将所述参考电容器与所述第一参考电压源耦合在一起来施加所述第一读取脉冲;及
作为所述第二读取操作的部分,将所述参考电容器与所述第二参考电压源耦合在一起,其中至少部分地基于将所述参考电容器与所述第二参考电压源耦合在一起来施加所述第二读取脉冲。
23.根据权利要求18所述的设备,其进一步包括:
数字线;
板线;及
电容器,其可选择性地与所述铁电存储器单元耦合,
其中所述控制器进一步可操作以致使所述设备:
作为所述第一读取操作的部分,将所述数字线预充电到第一电压;
作为所述第一读取操作的部分,将所述板线预充电到不同于所述第一电压的第二电压;
作为所述第一读取操作的部分,至少部分地基于对所述数字线及所述板线预充电,经由所述数字线将与所述铁电存储器单元相关联的第三电压转移到所述电容器;及
至少部分地基于转移到所述电容器的所述第三电压来确定由所述铁电存储器单元存储的所述第一逻辑状态。
24.根据权利要求23所述的设备,其进一步包括:
一组字线,
其中所述控制器进一步可操作以致使所述设备:
对所述组字线中的字线加偏压以将所述铁电存储器单元与所述数字线耦合;及
至少部分地基于对所述字线加偏压,启动所述铁电存储器单元与所述电容器之间的电荷共享,其中将所述第三电压转移到所述电容器至少部分地基于启动所述电荷共享。
25.根据权利要求23所述的设备,其中所述控制器进一步可操作以致使所述设备:
作为所述第二读取操作的部分,将所述数字线预充电到所述第二电压;
作为所述第二读取操作的部分,将所述板线预充电到所述第一电压;
作为所述第二读取操作的部分,至少部分地基于对所述数字线及所述板线预充电,经由所述数字线将与所述铁电存储器单元相关联的第四电压转移到所述电容器;及
至少部分地基于转移到所述电容器的所述第四电压来确定由所述铁电存储器单元存储的所述第二逻辑状态。
CN202110980461.XA 2020-08-27 2021-08-25 存储器单元感测应力缓解 Pending CN114121070A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/004,402 US11222668B1 (en) 2020-08-27 2020-08-27 Memory cell sensing stress mitigation
US17/004,402 2020-08-27

Publications (1)

Publication Number Publication Date
CN114121070A true CN114121070A (zh) 2022-03-01

Family

ID=79169315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110980461.XA Pending CN114121070A (zh) 2020-08-27 2021-08-25 存储器单元感测应力缓解

Country Status (2)

Country Link
US (1) US11222668B1 (zh)
CN (1) CN114121070A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295797B1 (en) 2020-11-24 2022-04-05 Micron Technology, Inc. Techniques to mitigate asymmetric long delay stress

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078507A1 (en) * 2003-09-05 2005-04-14 Yasuaki Hamada Ferroelectric memory device, method of driving the same, and driver circuit
US20080037312A1 (en) * 2006-04-18 2008-02-14 Seiko Epson Corporation Ferroelectric memory
CN110770834A (zh) * 2017-06-09 2020-02-07 美光科技公司 双模式铁电存储器单元的操作
CN111028872A (zh) * 2018-10-10 2020-04-17 美光科技公司 使用感测放大器基于对存取线预充电进行存储器单元感测
CN111512380A (zh) * 2017-12-28 2020-08-07 美光科技公司 利用嵌入式刷新进行漂移减轻

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262982A (en) * 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
US6830938B1 (en) * 2003-06-24 2004-12-14 Texas Instruments Incorporated Method for improving retention reliability of ferroelectric RAM
US7149137B2 (en) * 2004-12-30 2006-12-12 Texas Instruments Incorporated Process monitoring for ferroelectric memory devices with in-line retention test
KR102111069B1 (ko) * 2013-02-05 2020-05-15 삼성전자주식회사 데이터 리드 개시 결정 장치 및 그 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050078507A1 (en) * 2003-09-05 2005-04-14 Yasuaki Hamada Ferroelectric memory device, method of driving the same, and driver circuit
US20080037312A1 (en) * 2006-04-18 2008-02-14 Seiko Epson Corporation Ferroelectric memory
CN110770834A (zh) * 2017-06-09 2020-02-07 美光科技公司 双模式铁电存储器单元的操作
CN111512380A (zh) * 2017-12-28 2020-08-07 美光科技公司 利用嵌入式刷新进行漂移减轻
CN111028872A (zh) * 2018-10-10 2020-04-17 美光科技公司 使用感测放大器基于对存取线预充电进行存储器单元感测

Also Published As

Publication number Publication date
US11222668B1 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
CN112233711B (zh) 铁电存储器单元存取
CN113748464B (zh) 参考电压管理
US11848038B2 (en) Self-reference sensing for memory cells
US10395715B2 (en) Self-referencing memory device
US11482268B2 (en) Leakage compensation for memory arrays
US11145367B2 (en) Techniques for read operations
CN115605956A (zh) 具有多路复用选择线的存储器阵列
CN114121070A (zh) 存储器单元感测应力缓解
CN112242159B (zh) 访问线干扰减轻
CN112242174B (zh) 用于存储器单元的感测技术
CN117836855A (zh) 具有数字线多路复用的感测放大器
US11289146B2 (en) Word line timing management
CN115699183A (zh) 针对省电模式将电源分组
CN113966534B (zh) 开放页偏置技术
US20230359361A1 (en) Frequency regulation for memory management commands
CN115497549A (zh) 单元数据批量复位

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220301