CN111028872A - 使用感测放大器基于对存取线预充电进行存储器单元感测 - Google Patents

使用感测放大器基于对存取线预充电进行存储器单元感测 Download PDF

Info

Publication number
CN111028872A
CN111028872A CN201910955878.3A CN201910955878A CN111028872A CN 111028872 A CN111028872 A CN 111028872A CN 201910955878 A CN201910955878 A CN 201910955878A CN 111028872 A CN111028872 A CN 111028872A
Authority
CN
China
Prior art keywords
voltage
access line
memory cell
charge
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910955878.3A
Other languages
English (en)
Other versions
CN111028872B (zh
Inventor
D·维梅尔卡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111028872A publication Critical patent/CN111028872A/zh
Application granted granted Critical
Publication of CN111028872B publication Critical patent/CN111028872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明涉及使用感测放大器基于对存取线预充电而进行存储器单元感测。可以使用感测放大器对存取线预充电以增加感测操作的可靠性。所述存取线可接着与所述存储器单元和电容器共享电荷，所述电容器可以是参考电容器，这可以在所述存取线上产生高电平状态和低电平状态。通过利用所述感测放大器对所述存取线预充电并在所述存取线和电容器之间实施电荷共享，所述存取线上的所得高电平状态和低电平状态可以解决与所述感测放大器相关联的任何偏移电压。

Description

使用感测放大器基于对存取线预充电进行存储器单元感测
相关申请的交叉引用
本专利申请要求Vimercati于2018年10月10日提交的标题为“使用感测放大器基于对存取线预充电进行存储器单元感测(MEMORY CELL SENSING BASED ON PRECHARGINGAN ACCESS LINE USING A SENSE AMPLIFIER)”的第16/156,347号美国专利申请的优先权，该申请转让给本受让人并且明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及使用感测放大器基于对存取线预充电进行存储器单元感测。
背景技术
下文大体上涉及操作存储器装置，且更具体来说，涉及使用感测放大器基于对存取线预充电进行存储器单元感测。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置中，可存储超过两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含采用磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等的那些存储器装置。存储器装置可为易失性或非易失性的。例如PCM和FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可在很长一段时间内维持所存储的逻辑状态。例如DRAM的易失性存储器装置，除非其由电源周期性地刷新，否则可随时间推移失去所存储的逻辑状态。在一些情况下，非易失性存储器可使用类似装置架构作为易失性存储器，但可通过采用此类物理现象作为铁电电容或不同材料相位而具有非易失性特性。
一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。以增加的精确度感测存储器单元的所存储状态可为合乎需要的。例如，增加的感测精确度可在读取操作期间提供增加的可靠性。
发明内容
描述一种方法。方法可包含将存取线预充电到第一电压，其中预充电可包含耦合存取线与感测放大器。方法可包含在预充电之后在存取线和存储器单元之间转移电荷，其中至少部分地基于在存取线和存储器单元之间转移电荷，存取线可转变到第二电压。方法可包含在预充电之后在存取线和电容器之间转移电荷，其中至少部分地基于在存取线和电容器之间转移电荷，存取线可转变到第三电压。方法可包含至少部分地基于使用感测放大器放大第三电压而确定存储器单元的状态。
描述一种设备。设备可包含：存储器单元，其配置成与存取线共享电荷；感测放大器，其具有配置成选择性地与存取线耦合的输出节点和输入节点；电容器，其配置成与存取线共享电荷；以及锁存器，其配置成基于感测放大器的输出节点处的电压而锁存存储器单元的状态。
描述一种设备。设备可包含存储器单元、感测放大器、电容器和存储器控制器，所述存储器控制器可用于：至少部分地基于耦合存取线与感测放大器的输入节点，将存取线预充电到第一电压；在对存取线预充电之后使存储器单元与存取线共享电荷，其中基于与存储器单元交换电荷，存取线转变到第二电压；在对存取线预充电之后，使存取线与电容器共享电荷，其中基于与电容器交换电荷，存取线转变到第三电压；以及基于使用感测放大器放大第三电压而确定存储器单元的状态。
附图说明
图1示出根据本公开的方面的用于操作存储器装置的系统的实例，所述存储器装置支持使用感测放大器基于对存取线预充电进行存储器单元感测。
图2示出根据本公开的方面的支持具有电荷转移装置的存储器装置的写入技术的存储器裸片的实例。
图3示出根据本公开的实例的使用感测放大器基于对存取线预充电进行存储器单元感测的具有迟滞曲线的非线性电特性的实例。
图4示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的电路的实例。
图5示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的时序图的实例。
图6示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的电路的实例。
图7示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的时序图的实例。
图8示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的电路的实例。
图9示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的时序图的实例。
图10示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的电路的实例。
图11示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的时序图的实例。
图12示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的装置的框图。
图13-15示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的流程图。
具体实施方式
可以使用读取或感测操作检测存储器单元的逻辑状态，所述读取或感测操作采用根据本公开的方面的使用感测放大器基于对存取线预充电进行的存储器单元感测。在一些感测方案中，可以使用例如电荷转移装置等第一组件对存取线预充电，同时可以使用第二组件进行感测操作。用于预充电的第一组件和第二感测组件中的一个或两个可具有偏移电压(例如，诸如阈值电压等操作参数因为制造时的过程偏差、因为操作条件或因为任何其它缺陷或非所要特征而出现的偏差)。在感测组件具有偏移电压的实例中，此偏移电压可天然地驻存在感测组件上。感测组件的偏移电压可能会因为无意间在未考虑的方向上使所感测状态偏移而将不精确性引入到感测操作中。基于环境因素或基于其它因素，不同组件的偏移电压可能是不同的，因此可能难以缓解或以其它方式解决给定感测组件的偏移电压的影响。
如本文所论述，感测操作的精确性可以通过使用单个装置对存取线预充电并且还感测存储器单元的状态来提高。通过使用同一装置对存取线预充电和感测存储器单元状态，预充电/感测装置的任何偏移电压可同时影响预充电和感测(例如，固有地存在于预充电和感测中)，这可以在装置感测存储器单元状态时有效地消除或抵消偏移电压，从而提高感测操作的精确性。
在一个实例中，存储器装置可包含与存储器单元和锁存器耦合或耦合在存储器单元和锁存器之间的放大器组件。在一些情况下，放大器组件可以是差分放大器。在此实例中，可以通过耦合存取线与放大器组件将存取线预充电到第一电压。第一电压可至少基于目标电压和偏移电压，所述目标电压在一些情况下可以是零，所述偏移电压可以是驻存在放大器组件上或以其它方式影响放大器组件的操作的固有电压。在预充电之后，电荷可以在存取线和存储器单元之间转移。存取线可从第一电压转变到第二电压。可在第一电荷转移操作之后或与其同时进行的另一电荷转移操作可在存取线和电容器之间转移电荷。基于这一第二电荷转移操作，存取线可从第二电压转变到第三电压。最后，可以基于使用放大器组件放大第三电压而确定存储器单元的状态。
在另一实例中，在一些情况下，放大器组件可以是折叠式共源共栅放大器。在此实例中，存取线可以设置为初始电压，初始电压可大于第一电压。可以通过耦合存取线与放大器组件将存取线预充电到第一电压(例如，存取线可通过放大器组件放电)。接着，类似于差分放大器操作，电荷可以在存取线和存储器单元之间转移。存取线可从第一电压转变到第二电压。可在第一电荷转移操作之后或与其同时进行的另一电荷转移操作可在存取线和电容器之间转移电荷。基于这一第二电荷转移操作，存取线可从第二电压转变到第三电压。最后，可以基于使用放大器组件放大第三电压而确定存储器单元的状态。
提供使用确定所存储状态(例如，使用感测放大器进行预充电)的相同装置基于预充电存储器单元的存取线来感测存储器单元的所存储状态的技术。可以通过实施感测放大器来改进对能够存储一或多个状态的存储器单元的感测。感测放大器可用于对存取线预充电以增加感测操作的可靠性。存取线可接着与存储器单元共享电荷，这可在存取线上产生高电平状态和低电平状态。接下来，通过利用感测放大器对存取线预充电并实施存取线和可为参考电容器的电容器之间的电荷共享，存取线上的高电平状态和低电平状态可偏移，使得这两个电平可以大致围绕存取线上的预充电值。
本公开的特征首先在存储器系统的上下文中加以描述。本公开的特征在电路、存储器裸片、存储器系统和时序图的上下文中加以描述，它们支持根据本公开的方面的使用感测放大器基于对存取线预充电进行存储器单元感测。本公开的这些和其它特征进一步参考涉及使用感测放大器基于对存取线预充电进行存储器单元感测的设备图、系统图和流程图来说明和描述。
图1示出根据本公开的各种实施例的可支持使用感测放大器基于对存取线预充电进行存储器单元感测的实例存储器装置100。存储器装置100还可被称作电子存储器设备。存储器装置100包含可编程成存储不同逻辑状态的存储器单元105。在一些情况下存储器单元105可编程成存储表示为逻辑0和逻辑1的两个逻辑状态。在一些情况下，存储器单元105可编程成存储超过两个逻辑状态。
在一些实例中，存储器单元105可在电容性存储器元件中存储表示可编程逻辑状态的电荷。例如，存储器单元105的带电荷和不带电荷的电容器可分别表示两个逻辑状态，或存储器单元105的带正电和带负电电容器可分别表示两个逻辑状态。DRAM架构通常可使用此类设计，且所采用的电容器可包含具有线性或顺电性电极化特性的介电材料作为绝缘体。在一些实例中，例如FeRAM架构，存储器单元105可包含具有铁电材料作为电容器的各端子之间的绝缘层的铁电电容器。铁电电容器的不同极化电平可表示不同逻辑状态(例如，在相应存储器单元105中支持两个或更多个逻辑状态)。铁电材料具有非线性极化特性，包含参考图3进一步详细论述的那些。
在一些实例中，存储器单元105可包含可被称作存储器元件、存储器存储元件、自选择存储器元件或自选择存储器存储元件的材料部分。所述材料部分可具有表示不同逻辑状态的可变且可配置电阻。
例如，可采取结晶原子配置或非结晶原子配置(例如，能够在存储器装置100的环境操作温度范围内维持结晶状态或非结晶状态)的形式的材料可依据原子配置而具有不同电阻。材料的更结晶状态(例如，单晶、一系列大体上结晶的相对较大晶粒)可具有相对较低电阻，并且可被替代地称作“设置”逻辑状态。材料的更非结晶状态(例如，完全非结晶状态、大体上非结晶的相对较小晶粒的某种分布)可具有相对较高电阻，并且可被替代地称作“重置”逻辑状态。因此，施加到此类存储器单元105的电压可依据存储器单元105的材料部分是处于更结晶状态还是处于更非结晶状态而产生不同电流。因此，通过将读取电压施加到存储器单元105产生的电流的量值可用于确定存储器单元105所存储的逻辑状态。
在一些实例中，存储器元件可配置有可产生中间电阻的结晶面积与非结晶面积的各种比(例如，不同的原子有序和无序度)，其可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。此外，在一些实例中，材料或存储器元件可具有超过两个原子配置，例如非结晶配置和两个不同的结晶配置。虽然本文参考不同原子配置的电阻进行描述，但存储器装置可使用存储器元件的某一其它特征确定对应于原子配置或原子配置的组合的所存储逻辑状态。
在一些情况下，处于更非结晶状态的存储器元件可与阈值电压相关联，其中当跨存储器元件超过阈值电压时，电流流动穿过存储器元件。当跨处于更非结晶状态的存储器元件施加的电压小于阈值电压时，电流可能不流动穿过存储器元件。在一些情况下，处于更结晶状态的存储器元件可能并不与阈值电压相关联(例如，可与零阈值电压相关联)，且电流可响应于跨存储器元件的非零电压而流动穿过存储器元件。在一些情况下，处于更非结晶状态和更结晶状态的材料可与阈值电压相关联。例如，SSM可增强存储器单元的阈值电压在不同经编程状态之间的差(例如，借助于不同组成分布)。具有此类存储器元件的存储器单元105的逻辑状态可以通过随时间推移将存储器元件加热到支持形成特定原子配置或原子配置的组合的温度特征曲线来设置。
存储器装置100可包含三维(3D)存储器阵列，其中多个二维(2D)存储器阵列(例如，层板)彼此上下地形成。与2D阵列相比，这可增加可放置或形成于单个裸片或衬底上的存储器单元105的数目，继而可减小生产成本或提高存储器装置100的性能，或这两者。层板可通过电绝缘材料分隔开。每一层板可对准或定位成使得存储器单元105可在每一层板上与彼此大致对准，从而形成存储器单元105的堆叠。
根据图1的实例，每一行存储器单元105与多个第一存取线110(例如，字线(WL))中的一个耦合，且每一列存储器单元105与多个第二存取线115(例如，数字线(DL))中的一个耦合。因此，一个存储器单元105可位于第一存取线110中的一个和第二存取线115中的一个的相交点处。此相交点可被称作存储器单元105的地址。对字线和位线或它们的类似物的引用可互换，而不会影响理解或操作。在一些情况下，第一存取线110和第二存取线115可在存储器装置100中大体上垂直于彼此(例如，当查看存储器装置100的层板的平面时，如图1中所示)。对字线和位线或它们的类似物的引用可互换，而不会影响理解或操作。
一般来说，一个存储器单元105可位于存取线110与存取线115的相交点处(例如，与存取线110和存取线115耦合，耦合于存取线110与存取线115之间)。此相交点可被称作存储器单元105的地址。目标存储器单元105可为位于通电或以其它方式选定的存取线110与通电或以其它方式选定的存取线115的相交点处的存储器单元105。换句话说，存取线110和存取线115可通电或以其它方式选定以存取(例如，读取、写入)其相交点处的存储器单元105。与同一存取线110或115电子通信(例如，连接)的其它存储器单元105可被称作非目标存储器单元105。
虽然参考图1所描述的存取线示出为存储器单元105与所耦合组件之间的直线，但存取线可包含可用于支持包含本文中所描述的存取操作的存取操作的其它电路元件，例如电容器、电阻器、晶体管、放大器、电压源、开关组件、选择组件等。在一些实例中，电极可与存储器单元105和存取线110耦合(例如，耦合于存储器单元105与存取线110之间)，或与存储器单元105和存取线115耦合(例如，耦合于存储器单元105与存取线115之间)。术语电极可以指电导体，或组件之间的其它电接口，并且在一些情况下，可用作到存储器单元105的电接点。电极可包含提供存储器装置100的元件或组件之间的导电路径的迹线、电线、导电线、导电层、导电垫等。
在一些架构中，存储器单元105的逻辑存储组件(例如，电容性存储器元件)可通过选择组件与第二存取线115电隔离。第一存取线110可与选择组件耦合，并且可控制选择组件。例如，选择组件可以是晶体管，且第一存取线110可与晶体管的栅极耦合。启动第一存取线110可引起存储器单元105的逻辑存储组件和其对应的第二存取线115之间的电连接或闭路。可接着存取第二存取线115以读取和/或写入存储器单元105。
在一些实例中，存储器单元105还可与多个第三存取线120(例如，板线(PL))中的一个耦合。在一些实例中，多个第三存取线可将存储器单元105与电压源耦合以便进行各种感测和/或写入操作，包含本文中所描述的那些操作。例如，当存储器单元105采用电容器存储逻辑状态时，第二存取线115可提供对电容器的第一端子的存取，且第三存取线120可提供对电容器的第二端子的存取。如本文中所使用，术语“端子”无需表示存储器单元105的电容器的物理边界或连接点。确切地说，“端子”可以指与存储器单元的电容器相关的电路的参考点，其还可被称作“节点”或“参考点”。尽管存储器装置100的多个第三存取线120示出为与多个第二存取线115大体上平行，但是在其它实例中，多个第三存取线120可以与多个第一存取线110大体上平行，或呈任何其它配置。
可通过启动或选择与存储器单元105耦合的第一存取线110、第二存取线115和/或第三存取线120，这可包含将电压、电荷或电流施加到相应存取线，来对存储器单元105执行存取操作，例如读取、写入和重写。存取线110、115和120可由导电材料(例如金属(例如，铜(Cu)、银(Ag)、铝、(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳或其它导电材料、合金或化合物)制成。在选择存储器单元105后，所得信号可用于确定所存储逻辑状态。例如，可选择具有存储逻辑状态的电容性存储器元件的存储器单元105，且可检测通过存取线的所得电荷流和/或存取线的所得电压以确定存储器单元105的经编程逻辑状态。
存取存储器单元105可通过行解码器125和列解码器135来控制。例如，行解码器125可从存储器控制器150接收行地址，并基于接收到的行地址启动适当的第一存取线110。类似地，列解码器135可从存储器控制器150接收列地址，并启动适当的第二存取线115。因此，在一些实例中，可通过启动第一存取线110和第二存取线115来存取存储器单元105。
在一些实例中，存储器控制器150可通过各种组件(例如行解码器125、列解码器135、感测组件130)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作、放电操作)。在一些情况下，行解码器125、列解码器135和感测组件130中的一或多个可与存储器控制器150处于相同位置或以其它方式包含在一起。存储器控制器150可产生行地址信号和列地址信号以启动所要存取线110和存取线115。存储器控制器150还可产生或控制在存储器装置100的操作期间使用的各种电压或电流。例如，存储器控制器150可在存取一或多个存储器单元105之后将放电电压施加到存取线110或存取线115。
一般来说，所施加的电压、电流或电荷的振幅、形状或持续时间可进行调整或变化，并且对于在操作存储器装置100中论述的各种操作来说可为不同的。此外，可同时存取存储器装置100内的一个、多个或所有存储器单元105。例如，可在其中所有存储器单元105或一组存储器单元105设置为单个逻辑状态的重置操作期间同时存取存储器装置100的多个或所有存储器单元105。
存储器单元105可由感测组件130读取或感测。例如，感测组件130可配置成基于通过存取存储器单元105产生的信号来确定存储器单元105的所存储逻辑状态。信号可包含电压、电荷、电流或其组合，且感测组件130可包含电压感测放大器、电荷感测放大器、电流感测放大器或都包含。例如，电压可以施加到具有电容性存储器元件的存储器单元105(例如，使用对应的第一存取线110、第二存取线115和/或第三存取线120)，且所得电荷流和/或电压的量值可取决于电容性存储器元件的所存储电荷和/或极化。在一些实例中，装置存储器控制器150可配置成在它涉及电荷转移操作时控制存储器阵列的操作。例如，存储器阵列中的每一存储器单元可通过相应数字线与感测组件耦合。在一些实例中，数字线可与配置成基于存储器单元放电到数字线上而在数字线和感测组件之间转移电荷的电荷转移装置耦合。
在一些实例中，在存取存储器单元105之后，存储器单元105的逻辑存储部分可放电或以其它方式准许电荷或电流流动通过对应的存取线115。此类电荷或电流可由从存储器装置100的一或多个电压源或供应器(未示出)向存储器单元105加偏压或施加电压产生，其中此类电压源或供应器可以是感测组件130、存储器控制器150或某一其它组件(例如，偏压组件)的一部分。在一些实例中，存储器单元105的放电可使存取线115的电压的改变，感测组件130可比较所述电压的改变与参考电压以确定存储器单元105的所存储状态。在一些实例中，电压可以施加到存储器单元105(例如，使用对应的存取线110和存取线115)且所得电流的存在情况可取决于所施加电压和存储器单元105的存储器元件的电阻状态，感测组件130可使用它们来确定存储器单元105的所存储状态。
在一些实例中，当跨具有存储第一逻辑状态(例如，设置状态，其与更结晶原子配置相关联)的存储器元件的存储器单元105施加读取脉冲(例如，读取电压)时，由于读取脉冲超过存储器单元105的阈值电压，存储器单元传导电流。响应于或基于这一点，作为确定所存储逻辑状态的部分，感测组件130可因此检测到电流穿过存储器单元105。当读取脉冲施加到具有存储第二逻辑状态(例如，重置状态，其与更非结晶原子配置相关联)的存储器元件的存储器单元105(这可在跨具有存储第一逻辑状态的存储器元件的存储器单元105施加读取脉冲之前或之后发生)时，由于读取脉冲不超过存储器单元的阈值电压，存储器单元105可能不传导电流。作为确定所存储逻辑状态的部分，感测组件130可因此检测到实质上没有电流穿过存储器单元105。
在一些实例中，可定义用于感测存储器单元105所存储的逻辑状态的阈值电流。阈值电流可在存储器单元105响应于读取脉冲而没有临界时设置为高于可穿过存储器单元105的电流，但是当存储器单元105响应于读取脉冲而临界时设置为等于或低于穿过存储器单元105的预期电流。例如，阈值电流可高于相关联的存取线110或115的泄漏电流。在一些实例中，存储器单元105所存储的逻辑状态可基于由读取脉冲驱动的电流所产生的电压(例如，跨并联电阻)而确定。例如，所得电压可与参考电压比较，其中所得电压小于参考电压对应于第一逻辑状态，所得电压大于参考电压对应于第二逻辑状态。
在一些实例中，当读取存储器单元105时可以施加超过一个电压(例如，作为读取操作的部分，可以施加多个电压)。例如，如果所施加读取电压没有产生电流，那么可以施加一或多个其它读取电压(例如，直到感测组件130检测到电流为止)。基于评定产生电流的读取电压，可以确定存储器单元105的所存储逻辑状态。在一些情况下，读取电压可以斜升(例如，量值平滑地增加到更高)，直到感测组件130检测到电流或其它条件为止。在其它情况下，可以施加预定读取电压(例如，使量值逐步增加到更高的读取电压的预定序列)，直到检测到电流为止。同样地，读取电流可以施加到存储器单元105，且用于产生读取电流的电压的量值可取决于存储器单元105的电阻或总阈值电压。
感测组件130可包含各种开关组件、选择组件、晶体管、放大器、电容器、电阻器或电压源，用来检测和放大感测信号的差(例如，读取电压和参考电压之间的差、读取电流和参考电流之间的差、读取电荷和参考电荷之间的差)，其中各方面在一些实例中可被称作锁存。在一些实例中，感测组件130可包含一系列组件(例如，电路元件)，这些组件可以针对连接到感测组件130的一组存取线115中的每一个重复。例如，感测组件130可针对与感测组件130耦合的一组存取线115中的每一个包含单独的感测电路(例如，单独的感测放大器、单独的信号产生电路)，使得可以分别针对与一组存取线115中的相应一个耦合的相应存储器单元105检测逻辑状态。在各种实例中，参考信号源或所产生的参考信号可以在存储器装置100的组件之间共享(例如，在一或多个感测组件130当中共享、在感测组件130的单独感测电路当中共享)。
感测组件130可包含在包含存储器装置100的装置中。例如，可与存储器装置100耦合的存储器的其它读取和写入电路、解码电路或寄存器电路可与感测组件130包含在一起。在一些实例中，可通过列解码器135输出存储器单元105的所检测逻辑状态作为输出。在一些实例中，感测组件130可以是列解码器135或行解码器125的部分。在一些实例中，感测组件130可连接到列解码器135或行解码器125或以其它方式与列解码器135或行解码器125电子通信。
尽管示出了单个感测组件130，但是存储器装置100可包含超过一个感测组件130。例如，第一感测组件130可以与存取线115的第一子集耦合，且第二感测组件130可以与存取线115的第二子集(例如，不同于存取线115的第一子集)耦合。在一些实例中，感测组件130的此类划分可支持多个感测组件130的并行(例如，同时)操作。在一些实例中，感测组件130的此类划分可支持具有不同配置或特征的感测组件130与存储器装置的存储器单元105的特定子集匹配(例如，支持不同类型的存储器单元105、支持存储器单元105的子集的不同特征、支持存取线115的子集的不同特征)。另外地或可替代地，两个或更多个感测组件130可与同一组存取线115耦合(例如，针对组件冗余)。在一些实例中，此类配置可支持保持解决一个冗余感测组件130的故障或者不良操作的功能性。在一些实例中，此类配置可支持针对特定操作特征选择一个冗余感测组件130的能力(例如，与功率消耗特性有关、与特定感测操作的存取速度特性有关)。
在一些存储器架构中，存取存储器单元105可使所存储的逻辑状态降级或毁坏，且可执行重写或刷新操作以将最初逻辑状态返回到存储器单元105。在DRAM或FeRAM中，例如，可在感测操作期间使存储器单元105的电容器部分或完全地放电，进而破坏存储于存储器单元105中的逻辑状态。在PCM中，例如，感测操作可引起存储器单元105的原子配置的改变，进而改变存储器单元105的电阻状态。因此，在一些实例中，可在存取操作之后重写存储于存储器单元105中的逻辑状态。此外，启动单个存取线110或115可导致与存取线110或115耦合的所有存储器单元105放电。因此，可在存取操作之后重写与存取操作的存取线110或115耦合的数个或所有存储器单元105(例如，存取行的所有单元、存取列的所有单元)。
在一些实例中，读取存储器单元105可为非破坏性的。即，可能不需要在读取存储器单元105之后重写存储器单元105的逻辑状态。例如，在非易失性存储器(例如PCM)中，存取存储器单元105可能不会毁坏逻辑状态，并且因此，存储器单元105可能不需要在存取之后重写。然而，在各种实例中，在不存在存取操作的情况下可能需要也可能不需要刷新存储器单元105的逻辑状态。例如，可通过施加适当写入或刷新脉冲以周期性间隔刷新存储器单元105所存储的逻辑状态来维持所存储的逻辑状态。刷新存储器单元105可减小或消除归因于电荷泄漏或存储器元件随时间的原子配置的改变引起的读取干扰误差或逻辑状态损坏。
也可通过启动相关第一存取线110、第二存取线115和/或第三存取线120，设置或写入存储器单元105——例如，逻辑状态可存储于存储器单元105中。列解码器135或行解码器125可例如通过输入/输出组件140接受待写入到存储器单元105的数据。在各种实例中，写入操作可至少部分地由感测组件130执行，或写入操作可配置成绕过感测组件130。
在电容性存储器元件的情况下，可通过将电压施加到电容器写入存储器单元105，并且接着隔离电容器(例如，使电容器与用以写入存储器单元105的电压源隔离)以将电荷存储于与所要逻辑状态相关联的电容器中。在铁电存储器的情况下，可通过施加具有高到足以用与所要逻辑状态相关联的极化来极化铁电性存储器元件的量值的电压(例如，施加饱和电压)，写入存储器单元105的铁电性存储器元件(例如，铁电电容器)，且可隔离铁电性存储器元件(例如，浮动)，或可跨铁电性存储器元件施加零净电压(例如，接地，使铁电性存储器元件虚拟接地)。在PCM的情况下，可通过使用具有使(例如，借助于加热和冷却)存储器元件形成与所要逻辑状态相关联的原子配置的特征曲线的电流，写入存储器元件。
在根据本公开的各种实例中，可以提供放大器组件(未示出)，例如在存储器单元105和感测组件130之间的信号产生电路中的放大器组件或感测组件130的信号产生部分，以支持产生用于确定存储器单元105所存储的逻辑状态的感测信号。可以使用放大器组件对目标存储器单元105的存取线预充电(例如，至少部分地通过耦合存取线与放大器组件)，并且可以使用放大器组件确定目标存储器单元105所存储的逻辑状态(例如，基于使用放大器组件放大存取线的电压)——因此，对存取线预充电和确定存储器单元的逻辑状态均可使用放大器组件，使得放大器组件的任何固有偏移(例如，偏移电压)可存在于这两个操作中且其影响被消除或缓解，并使用相同装置感测存储器单元105所存储的逻辑状态。放大器组件可被称作感测放大器。在一些情况下，放大器组件可包含具有两个输入节点(例如，两个输入端子)和输出节点(例如，输出端子)的差分放大器。在一些情况下，放大器组件可包含具有一个输入节点(例如，一个输入端子)和一个输出节点(例如，一个输出端子)的折叠式共源共栅放大器。
图2示出根据本公开的各种实施例的支持用于感测存储器单元的放大器组件方案的实例电路200。电路200可包含存储器单元105-a、感测放大器260和锁存器270，它们在一些情况下可以是参考图1所描述的存储器单元105的实例和感测组件130的方面。电路200还可包含字线205、数字线210和板线215，它们在一些实例中可分别对应于参考图1所描述的第一存取线110、第二存取线115和第三存取线120。
存储器单元105-a可包含逻辑存储组件(例如，存储器元件)，例如具有第一板(即，单元板221)和第二板(即，单元底部222)的电容器220。单元板221和单元底部222可通过定位于其之间的电介质材料电容耦合(例如，在DRAM应用中)，或通过定位于之间的铁电材料电容耦合(例如，在FeRAM应用中)。如电路200中所说明，单元板221可与电压Vplate相关联，且单元底部222可与电压Vbottom相关联。单元板221和单元底部222的定向可在无需改变存储器单元105-a的操作的情况下为不同(例如，翻转)的。可通过板线215存取单元板221，且可通过数字线210存取单元底部222。如本文所描述，可通过将电容器220充电、放电和/或极化，存储各种状态。
电容器220可与数字线210电子通信，且可通过操作电路200中表示的各种元件读取或感测电容器220的所存储逻辑状态。例如，存储器单元105-a也可包含选择组件230，且在启动选择组件230时，电容器220可与数字线210耦合，且在撤销启动选择组件230时，电容器220可与数字线210隔离。
在一些实例中，启动单元选择组件230可以被称作选择存储器单元105-a，且在一些实例中，撤销启动单元选择组件230可以被称作撤销选择存储器单元105-a。在一些实例中，单元选择组件230是晶体管，且其操作通过将启动电压施加到晶体管栅极来控制，其中用于启动晶体管的电压(例如，晶体管栅极端子与晶体管源极端子之间的电压)大于晶体管的阈值电压量值。字线205可用以启动单元选择组件230。例如，施加到字线205的选择电压(例如，字线逻辑信号)可施加到单元选择组件230的晶体管的栅极，可使电容器220与数字线210连接(例如，提供电容器220与数字线210之间的导电路径)。
在其它实例中，可切换存储器单元105-a中的单元选择组件230和电容器220的位置，使得单元选择组件230与板线215和单元板221耦合或耦合于板线215与单元板221之间，且电容器220与数字线210和单元选择组件245的另一端子耦合或耦合于数字线210与单元选择组件245的另一端子之间。在此实施例中，单元选择组件230可通过电容器220保持与数字线210电子通信。此配置可与用于存取操作的替代性时序和偏压相关联。
在采用铁电电容器220的实例中，电容器220可在连接到数字线210后不完全放电。在各种方案中，为感测铁电电容器220所存储的逻辑状态，可将电压施加到板线215和/或数字线210，且可加偏压于字线205以选择存储器单元105-a。在一些情况下，在启动字线205之前，板线215和/或数字线210可虚拟接地并且接着与虚拟接地隔离，这可以被称作浮动状态。
通过(例如，通过板线215)将电压变化到单元板221的存储器单元105-a的操作可以被称作“移动单元板”。加偏压于板线215和/或数字线210可导致跨电容器220的电压差(例如，数字线210的电压减板线215的电压。所述电压差可伴随电容器220上的所存储电荷的改变，其中所存储电荷的改变量值可取决于电容器220的初始状态(例如，初始逻辑状态存储为逻辑1还是逻辑0)。在一些方案中，电容器220的所存储电荷的改变可引起数字线210的电压的改变，所述电压的改变可由感测放大器260放大且可供锁存器270用于确定存储器单元105-aa的所存储逻辑状态。
数字线210可与许多存储器单元105耦合，且数字线210可具有产生不可忽略的本征电容240(例如，约数皮法(pF))的特性，这些特性可使数字线210与电压源250耦合。电压源250可表示共同接地或虚拟接地电压，或电路200的邻近存取线(未示出)的电压。尽管在图2中示出为单独组件，但是本征电容240可与分布在整个数字线210中的特性相关联。
在各种实例中，本征电容240可取决于数字线210的物理特征，包含导体尺寸(例如，数字线210的长度、宽度、厚度)。本征电容240还可取决于邻近存取线或电路组件的特征、到此类邻近存取线或电路组件的接近度或数字线210和此类存取线或电路组件之间的绝缘特征。因此，在选择存储器单元105-a之后数字线210的电压的改变可取决于数字线210(例如，与数字线210相关联)的净电容。换句话说，当电荷沿着数字线210流动时，一些有限电荷可以存储在数字线210中(例如，在本征电容240、与数字线210耦合的其它电容中)，且数字线210的所得电压可取决于数字线210的净电容。
在一些情况下，在选择存储器单元105-a之后某一时间的数字线210的所得电压可以通过锁存器270与参考(例如，参考线265的电压)比较，以确定存储于存储器单元105-a中的逻辑状态。可以使用其它操作来支持选择和/或感测存储器单元105-a，包含用于支持如本文中所描述的用于感测存储器单元的差分放大器方案的操作。
在一些实例中，感测放大器260可以是与存储器单元105-a和锁存器270耦合或耦合于存储器单元105-a和锁存器270之间的信号产生电路的实例。在感测操作之前或作为感测操作的部分，感测放大器260可放大或以其它方式转换数字线210的信号。感测放大器260可包含例如晶体管、呈共源共栅布置的晶体管、差分放大器或任何其它电荷或电压放大器。在一些实例中，锁存器270和感测放大器260之间的线可被称作信号线(例如，信号线265)。
尽管数字线210和信号线265被识别为单独的线，但是根据本公开，数字线210、信号线265和连接存储器单元105与感测组件130的任何其它线可被称作存取线。在各种实例配置中，此类存取线的组成部分可以单独识别，以便示出中间组件和中间信号。
锁存器270可包含各种晶体管或放大器，用来检测和放大信号差，这可被称作锁存。接着，锁存器270的对应于检测到的存储器单元105-a的逻辑状态的输出可通过一或多个输入/输出(I/O)线(例如，I/O线290)输出，这可包含经由参考图1所描述的输入/输出组件140通过列解码器135的输出。
为了在存储器单元105-a上执行写入操作，可以跨电容器220施加电压。可使用各种方法。在一个实例中，可以通过字线205启动选择组件230，以便电连接电容器220与数字线210。可以通过控制单元板221(例如，通过板线215)的电压和单元底部222(例如，通过数字线210)的电压而跨电容器220施加电压。
例如，为了写入逻辑0，单元板221可为高(例如，向板线215施加正电压)，且单元底部222可为低(例如，使数字线210接地、使数字线210实质上接地、向数字线210施加负电压)。可执行相反的过程以写入逻辑1，其中单元板221为低且单元底部222为高。在一些情况下，在写入操作期间跨电容器220施加的电压的量值可等于或大于电容器220中铁电材料的饱和电压，使得电容器220极化，并由此保持电荷，即使在所施加电压的量值减小时或在跨电容器220施加零净电压的情况下也如此。在一些实例中，锁存器270可用于执行写入操作，所述写入操作可包含耦合第一感测组件电压源250-b或第二感测组件电压源250-c与数字线。当锁存器270用于执行写入操作时，可以绕过也可以不绕过感测放大器260。
包含锁存器270、单元选择组件230或感测放大器260的电路200可包含不同类型的晶体管。例如，电路200可包含n型晶体管，其中向n型晶体管的栅极施加高于n型晶体管的阈值电压(例如，相对于源极端子具有大于阈值电压的正量值的所施加电压)的相对正电压启用n型晶体管的其它端子(例如，源极端子和漏极端子)之间的导电路径。
在一些实例中，n型晶体管可充当开关组件，其中所施加电压是用于以下操作的逻辑信号：通过施加相对较高逻辑信号电压(例如，对应于逻辑1状态的电压，其可与正逻辑信号电压供应相关联)启用通过晶体管的导电性，或通过施加相对较低逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)停用通过晶体管的导电性。在其中采用n型晶体管作为开关组件的各种实例中，可选择施加到栅极端子的逻辑信号的电压以在特定工作点(例如，在饱和区中或在作用区中)操作晶体管。
在一些实例中，n型晶体管的行为可比逻辑开关更复杂，且跨晶体管的选择性导电性也可随变化的源极和漏极电压而变。例如，当源极端子电压低于特定电平(例如，低于栅极端子电压减阈值电压)时，栅极端子处的所施加电压可具有用于启用源极端子与漏极端子之间的导电性的特定电压电平(例如，箝位电压)。当源极端子电压或漏极端子电压的电压上升到高于特定电平时，可撤销启动n型晶体管，使得源极端子与漏极端子之间的导电路径断开。
另外或替代地，电路200可包含p型晶体管，其中向p型晶体管的栅极施加高于p型晶体管的阈值电压(例如，相对于源极端子具有大于阈值电压的负量值的所施加电压)相对负电压启用p型晶体管的其它端子(例如，源极端子和漏极端子)之间的导电路径。
在一些实例中，p型晶体管可充当开关组件，其中所施加电压是用于以下操作的逻辑信号：通过施加相对较低逻辑信号电压(例如，对应于逻辑“1”状态的电压，其可与负逻辑信号电压供应相关联)启用导电性，或通过施加相对较高逻辑信号电压(例如，对应于逻辑“0”状态的电压，其可与接地或虚拟接地电压相关联)停用导电性。在其中采用p型晶体管作为开关组件的各种实例中，可选择施加到栅极端子的逻辑信号的电压以在特定工作点(例如，在饱和区中或在作用区中)操作晶体管。
在一些实例中，p型晶体管的行为可比通过栅极电压的逻辑开关更复杂，且跨晶体管的选择性导电性也可随变化的源极和漏极电压而变。例如，只要源极端子电压高于特定电平(例如，高于栅极端子电压加阈值电压)，栅极端子处的所施加电压就可具用于启用源极端子与漏极端子之间的导电性的特定电压电平。当源极端子电压的电压下降到低于特定电平时，可撤销启动p型晶体管，使得源极端子和漏极端子之间的导电路径断开。
电路200的晶体管可以是场效应晶体管(FET)，包含金属氧化物半导体FET，它可被称作MOSFET。这些和其它类型的晶体管可以通过衬底上的材料的掺杂区形成。在各种实例中晶体管可以是在专用于电路200的特定组件的衬底(例如，用于锁存器270的衬底、用于感测放大器260的衬底、用于存储器单元105-a的衬底)上形成，或者晶体管可以在共同用于电路200的特定组件的衬底(例如，共同用于锁存器270、感测放大器260和存储器单元105-a的衬底)上形成。一些FET可具有包含铝或其它金属的金属部分，但是一些FET可实施其它非金属材料，例如多晶硅，包含可被称作MOSFET的那些FET。此外，尽管可以使用氧化部分作为FET的介电部分，但是也可以在FET的介电材料中使用其它非氧化材料，包含可被称作MOSFET的那些FET。
在根据本公开的各种实例中，感测存储器单元105-a所存储的逻辑状态可包含使用感测放大器260对数字线210或存储器单元105-a的另一存取线(例如，可与数字线210选择性地耦合的电极)预充电。感测放大器260可具有偏移电压(例如，不可预测和/或不合需要的电压参数，如阈值电压)，并且在随后使用感测放大器放大数字线电压时使用感测放大器260对数字线210预充电可解决偏移电压。在一些情况下，尽管图2中示出为具有单个输入，但是感测放大器260可包括具有两个输入的差分放大器。在一些情况下，感测放大器260可包括单端放大器，例如折叠式共源共栅放大器。
图3示出根据本公开的各种实施例的支持使用感测放大器基于对存取线预充电进行存储器单元感测的存储器单元105的具有迟滞曲线300-a和300-b的非线性电特性的实例。铁电材料的特征在于自发电极化，其中材料可在不存在电场的情况下保持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)和钽酸锶铋(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化在铁电材料的表面处产生净电荷，并通过铁电电容器220的端子吸引相反电荷。因此，电荷存储在铁电材料和电容器端子的接口处。因为电极化可以在不存在外部施加的电场的情况下维持相对较长的时间，甚至是维持无限长时间，所以相比于例如不具有铁电特性(例如，用于常规DRAM阵列的那些)的电容器，电荷泄漏可以显著减少。采用铁电材料可减小执行上文针对一些DRAM架构所描述的刷新操作的需要，使得相比于保持DRAM架构的逻辑状态，保持FeRAM架构的逻辑状态可与低得多的电力消耗相关联。
可从铁电电容器220的单个端子的角度理解迟滞曲线300-a和300-b。举例来说，如果铁电材料具有负极化，那么正电荷在铁电电容器220的相关联端子累积。同样地，如果铁电材料具有正极化，那么负电荷在铁电电容器220的相关联端子累积。
另外，应理解，迟滞曲线300-a和300-b中的电压表示跨电容器(例如，铁电电容器220的各端子之间)的电压差且是方向性的。例如，正电压可以通过向相应端子(例如，单元底部222)施加正电压并将参考端子(例如，单元板221)保持在接地或虚拟接地(或大致零伏(0V))来实现。在一些实例中，负电压可以通过将相应端子保持在接地并向参考端子(例如，单元板221)施加正电压来施加。换句话说，正电压可以跨铁电电容器220施加以达到负电压差Vcap，并由此使所讨论的端子负极化。类似地，可以向适当的电容器端子施加两个正电压、两个负电压或正和负电压的任何组合，以产生迟滞曲线300-a和300-b中所示的电压差Vcap。
如迟滞曲线300-a所描绘，当铁电电容器220的各端子之间不存在净电压差时，用于铁电电容器220的铁电材料可保持正或负极化。例如，迟滞曲线300-a示出两个可能的极化状态：电荷状态305-a和电荷状态310-b，它们可分别表示正饱和极化状态和负饱和极化状态。电荷状态305-a和310-a可以处于示出剩余极化(Pr)值的物理状态，所述剩余极化值可以指在去除外部偏压(例如，电压)后残余的极化(或电荷)。矫顽电压是电荷(或极化)为零时的电压。根据迟滞曲线300-a的实例，当没有跨铁电电容器220施加任何电压差时，电荷状态305-a可表示逻辑0，并且当没有跨铁电电容器220施加任何电压差时，电荷状态310-a可表示逻辑1。在一些实例中，相应电荷状态的逻辑值可以颠倒，以适应操作存储器单元105的其它方案。
可通过跨铁电电容器220施加净电压差来控制铁电材料的电极化并由此控制电容器端子上的电荷，从而将逻辑0或1写入到存储器单元。例如，电压315可为等于或大于正饱和电压的电压，且跨铁电电容器220施加电压315可引起电荷累积，直到达到电荷状态305-b(例如，写入逻辑0)为止。
在从铁电电容器220去除电压315(例如，跨铁电电容器220的各端子施加零净电压)后，铁电电容器220的电荷状态可在跨电容器的零电压下沿循在电荷状态305-b和电荷状态305-a之间示出的路径320。类似地，电压325可以是等于或小于负饱和电压的电压，且跨铁电电容器220施加电压325引起电荷累积，直到达到电荷状态310-b(例如，写入逻辑1)为止。在从铁电电容器220去除电压325(例如，跨铁电电容器220的各端子施加零净电压)后，铁电电容器220的电荷状态可在跨电容器的零电压下沿循在电荷状态310-b和电荷状态310-a之间示出的路径330。在一些实例中，表示饱和电压的电压315和电压325可具有相同量值，但是极性相反。
为读取或感测铁电电容器220的所存储状态，也可跨铁电电容器220施加电压。响应于所施加电压，铁电电容器存储的后续电荷Q改变，且改变程度可取决于初始极化状态、所施加电压、存取线上的本征电容和其它因素。换句话说，由读取操作产生的电荷状态可取决于初始存储的是电荷状态305-a还是电荷状态310-a，以及其它因素。
迟滞曲线300-b示出所存储电荷状态305-a和310-a的读取的实例。例如，可通过参考图2所描述的数字线210和板线215施加读取电压335作为电压差。迟滞曲线300-b可示出读取操作，其中读取电压335是负电压差Vcap(例如，其中Vbottom-Vplate为负)。跨电容器的负读取电压可被称为“板高”读取操作，其中板线215初始为高电压，且数字线210初始处于低电压(例如，接地电压)。虽然读取电压335示出为跨铁电电容器220的负电压，但在替代操作中，读取电压可为跨铁电电容器220的正电压，这可被称为“板低”读取操作。
当选择存储器单元105时(例如，通过启动参考图2所描述的单元选择组件230)，可跨铁电电容器220施加读取电压335。在将读取电压335施加到铁电电容器220后，电荷可通过数字线210和板线215流入或流出铁电电容器220，且可依据铁电电容器220是处于电荷状态305-a(例如，逻辑1)还是处于电荷状态310-a(例如，逻辑0)而产生不同电荷状态。
当对处于电荷状态310-a(例如，逻辑0)的铁电电容器220执行读取操作时，可跨铁电电容器220累积额外负电荷，且电荷状态可沿循路径340，直到达到电荷状态310-c的电荷和电压为止。流过穿过电容器220的电荷量可与数字线210的本征电容(例如，参考图2所描述的本征电容240)有关。
因此，如电荷状态310-a与电荷状态310-c之间的转变所示，归因于针对给定电荷改变的相对较大电压改变，所得电压350可为相对较大的负值。因此，在“板高”读取操作中读取逻辑0后，在电荷状态310-c下等于VPL与值(Vbottom-Vplate)之和的数字线电压可为相对较低的电压。此类读取操作可能不改变存储电荷状态310-a的铁电电容器220的剩余极化，且因此在执行读取操作之后，当去除读取电压335(例如，通过跨铁电电容器220施加零净电压)时，铁电电容器220可通过路径340返回到电荷状态310-a。因此，对具有电荷状态305-a的铁电电容器220利用负读取电压执行读取操作可被视为非破坏性读取过程。
当对处于电荷状态305-a(例如，逻辑1)的铁电电容器220执行读取操作时，随着跨铁电电容器220的净负电荷累积，所存储电荷可反转极性，且电荷状态可沿循路径360，直到达到电荷状态305-c的电荷和电压为止。流过穿过电容器220的电荷量同样可与数字线210的本征电容(例如，参考图2所描述的本征电容240)有关。相应地，如由电荷状态305-a与电荷状态305-c之间的转变所示，归因于针对给定电荷改变的相对较小电压改变，所得电压355可为相对较小的负值。因此，在“板高”读取操作中读取逻辑1后，在电荷状态310-c下等于VPL与值(Vbottom-Vplate)之和的数字线电压可为相对较高的电压。
在各种实例中，利用负读取电压(例如，读取电压335)进行的读取操作可引起存储电荷状态305-a的电容器220的剩余极化的减小或反转。换句话说，根据铁电材料的特性，在执行读取操作之后，当去除读取电压335(例如，通过跨电容器220施加零净电压)时铁电电容器220可能不返回到电荷状态305-a。确切地说，当在利用读取电压335进行的读取操作之后跨铁电电容器220施加零净电压时，电荷状态可沿循从电荷状态305-c到电荷状态305-d的路径365，示出了极化量值的减小(例如，相比于初始电荷状态305-a更不正极化的电荷状态)。因此，对具有电荷状态305-a的铁电电容器220利用负读取电压执行读取操作可以是破坏性读取过程。然而，在一些感测方案中，减小的剩余极化仍可读取为与饱和剩余极化状态相同的所存储逻辑状态(例如，支持检测电荷状态305-a和电荷状态305-d的逻辑1)，从而相对于读取操作为存储器单元105提供一定程度的非易失性。
从电荷状态305-a到电荷状态305-d的转变可说明与存储器单元105的铁电电容器220的极化的部分减小和/或部分反转(例如，从电荷状态305-a到电荷状态305-d，电荷Q的量值的减小)相关联的感测操作。在各种实例中，可根据特定感测方案选择由感测操作引起的存储器单元105的铁电电容器220的极化的改变量。在一些实例中，具有存储器单元105的铁电电容器220的极化的更大改变的感测操作可与检测存储器单元105的逻辑状态时的相对更大稳健性相关联。在一些感测方案中，感测电荷状态305-a下的铁电电容器220的逻辑0可引起极化的完全反转，其中在感测操作之后，铁电电容器220从电荷状态305-a转变到电荷状态310-a。
在发起读取操作之后电荷状态305-c和电荷状态310-c的位置可取决于数个因素，包含特定感测方案和电路系统。在一些情况下，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含本征电容240、积分器电容器等。例如，如果铁电电容器220在0V下与数字线210电耦合且读取电压335被施加到板线，那么当选择存储器单元105时，数字线210的电压可上升，因为电荷从铁电电容器220流动到数字线210的净电容。因此，在感测组件130处测量的电压可能并不等于读取电压335或所得电压350或355，实际上它可取决于在一段时间的电荷共享之后数字线210的电压。
在发起读取操作后，迟滞曲线300-b上的电荷状态305-c和电荷状态310-c的位置可取决于数字线210的净电容并且可通过负载线分析进行确定。换句话说，可相对于数字线210的净电容定义电荷状态305-c和310-c。因此，发起始读取操作之后铁电电容器220的电压(例如，当读取存储电荷状态310-a的铁电电容器220时的电压350、当读取存储电荷状态305-a的铁电电容器220时的电压355)可为不同的并且可取决于铁电电容器220的初始状态。
可通过将由读取操作产生的数字线210(或信号线265，在适用时)的电压与参考电压(例如，通过参考图2所描述的参考线265，或通过共同存取线)进行比较来确定铁电电容器220的初始状态。在一些实例中，数字线电压可为板线电压与跨铁电电容器220的最终电压(例如，当读取具有所存储的电荷状态310-a的铁电电容器220时的电压350，或当读取具有所存储的电荷状态305-a的铁电电容器220时的电压355)的总和。在一些实例中，数字线电压可为读取电压335与跨电容器220的最终电压之间的差(例如，当读取具有所存储的电荷状态310-a的铁电电容器220时为(读取电压335-电压350)，当读取具有所存储的电荷状态305-a的铁电电容器220时为(读取电压335-电压355))。
在一些感测方案中，可产生参考电压，使得参考电压处于可由读取不同逻辑状态引起的可能电压之间。例如，参考电压可选择为当读取逻辑1时低于所得数字线电压，且当读取逻辑0时高于所得数字线电压。在其它实例中，可在感测组件130的不同于其中耦合数字线的部分的部分处做出比较，且因此参考电压可选择为当读取逻辑1时低于感测组件130的比较部分处的所得电压，且当读取逻辑0时高于感测组件130的比较部分处的所得电压。在感测组件130进行比较期间，基于感测的电压可确定为高于或低于参考电压，且因此可确定存储器单元105的所存储逻辑状态(例如，逻辑0、逻辑1)。
在感测操作期间，从读取各种存储器单元105得到的信号可以随着各种存储器单元105之间的制造或操作偏差而变。例如，各种存储器单元105的电容器可具有不同水平的电容或饱和极化，使得逻辑1可与不同存储器单元的不同电荷电平相关联，且逻辑0可与不同存储器单元的不同电荷电平相关联。此外，本征电容(例如，参考图2所描述的本征电容240)对于存储器装置中的不同数字线210可为不同的，并且从相同数字线上的不同存储器单元105的角度来说还可在数字线210内变化。因此，出于这些和其它原因，读取逻辑1可与不同存储器单元的不同数字线电压电平相关联(例如，所得电压350对于读取不同存储器单元105来说可为不同的)，并且读取逻辑0可与不同存储器单元的不同数字线电压电平相关联(例如，所得电压355对于读取不同存储器单元105来说可为不同的)。
在一些实例中，参考电压可设置于与读取逻辑1相关联的电压的统计平均值和与读取逻辑0相关联的电压的统计平均值之间，但参考电压可相对更接近于读取任何给定存储器单元105的逻辑状态中的一个的所得电压。读取特定逻辑状态的所得电压(例如，用于读取存储器装置的多个存储器单元105的统计值)与相关联的参考电压电平之间的最小差可以被称作“最小读取电压差”，且具有较低的最小读取电压差可与可靠地感测给定存储器装置中的存储器单元的逻辑状态的困难相关联。
在一些实例中，存储器单元的逻辑状态可以使用采用根据本公开的方面使用感测放大器基于对存取线预充电进行的存储器单元感测的读取操作来检测。在一些实例中，可以使用例如电荷转移装置等第一组件来对存取线预充电，同时可以使用第二组件进行感测操作。用于预充电的第一组件和第二感测组件中的一个或两个可具有偏移电压。在感测组件具有偏移电压的实例中，此偏移电压可天然地驻存在组件上。组件的偏移电压可能会因为无意间在未考虑的方向上使所感测状态偏移而将不精确性引入到感测操作中。偏移电压可以是不明确的，并且针对不同组件可为不同的，因此可能难以缓解偏移电压的影响。如本文所论述，感测操作的精确性可以通过使用单个装置对存取线预充电并且还感测存储器单元的状态来提高。通过使用同一装置对存取线预充电和感测存储器单元状态，预充电/感测装置的任何偏移可固有地存在于预充电和感测中。这可以在装置感测存储器单元状态时有效地消除或抵消偏移电压，从而提高感测操作的精确性。
提供用于使用感测放大器基于对存取线预充电进行存储器单元感测的技术。可以通过实施感测放大器来改进对能够存储一或多个状态的存储器单元的感测。感测放大器可对存取线预充电以增加感测操作的可靠性。存取线可接着与存储器单元共享电荷，这可在存取线上产生高电平状态和低电平状态。接下来，通过利用感测放大器对存取线预充电并实施存取线和可为参考电容器的电容器之间的电荷共享，存取线上的高电平状态和低电平状态可偏移，使得这两个电平可以大致围绕存取线上的预充电值。
图4示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的电路400的实例。在一些实例中，电路400可包含上文参考图1、2和3所描述的一或多个组件。例如，电路400可包含：存储器单元405，其可以是参考图1和其它部分所描述的存储器单元105的实例；存取线410，其可以是参考图2所描述的数字线210的实例或者可与数字线210选择性地耦合；以及感测放大器420。感测放大器420可包含输出425、第一输入422和第二输入424。第一输入422可以耦合到开关445，且第二输入424可以耦合到电压源。电路400可包含电容器430、开关440、开关445、开关450、开关455和锁存器460。在一些实例中，存储器单元405可包含晶体管(例如，开关组件)465、电容器470和电压源475。开关440、开关445、开关450和开关455中的每一个可包括例如一或多个晶体管。
在一些实例中，存储器单元405可与感测放大器420间接耦合。例如，存储器单元405可与存取线410(例如，选择性地)耦合，存取线410又可通过开关445与感测放大器420耦合。开关445可处于第一位置或第二位置。开关445的第一位置可使电路400处于感测模式，且开关445的第二位置可使电路400处于写回模式。在写回模式中，开关445可耦合存储器单元405与锁存器460。在一个实例中，开关445可处于第一位置或感测模式，且开关445可耦合感测放大器的第一输入422与存取线410。
另外，存储器单元405可与开关455耦合，所述开关455可选择数字线(例如，数字线210)并耦合选定数字线与存取线410。在一个实例中，开关455可以是其中开关455配置成选择存储器单元405的多个开关中的一个。开关455可处于第一位置或第二位置。假设开关445也处于第一位置，开关455的第一位置可将存储器单元405与感测放大器420解耦，且第二位置可耦合存储器单元405与感测放大器420。
在一些实例中，开关440可处于第一位置或第二位置。在开关440处于第一位置的情况下，开关440可使感测放大器输出425与第一输入422解耦。在开关440处于第二位置的情况下，开关440可耦合感测放大器输出425与感测放大器的第一输入422以形成反馈回路。
在一些实例中，感测放大器的第一输入422可与电容器430耦合。电容器430还可与开关450耦合。开关450可在第一位置和第二位置之间切换，所述第一位置可以是接地或负供应电压VSS，所述第二位置可以是参考电压(例如，正电压)。在此实例中，开关450处于第二位置。开关450的第一或第二位置可允许当电容器430的另一端子在一电压下加偏压(例如，与一电压耦合)时电荷被放在电容器430上，使得跨电容器430存在非零电压差。
在一些实例中，锁存器460可依据电路400的期望特征而变化。例如，锁存器460的各种实施方案可配置成在不同电压电平下操作或考虑到各种性能折衷(例如，组件计数或复杂度、占用面积、操作速度等)而操作。因此，锁存器460可配置成容纳但可能没有显著地影响关于电路400的其它方面所论述的一些充当。例如，锁存器460可能不会影响正在由感测放大器420预充电的存取线410的功能性，也可能不会影响存取线410和存储器单元405之间的电荷共享功能或电容器430和存取线410之间的电荷共享。
在图4中，可以将存取线410预充电到第一电压。在对存取线预充电时，开关440可处于第二位置，使得感测放大器输出425与感测放大器的第一输入422耦合。另外，开关445可处于第一位置，使得存取线410与感测放大器420耦合。一般来说，预充电可至少基于耦合存取线410与感测放大器420。
在图4的实例中，感测放大器420可以是差分放大器。在一个实例中，图4-9的感测放大器可以是差分放大器。在一些实例中，可以将存取线410预充电到第一电压，所述第一电压可以是或以其它方式反映偏移电压(例如，与感测放大器420相关联且可能是非所要或不可预测电压的固有或原生电压)。例如，第一电压可对应于目标或期望预充电电压，但是感测放大器420可具有某一电压的固有偏移，并且因此存取线410被预充电到的第一电压可能是目标预充电电压加上/减去偏移电压。在图4的实例中，目标预充电电压可以是0V，因此第一电压可与感测放大器420的偏移电压相等(例如，0.05V)。然而，在其它实例中，目标预充电电压可以是某一其它电压(例如，1.5V，如在图8的实例中)，并且因此第一电压可等于目标预充电电压加上/减去偏移电压(例如，1.55V)，它可能不等于感测放大器420的偏移电压。
与感测放大器420相关联的偏移电压对于不同感测放大器来说可为不同的，并且可以是感测放大器的制造过程、硅晶体的特性、在硅晶体的生长过程中引入的杂质、硅锭本身或其任何组合等等的固有结果。存取线410上的第一电压可基于偏移电压和第二输入424上的电压。第二输入424上的电压可以是目标电压，在一些情况下，目标电压可以大致为零。即使第二输入424上的目标电压可以设置为零，但是感测放大器420仍可具有与其相关联的偏移电压，且偏移电压可对存取线410预充电。在一些实例中，第一电压可基于感测放大器420的增益。另外，促使存取线410的预充电的感测放大器还可以是感测存储器单元的状态的感测放大器。
另外在图4中，在感测放大器的第一输入422与感测放大器的输出425解耦之后，存取线410和存储器单元405可共享电荷。存取线410可至少部分地因为存取线410和存储器单元405之间的电荷共享而从第一电压转变到第二电压。在进行电荷共享时，开关455可处于第二位置，使得存储器单元405可以与存取线410耦合。
可在存取线410和电容器430之间进行另一电荷共享。存取线410可在此电荷共享操作中从第二电压转变到第三电压。在一个实例中，电容器430可被称作参考电容器。电容器430可依据开关450的位置而与参考电压耦合。开关450可处于可耦合参考电压与电容器430的第一位置或可耦合电容器430与接地的第二位置。在开关450处于第一位置且电容器430与参考电压耦合的实例中，存储在电容器430上的电荷量可至少基于此参考电压。
在一个实例中，存储器单元405和存取线410之间的电荷共享及存取线410和电容器430之间的电荷共享可在至少部分重叠的时间段期间进行。在另一实例中，存储器单元405和存取线410之间的电荷共享可在存取线410和电容器430之间的电荷共享之前进行。另外，在任一个电荷共享操作期间，感测放大器的输出425可与电压源(例如，接地)耦合。在一个实例中，通过耦合输出425与接地，感测操作的持续期间可以通过减少操作时间来改进。在存储器单元405和电容器430之间的电荷共享之后，存储器单元的状态可以至少部分地基于采用感测放大器425放大第三电压而确定。感测放大器420可以是对存取线410预充电并且还放大和感测存储器单元405的状态的组件。在电荷共享操作中的一个或两个期间，输出425可与接地耦合，以便通过减少感测操作的总时间来提高效率。
如先前论述，在一个实例中，感测放大器420可以是差分放大器。当配置成开环形式时，感测放大器420可表现得类似于比较器。触发电压或启动比较器的电压可以是存取线410上的预充电值减去存取线的电压，它可包含感测放大器420的偏移电压。对于存储器单元的高或低的情况，存取线和触发电压之间的输入差可取决于所选存储器单元状态和对应符号，例如高电平的正和低电平的负。以这种方式差分放大器偏移组件进行自我补偿。输入差可产生相对较大的差分输出摆动，使得差分放大器可用作比较器。另外，差分输出电压可具有“数字”特征，使得电压可以是高电平或低电平的，并且可以直接用于介接装置的逻辑门。
在本文所论述的电路图中，可以采用如锁存器460的实例中所示出的可能逻辑锁存器和写回实施方案。此外，可使用任何适当的实施类似功能性的逻辑组合，例如但不限于触发器组件或设置重置锁存器。
图5示出使用感测放大器基于对存取线预充电进行存储器单元感测的时序图500的实例。在一些实例中，时序图500可对应于上文参考图1、2、3和4所描述的一或多个组件的操作。例如，时序图500可包含对以下各项的论述：参考图4所描述的存储器单元405，其可以是参考图1和其它部分所描述的存储器单元105的实例；存取线410，其可以是参考图3所描述的数字线210的实例或者可与数字线210(例如，选择性地)耦合；以及感测放大器420。图5的论述还可包含感测放大器420、第一输入422和第二输入424的输出425。第一输入422可耦合到开关445，且第二输入424可耦合到电压源。类似于图4，图5还可包含对电路400的功能性的论述，其可包含电容器430、开关440、开关445、开关450和锁存器460。在一些实例中，存储器单元405可包含晶体管(例如，开关组件)465、电容器470和电压源475。
在图5的一些实例中，首先，可将板线(PL)和未选定存取线上拉到VMSA电压，所述未选定存取线可以是数字线的实例或者可与数字线选择性地耦合，VMSA电压在一个实例中可以大致为1.5伏。如先前所提及，存取线可以是如参考图4所论述的存取线410。术语存取线和数字线在本文中可以互换使用。术语存取线在本文中可以是数字线的实例或者可与数字线选择性地耦合。
接下来，在图5中，可为开关440的控制信号的PRECH信号505可改变状态，并使开关440耦合感测放大器420的输出425与感测放大器的第一输入422，从而可使感测放大器420将选定存取线410预充电到第一电压或初始感测电压。在图5中，可通过将数字线410的电压值从VMSA下拉到小于VMSA的值来说明对存取线410预充电。
可通过将开关440切换到可形成感测放大器反馈回路的第二位置来启用对存取线410预充电。反馈回路是通过耦合感测放大器420的输出425与感测放大器的第一输入422来形成的。当开关440闭合时，感测放大器420可将存取线410预充电到目标电压加上可驻存在感测放大器420上的偏移电压。如先前关于图4所论述，在一个实例中，可以将目标电压施加到感测放大器420的第二输入424，并且目标电压可以是零。类似地，偏移电压可以是与感测放大器420相关联的固有或原生电压。与感测放大器420相关联的此偏移电压对于不同感测放大器来说可为不同的，并且可以是感测放大器的制造过程、硅晶体的特性、在硅晶体的生长过程中引入的杂质、硅锭本身或其任何组合等等的固有结果。对存取线410预充电可增加如本文中所描述的感测操作的精确性。
在对存取线410预充电之后，可以通过恢复PRECH信号505的状态将预充电开关440切换到第一位置来停用预充电信号。在停用预充电信号时，由于感测放大器输出425与感测放大器的第一输入422解耦，所以感测放大器反馈回路可被停用。
在停用预充电信号之后，可以启用字线465，使得存储器单元405可与存取线410或存取线电容共享电荷。电荷可以在存取线410和存储器单元405之间转移，这可将存取线转变到第二电压。存取线上的第二电压可至少部分地基于在存取线和存储器单元之间转移电荷。这在图5中可描绘为存取或数字线上的两个不同的电压电平。即使存取线在大致相同的时间示出两个电压，但这仅仅是出于说明性目的，并且可取决于感测存储器单元状态。存取线上的较高电压电平可说明存储器单元状态等同于高值或一值，且存取线上的较低电压电平可说明存储器单元状态等同于低值或零值。此外，在图5中，电压电平不按比例且仅用于说明性目的。在一个实例中，存取线上的两个电压电平之间的差可以大致为数百毫伏，例如第一值100mV，第二值可以是200mV。另外，一旦存取线410开始与存储器单元405共享电荷，就可以启动图4的锁存器460的latch_en装置472或图5的latch_en信号525。
在断开开关440之后，RefApply信号510可改变状态，以便改变开关450的状态，且电容器430可与存取线410共享电荷。在一些情况下，电容器可将电荷放到选定存取线410上以使存取线410的电压升高，在其它情况下，电容器可接受来自存取线410的电荷以降低存取线的电压。在图5的实例中，电荷可以从存取线410转移到电容器430，这可以降低存取线410的电压。在存取线和电容器之间转移电荷可转变到第三电压，这可至少部分地基于在存取线和电容器之间转移电荷。如关于图4所论述，开关450可处于可对电容器430充电的第二位置。这可以是图5的第二电荷共享操作。在一个实例中，可以首先实施存储器单元405和存取线410之间的电荷共享，且可以在存储器单元和存取线的电荷共享之后实施存取线410和电容器430之间的电荷共享。在另一实例中，可以在存储器单元405与存取线410共享电荷的同时实施电容器430和存取线410之间的电荷共享，使得这两个电荷共享操作的时间可彼此重叠。
如图5中所描绘，存取线410上的电压电平在存取线410和电容器430之间的电荷共享期间均可向下偏移。存取线410的高电压电平和低电压电平可以下拉，并且可以大致围绕目标电压和对存取线410预充电的偏移电压的总和。将两个电压电平下拉可以至少部分地基于存取线先前已由感测放大器420预充电，并且因此可固有地反映偏移电压，这可固有地补偿偏移电压(例如，消除偏移电压的影响)。另外，可以大致在触发RefApply信号510时撤销启动锁存器460中的图4的预设装置463和图5的预设信号520。最后可以触发选通信号515和ProgCompletion信号530。ProgCompletion信号530可将图4的开关476改变到闭合位置，这可使电容器430上的参考电荷放电，并且选通信号515可启动锁存器460的装置480。
图6示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的电路600的实例。在一些实例中，电路600可包含上文参考图4所描述的一或多个组件。例如，且如关于图4的电路400所论述，电路600可包含：存储器单元605，其可以是参考图4所描述的存储器单元405的实例；存取线610，其可以是参考图4所描述的数字线410的实例或与数字线410选择性地耦合；以及感测放大器620。感测放大器620可包含输出625、第一输入622和第二输入624。第一输入622可耦合到开关645，且第二输入624可耦合到电压源。电路600可包含电容器630、开关640、开关645、开关650和锁存器660。在一些实例中，存储器单元605可包含晶体管(例如，开关组件)665、电容器670和电压源675。
在图6中，锁存器660可执行类似于图4的锁存器460的功能的功能。锁存器460和660可用于不同情况。例如，锁存器660可配置成使用相对于锁存器460的那些组件具有更低电压容差的组件。
在图6的一个实例中，且如先前关于图4所论述，可以将存取线610预充电到第一电压。在对存取线预充电时，开关640可处于第二位置，使得感测放大器输出625与感测放大器第一输入622耦合。另外，开关645可处于第一位置，使得存取线610与感测放大器620耦合。一般来说，预充电可至少基于耦合存取线610与感测放大器620。
在图6的实例中，感测放大器620可以是差分放大器。在一些实例中，可以将存取线610预充电到第一电压，所述第一电压可以是或以其它方式反映偏移电压(例如，与感测放大器620相关联且可能是非所要或不可预测电压的固有或原生电压)。例如，第一电压可对应于目标或期望预充电电压，但是感测放大器620可具有某一电压的固有偏移，并且因此存取线610被预充电到的第一电压可能是目标预充电电压加上/减去偏移电压。在图6的实例中，目标预充电电压可以是0V，因此第一电压可与感测放大器620的偏移电压相等(例如，0.05V)。然而，在其它实例中，目标预充电电压可以是某一其它电压(例如，1.5V，如在图8的实例中)，并且因此第一电压可等于目标预充电电压加上/减去偏移电压(例如，1.55V)，它可能不等于感测放大器620的偏移电压。
与感测放大器620相关联的此偏移电压对于不同感测放大器来说可为不同的，并且可以是感测放大器的制造过程、硅晶体的特性、在硅晶体的生长过程中引入的杂质、硅锭本身或其任何组合等等的固有结果。存取线610上的第一电压可基于偏移电压和第二输入624上的电压。第二输入624上的电压可以是目标电压，在一些情况下，目标电压可以大致为零。即使第二输入624上的目标电压可以设置为零，但是感测放大器620仍可具有与其相关联的偏移电压，且偏移电压可对存取线610预充电。在一些实例中，第一电压可基于感测放大器620的增益。另外，促使存取线610的预充电的感测放大器还可以是感测存储器单元的状态的感测放大器。
另外在图6中，在感测放大器的第一输入622与感测放大器的输出625解耦之后，存取线610和存储器单元605可共享电荷。存取线610可至少部分地因为存取线610和存储器单元605之间的电荷共享而从第一电压转变到第二电压。在进行电荷共享时，开关655可处于第二位置，使得存储器单元605可以与存取线610耦合。
另一电荷共享可在存取线610和电容器630之间进行。在此电荷共享操作中，存取线610可从第二电压转变到第三电压。在存储器单元605和电容器630之间的电荷共享之后，存储器单元的状态可以至少部分地基于采用感测放大器620放大第三电压而确定。感测放大器620可以是对存取线610预充电并且还放大和感测存储器单元605的状态的组件。在电荷共享操作中的一个或两个期间，输出625可与接地耦合，以便通过减少感测操作的总时间来提高效率。
图7示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的时序图700的实例。在一些实例中，时序图700可对应于上文参考图4、5和6所描述的一或多个组件的操作。例如，时序图700可包含对以下各项的论述：参考图6所描述的存储器单元605，其可以是参考图1和2所描述的存储器单元105的实例；存取线610，其可以是参考图6所描述的存取线610的实例；以及感测放大器620，其可以是参考图6所描述的感测放大器620的实例。
图7示出图5的类似功能。在图7的一些实例中，首先，可将板线(PL)和未选定存取线上拉到VMSA电压，所述未选定存取线可以是数字线的实例或者可与数字线选择性地耦合，VMSA电压在一个实例中可以大致为1.5伏。如先前所提及，存取线可以是如参考图6所论述的存取线610。
图7中的后续信号序列类似于图5，包含存取线610和电容器630之间的电荷共享。如先前在图5中论述，此第二电荷共享操作可将存取线610的电压电平下拉成大致围绕存取线610上的预充电值(目标电压和感测放大器620上的偏移电压的总和)。
图8示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的电路800的实例。在一些实例中，电路800可包含上文参考图4和6所描述的一或多个组件。例如，且如分别关于图4的电路400和图6的电路600所论述，电路800可包含：存储器单元805，其可以是参考图4所描述的存储器单元405的实例；存取线810，其可以是参考图4所描述的数字线410的实例或者可与数字线410选择性地耦合；以及感测放大器820。感测放大器820可包含输出825、第一输入822和第二输入824。第一输入822可耦合到开关845，且第二输入824可耦合到电压源。电路800可包含电容器830、开关840、开关845、开关850和锁存器860。在一些实例中，存储器单元805可包含晶体管(例如，开关组件)865、电容器870和电压源875。
图8由于开关850而不同于图4和6的电路。开关850可处于耦合电容器830与接地的第一位置。开关850还可处于耦合电容器830与参考电压的第二位置，这与图4和6中的相应开关的功能相反。当电容器830与存取线810共享电荷时，可能产生差异。下文将更详细地论述存取线810的电压电平的偏移。
另外在图8中，锁存器860可执行类似于图4的锁存器460和图6的锁存器660的功能的功能。锁存器460、660和860可用于不同情况。例如，锁存器860用来锁存的电压可围绕比锁存器460、660所锁存的那些大的电压。
图9示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的时序图900的实例。在一些实例中，时序图900可对应于上文参考图4-8所描述的一或多个组件的操作。例如，时序图900可包含对存储器单元905、存取线910和感测放大器920的论述。在不同图中以类似方式编号的组件可执行类似功能。例如，存储器单元905可以类似于如本文中所描述的存储器705或存储器单元605的方式执行。
图9示出图5和7的类似功能。在图9的一些实例中，首先，可将板线(PL)和未选定存取线上拉到VMSA电压，所述未选定存取线可以是数字线的实例或者可与数字线选择性地耦合，VMSA电压在一个实例中可以大致为1.5伏。图7中的后续信号序列类似于图5，包含存取线610和电容器630之间的电荷共享。如先前在图5中论述，此第二电荷共享操作可将存取线610的电压电平下拉成大致围绕存取线610上的预充电值(目标电压和感测放大器620上的偏移电压的总和)。
接下来，在图9中，PRECH信号905可闭合开关840，且感测放大器820可将选定存取线810预充电到第一电压或初始感测电压。在图9中，可通过将数字线810的电压值从VMSA下拉到可小于VMSA的值来说明对存取线810预充电。
可以通过将开关840切换到可形成感测放大器反馈回路的第二位置来启用对存取线810预充电。反馈回路是通过耦合感测放大器的输出825与感测放大器的第一输入822来形成的。在开关840闭合时，感测放大器820可将存取线810预充电到目标电压加上可驻存在感测放大器820上的偏移电压。如先前关于图4所论述，在一个实例中，可以将目标电压施加到感测放大器820的第二输入824，并且目标电压可以是零。类似地，偏移电压可以是与感测放大器820相关联的固有或原生电压。与感测放大器420相关联的此偏移电压对于不同感测放大器来说可为不同的，并且可以是制造过程的固有结果。
在对存取线810预充电之后，可以通过将预充电开关840切换到第一位置来停用预充电信号。在停用预充电信号时，由于感测放大器输出825与感测放大器的第一输入822解耦，所以感测放大器反馈回路可被停用。
可以启用字线865，使得存储器单元805可与存取线810或存取线电容共享电荷。电荷可以在存取线810和存储器单元805之间转移，这可将存取线转变到第二电压。存取线上的第二电压可至少部分地基于在存取线和存储器单元之间转移电荷。这在图9中可描绘为存取或数字线上的两个不同的电压电平。即使存取线在大致相同的时间示出两个电压，但这仅仅是出于说明性目的，并且可取决于感测存储器单元状态。存取线上的较高电压电平可说明存储器单元状态等同于高值或一值，且存取线上的较低电压电平可说明存储器单元状态等同于低值或零值。此外，在图9中，电压电平不按比例且仅用于说明性目的。在一个实例中，存取线上的两个电压电平之间的差可以大致为数百毫伏，例如第一值100mV，第二值可以是200mV。另外，一旦存取线810开始与存储器单元805共享电荷，就可以启动图8的锁存器860的latch_en装置872或图9的latch_en信号925。
在预充电之后，RefApply信号910可改变状态，并由此改变开关850的状态，且电容器830可与存取线810共享电荷。在一些情况下，电容器可将电荷放到选定存取线410上以使存取线410的电压升高，在其它情况下，电容器可接受来自存取线410的电荷以降低存取线的电压。在图5的实例中，电荷可以从存取线410转移到电容器430，这可以降低存取线410的电压。在存取线和电容器之间转移电荷可转变到第三电压，这可至少部分地基于在存取线和电容器之间转移电荷。如关于图8所论述，开关850可处于可对电容器830充电的第二位置。这可以是图9的第二电荷共享操作。在一个实例中，可以首先实施存储器单元805和存取线810之间的电荷共享，且可以在存储器单元和存取线的电荷共享之后实施存取线810和电容器830之间的电荷共享。在另一实例中，可以在存储器单元805与存取线810共享电荷的同时实施电容器830和存取线810之间的电荷共享，使得这两个电荷共享操作的时间可彼此重叠。
如图9中所描绘，存取线810上的电压电平可在存取线810和电容器830之间的电荷共享期间向上偏移。存取线810的高电压电平和低电压电平可以上拉，并且可以大致围绕目标电压和对存取线810预充电的偏移电压的总和。另外，可以大致在触发RefApply信号910时撤销启动锁存器860中的图8的预设装置863和图9的预设信号920。最后可以触发选通信号915。选通信号915可为启动图8的锁存器860的装置880的结果。
图10示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的电路1000的实例。在一些实例中，电路1000可包含上文参考图1-9所描述的一或多个组件。例如，电路1000可包含存储器单元1005、存取线1010和感测放大器1020。这些组件可执行先前论述的图中以类似方式编号的组件的类似功能。例如，存储器单元1005可执行存储器单元405、605和805的类似功能，等等。在图10的一个实例中，感测放大器可为折叠式共源共栅放大器。
电路1000可包含电容器1030、开关1040、开关1045、开关1050和锁存器1060。在一些实例中，存储器单元1005可包含晶体管(例如，开关组件)1065、电容器1070和电压源1075。
在一些实例中，存储器单元1005可与感测放大器1020间接耦合。例如，存储器单元1005可与存取线1010(例如，选择性地)耦合，存取线1010又可通过开关1045与感测放大器1020耦合。开关1045可处于第一位置或第二位置。开关1045的第一位置可使电路1000处于感测模式，且开关1045的第二位置可使电路1000处于写回模式。在写回模式中，开关1045可耦合存储器单元1005与锁存器1060。
另外，存储器单元1005可与开关1055耦合，所述开关1055可选择存取线1010。在一个实例中，开关1055可以是其中开关1055配置成选择存储器单元1005的多个开关中的一个。开关1055可处于第一位置或第二位置。假设开关1045也处于第一位置，开关1055的第一位置可将存储器单元1005与感测放大器1020解耦，且第二位置可耦合存储器单元1005与感测放大器1020。
在一些实例中，电容器1030可与开关1050耦合。开关1050可在可为接地的第一位置和可为参考电压的第二位置之间切换。在此实例中，开关1050处于第二位置，且开关1050的第二位置可允许电荷被放在电容器1030上。
在一些实例中，锁存器1060可依据电路400的期望特征而变化。例如，锁存器1060可包含更少组件以便减小电路的功率和占用面积。如本文所论述，锁存器1060可含有更多元件或更少元件，但是可能不会显著影响关于电路1000所论述的一些功能。例如，锁存器1060可能不会影响正在由感测放大器1020预充电的存取线1010的功能性，也可能不会影响存取线1010和存储器单元1005之间的电荷共享功能或电容器1030和存取线1010之间的电荷共享。
在图10中，选定存取线1010可首先预先预充电到比VMSA或目标电压高的电平。在一个实例中，存取线1010可以预先预充电到大致1.8伏。这可以利用图10的开关1077来实现，可以启动开关1077对存取线1010预先预充电，并且其中开关1045处于第一位置，使存取线1010与感测放大器1020耦合。接下来，在图10中，存取线1010可以预充电到第一电压。一般来说，预充电可以至少基于耦合存取线1010与感测放大器1020。例如，对存取线1010预充电可包含撤销启动开关1077以便解耦存取线1010与预先预充电电压源，这可使存取线1010通过感测放大器1020放电，直到感测放大器1020中包含的装置达到截断值为止。在一些情况下，感测放大器1020可包括晶体管(例如，PMOS装置)和存取线1010，存取线1010可与晶体管的源极耦合，可通过晶体管放电，直到存取线1010的电压之间的差比晶体管VCASCP的栅极的偏压大等于晶体管的阈值电压的量为止。因此，存取线1010的预充电电压可反映或以其它方式基于感测放大器1020的任何偏移电压(例如，晶体管的阈值电压的任何偏差)。
在图10的一些实例中，存取线1010可以预充电到第一电压，所述第一电压可为偏移电压或与感测放大器1020相关联的固有或原生电压。与感测放大器1020相关联的此偏移电压对于不同感测放大器来说可为不同的，并且可以是感测放大器的制造过程、硅晶体的特性、在硅晶体的生长过程中引入的杂质、硅锭本身或其任何组合等等的固有结果。存取线1010上的第一电压可基于感测放大器1020的偏移电压。另外，促使存取线1010的预充电的感测放大器还可以是感测存储器单元的状态的感测放大器。
另外在图10中，存取线1010和存储器单元1005可共享电荷。至少部分地由于存取线1010和存储器单元1005之间的电荷共享，存取线1010可从第一电压转变到第二电压。当进行电荷共享时，开关1055可处于第二位置，使得存储器单元1005可以与存取线1010耦合。
可在存取线1010和电容器1030之间进行另一电荷共享。存取线1010可在此电荷共享操作中从第二电压转变到第三电压。在一个实例中，电容器1030可被称作参考电容器。电容器1030可依据开关1050的位置而与参考电压耦合。开关1050可处于可耦合电容器1030与接地的第一位置或可耦合电容器1030与参考电压的第二位置。在此实例中，开关1050处于第二位置且电容器1030与参考电压耦合，存储在电容器1030上的电荷量可至少基于此参考电压。
在一个实例中，存储器单元1005和存取线1010之间的电荷共享及存取线1010和电容器1030之间的电荷共享可在至少部分重叠的时间段期间进行。在另一实例中，存储器单元1005和存取线1010之间的电荷共享可在存取线1010和电容器1030之间的电荷共享之前进行。在存储器单元1005和电容器1030之间的电荷共享之后，存储器单元的状态可以至少部分地基于采用感测放大器1025放大第三电压而确定。感测放大器1020可以是对存取线1010预充电并且还放大和感测存储器单元1005的状态的组件。
图11示出用于使用感测放大器基于对存取线预充电进行存储器单元感测的时序图1100的实例。在一些实例中，时序图1100可对应于上文参考图4-10所描述的一或多个组件的操作。例如，时序图1100可包含对类似于存储器单元405、存取线410和感测放大器1020的存储器单元1005、存取线1010和感测放大器1020的论述。在不同图中以类似方式编号的组件可执行类似功能。例如，存储器单元1005可执行如先前描述的存储器单元805或存储器单元405的类似功能。
当PrePrech信号1103使开关1077闭合时，选定存取线1010可以首先预先预充电到比VMSA或目标电压高的电平。在一个实例中，存取线1010可以预充电到大致1.8伏。
PrePrech信号1103可使开关1077断开，且prech信号1105可使开关1040闭合，这可使存取线1010通过借助感测放大器1020放电来预充电，直到感测放大器1020达到截断值为止，所述截断值可取决于偏移电压(例如，感测放大器1020的阈值电压)。在一个实例中，感测放大器1020可以是或包含折叠式共源共栅配置中包含的PMOS晶体管。
接下来，可以启用字线1065，使得存储器单元1005可与存取线1010或存取线电容共享电荷。电荷可以在存取线1010和存储器单元1005之间转移，这可将存取线转变到第二电压。存取线上的第二电压可至少部分地基于在存取线和存储器单元之间转移电荷。这在图11中可描绘为存取或数字线上的两个不同的电压电平。即使存取线在大致相同的时间示出两个电压，但这仅仅是出于说明性目的，并且电压电平可取决于存储器单元状态的两个单独感测功能。存取线上的较高电压电平可说明存储器单元状态等同于高值或一值，且存取线上的较低电压电平可说明存储器单元状态等同于低值或零值。此外，在图11中，电压电平不按比例且仅用于说明性目的。在一个实例中，存取线上的两个电压电平之间的差可以大致为数百毫伏，例如第一值100mV，第二值可以是200mV。另外，一旦存取线1010开始与存储器单元1005共享电荷，就可以通过图11的latch_en信号1125启动图10的锁存器1060的latch_en装置1072。
RefApply信号1110可改变状态以便改变开关1050的状态，且电容器1030可与存取线1010共享电荷。在存取线和电容器之间转移电荷可转变到第三电压，这可至少部分地基于在存取线和电容器之间转移电荷。如关于图10所论述，开关1050可处于可对电容器1030充电的第二位置。这可以是图11的第二电荷共享操作。在一个实例中，可以首先实施存储器单元1005和存取线1010之间的电荷共享，且可以在存储器单元和存取线的电荷共享之后实施存取线1010和电容器1030之间的电荷共享。在另一实例中，可以在存储器单元1005与存取线1010共享电荷的同时实施电容器1030和存取线1010之间的电荷共享，使得这两个电荷共享操作的时间可彼此重叠。
如图11中所描绘，存取线1010上的电压电平可在存取线1010和电容器1030之间的电荷共享期间向上偏移。存取线1010的高电压电平和低电压电平可以上拉，并且可以大致围绕目标电压和在prech信号1105下对存取线1010预充电的偏移电压的总和。另外，可以大致在触发RefApply信号1110时撤销启动锁存器1060中的图10的预设装置1063和图11的预设信号1120。可以启动可在感测节点上产生信号的感测放大器1020，并且状态可以由锁存器1060锁存。ProgCompletion信号1135可改变状态以便改变开关1076，这可将感测放大器1020的源极箝位到固定电压，并且选通信号1115可启动锁存器1060的装置1080。
图12示出根据本公开的方面的支持使用感测放大器基于对存取线预充电进行存储器单元感测的存储器组件1205的框图1200。存储器组件1205可以是参考图1-11所描述的存储器装置的方面的实例。存储器组件1205可包含预充电组件1210、充电组件1215、确定组件1220、耦合组件1225、充电管理器1230和放电组件1235。这些组件中的每一个可彼此直接或间接通信(例如，通过一或多个总线)。
预充电组件1210可使存储器装置将存取线预充电到第一电压，其中预充电包含耦合存取线与感测放大器。如先前论述，感测放大器可对存取线预充电，并且还感测存储器单元的状态。
充电组件1215可使存储器装置在预充电之后在存取线和存储器单元之间转移电荷，其中基于在存取线和存储器单元之间转移电荷，存取线转变到第二电压。充电组件1215可使存储器装置在预充电之后在存取线和电容器之间转移电荷，其中基于在存取线和电容器之间转移电荷，存取线转变到第三电压。
确定组件1220可使存储器装置基于使用感测放大器放大第三电压而确定存储器单元的状态。
耦合组件1225可使存储器装置耦合存取线与感测放大器的输入。另外，耦合组件1225可耦合感测放大器的输入与感测放大器的输出。
充电管理器1230可使存储器装置在预充电之后在存取线和存储器单元之间转移电荷，其中基于在存取线和存储器单元之间转移电荷，存取线转变到第二电压。另外，充电管理器1230可在预充电之后在存取线和电容器之间转移电荷，其中基于在存取线和电容器之间转移电荷，存取线转变到第三电压。
图13示出根据本公开的方面的示出支持使用感测放大器基于对存取线预充电进行存储器单元感测的方法1300的流程图。方法1300的操作可由如本文中所描述的控制器或其组件来实施。例如，方法1300的操作可由参考图3至11所描述的控制器执行。在一些实例中，控制器可执行控制存储器装置的功能元件执行下文描述的功能的一组指令。另外地或可替代地，控制器可使用专用硬件执行下文描述的功能的方面。
在1305处，控制器可使存储器装置将存取线预充电到第一电压，其中预充电包含耦合存取线与感测放大器。1305的操作可根据本文所描述的方法执行。在一些实例中，1305的操作的方面可由参考图4至12所描述的预充电组件执行。
在1310处，控制器可使存储器装置在预充电之后在存取线和存储器单元之间转移电荷，其中基于在存取线和存储器单元之间转移电荷，存取线转变到第二电压。1310的操作可根据本文所描述的方法执行。在一些实例中，1310的操作的方面可由参考图4至12所描述的充电组件执行。
在1315处，控制器可使存储器装置在预充电之后在存取线和电容器之间转移电荷，其中基于在存取线和电容器之间转移电荷，存取线转变到第三电压。1315的操作可根据本文所描述的方法执行。在一些实例中，1315的操作的方面可由参考图4至12所描述的充电组件执行。
在1320处，控制器可使存储器装置基于使用感测放大器放大第三电压而确定存储器单元的状态。1320的操作可根据本文所描述的方法执行。在一些实例中，1320的操作的方面可由参考图4至12所描述的确定组件执行。
图14示出根据本公开的方面的示出支持使用感测放大器基于对存取线预充电进行存储器单元感测的方法1400的流程图。方法1400的操作可由如本文中所描述的控制器或其组件来实施。例如，方法1400的操作可由参考图4至12所描述的控制器执行。在一些实例中，控制器可执行控制存储器装置的功能元件执行下文描述的功能的一组指令。另外地或可替代地，控制器可使用专用硬件执行下文描述的功能的方面。
在1405处，控制器可使存储器装置将存取线预充电到第一电压，其中预充电包含耦合存取线与感测放大器。1405的操作可根据本文所描述的方法执行。在一些实例中，1405的操作的方面可由参考图4至12所描述的预充电组件执行。
在1410处，控制器可使存储器装置耦合存取线与感测放大器的输入。1410的操作可根据本文所描述的方法执行。在一些实例中，1410的操作的方面可由参考图4至12所描述的耦合组件执行。
在1415处，控制器可使存储器装置耦合感测放大器的输入与感测放大器的输出。1415的操作可根据本文所描述的方法执行。在一些实例中，1415的操作的方面可由参考图4至12所描述的耦合组件执行。
在1420处，控制器可使存储器装置在预充电之后在存取线和存储器单元之间转移电荷，其中基于在存取线和存储器单元之间转移电荷，存取线转变到第二电压。1420的操作可根据本文所描述的方法执行。在一些实例中，1420的操作的方面可由参考图4至12所描述的充电组件执行。
在1425处，控制器可使存储器装置在预充电之后在存取线和电容器之间转移电荷，其中基于在存取线和电容器之间转移电荷，存取线转变到第三电压。1425的操作可根据本文所描述的方法执行。在一些实例中，1425的操作的方面可由参考图4至12所描述的充电组件执行。
在1430处，控制器可使存储器装置基于使用感测放大器放大第三电压而确定存储器单元的状态。1430的操作可根据本文所描述的方法执行。在一些实例中，1430的操作的方面可由参考图4至12所描述的确定组件执行。
图15示出根据本公开的方面的示出支持使用感测放大器基于对存取线预充电进行存储器单元感测的方法1500的流程图。方法1500的操作可由如本文中所描述的控制器或其组件来实施。例如，方法1500的操作可由参考图3至11所描述的控制器执行。在一些实例中，控制器可执行控制存储器装置的功能元件执行下文描述的功能的一组指令。另外地或可替代地，控制器可使用专用硬件执行下文描述的功能的方面。
在1505处，控制器可使存储器装置将存取线设置为大于第一电压的初始电压。1505的操作可根据本文所描述的方法执行。在一些实例中，1505的操作的方面可由参考图4至12所描述的充电管理器执行。
在1510处，控制器可使存储器装置通过感测放大器对存取线进行放电。1510的操作可根据本文所描述的方法执行。在一些实例中，1510的操作的方面可由参考图4至12所描述的预充电组件执行。
在1515处，控制器可使存储器装置将存取线预充电到第一电压，其中预充电包含耦合存取线与感测放大器。1515的操作可根据本文所描述的方法执行。在一些实例中，1515的操作的方面可由参考图4至12所描述的放电组件执行。
在1520处，控制器可使存储器装置耦合存取线与感测放大器的输入。1520的操作可根据本文所描述的方法执行。在一些实例中，1520的操作的方面可由参考图4至12所描述的耦合组件执行。
在1525处，控制器可使存储器装置在预充电之后在存取线和存储器单元之间转移电荷，其中基于在存取线和存储器单元之间转移电荷，存取线转变到第二电压。1525的操作可根据本文所描述的方法执行。在一些实例中，1525的操作的方面可由参考图4至12所描述的充电组件执行。
在1530处，控制器可使存储器装置在预充电之后在存取线和电容器之间转移电荷，其中基于在存取线和电容器之间转移电荷，存取线转变到第三电压。1530的操作可根据本文所描述的方法执行。在一些实例中，1530的操作的方面可由参考图4至12所描述的充电组件执行。
在1535处，控制器可使存储器装置基于使用感测放大器放大第三电压而确定存储器单元的状态。1535的操作可根据本文所描述的方法执行。在一些实例中，1535的操作的方面可由参考图4至12所描述的确定组件执行。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1300、方法1400或方法1500。设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：将存取线预充电到第一电压，其中预充电包括耦合存取线与感测放大器；在预充电之后在存取线和存储器单元之间转移电荷，其中至少部分地基于在存取线和存储器单元之间转移电荷，存取线转变到第二电压；在预充电之后在存取线和电容器之间转移电荷，其中至少部分地基于在存取线和电容器之间转移电荷，存取线转变到第三电压；以及至少部分地基于使用感测放大器放大第三电压而确定存储器单元的状态。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，将存取线预充电到第一电压可包含耦合存取线与感测放大器的输入。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，将存取线预充电到第一电压可包含耦合感测放大器的输入与感测放大器的输出。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，将存取线预充电到第一电压可包含将感测放大器的第二输入设置为目标电压。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一电压可以至少部分地基于目标电压和感测放大器的偏移电压。在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一电压可以至少部分地基于感测放大器的增益。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在存取线和存储器单元之间转移电荷之前将感测放大器的输入与放大器的输出解耦。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，将存取线预充电到第一电压可包含将存取线设置为大于第一电压的初始电压并通过感测放大器对存取线进行放电。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一电压可以至少部分地基于感测放大器的阈值电压。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，通过感测放大器对存取线进行放电可进一步包含将感测放大器的输出耦合到具有小于第一电压的电压的电压源。这可进一步包含在存取线和存储器单元之间转移电荷之前将感测放大器的输出与电压源解耦。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，在存取线和存储器之间转移电荷可以与在存取线和电容器之间转移电荷同时进行。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，在存取线和电容器之间转移电荷可包含耦合电容器与第四电压，其中电容器所存储的电荷量至少部分地基于第四电压。在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第四电压可以是接地参考点。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，当存储器单元的状态是第一状态时，第三电压具有第一值，当存储器单元的状态包括第二状态时，第三电压具有第二值，并且第一值大于中心电压，第二值小于中心电压，所述中心电压至少部分地基于感测放大器的偏移电压。
本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在存取线和存储器单元之间转移电荷和/或在存取线和电容器之间转移电荷的同时耦合放大器的输出与电压源。
在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，感测放大器可以是差分放大器或折叠式共源共栅放大器。
在一些实例中，一种设备可使用通用或专用硬件执行本文中所描述的功能的方面。设备可包含：存储器单元，其配置成与存取线共享电荷；感测放大器，其具有配置成与存取线选择性地耦合的输出节点和输入节点；电容器，其配置成与存取线共享电荷；以及锁存器，其配置成至少部分地基于感测放大器的输出节点处的电压而锁存存储器单元的状态。
在一些实例中，设备可包含可以是配置成在输入节点和输出节点与存取线耦合时将存取线驱动到第一电压的差分放大器的感测放大器，并且其中第一电压至少部分地基于差分放大器的第二输入节点处的第二电压。另外，耦合输入节点和输出节点与存取线可形成反馈回路。
在一些实例中，设备可包含配置成当输入节点可与存取线耦合且输出节点可与电压源耦合时将存取线放电到第一电压的单端放大器，并且其中第一电压可以至少部分地基于单端的放大器中包含的晶体管的阈值电压。
在一些实例中，设备可包含配置成将存取线设置为大于第一电压的初始电压的开关组件。另外，设备可包含配置成选择性地耦合电容器与电压源的开关组件，其中电容器和存取线之间的电荷转移方向至少部分地基于电压源。
在设备的一些实例中，输出节点可配置成在第一时间与存取线耦合并在第一时间之后的第二时间与存取线解耦，存储器单元可配置成在第二时间之后的第三时间与存取线耦合，且电容器配置成在第二时间之后的第四时间与存取线共享电荷，且锁存器配置成在第四时间之后的第五时间锁存存储器单元的状态。
在一些实例中，设备可包含存储器单元、感测放大器、电容器和存储器控制器。存储器控制器可用来：至少部分地基于耦合存取线与感测放大器的输入节点而将存取线预充电到第一电压；在对存取线预充电之后使存储器单元与存取线共享电荷，其中至少部分地基于与存储器单元交换电荷，存取线转变到第二电压；在对存取线预充电之后使存取线与电容器共享电荷，其中至少部分地基于与电容器交换电荷，存取线转变到第三电压；以及至少部分地基于使用感测放大器放大第三电压而确定存储器单元的状态。
应注意，上文所描述的方法描述可能的实施方案，且操作和步骤可被重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种的方面。
可使用多种不同技术和技艺中的任何者来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持在大致零伏(0V)的电压但是不是与接地直接耦合的电路的节点。因此，虚拟接地的电压可在稳定状态下暂时地波动并返回到大致0V。虚拟接地可以使用各种电子电路元件来实施，例如由运算放大器和电阻器组成的分压器。其它实施方案也是可能的。“虚拟接地”或“实质上接地”意味着连接到大致0V。
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的导电路径，那么组件被视为与彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，基于包含所连接组件的装置的操作，与彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可以是断路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或者所连接组件之间的导电路径可以是可包含中间组件的间接导电路径，所述中间组件例如是开关、晶体管或其它组件。在一些情况下，信号在所连接组件之间的流动可以在一时间内中断，例如，使用一或多个中间组件，例如开关或晶体管。
术语“耦合”是指从组件之间的断路关系移动到组件之间的闭路关系的情形，在所述断路关系中信号目前无法通过导电路径在组件之间传送，在所述闭路关系中信号能够通过导电路径在组件之间传送。当例如控制器的一组件将其它组件耦合在一起时，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。
术语“隔离”是指组件之间的其中信号目前无法在组件之间流动的关系。如果组件之间存在断路，那么它们彼此隔离。例如，由定位在两个组件之间的开关间隔开的所述两个组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文中所使用，术语“大体上”是指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
本文中所论述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料例如金属连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂例如简并半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分隔开。如果沟道是n型(即，大部分载体为信号)，那么FET可以被称作n型FET。如果沟道是p型(即，大部分载体为电洞)，那么FET可以被称作p型FET。沟道可被绝缘栅极氧化物端封。可通过将电压施加到栅极，控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。
本文结合附图阐述的描述内容描述实例配置，且并不表示可实施或在权利要求书的范围的所有实例。本文中所使用术语“示范性”意指“充当实例、例子或说明”且并不意谓“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块与模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心结合，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软体实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体发射。其它实例和实施方案在本公开和所附权利要求书的范围内。例如，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，前加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述以使所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的精神或范围。因此，本公开不限于本文所述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
将存取线预充电到第一电压，其中所述预充电包括耦合所述存取线与感测放大器；
在所述预充电之后在所述存取线和存储器单元之间转移电荷，其中至少部分地基于在所述存取线和所述存储器单元之间转移所述电荷，所述存取线转变到第二电压；
在所述预充电之后在所述存取线和电容器之间转移电荷，其中至少部分地基于在所述存取线和所述电容器之间转移所述电荷，所述存取线转变到第三电压；以及
至少部分地基于使用所述感测放大器放大所述第三电压而确定所述存储器单元的状态。
2.根据权利要求1所述的方法，其中将所述存取线预充电到所述第一电压包括：
耦合所述存取线与所述感测放大器的输入。
3.根据权利要求2所述的方法，其中将所述存取线预充电到所述第一电压进一步包括：
耦合所述感测放大器的所述输入与所述感测放大器的输出。
4.根据权利要求3所述的方法，其中将所述存取线预充电到所述第一电压进一步包括：
将所述感测放大器的第二输入设置为目标电压。
5.根据权利要求4所述的方法，其中所述第一电压至少部分地基于所述目标电压和所述感测放大器的偏移电压。
6.根据权利要求3所述的方法，其中所述第一电压至少部分地基于所述感测放大器的增益。
7.根据权利要求3所述的方法，其进一步包括：
在所述存取线和所述存储器单元之间转移所述电荷之前，将所述感测放大器的所述输入与所述放大器的所述输出解耦。
8.根据权利要求2所述的方法，其中将所述存取线预充电到所述第一电压进一步包括：
将所述存取线设置为大于所述第一电压的初始电压；以及
通过所述感测放大器对所述存取线进行放电。
9.根据权利要求8所述的方法，其中所述第一电压至少部分地基于所述感测放大器的阈值电压。
10.根据权利要求8所述的方法，其中通过所述感测放大器对所述存取线进行放电包括：
将所述感测放大器的输出耦合到具有小于所述第一电压的电压的电压源，所述方法进一步包括：
在所述存取线和所述存储器单元之间转移所述电荷之前，将所述感测放大器的所述输出与所述电压源解耦。
11.根据权利要求1所述的方法，其中在所述存取线和所述存储器之间转移所述电荷与在所述存取线和所述电容器之间转移所述电荷同时进行。
12.根据权利要求1所述的方法，其中在所述存取线和所述电容器之间转移所述电荷包括：
耦合所述电容器与第四电压；其中所述电容器所存储的电荷量至少部分地基于所述第四电压。
13.根据权利要求12所述的方法，其中所述第四电压包括接地参考点。
14.根据权利要求1所述的方法，其中：
当所述存储器单元的所述状态包括第一状态时，所述第三电压具有第一值；
当所述存储器单元的所述状态包括第二状态时，所述第三电压具有第二值；且
所述第一值大于中心电压，所述第二值小于中心电压，所述中心电压至少部分地基于所述感测放大器的偏移电压。
15.根据权利要求1所述的方法，其进一步包括：
在所述存取线和所述存储器单元之间转移所述电荷和/或在所述存取线和所述电容器之间转移所述电荷的同时，耦合所述放大器的输出与电压源。
16.根据权利要求1所述的方法，其中所述感测放大器包括差分放大器。
17.根据权利要求1所述的方法，其中所述感测放大器包括折叠式共源共栅放大器。
18.一种设备，其包括：
存储器单元，其配置成与存取线共享电荷；
感测放大器，其具有配置成与所述存取线选择性地耦合的输出节点和输入节点；
电容器，其配置成与所述存取线共享电荷；以及
锁存器，其配置成至少部分地基于所述感测放大器的所述输出节点处的电压而锁存所述存储器单元的状态。
19.根据权利要求18所述的设备，其中所述感测放大器包括：
差分放大器，其配置成在所述输入节点和所述输出节点与所述存取线耦合时将所述存取线驱动到第一电压，并且其中所述第一电压至少部分地基于所述差分放大器的第二输入节点处的第二电压。
20.根据权利要求19所述的设备，其中耦合所述输入节点和所述输出节点与所述存取线形成反馈回路。
21.根据权利要求18所述的设备，其中所述感测放大器包括：
单端放大器，其配置成当所述输入节点与所述存取线耦合且所述输出节点与电压源耦合时将所述存取线放电到第一电压，并且其中所述第一电压至少部分地基于所述单端的放大器中包含的晶体管的阈值电压。
22.根据权利要求21所述的设备，其进一步包括：
开关组件，其配置成将所述存取线设置为大于所述第一电压的初始电压。
23.根据权利要求18所述的设备，其进一步包括：
开关组件，其配置成选择性地耦合所述电容器与电压源，其中所述电容器和所述存取线之间的电荷转移方向至少部分地基于所述电压源。
24.根据权利要求18所述的设备，其中：
所述输出节点配置成在第一时间与所述存取线耦合且在所述第一时间之后的第二时间与所述存取线解耦；
所述存储器单元配置成在所述第二时间之后的第三时间与所述存取线耦合；且
所述电容器配置成在所述第二时间之后的第四时间与所述存取线共享电荷；且
所述锁存器配置成在所述第四时间之后的第五时间锁存所述存储器单元的所述状态。
25.一种设备，其包括：
存储器单元；
感测放大器；
电容器；以及
存储器控制器，其可用于进行以下操作：
至少部分地基于耦合存取线与所述感测放大器的输入节点，将所述存取线预充电到第一电压；
在对所述存取线预充电之后使所述存储器单元与所述存取线共享电荷，其中至少部分地基于与所述存储器单元交换电荷，所述存取线转变到第二电压；
在对所述存取线预充电之后使所述存取线与所述电容器共享电荷，其中至少部分地基于与所述电容器交换电荷，所述存取线转变到第三电压；以及
至少部分地基于使用所述感测放大器放大所述第三电压而确定所述存储器单元的状态。
CN201910955878.3A 2018-10-10 2019-10-09 使用感测放大器基于对存取线预充电进行存储器单元感测 Active CN111028872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/156,347 2018-10-10
US16/156,347 US10546629B1 (en) 2018-10-10 2018-10-10 Memory cell sensing based on precharging an access line using a sense amplifier

Publications (2)

Publication Number Publication Date
CN111028872A true CN111028872A (zh) 2020-04-17
CN111028872B CN111028872B (zh) 2021-03-16

Family

ID=69180099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910955878.3A Active CN111028872B (zh) 2018-10-10 2019-10-09 使用感测放大器基于对存取线预充电进行存储器单元感测

Country Status (2)

Country Link
US (3) US10546629B1 (zh)
CN (1) CN111028872B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112510037A (zh) * 2020-12-01 2021-03-16 西安紫光国芯半导体有限公司 3d逻辑芯片电容电路、逻辑芯片及电子设备
CN114121070A (zh) * 2020-08-27 2022-03-01 美光科技公司 存储器单元感测应力缓解
TWI783473B (zh) * 2020-05-28 2022-11-11 台灣積體電路製造股份有限公司 記憶體系統及其操作方法
US11763891B2 (en) 2020-05-28 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reliable sensing of memory cells

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004493B1 (en) * 2019-12-05 2021-05-11 Micron Technology, Inc. Differential amplifier sensing schemes for non-switching state compensation
EP4128240A4 (en) * 2020-03-24 2023-03-08 Micron Technology, Inc. MEMORY DEVICE WITH SINGLE TRANSISTOR DRIVERS AND METHOD OF OPERATING THE MEMORY DEVICE
US11727981B2 (en) 2021-07-07 2023-08-15 Micron Technology, Inc. Sense amplifier with digit line multiplexing
US12073864B2 (en) 2022-05-10 2024-08-27 Micron Technology, Inc. Memory cell sensing using two step word line enabling
US20240185903A1 (en) * 2022-12-02 2024-06-06 Ferroelectric Memory Gmbh Devices, methods, and systems for a multilevel memory cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965871A (en) * 1997-11-05 1999-10-12 Pixart Technology, Inc. Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation
CN1427417A (zh) * 2001-12-18 2003-07-02 夏普公司 半导体贮存器件和信息设备
CN101819814A (zh) * 2009-02-26 2010-09-01 台湾积体电路制造股份有限公司 感测放大器及具有感测放大器的存储器
CN104078077A (zh) * 2013-03-27 2014-10-01 国际商业机器公司 用于单端eDRAM感测放大器的方法和半导体器件
CN107218956A (zh) * 2016-03-21 2017-09-29 财团法人工业技术研究院 电容传感器的读出电路与其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538914B1 (en) * 2002-04-01 2003-03-25 Ramtron International Corporation Ferroelectric memory with bit-plate parallel architecture and operating method thereof
US6785629B2 (en) * 2002-07-02 2004-08-31 Agilent Technologies, Inc. Accuracy determination in bit line voltage measurements
KR100518581B1 (ko) * 2003-06-11 2005-10-04 삼성전자주식회사 별도의 기준 전압 발생기 없이 비트 셀 데이터를 출력하는반도체 메모리 장치, 및 그 방법
FR2951575B1 (fr) * 2009-10-20 2011-12-16 St Microelectronics Rousset Amplificateur de lecture ayant des moyens de precharge de bitline rapides
US9460776B2 (en) * 2013-01-23 2016-10-04 Nvidia Corporation SRAM voltage assist
US9275702B2 (en) * 2013-11-29 2016-03-01 The Regents Of The University Of Michigan Memory circuitry including read voltage boost
KR101753366B1 (ko) * 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102285785B1 (ko) * 2015-06-02 2021-08-04 삼성전자 주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치를 포함하는 메모리 시스템
KR102513528B1 (ko) * 2018-07-16 2023-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965871A (en) * 1997-11-05 1999-10-12 Pixart Technology, Inc. Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation
CN1427417A (zh) * 2001-12-18 2003-07-02 夏普公司 半导体贮存器件和信息设备
CN101819814A (zh) * 2009-02-26 2010-09-01 台湾积体电路制造股份有限公司 感测放大器及具有感测放大器的存储器
CN104078077A (zh) * 2013-03-27 2014-10-01 国际商业机器公司 用于单端eDRAM感测放大器的方法和半导体器件
CN107218956A (zh) * 2016-03-21 2017-09-29 财团法人工业技术研究院 电容传感器的读出电路与其操作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783473B (zh) * 2020-05-28 2022-11-11 台灣積體電路製造股份有限公司 記憶體系統及其操作方法
US11763891B2 (en) 2020-05-28 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reliable sensing of memory cells
US12106809B2 (en) 2020-05-28 2024-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reliable sensing of memory cells
CN114121070A (zh) * 2020-08-27 2022-03-01 美光科技公司 存储器单元感测应力缓解
CN112510037A (zh) * 2020-12-01 2021-03-16 西安紫光国芯半导体有限公司 3d逻辑芯片电容电路、逻辑芯片及电子设备
CN112510037B (zh) * 2020-12-01 2024-06-14 西安紫光国芯半导体有限公司 3d逻辑芯片电容电路、逻辑芯片及电子设备

Also Published As

Publication number Publication date
US10692564B2 (en) 2020-06-23
US20200118613A1 (en) 2020-04-16
CN111028872B (zh) 2021-03-16
US20200335152A1 (en) 2020-10-22
US10957383B2 (en) 2021-03-23
US10546629B1 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
CN111028872B (zh) 使用感测放大器基于对存取线预充电进行存储器单元感测
US11211109B2 (en) Access schemes for protecting stored data in a memory device
US11915779B2 (en) Sense amplifier schemes for accessing memory cells
US11887689B2 (en) Techniques for precharging a memory cell
US10667621B2 (en) Multi-stage memory sensing
US10937487B2 (en) Differential amplifier schemes for sensing memory cells
US11688449B2 (en) Memory management for charge leakage in a memory device
US11545206B2 (en) Differential amplifier sensing schemes for non-switching state compensation in a memory device
US11735234B2 (en) Differential amplifier schemes for sensing memory cells
JP2023519951A (ja) 読み出し動作中のメモリセルバイアス技法
US20230267977A1 (en) Signal development circuitry layouts in a memory device
US11837269B2 (en) Deck-level signal development cascodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant