CN115497549A - 单元数据批量复位 - Google Patents

单元数据批量复位 Download PDF

Info

Publication number
CN115497549A
CN115497549A CN202210676884.7A CN202210676884A CN115497549A CN 115497549 A CN115497549 A CN 115497549A CN 202210676884 A CN202210676884 A CN 202210676884A CN 115497549 A CN115497549 A CN 115497549A
Authority
CN
China
Prior art keywords
subset
word lines
voltage
driving
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210676884.7A
Other languages
English (en)
Inventor
A·维斯孔蒂
J·J·亚瓦尼法尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115497549A publication Critical patent/CN115497549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2277—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请涉及单元数据批量复位。在一些实例中，可基于相关联存储器装置转换功率状态而将逻辑状态(例如，第一逻辑状态)写入到一或多个存储器单元。为了将所述第一逻辑状态写入到所述存储器单元，可将数字线的第一子集驱动到第一电压并且可将板驱动到第二电压。在将所述数字线及板驱动到相应电压时，可将一或多个字线驱动到所述第二电压。在一些情况下，可基于相邻字线之间发生的电荷共享而将所述字线驱动到所述第二电压。

Description

单元数据批量复位
交叉引用
本专利申请主张维斯康提(VISCONTI)等人在2021年6月17日提交的标题为“单元数据批量复位(CELL DATA BULK RESET)”的第17/350,757号美国专利申请的权益，所述美国专利申请被转让给本受让人且以引用的方式明确并入本文中。
技术领域
技术领域涉及单元数据批量复位。
背景技术
存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持超过两个状态，可存储其中的任一状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使无外部电源。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。
发明内容
描述一种方法。所述方法可包含：在包括多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换；至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器装置的数字线的第一子集驱动到第一电压且将所述存储器装置的字线的第一子集驱动到第二电压；及至少部分地基于将数字线的所述第一子集驱动到所述第一电压且将字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到与字线的所述第一子集及数字线的所述第一子集相关联的所述多个非易失性存储器单元的子集。
描述一种方法。所述方法可包含：在包括多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换；至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器装置的数字线的第一子集驱动到第一电压；将所述存储器装置的字线的第一子集驱动到第二电压，同时将数字线的所述第一子集驱动到所述第一电压，其中至少部分地基于将所述存储器装置的字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到所述存储器装置的所述多个非易失性存储器单元的第一子集；在将字线的所述第一子集驱动到所述第二电压之后，与所述存储器装置的字线的第二子集共享字线的所述第一子集的电荷；及至少部分地基于与字线的所述第二子集共享字线的所述第一子集的所述电荷而将字线的所述第二子集驱动到所述第二电压，其中至少部分地基于将所述存储器装置的字线的所述第二子集驱动到所述第二电压而将所述第一逻辑状态写入到所述存储器装置的所述多个非易失性存储器单元的第二子集。
描述一种设备。所述设备可包含：存储器阵列，其包括多个非易失性存储器单元；及控制器，其与所述存储器阵列耦合，所述控制器可用于：确定从第一功率状态到第二功率状态的转换；至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器阵列的数字线的第一子集驱动到第一电压且将所述存储器阵列的字线的第一子集驱动到第二电压；及至少部分地基于将所述存储器阵列的数字线的所述第一子集驱动到所述第二电压且将字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到与字线的所述第一子集及数字线的所述第一子集相关联的所述多个非易失性存储器单元的子集。
描述一种设备。所述设备可包含：存储器阵列，其包括多个非易失性存储器单元；控制器，其与所述存储器阵列耦合且可用于确定从第一功率状态到第二功率状态的转换；第一驱动器，其与所述存储器阵列耦合且经配置以至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器阵列的数字线的第一子集驱动到第一电压；第二驱动器，其与所述存储器阵列耦合且经配置以将所述存储器阵列的字线的第一子集驱动到第二电压，同时将数字线的所述第一子集驱动到所述第一电压，其中至少部分地基于所述第二驱动器将所述存储器阵列的字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到所述存储器阵列的所述多个非易失性存储器单元的第一子集；及第三驱动器，其与所述存储器阵列耦合且经配置以在将字线的所述第一子集驱动到所述第二电压之后，至少部分地基于与字线的所述第二子集共享字线的所述第一子集的电荷而将字线的第二子集驱动到所述第二电压，其中至少部分地基于将所述存储器阵列的字线的所述第二子集驱动到所述第二电压而将所述第一逻辑状态写入到所述存储器阵列的所述多个非易失性存储器单元的第二子集。
附图说明
图1说明根据如本文所公开的实例的支持单元数据批量复位的系统的实例。
图2说明根据如本文所公开的实例的支持单元数据批量复位的存储器裸片的实例。
图3说明根据如本文所公开的实例的支持单元数据批量复位的电路图的实例。
图4说明根据如本文所公开的实例的支持单元数据批量复位的时序图的实例。
图5说明根据如本文所公开的实例的支持单元数据批量复位的时序图的实例。
图6说明根据如本文所公开的实例的支持单元数据批量复位的存储器单元的电压分布的曲线图的实例。
图7说明根据如本文所公开的实例的支持单元数据批量复位的电路图的实例。
图8说明根据如本文所公开的实例的支持单元数据批量复位的时序图的实例。
图9展示根据如本文所公开的实例的支持单元数据批量复位的存储器控制器的框图。
图10展示根据如本文所公开的实例的支持单元数据批量复位的存储器控制器的框图。
图11及12展示说明根据如本文所公开的实例的支持单元数据批量复位的一或多种方法的流程图。
具体实施方式
例如存储器装置的电子装置可包含例如动态随机存取存储器(DRAM)的存储器。因为DRAM(及其它类似存储器类型)在本质上为易失性的，所以它可能仅在其通电期间(例如，或仅在其后的短暂瞬态时间内)存储数据。换句话说，易失性存储器需要电力来维持所存储的信息。在一些存储器装置中，非易失性存储器可为DRAM的合适替换。然而，因为非易失性存储器不需要电力来维持所存储数据，所以即使在存储器装置已经断电之后，数据也可能容易被存取。也就是说，因为存储器系统可经配置以利用易失性存储器并且在移除电源之后可能不具有针对存储器中所保留的数据的安全实践，所以用非易失性存储器代替易失性存储器可能会造成安全威胁。因此，使用非易失性存储器代替易失性存储器可能会带来挑战。
本文描述一种存储器系统，所述存储器系统经配置以在转换功率状态后对一或多个非易失性存储器单元执行批量复位。在一些实例中，当存储器系统断电(或通电)时，一些数据可复位(例如，重新编程)以最小化原文由于存储器的非易失性性质而产生的安全性风险。在第一实例中，在存储器系统通电或断电后，存储器单元的集合(例如，其可为存储器装置的存储器单元的一部分)可被编程为第一逻辑状态(例如，逻辑“0”)。为了对存储器单元的集合进行编程，可将与存储器单元的集合相关联的一或多个数字线驱动到第一电压(例如，接地、VSS)，可将与存储器单元的集合相关联的板线驱动到第二电压(例如，电源电压VDD1)，及可断言与存储器单元的集合的子集相关联的字线的群组(例如，其可具有一或多个字线)(例如，驱动到第二电压)。可依序断言字线的额外群组以将存储器单元的集合的额外子集编程为第一逻辑状态。因此，可将存储器单元的集合编程为第一逻辑状态，这可减少存储器系统在转换功率状态时原本可能容易受到的任何安全性风险。
在一些实例中，可基于一或多个字线之间的电荷共享来断言额外字线的依序断言。当在断言第一组字线与断言第二组字线之间转换时，可在第一组字线与第二组字线之间共享电荷，并且可将第二组字线的电压增加到中间电压(例如，大于0V但小于VDD1的电压)。接着可对第一组字线解除断言(例如，驱动到VSS)，并且可将第二组字线从中间电压驱动到第二电压，这可节省电力。因此，与如果使用电源断言所有字线以将字线从解除断言状态(例如，VSS)驱动到断言状态(例如，VDD1)相比，可使用更少功率将存储器单元的集合编程到第一逻辑状态。功率节省可减少由存储器装置使用的瞬时电流，这可允许存储器装置更快地执行批量复位，或者可允许存储器装置使用有限的电源(例如电源上的电容器上的剩余电荷)批量复位更多行。
最初参考图1及2在系统及裸片的上下文中描述本公开的特征。参考图3到8在电路图、时序图及曲线图的上下文中描述本公开的特征。通过与如参考图9到12所描述的单元数据批量复位相关的设备图及流程图进一步说明及参考所述设备图及流程图描述本公开的这些及其它特征。
图1说明根据如本文所公开的实例的支持单元数据批量复位的系统100的实例。系统100可包含主机装置105、存储器装置110及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。
系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可为可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、片上系统(SoC)或某一其它固定或便携式电子装置以及其它实例内的处理器或其它电路系统的实例。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
存储器装置110可为可用于提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可经配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用于支持以下中的一或多个：用于调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105及存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令及同步、定时惯例，或其它因素。
存储器装置110可用于存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型或相依型装置(例如，响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130，或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。
处理器125可用于提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
BIOS组件130可为包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每个存储器裸片160(例如，存储器裸片160a、存储器裸片160b、存储器裸片160N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个瓦片、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装，或者多芯片存储器或多芯片封装。
存储器裸片160可为二维(2D)存储器单元阵列的实例，或可为三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单个存储器阵列170。3D存储器裸片160可包含两个或更多个存储器阵列170，其可彼此上下堆叠或紧挨着彼此定位(例如相对于衬底)。在一些实例中，3D存储器裸片160中的存储器阵列170可称为层面、层级、层或裸片。3D存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。在一些3D存储器裸片160中，不同层面可共享至少一个共同存取线，使得一些层面可共享字线、数字线或板线中的一或多个。
装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如，对于存储器裸片160在本地)可包含可用于控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可用于与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或本文中所描述的功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦可。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间运载信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可用于运载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫及在存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可用于充当信道的一部分。
信道115(及相关联的信号路径及端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令及地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿及下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。
在一些实例中，可对存储器阵列170的一或多个存储器单元执行强制写入操作。举例来说，存储器装置110可接收命令或信令(例如，来自主机装置105)以从第一功率状态转换到第二功率状态。在接收到命令或信令后，本地存储器控制器165可起始将存储器阵列170的一或多个数字线驱动到第一电压(例如，到VSS、到接地)，且将一或多个板线驱动到第二电压(例如，到VDD1)。此外，本地存储器控制器165可断言字线群组(例如，将一或多个字线驱动到第二电压VDD1)，这可导致跨越一或多个存储器单元施加正写入脉冲。正写入脉冲可产生写入到存储器单元的第一逻辑状态(例如，逻辑“0”)。也就是说，如果存储器单元已经处于第一逻辑状态，则其可保留在第一逻辑状态，并且如果存储器单元处于第二逻辑状态，则可将其写入到第一逻辑状态。因为存储器装置110的存储器单元可为非易失性存储器单元且因此可在断电时保留数据，所以对存储器单元执行强制写入操作可防止在转换功率状态时存储有效数据，否则可能会对存储器装置110造成安全性风险。强制写入操作可在断电时(例如，当接收到将移除电源的指示时，或当移除电源时)、在通电时(例如，在断电之后检测到供应电力时)，或在断电及通电两者时执行。
图2说明根据如本文所公开的实例的支持单元数据批量复位的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，编程为一组两个或更多个可能状态中一个)。举例来说，存储器单元205可用于一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层存储器单元)可操作以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。
存储器单元205可存储表示电容器中的可编程状态的状态(例如，偏振状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，所述电容器包含铁电材料以存储表示可编程状态的电荷及/或极化。存储器单元205可包含逻辑存储组件，例如电容器240及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，及电容器240的第二节点可与板线220耦合。开关组件245可为选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
存储器裸片200可包含布置成图案(例如网格状图案)的存取线(例如，字线210、数字线215及板线220)。存取线可为与存储器单元205耦合的导线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称为行线。在一些实例中，数字线215可称为列线或位线。对存取线、行线、列线、字线、数字线、位线或板线，或其类似物的引用可互换，而不损害理解或操作。存储器单元205可定位在字线210、数字线215及/或板线220的相交点处。
可通过激活或选择例如字线210、数字线215及/或板线220的存取线来对存储器单元205执行例如读取及写入的操作。通过偏置字线210、数字线215及板线220(例如，将电压施加到字线210、数字线215，或板线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
存取存储器单元205可通过行解码器225、列解码器230，及板驱动器235来控制。举例来说，行解码器225可从本地存储器控制器265接收行地址且基于接收到的行地址来激活字线210。列解码器230从本地存储器控制器265接收列地址，且基于所接收的列地址来激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，且基于所接收的板地址来激活板线220。尽管在图2中说明为在与字线210相同的方向上延伸，但是板线220可在与数字线215相同的方向上延伸，或单个板线220可与跨越一或多个字线210或数字线215(例如，跨越与一或多个字线相关联的存储器单元205的子集及与一或多个数字线215相关联的存储器单元205的子集)的存储器单元205的群组耦合。
选择或解除选择存储器单元205可通过激活或解除激活开关组件245来实现。电容器240可使用开关组件245与数字线215电子通信。举例来说，当开关组件245被解除激活时电容器240可与数字线215隔离，且当开关组件245被激活时电容器240可与数字线215耦合。
感测组件250可确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)进行比较。存储器单元205的所检测到的逻辑状态可提供为感测组件250的输出(例如，到输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230及板驱动器235，及感测组件250中的一或多个可与本地存储器控制器265处于相同位置。本地存储器控制器265可用于从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号及列地址信号以激活目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅度、形状或持续时间可变化，且对于在操作存储器裸片200时所论述的各种操作来说可能不同。
本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行一或多个读取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可用于执行此处未列出的其它存取操作或与存储器裸片200的操作相关的不与存取存储器单元205直接相关的其它操作。
本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可被编程为存储所要逻辑状态。本地存储器控制器265可识别其上将执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215、及目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，写入脉冲)施加到数字线215以将特定状态(例如，电荷)存储在存储器单元205的电容器240中。用作写入操作的一部分的脉冲可包含持续时间内的一或多个电压电平。
在一些实例中，可对存储器裸片200的一或多个存储器单元205执行强制写入操作。举例来说，本地存储器控制器265可接收命令(例如，来自如参考图1所描述的主机装置105)或信令(例如，电源条件的变化)以从第一功率状态转换到第二功率状态。在接收到命令或信令后，本地存储器控制器265可起始将一或多个数字线215驱动到第一电压(例如，VSS)，及将一或多个板线220驱动到第二电压(例如，VDD1)。此外，本地存储器控制器265可断言字线210的群组(例如，将一或多个字线210驱动到第二电压(VDD1))，这可导致跨越一或多个存储器单元205施加正写入脉冲。正写入脉冲可产生写入到存储器单元205的第一逻辑状态(例如，逻辑“0”)。因为存储器裸片200的存储器单元205可为非易失性存储器单元且因此可在断电时保留数据，所以对存储器单元205执行强制写入操作可防止在转换功率状态时存储有效数据，否则可能会对由主机装置105存储的数据造成安全性风险。
图3说明根据如本文所公开的实例的支持单元数据批量复位的电路图300的实例。电路图300可说明非易失性存储器单元阵列345的各方面。举例来说，电路图300可说明非易失性存储器单元345，其各自与相应字线群组305中的字线、数字线335及板线340耦合。电路图300还可说明可与数字线335耦合的驱动器325，及可与板线340耦合的驱动器330。每个字线群组305的字线310还可与一或多个驱动器(未展示)耦合。
每个驱动器可与一或多个电压源耦合并且可经配置以基于与驱动器耦合的电压源驱动相应线(例如，数字线335、板线340，或字线310)。举例来说，驱动器可与第一电压源(例如，VSS)、第二电压源(例如，VDD1)，或第三电压源(例如，VMPL)耦合。在一些情况下，可基于驱动器将相应线驱动到相应电压而对存储器单元345执行存取操作(例如，写入操作、读取操作)或强制写入操作(例如，批量复位操作)。
电路图300可支持批量复位操作，其中在相关联存储器装置转换功率状态后，将逻辑状态(例如，第一逻辑状态、逻辑“0”)写入到存储器单元345的子集。举例来说，在存储器装置通电或断电后，可将第一逻辑状态写入到存储器单元345的子集。因为存储器单元345可为非易失性存储器单元且经配置以在断电时存储数据，所以将第一逻辑状态强制写入到存储器单元345可降低由于断电事件之后存在另外的有效数据而对相关联存储器装置造成安全性威胁的可能性。
电路图可说明非易失性存储器单元345的阵列。在一些实例中，每个存储器单元345可与字线群组305的字线310耦合。举例来说，第一字线群组305-a可包含字线310-a-1到310-a-n，其中n表示正整数。每个字线310-a可与相应字线驱动器(未展示)耦合。字线驱动器可经配置以在不选择字线310-a时将字线310-a驱动到第一电压(例如，VSS或0V)，或在选择字线310-a时将所述字线驱动到第二电压(例如，VDD1)(例如，基于行解码器，例如行解码器225)。
在一些情况下，可类似地配置每个字线群组305。举例来说，第二字线群组305-b可包含字线310-b-1到310-b-n，并且第三字线群组305-c可包含字线310-c-1到310-c-n，其中n表示正整数。每个字线310-b可与驱动器(例如，相应驱动器)耦合。在存取操作(例如，正常写入操作)期间，可一次选择字线群组305中的单个字线310。相反地，在批量复位操作期间(例如，在强制写入操作期间)，可一次选择全部字线群组305。举例来说，可由行解码器(例如，由如参考图2描述的行解码器225)选择第一字线群组305-a中的字线310-a，而未选择第二字线群组305-b中的字线310-b及第三字线群组305-c中的字线310-c。因此，在强制写入操作期间，可将一或多个字线310-a驱动到第二电压(例如，VDD1)，而未选择第二字线群组305-b及第三字线群组305-c中的字线。
每个字线群组305的存储器单元345可与一或多个数字线335耦合。举例来说，数字线335-a可与来自每个字线群组305的存储器单元345(例如，存储器单元345的子集)耦合。也就是说，数字线335-a可与位于每个字线群组305中的每个字线的相交点处的存储器单元345耦合。类似地，数字线335-b可与位于每个字线群组305中的每个字线的相交点处的存储器单元345耦合。在一些情况下，数字线335-a及数字线335-b可分别与驱动器325-a及325-b耦合。驱动器325-a及325-b可与至少第一电压源耦合，并且可经配置以将多个电压(例如，VSS、VDD1)中的一个施加到数字线335-a及335-b。举例来说，驱动器325可各自经配置以在批量复位操作期间将第一电压(例如，VSS)施加到数字线335。数字线335还可与感测放大器(未展示)耦合以感测用于读取操作的存储器单元345的逻辑值。
每个字线群组305的存储器单元345可与来自板群组350的至少一个板线340耦合。举例来说，存储器单元345-a及345-b可与来自板群组350-a的板线340-a耦合(例如，板线340-a可与第一板耦合)。类似地，存储器单元345-c及345-d可与来自板群组350-b的板线340-b耦合(例如，板线340-b可与第二板耦合)。在一些情况下，板线340-a及板线340-b可分别与驱动器330-a及330-b耦合。
在标准写入操作期间，驱动器330-a及330-b可将板线340-a及340-b与电压源(例如，VMPL)耦合，以用于将存储器单元345编程到第一逻辑状态(例如，逻辑“0”)。VMPL可高于到存储器装置的电压电源(例如，VDD1)，并且可由存储器装置从电压源产生。此外，驱动器330-a及330-b可将板线340-a及340-b与不同电压源(例如，VSS)耦合，以用于将存储器单元345编程到第二逻辑状态(例如，逻辑“1”)。如本文所描述，VMPL可为与VDD1相同或不同的电压。在VMPL是与VDD1不同的电压的情况下，在批量复位操作期间，驱动器330-a及330-b可将板线340-a及340-b耦合到VDD1，因为当从相关联存储器装置中移除电源时，其可能具有提供电荷的更大能力。也就是说，将板线340-a及340-b耦合到VDD1可允许相关联存储器装置使用在VDD1的电容器上剩余的电荷来执行强制写入操作。
在批量复位操作期间，驱动器330-a及330-b可将板线340-a及340-b与第二电压源(例如，VDD1)耦合。在一些情况下，VDD1及VMPL可各自称为“第二电压”，且因此可各自表示施加到字线及板线340的相同或相似电压。在例如存取操作的其它操作期间，驱动器330-a及330-b可将板线340-a及340-b与不同电压源(例如，如上文所描述的VMPL)耦合。
在标准写入操作期间，可将不同电压施加到字线、数字线335及板线340。举例来说，为了将逻辑“0”写入到存储器单元345-a，可将正电压(例如，VDD)施加到板线340-a并且可将数字线335-a接地。在将正电压施加到板线340-a时并且在将数字线335-a接地时，可断言字线310-a-1，这可产生跨越存储器单元345-a的正写入脉冲。
为了将逻辑“1”写入到存储器单元，可将正电压(例如，VDD)施加到数字线335-a并且可将板线340-a接地。在将正电压施加到数字线335-a时并且在将板线340-a接地时，可断言字线310-a-1，这可产生跨越存储器单元345-a的负写入脉冲。尽管将第一电压(例如，VSS、接地)描述为在写入操作期间施加到板线340或数字线335，但是可施加不同电压以将逻辑“1”或逻辑“0”写入到存储器单元345。举例来说，可通过施加具有正极性的写入脉冲来将逻辑“0”写入到存储器单元345，并且可通过施加具有负极性的写入脉冲来将逻辑“1”写入到存储器单元345。也就是说，当板线340的电压大于(例如，大至少阈值电压)与存储器单元345相关联的数字线335的电压时，可将逻辑“0”写入到存储器单元345，并且当板线340的电压小于(例如，小至少阈值电压)与存储器单元345相关联的数字线335的电压时，可将逻辑“1”写入到存储器单元345。
然而，在一些情况下，可能需要对例如存储器单元345-a的一些存储器单元执行强制写入操作。举例来说，可对一或多个存储器单元345执行强制写入操作，并且可复位先前已存储逻辑“1”状态的存储器单元345(例如，基于施加到字线310、数字线335及板线340的电压)。如本文所描述，在相关联存储器装置转换功率状态(例如，通电或断电)后，可能需要复位一些存储器单元345。
为了执行强制写入操作，可通过在将板线340及一或多个字线驱动到相同电压值时将一或多个数字线335接地而将第一逻辑状态(例如，逻辑“0”)写入到一些存储器单元345。举例来说，为了对存储器单元345-a执行强制写入操作，可将数字线335-a接地(例如，可将第一电压(VSS)施加到数字线335-a)，并且可将板线340-a驱动到第二电压(例如，VDD1)。然后可断言字线310-a-1(例如，可将字线310-a-1驱动到VDD1)，并且可将写入脉冲施加到存储器单元345-a，这可导致将逻辑“0”状态写入到存储器单元。
在一些实例中，可能需要强制写入(例如，写入逻辑“0”)足够的存储器单元，以中断错误校正操作(例如，错误校正码(ECC)操作)。可基于字线执行ECC操作，因此将逻辑“0”写入到每个字线310的存储器单元345的至少一个子集可有效地复位足够的存储器单元以中断ECC操作，这可降低由于断电事件之后存在敏感数据而对存储器装置所存储的数据造成安全性威胁的可能性。举例来说，可对存储于存储器单元345中的数据执行ECC，所述数据可能够校正每码字K个位错误，其中可每一行存储器单元345存储一个码字。因此，为了中断ECC，可在批量复位期间编程来自每个行的存储器单元345的至少一个阈值(例如，2K+1、3K、4K)，以中断至少大多数或几乎所有码字的ECC。一旦通过批量复位操作引入多于K个位错误，ECC就可引入额外位错误，从而使原始数据不可恢复。在一些情况下，所使用的ECC可为非系统性代码(例如，码字不包含输入符号)，这可降低在批量复位操作之后恢复原始数据的任何部分的可能性。
为了将逻辑“0”写入到每个字线310的存储器单元345的子集，可将数字线335的子集接地并且可将一或多个对应板线340驱动到第二电压(例如，VDD1)。可依序地选择每个字线群组305的字线310，直到已断言所有字线群组305。因此，可在单个批量复位操作期间复位(例如，强制复位)多个存储器单元345。
另外或替代地，可在后续持续时间期间强制写入其它存储器单元(例如，与第二板群组350-b相关联的存储器单元)。举例来说，当将数字线335的子集驱动到VSS且将数字线335的另一子集驱动到VDD1时，可依序断言每个字线群组305。断言每个字线群组305的字线310可产生与存储器单元345的子集，所述存储器单元与进行编程的每个字线310耦合。在一些实例中，如本文所描述的强制写入操作可为断电及通电时的相同或不同操作。举例来说，在断电时，可对与第一板群组350-a相关联的存储器单元345进行编程，并且在通电时，可对第一板群组350-a或第二板群组350-b的存储器单元345进行编程。利用断电及通电时的不同操作可允许在存储器装置断电时未完成强制写入操作的情况下对每个字线310的存储器单元345的子集进行编程，同时如果在存储器装置断电时执行的强制写入操作完成，则提供进一步保护。因此，对存储器单元345的子集执行批量复位操作可降低由于在断电事件之后存在敏感数据而对相关联存储器装置所存储的数据造成安全性威胁的可能性。
图4说明根据如本文所公开的实例的支持单元数据批量复位的时序图400的实例。在一些实例中，时序图400可说明在写入操作(例如，正常写入操作)及强制写入操作期间施加到第一存储器单元及第二存储器单元的脉冲(例如，写入脉冲)。举例来说，时序图400可说明对第一存储器单元(例如，如参考图3描述的存储器单元345-a)、第二存储器单元(例如，如参考图3描述的存储器单元345-b)执行的写入操作，之后是对包含至少第一存储器单元及第二存储器单元的存储器单元子集执行的强制写入操作。
强制写入操作可说明在相关联存储器装置转换功率状态后写入到存储器单元的逻辑状态(例如，第一逻辑状态、逻辑“0”)。举例来说，在存储器装置通电或断电后，可将第一逻辑状态写入到存储器单元345的子集。因为存储器单元345可为非易失性存储器单元且经配置以在断电时存储数据，所以将第一逻辑状态强制写入到存储器单元345可降低由于在存储器装置已断电之后存在另外的有效数据而对存储在存储器装置中的数据造成安全性威胁的可能性。
仅出于示例性目的，时序图400可说明对存储器单元345-a执行的写入操作，之后是如参考图3所描述的对第二存储器单元345-b执行的写入操作。也就是说，在间隔t1及t2期间，可执行正常写入操作(写入操作由接收对与字线310-a-1相关联的存储器单元执行写入操作的命令产生)。在间隔t1及t2期间发生的正常写入操作之后可为在t3期间的强制写入操作，所述强制写入操作对包含至少第一存储器单元345-a及第二存储器单元345-b的存储器单元子集执行。如本文所描述，可对存储器阵列的存储器单元的子集执行写入操作及强制写入操作。举例来说，如参考图3所描述，可在间隔期间对一或多个字线群组305或一或多个板群组350的存储器单元执行(例如，依序地或同时地执行)写入操作及强制写入操作。因此，在间隔t1、t2及t3期间，可依序地或同时地对多个存储器单元(例如，存储器单元的子集的多个存储器单元)执行写入操作或强制写入操作。
在t1期间，可将负写入脉冲405施加到存储器单元345-a，这可导致将逻辑“1”写入到存储器单元345-a。可通过将正电压(例如，VDD)施加到数字线335-a来施加负写入脉冲405，并且可将板线接地。在将正电压施加到数字线335-a时并且在将板线340-a接地时，可断言字线310-a-1，这可产生跨越存储器单元345-a的负写入脉冲。
在一些情况下，可依序地或同时地(例如，在t1期间)将负写入脉冲405施加到一或多个存储器单元。举例来说，可在t1期间将第一存储器单元345-a写入到逻辑“1”。为了写入存储器单元345-a，可将正电压施加到数字线335，并且可将板线340-a驱动到低电压(例如，VSS、低于VSS的电压)。此外，可断言字线310-a-1，这可导致将负写入脉冲405施加到存储器单元345-a。尽管正写入存储器单元345-a，但是可将未断言的字线310接地(例如，驱动到第一电压(VSS))。
在t2期间，可将正写入脉冲410施加到存储器单元345-b。将正写入脉冲410施加到存储器单元345-b可导致将逻辑“0”写入到存储器单元345-b。可通过将正电压(例如，VMPL)施加到板线340-a来施加正写入脉冲410，并且可将数字线335-a接地。在将正电压施加到板线340-a时并且在将数字线335-a接地时，可再次断言字线310-a-1，这可产生跨越存储器单元345-b的正写入脉冲。
在一些情况下，可将负写入脉冲405及正写入脉冲410各自同时地施加到多个存储器单元(例如，在持续时间t1及t2内)。举例来说，可在t1期间将与第一字线310-a-1相关联的多个存储器单元345写入到逻辑“1”，之后在t2期间将与字线310-a-1相关联的多个存储器单元345写入到逻辑“0”。
在t1及t2期间将逻辑状态写入到一或多个存储器单元345之后，存储器装置可转换功率状态。举例来说，存储器装置可接收断电的命令或信令(例如，来自主机装置、本地控制器等)。因此，在t3期间，存储器装置可在相关联存储器装置断电之前对一或多个存储器单元执行强制写入操作。尽管将以下实例描述为在相关联存储器装置断电之前发生，但是在一些实例中，可在相关联存储器装置通电后发生强制写入操作(即，t3可在通电之后发生)。
在t3期间，可在一或多个存储器单元(例如，存储器单元345-a、345-b及345-e)上发生强制写入操作以执行“批量复位”。可对存储器单元的集合执行批量复位操作，并且可将存储器单元的集合的子集编程为逻辑“0”。也就是说，可将强制写入脉冲施加到存储器单元的集合中的每一个，并且可将先前已编程为逻辑“1”状态的存储器单元编程为逻辑“0”状态，同时先前已编程为逻辑“0”状态的存储器单元可保持在逻辑“0”状态中。为了执行强制写入操作，可将正写入脉冲415施加到存储器单元345-a、345-b及345-e，这可导致将逻辑“0”写入到存储器单元。在一些实例中，如本文所描述，可将正写入脉冲405施加到与第一字线群组305-a中的字线310相关联的存储器单元345的子集。举例来说，可通过将数字线335-a及335-b接地且将板线340-a驱动到第二电压(例如，VDD1)来施加正写入脉冲405。在将板线340-a驱动到第二电压时并且在将数字线335-a及335-b接地时，可断言字线310-a(例如，可将字线310-a驱动到第二电压)，这可导致将逻辑“0”状态写入到存储器单元345-a、345-b及345-e。在一些情况下，存储器单元345-a及345-e可先前已写入到逻辑“1”状态，而存储器单元345-b可先前已写入到逻辑“0”状态。因此，可通过正写入脉冲405将存储器单元345-a及345-e编程为逻辑“0”状态，而存储器单元345-b保持编程为逻辑“0”(例如，正写入脉冲405可不改变存储器单元345-b的状态)。强制写入操作可降低由于在断电事件之后存在敏感数据而对相关联存储器装置所存储的数据造成安全性威胁的可能性。
可将正写入脉冲415(例如，强制写入脉冲415)施加到与第一字线群组305-a相关联的存储器单元的子集。举例来说，可在t3期间将与第一字线群组305-a相关联的存储器单元345的第一部分写入(例如，强制写入)到逻辑“0”，同时不可写入与第一字线群组305-a相关联的存储器单元345的第二部分。为了强制写入存储器单元345的第一部分，可将与板群组350-a相关联的一或多个数字线335接地并且可将板线340-a驱动到VDD1。相反，可将与板群组350-b相关联的数字线335驱动到与板线340-b相同的电压(例如，VSS或VDD1)。因此，当断言字线310-a时，可将正写入脉冲415施加到与第一字线群组305-a及第一板群组350-a相关联的存储器单元345，而不将写入脉冲施加到与第一字线群组305-a及第二板群组350-b相关联的存储器单元345。虽然强制写入第一字线群组305-a的存储器单元345，但是可未选择与第二字线群组305-b及第三字线群组305-c相关联的字线。
在一些实例中，可为有利的是通过对字线群组305-a到305-c依序地执行强制写入来编程与第一板群组350-a相关联的存储器单元345的子集，而数字线335-c及335-d与板线340-b处于相同电压。举例来说，因为编程存储器单元345利用电流，所以最小化在从存储器装置移除电源之后利用的电流量可为有利的。限制任何一个强制写入操作中的电流消耗可允许依序地执行多个操作(例如，多个强制写入操作)而没有相对高的功率消耗。在一些情况下，在写入或强制写入与第一字线群组305-a及第一板群组350-a相关联的存储器单元之后，可写入或强制写入与第二板群组350-b或第二字线群组305-b相关联的存储器单元也就是说，为了写入或强制写入与第二板群组350-b相关联的存储器单元，可将板线340-b及相关联数字线335驱动到相应值并且可断言字线310写入(或强制写入)一或多个存储器单元。
另外或替代地，为了写入或强制写入与第二字线群组305-b相关联的存储器单元，可将板线340-a及相关联数字线335驱动到相应值，并且可断言字线310写入(或强制写入)一或多个存储器单元。尽管本文中说明及描述有限数量的字线群组305及板群组350，但是存储器装置可包含任何数量的字线群组305及板群组，因此可对任何数量的字线群组305及板群组350执行强制写入操作。另外，虽然通过将存储器单元的集合强制写入到逻辑“0”状态来描述批量复位操作，但是批量复位操作还可通过反转跨越强制写入的存储器单元的极性来将存储器单元的集合强制写入到逻辑“1”状态。如本文所描述，在相关联存储器装置转换功率状态后执行强制写入操作可降低由于在断电事件之后存在敏感数据而对相关联存储器装置所存储的数据造成安全性威胁的可能性。
图5说明根据如本文所公开的实例的支持单元数据批量复位的时序图500的实例。在一些实例中，时序图500可说明在强制写入操作期间一或多个字线、一或多个数字线及一或多个板线的电压。举例来说，时序图500可说明施加到如参考图3所描述的第一字线群组305-a、第二字线群组305-b及第三字线群组305-c中的字线的电压。此外，时序图500可说明施加到如参考图3所描述的数字线335-a及板线340-a的电压。由施加到字线、数字线及板线的电压说明的强制写入操作可导致在相关联存储器装置转换功率状态后将逻辑状态(例如，第一逻辑状态、逻辑“0”)写入到存储器单元的子集。举例来说，在存储器装置通电或断电后，可将第一逻辑状态写入到存储器单元的子集。
仅出于示例性目的，时序图500可说明对与如参考图3所描述的第一字线群组305-a、第二字线群组305-b及第三字线群组305-c及数字线335-a相关联的存储器单元的子集执行的强制写入操作。然而，在其它实例中，可对与字线群组305或板群组350相关联的存储器单元的任何子集执行强制写入操作。此外，可对存储器单元的一或多个层面执行强制写入操作。在一些实例中，可依序地或同时地断言与字线群组305相关联的一或多个字线或与板群组350相关联的一或多个数字线335，这可将第一逻辑状态写入到存储器阵列的存储器单元的特定子集。因此，虽然间隔t1到t4说明对与如参考图3所描述的第一字线群组305-a、第二字线群组305-b及第三字线群组305-c，及数字线335-a相关联的存储器单元的子集执行的强制写入操作，但是存储器单元的不同子集可在相同或相似间隔期间经历强制写入操作。
在t1期间，可将电压505(例如，VSS)施加到一或多个数字线。举例来说，可将电压505施加到数字线335-a及数字线335-b，并且可将电压510(例如，VDD1)施加到板线340-a。在一些情况下，可在间隔t1到t3中的每一个期间将电压505施加到数字线335-a，并且可在间隔t1到t3中的每一个期间将电压510施加到板线340-a。也就是说，可通过至少间隔t3不断地将电压505施加到数字线335-a，并且可通过至少间隔t3不断地将电压510施加到板线340-a。
虽然将电压505施加到数字线335并且将电压510施加到板线340-a，但是可将第一写入脉冲515-a施加到与第一字线群组305-a相关联的存储器单元。可通过在持续时间t1期间将字线310-a驱动到VDD1来施加第一写入脉冲515-a。施加第一写入脉冲515-a可导致将正写入脉冲施加到存储器单元345-a(及与数字线335-a及335-b及第一字线群组305-a中的字线耦合的其它存储器单元)，这可导致将逻辑“0”写入到相应存储器单元。在一些情况下，施加到第一字线群组305-a中的字线的脉冲可短于在正常写入操作期间施加到字线的脉冲。
在t2期间，可将第二写入脉冲515-b施加到与第二字线群组305-b相关联的存储器单元。可基于在t2期间将字线310-b驱动到VDD1来施加第二写入脉冲515-b。施加第二写入脉冲515-b可导致将正写入脉冲在包含于第二字线群组305-b中的字线与数字线335-a及335-b的相交点处施加到存储器单元，这可导致将逻辑“0”写入到相应存储器单元。举例来说，施加第二写入脉冲515-b可导致将正脉冲施加到相应存储器单元，因为板线340-a可保持驱动到相同电压(例如，VDD1)并且数字线335可在t2期间保持接地。在一些情况下，施加到字线群组305-b中的字线的脉冲可短于在正常写入操作期间施加到字线的脉冲。
在t3期间，可将第三写入脉冲515-c施加到与第三字线群组305-c相关联的存储器单元。可基于在t3期间将字线310-c驱动到VDD1来施加第三写入脉冲515-c。施加第三写入脉冲515-c可导致将正写入脉冲在包含于第三字线群组305-c中的字线与数字线335-a及335-b的相交点处施加到存储器单元，这可导致将逻辑“0”写入到相应存储器单元。举例来说，施加第三写入脉冲515-c可导致将正脉冲施加到相应存储器单元，因为板线340-a可保持驱动到相同电压(例如，VDD1)并且数字线335可在t3期间保持接地。在一些情况下，施加到字线群组305-c中的字线的脉冲可短于在正常写入操作期间施加到字线的脉冲。
在t3期间对存储器单元执行强制写入操作后，可不再将数字线335驱动到VSS并且可不再将板线340-a驱动到VDD1。也就是说，数字线335及板线340-a可在t4及后续间隔期间保持浮动或驱动到另一个电压。作为第一实例(未展示)，在t4及后续间隔期间，可对与第二板群组350-b相关联的存储器单元的子集执行强制写入操作。在此操作期间，可将数字线335-c及335-d驱动到VSS且可将板线340-b驱动到VDD1，并且可断言与第一字线群组305-a相关联的字线，如本文所描述。
图6说明根据如本文所公开的实例的支持单元数据批量复位的存储器单元的电压分布的绘图600的实例。在一些实例中，绘图600可说明写入到第一逻辑状态及第二逻辑状态(例如，由于正常写入操作)的存储器单元的电压分布。绘图600还可说明已经历强制写入操作的存储器单元的电压分布(例如，先前写入到逻辑“1”状态且已经历强制写入的存储器单元的电压分布)。
已经历强制写入操作的存储器单元可为如参考图3描述的存储器单元345的实例，并且可如本文所描述执行强制写入操作。举例来说，在存储器装置通电或断电后，可对与每个字线群组305相关联的存储器单元345的子集执行强制写入操作。因为存储器单元345可为非易失性存储器单元且经配置以在断电时存储数据，所以批量复位操作可降低由于在断电事件之后存在敏感数据而对相关联存储器装置所存储的数据造成安全性威胁的可能性。
第一分布605可表示在写入操作(例如，正常写入操作)期间已写入到第一逻辑状态(例如，逻辑“0”)的阵列的存储器单元的分布。如参考图4所描述，可通过将正写入脉冲施加到相应存储器单元来将第一逻辑状态写入到存储器单元。可通过将正电压(例如，VMPL)施加到板线并且将数字线接地来施加正写入脉冲。在将正电压施加到板线时并且在将数字线接地时，可断言字线，这可导致将逻辑“0”写入到相关联存储器单元。
第二分布610可表示在写入操作(例如，正常写入操作)期间已写入到第二逻辑状态(例如，逻辑“1”)的阵列的存储器单元的分布。如参考图4所描述，可通过施加负写入脉冲来将第二逻辑状态写入到存储器单元。可通过将正电压(例如，VDD)施加到数字线且将较低电压(例如，VSS、负电压)施加到板线来施加负写入脉冲。在将正电压施加到数字线时并且在板线处于较低电压时，可断言字线，这可导致将逻辑“1”写入到相关联存储器单元。
第三分布615可表示已经历强制写入操作的存储器单元的子集的分布。如本文所描述，第三分布615可由将正写入脉冲施加到存储器装置的存储器单元的集合而产生，如参考图3所描述。可对存储器单元的集合中的所有存储器单元执行强制写入操作，然而第三分布615可以表示先前已存储逻辑“1”状态的存储器单元的分布。因为在强制写入操作期间施加到存储器单元的脉冲可短于在存取操作(例如，正常写入操作)期间施加的写入脉冲，所以所有存储器单元的集合可能不会完全转换到逻辑“0”状态。举例来说，第三分布615的至少一部分可能不低于用于检测存储逻辑“0”状态的存储器单元的阈值620。然而，强制写入操作可能会影响足够的存储器单元的分布(例如，足够的存储器单元先前已被编程为逻辑“1”状态)，以产生在错误校正过程期间产生的码字的不确定性。举例来说，可能需要向足够的存储器单元强制写入(例如，写入逻辑“0”)状态以干扰错误校正操作。因此，强制写入操作可降低由于在断电事件之后存在敏感数据而对相关联存储器装置所存储的数据造成安全性威胁的可能性。
图7说明根据如本文所公开的实例的支持单元数据批量复位的电路图700的实例。电路图700可说明非易失性存储器单元阵列745的各方面。举例来说，电路图700可说明非易失性存储器单元745，其各自与字线群组705中的字线、数字线735及板线740耦合。电路图700还可说明可与相应数字线735耦合的驱动器725，及可与相应板线耦合的驱动器730。每个字线群组705的字线710还可与相应驱动器755耦合。
每个驱动器可与一或多个电压源耦合并且可经配置以基于与驱动器耦合的电压源而驱动相应线(例如，数字线735、板线740或字线710)。举例来说，驱动器可与第一电压源(例如，VSS)、第二电压源(例如，VDD1)，或第三电压源(例如，VMPL)中的一或多个耦合。在一些情况下，可基于驱动器将相应线驱动到相应电压而对存储器单元745执行存取操作(例如，写入操作)或强制写入操作(例如，批量复位操作)。
电路图可说明非易失性存储器单元745的阵列。在一些实例中，每一存储器单元745可与相应字线群组705中的字线耦合。举例来说，第一字线群组705-a可包含字线705-a-1到705-a-n，其中n表示正整数。每个字线710可与驱动器755(例如，相应驱动器755)耦合，所述驱动器与电压源760耦合。在一些实例中，电压源760可经由电源节点762将第二电压(例如，VDD1)提供到驱动器755。在一些实例中，电压源760可为电流驱动器的实例，并且驱动器755可经配置以基于输入信号驱动相应字线(例如，字线710-a)，以及将相应字线驱动到第一电压(例如，VSS)或第二电压(例如，VDD1)。
在一些情况下，可类似地配置每个字线群组705。举例来说，第二字线群组705-b可包含字线710-b-1到710-b-n，并且第三字线群组705-c可包含字线705-c-1到705-c-n，其中n表示正整数。每个字线710-b可与驱动器(例如，相应驱动器)耦合。在存取操作(例如，正常写入操作)期间，可一次选择字线群组705的单个字线710。相反地，在批量复位操作期间(例如，在强制写入操作期间)，可一次选择全部字线群组705。举例来说，可由行解码器(例如，由如参考图2描述的行解码器225)选择第一字线群组705-a中的字线710-a，而未选择第二字线群组705-b中的字线710-b及第三字线群组705-c中的字线710-c。因此，在强制写入操作期间，可将一或多个字线710-a驱动到第二电压(例如，VDD1)，而未选择第二字线群组705-b及第三字线群组705-c中的字线。
每个字线群组705的存储器单元745可与一或多个数字线735耦合。举例来说，数字线735-a可与来自每个字线群组705的存储器单元745(例如，存储器单元745的子集)耦合。也就是说，数字线735-a可与位于每个字线群组705中的每个字线的相交点处的存储器单元745耦合。类似地，数字线735-b可与位于每个字线群组705中的每个字线的相交点处的存储器单元745耦合。在一些情况下，数字线735-a及数字线735-b可分别与驱动器725-a及725-b耦合。驱动器725-a及725-b可与至少第一电压源耦合，并且可经配置以各自将相同电压施加到数字线735-a及735-b。举例来说，驱动器725可各自经配置以在批量复位操作期间将第一电压(例如，VSS)施加到数字线735。
每个字线群组705的存储器单元745可与来自相应板群组750的至少一个板线740耦合。举例来说，存储器单元745-a及745-b可与来自板群组750-a的板线740-a耦合(例如，板线740-a可与第一板耦合)。类似地，存储器单元745-c及745-d可与来自板群组750-b的板线740-b耦合(例如，板线740-b可与第二板耦合)。在一些情况下，板线740-a及板线740-b可分别与驱动器730-a及730-b耦合。
在标准写入操作期间，驱动器730-a及730-b可将板线740-a及740-b与电压源(例如，VMPL)耦合，以用于将存储器单元745编程到第一逻辑状态(例如，逻辑“0”)。此外，驱动器730-a及730-b可将板线740-a及740-b与不同电压源(例如，VSS)耦合，以用于将存储器单元745编程到第二逻辑状态(例如，逻辑“1”)。如本文所描述，VMPL可为与VDD1相同或不同的电压。在VMPL是与VDD1不同的电压的情况下，在批量复位操作期间，驱动器330-a及330-b可将板线340-a及340-b耦合到VDD1，因为它可保持比VMPL更高的电压。在其它实例中，由于使用电荷泵在芯片上(例如，裸片上)生成VMPL，因此VDD1可能比VMPL更稳固，这可能导致VMPL无法为批量复位操作提供足够的电流。
在批量复位操作期间，驱动器730-a及730-b可经配置以各自将相同电压施加到板线740-a及740-b。举例来说，在批量复位操作期间，驱动器730可各自经配置以将第二电压(例如，VDD1)施加到板线740。在一些情况下，VDD1及VMPL可各自称为“第二电压”，且因此可各自表示施加到字线及板线740的相同或相似电压。在例如存取操作的其它操作期间，驱动器730-a及730-b可与不同电压源耦合并且经配置以将板线740-a及740-b驱动到VMPL。
如本文所描述，每个字线群组705中的每个字线可与相应驱动器755耦合。在一些情况下，驱动器755可各自包含上拉晶体管(例如，PMOS晶体管)，所述上拉晶体管经配置以在选择字线710时将电压源760与相应字线710耦合。举例来说，驱动器755可为反相器(或可各自包含多于一个反相器)，其中末级反相器的上拉晶体管具有与电压源760耦合的源极及与相应字线710耦合的漏极。因此，当反相器的输入为低时(例如，当选择字线710时)，晶体管可将电源节点762耦合到相应字线710。每个字线群组705可包含n个字线及n个驱动器，其中n是正整数。在一些情况下，驱动器755中的每一个可具有相对较低阻抗，使得将多个字线710耦合到电压源760可用于跨越字线710共享电荷。
举例来说，驱动器755可将第一字线群组705-a中的字线驱动到第二电压(例如，VDD1)。在将包含在第一字线群组705-a中的字线驱动到VDD1时，也可启用第二字线群组705-b的驱动器755中的上拉晶体管，从而经由电源节点762将第一字线群组705-a的字线710耦合到第二字线群组705-b的字线710。因此，电荷可在包含于第一字线群组705-a中的字线710与包含于第二字线群组705-b中的字线710之间共享。当共享电荷时，可将包含于第一字线群组705-a中的字线710的电压从VDD1减小到中间电压，同时可将包含于第二字线群组705-b中的字线的电压从VSS增加到中间电压。因此，由电压源760提供给第二字线群组705-b的驱动器以将第二字线组705-b中的字线710从中间电压驱动到VDD1的电荷量可比将字线710从VSS驱动到VDD所需的电荷少(例如，大约一半)。因此，存储器装置可在执行批量复位操作时节省电力。
举例来说，可在第一持续时间内将包含于第一字线群组705-a中的字线驱动到VDD1，以便对与第一字线群组705-a相关联的存储器单元的子集执行强制写入操作。随后，可(例如，由如参考图2描述的行解码器225)选择包含于第二字线群组705-b中的字线，而包含于第一字线群组705-a中的字线保持驱动到VDD1。包含于第一字线群组705-a及第二字线群组705-b的驱动器中的晶体管(例如，PMOS晶体管)可有效地将包含于第一字线群组705-a中的字线与包含于第二字线群组705-b中的字线耦合。在耦合字线时，电压源760可接通或断开(例如，激活或解除激活)。如果接通，则电压源760可将电荷供应到字线，但没有足够的电荷将包含于第二字线组705-b中的字线快速上拉到VDD1。或者，如果当字线耦合在一起时电压源760断开，则来自包含于第一字线群组705-a中的字线的电荷可与包含于第二字线群组705-b中的字线共享，而无需从电压源760添加额外电荷，并且可基于电荷共享将包含于第二字线群组705-b中的字线上拉到中间电压。当在第一字线群组705-a中的字线710与第二字线群组705-b中的字线之间共享电荷时关闭电压源760(例如，将电源节点762从VDD1电源去耦合)可节省额外的功率，因为在电荷被共享的时间段期间由电压源760注入的电荷的大约一半可转到第一字线群组705-a中的字线710，随后可能在解除断言第一字线群组705-a中的字线710时丢失。
图8说明根据如本文所公开的实例的支持单元数据批量复位的时序图800的实例。在一些实例中，时序图800可说明在强制写入操作期间一或多个字线、一或多个数字线及一或多个板线的电压。举例来说，时序图800可说明施加到如参考图7所描述的第一字线群组705-a、第二字线群组705-b及第三字线群组705-c中的字线的电压。
此外，时序图800可说明施加到如参考图7所描述的数字线735-a、数字线735-b及板线740-a的电压。由施加到字线、数字线及板线的电压说明的强制写入操作可导致在相关联存储器装置转换功率状态后将逻辑状态(例如，第一逻辑状态、逻辑“0”)写入到存储器单元的子集。举例来说，在存储器装置通电或断电后，可将第一逻辑状态写入到存储器单元745的子集。因为存储器单元745可为非易失性存储器单元且经配置以在断电时存储数据，所以将第一逻辑状态强制写入到存储器单元745可降低由于在断电事件之后存在敏感数据而对存储器装置所存储的数据造成安全性威胁的可能性。
仅出于示例性目的，时序图800可说明对与如参考图7所描述的第一字线群组705-a、第二字线群组705-b、第三字线群组705-c及数字线735-a及735-b相关联的存储器单元的子集执行的强制写入操作。然而，在其它实例中，可对与第二板群组750-b相关联的存储器单元的子集执行强制写入操作。此外，可对存储器单元的一或多个层面执行强制写入操作。在一些实例中，可依序地或同时地断言与字线群组705相关联的一或多个字线或与板群组750相关联的一或多个数字线735，这可将第一逻辑状态写入到存储器阵列的存储器单元的特定子集。因此，虽然间隔t1到t3说明对与如参考图7所描述的第一字线群组705-a、第二字线群组705-b、第三字线群组705-c，及数字线735-a及735-b相关联的存储器单元的子集执行的强制写入操作，但是存储器单元的不同子集可在相同间隔期间经历强制写入操作。
在t1期间，可将电压805(例如，VSS)施加到数字线735并且可将电压810(例如，VDD1)施加到板线740-a。在一些情况下，在间隔t1到t3中的每一个期间，可将电压805及电压810施加到数字线735-a及735-b及板线740-a。也就是说，可通过至少间隔t3不断地将电压805及电压810施加到数字线735-a及板线740-a。
在将电压805施加到数字线735且将电压810施加到板线740-a时，可激活驱动器755以将第二电压815-a(例如，VDD1)施加到包含于第一字线群组705-a中的字线。将第二电压815-a施加到第一字线群组705-a可导致将正写入脉冲820-a施加到存储器单元745-a(及与数字线735-a及735-b及第一字线群组705-a中的字线耦合的其它存储器单元)，这可导致将逻辑“0”写入到相应存储器单元。在一些情况下，施加到第一字线群组705-a的字线的脉冲可短于在正常写入操作期间施加到字线的脉冲。
另外或替代地，在t1及t2的重叠部分期间，可在包含于第一字线群组705-a中的字线与包含于第二字线群组705-b中的字线期间共享电荷。由于电压源760如参考图7所描述具有非零阻抗(或在t1及t2的重叠部分期间关闭)，因此可共享电荷。因此，包含于第二字线群组705-b中的字线的电压可增加到中间电压815-b，所述中间电压可为大于VSS的电压，但可为小于VDD1的电压(例如，VSS与VDD1之间的大致一半)。类似地，由于与第二字线群组705-b的字线共享电荷，因此第一字线群组705-a中的字线的电压可从VDD1减小到中间电压815-b。一旦第二字线群组705-b中的字线达到中间电压815-b，就可在t1结束时解除断言(例如，从电源节点762去耦合且驱动到VSS)第一字线群组705-a中的字线。
在将第一字线群组705-a中的字线从电源节点762去耦合之后，可通过电压源760将电源节点762驱动回VDD1，并且与包含于第二字线群组705-b中的字线耦合的驱动器755可继续激活，以将第二电压815-c(例如，VDD1)施加到包含于第二字线群组705-b中的字线。因为字线的电压可能由于电荷共享而处于中间电压815-b，所以驱动器可能仅需要将字线从中间电压815-b，而不是从VSS驱动到第二电压815-c。将第二电压815-c施加到包含于第二字线群组705-b中的字线可导致将正写入脉冲820-b在包含于第二字线群组705-b中的字线与数字线735-a及735-b的相交点处施加到存储器单元，这可导致将逻辑“0”写入到相应存储器单元。举例来说，将第二电压815-c施加到字线可导致将正脉冲施加到存储器单元，因为数字线735可保持接地且板线740-a可在t2期间保持驱动到VDD1。
另外或替代地，在t2及t3的重叠部分期间，可在包含于第二字线群组705-b中的字线与包含于第三字线群组705-c中的字线期间共享电荷。由于电压源760如参考图7所描述具有非零阻抗(或在t2及t3的重叠部分期间关闭)，因此可共享电荷。因此，包含于第三字线群组705-c中的字线的电压可增加到中间电压815-d，所述中间电压可为大于VSS的电压，但可为小于VDD1的电压(例如，VSS与VDD1之间的大致一半)。类似地，由于与第三字线群组705-c的字线共享电荷，因此第二字线群组705-b中的字线的电压可从VDD1减小到中间电压815-d。一旦第三字线群组705-c中的字线达到中间电压815-d，就可在t2结束时解除断言(例如，从电源节点762去耦合且驱动到VSS)第二字线群组705-b中的字线。
在将第二字线群组705-b中的字线从电源节点762去耦合之后，可通过电压源760将电源节点762驱动回VDD1，并且与包含于第三字线群组705-c中的字线耦合的驱动器755可继续激活，以将第二电压815-e(例如，VDD1)施加到包含于第三字线群组705-c中的字线。因为字线的电压可能由于电荷共享而处于中间电压815-d，所以驱动器可能仅需要将字线从中间电压815-d，而不是从VSS驱动到第二电压815-e。将第二电压815-e施加到包含于第三字线群组705-c中的字线可导致将正写入脉冲820-c在包含于第三字线群组705-c中的字线与数字线735-a及735-b的相交点处施加到存储器单元，这可导致将逻辑“0”写入到相应存储器单元。举例来说，将第二电压815-e施加到字线可导致将正脉冲施加到存储器单元，因为数字线735可保持接地并且板线740-a可在t3期间保持驱动到VDD1。
在t3期间对存储器单元执行强制写入操作后，可不再将数字线735驱动到VSS并且可不再将板线740-a驱动到VDD1。也就是说，数字线735及板线740-a可在t4及后续间隔期间保持浮动或驱动到另一个电压。作为第一实例(未展示)，在t4及后续间隔期间，可对与第二板群组750-b相关联的存储器单元的子集执行强制写入操作。在此操作期间，可将数字线735-c及735-d驱动到VSS且可将板线740-b驱动到VDD1，并且可断言与第一字线群组705-a相关联的字线，如本文所描述。
图9展示根据如本文所公开的实例的支持单元数据批量复位的存储器控制器920的框图900。存储器控制器920可为如参考图1到8所描述的存储器控制器的方面的实例。存储器控制器920或其各种组件可为用于执行如本文所描述的单元数据批量复位的各种方面的装置的实例。举例来说，存储器控制器920可包含确定组件925、数字线驱动器930、写入组件935、板驱动器940、字线驱动器945、接收组件950，或其任何组合。这些组件中的每一者可直接或间接地(例如经由一或多个总线)彼此通信。
确定组件925可经配置为或以其它方式支持用于在包含多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换的装置。
数字线驱动器930可经配置为或以其它方式支持用于至少部分地基于从第一功率状态到第二功率状态的转换而将存储器装置的数字线的第一子集驱动到第一电压且将存储器装置的字线的第一子集驱动到第二电压的装置。在一些实例中，数字线驱动器930可经配置为或以其它方式支持用于至少部分地基于将字线的第三子集驱动到第一电压而将存储器装置的数字线的第四子集驱动到第二电压的装置。
写入组件935可经配置为或以其它方式支持用于至少部分地基于将数字线的第一子集驱动到第一电压且将字线的第一子集驱动到第二电压而将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集的装置。在一些实例中，写入组件935可经配置为或以其它方式支持用于至少部分地基于将存储器装置的数字线的第四子集驱动到第二电压而将第一逻辑状态写入到与字线的第三子集及数字线的第四子集相关联的第二多个非易失性存储器单元的装置。
在一些实例中，板驱动器940可经配置为或以其它方式支持用于至少部分地基于将存储器装置的数字线的第一子集驱动到第一电压而将与多个非易失性存储器单元相关联的板驱动到第二电压的装置，其中将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集至少部分地基于将字线的第一子集及板驱动到第二电压。在一些实例中，板驱动器940可经配置为或以其它方式支持用于至少部分地基于将存储器装置的数字线的第四子集驱动到第二电压而将与第二多个非易失性存储器单元相关联的第二板驱动到第一电压的装置，其中将第一逻辑状态写入到与字线的第三子集及数字线的第四子集相关联的第二多个非易失性存储器单元至少部分地基于将字线的第三子集驱动到第一电压且将第二板驱动到第一电压。
在一些实例中，字线驱动器945可经配置为或以其它方式支持用于至少部分地基于将第一逻辑状态写入到多个非易失性存储器单元而将字线的第一子集驱动到第三电压的装置。在一些实例中，字线驱动器945可经配置为或以其它方式支持用于将存储器装置的字线的第三子集驱动到第一电压的装置。
在一些实例中，接收组件950可经配置为或以其它方式支持用于在存储器装置处接收信号以将存储器装置从第一功率状态转换到第二功率状态的装置，其中将板驱动到第一电压至少部分地基于接收信号以将存储器装置从第一功率状态转换到第二功率状态。在一些实例中，为了支持确定从第一功率状态到第二功率状态的转换，接收组件950可经配置为或以其它方式支持用于在存储器装置处接收命令的装置，其中存储器装置至少部分地基于接收命令而从第一功率状态转换到第二功率状态。
在一些实例中，多个非易失性存储器单元与存储器装置的非易失性存储器单元的第一层面相关联，并且第二多个非易失性存储器单元与存储器装置的非易失性存储器单元的第二层面相关联。在一些实例中，第一功率状态或第二功率状态对应于断电状态。
图10展示根据如本文所公开的实例的支持单元数据批量复位的存储器控制器1020的框图1000。存储器控制器1020可为如参考图1到8所描述的存储器控制器的方面的实例。存储器控制器1020或其各种组件可为用于执行如本文所描述的单元数据批量复位的各种方面的装置的实例。举例来说，存储器控制器1020可包含确定组件1025、数字线驱动器1030、第一字线驱动器1035、第二字线驱动器1040、耦合组件1045、第三字线驱动器1050、接收组件1055、去耦合组件1060，或其任何组合。这些组件中的每一者可直接或间接地(例如经由一或多个总线)彼此通信。
确定组件1025可经配置为或以其它方式支持用于在包含多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换的装置。
数字线驱动器1030可经配置为或以其它方式支持用于至少部分地基于从第一功率状态到第二功率状态的转换而将存储器装置的数字线的第一子集驱动到第一电压的装置。
第一字线驱动器1035可经配置为或以其它方式支持用于将存储器装置的字线的第一子集驱动到第二电压，同时将数字线的第一子集驱动到第一电压的装置，其中至少部分地基于将存储器装置的字线的第一子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第一子集。在一些实例中，第一字线驱动器1035可经配置为或以其它方式支持用于在将字线的第一子集驱动到第二电压之后与存储器装置的字线的第二子集共享字线的第一子集的电荷的装置。在一些实例中，第一字线驱动器1035可经配置为或以其它方式支持用于在将字线的第一子集从字线的第二子集去耦合之后将字线的第一子集驱动到第三电压的装置。
第二字线驱动器1040可经配置为或以其它方式支持用于至少部分地基于与字线的第二子集共享字线的第一子集的电荷而将字线的第二子集驱动到第二电压的装置，其中至少部分地基于将存储器装置的字线的第二子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第二子集。在一些实例中，第二字线驱动器1040可经配置为或以其它方式支持用于在将字线的第二子集驱动到第二电压之后与存储器装置的字线的第三子集共享字线的第二子集的电荷的装置。
在一些实例中，为了支持与字线的第二子集共享字线的第一子集的电荷，耦合组件1045可经配置为或以其它方式支持用于在将字线的第一子集驱动到第二电压之后及在将字线的第二子集驱动到第二电压之前将字线的第一子集耦合到字线的第二子集的装置，其中至少部分地基于将字线的第一子集耦合到字线的第二子集而在字线的第一子集与字线的第二子集之间共享电荷。
在一些实例中，第三字线驱动器1050可经配置为或以其它方式支持用于至少部分地基于与字线的第三子集共享字线的第二子集的电荷而将字线的第三子集驱动到第二电压的装置，其中至少部分地基于将存储器装置的字线的第三子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第三子集。
在一些实例中，接收组件1055可经配置为或以其它方式支持用于在存储器装置处接收信令以将存储器装置从第一功率状态转换到第二功率状态的装置，其中将存储器装置的数字线的第一子集驱动到第一电压至少部分地基于接收信令。
在一些实例中，去耦合组件1060可经配置为或以其它方式支持用于在将字线的第一子集耦合到字线的第二子集之后及在将字线的第二子集驱动到第二电压之前的某一持续时间内将字线的第一子集从字线的第二子集去耦合的装置。在一些实例中，去耦合组件1060可经配置为或以其它方式支持用于在将字线的第一子集耦合到字线的第二子集之前将电源从用于第一字线的子集的驱动器去耦合的装置。
在一些实例中，多个非易失性存储器单元的第一子集及多个非易失性存储器单元的第二子集与板的第一部分相关联。在一些实例中，将第一逻辑状态写入到多个非易失性存储器单元的第一子集及多个非易失性存储器单元的第二子集至少部分地基于将板的第一部分驱动到第三电压。
图11展示根据如本文所公开的实例的支持单元数据批量复位的方法1100的流程图。方法1100的操作可由如本文中所描述的存储器控制器或其组件实施。举例来说，方法1100的操作可由如参考图1到9描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组指令以控制装置的功能元件来执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述功能的方面。
在1105处，所述方法可包含在包含多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换。可根据如本文所公开的实例执行1105的操作。在一些实例中，1105的操作的方面可由如参考图9所描述的确定组件925执行。
在1110处，所述方法可包含至少部分地基于从第一功率状态到第二功率状态的转换而将存储器装置的数字线的第一子集驱动到第一电压并且将存储器装置的字线的第一子集驱动到第二电压。可根据如本文所公开的实例执行1110的操作。在一些实例中，1110的操作的各方面可由如参考图9所描述的数字线驱动器930执行。
在1115处，所述方法可包含至少部分地基于将数字线的第一子集驱动到第一电压且将字线的第一子集驱动到第二电压而将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集。可根据如本文所公开的实例执行1115的操作。在一些实例中，1115的操作的方面可由如参考图9所描述的写入组件935执行。
在一些实例中，如本文所描述的设备可执行例如方法1100的一或多种方法。设备可包含用于以下操作的特征、电路系统、逻辑、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：在包含多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换；至少部分地基于从第一功率状态到第二功率状态的转换将存储器装置的数字线的第一子集驱动到第一电压并且将存储器装置的字线的第一子集驱动到第二电压；及至少部分地基于将数字线的第一子集驱动到第一电压并且将字线的第一子集驱动到第二电压而将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集。
本文所描述的方法1100及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：至少部分地基于将存储器装置的数字线的第一子集驱动到第一电压而将与多个非易失性存储器单元相关联的板驱动到第二电压，其中将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集可至少部分地基于将字线的第一子集及板驱动到第二电压。
本文所描述的方法1100及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在存储器装置处接收信号以将存储器装置从第一功率状态转换到第二功率状态，其中将板驱动到第一电压可至少部分地基于接收信号以将存储器装置从第一功率状态转换到第二功率状态。
本文所描述的方法1100及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：至少部分地基于将第一逻辑状态写入到多个非易失性存储器单元而将字线的第一子集驱动到第三电压；将存储器装置的字线的第三子集驱动到第一电压；至少部分地基于将字线的第三子集驱动到第一电压而将存储器装置的数字线的第四子集驱动到第二电压；及至少部分地基于将存储器装置的数字线的第四子集驱动到第二电压而将第一逻辑状态写入到与字线的第三子集及数字线的第四子集相关联的第二多个非易失性存储器单元。
本文所描述的方法1100及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：至少部分地基于将存储器装置的数字线的第四子集驱动到第二电压而将与第二多个非易失性存储器单元相关联的第二板驱动到第一电压，其中将第一逻辑状态写入到与字线的第三子集及数字线的第四子集相关联的第二多个非易失性存储器单元可至少部分地基于将字线的第三子集驱动到第一电压并且将第二板驱动到第一电压。
在本文所描述的方法1100及设备的一些实例中，多个非易失性存储器单元可与存储器装置的非易失性存储器单元的第一层面相关联，并且第二多个非易失性存储器单元可与存储器装置的非易失性存储器单元的第二层面相关联。
在本文所描述的方法1100及设备的一些实例中，确定从第一功率状态到第二功率状态的转换可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在存储器装置处接收命令，其中存储器装置至少部分地基于接收命令而从第一功率状态转换到第二功率状态。
在本文所描述的方法1100及设备的一些实例中，第一功率状态或第二功率状态对应于断电状态。
图12展示根据如本文所公开的实例的支持单元数据批量复位的方法1200的流程图。方法1200的操作可由如本文所描述的存储器控制器或其组件实施。举例来说，方法1200的操作可由如参考图1到8及10描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组指令以控制装置的功能元件来执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述功能的方面。
在1205处，所述方法可包含在包含多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换。可根据如本文所公开的实例执行1205的操作。在一些实例中，1205的操作的方面可由如参考图10所描述的确定组件1025执行。
在1210处，所述方法可包含至少部分地基于从第一功率状态到第二功率状态的转换而将存储器装置的数字线的第一子集驱动到第一电压。可根据如本文所公开的实例执行1210的操作。在一些实例中，1210的操作的各方面可由如参考图10所描述的数字线驱动器1030执行。
在1215处，所述方法可包含将存储器装置的字线的第一子集驱动到第二电压，同时将数字线的第一子集驱动到第一电压，其中至少部分地基于将存储器装置的字线的第一子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第一子集。可根据如本文所公开的实例执行1215的操作。在一些实例中，1215的操作的各方面可由如参考图10描述的第一字线驱动器1035执行。
在1220处，所述方法可包含在将字线的第一子集驱动到第二电压之后，与存储器装置的字线的第二子集共享字线的第一子集的电荷。可根据如本文所公开的实例执行1220的操作。在一些实例中，1220的操作的各方面可由如参考图10描述的第一字线驱动器1035执行。
在1225处，所述方法可包含至少部分地基于与字线的第二子集共享字线的第一子集的电荷而将字线的第二子集驱动到第二电压，其中至少部分地基于将存储器装置的字线的第二子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第二子集。可根据如本文所公开的实例执行1225的操作。在一些实例中，1225的操作的各方面可由如参考图10描述的第二字线驱动器1040执行。
在一些实例中，如本文所描述的设备可执行例如方法1200的一或多种方法。所述设备可包含用于以下操作的特征、电路系统、逻辑、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：在包含多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换；至少部分地基于从第一功率状态到第二功率状态的转换而将存储器装置的数字线的第一子集驱动到第一电压；将存储器装置的字线的第一子集驱动到第二电压，同时将数字线的第一子集驱动到第一电压，其中至少部分地基于将存储器装置的字线的第一子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第一子集；在将字线的第一子集驱动到第二电压之后，与存储器装置的字线的第二子集共享字线的第一子集的电荷；及至少部分地基于与字线的第二子集共享字线的第一子集的电荷而将字线的第二子集驱动到第二电压，其中至少部分地基于将存储器装置的字线的第二子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第二子集。
在本文所描述的方法1200及设备一些实例中，与字线的第二子集共享字线的第一子集的电荷可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在将字线的第一子集驱动到第二电压之后及在将字线的第二子集驱动到第二电压之前，将字线的第一子集耦合到字线的第二子集，其中至少部分地基于将字线的第一子集耦合到字线的第二子集而在字线的第一子集与字线的第二子集之间共享电荷。
本文所描述的方法1200及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在将字线的第一子集耦合到字线的第二子集之后及在将字线的第二子集驱动到第二电压之前的某一持续时间内将字线的第一子集从字线的第二子集去耦合。
本文所描述的方法1200及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在将字线的第一子集从字线的第二子集去耦合之后，将字线的第一子集驱动到第三电压。
本文所描述的方法1200及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在将字线的第一子集耦合到字线的第二子集之前，将电源从用于字线的第一子集的驱动器去耦合。
本文所描述的方法1200及设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在将字线的第二子集驱动到第二电压之后，与存储器装置的字线的第三子集共享字线的第二子集的电荷；及至少部分地基于与字线的第三子集共享字线的第二子集的电荷而将字线的第三子集驱动到第二电压，其中可至少部分地基于将存储器装置的字线的第三子集驱动到第二电压而将第一逻辑状态写入到存储器装置的多个非易失性存储器单元的第三子集。
在本文所描述的方法1200及设备的一些实例中，多个非易失性存储器单元的第一子集及多个非易失性存储器单元的第二子集可与板的第一部分相关联，并且将第一逻辑状态写入到多个非易失性存储器单元的第一子集及多个非易失性存储器单元的第二子集可至少部分地基于将板的第一部分驱动到第三电压。
方法1200及本文所描述的设备的一些实例可进一步包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令：在存储器装置处接收信令以将存储器装置从第一功率状态转换到第二功率状态，其中将存储器装置的数字线的第一子集驱动到第一电压可至少部分地基于接收信令。
应注意，本文中所描述的方法是可能的实施方案，且操作及步骤可重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或更多个的部分。
描述另一设备。所述设备可包含存储器阵列，其包含多个非易失性存储器单元；控制器，其与存储器阵列耦合，所述控制器可用于：确定从第一功率状态到第二功率状态的转换；至少部分地基于从第一功率状态到第二功率状态的转换而将存储器阵列的数字线的第一子集驱动到第一电压且将存储器阵列的字线的第一子集驱动到第二电压；及至少部分地基于将存储器阵列的数字线的第一子集驱动到第二电压且将字线的第一子集驱动到第二电压而将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集。
在一些实例中，所述设备可包含至少部分地基于将存储器装置的数字线的第一子集驱动到第一电压而将与多个非易失性存储器单元相关联的板驱动到第二电压，其中将第一逻辑状态写入到与字线的第一子集及数字线的第一子集相关联的多个非易失性存储器单元的子集可至少部分地基于将字线的第一子集及板驱动到第二电压。
在一些实例中，所述设备可包含接收信号以将存储器阵列从第一功率状态转换到第二功率状态，其中将板驱动到第一电压可至少部分地基于接收信号以将存储器阵列从第一功率状态转换到第二功率状态。
在一些实例中，所述设备可包含至少部分地基于将第一逻辑状态写入到多个非易失性存储器单元而将字线的第一子集驱动到第三电压；将存储器阵列的字线的第三子集驱动到第一电压；至少部分地基于将字线的第三子集驱动到第一电压而将存储器阵列的数字线的第四子集驱动到第二电压；及至少部分地基于将存储器阵列的数字线的第四子集驱动到第二电压而将第一逻辑状态写入到与字线的第三子集及数字线的第四子集相关联的第二多个非易失性存储器单元。
在一些实例中，所述设备可包含至少部分地基于将存储器阵列的数字线的第四子集驱动到第二电压而将与第二多个非易失性存储器单元相关联的第二板驱动到第一电压，其中将第一逻辑状态写入到与字线的第三子集及数字线的第四子集相关联的第二多个非易失性存储器单元可至少部分地基于将字线的第三子集驱动到第一电压且将第二板驱动到第一电压。
在所述设备的一些实例中，多个非易失性存储器单元可与存储器阵列的非易失性存储器单元的第一层面相关联，并且第二多个非易失性存储器单元可与存储器阵列的非易失性存储器单元的第二层面相关联。
在一些实例中，所述设备可包含接收命令，其中存储器装置至少部分地基于接收命令而从第一功率状态转换到第二功率状态。
在所述设备的一些实例中，第一功率状态或第二功率状态对应于断电状态。
描述另一设备。所述设备可包含存储器阵列，其包含多个非易失性存储器单元；控制器，其与存储器阵列耦合且可用于确定从第一功率状态到第二功率状态的转换；第一驱动器，其与存储器阵列耦合且经配置以至少部分地基于从第一功率状态到第二功率状态的转换而将存储器阵列的数字线的第一子集驱动到第一电压；第二驱动器，其与存储器阵列耦合且经配置以将存储器阵列的字线的第一子集驱动到第二电压，同时将数字线的第一子集驱动到第一电压，其中至少部分地基于第二驱动器将存储器阵列的字线的第一子集驱动到第二电压而将第一逻辑状态写入到存储器阵列的多个非易失性存储器单元的第一子集；及第三驱动器，其与存储器阵列耦合且经配置以在将字线的第一子集驱动到第二电压之后，至少部分地基于与字线的第二子集共享字线的第一子集的电荷而将字线的第二子集驱动到第二电压，其中至少部分地基于将存储器阵列的字线的第二子集驱动到第二电压而将第一逻辑状态写入到存储器阵列的多个非易失性存储器单元的第二子集。
可使用多种不同技术及技艺中的任一个来表示本文中所描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个描述中可能参考的数据、指令、命令、信息、信号、位、符号及芯片。一些图式可将信令说明为单个信号；然而，信号可表示信号的总线，其中所述总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件起始允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中论述的包含存储器阵列的装置可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极及栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的，且可包括经重掺杂，例如简并半导体区。源极与漏极可通过经轻掺杂的半导体区或沟道分离。如果沟道是n型(即，大部分载体为电子)，则FET可被称为n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“关闭”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知结构及装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，则可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体进行传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
举例来说，可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“……中的至少一个”或“……中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A及条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，所述通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。这些的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例及设计，而是被赋予与本文公开的原理及新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：
在包括多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换；
至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器装置的数字线的第一子集驱动到第一电压并且将所述存储器装置的字线的第一子集驱动到第二电压；及
至少部分地基于将数字线的所述第一子集驱动到所述第一电压且将字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到与字线的所述第一子集及数字线的所述第一子集相关联的所述多个非易失性存储器单元的子集。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于将所述存储器装置的数字线的所述第一子集驱动到所述第一电压而将与所述多个非易失性存储器单元相关联的板驱动到所述第二电压，其中将所述第一逻辑状态写入到与字线的所述第一子集及数字线的所述第一子集相关联的所述多个非易失性存储器单元的所述子集至少部分地基于将字线的所述第一子集及所述板驱动到所述第二电压。
3.根据权利要求2所述的方法，其进一步包括：
在所述存储器装置处接收信号以将所述存储器装置从所述第一功率状态转换到所述第二功率状态，其中将所述板驱动到所述第一电压至少部分地基于接收所述信号以将所述存储器装置从所述第一功率状态转换到所述第二功率状态。
4.根据权利要求1所述的方法，其进一步包括：
至少部分地基于将所述第一逻辑状态写入到所述多个非易失性存储器单元而将字线的所述第一子集驱动到第三电压；
将所述存储器装置的字线的第三子集驱动到所述第一电压；
至少部分地基于将字线的所述第三子集驱动到所述第一电压而将所述存储器装置的数字线的第四子集驱动到所述第二电压；及
至少部分地基于将所述存储器装置的数字线的所述第四子集驱动到所述第二电压而将所述第一逻辑状态写入到与字线的所述第三子集及数字线的所述第四子集相关联的第二多个非易失性存储器单元。
5.根据权利要求4所述的方法，其进一步包括：
至少部分地基于将所述存储器装置的数字线的所述第四子集驱动到所述第二电压而将与所述第二多个非易失性存储器单元相关联的第二板驱动到所述第一电压，其中将所述第一逻辑状态写入到与字线的所述第三子集及数字线的所述第四子集相关联的所述第二多个非易失性存储器单元至少部分地基于将字线的所述第三子集驱动到所述第一电压且将所述第二板驱动到所述第一电压。
6.根据权利要求4所述的方法，其中所述多个非易失性存储器单元与所述存储器装置的非易失性存储器单元的第一层面相关联，并且所述第二多个非易失性存储器单元与所述存储器装置的非易失性存储器单元的第二层面相关联。
7.根据权利要求1所述的方法，其中确定从所述第一功率状态到所述第二功率状态的所述转换包括：
在所述存储器装置处接收命令，其中所述存储器装置至少部分地基于接收所述命令而从所述第一功率状态过渡到所述第二功率状态。
8.根据权利要求1所述的方法，其中所述第一功率状态或所述第二功率状态对应于断电状态。
9.一种方法，其包括：
在包括多个非易失性存储器单元的存储器装置处确定从第一功率状态到第二功率状态的转换；
至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器装置的数字线的第一子集驱动到第一电压；
将所述存储器装置的字线的第一子集驱动到第二电压，同时将数字线的所述第一子集驱动到所述第一电压，其中至少部分地基于将所述存储器装置的字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到所述存储器装置的所述多个非易失性存储器单元的第一子集；
在将字线的所述第一子集驱动到所述第二电压之后，与所述存储器装置的字线的第二子集共享字线的所述第一子集的电荷；及
至少部分地基于与字线的所述第二子集共享字线的所述第一子集的所述电荷而将字线的所述第二子集驱动到所述第二电压，其中至少部分地基于将所述存储器装置的字线的所述第二子集驱动到所述第二电压而将所述第一逻辑状态写入到所述存储器装置的所述多个非易失性存储器单元的第二子集。
10.根据权利要求9所述的方法，其中与字线的所述第二子集共享字线的所述第一子集的所述电荷包括：
在将字线的所述第一子集驱动到所述第二电压之后及在将字线的所述第二子集驱动到所述第二电压之前，将字线的所述第一子集耦合到字线的所述第二子集，其中至少部分地基于将字线的所述第一子集耦合到字线的所述第二子集而在字线的所述第一子集与字线的所述第二子集之间共享所述电荷。
11.根据权利要求10所述的方法，其进一步包括：
在将字线的所述第一子集耦合到字线的所述第二子集之后及在将字线的所述第二子集驱动到所述第二电压之间的某一持续时间内将字线的所述第一子集从字线的所述第二子集去耦合。
12.根据权利要求11所述的方法，其进一步包括：
在将字线的所述第一子集从字线的所述第二子集去耦合之后，将字线的所述第一子集驱动到第三电压。
13.根据权利要求11所述的方法，其进一步包括：
在将字线的所述第一子集耦合到字线的所述第二子集之前，将电源从用于字线的所述第一子集的驱动器去耦合。
14.根据权利要求9所述的方法，其进一步包括：
在将字线的所述第二子集驱动到所述第二电压之后，与所述存储器装置的字线的第三子集共享字线的所述第二子集的电荷；及
至少部分地基于与字线的所述第三子集共享字线的所述第二子集的所述电荷而将字线的所述第三子集驱动到所述第二电压，其中至少部分地基于将所述存储器装置的字线的所述第三子集驱动到所述第二电压而将所述第一逻辑状态写入到所述存储器装置的所述多个非易失性存储器单元的第三子集。
15.根据权利要求9所述的方法，其中：
所述多个非易失性存储器单元的所述第一子集及所述多个非易失性存储器单元的所述第二子集与板的第一部分相关联，及
将所述第一逻辑状态写入到所述多个非易失性存储器单元的所述第一子集及所述多个非易失性存储器单元的所述第二子集至少部分地基于将所述板的所述第一部分驱动到第三电压。
16.根据权利要求9所述的方法，其进一步包括：
在所述存储器装置处接收信令以将所述存储器装置从所述第一功率状态转换到所述第二功率状态，其中将所述存储器装置的数字线的所述第一子集驱动到所述第一电压至少部分地基于接收所述信令以将所述存储器装置从所述第一功率状态转换到所述第二功率状态。
17.一种设备，其包括：
存储器阵列，其包括多个非易失性存储器单元；及
控制器，其与所述存储器阵列耦合，所述控制器可用于：
确定从第一功率状态到第二功率状态的转换；
至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器阵列的数字线的第一子集驱动到第一电压并且将所述存储器阵列的字线的第一子集驱动到第二电压；及
至少部分地基于将所述存储器阵列的数字线的所述第一子集驱动到所述第二电压且将字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到与字线的所述第一子集及数字线的所述第一子集相关联的所述多个非易失性存储器单元的子集。
18.根据权利要求17所述的设备，其中所述控制器可用于：
至少部分地基于将所述存储器阵列的数字线的所述第一子集驱动到所述第一电压而将与所述多个非易失性存储器单元相关联的板驱动到所述第二电压，其中将所述第一逻辑状态写入到与字线的所述第一子集及数字线的所述第一子集相关联的所述多个非易失性存储器单元的所述子集至少部分地基于将字线的所述第一子集及所述板驱动到所述第二电压。
19.根据权利要求18所述的设备，其中所述控制器可用于：
接收信号以将所述存储器阵列从所述第一功率状态转换到所述第二功率状态，其中将所述板驱动到所述第一电压至少部分地基于接收所述信号以将所述存储器阵列从所述第一功率状态转换到所述第二功率状态。
20.根据权利要求17所述的设备，其中所述控制器可用于：
至少部分地基于将所述第一逻辑状态写入到所述多个非易失性存储器单元而将字线的所述第一子集驱动到第三电压；
将所述存储器阵列的字线的第三子集驱动到所述第一电压；
至少部分地基于将字线的所述第三子集驱动到所述第一电压而将所述存储器阵列的数字线的第四子集驱动到所述第二电压；及
至少部分地基于将所述存储器阵列的数字线的所述第四子集驱动到所述第二电压而将所述第一逻辑状态写入到与字线的所述第三子集及数字线的所述第四子集相关联的第二多个非易失性存储器单元。
21.根据权利要求20所述的设备，其中所述控制器可用于：
至少部分地基于将所述存储器阵列的数字线的所述第四子集驱动到所述第二电压而将与所述第二多个非易失性存储器单元相关联的第二板驱动到所述第一电压，其中将所述第一逻辑状态写入到与字线的所述第三子集及数字线的所述第四子集相关联的所述第二多个非易失性存储器单元至少部分地基于将字线的所述第三子集驱动到所述第一电压且将所述第二板驱动到所述第一电压。
22.根据权利要求20所述的设备，其中所述多个非易失性存储器单元与所述存储器阵列的非易失性存储器单元的第一层面相关联，并且所述第二多个非易失性存储器单元与所述存储器阵列的非易失性存储器单元的第二层面相关联。
23.根据权利要求17所述的设备，其中为了确定从所述第一功率状态到所述第二功率状态的所述转换，所述控制器可用于：
接收命令，其中所述存储器阵列至少部分地基于接收所述命令而从所述第一功率状态转换到所述第二功率状态。
24.根据权利要求17所述的设备，其中所述第一功率状态或所述第二功率状态对应于断电状态。
25.一种设备，其包括：
存储器阵列，其包括多个非易失性存储器单元；
控制器，其与所述存储器阵列耦合且可用于确定从第一功率状态到第二功率状态的转换；
第一驱动器，其与所述存储器阵列耦合且经配置以至少部分地基于从所述第一功率状态到所述第二功率状态的所述转换而将所述存储器阵列的数字线的第一子集驱动到第一电压；
第二驱动器，其与所述存储器阵列耦合且经配置以将所述存储器阵列的字线的第一子集驱动到第二电压，同时将数字线的所述第一子集驱动到所述第一电压，其中至少部分地基于所述第二驱动器将所述存储器阵列的字线的所述第一子集驱动到所述第二电压而将第一逻辑状态写入到所述存储器阵列的所述多个非易失性存储器单元的第一子集；及
第三驱动器，其与所述存储器阵列耦合且经配置以至少部分地基于在将字线的所述第一子集驱动到所述第二电压之后与字线的所述第二子集共享字线的所述第一子集的电荷而将字线的第二子集驱动到所述第二电压，其中至少部分地基于将所述存储器阵列的字线的所述第二子集驱动到所述第二电压而将所述第一逻辑状态写入到所述存储器阵列的所述多个非易失性存储器单元的第二子集。
CN202210676884.7A 2021-06-17 2022-06-15 单元数据批量复位 Pending CN115497549A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/350,757 US11670357B2 (en) 2021-06-17 2021-06-17 Memory system configured to perform a reset on one or more non-volatile memory cells upon transitioning power states
US17/350,757 2021-06-17

Publications (1)

Publication Number Publication Date
CN115497549A true CN115497549A (zh) 2022-12-20

Family

ID=84464426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210676884.7A Pending CN115497549A (zh) 2021-06-17 2022-06-15 单元数据批量复位

Country Status (3)

Country Link
US (1) US11670357B2 (zh)
KR (1) KR20220168994A (zh)
CN (1) CN115497549A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514802B2 (en) * 2014-10-27 2016-12-06 Samsung Electronics Co., Ltd. Volatile memory self-defresh
US9761312B1 (en) * 2016-03-16 2017-09-12 Micron Technology, Inc. FeRAM-DRAM hybrid memory
US10056129B1 (en) * 2017-08-10 2018-08-21 Micron Technology, Inc. Cell bottom node reset in a memory array
US10229727B1 (en) 2018-03-13 2019-03-12 Micron Technology, Inc. Apparatus and method for controlling erasing data in ferroelectric memory cells
US10622050B2 (en) 2018-05-09 2020-04-14 Micron Technology, Inc. Ferroelectric memory plate power reduction
US11017831B2 (en) * 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access
US10943657B1 (en) * 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
US11404120B2 (en) * 2020-05-13 2022-08-02 Micron Technology, Inc. Refresh operation of a memory cell
US11482284B1 (en) * 2021-04-22 2022-10-25 Micron Technology, Inc. Parallel drift cancellation

Also Published As

Publication number Publication date
US20220406356A1 (en) 2022-12-22
KR20220168994A (ko) 2022-12-26
US11670357B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
US11900980B2 (en) Techniques to mitigate asymmetric long delay stress
CN113168290A (zh) 命令阻止管理
CN113728388A (zh) 用于存储器装置的安全事件检测
CN116075897A (zh) 用于经由基于非易失性单元的寄存器读取及写入存储器管理数据的系统及方法
CN113741677A (zh) 用于存储器装置的命令触发功率门控
CN115605956A (zh) 具有多路复用选择线的存储器阵列
CN113903377A (zh) 用于设置读取操作的参考电压的方法
CN112687302A (zh) 电压的功率高效产生
CN112053710A (zh) 用于存储器装置的电流监视器
TW202341133A (zh) 用於差動記憶體單元之設備
US11670357B2 (en) Memory system configured to perform a reset on one or more non-volatile memory cells upon transitioning power states
CN113689901B (zh) 产生存储器阵列控制信号
US11721379B2 (en) Cell disturb on power state transition
US11600312B1 (en) Activate commands for memory preparation
US11605416B1 (en) Reducing duty cycle degradation for a signal path
US20230205615A1 (en) Error detection signaling
CN112216316B (zh) 用于降低切换电力的电源域开关
US11756602B2 (en) Sensing component with a common node
US20230395123A1 (en) Techniques for memory cell reset using dummy word lines
US20240028247A1 (en) Efficient error signaling by memory
US20240053908A1 (en) Temperature-dependent refresh operations
US20220310149A1 (en) Data circuit for a low swing data bus
CN113571119A (zh) 识别存储器装置中的高阻抗故障
TW202307836A (zh) 用於差動記憶體單元之感測技術
CN115917650A (zh) 用于存储器装置的错误控制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination