CN113728388A - 用于存储器装置的安全事件检测 - Google Patents

用于存储器装置的安全事件检测 Download PDF

Info

Publication number
CN113728388A
CN113728388A CN202080031503.9A CN202080031503A CN113728388A CN 113728388 A CN113728388 A CN 113728388A CN 202080031503 A CN202080031503 A CN 202080031503A CN 113728388 A CN113728388 A CN 113728388A
Authority
CN
China
Prior art keywords
memory
mode
memory device
event
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080031503.9A
Other languages
English (en)
Inventor
A·P·贝姆
S·E·谢弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113728388A publication Critical patent/CN113728388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

描述用于执行用于存储器装置的安全事件检测的方法、系统和装置。举例来说，存储器装置的存储器阵列可在第一操作模式(例如，正常操作模式)中操作。可检测与所述存储器阵列的数据完整性降低相关联的事件。在一些情况下，所述事件可与所述存储器装置的温度、在所述存储器装置处检测到的电压电平、所述存储器装置处的错误事件等等相关联。基于所述所检测到的事件，可确定是否将所述存储器装置的所述操作调整到第二操作模式(例如，安全操作模式)。所述第二操作模式可对应于提高数据保持特性的操作模式。

Description

用于存储器装置的安全事件检测
交叉引用
本专利主张贝姆(BOEHM)等人于2020年4月3日提交的标题为“用于存储器装置的安全事件检测(SAFETY EVENT DETECTION FOR A MEMORY DEVICE)”的第16839438号美国专利申请案和勃姆等人于2019年4月29日提交的标题为“用于存储器装置的安全事件检测(SAFETY EVENT DETECTION FOR A MEMORY DEVICE)”的第62/840,027号美国临时专利申请案的优先权，其中的每一篇申请案均转让给本受让人。
背景技术
下文大体上涉及存储器系统，且更具体来说，涉及用于存储器装置的安全事件检测。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如SRAM、DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。
对于一些类型的存储器(例如，DRAM、其它易失性存储器)，存储器装置处的数据完整性可取决于存储器装置的各种参数。一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据完整性、降低功率消耗或降低制造成本，以及其它度量。
附图说明
图1说明如本文中所公开的支持用于存储器装置的安全事件检测的系统的实例。
图2说明如本文中所公开的支持用于存储器装置的安全事件检测的存储器裸片的实例。
图3说明如本文中所公开的支持用于存储器装置的安全事件检测的系统的实例。
图4到6说明如本文中所公开的支持用于存储器装置的安全事件检测的过程流的实例。
图7示出如本文中所公开的支持用于存储器装置的安全事件检测的装置的框图。
图8到10示出说明如本文中所公开的支持用于存储器装置的安全事件检测的一或多种方法的流程图。
具体实施方式
存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备例如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车辆的电子组件等等。在一些情况下，支持某些实施方案(例如，机动车，在一些情况下具有自主或半自主驾驶能力)的应用程序的存储器装置可能受制于增加的可靠性约束。因而，用于一些应用程序的存储器装置(例如，DRAM)可预期以受到相对较高行业标准或规范(例如，较高可靠性参数)限制的可靠性进行操作。
例如动态存储器单元的一些存储器单元可归因于在存储器装置处发生的事件而经历数据完整性损失。安全事件可为致使存储器单元所存储的逻辑状态随时间展现退化(损失)概率增加的事件。举例来说，利用电容性存储元件(例如，DRAM存储器单元)的存储器单元可例如归因于从存储元件(例如，电容器)泄漏的某一电荷量而丢失所存储的状态或使所存储的状态改变到不同状态。在没有干预的情况下，例如在不通过重写存储器单元(例如，对电容性存储元件再充电)刷新逻辑状态的情况下，由存储器单元存储的逻辑状态可能会丢失或受损坏。在一些情况下，例如存储器装置处的极端温度、行锤击事件或电压供应不足等事件可致使存储器单元展现更快速的退化。在一些其它情况下，存储器装置处的某些事件可能影响存储器装置的可靠性。举例来说，存储器装置可靠性可在存取命令执行错误、存储器装置和主机装置之间的总线信道的错误状况或无效命令的情况下降低。在一些情况下，存储器装置可调适存储器装置的操作模式以补偿与所述事件相关联的数据完整性降低。
描述用于存储器装置的安全事件检测的技术。举例来说，存储器装置可检测存储器装置处可与数据完整性降低相关联的事件。所述事件可包含以下中的一或多个：执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件。因此，存储器装置可确定是否将存储器装置的操作模式调整到安全操作模式。安全操作模式可为提高存储器装置的数据保持特性的操作模式。举例来说，安全模式可包含提高存储器阵列的刷新速率，调整存储器装置的总线配置，阻挡来自主机装置的一或多个命令，阻挡发到存储器阵列的一或多个组或区段的命令，根据自刷新模式操作存储器阵列的一或多个组，调整用于存取存储器阵列的速度配置，或其组合。
下文在参考图1-3的存储器系统和存储器装置的上下文中进一步描述本公开的特征。在如参考图4到6所描述的过程流的上下文中描述本公开的特征。进一步由涉及用于存储器装置的安全事件检测的图7-10中的设备图和流程图来说明并且参考所述设备图和流程图来描述本公开的这些和其它特征。
图1示出根据本文公开的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100被配置成用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少若干部分可以是主机装置的实例。这类主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等等。在某些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在某些情况下，外部存储器控制器105可被称为主机或主机装置。在一些实例中，系统100为图形卡。
在一些情况下，存储器装置110可以是被配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址或其它空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的信令可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
存储器装置110可被配置成存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可以包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子连通。
处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡插槽，例如外围组件互连(PCI)或专用图形端口。外围组件130可为本领域技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与所述系统集成在一起的外围装置。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可以表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可以是经由一或多个外围组件130与系统100介接的外围装置，或可以由I/O控制器135管理。
输出150可以表示在系统100外部的装置或信号，其被配置成从系统100或其任何组件接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出150可以是经由一或多个外围组件130与系统100介接的外围装置，或可以由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含被配置成执行本文中所描述的功能的各种电路元件，例如导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可以包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储至少一个位的数字数据。一或多个存储器阵列170可包含行存取逻辑组件和列存取逻辑组件。行和列存取逻辑组件可确定在由外部存储器控制器105指示的存取操作期间存取的存储器阵列170的子集。在一些实例中，存储器阵列170的子集可指示沿着阵列的一或多个维度的子集。存储器阵列170可将所述子集指示给装置存储器控制器155、本地存储器控制器165、外部存储器控制器105，或事件检测电路(例如，如参考图3更详细论述)。系统可将所述子集与由存取操作指示的地址进行比较以便检测与解码和/或执行存取命令相关联的错误。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可为二维(2D)存储器单元阵列的实例，或可为3D存储器单元阵列的实例。举例来说，2D存储器装置可以包含单一存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下或紧挨着彼此堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这与单个2D存储器装置相比可增加可定位于衬底上的存储器单元的数量，反过来可减少生产成本或增加存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可以包含被配置成控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可以包含使存储器装置110能执行命令的硬件、固件和软件，且可被配置成接收、发射或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如，存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，存储器裸片160的本地)可被配置成控制存储器裸片160的操作。而且，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收及发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可被配置成充当信道的部分。
在一些情况下，端子的引脚或衬垫可为信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(以及相关联的信号路径及端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可以包含多个单独的信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、xl6(包含十六个信号路径)等等。在一些情况下，信道的信号路径的数量可对应于所述信道的总线宽度。经由信道传达的信号可使用双数据速率(DDR)信令。举例来说，信号的一些符号可记录在时钟信号的上升沿上，并且信号的其它符号可记录在时钟信号的下降沿上。经由信道传达的信号可使用单数据速率(SDR)信令。举例来说，可针对每一时钟循环记录信号的一个符号。
在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可被配置成在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可被配置成在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可被配置成在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成，所述系统时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传送可使用多种不同调制方案(例如，NRZ、PAM4)进行调制的信号。
在一些情况下，数据信道190(例如，数据总线)中的信号路径的数量可对应于数据信道190的宽度。装置存储器控制器155可支持灵活数据总线宽度。举例来说，存储器装置110可根据第一数据信道配置(例如，根据对应于使用所有数据信道190的第一宽度操作的数据总线)操作。装置存储器控制器155可指示将第一数据信道配置调整成第二数据信道配置。也就是说，存储器装置110可使用数据信道190的信号路径的子集来传送数据。因而，第二数据信道配置可对应于根据小于第一宽度的第二宽度操作的数据总线。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供一般用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可被配置成在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成，所述数据时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个检错码(EDC)信道。EDC信道可被配置成传达错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可被配置成表示一位数字数据(例如符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲振幅调制(PAM)等等。
在一些情况下，可以使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可被配置成表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可以是使用包含至少三个层级以对信息的多于一个位进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地称为非二进制、多位或高阶调制方案和符号。
图2说明根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。举例来说，存储器单元205可被配置成每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可被配置成一次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。举例来说，可使用非线性介电材料。
可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下，数字线215也可被称作位线。对存取线、字线和数字线或其类似物的引用可互换，且不影响理解或操作。激活或选择字线210或位线215可包含将电压施加到相应线。
存储器裸片200可将存取线(例如，字线210和数字线215)布置成网格状图案。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。
可以通过行解码器220或列解码器225来控制对存储器单元205的存取。举例来说，行解码器220可以从本地存储器控制器260接收行地址，并基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。举例来说，存储器裸片200可包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可以存取其相交处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如Vpl，或可接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或解除激活开关组件235来实现。电容器230可以使用开关组件235与数字线215电子通信。举例来说，当解除激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可为p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通，且可基于施加到字线210的电压而激活/解除激活开关组件235。
字线210可为与存储器单元205(或存储器单元行205)电子通信并且用以对存储器单元205执行存取操作的导电线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子通信，且可被配置成控制存储器单元的开关组件235。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。一些存储器单元205可在频繁行激活(例如，对应于频繁字线激活)或行锤击的情况下丢失所存储的状态或使所存储的状态改变到不同状态。也就是说，如果以相对较高的频率存取单一行、行群组或行模式，那么受害者行(例如，相邻或邻近行)的存储器状态可受影响。举例来说，存储器单元205可在不存在数据周期性刷新的情况下丢失其存储的数据，且行锤击可在较少时间内(例如，比刷新循环更快速地)致使存储器单元205丢失所存储的状态或使所存储的状态改变到不同状态。
存储器裸片200可为存储器子阵列的实例，可包含行存取逻辑265。行存取逻辑265可耦合到字线210或行解码器220的部分。行存取逻辑265可被配置成确定在存取操作期间被激活的字线210。在一些情况下，行存取逻辑265可确定在存取操作期间被激活的单个字线210。在某一其它区中，行存取逻辑265可确定包含在存取操作期间被激活的字线的字线210的子集。行存取逻辑265可被配置成将在存取操作期间被激活的一或多个字线210的指示发射到组件(例如，如本文中所描述的验证器235)。
数字线215可为连接存储器单元205与感测组件245的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。存储器裸片200可包含列存取逻辑275。列存取逻辑275可耦合到列解码器225或感测组件245。列存取逻辑275可经配置以确定在存取操作期间选择的数字线215。在一些情况下，列存取逻辑275可确定在存取操作期间选择的单个数字线215。在一些其它情况下，列存取逻辑275可确定在存取操作期间选择的(或包含选择的一或多个数字线)数字线215的子集。列存取逻辑275可被配置成将在存取操作期间选择的一或多个数字线215的指示发射到组件(例如，如本文中所描述的验证器)。
感测组件245可被配置成检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可以输出信号(例如，释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测和放大信号的差。存储器单元205的检测到的逻辑状态可经由列解码器225作为输出255输出。在某些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260处于相同位置。本地存储器控制器260可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。在一些情况下，可根据预取宽度将数据从存储器裸片200传达到装置存储器控制器155。预取宽度可以是数据总线宽度的函数。举例来说，预取宽度可由Xn给定，其中X为乘数(例如，2、4、8、16)，并且n为数据总线宽度。举例来说，乘数X可等于用于存取存储器裸片200的突发长度(例如，经由参考图1所描述的DQ信道190的每个数据引脚发射的位数量)。在一些情况下，预取宽度可为静态的(例如，存储器装置的硬接线特性)。
装置存储器控制器155可指示用于存储器装置与外部存储器控制器(例如，主机装置)之间的数据通信的总线宽度。在一些情况下，此总线宽度可以是可变的。举例来说，用于存储器装置与外部存储器控制器之间的数据通信的最大总线宽度可对应于使用可能的信号路径中的每一个(例如，使用每一可用数据引脚)。在一些情况下，装置存储器控制器155可指示将使用的信号路径的子集(例如，对应于正使用的数据引脚的子集)。在一些情况下，这可允许装置存储器控制器155避免可能发生故障的数据引脚和/或信号路径。在一些情况下，当使用信号路径的子集时，预取宽度可不变(例如，可基于最大或全总线宽度而确定)。
本地存储器控制器260可确定是否在将命令转译成可供存储器裸片200使用的信息之前定义所接收的命令。也就是说，本地存储器控制器260可将接收到的命令与经定义命令集进行比较。在所述经定义命令集中包含接收到的命令的情况下，本地存储器控制器可将所述命令解码成可供存储器裸片200使用的信息。替代地，在所述经定义命令集中不包含接收到的命令(例如，接收到的命令未被定义/无效)的情况下，本地存储器控制器260可阻挡命令被转译和传播到存储器裸片200。
本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。
在一些情况下，本地存储器控制器260可被配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所需逻辑状态。
行存取逻辑265和列存取逻辑275可确定对应于目标存储器单元205的阵列子集。也就是说，行存取逻辑265和列存取逻辑275可经配置以确定由写入操作激活的一或多个字线210以及递送与写入操作相关联的数据的一或多个数字线215。行存取逻辑265和列存取逻辑275可(例如向本文所论述的验证器)发射确定的阵列的子集的指示。在一些实例中，阵列的子集的指示可指示沿着阵列的一或多个维度的子集。举例来说，阵列的子集的指示可指示在写入操作期间被激活的一或多个字线210(例如，行矩阵(MAT)指示)。另外或替代地，阵列的子集的指示可指示在写入操作期间选择的一或多个数字线215(例如，列MAT指示)。
在一些情况下，本地存储器控制器260可被配置成在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传递到感测组件245。感测组件245可放大信号。本地存储器控制器260可以触发感测组件245(例如，锁存感测组件)，且进而将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可以确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可以将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)。
行存取逻辑265和列存取逻辑275可确定对应于目标存储器单元205的阵列子集。也就是说，行存取逻辑265和列存取逻辑275可经配置以确定在读取操作期间激活的一或多个字线210以及携带与所述读取操作相关联的数据的一或多个数字线215。行存取逻辑265和列存取逻辑275可(例如向本文所论述的验证器)发射确定的阵列的子集的指示。在一些实例中，阵列的子集的指示可指示沿着阵列的一或多个维度的子集。举例来说，阵列的子集的指示可指示在读取操作期间激活的一或多个字线210(例如，行MAT指示)。另外或替代地，阵列的子集的指示可指示在读取操作期间选择的一或多个数字线215(例如，列MAT指示)。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可能使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未存取的一或多个存储器单元进行重写操作或刷新操作。
本地存储器控制器260可根据自动刷新模式或自刷新模式进行操作。在自动刷新模式中，本地存储器控制器260可从主机装置(例如，从外部存储器控制器105)接收刷新存储器裸片200的刷新命令。自动刷新模式可用于存储器装置的默认或正常操作中，在所述默认或正常操作中，存储器装置接收并执行存储器命令。在自动刷新模式中，当本地存储器控制器260接收到每一刷新命令时，其可执行刷新操作，其中每一刷新操作包含刷新存储器阵列的一或多行。
在自刷新模式中，本地存储器控制器260可发起刷新操作。可在存储器装置的低功率或备用状态中使用自刷新模式，其中存储器装置可不接收包含刷新命令的存储器命令。在自刷新模式中，本地存储器控制器260可使用内部振荡器、内部计数器等等来刷新存储器单元205。在任一模式中，本地存储器控制器260可根据存储器裸片200的条件确定刷新速率。刷新速率可对应于刷新存储器单元205中的每一个的周期性的倒数。
本地存储器控制器260可检测存储器装置处可与数据完整性降低相关联的事件。因此，本地存储器控制器260可确定调整存储器裸片200的刷新速率以保持数据完整性。当本地存储器控制器260根据自动刷新模式进行操作时，本地存储器控制器260可增加响应于从主机装置接收到每一刷新命令而刷新的行(例如，存储器裸片200的一或多个物理行处的存储器单元)的数量。
举例来说，为了将刷新速率增大两(2)倍，本地存储器控制器260可将响应于单个刷新命令而刷新的存储器裸片200的行的数量加倍。当本地存储器控制器260根据自刷新模式进行操作时，本地存储器控制器260可调整定时参数或在单个刷新操作中刷新的存储器裸片200的行的数量。举例来说，为了增大存储器裸片200的刷新速率，本地存储器控制器260可减小刷新操作的周期性或可增加在执行单个刷新操作期间刷新的存储器裸片200的行的数量，或可组合地调整这两个参数。
图3说明如本文中所公开的支持被配置成用于安全事件检测的存储器装置的系统300的实例。系统300可包含本文中参考图1和2描述的一或多个组件以及其它组件。举例来说，系统300可包含主机装置305，其可为参考图1所描述的外部存储器控制器105的实例；存储器装置310，其可为参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例；控制器325，其可为参考图1和2所描述的装置存储器控制器155、一或多个本地存储器控制器165或本地存储器控制器260的实例、或其任何组合；存储器阵列330，其可为参考图1所描述的存储器阵列170的实例。存储器装置310还可包含事件检测电路335和模式电路340。
主机装置305可经由信道320发送命令，所述信道可为参考图1所论述的信道115(例如CA信道186或DQ信道190)的实例。通过存储器装置310，例如通过存储器接口315接收所述命令。命令可包含用于存储器装置310上的存储器阵列330处的存取操作(例如，读取操作、刷新操作、写入操作)的指令。所述命令可另外包含存取操作所针对的存储器阵列330的地址。所述地址可包括对应于存储器阵列330的行和列的(例如，物理或虚拟)行地址和列地址。存储器阵列330可包含一或多个存储器组，其中的每一个存储器组可包含一或多行和/或一或多列。命令可与存储器阵列330内行地址的激活(例如，读取、写入等)相关联。控制器325可在存储器阵列330上执行多个存取命令(例如，存取命令模式)，因此存取存储器阵列330内的组、行和/或列的模式。
在一些实例中，所述命令可包含数据传送操作。举例来说，在读取操作中，可将数据从存储器阵列330传送到主机装置305。在另一实例中，在写入操作中，可将数据从主机装置305传送到存储器阵列330。数据可通过数据信道(例如，DQ信道190)在信道320内传送(在主机装置305和存储器装置310之间传送)。控制器325可从存储器接口315接收命令，处理所述命令，且在存储器阵列330上执行命令。
控制器325可根据各种操作模式操作存储器装置310。在也可对应于正常操作模式的第一操作模式中，控制器325可根据默认配置操作存储器装置。所述默认配置可包含存储器装置310根据一些预配置参数进行操作。预配置的参数可包含存储器装置310的由与存储器装置310相关联的规范定义的参数。所述参数可包含用于存储器装置310的命令集、存储器装置310的电压电平(例如，用于存储器装置310的电源的电压电平)、定时参数(例如，时钟速率、刷新速率)等。
控制器325可基于存储器装置310的数据完整性确定调适存储器装置310的操作模式。举例来说，控制器325可(例如，基于来自事件检测电路335的指示)确定与存储器装置310的数据完整性有关的事件的发生。此处，控制器325可将存储器装置310的操作模式从第一(例如，正常)操作模式调整为第二(例如，安全)操作模式。安全操作模式可对应于可限制由所检测到的事件引起的数据完整性降低的操作模式。
事件检测电路335可检测影响存储器装置310的数据完整性的事件。事件检测电路335可包含用于检测事件的单个电路或用于检测不同类型的事件的超过一个电路(例如，存储器装置310处的各个方位处)。在第一实例中，事件检测电路335可检测从主机装置305接收的命令尚未在存储器装置310处恰当地执行。举例来说，事件检测电路335可检测从主机装置305接收的命令可能已经不正确地解码(例如，通过控制器325)且因此可产生不正确的存取指令和/或地址。在一种情况下，事件检测电路335可确定控制器325当尝试解码存取指令时经历解码错误。此处，事件检测电路335可从控制器325接收解码失败指示。在另一情况下，事件检测电路335可将由控制器325(例如，基于命令解码)确定的存取指令的类型与(例如，在控制器325进行解码之前)在存储器接口315处接收到的原始命令数据进行比较。事件检测电路335可确定由原始命令数据(例如，由控制器325所采用的类似或逻辑上等效的解码方法)指示的存取指令的类型。如果由控制器325指示的存取指令的类型不匹配事件检测电路335所确定的存取指令的类型，那么事件检测电路335可确定已发生与数据完整性降低相关联的事件。
在另一情况下，事件检测电路335可确定命令未在正确地址处执行。举例来说，事件检测电路335可从存储器阵列330(或与存储器阵列330相关联的电路系统，例如参考图2所论述的行存取逻辑265和/或列存取逻辑275)接收对存储器阵列330的在命令执行期间被存取的部分的指示。所述指示可包含用于存取的部分的识别符(例如，行识别符、列识别符、行MAT识别符、列MAT识别符)。行MAT可指代单个字线、一或多个子阵列的字线的子集、子阵列等等。列MAT可指代单个列、一或多个子阵列的列子集、子阵列等。在一些情况下，每个列对应于数字线。事件检测电路335也可从存储器接口315接收命令。在此实例中，事件检测电路335可(例如，在事件检测电路335的比较器处)将事件检测电路335处(例如，基于从存储器接口315接收的命令)确定的期望地址与由存储器阵列330指示的被存取部分进行比较。如果被存取部分不匹配存储器阵列330的由期望地址指示的部分，那么事件检测电路335可检测到与数据完整性降低相关联的事件。
在第二实例中，事件检测电路335可检测存储器阵列330处的行锤击事件。此处，事件检测电路335可包含被配置成确定行存取度量的电路组件。事件检测电路335可包含计数器、定时器等。行存取度量可指示相关存取数量(例如，对相同或类似行、组等的存取的数量或模式)。事件检测电路335可从存储器接口315或控制器325接收存取指示(例如，从主机装置305接收的存取命令)。也就是说，在正常操作模式期间，控制器325可在存储器阵列330上执行从主机装置305接收的存取命令。控制器325可另外将存取指示提供给事件检测电路335。基于所述存取，事件检测电路335可确定相关存取数量并且将行存取度量与阈值(例如，指示可对应于行锤击事件的相关存取数量的经预配置阈值或经编程阈值)进行比较。事件检测电路335如果检测到行锤击事件则可检测到与数据完整性降低相关联的事件，原因是行锤击可不利地影响存储器阵列330的一或多个单元的数据保持。
在第三实例中，事件检测电路335可确定存储器装置310的当前刷新操作不满足存储器装置310的行业标准或规范(例如，刷新操作不满足刷新速率参数)。此处，事件检测电路335可确定当前刷新速率(例如，基于当前刷新操作执行周期性以及在执行每一刷新操作期间刷新的存储器阵列330的行的数量而刷新存储器阵列330所花费的时间)，且将当前刷新速率与刷新速率参数进行比较。如果当前刷新速率小于刷新速率参数，那么事件检测电路335可检测与数据完整性降低相关联的事件。
在第四实例中，事件检测电路335可确定DQ信道可发生故障。举例来说，与DQ信道相关联的数据引脚可短接、断开或交叉耦合。在一些情况下，事件检测电路335可确定与DQ信道的一或多个数据引脚相关联的错误。在一些情况下，事件检测电路335可收集数据以确定错误。举例来说，事件检测电路335可通过检测数据引脚上的电压(例如，数据引脚的被驱动状态)不与存储器接口315的输出相同，检测数据引脚上的短路。另外或替代地，事件检测电路335可包含电流感测电路系统。此处，事件检测电路335可使用电流感测电路系统确定施加到数据引脚的断开、短路或交叉耦合。在主机装置305和存储器装置310之间的通信可能有错误和/或未完成时，事件检测电路335可在检测到有故障的DQ信道的情况下检测到与数据完整性降低相关联的事件。
在第五实例中，事件检测电路335可确定从主机装置305接收的命令未经定义。经定义命令可为与经定义指令(例如，读取指令、写入指令、刷新指令等)和/或经定义地址(例如，行地址、列地址)相关联的命令。事件检测电路335可确定接收到的命令是否包含在针对存储器装置310定义的命令集中。存储器装置310可存储经定义命令集。事件检测电路335可利用电路系统(例如，查找表(LUT)、实施逻辑功能的简化处理器电路)确定接收到的命令是否处于经定义命令集内。在存储器装置310接收到未经定义命令或命令序列的情况下，存储器装置310的响应可为可变或未知的。因此，当事件检测电路335确定接收到的命令并非经定义命令集的部分时，事件检测电路335可检测与数据完整性降低相关联的事件。
在第六实例中，事件检测电路335可检测存储器装置310的温度。当存储器装置310的温度超过特定阈值(例如，存储器装置310的温度过高或过低)时，事件检测电路335可检测到与数据完整性降低相关联的事件。在第七实例中，事件检测电路335可测量存储器装置310的某些电压电平(例如，用于存储器装置310的电源的电压电平)。如果所测量的电压电平低于阈值电压电平(例如，在一时间段内的某一时间或某一时间量内)，那么事件检测电路335可检测到与数据完整性降低相关联的事件。
阈值(例如，用于检测与数据完整性降低相关联的事件)可在存储器装置310处经预配置。另外或替代地，主机装置305可指示(例如，通过存储器接口315)阈值。在一些情况下，阈值可为互相依赖的。也就是说，事件(例如，温度事件、电压事件、错误事件)的阈值可基于检测到的多个事件的组合。举例来说，如果事件检测电路335检测存储器阵列330处的第一温度和第一电压条件(例如，标称电压)，那么事件检测电路335可能不检测与数据完整性降低相关联的事件。然而，如果事件检测电路335检测与第二电压条件(例如，低电压供应条件)组合的第一温度，那么事件检测电路335可检测与数据完整性降低相关联的事件。存储器装置310可存储互相依赖的阈值，所述阈值可为预定或可配置的。举例来说，所述事件可对应于事件索引，且存储器装置310可根据组合性事件的索引和互相依赖的阈值查找组合性事件。主机装置305可通过配置新事件索引和新组合性事件的对应事件索引和互相依赖的阈值来配置互相依赖的阈值或添加组合性事件。
当事件检测电路335检测到与存储器装置310的数据完整性降低相关联的事件时，事件检测电路335可向控制器325指示(例如，标记)所述事件。在一些情况下，当检测到所述事件时，事件检测电路335可将所述事件的通知发射到控制器325。替代地，控制器325可周期性地轮询由事件检测电路335设置的旗标以确定事件检测电路335是否已检测到与数据完整性降低相关联的事件。所述通知可向控制器325指示所检测到的事件的发生。另外或替代地，所述通知可向控制器325指示与所检测到的事件有关的额外信息(例如，所检测到的事件的类型)。举例来说，如果事件检测电路335确定行存取度量满足阈值，那么事件检测电路335可向控制器325指示行锤击事件。在一些情况下，所述通知可另外包含指示哪个(些)行(例如，行群组、组)的行存取度量满足阈值的信息。
当控制器325(例如，从事件检测电路335)接收到事件的指示时，控制器325可将指示所述事件的一些状态信息发射到主机装置305(例如，通过存储器接口315)。控制器325可基于事件严重性确定是否将状态信息发射到主机装置305。举例来说，如果控制器325确定事件的严重性不符合阈值严重性，那么控制器325可能不发射指示所述事件的状态信息。阈值严重性可为经预配置阈值(例如，硬接线于存储器装置310上)。在一些其它情况下，阈值严重性可为可编程值(例如，通过主机装置305)。
可通过存储器接口315传达状态信息。举例来说，存储器装置310可通过存储器接口315的引脚发射状态信息。在一些情况下，引脚可为多功能的(例如，也用以发射数据或其它类型的信令)。举例来说，存储器装置310可用正在从存储器装置310传达到主机装置305的一些其它信号多路复用状态信息。在一些其它情况下，引脚可专用于状态信息。另外或替代地，存储器装置310可将状态信息包含在数据包内并且经由存储器数据接口发射状态信息。在另一实例中，存储器装置310可通过边带通信方案(例如，通过除存储器数据接口以外的通信总线，例如集成电路间(I2C)总线)发射状态信息。
存储器装置310可基于检测到与数据完整性降低相关联的事件，确定将存储器装置310的操作模式从正常操作模式调适到安全操作模式。在一些情况下，存储器装置310的控制器325可基于从事件检测电路335接收到事件的指示，确定将操作模式自主调适到安全操作模式。举例来说，模式电路340可确定事件检测电路335检测到的事件是否严重到足以保证转变到安全操作模式。此处，模式电路340可使所检测到的事件与操作调整配置进行比较。所述操作调整配置可指示针对各种检测到的事件，是否将操作模式调整到安全模式。举例来说，操作调整配置可为指示自主操作调整是否被配置成用于各种类型的检测到的事件的位图。操作调整配置可为存储器装置310(例如，经硬接线)的特性。在一些其它情况下，操作调整配置可为可配置的。举例来说，存储器装置310可从主机装置305接收操作调整配置的指示。
如果模式电路340确定切换到存储器装置310的安全操作模式，那么模式电路340可向控制器325指示安全模式。控制器325可将安全模式的指示包含在(例如，发射到主机装置305的)状态信息中。
在一些其它情况下，存储器装置310可从主机装置305接收将操作模式调适到安全操作模式的指示。此处，模式电路340可确定存储器装置310的安全操作模式并且向控制器325指示安全操作模式。控制器325可将安全操作模式的指示包含在发射到主机装置305的状态信息内。主机装置305可确定存储器装置310根据状态信息内所指示(例如，由模式电路340确定)的安全模式进行操作。举例来说，主机装置305可基于状态信息内的信息确定是否将存储器装置310的操作模式调整到安全操作模式。如果主机装置305确定使存储器装置310转变到安全操作模式，那么主机装置305可将转变到先前在状态信息内所指示的类型的安全模式或在一些情况下转变到不同类型的安全模式的指示发射到存储器装置310。
模式电路340可起始存储器装置310的操作模式所述安全操作模式的改变。在一些情况下，模式电路340可将操作模式调适到安全模式调适。在一些其它情况下，模式电路340可确定将操作模式调适到特定安全操作模式并且向控制器325指示某一安全操作模式。此处，控制器325可根据某一安全操作模式操作存储器装置310。
安全操作模式可对应于可防止或限制由所检测到的事件引起的数据完整性降低的操作模式。可存在存储器装置310的对应于安全操作模式的多个操作模式。模式电路340可基于事件检测电路335检测到的事件的类型，确定用于安全操作模式的操作类型。模式电路340可通过设置模式寄存器来指示安全操作模式。在另一情况下，模式电路340可向控制器325指示安全操作模式。此处，控制器325可发出进入安全操作模式的命令。在另一实例中，存储器装置310可接收根据安全操作模式进行操作的指示。
在第一实例中，安全操作模式可对应于调适存储器阵列330的刷新速率。在当存储器装置310正在根据自动刷新模式进行操作时的情况下，控制器325或模式电路340可调适每一(例如，从主机装置305接收的)刷新命令执行的行的数量。举例来说，模式电路340可确定提高存储器阵列330的刷新速率(例如，基于从事件检测电路335或控制器325接收的指示)并且增加每一刷新命令刷新的行的数量(例如，从四行到六行、八行、十行、十二行或十六行)。在当控制器325正在根据自刷新模式进行操作时的情况下，控制器325或模式电路340可调适刷新操作的周期性和/或每一刷新操作刷新的行的数量。
在第二实例中，安全操作模式可对应于调整处于作用中的数据引脚集。在正常操作模式期间，存储器装置310可利用与信道320相关联的数据引脚中的每一个。然而，在安全操作模式期间，模式电路340可将处于作用中的数据引脚子集的指示提供给控制器325或存储器接口315。数据引脚的子集可以是存储器装置310处的数据引脚的总数量的任何中间数量。突发长度可根据处于作用中的数据引脚的数量(例如，针对存取操作经由数据引脚发射的数据位的数量)发生改变。模式电路340可基于事件检测电路335检测到的错误，确定处于作用中的数据引脚集。因此，系统300可基于与一或多个数据引脚相关联的检测到的错误，通过配置处于作用中的数据引脚集来提高可靠性。
在第三实例中，安全操作模式可对应于阻挡某些存取命令(例如，从主机装置305接收的外部命令)。在第一实例中，模式电路340或控制器325可阻挡未经定义命令。举例来说，事件检测电路335可确定从主机装置305接收的命令未经定义(例如，不包含在经定义命令集中)。此处，模式电路340可阻挡未经定义命令的执行。在另一实例中，模式电路340可阻挡其它命令的执行。举例来说，模式电路或控制器325可施加存取存储器阵列330的至少一部分的约束条件。此处，控制器325或模式电路340可阻挡存储器阵列330的受存取约束条件限制的一或多个部分(例如，行、列、子阵列、组、库群组)的命令的执行。在一些其它实例中，控制器325或模式电路340可能不在安全模式期间执行任何经定义命令。在一些其它实例中，控制器325或模式电路340可能不在安全模式期间执行某些类型的经定义命令(例如，存储器装置310可在安全模式期间执行读取命令，但可能不执行其它类型的命令)。
在第四实例中，安全模式可对应于阻止对存储器阵列330的一或多个部分的行存取。此处，模式电路340可阻挡对应于存储器阵列330的一或多个部分的存取命令。此安全模式可在其中事件检测电路335检测到存储器阵列330的一或多个部分处的行锤击事件的情况下限制数据完整性降低。举例来说，被阻挡的存取命令可对应于在存储器阵列330的与潜在行锤击事件相关联的一或多个部分处针对存储器阵列330的行存取。在一种情况下，安全模式可包含控制器325或模式电路340阻挡发到存储器阵列330的组中的每一个的存取命令。在另一实例中，安全模式可包含控制器325或模式电路340阻挡发到单个组(例如，与所检测到的行锤击事件相关联的组)的存取命令。此处，控制器325或模式电路340可阻挡发到单个组的存取命令，同时存储器阵列330内的剩余组可继续在存取模式中操作(例如，控制器325可将存取命令传播到剩余组)。在安全模式期间，控制器325可起始用于与安全模式相关联的一或多个组的刷新操作。
在第五实例中，安全模式可对应于存储器阵列330执行自刷新操作。此处，模式电路340可指示其中存储器装置310起始存储器阵列330的一或多个部分的刷新操作的安全操作模式。在一些情况下，存储器阵列330的部分可对应于存储器阵列330的与事件检测电路335检测到的事件相关联的部分。因此，刷新操作可维持存储器阵列330的存储器单元状态，因此提高存储器装置310的数据完整性。在第六实例中，安全模式可对应于控制器325或模式电路340调整存储器装置310的操作速度。举例来说，模式电路340可确定降低存储器装置的内部时钟速度。
模式电路340可确定同时实施多于一种类型的安全模式。举例来说，模式电路340可确定实施其中存储器装置310的操作已经调整为包含阻挡发到存储器阵列330的一或多个部分的存取命令以及提高存储器阵列330的刷新速率的安全模式。
图4示出支持用于存储器装置的安全事件检测的过程流400的实例图式。过程流400的特征可由存储器装置(例如，参考图1到3描述的存储器装置110、存储器裸片160、存储器裸片200或存储器装置310)或存储器装置的组件(例如参考图1到3所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260、控制器325或事件检测电路335)实施或执行。
在405处，存储器装置可根据正常操作模式进行操作。正常操作模式可对应于存储器装置根据默认配置进行操作。默认配置可包含存储器装置根据预配置的参数进行操作。预配置的参数可包含存储器装置的由存储器装置310的规范定义的参数。所述参数可包含用于存储器装置310的命令集、存储器装置310的电压电平(例如，用于存储器装置310的电源的电压电平)、定时参数(例如，时钟速率、刷新速率)等。
在410处，存储器装置可确定在存储器装置处是否检测到与数据完整性降低相关联事件。所述事件可对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件中的一或多个。在一些情况下，存储器装置可使用(例如，参考图3所描述的)事件检测电路检测可与数据完整性降低相关联的事件的发生。
在第一案例中，存储器装置可在框410处确定在存储器装置处未检测到与数据完整性降低相关联的事件。此处，存储器装置可继续根据正常操作模式进行操作(例如，如405处所描述)。
在第二案例中，存储器装置可在框410处确定检测到与数据完整性降低相关联的事件。此处，存储器装置可转到框415。在框415处，存储器装置可将指示所检测到的事件的信令发射到主机装置。所述信令可包含主机装置的状态信息。所述状态信息可包含检测到事件的指示。另外或替代地，所述状态信息可包含检测到的事件类型的指示。在一些情况下，存储器装置可另外包含安全操作模式的类型(例如，基于检测到的事件的类型)的指示。举例来说，所述状态信息可指示其中当前刷新速率小于(例如，由存储器装置的行业标准或规范定义的)刷新速率参数的事件。此处，所述状态信息可另外指示其中刷新速率加倍的安全模式。
可经由存储器装置的存储器数据接口传达状态信息。举例来说，存储器装置可通过存储器数据接口的引脚发射状态信息。在一些情况下，引脚可以是多功能的(例如，还用于发射数据或其它类型的信令)。举例来说，存储器装置可用正在从存储器装置传达到主机装置的一些其它信号多路复用状态信息。另外或替代地，存储器装置可将状态信息包含在数据包内并且经由存储器数据接口发射状态信息。在一些其它情况下，引脚可专用于状态信息。在另一实例中，存储器装置可通过边带通信方案(例如，通过除存储器数据接口以外的通信总线，例如I2C总线)发射状态信息。
在第一案例中，存储器装置可在使指示所检测到的事件的信令发射到主机装置之后转到框430。在第二案例中，存储器装置可转到框420。
在420处，存储器装置可确定是否使存储器装置的操作模式从正常操作自主改变到安全操作模式。举例来说，存储器装置可确定检测到的事件是否严重到足以保证转变到安全操作模式。此处，存储器装置(例如，参考图2所描述的存储器装置处的模式电路)可将所检测到的事件与操作调整配置进行比较。操作调整配置可基于检测到的事件，指示是否将操作模式调整到安全模式。
在第一案例中，存储器装置可确定将存储器装置的操作模式调整一安全操作模式。此处，存储器装置可转到框425并且根据安全操作模式进行操作。安全操作模式可对应于可阻止或限制由所检测到的事件引起的数据完整性降低的操作模式。安全操作模式可包含进行以下中的一或多个：提高存储器阵列的刷新速率，调整存储器装置的总线配置，阻挡来自主机装置的一或多个命令，阻挡发到存储器阵列的一或多个组或区段的命令，根据自刷新模式操作存储器阵列的一或多个组，或调整用于存取存储器阵列的速度配置。在一些情况下，存储器装置可基于检测到的安全事件确定针对安全操作模式的操作的类型。
在第二案例中，存储器装置可在框420处确定不将存储器装置的操作模式自主调适到安全操作模式。此处，存储器装置可转到框430。在一些情况下，存储器装置可从框415转到框430。也就是说，存储器装置可被配置成将信令发射到主机装置(例如，在框415处)并且直接转到框430(例如，而非继续通过框420以确定是否自主改变存储器装置的操作模式)。
在框430处，存储器装置可确定主机是否起始存储器装置的操作的改变。也就是说，主机装置可将指示操作改变到安全操作模式的指示发射到存储器装置。此处，主机装置可从存储器装置接收事件的指示(例如，在框415处)。基于所述指示，主机装置可确定将存储器装置的操作模式调整为安全操作模式。主机装置可指示针对安全操作模式的具体操作模式。在一些情况下，针对安全操作模式的具体操作模式可基于在(例如，在框415处发射的)信令内所指示的操作模式的类型。替代地，主机装置可指示改变到安全操作模式且存储器装置可确定针对安全操作模式的模式的类型(例如，基于在框410处检测到的事件的类型)。
在第二案例中，存储器装置可确定主机尚未起始模式改变。此处，存储器装置可转到框405并且根据正常操作进行操作。
在框435处，存储器装置可标识主机装置是否已指示重置操作。重置操作可对应于将存储器装置从安全操作模式重置到正常操作模式。当存储器装置确定已指示重置操作时，存储器装置可转到框405，其中存储器装置将根据正常操作进行操作。替代地，当存储器装置确定尚未指示重置操作时，存储器装置可转到框425(例如，存储器装置可继续根据安全操作模式进行操作)。
图5说明如本文中所公开的支持用于存储器装置的安全事件检测的过程流500的实例。过程流500可以实施参考图1到3描述的系统100和300以及存储器裸片200的方面。过程流500可以包含由主机装置505执行的操作，所述主机装置可以是如参考图3描述的主机装置305的实例。主机装置505可以实施如参考图1描述的外部存储器控制器105的方面。过程流500可另外包含由存储器装置510执行的操作，所述存储器装置可以是如参考图1到3描述的存储器装置110、存储器阵列170、存储器裸片200或存储器装置310的实例。
在515处，存储器装置510可从主机装置505接收调整配置。可在配置信令中接收到操作调整配置，所述配置信令例如用于寄存器设置的信令等。操作调整配置可包含用于自主操作调整的配置和/或针对事件检测的一或多个阈值。
在520处，存储器装置510可在第一操作模式中操作存储器装置510的存储器阵列。本文中所论述，第一操作模式可对应于正常操作模式。
在525处，存储器装置510可检测与存储器阵列的数据完整性降低相关联的事件。所述事件可对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件，或其组合。
在530处，存储器装置510可确定是否使存储器装置的操作模式从第一操作模式调整到第二操作模式(例如，安全操作模式)。在一些情况下，530处的确定可基于在525处检测到的事件。存储器装置510可基于从主机装置505接收的调整配置来确定是否调整操作模式。
在一个实例中，存储器装置510可确定所检测到的事件满足调整配置的条件(例如，调整配置响应于所检测到的事件而指示执行模式调整)。此处，存储器装置510可基于确定所检测到的事件满足条件，将存储器装置510的操作从第一操作模式自主调整到第二操作模式。在一些情况下，存储器装置510可基于根据调整配置从多个操作模式中选择第二操作模式而调整到第二操作模式。所述多个操作模式可包含以下中的一或多个：提高存储器阵列的刷新速率，调整存储器装置的总线配置，阻挡来自主机装置的一或多个命令，阻挡发到存储器阵列的一或多个组或区段的命令，根据自刷新模式操作存储器阵列的一或多个组，或调整用于存取存储器阵列的速度配置。
在另一实例中，存储器装置510可检测不满足调整配置的条件的第一事件(例如，第一事件不保证调整到安全操作模式)。存储器装置510接着可检测不满足调整配置的条件的第二事件(例如，第二事件不保证调整到安全操作模式)。存储器装置510可根据一或多个互相依赖的阈值确定第一事件和第二事件的组合满足调整配置的条件(例如，第一事件和第二事件的组合保证调整到安全操作模式)。在第三实例中，存储器装置可确定所检测到的事件不满足调整配置的条件并且继续根据第一操作模式操作存储器装置510的存储器阵列。
在535处，存储器装置510可任选地根据第二操作模式操作存储器装置510。也就是说，在530处，存储器装置510可确定将存储器装置510的操作模式调整到第二操作模式。
在540处，存储器装置510可发射(例如，在525处检测到的)事件的指示。也就是说，存储器装置510可发射包含所述事件的指示信令。如果存储器装置510确定将存储器装置510的操作模式调整到第二操作模式，那么所述信令可包含存储器装置510的操作从第一操作模式到第二操作模式的调整的指示。在一些情况下，所述信令可包含调整存储器装置510的操作(例如，调整一安全操作模式)的指示。所述信令可包含所选第二操作模式(例如，存储器装置510所选的安全操作模式的类型)的指示。
图6说明如本文中所公开的支持用于存储器装置的安全事件检测的过程流600的实例。过程流600可以实施参考图1到3描述的系统100和300以及存储器裸片200的方面。过程流600可以包含由主机装置605执行的操作，所述主机装置可以是如参考图3描述的主机装置305的实例。主机装置605可以实施如参考图1描述的外部存储器控制器105的方面。过程流600可另外包含由存储器装置610执行的操作，所述存储器装置可以是如参考图1到3描述的存储器装置110、存储器阵列170或存储器裸片200或存储器装置310的实例。
在615处，存储器装置610可检测与存储器装置610的存储器阵列的数据完整性降低相关联的事件。在一些情况下，存储器装置610可在615处根据第一操作模式(例如，正常模式)进行操作。
在620处，存储器装置可将事件的指示发射到主机装置605。所述事件可对应于以下中的一或多个：执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件。
在625处，存储器装置可任选地将第二操作模式(例如，安全模式)的指示发射到主机装置605。也就是说，存储器装置610可基于检测到的事件类型确定针对安全操作模式的操作类型并且将安全模式类型的指示发射到主机装置605。第二操作模式可为存储器装置610的经调整操作的多个预配置模式中的一个。在一些情况下，所述多个预配置模式可包含提高存储器阵列的刷新速率，调整存储器装置的总线配置，阻挡来自主机装置的一或多个命令，阻挡发到存储器阵列的一或多个组或区段的命令，根据自刷新模式操作存储器阵列的一或多个组，或调整存储器装置的速度配置。
在630处，主机装置605可发射改变存储器装置610的操作模式的指示。也就是说，存储器装置610可响应于发射事件的指示而从主机装置605接收信令。所述信令可指示存储器装置610应从第一操作模式改变到第二操作模式。所述信令可包含或可不包含第二操作模式的显式指示。也就是说，存储器装置610可在625处指示第二操作模式，且主机装置605可在不明确指示第二操作模式的情况下指示改变模式，或可明确指示第二操作模式，所述第二操作模式可与存储器装置610在625处指示的第二操作模式相同或不同。在一些实例中，所述信令可包含主机装置605设置存储器装置610处的寄存器。此处，存储器装置610可检测由主机装置605设置的值，其中所述值指示将存储器装置610的操作改变为第二操作模式。
在635处，存储器装置610可使存储器装置610的操作从第一操作模式切换到第二操作模式。存储器装置610可基于从主机装置605接收信令而进行切换。第二操作模式可基于在存储器阵列处检测到的事件。
图7示出如本文中所公开的支持用于存储器装置的安全事件检测的装置705的框图700。装置705可包含如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610的方面。装置705可包含操作模式管理器710、事件检测器715、模式调整管理器720、指示发射器725、指示接收器730和模式选择管理器735。这些模块中的每一个可直接或间接(例如，经由一或多个总线)与彼此通信。
操作模式管理器710可在第一操作模式中操作存储器装置的存储器阵列。
事件检测器715可检测存储器装置处与存储器阵列的数据完整性降低相关联的事件。所述事件可对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件或其组合。在一些实例中，事件检测器715可检测不满足操作调整配置的条件的第一事件。在一些情况下，事件检测器715可检测不满足操作调整配置的条件的第二事件。在一些情况下，事件检测器715可确定第一事件和第二事件的组合满足操作调整配置的条件。
模式调整管理器720可基于事件和操作调整配置，确定是否使存储器装置的操作从第一操作模式调整到第二操作模式。在一些实例中，模式调整管理器720可确定所检测到的事件满足操作调整配置的条件。此处，模式调整管理器720可基于确定所检测到的事件满足条件，将存储器装置的操作从第一操作模式自主调整到第二操作模式。在一些其它实例中，模式调整管理器720可确定所检测到的事件不满足操作调整配置的条件。此处，模式调整管理器720可继续在第一操作模式中操作存储器装置的存储器阵列。
指示发射器725可将包含事件的指示、或存储器装置的操作从第一操作模式到第二操作模式的调整的指示、或这两者的信令发射到主机装置。在一些情况下，发到主机装置的信令包含调整存储器装置的操作的指示。在一些实例中，发到主机装置的信令包含所选第二操作模式的指示。
指示接收器730可从主机装置接收指示操作调整配置的信令，其中确定是否调整存储器装置的操作是基于接收到指示配置的信令。
模式选择管理器735可根据操作调整配置从操作模式集中选择第二操作模式，其中将存储器装置的操作从第一操作模式调整到第二操作模式是基于所述选择。所述多个操作模式可包含提高存储器阵列的刷新速率，调整存储器装置的总线配置，阻挡来自主机装置的一或多个命令，阻挡发到存储器阵列的一或多个组或区段的命令，根据自刷新模式操作存储器阵列的一或多个组，调整用于存取存储器阵列的速度配置，或其组合。
事件检测器715可在第一操作模式，检测存储器装置处与存储器装置的存储器阵列的数据完整性降低相关联的事件。所述事件可对应于以下中的一或多个：执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件。
模式选择管理器735可确定第二操作模式(例如，向主机装置指示第二操作模式)。所述第二操作模式可为存储器装置的经调整操作的预配置模式集中的一个，其中所述第二操作模式是基于存储器阵列处检测到的事件的类型。在一些情况下，经调整操作的预配置模式集包含提高存储器阵列的刷新速率，调整存储器装置的总线配置，阻挡来自主机装置的一或多个命令，阻挡发到存储器阵列的一或多个组或区段的命令，根据自刷新模式操作存储器阵列的一或多个组，或调整存储器装置的速度配置。
指示发射器725可将事件的指示发射到主机装置。在一些实例中，指示发射器725可将第二操作模式的指示发射到主机装置，其中所述主机装置接收指示改变存储器装置的操作的信令是基于发射第二操作模式的指示。
指示接收器730可响应于发射事件的指示而从主机装置接收指示存储器装置应从第一操作模式改变到第二操作模式的信令。在一些实例中，指示接收器730可接收使存储器装置的操作改变到第二操作模式的命令。在一些其它实例中，指示接收器730可检测由主机装置针对存储器装置的寄存器设置的值，所述值指示将存储器装置的操作改变到第二操作模式。
模式调整管理器720可基于所述信令使存储器装置的操作从第一操作模式切换所述第二操作模式。
图8示出说明如本文中所公开的支持用于存储器装置的安全事件检测的方法800的流程图。方法800的操作可由如本文中所描述的存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或其组件实施。举例来说，方法800的操作可由参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能的方面。
在805处，存储器装置可在第一操作模式中操作存储器装置的存储器阵列。可根据本文中所描述的方法执行805的操作。在一些实例中，可由参考图7所描述的操作模式管理器执行805的操作的方面。
在810处，存储器装置可通过存储器装置检测与存储器阵列的数据完整性降低相关联的事件。可根据本文中所描述的方法执行810的操作。在一些实例中，可由参考图7所描述的事件检测器执行810的操作的方面。
在815处，存储器装置可基于事件和操作调整配置确定是否将存储器装置的操作从第一操作模式调整到第二操作模式。可根据本文中所描述的方法执行815的操作。在一些实例中，可由参考图7所描述的模式调整管理器执行815的操作的方面。
在820处，存储器装置可将包含事件的指示、或存储器装置的操作从第一操作模式到第二操作模式的调整的指示、或这两者的信令发射到主机装置。可根据本文中所描述的方法执行820的操作。在一些实例中，可由参考图7所描述的指示发射器执行820的操作的方面。
本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在第一操作模式中操作存储器装置的存储器阵列；通过所述存储器装置检测与所述存储器阵列的数据完整性降低相关联的事件；基于所述事件和操作调整配置，确定是否将所述存储器装置的操作从所述第一操作模式调整到第二操作模式；和将包括所述事件的指示、或所述存储器装置的所述操作从所述第一操作模式到所述第二操作模式的所述调整的指示、或这两者的信令发射到主机装置。
在本文所描述的方法800和设备的一些情况下，所述事件对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件或其组合。
本文所描述的方法800和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令：从所述主机装置接收指示所述操作调整配置的信令，其中确定是否调整所述存储器装置的所述操作可基于接收到指示所述配置的所述信令。
在本文所描述的方法800和设备的一些实例中，确定是否调整所述存储器装置的所述操作可包含用于以下操作的操作、特征、装置或指令：确定所述所检测的事件满足所述操作调整配置的条件；和基于确定所述所检测的事件满足所述条件，将所述存储器装置的所述操作从所述第一操作模式自主调整到所述第二操作模式。
在本文所描述的方法800和设备的一些情况下，检测所述事件可包含用于以下操作的操作、特征、装置或指令：检测不满足所述操作调整配置的所述条件的第一事件；检测不满足所述操作调整配置的所述条件的第二事件；和确定所述第一事件和所述第二事件的组合满足所述操作调整配置的所述条件。
在本文所描述的方法800和设备的一些情况下，发到所述主机装置的所述信令包含所述存储器装置的所述操作的所述调整的指示。
本文所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：根据所述操作调整配置从操作模式集中选择所述第二操作模式，其中将所述存储器装置的所述操作从所述第一操作模式调整到所述第二操作模式可基于所述选择。
在本文所描述的方法800和设备的一些情况下，所述操作模式集可包含用于以下操作的操作、特征、装置或指令：提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，调整用于存取所述存储器阵列的速度配置，或其组合。
在本文所描述的方法800和设备的一些实例中，发到所述主机装置的所述信令包含所述所选第二操作模式的指示。
在本文所描述的方法800和设备的一些情况下，确定是否调整所述存储器装置的所述操作可另外包含用于以下操作的操作、特征、装置或指令：确定所述所检测的事件不满足所述操作调整配置的条件；和继续在所述第一操作模式中操作所述存储器装置的所述存储器阵列。
在一些情况下，被配置成用于存储器装置的安全事件检测的设备可使用通用或专用硬件执行本文所描述的功能的方面。所述设备可包含存储器阵列，其具有存储器单元集；存储器接口，其与所述存储器阵列耦合并且可操作以从主机装置接收命令；和电路系统，其与所述存储器阵列和所述存储器接口耦合。所述电路系统可为可操作的以致使所述装置使用第一操作模式执行从所述主机装置接收的命令；检测与所述存储器阵列的数据完整性降低相关联的事件；将所述事件与操作调整配置的条件进行比较；基于比较所述事件与所述条件，确定是否将所述存储器阵列的操作从所述第一操作模式调整到第二操作模式；和将指示所述事件、或指示所述存储器装置的所述操作从所述第一操作模式到所述第二操作模式的所述调整、或这两者的信令发射到主机装置。
在一些情况下，所述事件对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件或其组合中的一或多个。
在一些实例中，所述电路系统可被进一步配置成基于所述比较所述事件与所述条件，确定所述事件满足所述操作调整配置的所述条件；基于确定所述事件满足所述操作调整配置的所述条件，将所述存储器阵列的所述操作模式自主调整到所述第二操作模式；和使用所述第二操作模式执行从所述主机装置接收的第二命令。
在一些情况下，所述信令指示所述将所述操作模式调整到所述第二操作模式。
在一些情况下，所述第二操作模式可基于所述所检测的事件的类型并且包含提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，调整所述存储器阵列的速度配置，或其组合。
在一些实例中，所述电路系统可被进一步配置成至少部分地基于所述比较所述事件与所述条件，确定所述事件不满足所述操作调整配置的所述条件；和根据所述第一操作模式执行从所述主机装置接收的第二命令。
图9示出说明如本文中所公开的支持用于存储器装置的安全事件检测的方法900的流程图。方法900的操作可由如本文中所描述的存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或其组件实施。举例来说，方法900的操作可由如参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能的方面。
在905处，存储器装置可从主机装置接收指示操作调整配置的信令，其中确定是否调整存储器装置的操作是基于接收指示配置的信令。可根据本文中所描述的方法执行905的操作。在一些实例中，可由参考图7所描述的指示接收器执行905的操作的方面。
在910处，存储器装置可在第一操作模式中操作存储器装置的存储器阵列。可根据本文中所描述的方法执行910的操作。在一些实例中，可由参考图7所描述的操作模式管理器执行910的操作的方面。
在915处，存储器装置可通过存储器装置检测与存储器阵列的数据完整性降低相关联的事件。可根据本文中所描述的方法执行915的操作。在一些实例中，可由参考图7所描述的事件检测器执行915的操作的方面。
在920处，存储器装置可基于事件和操作调整配置，确定是否使存储器装置的操作从第一操作模式调整到第二操作模式。可根据本文中所描述的方法执行920的操作。在一些实例中，可由参考图7所描述的模式调整管理器执行920的操作的方面。
在925处，存储器装置可确定所检测到的事件满足操作调整配置的条件。可根据本文中所描述的方法执行925的操作。在一些实例中，可由参考图7所描述的模式调整管理器执行925的操作的方面。
在930处，存储器装置可基于确定所检测到的事件满足条件，将存储器装置的操作从第一操作模式自主调整到第二操作模式。可根据本文中所描述的方法执行930的操作。在一些实例中，可由参考图7所描述的模式调整管理器执行930的操作的方面。
在935处，存储器装置可将包含事件的指示、或存储器装置的操作从第一操作模式到第二操作模式的调整的指示、或这两者的信令发射到主机装置。可根据本文中所描述的方法执行935的操作。在一些实例中，可由参考图7所描述的指示发射器执行935的操作的方面。
图10示出说明如本文中所公开的支持用于存储器装置的安全事件检测的方法1000的流程图。方法1000的操作可由如本文中所描述的存储器装置(例如，如本文中参考图1、3、5和6所公开的存储器装置110、存储器装置310、存储器装置510和存储器装置610)或其组件实施。举例来说，方法1000的操作可由如参考图7所描述的装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文所描述的功能的方面。
在1005处，存储器装置可通过第一操作模式中的存储器装置检测与存储器装置的存储器阵列的数据完整性降低相关联的事件。可根据本文中所描述的方法执行1005的操作。在一些实例中，可由参考图7所描述的事件检测器执行1005的操作的方面。
在1010处，存储器装置可将事件的指示发射到主机装置。可根据本文中所描述的方法执行1010的操作。在一些实例中，可由参考图7所描述的指示发射器执行1010的操作的方面。
在1015处，存储器装置可响应于发射事件的指示而从主机装置接收指示存储器装置应从第一操作模式改变到第二操作模式的信令。可根据本文中所描述的方法执行1015的操作。在一些实例中，可由参考图7所描述的指示接收器执行1015的操作的方面。
在1020处，存储器装置可基于所述信令使存储器装置的操作从第一操作模式切换到第二操作模式。可根据本文中所描述的方法执行1020的操作。在一些实例中，可由参考图7所描述的模式调整管理器执行1020的操作的方面。
本文所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：通过第一操作模式中的存储器装置检测与所述存储器装置的存储器阵列的数据完整性降低相关联的事件；将所述事件的指示发射到主机装置；响应于发射所述事件的所述指示，从所述主机装置接收指示所述存储器装置应从所述第一操作模式改变到第二操作模式的信令；和基于所述信令，将所述存储器装置的操作从所述第一操作模式切换到所述第二操作模式。
在本文所描述的方法1000和设备的一些情况下，所述事件对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件中的一或多个。
在本文所描述的方法1000和设备的一些实例中，从所述主机装置接收所述信令可另外包含用于以下操作的操作、特征、装置或指令：接收将所述存储器装置的所述操作改变到所述第二操作模式的命令；或检测由所述主机装置针对所述存储器装置的寄存器设置的值，所述值指示将所述存储器装置的所述操作改变到所述第二操作模式。
本文所描述的方法1000和设备的一些情况可另外包含用于以下操作的操作、特征、装置或指令：将所述第二操作模式的指示发射到所述主机装置，其中从所述主机装置接收指示改变所述存储器装置的所述操作的信令可基于发射所述第二操作模式的所述指示。
在本文所描述的方法1000和设备的一些情况下，所述第二操作模式可为所述存储器装置的经调整操作的预配置模式集中的一个，其中所述第二操作模式可基于在所述存储器阵列处检测到的所述事件的类型。
在本文所描述的方法1000和设备的一些实例中，经调整操作的预配置模式集包含提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，或调整所述存储器装置的速度配置。
应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种方法的各方面。
在一些实例中，一种被配置成用于存储器装置的安全事件检测的设备可使用通用或专用硬件执行本文所描述的功能的方面。所述设备可包含存储器阵列，其具有存储器单元集；存储器接口，其与所述存储器阵列耦合并且可操作以从主机装置接收命令；和电路系统，其与所述存储器阵列和所述存储器接口耦合。所述电路系统可为可操作的以致使所述装置：在处于第一操作模式中时检测与所述存储器阵列的数据完整性降低相关联的事件；将指示所述事件的信令发射到所述主机装置；响应于指示所述事件的所述信令，从所述主机装置接收使所述存储器阵列转变到与所述存储器阵列的数据保持增加相关联的第二操作模式的指示；和基于接收到所述指示，使用所述第二操作模式操作所述存储器阵列。
在一些情况下，所述存储器接口可被进一步配置成从所述主机装置接收命令，其中所述命令指示所述存储器阵列转变到所述第二操作模式。
在一些实例中，所述电路系统可被进一步配置成检测由所述主机装置针对存储器装置的寄存器设置的值，所述值指示所述第二操作模式，其中接收使所述存储器阵列转变到所述第二操作模式的所述指示可基于检测到存储于所述寄存器处的所述值。
在一些情况下，所述电路系统可进一步可操作以将所述第二操作模式的指示发射到所述主机装置，其中接收使所述存储器阵列转变到所述第二操作模式的所述指示可基于将所述第二操作模式的所述指示发射到所述主机装置。
在一些情况下，所述第二操作模式可为存储器装置的经调整操作的预配置模式集中的一个，所述预配置模式可基于在所述存储器阵列处检测到的所述事件的类型。
在一些实例中，被配置成用于存储器装置的安全事件检测的设备可使用通用或专用硬件执行本文所描述的功能的方面。所述设备可包含接口，其与存储器装置耦合；控制器，其耦合到所述接口并且可操作以从在第一操作模式中操作的所述存储器装置接收指示与所述存储器装置的存储器阵列的数据完整性降低相关联的事件的信令；将所述事件与操作调整配置所指示的条件进行比较；基于所述比较，确定使所述存储器装置的操作模式从所述第一操作模式改变到与所述存储器装置的数据保持增加相关联的第二操作模式；和将改变到所述第二操作模式的指示发射到所述存储器装置。
在一些情况下，所述控制器可进一步可操作以从所述存储器装置接收建议改变到所述第二操作模式的指示，其中发射将所述操作模式改变到所述第二操作模式的所述指示可至少部分地基于从所述存储器装置接收到所述所建议的改变的所述指示。
在一些实例中，所述第二操作模式包含提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，调整所述存储器装置的速度配置，或其组合。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文中所使用，术语“虚拟接地”是指电路的节点保持在近似为零伏特(0V)的电压下但不直接与地耦合。因此，虚拟接地的电压可在时间上为波动的且在稳定状态下返回到大约0V。可以使用例如由运算放大器和电阻器构成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”是指连接到约0V。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
如本文中所使用，术语“短接”是指其中在组件之间通过启动所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。例如，短接到第二组件的第一组件可在所述两个组件之间的开关闭合时与第二组件交换信号。因此，短接可以是实现电子通信中的组件(或线)之间的电荷流动的动态操作。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它状况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。所述端可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为信号)，那么FET可以被称作n型FET。如果沟道是p型的(即，大部分载流子为空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中本公开所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
本文中所描述的功能可在硬件、由处理器执行的软件软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，放在例如“……中的至少一个”或“……中的一或多个”的短语之前的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文所述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (30)

1.一种方法，其包括：
在第一操作模式中操作存储器装置的存储器阵列；
通过所述存储器装置检测与所述存储器阵列的数据完整性降低相关联的事件；
至少部分地基于所述事件和操作调整配置，确定是否将所述存储器装置的操作从所述第一操作模式调整到第二操作模式；和
将包括所述事件的指示、或所述存储器装置的所述操作从所述第一操作模式到所述第二操作模式的所述调整的指示、或这两者的信令发射到主机装置。
2.根据权利要求1所述的方法，其中所述事件对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件或其组合。
3.根据权利要求1所述的方法，其另外包括：
从所述主机装置接收指示所述操作调整配置的信令，其中确定是否调整所述存储器装置的所述操作至少部分地基于接收到指示所述配置的所述信令。
4.根据权利要求1所述的方法，其中确定是否调整所述存储器装置的所述操作包括：
确定所述所检测的事件满足所述操作调整配置的条件；和
至少部分地基于确定所述所检测的事件满足所述条件，将所述存储器装置的所述操作从所述第一操作模式自主调整到所述第二操作模式。
5.根据权利要求4所述的方法，其中检测所述事件包括：
检测不满足所述操作调整配置的所述条件的第一事件；
检测不满足所述操作调整配置的所述条件的第二事件；和
确定所述第一事件和所述第二事件的组合满足所述操作调整配置的所述条件。
6.根据权利要求4所述的方法，其中发到所述主机装置的所述信令包括所述存储器装置的所述操作的所述调整的指示。
7.根据权利要求4所述的方法，其另外包括：
根据所述操作调整配置从多个操作模式中选择所述第二操作模式，其中将所述存储器装置的所述操作从所述第一操作模式调整到所述第二操作模式至少部分地基于所述选择。
8.根据权利要求7所述的方法，其中所述多个操作模式包括：
提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，调整用于存取所述存储器阵列的速度配置，或其组合。
9.根据权利要求7所述的方法，其中发到所述主机装置的所述信令包括所述所选第二操作模式的指示。
10.根据权利要求1所述的方法，其中确定是否调整所述存储器装置的所述操作另外包括：
确定所述所检测的事件不满足所述操作调整配置的条件；和
继续在所述第一操作模式中操作所述存储器装置的所述存储器阵列。
11.一种装置，其包括：
存储器阵列，其具有多个存储器单元；
存储器接口，其与所述存储器阵列耦合并且可操作以从主机装置接收命令；和
电路系统，其与所述存储器阵列和所述存储器接口耦合，所述电路系统可操作以致使所述装置：
使用第一操作模式执行从所述主机装置接收的命令；
检测与所述存储器阵列的数据完整性降低相关联的事件；
将所述事件与操作调整配置的条件进行比较；
至少部分地基于比较所述事件与所述条件，确定是否将所述存储器阵列的操作从所述第一操作模式调整到第二操作模式；和
将指示所述事件、或指示所述存储器阵列的所述操作从所述第一操作模式到所述第二操作模式的所述调整、或这两者的信令发射到主机装置。
12.根据权利要求11所述的装置，其中所述事件对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件或其组合中的一或多个。
13.根据权利要求11所述的装置，所述电路系统进一步可操作以：
至少部分地基于所述比较所述事件与所述条件，确定所述事件满足所述操作调整配置的所述条件；
至少部分地基于确定所述事件满足所述操作调整配置的所述条件，将所述存储器阵列的所述操作自主调整到所述第二操作模式；和
使用所述第二操作模式执行从所述主机装置接收的第二命令。
14.根据权利要求13所述的装置，其中所述信令指示所述将所述操作调整到所述第二操作模式。
15.根据权利要求11所述的装置，其中所述第二操作模式至少部分地基于所述所检测的事件的类型并且包括提高所述存储器阵列的刷新速率，调整所述装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，调整所述存储器阵列的速度配置，或其组合。
16.根据权利要求11所述的装置，所述电路系统进一步可操作以：
至少部分地基于所述比较所述事件与所述条件，确定所述事件不满足所述操作调整配置的所述条件；和
根据所述第一操作模式执行从所述主机装置接收的第二命令。
17.一种方法，其包括：
通过第一操作模式中的存储器装置检测与所述存储器装置的存储器阵列的数据完整性降低相关联的事件；
将所述事件的指示发射到主机装置；
响应于发射所述事件的所述指示，从所述主机装置接收指示所述存储器装置应从所述第一操作模式改变到第二操作模式的信令；和
至少部分地基于所述信令，将所述存储器装置的操作从所述第一操作模式切换到所述第二操作模式。
18.根据权利要求17所述的方法，其中所述事件对应于执行错误、满足第一阈值的行存取命令的数量、不满足第二阈值的刷新速率、总线信道的错误状况、无效命令、温度条件或电压条件中的一或多个。
19.根据权利要求17所述的方法，其中从所述主机装置接收所述信令另外包括：
接收将所述存储器装置的所述操作改变到所述第二操作模式的命令；或
检测由所述主机装置针对所述存储器装置的寄存器设置的值，所述值指示将所述存储器装置的所述操作改变到所述第二操作模式。
20.根据权利要求17所述的方法，其另外包括：
将所述第二操作模式的指示发射到所述主机装置，其中从所述主机装置接收指示改变所述存储器装置的所述操作的信令至少部分地基于发射所述第二操作模式的所述指示。
21.根据权利要求17所述的方法，其中所述第二操作模式是所述存储器装置的经调整操作的多个预配置模式中的一个，其中所述第二操作模式至少部分地基于在所述存储器阵列处检测到的所述事件的类型。
22.根据权利要求21所述的方法，其中经调整操作的所述多个预配置模式包括提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，或调整所述存储器装置的速度配置。
23.一种装置，其包括：
存储器阵列，其具有多个存储器单元；
存储器接口，其与所述存储器阵列耦合并且可操作以从主机装置接收命令；和
电路系统，其与所述存储器阵列和所述存储器接口耦合，所述电路系统可操作以致使所述装置：
在处于第一操作模式中时检测与所述存储器阵列的数据完整性降低相关联的事件；
将指示所述事件的信令发射到所述主机装置；
响应于指示所述事件的所述信令，从所述主机装置接收使所述存储器阵列转变到与所述存储器阵列的数据保持增加相关联的第二操作模式的指示；和
至少部分地基于接收到所述指示，使用所述第二操作模式操作所述存储器阵列。
24.根据权利要求23所述的装置，所述存储器接口可操作以：
从所述主机装置接收命令，其中所述命令指示所述存储器阵列转变到所述第二操作模式。
25.根据权利要求23所述的装置，所述电路系统进一步可操作以：
检测由所述主机装置针对存储器装置的寄存器设置的值，所述值指示所述第二操作模式，其中接收使所述存储器阵列转变到所述第二操作模式的所述指示至少部分地基于检测到存储于所述寄存器处的所述值。
26.根据权利要求23所述的装置，所述电路系统进一步可操作以：
将所述第二操作模式的指示发射到所述主机装置，其中接收使所述存储器阵列转变到所述第二操作模式的所述指示至少部分地基于将所述第二操作模式的所述指示发射到所述主机装置。
27.根据权利要求23所述的装置，其中所述第二操作模式是存储器装置的经调整操作的多个预配置模式中的一个，所述预配置模式至少部分地基于在所述存储器阵列处检测到的所述事件的类型。
28.一种装置，其包括：
接口，其与存储器装置耦合；和
控制器，其耦合到所述接口并且可操作以：
从在第一操作模式中操作的所述存储器装置接收指示与所述存储器装置的存储器阵列的数据完整性降低相关联的事件的信令；
将所述事件与操作调整配置所指示的条件进行比较；
至少部分地基于所述比较，确定使所述存储器装置的操作模式从所述第一操作模式改变到与所述存储器装置的数据保持增加相关联的第二操作模式；和
将改变到所述第二操作模式的指示发射到所述存储器装置。
29.根据权利要求28所述的装置，所述控制器进一步可操作以：
从所述存储器装置接收建议改变到所述第二操作模式的指示，其中发射将所述操作模式改变到所述第二操作模式的所述指示至少部分地基于从所述存储器装置接收到所述所建议的改变的所述指示。
30.根据权利要求28所述的装置，其中所述第二操作模式包括提高所述存储器阵列的刷新速率，调整所述存储器装置的总线配置，阻挡来自所述主机装置的一或多个命令，阻挡发到所述存储器阵列的一或多个组或区段的命令，根据自刷新模式操作所述存储器阵列的一或多个组，调整所述存储器装置的速度配置，或其组合。
CN202080031503.9A 2019-04-29 2020-04-09 用于存储器装置的安全事件检测 Pending CN113728388A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962840027P 2019-04-29 2019-04-29
US62/840,027 2019-04-29
US16/839,438 2020-04-03
US16/839,438 US11334435B2 (en) 2019-04-29 2020-04-03 Safety event detection for a memory device
PCT/US2020/027363 WO2020222991A1 (en) 2019-04-29 2020-04-09 Safety event detection for a memory device

Publications (1)

Publication Number Publication Date
CN113728388A true CN113728388A (zh) 2021-11-30

Family

ID=72922179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031503.9A Pending CN113728388A (zh) 2019-04-29 2020-04-09 用于存储器装置的安全事件检测

Country Status (5)

Country Link
US (1) US11334435B2 (zh)
EP (1) EP3963586A4 (zh)
KR (1) KR20210149216A (zh)
CN (1) CN113728388A (zh)
WO (1) WO2020222991A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10824573B1 (en) * 2019-04-19 2020-11-03 Micron Technology, Inc. Refresh and access modes for memory
US11315653B2 (en) * 2020-09-30 2022-04-26 Nanya Technology Corporation Dynamic random access memory and method thereof
KR20230063786A (ko) 2021-11-02 2023-05-09 주식회사 엘지에너지솔루션 배터리의 ocv-soc 프로파일 관리 장치 및 방법
TWI801106B (zh) * 2022-01-24 2023-05-01 宜鼎國際股份有限公司 記憶體存取速度調整方法、控制裝置以及記憶體模組
US20240038284A1 (en) * 2022-07-29 2024-02-01 Micron Technology, Inc. Memory row-hammer mitigation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314935A (zh) * 2010-07-08 2012-01-11 海力士半导体有限公司 用于控制层叠芯片的刷新操作的半导体系统、器件和方法
CN105869669A (zh) * 2015-01-14 2016-08-17 财团法人工业技术研究院 电阻式随机存取记忆体与其控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050054001A (ko) 2003-12-03 2005-06-10 삼성전자주식회사 안전기능을 갖는 테스트 모드 신호 발생회로
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US8028198B2 (en) 2007-07-30 2011-09-27 Micron Technology, Inc. Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
US20090046512A1 (en) 2007-08-17 2009-02-19 Munif Farhan Halloush Reliability System for Use with Non-Volatile Memory Devices
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9715939B2 (en) 2015-08-10 2017-07-25 Sandisk Technologies Llc Low read data storage management
JP6756965B2 (ja) * 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
US10839886B2 (en) * 2018-06-11 2020-11-17 Western Digital Technologies, Inc. Method and apparatus for adaptive data retention management in non-volatile memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314935A (zh) * 2010-07-08 2012-01-11 海力士半导体有限公司 用于控制层叠芯片的刷新操作的半导体系统、器件和方法
CN105869669A (zh) * 2015-01-14 2016-08-17 财团法人工业技术研究院 电阻式随机存取记忆体与其控制方法

Also Published As

Publication number Publication date
KR20210149216A (ko) 2021-12-08
EP3963586A1 (en) 2022-03-09
US20200341847A1 (en) 2020-10-29
WO2020222991A1 (en) 2020-11-05
EP3963586A4 (en) 2022-11-09
US11334435B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
US11625170B2 (en) Row hammer protection for a memory device
US11334435B2 (en) Safety event detection for a memory device
CN113272901B (zh) 刷新命令管理
CN114080588A (zh) 用于存储器装置的擦除速率控制
CN113454721B (zh) 存储器装置的刷新速率控制
CN113039528A (zh) 存储器装置的纠错管理
US11899982B2 (en) Command block management
CN114072772A (zh) 具有快速数据存取的错误校正存储器装置
CN114097038B (zh) 具有用于错误校正的状态反馈的存储器装置
CN113424158A (zh) 存储器装置的扩展错误检测
CN113454602A (zh) 具有可配置内部错误校正模式的存储器装置
WO2020167809A1 (en) Refresh rate management for memory
CN113056789B (zh) 存储器命令验证
CN114080595A (zh) 用于易失性存储器系统的持续健康监测
CN112997158A (zh) 用于错误校正的方法和装置
CN114930309A (zh) 用于存储器装置的中断信令
CN113383324A (zh) 用于存储器装置的信道调制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211130