CN105869669A - 电阻式随机存取记忆体与其控制方法 - Google Patents

电阻式随机存取记忆体与其控制方法 Download PDF

Info

Publication number
CN105869669A
CN105869669A CN201510031573.5A CN201510031573A CN105869669A CN 105869669 A CN105869669 A CN 105869669A CN 201510031573 A CN201510031573 A CN 201510031573A CN 105869669 A CN105869669 A CN 105869669A
Authority
CN
China
Prior art keywords
random access
access memory
resistive random
memory body
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510031573.5A
Other languages
English (en)
Other versions
CN105869669B (zh
Inventor
简才淦
邱瀝毅
林璟谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN105869669A publication Critical patent/CN105869669A/zh
Application granted granted Critical
Publication of CN105869669B publication Critical patent/CN105869669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种电阻式随机存取记忆体与其控制方法。上述电阻式随机存取记忆体包括温度感测器以检测电阻式随机存取记忆体的温度。上述控制方法可检测电阻式随机存取记忆体的温度，以及根据此温度设定电阻式随机存取记忆体的感测放大器的参考阻值。上述控制方法也可根据电阻式随机存取记忆体的温度切换操作模式而适应温度变化以提高电阻式随机存取记忆体的可靠度。

Description

电阻式随机存取记忆体与其控制方法
技术领域
本发明是有关于一种电阻式随机存取记忆体(resistive random-accessmemory，可简称为RRAM或ReRAM)，且特别是有关于电阻式随机存取记忆体的控制方法。
背景技术
电阻式随机存取记忆体是一种非挥发性记忆体(non-volatile memory)。在嵌入式系统(embedded system)中使用电阻式随机存取记忆体与使用快闪记忆体(flash memory)相比，系统能够拥有较高执行速度与较低的功率消耗。因此电阻式随机存取记忆体有可能取代快闪记忆体成为下一世代的储存装置。但是现今的电阻式随机存取记忆体的元件本身与电路设计都还在发展中，所以仍然有两个可靠度问题，第一个是因为写入的电阻式记忆体元件转态失败所遭遇到的写入错误，第二个是高温下元件阻值飘移而产生的数据维持错误。
写入错误指的是数据写入电阻式随机存取记忆体之后，里面的电阻式记忆体元件储存的值与写入的值并不一致。会造成这种现象是因为制程变异的影响，使同一块记忆体里面的每一个元件所需要的转态电压(transitionvoltage)和转态能量并不一致。同一块电阻式随机存取记忆体在写入数据时通常使用同样的转态电压和转态时间，这时需要较大的转态电压或是较长的转态时间的记忆体元件会因为电压不足或是时间不够而导致转态失败，造成记忆体里面储存的值与写入值并不一致。
数据维持错误指的是经过一段时间之后，从电阻式随机存取记忆体读出来的值与原先储存的值不一致。之所以会产生这种错误是受元件阻值不安定的影响。电阻式随机存取记忆体的阻值在高温下会发生飘移现象，这样导致阻值和原先写入数据时的阻值不同，造成读取出来的数据和一开始写入的不相同。
发明内容
本发明提供一种电阻式随机存取记忆体与其控制方法，以解决上述的可靠度问题。
本发明的电阻式随机存取记忆体包括电阻式记忆体阵列、感测放大器和温度感测器。电阻式记忆体阵列包括多个电阻式记忆体元件。上述多个电阻式记忆体元件藉由不同高低阻态以储存不同数值的数据。感测放大器用以根据参考阻值判断上述多个电阻式记忆体元件的阻态，以输出上述多个电阻式记忆体元件储存的数据。温度感测器用以检测电阻式随机存取记忆体的温度。
本发明的电阻式随机存取记忆体控制方法包括以下步骤：检测电阻式随机存取记忆体的温度，以及根据此温度设定电阻式随机存取记忆体的感测放大器的参考阻值。
本发明的另一种电阻式随机存取记忆体控制方法包括以下步骤：当有一笔数据将要写入电阻式随机存取记忆体时，计算上述数据中的一种位元值的数量。若位元值的数量大于上述数据的长度的一半，则翻转上述数据的每一位元，然后再将上述数据写入电阻式随机存取记忆体。若位元值的数量小于上述数据的长度的一半，则将上述数据维持原样写入至电阻式随机存取记忆体。
本发明的另一种电阻式随机存取记忆体控制方法包括以下步骤：使用写入电压将一笔数据写入至电阻式随机存取记忆体。检测上述数据写入时的错误数量。若错误数量大于临界值，则提高写入电压并重复以上步骤。
本发明的另一种电阻式随机存取记忆体控制方法包括以下步骤：使用第一错误校正码编码一笔数据，然后将上述数据写入电阻式随机存取记忆体。检测上述数据写入时的错误数量。若错误数量大于第一错误校正码所对应的临界值，则以第二错误校正码取代第一错误校正码并重复以上步骤。第二错误校正码能校正的错误数量多于第一错误校正码。
本发明的另一种电阻式随机存取记忆体控制方法包括以下步骤：使用第一组写入电压将一笔数据写入电阻式随机存取记忆体。检测上述数据写入时的错误数量。若错误数量大于临界值，则将上述数据存入等待缓存器内。若等待缓存器已经存满数据，则使用第二组写入电压将等待缓存器所储存的全部数据写入至电阻式随机存取记忆体。文中第二组写入电压高于第一组写入电压。
上述的电阻式随机存取记忆体与其控制方法可解决数据写入错误与高温数据维持错误，以提高记忆体系统的可靠度与降低位元错误率。
为让本发明的上述特征能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的电阻式随机存取记忆体的写入次数与感测放大器的最佳参考阻值的示意图。
图2A是依照本发明的一实施例的非对称性编码的示意图。
图2B是依照本发明的另一实施例的非对称性编码的示意图。
图3是依照本发明的一实施例的不同操作模式下的电阻式随机存取记忆体的位元错误率受温度影响的示意图。
图4是依照本发明的一实施例的一种电阻式随机存取记忆体控制方法的流程图。
图5是依照本发明的另一实施例的一种电阻式随机存取记忆体控制方法的流程图。
图6是依照本发明的另一实施例的一种电阻式随机存取记忆体控制方法的流程图。
图7是依照本发明的一实施例的错误校正码的临界值的示意图。
图8是依照本发明的一实施例的一种电阻式随机存取记忆体控制方法的流程图。
图9是依照本发明的一实施例的一种控制器与一种电阻式随机存取记忆体的示意图。
其中，附图标记：
201～204：将写入电阻式随机存取记忆体的数据
221～224：旗标位元
410～460、510～540、610～650、805～865：方法步骤
910：处理器
920：控制器
921：温度感测器
922：模式控制器
923：流程控制器
924：等待缓存器
930：电阻式随机存取记忆体
931：电阻式记忆体阵列
932：感测放大器
940：旗标记忆体
具体实施方式
本发明的一实施例提供一种电阻式随机存取记忆体控制方法，此控制方法包括两种操作模式，也就是一般模式和高温模式。一般模式适用于室温环境下的记忆体操作，而高温模式适用于高温环境下的记忆体操作。此控制方法会在这两种模式中为电阻式随机存取记忆体的感测放大器(sense amplifier)分别设定不同的参考阻值(reference resistance)，也会在这两种模式中分别执行对应的非对称性编码。
在对应一般模式的室温下，电阻式记忆体元件的阻值飘移并不严重，写入错误为主要的错误种类。所以在一般模式底下的操作是针对写入错误去做处理。电阻式随机存取记忆体的感测放大器的参考阻值是用来区分电阻式记忆体元件的阻值为高阻态(HRS:high resistance state)或是为低阻态(LRS:lowresistance state)的阻值。图1是依照本发明的一实施例的电阻式随机存取记忆体的写入次数与感测放大器的最佳参考阻值的示意图。图1绘示在不同写入次数下的感测放大器的最佳参考阻值。图1的电阻值R1至R9和写入次数的X皆由电阻式随机存取记忆体的制程而决定。这个最佳参考阻值是根据在不同写入次数下所量测得的高阻态(HRS)和低阻态(LRS)的阻值分布而找出的。图1的实验结果显示，在不同写入次数下，感测放大器的最佳参考阻值都非常接近R1。所以可将一般模式的感测放大器的参考阻值定为R1，以得到最佳的良率。
电阻式随机存取记忆体的写入错误有不对称的特性。在室温下操作时，写入高阻值操作(也称作重置操作或reset，即写入位元值1)的错误机率比写入低阻值操作(也称作设定操作或set，即写入位元值0)还要高。在高温下操作则相反，写入低阻值的错误机率比写入高阻值还要高。因此需要针对上述的写入错误的不对称特性执行非对称性编码。
以下说明一般模式的非对称性编码。图2A是依照本发明的一实施例的一般模式的非对称性编码的示意图。当有一笔数据将要写入电阻式随机存取记忆体时，计算上述数据中的位元值1的数量。若位元值1的数量小于上述数据的长度的一半，则将上述数据维持原样写入电阻式随机存取记忆体。上述数据的长度也就是上述数据的位元数。例如图2A之中的数据201是一笔八位元数据，其长度的一半等于4。因为数据201其中位元值1的数量为3，还不到数据201的长度的一半，所以数据201可维持原样写入电阻式随机存取记忆体。旗标位元221是在本实施例中对应数据201的旗标位元。旗标位元221的数值为0表示数据201在写入电阻式随机存取记忆体时没有翻转(flipping)，因此数据201在读出电阻式随机存取记忆体时也不必翻转。
当有一笔数据将要写入电阻式随机存取记忆体时，如果上述数据中的位元值1的数量大于上述数据的长度的一半，则翻转上述数据的每一位元，也就是将位元值1全翻转为位元值0，并将位元值0全翻转为位元值1，然后将此笔数据写入电阻式随机存取记忆体。例如图2A中的数据202，其中位元值1的数量为6，已经超出数据202的长度的一半。所以先将数据202翻转为数据203，然后将数据203写入电阻式随机存取记忆体。因为数据202经过翻转才写入电阻式随机存取记忆体，所以将对应的旗标位元222设立为1，这表示数据203在读出电阻式随机存取记忆体时必须翻转以还原为数据202。旗标位元221和222可储存在同一个电阻式随机存取记忆体，或储存在另一个记忆体。
图2A所示的非对称性编码可降低一笔数据中所含有的高阻态(位元值1)的数量并提高低阻态(位元值0)的数量，以降低此笔数据发生写入错误的机率。
以下说明上述的电阻式随机存取记忆体控制方法的高温模式。高温模式是为了改善高温下的阻值飘移所造成的数据维持错误。依据实验现象，低阻值状态会向高阻值飘移，而高阻值状态最低飘移到阻值边界R2。换句话说，电阻式随机存取记忆体中的阻值大于R2的电阻式记忆体元件在高温下，不管阻值飘移如何剧烈，最后的阻值一定还是大于R2。从这些高阻态元件读取出来的位元值仍然为"1"，完全不会受到阻值飘移的影响。
上述的实施例中，一般模式的感测放大器的参考阻值为R1，高温模式的参考阻值为R2。在另一实施例中，图1和表1的实验结果可能会变动，因此一般模式和高温模式下的参考阻值可能是其他数值。
高温模式下的非对称性编码和一般模式是相反的。因为透过感测放大器的参考阻值的调整，高温下，在低阻态的电阻式记忆体元件较易发生数据维持错误。所以高温模式下的非对称性编码的目的是要降低位元值0的数量，以减少数据发生错误的机率。
图2B是依照本发明的一实施例的高温模式的非对称性编码的示意图。当有一笔数据将要写入电阻式随机存取记忆体时，如果上述数据中的位元值0的数量大于上述数据的长度的一半，则翻转上述数据的每一位元，然后将此笔数据写入电阻式随机存取记忆体。例如图2B中的数据201，其中位元值0的数量为5，已经超出数据201的长度的一半。所以先将数据201翻转为数据204，然后将数据204写入电阻式随机存取记忆体。因为数据201经过翻转才写入电阻式随机存取记忆体，所以将对应的旗标位元223设立为1，这表示数据204在读出电阻式随机存取记忆体时必须翻转以还原为数据201。
当有一笔数据将要写入电阻式随机存取记忆体时，如果上述数据中的位元值0的数量小于上述数据的长度的一半，则将上述数据维持原样写入电阻式随机存取记忆体。例如图2B之中的数据202其中位元值0的数量为2，还不到数据202的长度的一半，所以数据202可维持原样写入电阻式随机存取记忆体。旗标位元224是在本实施例中对应数据202的旗标位元。旗标位元224的数值为0表示数据202在写入电阻式随机存取记忆体时没有翻转，因此数据202在读出电阻式随机存取记忆体时也不必翻转。旗标位元223和224可储存在同一个电阻式随机存取记忆体，或储存在另一个记忆体。
以下说明用于划分一般模式和高温模式的切换温度是如何设定。图3绘示依照本发明的一实施例将电阻式随机存取记忆体在不同温度下长时间放置并以两种不同模式操作的位元错误率(BER:bit error rate)和温度之间的关系。图3当中的温度Temp1至Temp6皆由电阻式随机存取记忆体的制程决定。由图3可以发现在常温时高温模式的位元错误率高于一般模式，原因如前面所提到的，因为低温时的数据飘移错误并不严重，所以操作在高温模式底下并没有得到很多好处，反而是因为感测放大器的参考阻值的改变造成写入错误增加而导致位元错误率变高。在图3可以观察到Temp3为一般模式和高温模式的位元错误率曲线的交叉点，这是因为在大于Temp3的时候阻值飘移所造成的数据维持错误开始变得比写入错误更严重，这时切入高温模式可以降低位元错误率。所以本实施例的一般模式和高温模式的切换温度可以定在Temp3。在另一实施例中，图3的实验结果可能有变动，所以切换温度可能设定为不同温度。
图4是依照本发明的一实施例的一种电阻式随机存取记忆体控制方法的模式切换的流程图。在步骤410，依照一般模式操作电阻式随机存取记忆体，也就是使用一般模式所对应的感测放大器的参考阻值和非对称性编码。在步骤420，可检测电阻式随机存取记忆体的温度并检查电阻式随机存取记忆体的温度是否大于切换温度Temp3。如果电阻式随机存取记忆体的温度不大于切换温度，则流程返回步骤410。如果电阻式随机存取记忆体的温度大于切换温度，则在步骤430切换至高温模式。
在切换模式的时候需要做整块电阻式随机存取记忆体的数据刷新。如果旧数据没有刷新，切换到新的模式去做读取旧数据的动作，会因为旧的数据储存时所使用的感测放大器的参考阻值和现在的感测放大器的参考阻值不一样而导致读取出来的数据跟原本储存的数据不一致。因此步骤430包括步骤431～433。在步骤431，沿用一般模式的电阻式随机存取记忆体的感测放大器的参考阻值(R1)读出电阻式随机存取记忆体的全部数据，然后在步骤432依照高温模式将上述全部数据写回电阻式随机存取记忆体，然后在步骤433将电阻式随机存取记忆体的感测放大器的参考阻值设定为高温模式所对应的参考阻值(R2)。
接下来，在步骤440依照高温模式操作电阻式随机存取记忆体，也就是使用高温模式所对应的感测放大器的参考阻值和非对称性编码。在步骤450，可检测电阻式随机存取记忆体的温度并检查电阻式随机存取记忆体的温度是否小于切换温度Temp3。如果电阻式随机存取记忆体的温度不小于切换温度，则流程返回步骤440。如果电阻式随机存取记忆体的温度小于切换温度，则在步骤460切换至一般模式，然后流程返回步骤410。
步骤460类似步骤430，也就是沿用高温模式的电阻式随机存取记忆体的感测放大器的参考阻值(R2)读出电阻式随机存取记忆体的全部数据，然后依照一般模式将上述全部数据写回电阻式随机存取记忆体，然后将电阻式随机存取记忆体的感测放大器的参考阻值设定为一般模式所对应的参考阻值(R1)。
在本发明的另一实施例中，可以等到电阻式随机存取记忆体的温度稳定后再做模式切换。例如步骤420可改为当电阻式随机存取记忆体的温度大于切换温度Temp3的时间已达到预设时间长度才进入步骤430以切换至高温模式。步骤450可改为当电阻式随机存取记忆体的温度小于切换温度Temp3的时间已达到预设时间长度才进入步骤460以切换至一般模式。如此可避免重复切换模式而发生错误或降低记忆体读写效率。
图5是依照本发明的一实施例的一种电阻式随机存取记忆体控制方法的数据写入的流程图。图5的方法流程使用一组依序升高的电压做数据写入。对于电阻式随机存取记忆体来说，使用较高的写入电压会有较高的机率使电阻式记忆体元件转态，但是过高的写入电压可能使电阻式记忆体元件过度转态，导致此元件无法再转态而固定在位元值0或1，而造成元件的损毁。所以本实施例使用依序提高写入电压的方式来提高转态成功机率。
以下说明图5的方法流程。在步骤510，使用预设的写入电压将一笔数据写入电阻式随机存取记忆体。在步骤520，检测上述数据的写入错误的数量，也就是从被写入的电阻式记忆体元件读出刚才写入的数据，和原先写入的值做比较，计算其中数值不一致的位元数量。步骤520的检测可由电阻式随机存取记忆体的内部电路执行，或由电阻式随机存取记忆体的控制器执行。
在步骤530，检查上述的错误数量是否大于一个错误校正的临界值。若错误数量不大于临界值，则此笔数据的写入已经完成。若错误数量大于临界值，则在步骤540提高写入电压，然后重复以上步骤。
如果上述数据未经过错误校正码(error correction code)的编码而直接写入电阻式随机存取记忆体，则步骤530的临界值等于0。如果上述数据先经过错误校正码的编码然后写入电阻式随机存取记忆体，则步骤530的临界值等于该错误校正码能校正的错误数量。
写入电压通常有预设的数量，例如本实施例使用八阶的写入电压。对于重置操作而言，第一次的写入电压为-V1，第二次的写入电压为-V2，第三次的写入电压为-V3，依此类推。最后的第八次的写入电压为-V8。对于设定操作则相反，第一次的写入电压为+V1，第二次的写入电压为+V2，第三次的写入电压为+V3，依此类推。最后的第八次的写入电压为+V8。写入数据时无论是重置操作或设定操作，写入电压都是逐次升高。因为这两种操作的写入电压的方向相反，所以这两种操作的写入电压有不同的正负号。如果使用最后一个写入电压之后，写入错误的数量仍然大于临界值，表示数据写入失败。
在另一实施例中，写入电压的数量与数值皆可随电阻式随机存取记忆体的设计而改变。
图6是依照本发明的另一实施例的一种电阻式随机存取记忆体控制方法的数据写入的流程图。本实施例使用多种错误校正码来进行数据写入。先在步骤610使用第一错误校正码编码一笔数据，然后在步骤620将此笔数据写入电阻式随机存取记忆体。在步骤630，检测此笔数据写入时的错误数量。在步骤640，检查此错误数量是否大于此错误校正码所对应的临界值。若错误数量不大于临界值，则此笔数据的写入完成。反之，若错误数量大于临界值，则在步骤650改用另一种校正能力更强(也就是能校正的错误数量更多)的第二错误校正码来编码此笔数据，然后返回步骤620。步骤640的临界值可以是目前的错误校正码所能校正的错误数量。
根据图6流程，当数据写入的错误数量超出临界值，则可使用能校正更多错误的错误校正码来进行数据写入，直到错误数量小于或等于临界值为止。错误校正码能校正的错误愈多，其编码和解码所需的时间就愈长。依照图6流程，可让每一笔数据都使用合适的错误校正码来编码，这样不仅能确保数据的错误校正能力，同时也能避免过长的编码和解码时间。
举例而言，在某一笔数据的第一次写入时，第一错误校正码可用汉明码(Hamming code)。在同一笔数据的第二次写入时，第二错误校正码则可用BCH码(BCH code)。汉明码的规格为(12,8,1)，也就是输入数据的长度为8个位元，编码后的数据长度为12个位元，能够校正不超出1个位元的错误。汉明码的编码和解码所需的时间皆为1个时脉周期。另一方面，BCH码的规格为(56,32,4)，也就是输入数据的长度为32个位元，编码后的数据长度为56个位元，能够校正不超出4个位元的错误。BCH码的编码需要56个时脉周期，解码则需要159个时脉周期。
在另一实施例中，可结合图5与图6的方法流程以执行数据写入。例如可预设N个逐渐升高的写入电压，其中N为大于1的正整数。当有一笔数据将要写入电阻式随机存取记忆体，可先用一种错误校正码并依次使用这N个写入电压其中之一来写入此笔数据。如果用到最后一个写入电压，写入错误的数量仍然大于临界值，就改用另一种能校正更多错误的错误校正码并依次使用同样的N个写入电压其中之一来写入此笔数据，依此类推。这样的写入流程可用双层回圈来表示，内层回圈对应图5流程，外层回圈则对应图6流程。
在高温模式下，步骤640的临界值可随着数据的不同而改变，而不是固定在同一个值。因为在高温模式下，阻值飘移所产生的数据维持错误变成是产生错误的主要原因。在常温下的临界值只考虑转态失败所产生的写入错误，并没有把阻值飘移所产生的数据维持错误考虑进去，结果会导致选用的错误校正码不能有效地同时解决写入错误和数据维持错误。
在高温模式下，因为高阻值向低阻值飘移有阻值边界并且加上感测放大器的参考阻值的调整，使得数据维持错误在低阻态的电阻式记忆体元件较易发生，所以阻值飘移产生的错误机率跟数据中的位元值0的数量成正比。
步骤630所检测的错误为转态失败所造成的写入错误。因为错误校正码能够校正错误的数量是固定的，如果需要校正愈多的写入错误，能校正的数据维持错误就愈少。因此，错误校正码可容忍的写入错误数量会随着数据中的位元值0的数量增加而减少。也就是随着数据中的位元值0的数量增加，错误校正码就预留更多校正能力给阻值飘移所产生的数据维持错误。
基于以上原因，可在高温模式根据数据中的位元值0的数量调整步骤640的临界值，如图7所示。图7依照本发明的一实施例绘示两种错误校正码(汉明码和BCH码)所对应的临界值和将要写入的数据中的位元值0的数量之间的关系。从图7可看出，汉明码对应的临界值是上述数据其中位元值0的数量的递减函数，而且此临界值的上限为汉明码能校正的错误数量，也就是1。BCH码对应的临界值也是上述数据其中位元值0的数量的递减函数，而且此临界值的上限为BCH码能校正的错误数量，也就是4。这样的临界值调整能同时顾及写入错误和数据维持错误。
图8是依照本发明的一实施例的一种电阻式随机存取记忆体控制方法的数据写入的流程图。当有一笔数据将要写入电阻式随机存取记忆体时，首先在步骤805使用第一错误校正码编码此笔数据。在步骤810对此笔数据使用非对称性编码。在步骤815将经过上述编码的此笔数据写入电阻式随机存取记忆体。在步骤820检测此笔数据写入时的错误数量。在步骤825检查此错误数量是否大于临界值T1。若错误数量不大于临界值T1，则此笔数据的写入完成。若错误数量大于临界值T1，则流程进入步骤830。
在步骤830使用第二错误校正码编码此笔数据。在步骤835对此笔数据使用非对称性编码。在步骤840将经过上述编码的此笔数据写入电阻式随机存取记忆体。在步骤845检测此笔数据写入时的错误数量。在步骤850检查此错误数量是否大于临界值T2。若错误数量不大于临界值T2，则此笔数据的写入完成。若错误数量大于临界值T2，则流程进入步骤860。
一般模式下，步骤810和步骤835的非对称性编码是增加数据中位元值0的数量以降低写入错误的发生机率，如图2A所示。高温模式下，步骤810和步骤835的非对称性编码则是增加数据中位元值1的数量以降低阻值飘移发生的错误，如图2B所示。
一般模式下，步骤825的临界值T1就是第一错误校正码能校正的错误数量。高温模式下，步骤825的临界值T1则会随数据中的位元值0的数量而递减，如图7所示。同理，一般模式下，步骤850的临界值T2就是第二错误校正码能校正的错误数量。高温模式下，步骤850的临界值T2则会随数据中的位元值0的数量而递减，如图7所示。一般模式下的临界值T1和T2是固定的，只考虑写入错误。高温模式下的临界值T1和T2则会同时考虑写入错误和数据维持错误，所以会根据数据中位元值0的数量而调整。
步骤860是集中先前写入失败的数据，也就是未通过步骤825和步骤850的检查的数据，再使用更高的写入电压将这些数据整批写入电阻式随机存取记忆体。在某些实施例中，调整写入电压需要一段时间，如果每一笔数据都需要调整写入电压，会降低记忆体的效率。所以需要步骤860的缓存与整批写入机制。
步骤860包括步骤861～865。在步骤861将未通过步骤850的检查的数据存入一个等待缓存器(waiting register)。在步骤862检查等待缓存器是否已经存满数据。如果等待缓存器尚未存满数据，则此笔数据已经缓存，流程暂时至此结束。如果等待缓存器已经存满数据，则在步骤863提高写入电压，然后在步骤864将等待缓存器所储存的全部数据写入电阻式随机存取记忆体。在步骤864所使用的写入电压高于步骤815和步骤840所使用的写入电压。然后在步骤865将写入电压降低为先前步骤815和步骤840所使用的写入电压。数据写入的流程至此完成。
从图8可看出步骤805～825和步骤830～850的差别在于使用不同的错误校正码。步骤805～825对应第一错误校正码。步骤830～850对应第二错误校正码。在另一实施例中，可调整错误校正码的种类与数量。可以只使用一种错误校正码，也可以使用至少三种错误校正码。愈后面使用的错误校正码具有愈高的错误校正能力。
在另一实施例中，步骤815、840和864可采用类似图5流程的多阶写入电压来写入数据。可预先定义一个包括M个写入电压V1,1,V1,2…V1,M的递增数列，以及另一个包括N个写入电压V2,1,V2,2…V2,N的递增数列。M和N皆为大于一的整数。M和N可以相同，也可以不同。写入电压V2,1大于写入电压V1,M。步骤815和840可依次使用写入电压V1,1～V1,M其中之一来写入数据。步骤864可依次使用写入电压V2,1～V2,N其中之一来写入数据。
图9是依照本发明的一实施例的一种控制器920与一种电阻式随机存取记忆体930的示意图。电阻式随机存取记忆体930包括电阻式记忆体阵列931和感测放大器932。感测放大器932耦接电阻式记忆体阵列931。电阻式记忆体阵列931包括多个电阻式记忆体元件。这些电阻式记忆体元件可藉由不同阻态以储存不同数值的数据。感测放大器932可根据参考阻值判断上述多个电阻式记忆体元件的阻态，以输出上述多个电阻式记忆体元件储存的数据。
控制器920是电阻式随机存取记忆体930的控制器。控制器920耦接处理器910、电阻式随机存取记忆体930、以及旗标记忆体940。控制器920包括串列耦接的温度感测器921、模式控制器922、流程控制器923、以及等待缓存器924。温度感测器921和等待缓存器924是硬件元件。模式控制器922和流程控制器923可以是硬件元件或由控制器920执行的软件。
温度感测器921用以检测电阻式随机存取记忆体930的温度。本实施例的控制器920、电阻式随机存取记忆体930和旗标记忆体940制作成系统级芯片(SoC:system on a chip)，所以温度感测器921可检测到电阻式随机存取记忆体930的温度。如果控制器920和电阻式随机存取记忆体930不在同一芯片上，则温度感测器921可以是电阻式随机存取记忆体930其中的一部份。例如温度感测器921可以配置在电阻式记忆体阵列931旁边或配置在电阻式记忆体阵列931之中。
控制器920可根据处理器910发出的命令读取电阻式随机存取记忆体930储存的数据，或将数据写入电阻式随机存取记忆体930。等待缓存器924可以是步骤860其中的等待缓存器。旗标记忆体940可储存图2A和图2B其中的旗标位元221～224。
模式控制器922用以控制电阻式随机存取记忆体930的操作模式，以及切换感测放大器932的参考阻值。也就是说，模式控制器922可执行图4的方法流程。流程控制器923用以控制电阻式随机存取记忆体930的数据存取，以及错误校正码的编码与解码。换句话说，流程控制器923可执行图5、图6与图8的方法流程。
以上的多个实施例提供多种适用于电阻式随机存取记忆体的温度感测与控制机制，可解决数据写入错误与高温数据维持错误的问题，弥补电阻式记忆体制程的不良率与元件错误，以提高电阻式记忆体系统的可靠度并降低位元错误率。
虽然本发明已以实施例公开如上，但其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与修改，故本发明的保护范围当视后附的权利要求书的保护范围所界定者为准。

Claims (21)

1.一种电阻式随机存取记忆体，其特征在于，包括：
一电阻式记忆体阵列，包括多个电阻式记忆体元件，上述多个电阻式记忆体元件藉由不同阻态以储存不同数值的数据；
一感测放大器，用以根据一参考阻值判断上述多个电阻式记忆体元件的阻态，以输出上述多个电阻式记忆体元件储存的数据；以及
一温度感测器，用以检测该电阻式随机存取记忆体的温度。
2.如权利要求1所述的电阻式随机存取记忆体，其特征在于，该电阻式随机存取记忆体耦接一控制器，该控制器根据该温度设定该参考阻值。
3.一种电阻式随机存取记忆体控制方法，其特征在于，包括：
检测一电阻式随机存取记忆体的温度；以及
根据该温度设定该电阻式随机存取记忆体的感测放大器的参考阻值。
4.如权利要求3所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
当该电阻式随机存取记忆体的该温度小于一切换温度，则切换至一一般模式，并将该参考阻值设定为对应该一般模式的一第一阻值；以及
当该电阻式随机存取记忆体的该温度大于该切换温度，则切换至一高温模式，并将该参考阻值设定为对应该高温模式的一第二阻值，其中该第一阻值大于该第二阻值。
5.如权利要求4所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
当该电阻式随机存取记忆体的该温度小于该切换温度的时间已达到一预设时间长度，则切换至该一般模式，并将该参考阻值设定为该第一阻值；以及
当该电阻式随机存取记忆体的该温度大于该切换温度的时间已达到该预设时间长度，则切换至该高温模式，并将该参考阻值设定为该第二阻值。
6.如权利要求4所述的电阻式随机存取记忆体控制方法，其特征在于，该电阻式随机存取记忆体之中若有阻值大于该第二阻值的任一电阻式记忆体元件发生阻值飘移，则上述阻值飘移之后，该电阻式记忆体元件的该阻值仍然大于该第二阻值。
7.如权利要求4所述的电阻式随机存取记忆体控制方法，其特征在于，还包括一非对称性编码，该非对称性编码包括：
当有一笔数据将要写入该电阻式随机存取记忆体时，计算该笔数据中的一位元值的数量；
若该位元值的该数量大于该笔数据的长度的一半，则翻转该笔数据的每一位元，然后将该笔数据写入该电阻式随机存取记忆体；以及
若该位元值的该数量小于该笔数据的长度的一半，则将该笔数据维持原样写入该电阻式随机存取记忆体，其中该位元值在该一般模式等于1，该位元值在该高温模式等于0。
8.如权利要求7所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
当自一第一模式切换至一第二模式时，沿用该第一模式的该参考阻值读出该电阻式随机存取记忆体的全部数据，然后依照该第二模式将该全部数据写回该电阻式随机存取记忆体，然后将该参考阻值设定为该第二模式所对应的参考阻值，其中该第一模式为该一般模式和该高温模式其中之一，该第二模式为该一般模式和该高温模式其中之另一。
9.如权利要求3所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
当有一笔数据将要写入该电阻式随机存取记忆体时，计算该笔数据中的一位元值的数量；
若该位元值的该数量大于该笔数据的长度的一半，则翻转该笔数据的每一位元，然后将该笔数据写入该电阻式随机存取记忆体；以及
若该位元值的该数量小于该笔数据的长度的一半，则将该笔数据维持原样写入该电阻式随机存取记忆体。
10.如权利要求9所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
若该位元值的该数量大于该笔数据的长度的一半，则设立一旗标位元；以及
当自该电阻式随机存取记忆体读取该笔数据时，若该旗标位元已设立，则翻转该笔数据的每一位元以还原该笔数据。
11.如权利要求9所述的电阻式随机存取记忆体控制方法，其特征在于，当该电阻式随机存取记忆体的该温度大于一切换温度，则该位元值等于0，当该电阻式随机存取记忆体的该温度小于该切换温度，则该位元值等于1。
12.如权利要求3所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
使用一写入电压将一笔数据写入该电阻式随机存取记忆体；
检测该笔数据写入时的错误数量；以及
若该错误数量大于一临界值，则提高该写入电压并重复以上步骤。
13.如权利要求12所述的电阻式随机存取记忆体控制方法，其特征在于，该笔数据在写入该电阻式随机存取记忆体之前经过一错误校正码的编码，而且该临界值等于该错误校正码能校正的错误数量。
14.如权利要求3所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
使用一第一错误校正码编码一笔数据，然后将该笔数据写入该电阻式随机存取记忆体；
检测该笔数据写入时的错误数量；以及
若该错误数量大于该第一错误校正码所对应的一临界值，则以一第二错误校正码取代该第一错误校正码并重复以上步骤，其中该第二错误校正码能校正的错误数量多于该第一错误校正码。
15.如权利要求14所述的电阻式随机存取记忆体控制方法，其特征在于，该临界值为该笔数据其中一位元值的数量的递减函数，而且该临界值的上限为该第一错误校正码或该第二错误校正码能校正的错误数量。
16.如权利要求15所述的电阻式随机存取记忆体控制方法，其特征在于，该位元值为0。
17.如权利要求3所述的电阻式随机存取记忆体控制方法，其特征在于，还包括：
使用一第一组写入电压将一笔数据写入该电阻式随机存取记忆体；
检测该笔数据写入时的错误数量；
若该错误数量大于一临界值，则将该笔数据存入一等待缓存器；以及
若该等待缓存器已经存满数据，则使用一第二组写入电压将该等待缓存器所储存的全部数据写入该电阻式随机存取记忆体，其中该第二组写入电压高于该第一组写入电压。
18.一种电阻式随机存取记忆体控制方法，其特征在于，包括：
当有一笔数据将要写入一电阻式随机存取记忆体时，计算该笔数据中的一位元值的数量；
若该位元值的该数量大于该笔数据的长度的一半，则翻转该笔数据的每一位元，然后将该笔数据写入该电阻式随机存取记忆体；以及
若该位元值的该数量小于该笔数据的长度的一半，则将该笔数据维持原样写入该电阻式随机存取记忆体。
19.一种电阻式随机存取记忆体控制方法，其特征在于，包括：
使用一写入电压将一笔数据写入一电阻式随机存取记忆体；
检测该笔数据写入时的错误数量；以及
若该错误数量大于一临界值，则提高该写入电压并重复以上步骤。
20.一种电阻式随机存取记忆体控制方法，其特征在于，包括：
使用一第一错误校正码编码一笔数据，然后将该笔数据写入一电阻式随机存取记忆体；
检测该笔数据写入时的错误数量；以及
若该错误数量大于该第一错误校正码所对应的一临界值，则以一第二错误校正码取代该第一错误校正码并重复以上步骤，其中该第二错误校正码能校正的错误数量多于该第一错误校正码。
21.一种电阻式随机存取记忆体控制方法，其特征在于，包括：
使用一第一组写入电压将一笔数据写入一电阻式随机存取记忆体；
检测该笔数据写入时的错误数量；
若该错误数量大于一临界值，则将该笔数据存入一等待缓存器；以及
若该等待缓存器已经存满数据，则使用一第二组写入电压将该等待缓存器所储存的全部数据写入该电阻式随机存取记忆体，其中该第二组写入电压高于该第一组写入电压。
CN201510031573.5A 2015-01-14 2015-01-22 电阻式随机存取记忆体与其控制方法 Active CN105869669B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104101202 2015-01-14
TW104101202A TWI649748B (zh) 2015-01-14 2015-01-14 電阻式隨機存取記憶體與其控制方法

Publications (2)

Publication Number Publication Date
CN105869669A true CN105869669A (zh) 2016-08-17
CN105869669B CN105869669B (zh) 2020-10-09

Family

ID=56367993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510031573.5A Active CN105869669B (zh) 2015-01-14 2015-01-22 电阻式随机存取记忆体与其控制方法

Country Status (3)

Country Link
US (2) US20160203863A1 (zh)
CN (1) CN105869669B (zh)
TW (1) TWI649748B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818806A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体存储装置
CN108962306A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 自动优化写电压的磁性存储器及其操作方法
CN112270949A (zh) * 2020-10-27 2021-01-26 清华大学 一种阻变随机存储器瞬态稳定性的测试方法
CN113728388A (zh) * 2019-04-29 2021-11-30 美光科技公司 用于存储器装置的安全事件检测

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016053808A (ja) * 2014-09-03 2016-04-14 ソニー株式会社 記憶制御装置、記憶装置、および、記憶制御方法
JP6419140B2 (ja) * 2016-12-08 2018-11-07 ウィンボンド エレクトロニクス コーポレーション 半導体装置およびその調整方法
JP6765331B2 (ja) 2017-03-24 2020-10-07 キオクシア株式会社 メモリシステム
US10732890B2 (en) * 2018-03-06 2020-08-04 Micron Technology, Inc. Adjusting a parameter for a programming operation based on the temperature of a memory system
KR102483922B1 (ko) * 2018-08-07 2023-01-02 삼성전자 주식회사 저항성 메모리 장치의 열화 감지 방법 및 시스템
DE102018219877A1 (de) * 2018-11-20 2020-05-20 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen einer Fehlerkorrekturinformation
TWI689929B (zh) * 2019-01-09 2020-04-01 華邦電子股份有限公司 電阻式記憶體及控制方法
US10636486B1 (en) * 2019-03-26 2020-04-28 Winbond Electronics Corp. Resistive memory and control method thereof
KR20220144019A (ko) * 2021-04-16 2022-10-26 삼성전자주식회사 메모리 셀의 크기 및 초기 쓰기 전압의 값에 기반하여 최적의 쓰기 전압을 생성하는 메모리 장치
US12073905B2 (en) * 2022-08-24 2024-08-27 Micron Technology, Inc. Adaptive error avoidance in the memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
CN101740134A (zh) * 2008-11-27 2010-06-16 创惟科技股份有限公司 闪存的双模式错误纠正码装置及其方法
US20110080775A1 (en) * 2006-09-05 2011-04-07 Jun-Soo Bae Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
CN102969028A (zh) * 2012-10-18 2013-03-13 记忆科技(深圳)有限公司 一种ecc动态调整方法、系统及闪存
US20130155760A1 (en) * 2011-12-15 2013-06-20 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory
US20140010026A1 (en) * 2012-07-05 2014-01-09 SK Hynix Inc. Nonvolatile memory device, operating method thereof, and data storage device having the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
US7102544B1 (en) * 2005-05-31 2006-09-05 Altera Corporation Method and system for improving memory interface data integrity in PLDs
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
US8006164B2 (en) * 2006-09-29 2011-08-23 Intel Corporation Memory cell supply voltage control based on error detection
US8139432B2 (en) * 2006-12-27 2012-03-20 Samsung Electronics Co., Ltd. Variable resistance memory device and system thereof
KR101435128B1 (ko) * 2008-07-21 2014-09-01 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
US7948793B2 (en) * 2008-09-12 2011-05-24 Micron Technology, Inc. Temperature compensation in memory devices and systems
US8429498B1 (en) * 2009-03-25 2013-04-23 Apple Inc. Dual ECC decoder
GB2495452A (en) * 2010-06-30 2013-04-10 Ibm Carbon-based resistive memory element and manufacturing thereof
US8750065B2 (en) * 2011-06-28 2014-06-10 Rochester Institute Of Technology Thermal management apparatuses with temperature sensing resistive random access memory devices and methods thereof
KR101942275B1 (ko) * 2012-04-18 2019-01-25 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9202579B2 (en) * 2013-03-14 2015-12-01 Sandisk Technologies Inc. Compensation for temperature dependence of bit line resistance
KR102238647B1 (ko) * 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110080775A1 (en) * 2006-09-05 2011-04-07 Jun-Soo Bae Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
CN101740134A (zh) * 2008-11-27 2010-06-16 创惟科技股份有限公司 闪存的双模式错误纠正码装置及其方法
US20130155760A1 (en) * 2011-12-15 2013-06-20 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory
US20140010026A1 (en) * 2012-07-05 2014-01-09 SK Hynix Inc. Nonvolatile memory device, operating method thereof, and data storage device having the same
CN102969028A (zh) * 2012-10-18 2013-03-13 记忆科技(深圳)有限公司 一种ecc动态调整方法、系统及闪存

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818806A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体存储装置
CN107818806B (zh) * 2016-09-13 2021-08-27 东芝存储器株式会社 半导体存储装置
CN108962306A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 自动优化写电压的磁性存储器及其操作方法
CN113728388A (zh) * 2019-04-29 2021-11-30 美光科技公司 用于存储器装置的安全事件检测
CN112270949A (zh) * 2020-10-27 2021-01-26 清华大学 一种阻变随机存储器瞬态稳定性的测试方法
CN112270949B (zh) * 2020-10-27 2022-11-15 清华大学 一种阻变随机存储器瞬态稳定性的测试方法

Also Published As

Publication number Publication date
TWI649748B (zh) 2019-02-01
US20160203863A1 (en) 2016-07-14
US10964384B2 (en) 2021-03-30
CN105869669B (zh) 2020-10-09
TW201626390A (zh) 2016-07-16
US20180366187A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN105869669A (zh) 电阻式随机存取记忆体与其控制方法
TWI604459B (zh) 記憶體系統以及其錯誤校正方法
CN105144302B (zh) 存储器装置中的错误校正操作
JP4905866B2 (ja) 半導体記憶装置及びその動作方法
US7522449B2 (en) Phase change memory device and related programming method
US20170102994A1 (en) Methods and systems for nonvolatile memory data management
CN107710326A (zh) 冗余存储器单元在操作寿命期间的动态启用
CN101599305B (zh) 具有数据修复功能的储存系统及其数据修复方法
US20090198881A1 (en) Memory system
CN103988263A (zh) 用以减少相变存储器的读取错误的读取偏置管理
US11081178B2 (en) Memory, information processing system, and method of controlling memory
CN106683707A (zh) 半导体器件
US11062756B2 (en) Extending operating temperature of storage device
US9530523B2 (en) Thermal disturb as heater in cross-point memory
TW201128653A (en) Two-plane error correction method for a memory device and the memory device thereof
CN109783297A (zh) 一种固态硬盘使用温宽提升方法与固态硬盘
TWI493562B (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
US20170249210A1 (en) Memory device and memory system
US20170322842A1 (en) Memory controller, memory system, and method of controlling memory controller
US20190294497A1 (en) Method of implementing error correction code used by memory storage apparatus and memory storage apparatus using the same
TWI720369B (zh) 電阻式隨機存取記憶體控制方法
CN113284533B (zh) 存储器装置和调整用于存储器装置的参数的方法
CN103295649A (zh) 提高nvm可靠性的方法
JP2003115196A (ja) 耐障害性を有する磁気抵抗固体記憶装置のための製造検査

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant