CN103295649A - 提高nvm可靠性的方法 - Google Patents
提高nvm可靠性的方法 Download PDFInfo
- Publication number
- CN103295649A CN103295649A CN 201310156251 CN201310156251A CN103295649A CN 103295649 A CN103295649 A CN 103295649A CN 201310156251 CN201310156251 CN 201310156251 CN 201310156251 A CN201310156251 A CN 201310156251A CN 103295649 A CN103295649 A CN 103295649A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- nonvolatile memory
- body storage
- algorithm
- data bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供了一种提高非易失性存储器可靠性的方法，包括：步骤一：提供一非易失性存储器，所述非易失性存储器具有多个本体存储单元和至少一个冗余存储单元；步骤二：使用ECC算法对非易失性存储器进行纠错；步骤三：当发现有一个本体存储单元发生损坏时，用一个冗余存储单元替代发生损坏的本体存储单元。采用本发明的提高非易失性存储器可靠性的方法，可以有效避免了因为本体存储单元损坏和数据位错误同时发生而导致ECC算法失效的情形，从而大大提高了非易失性存储器的可靠性。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种提高非易失性存储器可靠性的方法。
背景技术
存储器大致可分为两大类：易失存储器和非易失存储器。易失存储器在系统关闭时立即失去存储在内的信息；它需要持续的电源供应以维持数据。而非易失存储器（Nonvolatile memory，NVM）在系统关闭或无电源供应时仍能保持数据信息，因此被广泛应用各种领域。以汽车领域为例，随着汽车逐渐发展成为高度集成的交通、信息和娱乐系统，其半导体成分不断增多。如今的汽车包含了数以十计的处理器、大量的传感器和各类控制、安全、舒适及通信系统。所有这些系统都需要NVM。
众所周知，在数字电路中，最小的数据单位叫作“比特（bit）”，也叫数据“位”，“比特”是内存中的最小单位，它是通过“1”和“0”来表示数据高、低电平信号的。在数字电路中8个连续的比特是一个字节（byte），若它的某一位存储出了错误，就会使其中存储的相应数据发生改变而导致应用程序发生错误。随着数据位的增加，特别是当数据量非常大时，数据出错的几率也变得非常大。
为了提高非易失存储器的可靠性，较为常用的是采用错误检查和纠正技术，即ECC算法（Error Code Correction，ECC）。ECC算法是在原来的数据位上外加校验位来实现的。增加的校验位的位数与数据位的位数相关，具体来说，数据位的位数为2n时，校验位的位数为n+1，其中，n为3以上的整数。也就是说，当数据位为16位时，ECC校验位为5位，当数据位为32位时，ECC校验位为6位，依此类推，数据位每增加一倍，ECC位只增加一位。通过校验位和数据位的比较，能够发现数据位是否出错，并能将出错位找出并将其纠正。总之，在NVM中ECC能够容许错误，并可以将错误更正，使系统得以持续正常的操作，不致因错误而中断，从而提高NVM的可靠性。但是ECC算法，只能在所有数据位中最多有一位出错时，才能找出出错位并将其纠正，当在数据位中出现2个以上的出错位时，ECC算法就无能为力了。
随着NVM的广泛应用，其容量不断扩容，数据位少则数百位，多则高达数兆字节，用于保存复杂的固件程序。随着NVM使用时间的推进，很可能其中的某个数据位会出现存储单元硬件损坏。当NVM出现某一个存储单元硬件损坏时，当数据位再出现一个出错位时，ECC算法会失效。随着NVM容量的不断增大，其出错的几率也越来越大。在数据位的位数不断增多后，所有数据位中出现2个以上出错位的几率变得越来越高。另外伴随人们对各种系统可靠性的要求越来越高，需要不断提高NVM的可靠性。因此，有必要开发新的提高NVM可靠性的方法。
发明内容
本发明的目的在于提供一种提高非易失性存储器可靠性的方法，以解决现有的ECC算法中只允许一位数据为错误而导致可靠性能低下的问题，从而实现提高NVM可靠性的目的。
为解决上述技术问题，本发明提供一种提高非易失性存储器可靠性的方法，包括：
步骤一：提供一非易失性存储器，所述非易失性存储器具有多个本体存储单元和至少一个冗余存储单元；
步骤二：使用ECC算法对非易失性存储器进行纠错；
步骤三：当发现有一个本体存储单元发生损坏时，用一个冗余存储单元替代发生损坏的本体存储单元。
可选的，所述步骤二是在所述非易失性存储器的使用过程中进行的。
可选的，在所述步骤二中，包括：
当写入数据时，计算数据位的原始ECC代码；
当读出数据时，读出数据位并计算出校验ECC代码；
将原始ECC代码与校验ECC代码进行对照运算，检验读取的数据位是否正确；
如果检验读取数据位正确，读取数据；以及
如果检验读取数据位错误时，纠正错误的数据位。
可选的，所述ECC算法为汉明码算法、里德所罗门算法或者博思查得胡里霍昆格姆算法中的一种。
可选的，在所述步骤三中，包括：
当连续至少两次发现某一本体存储单元中的某一数据位发生错误时，判断该本体存储单元发生损坏；以及
用一个冗余存储单元替代发生损坏的本体存储单元。
可选的，在所述步骤三之后，还包括：继续重复步骤二和步骤三。
可选的，所述本体存储单元的数量越多，设置的冗余存储单元的数量越多。
可选的，所述本体存储单元的容量小于或等于所述冗余存储单元的容量。
在本发明所提供的提高非易失性存储器可靠性的方法中，包括：步骤一：提供一非易失性存储器，所述非易失性存储器具有多个本体存储单元和至少一个冗余存储单元；步骤二：使用ECC算法对非易失性存储器进行纠错；步骤三：当发现有一个本体存储单元发生损坏时，用一个冗余存储单元替代发生损坏的本体存储单元。在上述提供的提高非易失性存储器可靠性的方法中，不仅使用了ECC算法对所述非易失性存储器进行纠错，而且在所述非易失性存储器设置了至少一个冗余存储单元。当ECC算法计算出某个本体存储单元连续出错时，这就说明该本体存储单元发生了损坏，这时将冗余存储单元中的一个代替发生损坏的本体存储单元，从而保证了不会因为本体存储单元损坏而导致ECC算法失效。只要保证冗余存储单元的数量，就可以能够确保发生本体存储单元损坏时可以使用冗余存储单元及时替代，因此避免了因为本体存储单元损坏和数据位错误同时发生而导致ECC算法失效的情形，从而大大提高了非易失性存储器的可靠性。
附图说明
图1为本发明一实施例的提高非易失性存储器可靠性的方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明提出嵌入式闪存的失效测试方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1为本发明一实施例的提高非易失性存储器可靠性的方法的流程图。下面结合附图1详细说明发明一实施例的提高非易失性存储器可靠性的方法。
步骤一：提供一非易失性存储器；
上述非易失性存储器具有多个本体存储单元和至少一个冗余存储单元；
步骤二：使用ECC算法对非易失性存储器进行纠错；
ECC（Error Code Correction，ECC）算法是根据数据块的行、列奇偶校验信息生成ECC码，检出给定数据块是否失真并具有对该数据块自动一位纠错的能力。具体来说，包括如下步骤：
首先，当对所述非易失性存储器写入数据时，对于固定数据位数的数据位进行计算，计算该固定数据位数的数据位的原始ECC代码；
接着，当要读出所述非易失性存储器的数据时，读出固定数据位数的数据位的数据，并重新计算该固定数据位数的数据位的校验ECC代码；
接着，将原始ECC代码与校验ECC代码进行对照运算，检验读取的数据位是否正确。如果检验读取数据位正确，就读取数据；如果检验读取数据位错误时，找出发生错误的数据位并纠正该数据位。
根据对照运算的算法，ECC算法可以分为汉明码（Hamming Code）算法、里德所罗门（Reed-Solomon，RS）算法和博思查得胡里霍昆格姆（Bose-Chaudhuri-Hocquenghem）算法等。汉明码算法简单，但是纠错能力不强，里德所罗门算法对于突发随机错误具有较强的纠错能力，而博思查得胡里霍昆格姆算法则擅长处理各种随机错误。根据非易失性存储器的实际用途和需要，本发明中的ECC算法，可以选用汉明码算法、里德所罗门算法或者博思查得胡里霍昆格姆算法中的一种。
上述步骤二涉及到数据的写入和读出，因此步骤二通常是在非易失性存储器的使用过程中进行的。
步骤三：当发现有一个本体存储单元发生损坏时，用一个冗余存储单元替代发生损坏的本体存储单元。
在步骤二中，使用ECC算法对非易失性存储器进行纠错后，当连续至少两次发现某一本体存储单元中的某一数据位发生错误时，则判断该本体存储单元发生损坏，这时将一个冗余存储单元替代发生损坏的本体存储单元。
因为发生损坏的本体存储单元及时被冗余存储单元取代，因此就避免了本体存数单元损坏和数据位出错同时出现的情况，也就避免了ECC算法失效的情形，从而有效的提高了非易失性存储器的可靠性。
可以通过增加所述冗余存储单元的数量，避免多个本体存储单元损坏的情况，从而进一步提高了所述非易失性存储器的可靠性。根据概率原理，优选的，所述本体存储单元的数量越多，设置的冗余存储单元的数量越多。
用冗余存储单元替代发生损坏的本体存储单元后，可以继续重复上述步骤二和步骤三，从而避免新的本体存储单元损坏情况的发生。
综上所述，上述提高非易失性存储器可靠性的方法，包括：步骤一：提供一非易失性存储器，所述非易失性存储器具有多个本体存储单元和至少一个冗余存储单元；步骤二：使用ECC算法对非易失性存储器进行纠错；步骤三：当发现有一个本体存储单元发生损坏时，用一个冗余存储单元替代发生损坏的本体存储单元。不仅使用了ECC算法对所述非易失性存储器进行纠错，而且在所述非易失性存储器设置了至少一个冗余存储单元。当某个本体存储单元发生了损坏时，可以用一个冗余存储单元及时代替发生损坏的本体存储单元，因此避免了因为本体存储单元损坏和数据位错误同时发生而导致ECC算法失效的情形，从而大大提高了非易失性存储器的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种提高非易失性存储器可靠性的方法，其特征在于，包括：
步骤一：提供一非易失性存储器，所述非易失性存储器具有多个本体存储单元和至少一个冗余存储单元；
步骤二：使用ECC算法对非易失性存储器进行纠错；
步骤三：当发现有一个本体存储单元发生损坏时，用一个冗余存储单元替代发生损坏的本体存储单元。
2.如权利要求1所述的提高非易失性存储器可靠性的方法，其特征在于，所述步骤二是在所述非易失性存储器的使用过程中进行的。
3.如权利要求1所述的提高非易失性存储器可靠性的方法，其特征在于，在所述步骤二中，包括：
当写入数据时，计算数据位的原始ECC代码；
当读出数据时，读出数据位并计算出校验ECC代码；
将原始ECC代码与校验ECC代码进行对照运算，检验读取的数据位是否正确；
如果检验读取数据位正确，读取数据；以及
如果检验读取数据位错误时，纠正错误的数据位。
4.如权利要求1或3所述的提高非易失性存储器可靠性的方法，其特征在于，所述ECC算法为汉明码算法、里德所罗门算法或者博思查得胡里霍昆格姆算法中的一种。
5.如权利要求3所述的提高非易失性存储器可靠性的方法，其特征在于，在所述步骤三中，包括：
当连续至少两次发现某一本体存储单元中的某一数据位发生错误时，判断该本体存储单元发生损坏；以及
用一个冗余存储单元替代发生损坏的本体存储单元。
6.如权利要求1所述的提高非易失性存储器可靠性的方法，其特征在于，在所述步骤三之后，还包括：继续重复步骤二和步骤三。
7.如权利要求1所述的提高非易失性存储器可靠性的方法，其特征在于，所述本体存储单元的数量越多，设置的冗余存储单元的数量越多。
8.如权利要求1所述的提高非易失性存储器可靠性的方法，其特征在于，所述本体存储单元的容量小于或等于所述冗余存储单元的容量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201310156251 CN103295649A (zh) | 2013-04-28 | 2013-04-28 | 提高nvm可靠性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201310156251 CN103295649A (zh) | 2013-04-28 | 2013-04-28 | 提高nvm可靠性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103295649A true CN103295649A (zh) | 2013-09-11 |
Family
ID=49096375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201310156251 Pending CN103295649A (zh) | 2013-04-28 | 2013-04-28 | 提高nvm可靠性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103295649A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109165115A (zh) * | 2018-06-26 | 2019-01-08 | 北京中电华大电子设计有限责任公司 | 一种增强flash存储器可靠性的方法 |
| CN112579342A (zh) * | 2020-12-07 | 2021-03-30 | 海光信息技术股份有限公司 | 内存纠错方法、内存控制器及电子设备 |
-
2013
- 2013-04-28 CN CN 201310156251 patent/CN103295649A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109165115A (zh) * | 2018-06-26 | 2019-01-08 | 北京中电华大电子设计有限责任公司 | 一种增强flash存储器可靠性的方法 |
| CN112579342A (zh) * | 2020-12-07 | 2021-03-30 | 海光信息技术股份有限公司 | 内存纠错方法、内存控制器及电子设备 |
| CN112579342B (zh) * | 2020-12-07 | 2024-02-13 | 海光信息技术股份有限公司 | 内存纠错方法、内存控制器及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8656257B1 (en) | Nonvolatile memory controller with concatenated error correction codes | |
| US9673840B2 (en) | Turbo product codes for NAND flash | |
| US9037946B2 (en) | Detecting effect of corrupting event on preloaded data in non-volatile memory | |
| CN102630318B (zh) | 并行访问多个闪存/相变存储级存储器的固态存储系统 | |
| CN107710326B (zh) | 冗余存储器单元在操作寿命期间的动态启用 | |
| KR100645058B1 (ko) | 데이터 신뢰성을 향상시킬 수 있는 메모리 관리 기법 | |
| EP2299362A2 (en) | Forward error correction for memories | |
| US8869007B2 (en) | Three dimensional (3D) memory device sparing | |
| US8266495B2 (en) | Systems and methods for performing concatenated error correction | |
| US9270296B1 (en) | Method and system for soft decoding through single read | |
| CN102394114B (zh) | 具有自适应纠错能力的bch码纠错方法 | |
| WO2012039983A1 (en) | Memory device with ecc history table | |
| US10795763B2 (en) | Memory system and error correcting method thereof | |
| US7747926B2 (en) | Methods and apparatus for a memory device with self-healing reference bits | |
| CN103594120A (zh) | 以读代写的存储器纠错方法 | |
| US11030040B2 (en) | Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system | |
| US9384088B1 (en) | Double writing map table entries in a data storage system to guard against silent corruption | |
| CN107710163B (zh) | 一次写入型存储器码的纠错码管理的电路、系统和方法 | |
| CN105022675A (zh) | 嵌入式微处理器高速缓存4位数据翻转错误的纠正装置与方法 | |
| CN103295649A (zh) | 提高nvm可靠性的方法 | |
| CN204833244U (zh) | 嵌入式微处理器高速缓存4位数据翻转错误的纠正装置 | |
| CN105575439B (zh) | 一种存储单元失效纠错的方法及存储器 | |
| US10915398B2 (en) | Memory system and operating method thereof | |
| US10810080B2 (en) | Memory device selectively correcting an error in data during a read operation, memory system including the same, and operating method of memory system | |
| CN105005513A (zh) | 高速缓存多位数据翻转错误的检测及容错装置与方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140430 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140430 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130911 |