CN107818806A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN107818806A
CN107818806A CN201710026275.6A CN201710026275A CN107818806A CN 107818806 A CN107818806 A CN 107818806A CN 201710026275 A CN201710026275 A CN 201710026275A CN 107818806 A CN107818806 A CN 107818806A
Authority
CN
China
Prior art keywords
voltage
write
semiconductor storage
resistance value
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710026275.6A
Other languages
English (en)
Other versions
CN107818806B (zh
Inventor
稻叶恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107818806A publication Critical patent/CN107818806A/zh
Application granted granted Critical
Publication of CN107818806B publication Critical patent/CN107818806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一实施方式的半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器。上述写入驱动器在使上述电阻性存储元件从第1电阻值成为比上述第1电阻值小的第2电阻值的第1写入工作中，向上述存储单元供给第1电压。上述写入驱动器在使上述电阻性存储元件从上述第2电阻值成为上述第1电阻值的第2写入工作中，向上述存储单元供给与上述第1电压不同的第2电压。

Description

半导体存储装置
关联申请
本申请享受以美国临时专利申请62/394,161号(申请日：2016年9月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体存储装置。
背景技术
作为包含于存储系统的存储装置，已知有具有电阻性存储元件的半导体存储装置。
作为具有电阻性存储元件的半导体存储装置，已知有MRAM(MagnetoresistiveRandom Access Memory，磁致电阻式随机存储器)、ReRAM(Resistive Random AccessMemory，电阻式随机存储器)、PCRAM(Phase–Change Random Access Memory，相变随机存储器)等。
发明内容
本发明的实施方式提供可靠性高的半导体存储装置。
实施方式的半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器。上述写入驱动器在使上述电阻性存储元件从第1电阻值成为比上述第1电阻值小的第2电阻值的第1写入工作中，向上述存储单元供给第1电压。上述写入驱动器在使上述电阻性存储元件从上述第2电阻值成为上述第1电阻值的第2写入工作中，向上述存储单元供给与上述第1电压不同的第2电压。
附图说明
图1是表示第1实施方式的半导体存储装置的构成的框图。
图2是用于说明第1实施方式的半导体存储装置的存储单元的构成的示意图。
图3是表示第1实施方式的半导体存储装置的写入驱动器、灌电流器(currentsink，电流灌入器、电流吸收器)以及存储单元阵列的连接的电路图。
图4是用于说明第1实施方式的半导体存储装置的数据“1”写入时的电流路径的电阻值的温度特性的图表。
图5是用于说明第1实施方式的半导体存储装置的数据“0”写入时的电流路径的电阻值的温度特性的图表。
图6是用于说明第1实施方式的半导体存储装置的数据“1”写入时的电压的温度特性的图表。
图7是用于说明第1实施方式的半导体存储装置的数据“0”写入时的电压的温度特性的图表。
图8是表示第1实施方式的半导体存储装置的控制部的电压生成电路的构成的电路图。
图9是表示在第1实施方式的半导体存储装置的电压生成电路中生成的电压的关系的图表。
图10是表示第1实施方式的半导体存储装置的控制部的信号生成电路的构成的电路图。
图11是表示第1实施方式的半导体存储装置的写入工作的流程图。
图12是表示第1实施方式的半导体存储装置的数据“0”写入时的写入工作的时序图。
图13是用于说明第1实施方式的半导体存储装置的数据“0”写入时的写入工作的示意图。
图14是表示第1实施方式的半导体存储装置的数据“1”写入时的写入工作的时序图。
图15是用于说明第1实施方式的半导体存储装置的数据“1”写入时的写入工作的示意图。
图16是表示第1实施方式的半导体存储装置的写入工作时在磁致电阻效应元件内流动的电流的变化的时序图。
图17是表示第2实施方式的半导体存储装置的写入驱动器、灌电流器以及存储单元阵列的连接的电路图。
图18是表示第2实施方式的半导体存储装置的控制部的信号生成电路的构成的电路图。
图19是表示第3实施方式的半导体存储装置的写入驱动器、灌电流器以及存储单元阵列的连接的电路图。
图20是表示第1变型例和第2变型例的半导体存储装置的构成的框图。
具体实施方式
以下，关于实施方式参照附图进行说明。此外，在以下的说明中，对具有大致相同功能和构成的构成要素赋予同一标号，仅在必要的情况下进行重复说明。另外，以下示出的实施方式例示出用于将该实施方式的技术思想具体化的装置、方法，实施方式的技术思想并非将构成零部件的材质、形状、构造、配置等限定为以下的内容。关于实施方式的技术思想，能够在权利要求书的范围内施加各种改变。
另外，在以下的说明中，作为具有电阻性存储元件的半导体存储装置的一个例子，对将磁致电阻效应元件作为电阻性存储元件使用的磁存储装置(MRAM：MagnetoresistiveRandom Access Memory)进行说明。
1.第1实施方式
对第1实施方式的半导体存储装置进行说明。
1.1关于构成
首先，对第1实施方式的半导体存储装置的构成进行说明。
1.1.1.关于半导体存储装置的构成
第1实施方式的半导体存储装置是例如将磁致电阻效应(MTJ：Magnetic TunnelJunction，磁隧道结)元件作为电阻性存储元件使用的、利用了垂直磁化方式的磁存储装置。
图1是表示第1实施方式的半导体存储装置1的构成的框图。如图1所示，半导体存储装置1具有存储单元阵列11、灌电流器12、读出放大器和写入驱动器(SA/WD)13、行解码器14、页缓冲器15、输入输出电路16、以及控制部17。
存储单元阵列11具有与行(row)和列(column)相关联的多个存储单元20。而且，位于同一行的存储单元20与同一字线WL连接，位于同一列的存储单元20的两端与同一位线BL和同一源线(source line)/BL连接。
灌电流器12与位线BL和源线/BL连接。灌电流器12在数据的写入和读出等工作中，将位线BL或源线/BL设为接地电位。
SA/WD13与位线BL和源线/BL连接。SA/WD13经由位线BL和源线/BL将电流供给到工作对象的存储单元20，进行向存储单元20的数据的写入。另外，SA/WD13经由位线BL和源线/BL将电流供给到工作对象的存储单元20，进行向存储单元20的数据的读出。更具体地说，SA/WD13包括第1写入驱动器30和第2写入驱动器40。SA/WD13内的第1写入驱动器30和第2写入驱动器40进行向存储单元20的数据的写入。另外，SA/WD13的读出放大器进行从存储单元20读出数据。关于利用了第1写入驱动器30和第2写入驱动器40的数据写入的详细情况将在后面进行描述。
行解码器14经由字线WL而与存储单元阵列11连接。行解码器14对指定存储单元阵列11的行方向的行地址进行解码。然后，根据解码结果来选择字线WL，并对选择出的字线WL施加数据的写入和读出等工作所需的电压。
页缓冲器15以被称为页的数据单位暂时保持要被写入存储单元阵列11内的数据、以及已从存储单元阵列11读出的数据。
输入输出电路16将从半导体存储装置1的外部接收到的各种信号向控制部17和页缓冲器15发送，将来自控制部17和页缓冲器15的各种信息向半导体存储装置1的外部发送。
控制部17与灌电流器12、SA/WD13、行解码器14、页缓冲器15、以及输入输出电路16连接。控制部17按照输入输出电路16从半导体存储装置1的外部接收到的各种信号，对灌电流器12、SA/WD13、行解码器14、以及页缓冲器15进行控制。具体地说，例如，控制部17包括电压生成电路50和信号生成电路60。电压生成电路50和信号生成电路60分别根据从外部接收到的写入信号来生成写入电压和控制信号，并将该生成的写入电压和控制信号供给SA/WD13。关于电压生成电路50和信号生成电路60的详细情况将在后面进行描述。
1.1.2.关于存储单元的构成
以下，利用图2对第1实施方式的半导体存储装置的存储单元的构成进行说明。图2是用于说明第1实施方式的半导体存储装置1的存储单元20的构成的示意图。
如图2所示，存储单元20例如包括选择晶体管21和磁致电阻效应元件22。选择晶体管21作为在对于磁致电阻效应元件22的数据写入和读出时控制电流的供给和停止的开关而设置。磁致电阻效应元件22包括层叠的多个膜，通过使电流在垂直于膜面的方向流动而能够将电阻值切换为低电阻状态和高电阻状态。磁致电阻效应元件22作为电阻性存储元件发挥作用，能够根据该电阻状态的变化而写入数据，将被写入的数据保持为非易失性并可读出。
关于选择晶体管21，栅与字线WL连接，源和漏的一方与源线/BL连接，源和漏的另一方与磁致电阻效应元件22的一端连接。字线WL例如共同连接于在存储单元阵列11的行方向排列的其他存储单元的选择晶体管(未图示)的栅。字线WL例如在存储单元阵列11的列方向排列。源线/BL在存储单元阵列11的行方向延伸，例如共同连接于在存储单元阵列11的列方向排列的其他存储单元的选择晶体管(未图示)的另一端。源线/BL与第1写入驱动器30电连接。
磁致电阻效应元件22的另一端与位线BL连接。位线BL在存储单元阵列11的行方向延伸，例如共同连接于在存储单元阵列11的列方向排列的其他存储单元20的磁致电阻效应元件22(未图示)的另一端。位线BL与第2写入驱动器40电连接。位线BL和源线/BL例如在存储单元阵列11的列方向排列。
1.1.3.关于磁致电阻效应元件的构成
以下，继续利用图2对第1实施方式的半导体存储装置的磁致电阻效应元件的构成进行说明。
磁致电阻效应元件22具有存储层23、隧道势垒层24和参照层25。磁致电阻效应元件22是依次层叠存储层23、隧道势垒层24和参照层25而构成的。磁致电阻效应元件22是存储层23和参照层25的磁化方向(magnetization orientation)分别朝向相对于膜面垂直的方向的垂直磁化型MTJ元件。
存储层23是在垂直于膜面的方向具有易磁化轴方向的强磁性层，例如包括钴铁硼(CoFeB)或硼化铁(FeB)。存储层23具有朝向选择晶体管21侧、参照层25侧的任一方向的磁化方向。存储层23的磁化方向被设定成与参照层25相比容易反转。
隧道势垒层24是非磁性的绝缘膜，例如包括氧化镁(MgO)。
参照层25是在垂直于膜面的方向具有易磁化轴方向的强磁性层，例如包括钴铂(CoPt)、钴镍(CoNi)、或钴钯(CoPd)。参照层25的磁化方向是固定的。此外，“磁化方向是固定的”意味着：磁化方向不会因能够使存储层23的磁化方向反转的大小的电流而发生变化。存储层23、隧道势垒层24和参照层25构成磁隧道结。
此外，在第1实施方式中，采用使写入电流直接流过这样的磁致电阻效应元件22并由该写入电流控制存储层23的磁化方向的自旋转移写入(自旋注入写入)方式。磁致电阻效应元件22根据存储层23和参照层25的磁化方向的相对关系是平行的还是反平行的而能够取得低电阻状态和高电阻状态的某一方。
在磁致电阻效应元件22中流动图2中的箭头A1的方向、即从存储层23朝向参照层25的写入电流时，存储层23和参照层25的磁化方向的相对关系成为平行。在该平行状态的情况下，磁致电阻效应元件22的电阻值变低，磁致电阻效应元件22被设定为低电阻状态。该低电阻状态被称为“P(Parallel，平行)状态”，例如规定为数据“0”的状态。
在磁致电阻效应元件22中流动图2中的箭头A2的方向、即从参照层25朝向存储层23的写入电流时，存储层23和参照层25的磁化方向的相对关系成为反平行。在该反平行状态的情况下，磁致电阻效应元件22的电阻值变高，磁致电阻效应元件22被设定为高电阻状态。该高电阻状态被称为“AP(Anti-Parallel，反平行)状态”，例如规定为数据“1”的状态。
此外，在以下的说明中，虽然按照上述的数据的规定方法进行说明，但数据“1”和数据“0”的规定方式不限于上述的例子。例如，也可以将P状态规定为数据“1”，将AP状态规定为数据“0”。
1.1.4关于写入驱动器的构成
以下，对第1实施方式的半导体存储装置的写入驱动器的构成进行说明。图3是表示第1实施方式的半导体存储装置的写入驱动器、灌电流器以及存储单元阵列的连接的电路图。在图3中，示出了用于在数据“0”的写入时和数据“1”的写入时，彼此独立的电压供给磁致电阻效应元件22的构成。
如图3所示，第1写入驱动器30经由源线/BL而与存储单元阵列11的一端电连接。另外，第2写入驱动器40经由位线BL而与存储单元阵列11的另一端电连接。
第1写入驱动器30是在将数据“0”写入存储单元阵列11内的存储单元20时供给用于驱动写入电流的电压的驱动器。第1写入驱动器30包括p沟道MOS晶体管31。灌电流器12包括n沟道MOS晶体管32和33。p沟道MOS晶体管彼此和n沟道MOS晶体管彼此只要是没有特别区分，就具有相同的尺寸且具有相同的电压－电流特性。在以下的说明中，p沟道MOS晶体管和n沟道MOS晶体管在没有特别区分的情况下仅称为晶体管。
晶体管31中，向栅输入信号ENP0，向背栅供给电压VddWA。另外，晶体管31中，向一端供给电压VddWP，另一端与源线/BL连接。电压VddWP是在写入数据“0”时驱动写入电流的电压。另外，电压VddWA是在写入数据“1”时驱动写入电流的电压。电压VddWP是相对于电压VddWA独立地生成的电压，例如比电压VddWA小。另外，电压VddWP也可以成为电压VddWA以上的值。
晶体管32中，向栅输入信号ENN1，一端与源线/BL连接，另一端接地。
晶体管33中，向栅输入信号PR，一端与源线/BL连接，另一端接地。
第2写入驱动器40是在将数据“1”写入存储单元阵列11内的存储单元20时供给用于驱动写入电流的电压的驱动器。第2写入驱动器40包括p沟道MOS晶体管41。灌电流器12包括n沟道MOS晶体管42和43。
晶体管41中，向栅输入信号ENP1，向背栅供给电压VddWA。另外，晶体管41中，向一端供给电压VddWA，另一端与位线BL连接。
晶体管42中，向栅输入信号ENN0，一端与位线BL连接，另一端接地。
晶体管43中，向栅输入信号PR，一端与位线BL连接，另一端接地。
电压VddWA和VddWP、以及信号ENP0、ENP1、ENN0、ENN1、和PR例如由控制部17生成，并被供给第1写入驱动器30或第2写入驱动器40。在存储单元阵列11内的磁致电阻效应元件22中，在向第1写入驱动器30供给电压VddWP的情况下，从第1写入驱动器30朝向第2写入驱动器40流动写入数据“0”的电流。另外，在向第2写入驱动器40供给电压VddWA的情况下，从第2写入驱动器40朝向第1写入驱动器30流动写入数据“1”的电流。
通过如上述那样地构成，在磁致电阻效应元件22流动的电流能够在写入数据“0”的情况下和写入数据“1”的情况下独立地被控制。
以下，利用图4和图5对第1实施方式的写入驱动器之间的电阻值的温度特性进行说明。
图4和图5是用于说明第1实施方式的半导体存储装置的写入驱动器之间的电阻值的温度特性的图表。图4示出了某温度范围下的写入数据“1”时的电流路径的电阻值的温度特性。图5示出了某温度范围下的写入数据“0”时的电流路径的电阻值的温度特性。以下的说明适合至少图4和图5所示的温度范围。
首先，关于写入数据“1”的情况，利用图4进行说明。如图4所示，在写入数据“1”的情况下，第1写入驱动器30和第2写入驱动器40之间的电流路径例如被分类成写入对象的存储单元20的磁致电阻效应元件部分、沟道区域部分、以及配线部分，各自具有不同的电阻值。具体地说，电流路径的合成电阻值R_wpath_p包括磁致电阻效应元件部分的电阻值R_MTJp、沟道区域部分的电阻值R_Ch、以及配线部分的电阻值R_wire。电阻值R_MTJp、R_Ch、以及R_wire各自具有不同的温度特性。
电阻值R_MTJp是存储层23和参照层25的磁化方向彼此平行的状态下的磁致电阻效应元件22的电阻值。电阻值R_MTJp例如不管温度如何变化都具有大致恒定的值。另外，电阻值R_MTJp例如为十千欧程度的大小，在整个温度范围都比其他电阻值R_Ch和C_wire大。
电阻值R_Ch是选择晶体管21等所有的电流路径中存在的晶体管内的沟道区域的电阻值的总和。电阻值R_Ch相对于温度变化具有正相关性。电阻值R_Ch例如为数千欧程度的大小，在整个温度范围都比电阻值R_wire大。另外，电阻值R_Ch例如是相对于存储单元20的温度的电阻值的变化量比其他电阻值R_MTJp和R_wire大。
电阻值R_wire是位线BL和源线/BL等存在于电流路径的配线的电阻的总和。电阻值R_wire相对于温度变化具有正相关性。电阻值R_wire例如为数百欧程度的大小。
合成电阻值R_wpath_p例如可以看做是串联连接电阻值R_MTJp、R_Ch、以及R_wire而成的电阻的值。合成电阻值R_wpath_p相对于温度变化具有弱的正相关性。或者，合成电阻值R_wpath_p可以看做是不管温度如何变化都具有恒定的值。
接着，利用图5对写入数据“1”的情况进行说明。
如图5所示，在写入数据“0”时，第1写入驱动器30和第2写入驱动器40间的电流路径也与图4的情况同样地，被分类成磁致电阻效应元件部分、沟道区域部分、以及配线部分，各自具有不同的电阻值。具体地说，该电流路径的合成电阻值R_wpath_ap包括磁致电阻效应元件部分的电阻值R_MTJap、电阻值R_Ch、以及电阻值R_wire。电阻值R_MTJap、R_Ch、以及R_wire各自具有不同的温度特性。
电阻值R_MTJap是存储层23和参照层25的磁化方向彼此反平行的状态下的磁致电阻效应元件22的电阻值。电阻值R_MTJap在整个温度范围都比其他电阻值R_Ch和C_wire大。另外，电阻值R_MTJap虽然相对于存储单元20的温度具有负相关性，但在任意温度下都比电阻值R_MTJp大。
关于电阻值R_Ch和R_wire，示出了与图4所示的情况大致相同的温度特性。
合成电阻值R_wpath_ap可以看做是例如串联连接电阻值R_MTJap、R_Ch、以及R_wire而成的电阻的值。合成电阻值R_wpath_ap相对于温度变化具有强的负相关性。也就是说，合成电阻值R_wpath_ap的相对于温度的变化量的绝对值比合成电阻值R_wpath_p的相对于温度的变化量的绝对值大。
以下，利用图6和图7对供给到第1实施方式的写入驱动器的电压的温度特性进行说明。
图6是用于说明供给到第1实施方式的半导体存储装置的第2写入驱动器的电压的温度特性的图表。图6示出了对于合成电阻值R_wpath_p流动某恒定的电流的情况下所需的电压VddWA的温度特性。
如图6所示，电压VddWA与合成电阻值R_wpath_p同样地，相对于温度具有弱的正相关性。或者，电压VddWA与合成电阻值R_wpath_p同样地，可以看做是相对于温度不相关。
电压VddWA例如按照以下的式子而与温度相关联。
VddWA(T)＝VddWA(T0)+Tc1(T－T0) (Tc1≥0)
在此，温度T表示任意温度，温度T0是例如半导体存储装置1通常工作的环境的温度。温度T0例如图6中示出了被设定为27℃的例子，但不限于27℃，可设定为任意值。电压VddWA(T)和VddWA(T0)分别是与温度T和T0相对应的电压VddWA的值。倾斜度Tc1是表示相对于温度T的电压VddWA的变化量的非负常数。
图7是用于说明供给到第1实施方式的半导体存储装置的第1写入驱动器的电压的温度特性的图表。图7示出了相对于合成电阻值R_wpath_ap流动某恒定的电流的情况下所需的电压VddWP的温度特性。
如图7所示，电压VddWP与合成电阻值R_wpath_ap同样地，相对于温度具有强的负相关性。电压VddWP例如按照以下的式子而与温度相关联。
VddWP(T)＝VddWP(T0)+Tc0(T－T0) (Tc0＜0)
在此，电压VddWP(T)和VddWP(T0)分别是与温度T和T0相对应的电压VddWA的值。倾斜度Tc0是表示相对于温度T的电压VddWP的变化量的负常数。
此外，如上所述，倾斜度Tc1被设定为非负值(Tc1≥0)，倾斜度Tc0被设定为负值(Tc0＜0)。因此，倾斜度Tc1和Tc0具有Tc1≥0＞Tc0的关系。另外，如上所述，相对于温度T的倾斜度Tc1具有弱的正相关性，倾斜度Tc0具有强的负相关性。因此，绝对值|Tc0|被设定为相对于倾斜度Tc1的绝对值|Tc1|大的(|Tc0|＞|Tc1|)值。
1.1.5关于控制部的构成
以下，对第1实施方式的半导体存储装置的控制部的构成进行说明。
首先，利用图8和图9对第1实施方式的半导体存储装置的电压生成电路的构成进行说明。图8是表示第1实施方式的半导体存储装置的控制部中的电压生成电路的构成的框图。图9是表示在第1实施方式的半导体存储装置的电压生成电路中生成的电压的关系的图表。
如图8所示，电压生成电路50包括参照电压生成电路51、AP写入电压生成电路52、以及P写入电压生成电路53。
参照电压生成电路51生成电压VREF_PTC和VREF_NTC，并供给到AP写入电压生成电路52和P写入电压生成电路53的各自。电压VREF_PTC是具有正温度特性的电压。电压VREF_NTC是具有负温度特性的电压。参照电压生成电路51例如包括正温度特性电压生成电路54和负温度特性电压生成电路55。
正温度特性电压生成电路54生成电压VREF_PTC，并供给到AP写入电压生成电路52和P写入电压生成电路53。负温度特性电压生成电路55生成电压VREF_NTC，并到供给到AP写入电压生成电路52和P写入电压生成电路53。正温度特性电压生成电路54和负温度特性电压生成电路55具有根据自身的温度变化而使电压VREF_PTC和VREF_NTC的值变化地生成的功能。此外，通过将正温度特性电压生成电路54和负温度特性电压生成电路55的温度变化看做是存储单元20的温度变化，从而电压VREF_PTC和VREF_NTC能够看做是根据存储单元20的温度变化而生成的。正温度特性电压生成电路54和负温度特性电压生成电路55例如可适用BGR(Band-gap reference，带隙基准)电路，但不限于此。
AP写入电压生成电路52当分别从正温度特性电压生成电路54和负温度特性电压生成电路55接受了电压VREF_PTC和VREF_NTC时，基于该电压VREF_PTC和VREF_NTC来生成电压VddWA。AP写入电压生成电路52将生成的电压VddWA供给到第1写入驱动器30。
P写入电压生成电路53当分别从正温度特性电压生成电路54和负温度特性电压生成电路55接受了电压VREF_PTC和VREF_NTC时，基于该电压VREF_PTC和VREF_NTC来生成电压VddWP。P写入电压生成电路53将生成的电压VddWP供给到第1写入驱动器30和第2写入驱动器40。
AP写入电压生成电路52和P写入电压生成电路53例如通过按照不同的比例将电压VREF_PTC和VREF_NTC加起来而可生成彼此独立的电压VddWA和VddWP。
在图9所示的例子中，电压VREF_PTC、VREF_NTC、VddWA、以及VddWP例如按照以下的式子所示的关系来生成。
VddWA＝(M1×VREF_PTC+N1×VREF_NTC)/(M1+N1)
VddWP＝(M2×VREF_PTC+N2×VREF_NTC)/(M2+N2)
在此，数M1、N1、M2、以及N2是任意实数。
如上所述，电压VREF_PTC具有正温度特性(例如倾斜度TcoP)，电压VREF_NTC具有负温度特性(例如倾斜度TcoN)。在此情况下，电压VddWA具有倾斜度Tc1＝(M1×TcoP+N1×TcoN)/(M1+N1)作为温度特性，电压VddWP具有倾斜度Tc0＝(M2×TcoP+N2×TcoN)/(M2+N2)作为温度特性。这样，通过以适当的比例给出数M1和N1，倾斜度Tc1能够调整为0以上(Tc1≥0)。另外，通过以适当的比例给出数M2和N2，倾斜度Tc0能够调整为负(Tc0＜0)。
此外，数M1和N1可独立于数M2和N2地设定。另外，数M1、N1、M2和N2可以预先确定，也可以在某范围内改变。通过如上述那样地构成，电压生成电路50能够生成具有彼此独立的值且具有彼此不同的温度特性的电压VddWP和VddWA。
以下，利用图10对第1实施方式的半导体存储装置的信号生成电路的构成进行说明。图10是表示第1实施方式的半导体存储装置的控制部中的信号生成电路的构成的电路图。
如图10所示，信号生成电路60包括反转器(inverter，反相器)61、62、63和64。反转器61－64例如都将电压VddWA作为驱动电压来驱动。也就是说，反转器61－64输出电压VddWA的大小的高电平的信号。
向反转器61输入信号WRT0。信号WRT0是指示向存储单元阵列11内的存储单元20写入数据“0”的信号。信号WRT0例如从外部被送出并经由输入输出电路16被输入控制部17。反转器61在被输入了信号WRT0时，生成使信号WRT0反转(反相)了的信号ENP0。生成的信号ENP0向反转器62输入并向第1写入驱动器30输出。
反转器62在被输入了信号ENP0时，生成使信号ENP0反转了的信号ENN0。生成的信号ENN0向第1写入驱动器30输出。
向反转器63输入信号WRT1。信号WRT1是指示向存储单元阵列11内的存储单元20写入数据“0”的信号。信号WRT1例如从外部被送出并经由输入输出电路16被输入控制部17。反转器63在被输入了信号WRT1时，生成使信号WRT1反转了的信号ENP1。生成的信号ENP1向反转器64输入并向第2写入驱动器40输出。
反转器64在被输入了信号ENP1时，生成使信号ENP1反转了的信号ENN1。生成的信号ENN1向第2写入驱动器40输出。
1.2关于工作
以下，对第1实施方式的半导体存储装置的工作进行说明。
1.2.1关于写入工作的概要
首先，对第1实施方式的半导体存储装置的写入工作的概要进行说明。图11是表示第1实施方式的半导体存储装置的写入工作的概要的流程图。首先，在步骤ST10之前，控制部17随着电源接通而开始向第1写入驱动器30和第2写入驱动器40的写入电压的供给。此外，控制部17根据该时间点的温度而使向第1写入驱动器30和第2写入驱动器40供给的写入电压变化。具体地说，正温度特性电压生成电路54生成与温度变化不相关或具有正温度特性的电压VREF_PTC，并供给到AP写入电压生成电路52和P写入电压生成电路53。负温度特性电压生成电路55生成具有负温度特性的电压VREF_NTC，并供给到AP写入电压生成电路52和P写入电压生成电路53。AP写入电压生成电路52和P写入电压生成电路53分别基于电压VREF_PTC和VREF_NTC来生成电压VddWA和VddWP。AP写入电压生成电路52将电压VddWA供给到第1写入驱动器30和第2写入驱动器40。P写入电压生成电路53将电压VddWP供给到第1写入驱动器30。
接着，如图11所示，在步骤ST10中，控制部17经由输入输出电路16从外部接收写入数据(数据“0”和数据“1”的任一个)之意的信号WRT0或WRT1。控制部17基于接收到的信号WRT0或WRT1来选择是写入数据“1”还是写入数据“0”。
具体地说，例如在步骤ST10中，控制部17在接收到信号WRT1的情况下，判定为写入数据“1”(ST10；是)，进入步骤ST20。另外，控制部17在接收到信号WRT0的情况下，判定为写入数据“0”(ST10；否)，进入步骤ST30。
在步骤ST20中，控制部17执行数据“1”的写入工作。另外，在步骤ST30中，控制部17执行数据“0”的写入工作。
到此为止，结束写入工作。
1.2.2关于数据“0”写入工作
以下，对第1实施方式的半导体存储装置的数据“0”的写入工作进行说明。图12是表示第1实施方式的半导体存储装置的数据“0”的写入工作的时序图。图12示出了图11所示的各工作的、尤其是步骤ST30。
如图12所示，控制部17不接收指示数据的写入的信号直到到达时刻T10。因此，信号WRT0和信号WRT1以“L(Low，低)”电平向控制部17输入，直到到达时刻T10。与此相伴地，反转器61输出“H(High，高)”电平的信号ENP0作为信号WRT0的反转信号。反转器62输出“L”电平的信号ENN0作为信号ENP0的反转信号。另外，反转器63输出“H”电平的信号ENP1作为信号WRT1的反转信号。反转器64输出“L”电平的信号ENN1作为信号ENP1的反转信号。另一方面，向信号PR输入“H”电平。因此，直到到达时刻T10，晶体管31、32、41和42为截止状态，晶体管33和43为导通状态。由此，存储单元阵列11接地。
在时刻T10，控制部17接收“H”电平的信号WRT0作为指示数据“0”的写入的信号。与此相伴地，反转器61输出“L”电平的信号ENP0作为信号WRT0的反转信号。反转器62输出“H”电平的信号ENN0作为信号ENP0的反转信号。此外，由于信号WRT1维持“L”电平，所以，信号ENP1和信号ENN1不变化。另外，向信号PR输入“L”电平。由此，在时刻T10，晶体管31和42为导通状态，晶体管32、33、41和43为截止状态。
在时刻T20，与直到到达时刻T10同样地，信号WRT0和信号WRT1以“L”电平输入。与此相伴地，反转器61和63分别输出“H”电平的信号ENP0和ENP1。反转器62和64分别输出“L”电平的信号ENN0和ENN1。向信号PR输入“H”电平。因此，在时刻T20，晶体管31、32、41和42为截止状态，晶体管33和43为导通状态。由此，存储单元阵列11接地。
图13是用于说明第1实施方式的半导体存储装置的数据“0”的写入工作的示意图。在图13中，用箭头表示写入数据“0”时的写入电流的电流路径。
如上所述，从时刻T10到时刻T20之间，晶体管31和42为导通状态，晶体管32、33、41和43为截止状态。因此，形成以被供给了电压VddWP的第1写入驱动器30作为一端而以接地的第2写入驱动器40侧作为另一端的电流路径。因此，在存储单元阵列11内的写入对象的磁致电阻效应元件22，从源线/BL朝向位线BL流动数据“0”的写入电流。向磁致电阻效应元件22写入数据“0”。
1.2.3关于数据“1”写入工作
以下，对第1实施方式的半导体存储装置的数据“1”的写入工作进行说明。图14是表示第1实施方式的半导体存储装置的数据“1”的写入工作的时序图。图14示出了图11所示的各工作中尤其是步骤ST20。
如图14所示，控制部17不接收指示数据的写入的信号直到到达时刻T30。因此，信号WRT0和信号WRT1以“L”电平向控制部17输入直到到达时刻T30。与此相伴地，反转器61输出“H”电平的信号ENP0作为信号WRT0的反转信号。反转器62输出“L”电平的信号ENN0作为信号ENP0的反转信号。另外，反转器63输出“H”电平的信号ENP1作为信号WRT1的反转信号。反转器64输出“L”电平的信号ENN1作为信号ENP1的反转信号。另一方面，向信号PR输入“H”电平。因此，直到到达时刻T30，晶体管31、32、41和42为截止状态，晶体管33和43为导通状态。由此，存储单元阵列11接地。
在时刻T30，控制部17接收“H”电平的信号WRT1作为指示数据“1”的写入的信号。与此相伴地，反转器63输出“L”电平的信号ENP1作为信号WRT1的反转信号。反转器64输出“H”电平的信号ENN1作为信号ENP1的反转信号。此外，由于信号WRT0维持“L”电平，所以，信号ENP0和信号ENN0不变化。另外，向信号PR输入“L”电平。由此，在时刻T30，晶体管41和32为导通状态，晶体管31、33、42和43为截止状态。
在时刻T40，与直到到达时刻T30同样地，信号WRT0和信号WRT1以“L”电平输入。与此相伴地，反转器61和63分别输出“H”电平的信号ENP0和ENP1。反转器62和64分别输出“L”电平的信号ENN0和ENN1。向信号PR输入“H”电平。因此，在时刻T40，晶体管31、32、41和42为截止状态，晶体管33和43为导通状态。由此，存储单元阵列11接地。
图15是用于说明第1实施方式的半导体存储装置的数据“1”的写入工作的示意图。在图15中，用箭头表示写入数据“1”时的写入电流的电流路径。
如上所述，从时刻T30到时刻T40之间，晶体管41和32为导通状态，晶体管31、32、41和42为截止状态。因此，形成以被供给了电压VddWA的第2写入驱动器40作为一端而以接地的第1写入驱动器30作为另一端的电流路径。因此，在存储单元阵列11内的写入对象的磁致电阻效应元件22，从位线BL朝向源线/BL流动数据“1”的写入电流。向磁致电阻效应元件22写入数据“1”。
1.2.4关于写入电流
以下，对第1实施方式的半导体存储装置的写入工作时在磁致电阻效应元件内流动的写入电流进行说明。图16是表示在第1实施方式的半导体存储装置的磁致电阻效应元件内流动的写入电流的变化的时序图。在图16中，一起示出数据“0”的写入时的电流的变化和数据“1”的写入时的电流的变化。此外，图16中的时刻T10和T20、以及时刻T30和T40分别与图12中的时刻T10和T20、以及图14中的时刻T30和T40相对应。
如图16所示，首先，在从时刻T10到时刻T20之间，执行数据“0”的写入。此外，磁致电阻效应元件22被设为处于AP状态直到到达时刻T10。
在时刻T10，控制部17将电压VddWP供给到第1写入驱动器30和第2写入驱动器40之间。于是电流Iap2p在AP状态的磁致电阻效应元件22中流动。
在时刻T15，磁致电阻效应元件22由于电流Iap2p而从AP状态反转到P状态，被写入数据“0”。与此相伴地，磁致电阻效应元件22的电阻值从电阻值R_MTJap向电阻值R_MTJp变化，流动的电流从电流Iap2p向电流Ip2p变化。
此外，电压VddWP被设定为，电流Iap2p(以及Ip2p)相对于磁致电阻效应元件22从AP状态反转到P状态所需的电流Ic0不过大。
在时刻T20，控制部17使第1写入驱动器30和第2写入驱动器40接地。于是，在磁致电阻效应元件22中不再流动电流。
到此为止，数据“0”的写入工作结束。
接着，在从时刻T30到时刻T40之间，执行数据“1”的写入。此外，磁致电阻效应元件22被设为处于P状态直到到达时刻T30。
在时刻T30，控制部17在第1写入驱动器30和第2写入驱动器40之间施加电压VddWA。于是电流Ip2ap在P状态的磁致电阻效应元件22中流动。
在此，关于在具有相同电阻值R_MTJp的磁致电阻效应元件22流动的电流Ip2ap和Ip2p，电流Ip2p比电流Ip2ap小。这是因为：流动电流Ip2p时施加的电压VddWP比流动电流Ip2ap时施加的电压VddWA小。
在时刻T35，磁致电阻效应元件22由于电流Ip2ap而从P状态反转到AP状态，被写入数据“1”。与此相伴地，磁致电阻效应元件22的电阻值从电阻值R_MTJp向电阻值R_MTJap变化，流动的电流从电流Ip2ap向电流Iap2ap变化。
在此，关于在具有相同电阻值R_MTJap的磁致电阻效应元件22流动的电流Iap2p和Iap2ap，电流Iap2p比电流Iap2ap小。这是因为：流动电流Iap2p时施加的电压VddWP比流动电流Iap2ap时施加的电压VddWA小。
此外，电压VddWA被设定为，电流Ip2ap(以及Iap2ap)相对于磁致电阻效应元件22从P状态反转到AP状态所需的电流Ic1不过大。
在时刻T40，控制部17使第1写入驱动器30和第2写入驱动器40接地。于是在磁致电阻效应元件22不再流动电流。
到此为止，数据“1”的写入工作结束。
1.3本实施方式的效果
已知有通过使预定大小的电流在磁致电阻效应元件流动而使存储层的磁化方向反转的手法。为了切实地使磁化方向反转，实际在磁致电阻效应元件流动的写入电流被设定为比使磁化方向反转所需的电流大的值。
另一方面，已知如下现象：若使比能使磁化方向反转的电流过大的大小的写入电流在磁致电阻效应元件流动，则反转后会返回与想要的方向反平行的状态的磁化方向。这样的现象例如也被称为反跳效应(Back hopping effect)，会导致误写入。另外，比所需大的写入电流出于降低电力消耗量的观点也是不希望的。因此，需要设定写入电压以使得既切实地使磁化方向反转又防止过大的电流流动。
但是，一般来说，使磁化方向反转所需的电流的大小在写入数据“1”的情况(电流Ic1)和写入数据“0”的情况(电流Ic0)下是不同的。而且，一般来说，在写入数据“1”的情况和写入数据“0”的情况下，使用同样的写入电压。因此，在一方的数据写入中使适当大小的电流流动的写入电压，在另一方的数据写入中会使发生反跳的程度的过大的电流流动。更具体地说，使高电阻状态的磁致电阻效应元件22的存储层23的磁化方向反转的大小的电流(＞电流Ic0)流动的写入电压，在使低电阻状态的磁致电阻效应元件22的存储层23的磁化方向反转的写入中，会使过大的电流流动。这样，关于不论在哪个数据写入的情况下都使适当大小的电流在磁致电阻效应元件流动，还有探讨的余地。
根据第1实施方式，电压生成电路50彼此独立地生成供给到第1写入驱动器30的电压VddWP和供给到第2写入驱动器40的电压VddWA。由此，在数据“0”的写入工作中，电压VddWP被供给到第1写入驱动器30，在数据“1”的写入工作中，电压VddWA被供给到第2写入驱动器40。因此，电压生成电路50能够彼此独立地控制在数据“0”的写入工作中在磁致电阻效应元件22流动的电流、以及在数据“1”的写入工作中在磁致电阻效应元件22流动的电流。因此，能够抑制因反跳所导致的误写入，进而能够提高数据写入时的半导体存储装置1的可靠性。更具体的理由如下所述。
无论在数据“0”和数据“1”的写入工作的哪一个中，在磁化方向的反转后流动的电流都会引起反跳效应。而且，在写入数据“0”的情况下流动的电流在磁化方向的反转后增大，在写入数据“1”的情况下流动的电流在磁化方向的反转后减少。因此，在数据“1”的写入工作中，磁化方向的反转后流动的电流和磁化方向的反转所需的电流Ic1之差小，而在数据“0”的写入工作中，磁化方向的反转后流动的电流和磁化方向的反转所需的电流Ic0之差大。因此，在数据“0”的写入工作中，比写入数据“1”的情况更容易引起反跳。所以，为了抑制反跳效应，需要将写入数据“0”的情况下流动的电流抑制得比写入数据“1”的情况下流动的电流低。但是，一般来说，在写入数据“1”的情况和写入数据“0”的情况下使用相同的写入电压。在此情况下，在AP状态的磁致电阻效应元件22流动的电流在数据“0”的写入工作和数据”1”的写入工作中是相同的大小。根据第1实施方式的第1形态，电压VddWP设定为比电压VddWA小。由此，在数据“0”的写入工作中在AP状态的磁致电阻效应元件22流动的电流变得比在数据“0”的写入工作和数据“1”的写入工作中使用相同的电压的情况小。结果，关于电流Iap2p和电流Iap2ap，能够使电流Iap2p比电流Iap2ap小，进而能够使电流Ip2p也小。因此，能够更有效地抑制因反跳所导致的误写入，进而能够提高数据写入时的半导体存储装置1的可靠性。
另外，根据第1实施方式的第2形态，控制部17根据温度使电压VddWP和电压VddWA变化。由此，在写入数据“0”或数据“1”时的电流路径的电阻值具有温度特性的情况下，能够将应供给到磁致电阻效应元件22的适当的写入电流的值保持为不管温度如何变化都最适当的值。因此，能够提高数据写入时的半导体存储装置1的可靠性。
具体地说，合成电阻值R_wpath_ap相对于具有温度变化具有强的负相关性。这是因为：作为合成电阻值R_wpath_ap的支配性成分的电阻值R_MTJap的温度特性具有强的负相关性。因此，根据第1实施方式的第2形态，电压VddWP的温度特性被设定为相对于温度变化具有强的负相关性。由此，使电压VddWP的温度特性与合成电阻值R_wpath_ap的温度特性相对应，能够将数据“0”的写入电流的值保持为不管温度如何变化都最适当的值。
另外，合成电阻值R_wpath_p相对于温度变化具有正相关性，或者可以看做是不相关。这是因为：作为合成电阻值R_wpath_p的支配性成分的电阻值R_MTJp的温度特性具有弱的正相关性，或者可以看做是不相关。因此，根据第1实施方式的第2形态，电压VddWA的温度特性被设定为相对于温度变化具有弱的正相关性，或者不相关。由此，使电压VddWA的温度特性与合成电阻值R_wpath_p的温度特性相对应，能够将数据“1”的写入电流的值保持为不管温度如何变化都最适当的值。
另外，合成电阻值R_wpath_ap的相对于温度的变化量的绝对值比合成电阻值R_wpath_ap的相对于温度的变化量的绝对值大。因此，根据第1实施方式的第2形态，电压VddWP的相对于温度的变化量的绝对值被设定为比电压VddWA的相对于温度的变化量的绝对值大。由此，能够使电压VddWP和VddWA的温度特性的关系与合成电阻值R_wpath_ap和R_wpath_p的温度特性的关系相对应。
2.第2实施方式
以下，对第2实施方式的半导体存储装置进行说明。第2实施方式的半导体存储装置在供给到第1写入驱动器和第2写入驱动器的电压的种类的数量不同这一点上，与第1实施方式的半导体存储装置不同。具体地说，第1实施方式的半导体存储装置1的第1写入驱动器和第2写入驱动器由2种电压VddWA和VddWP驱动，而第2实施方式的半导体存储装置由3种电压VddWA、VddWP和Vdd驱动。以下，对与第1实施方式同样的构成要素赋予同一标号并省略其说明，仅对与第1实施方式不同的部分进行说明。
2.1关于构成
对第2实施方式的半导体存储装置的构成进行说明。
2.1.1.关于写入驱动器的构成
对第2实施方式的半导体存储装置的写入驱动器的构成进行说明。图17是表示第2实施方式的半导体存储装置的写入驱动器、灌电流器以及存储单元阵列的连接的电路图。
如图17所示，第1写入驱动器30A和灌电流器12经由位线BL而与存储单元阵列11的一端电连接。另外，第2写入驱动器40A和灌电流器12经由源线/BL而与存储单元阵列11的另一端电连接。第1写入驱动器30A和40A分别具有与第1写入驱动器30和40同样的构成。
晶体管31中，向栅输入信号ENP0，向背栅供给电压Vdd。另外，晶体管31中，向一端供给电压VddWP，另一端与位线BL连接。
晶体管41中，向栅输入信号ENP1，向背栅供给电压VddWA。另外，晶体管41中，向一端供给电压VddWA，另一端与源线/BL连接。
电压Vdd是例如从外部向半导体存储装置1输入的电源电压，例如为1.8V左右。电压Vdd比电压VddWA和VddWP大，在此情况下，电压VddWA和VddWP例如分别是1.5V和1.2V左右。此外，上述的电压Vdd、VddWA和VddWP的电压值是一个例子，可以在满足Vdd＞VddWA＞VddWP的大小关系的范围内采用任意值。
电压Vdd、VddWA和VddWP、以及信号ENP0、ENP1、ENN0、ENN1和PR例如由控制部18A生成，并被输出到第1写入驱动器30A或第2写入驱动器40A。通过如上述那样地构成，向写入驱动器30A供给电压VddWP和Vdd，向写入驱动器40A供给电压VddWA和Vdd。
2.1.2关于控制部的构成
以下，对第2实施方式的半导体存储装置的控制部的构成进行说明。图18是表示第2实施方式的半导体存储装置的信号生成电路的构成的电路图。如图18所示，信号生成电路60A与信号生成电路60同样地包括反转器61－64。反转器61－64都是将电压Vdd作为驱动电压而驱动。也就是说，反转器61－64输出电压VddWA的大小的“H”电平的信号。
2.2本实施方式的效果
电压Vdd是从外部输入并作为半导体存储装置内的电源电压被共同使用的电压。因此，电压Vdd存在是比在数据写入时应向写入驱动器供给的电压过高的值的可能性。根据第2实施方式，电压VddWP和VddWA被设定为比电压Vdd小的值。由此，电压VddWP和VddWA能够独立于该电压Vdd地生成。因此，不管电压Vdd的值如何，控制部17都能够向第1写入驱动器30A和第2写入驱动器40A供给适当大小的电压VddWP和VddWA。因此，能够进一步提高数据写入时的半导体存储装置1的可靠性。
另外，根据第2实施方式，能够获得与第1实施方式、第1实施方式的第1形态和第2形态同样的效果。
3.第3实施方式
以下，对第3实施方式的半导体存储装置进行说明。第3实施方式的半导体存储装置在晶体管31和41的栅尺寸彼此不同这一点上，与第1实施方式和第2实施方式的半导体存储装置不同。以下，对与第1实施方式同样的构成要素赋予同一标号并省略其说明，仅对与第1实施方式不同的部分进行说明。
3.1关于构成
对第3实施方式的半导体存储装置的构成进行说明。
3.1.1.关于写入驱动器的构成
以下，对第3实施方式的半导体存储装置的写入驱动器的构成进行说明。图19是表示第3实施方式的半导体存储装置的写入驱动器、灌电流器以及存储单元阵列的连接的电路图。
如图19所示，第1写入驱动器30B和灌电流器12经由位线BL而与存储单元阵列11的一端电连接。另外，第2写入驱动器40B和灌电流器12经由源线/BL而与存储单元阵列11的另一端电连接。第1写入驱动器30B包括p沟道MOS晶体管31B来代替晶体管31。第2写入驱动器40B包括p沟道MOS晶体管41B来代替晶体管41。
晶体管31B中，向栅输入信号ENP0，被向背栅供给电压VddWA。另外，晶体管31B中，向一端供给电压VddWP，另一端与位线BL连接。
晶体管41B中，向栅输入信号ENP1，向背栅供给电压VddWA。另外，晶体管41B中，向一端供给电压VddWA，另一端与源线/BL连接。
晶体管31B和41B分别具有不同的栅尺寸。具体地说，晶体管31B的栅长度L31以及栅宽度W31之比W31/L31比晶体管41B的栅长度L41和栅宽度W41之比W41/L41小。由此，即使在对晶体管31B和41B各自的栅、背栅、以及源施加相同的电压的情况下，在晶体管31B的漏中流动的电流的值比在晶体管41B的漏中流动的电流的值小。
3.2本实施方式的效果
在晶体管的源和漏之间流动的电流(漏电流)的大小依赖于晶体管的尺寸。具体地说，例如漏电流可以与晶体管的栅宽度成正比，而与栅长度成反比。
根据第3实施方式，晶体管31B被设定为具有比晶体管41B小的栅尺寸。由此，在向晶体管31B和晶体管41B各自的一端供给相同的电压的情况下，能够使在晶体管31B流动的电流的值小于在晶体管41B流动的电流的值。因此，能够将在第1写入驱动器30流动的电流抑制得比在第1实施方式的半导体存储装置的第1写入驱动器流动的电流小。因此，能够进一步提高数据写入时的半导体存储装置1的可靠性。
另外，根据第3实施方式，能够获得与第1实施方式、第1实施方式的第1形态和第2形态同样的效果。
4.变型例等
实施方式不限于在上述的各实施方式中阐述的形态，可进行各种变型。例如，半导体存储装置1可以计测存储单元20的温度，并将表示该计测出的温度的信息反馈给电压VddWA和VddWP的生成。以下，对与第1实施方式同样的构成要素赋予同一标号并省略其说明，仅对与第1实施方式不同的部分进行说明。
图20是表示第1变型例和第2变型例的半导体存储装置的构成的框图。如图20所示，存储单元阵列11例如可以还具有监视电路18。
第1变型例的监视电路18例如可以包括温度传感器(未图示)来计测存储单元20的温度。监视电路18将包括表示该计测出的存储单元20的温度的信息的单元信息发送给控制部17的电压生成电路50。
第1变型例的电压生成电路50接收到单元信息时，基于包含于该单元信息的表示存储单元20的温度的信息来生成电压VddWA和VddWP。
根据上述的第1变型例，半导体存储装置1能够直接计测存储单元20的温度。因此，与将参照电压生成电路51的温度与存储单元20的温度相近似来生成电压VddWA和VddWP的情况相比，能够生成更加适当的值的电压VddWA和VddWP。
另外，第2变型例的监视电路18例如可以包括副本存储单元(レプリカメモリセル)(未图示)。监视电路18可以通过监视该副本存储单元的温度特性来检测温度特性的随时间劣化所导致的变化。监视电路18将包括表示该检测出的温度特性的变化的信息的单元信息发送给控制部17的电压生成电路50。这样的监视电路18不限于存储单元阵列11内，可以被设置于半导体存储装置1内的任意场所。例如，监视电路18可以被设置于控制部17内。
第2变型例的电压生成电路50接收到单元信息时，基于包含于单元信息的表示温度特性的变化的信息来生成电压VddWA和VddWP。
根据上述的第2变型例，半导体存储装置1能够检测出存储单元20的温度特性的随时间的变化。因此，与按照预定的温度特性来生成电压VddWA和VddWP的情况相比，能够利用更加适当的温度特性来生成电压VddWA和VddWP。
另外，关于在上述的各实施方式中阐述的半导体存储装置1，都是对生成考虑了温度特性的电压VddWA和VddWP的例子进行了说明，但也可以不考虑温度特性。在此情况下，第3实施方式的半导体存储装置1可以使供给第1写入驱动器30和第2写入驱动器40的电压VddWA和VddWP的值相等。
另外，关于在上述的各实施方式中阐述的磁致电阻效应元件22，对是垂直磁化MTJ的情况进行了说明，但不限于此，也可以是具有水平磁各向异性的水平磁化MTJ元件。
另外，关于在上述的各实施方式中阐述的磁致电阻效应元件22，对是存储层23设置于半导体基板侧并在存储层23的上方层叠了参照层25的无底(ボトムフリー)型的情况进行了说明，但也可以是参照层25设置于半导体基板侧并在参照层25的上方层叠了存储层23的无顶(トップフリー)型。
在上述的各实施方式中，作为半导体存储装置，以利用了磁致电阻效应元件的MRAM为例进行了说明，但不限于此。例如，也可以应用于与MRAM同样的电阻变化型存储器、例如ReRAM、PCRAM等那样具有利用电阻变化来存储数据的元件的半导体存储装置。
另外，不论是易失性存储器还是非易失性存储器，只要是具有如下元件的半导体存储装置，都能在其中适用本发明，所述元件能够通过与电流的供给或电压的施加相伴的电阻变化来存储数据、或者通过将与电阻变化相伴的电阻差变换成电流差或电压差来进行对所存储的数据的读取。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并非意图用来限定发明的范围。这些新的实施方式可以用其他各种形态来实施，在不脱离发明的主旨的范围内可以进行各种省略、置换、改变。这些实施方式、其变型包含在发明的范围、主旨内，并包含在权利要求书记载的发明及其等同的范围内。

Claims (20)

1.一种半导体存储装置，该半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器；
所述写入驱动器，
在使所述电阻性存储元件从第1电阻值成为比所述第1电阻值小的第2电阻值的第1写入工作中，向所述存储单元供给第1电压；
在使所述电阻性存储元件从所述第2电阻值成为所述第1电阻值的第2写入工作中，向所述存储单元供给与所述第1电压不同的第2电压。
2.如权利要求1所述的半导体存储装置，
所述第1电压比所述第2电压小。
3.如权利要求2所述的半导体存储装置，
所述第2电压比电源电压小。
4.如权利要求1所述的半导体存储装置，
在所述第1写入工作中在为所述第2电阻值的所述电阻性存储元件中流动的电流，比在所述第2写入工作中在为所述第2电阻值的所述电阻性存储元件中流动的电流小。
5.如权利要求1所述的半导体存储装置，
在所述第1写入工作中在为所述第1电阻值的所述电阻性存储元件中流动的电流，比在所述第2写入工作中在为所述第1电阻值的所述电阻性存储元件中流动的电流小。
6.如权利要求1所述的半导体存储装置，
所述写入驱动器包括：
第1晶体管，其第1端与所述存储单元的第1端电连接，第2端与所述第1电压电连接，在所述第1写入工作中成为导通状态而向所述存储单元的第1端供给所述第1电压，在所述第2写入工作中成为截止状态；以及
第2晶体管，其第1端与所述存储单元的第2端电连接，第2端与所述第2电压电连接，在所述第2写入工作中成为导通状态而向所述存储单元的第2端供给所述第2电压，在所述第1写入工作中成为截止状态。
7.如权利要求6所述的半导体存储装置，
所述第1晶体管的栅尺寸比所述第2晶体管的栅尺寸小。
8.一种半导体存储装置，该半导体存储装置具有：包括电阻性存储元件的存储单元、写入驱动器、以及电压生成电路；
所述写入驱动器在使所述电阻性存储元件从第1电阻值成为比所述第1电阻值小的第2电阻值的第1写入工作中，向所述存储单元供给第1电压；
所述电压生成电路将所述第1电压供给所述写入驱动器，使所述第1电压根据温度而变化。
9.如权利要求8所述的半导体存储装置，
所述第1电压与所述温度具有负相关性。
10.如权利要求9所述的半导体存储装置，
所述写入驱动器在使所述电阻性存储元件从所述第2电阻值成为所述第1电阻值的第2写入工作中，将与所述第1电压不同的第2电压供给到所述存储单元；
所述电压生成电路将所述第2电压供给到所述写入驱动器，所述第2电压与所述温度不相关。
11.如权利要求8所述的半导体存储装置，
所述写入驱动器在使所述电阻性存储元件从所述第2电阻值成为所述第1电阻值的第2写入工作中，将与所述第1电压不同的第2电压供给到所述存储单元；
所述电压生成电路将所述第2电压供给到所述写入驱动器，使所述第2电压根据所述温度而变化。
12.如权利要求11所述的半导体存储装置，
所述第2电压与所述温度具有正相关性。
13.如权利要求12所述的半导体存储装置，
所述第1电压与所述温度具有负相关性。
14.如权利要求13所述的半导体存储装置，
所述第1电压相对于所述温度的变化量的绝对值比所述第2电压相对于所述温度的变化量的绝对值大。
15.如权利要求11所述的半导体存储装置，
所述第2电压相对于所述温度的变化量比所述第1电压相对于所述温度的变化量大。
16.如权利要求11所述的半导体存储装置，
所述第1电压比所述第2电压小。
17.如权利要求16所述的半导体存储装置，
所述第2电压比电源电压小。
18.如权利要求11所述的半导体存储装置，
所述写入驱动器包括：
第1晶体管，其第1端与所述存储单元的第1端电连接，第2端与所述第1电压电连接，在所述第1写入工作中成为导通状态而向所述存储单元的第1端供给所述第1电压，在所述第2写入工作中成为截止状态；以及
第2晶体管，其第1端与所述存储单元的第2端电连接，第2端与所述第2电压电连接，在所述第2写入工作中成为导通状态而向所述存储单元的第2端供给所述第2电压，在所述第1写入工作中成为截止状态。
19.如权利要求18所述的半导体存储装置，
所述第1晶体管的栅尺寸比所述第2晶体管的栅尺寸小。
20.如权利要求19所述的半导体存储装置，
所述第1电压与所述第2电压相等、或比所述第2电压小。
CN201710026275.6A 2016-09-13 2017-01-13 半导体存储装置 Active CN107818806B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662394161P 2016-09-13 2016-09-13
US62/394161 2016-09-13

Publications (2)

Publication Number Publication Date
CN107818806A true CN107818806A (zh) 2018-03-20
CN107818806B CN107818806B (zh) 2021-08-27

Family

ID=61561010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710026275.6A Active CN107818806B (zh) 2016-09-13 2017-01-13 半导体存储装置

Country Status (3)

Country Link
US (2) US10325638B2 (zh)
CN (1) CN107818806B (zh)
TW (1) TWI645400B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755045A (zh) * 2019-03-27 2020-10-09 东芝存储器株式会社 半导体存储装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435906B1 (ko) * 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102546531B1 (ko) * 2019-04-02 2023-06-21 삼성전자주식회사 자기 메모리 장치
JP2021047962A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 記憶装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982916B2 (en) * 2004-02-12 2006-01-03 Applied Spintronics Technology, Inc. Method and system for providing temperature dependent programming for magnetic memories
JP2010055667A (ja) * 2008-08-27 2010-03-11 Renesas Technology Corp 半導体記憶装置
US20100103726A1 (en) * 2006-04-06 2010-04-29 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US20100110768A1 (en) * 2008-11-04 2010-05-06 Samsung Electronics Co., Ltd. Resistance variable memory device and system
US7719082B2 (en) * 2003-11-28 2010-05-18 Sony Corporation Memory device and storage apparatus
CN102956263A (zh) * 2011-08-22 2013-03-06 三星电子株式会社 操作包括可变电阻器件的半导体器件的方法
US9245609B2 (en) * 2013-05-21 2016-01-26 Fujitsu Limited Semiconductor storage device
CN105518785A (zh) * 2013-09-04 2016-04-20 株式会社东芝 磁存储器及其控制方法
CN105869669A (zh) * 2015-01-14 2016-08-17 财团法人工业技术研究院 电阻式随机存取记忆体与其控制方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212661A (ja) 2009-02-13 2010-09-24 Fujitsu Ltd 磁気ランダムアクセスメモリ
US9679664B2 (en) 2012-02-11 2017-06-13 Samsung Electronics Co., Ltd. Method and system for providing a smart memory architecture
JP2014073055A (ja) * 2012-10-01 2014-04-21 Denso Corp 電子回路
US8902636B2 (en) * 2013-03-22 2014-12-02 Akira Katayama Resistance change memory
JP5542995B2 (ja) 2013-07-01 2014-07-09 株式会社日立製作所 半導体装置
US9368170B2 (en) * 2014-03-14 2016-06-14 Kabushiki Kaisha Toshiba Memory device with resistance-change type storage elements
JP2017037691A (ja) * 2015-08-10 2017-02-16 株式会社東芝 不揮発性半導体メモリ
KR102458918B1 (ko) * 2016-02-24 2022-10-25 삼성전자주식회사 메모리 장치 및 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719082B2 (en) * 2003-11-28 2010-05-18 Sony Corporation Memory device and storage apparatus
US6982916B2 (en) * 2004-02-12 2006-01-03 Applied Spintronics Technology, Inc. Method and system for providing temperature dependent programming for magnetic memories
US20100103726A1 (en) * 2006-04-06 2010-04-29 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
JP2010055667A (ja) * 2008-08-27 2010-03-11 Renesas Technology Corp 半導体記憶装置
US20100110768A1 (en) * 2008-11-04 2010-05-06 Samsung Electronics Co., Ltd. Resistance variable memory device and system
CN102956263A (zh) * 2011-08-22 2013-03-06 三星电子株式会社 操作包括可变电阻器件的半导体器件的方法
US9245609B2 (en) * 2013-05-21 2016-01-26 Fujitsu Limited Semiconductor storage device
CN105518785A (zh) * 2013-09-04 2016-04-20 株式会社东芝 磁存储器及其控制方法
CN105869669A (zh) * 2015-01-14 2016-08-17 财团法人工业技术研究院 电阻式随机存取记忆体与其控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755045A (zh) * 2019-03-27 2020-10-09 东芝存储器株式会社 半导体存储装置
CN111755045B (zh) * 2019-03-27 2024-04-26 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
US20180075890A1 (en) 2018-03-15
US10854253B2 (en) 2020-12-01
CN107818806B (zh) 2021-08-27
US20190259436A1 (en) 2019-08-22
TWI645400B (zh) 2018-12-21
US10325638B2 (en) 2019-06-18
TW201820327A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US9847116B2 (en) Circuit and method for controlling MRAM cell bias voltages
CN105702284B (zh) 具有独立感测电路的半导体存储器件以及相关感测方法
US9672885B2 (en) MRAM word line power control scheme
US10854253B2 (en) Magnetic storage device with voltage generator that varies voltages according to temperature
US20160078915A1 (en) Resistance change memory
US10832750B2 (en) Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin
US9437270B2 (en) Nonvolatile memory apparatus for controlling a voltage level of enabling a local switch
CN107818807A (zh) 半导体存储装置
US9672888B2 (en) Apparatuses and methods for setting a signal in variable resistance memory
CN108630262A (zh) 半导体存储装置
US11062770B2 (en) Memory device
CN108962306A (zh) 自动优化写电压的磁性存储器及其操作方法
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
TW201533739A (zh) 磁阻記憶體裝置
CN106256004B (zh) 半导体存储设备
US9812498B2 (en) Semiconductor device
TWI620182B (zh) 半導體記憶體裝置
CN112542189B (zh) 磁性存储器及其编程控制方法、读取方法、磁性存储装置
CN108288481A (zh) 一种可调电压的mram读出电路
KR20240024676A (ko) 메모리 셀의 크기 및 메모리 셀에 실제로 인가되는 읽기 전류의 값에 기반하여 최적의 읽기 전류를 생성하는 메모리 장치
EP2415050A1 (en) Resistive sense memory with complementary programmable recording layers
JP2002367366A (ja) 磁性体メモリ及びその駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220117

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.