CN112997158A - 用于错误校正的方法和装置 - Google Patents
用于错误校正的方法和装置 Download PDFInfo
- Publication number
- CN112997158A CN112997158A CN201980074219.7A CN201980074219A CN112997158A CN 112997158 A CN112997158 A CN 112997158A CN 201980074219 A CN201980074219 A CN 201980074219A CN 112997158 A CN112997158 A CN 112997158A
- Authority
- CN
- China
- Prior art keywords
- data
- codeword
- memory device
- data set
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 247
- 238000012937 correction Methods 0.000 title claims abstract description 190
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims description 56
- 238000004891 communication Methods 0.000 description 25
- 238000012546 transfer Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 18
- 238000003860 storage Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 14
- 230000011664 signaling Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000013500 data storage Methods 0.000 description 7
- 230000003213 activating effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108700038250 PAM2-CSK4 Proteins 0.000 description 1
- 101100206155 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tbp1 gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0096—Channel splitting in point-to-point links
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Human Computer Interaction (AREA)
Abstract
本文中描述用于使用码字来检测或校正数据(例如，存储于存储器装置中的数据)中的错误的方法、系统和装置。主机装置可生成与待存储于所述存储器装置中的数据相关联的一或多个码字。在某些情况下，所述主机装置可生成用于错误检测和校正的一或多个码字(例如，对应于由所述主机装置发射到所述存储器装置的数据)。在某些情况下，所述主机装置可使用经扩展(例如，可调整)突发长度发射所述码字和所述相关联数据，使得所述一或多个码字可连同所述数据一起包含在突发中。另外或替代地，所述主机装置可经由不同于用于发射所述数据的所述一或多个信道的一或多个信道发射所述码字中的一或多个。
Description
交叉参考
本专利申请要求沙佛(Schaefer)等在2019年9月23日提交的标题为“用于错误校正的方法和装置(METHODS AND DEVICES FOR ERROR CORRECTION)”的第16/579,219号美国专利申请以及沙佛等在2018年10月16日提交的标题为“用于错误校正的方法和装置(METHODS AND DEVICES FOR ERROR CORRECTION)”的第62/746,316号美国临时专利申请的优先权，这些文献中的每一个转让给本受让人且其中的每一个以全文引用的方式并入本文中。
背景技术
下文大体上涉及一种存储器系统，且更确切地说涉及用于错误校正的方法和装置。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(random accessmemory，RAM)、只读存储器(read only memory，ROM)、动态RAM(dynamic RAM，DRAM)、同步动态RAM(synchronous dynamic RAM，SDRAM)、铁电RAM(ferroelectric RAM，FeRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、快闪存储器、相变存储器(phasechange memory，PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器(例如FeRAM)可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可能随时间推移而丢失其所存储状态。
在某些情况下存储器装置(例如，DRAM装置)可从外部控制器(例如，主机装置)接收命令或数据。在某些情况下，可能在发射期间或在存储于存储器装置中的同时将错误引入到从外部控制器接收的数据中(例如，数据可能随时间推移例如归因于电磁干扰(EMI)而损坏)。一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。
附图说明
图1示出如本文所公开利用一或多个存储器装置的系统的实例。
图2示出如本文所公开的存储器裸片的实例。
图3A到3C示出如本文所公开支持用于错误校正的方法和装置的数据集的实例。
图4A到4C示出如本文所公开支持用于错误校正的方法和装置的数据集的实例。
图5A到5C示出如本文所公开支持用于错误校正的方法和装置的数据集的实例。
图6A到6C示出如本文所公开支持用于错误校正的方法和装置的数据集的实例。
图7A和7B示出如本文所公开支持用于错误校正的方法和装置的系统的实例。
图8A和8B示出如本文所公开支持用于错误校正的方法和装置的数据集的实例。
图9展示如本文所公开支持用于错误校正的方法和装置的主机装置管理器的框图。
图10展示如本文所公开支持用于错误校正的方法和装置的存储器装置管理器的框图。
图11到14展示流程图，其示出如本文所公开支持用于错误校正的方法和装置的一或多种方法。
具体实施方式
存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备例如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车辆的电子组件等等。在一些情况下，支持用于某些实施方案(例如，机动车辆，在一些情况下，具有自主或半自主驾驶能力的机动车辆)的应用的存储器装置可受到增加可靠性约束的限制。因而，用于一些应用的存储器装置(例如，DRAM)可预期以受到相对较高行业规范(例如，较高可靠性约束)限制的可靠性进行操作。
一些存储器装置可从外部控制器(例如，主机装置)接收命令。所述命令可指示外部控制器和存储器装置之间的数据传递。举例来说，在读取操作中数据可从存储器装置传递到外部控制器，而在写入操作中时数据可从外部控制器传递到存储器装置。外部控制器和存储器装置之间的总线可包含耦合到存储器装置的数据引脚的一组数据信道。
与用于存取操作的数据相关联的错误校正译码(ECC)信息可使用所述组数据信道中的一或多个传送。ECC信息可包含用于检测或校正相关联数据中的错误的码字。在一些实例中，ECC码字可经由数据信道传送。此ECC信息可在一些情况下被称为线内或分级ECC信息。在此些情况下，主机装置和/或存储器装置可调整数据的突发的突发长度以包含与存取操作相关联的数据和与所述数据相关联的ECC码字两者。ECC码字可连同相关联数据一起存储于存储器装置中。在此类实例中，ECC码字可被配置成检测或校正由于将数据存储在存储器装置中而引起的错误(例如，由于数据损坏而引起的错误)。
在一些实例中，ECC码字可经由边带传送。并且在某些情况下，此些边带ECC码字可用于检测或校正发射错误，且可存储于存储器装置中以稍后检测或校正由于将数据存储在存储器装置中而引起的错误(例如，由于数据损坏而引起的错误)。此ECC信息可在一些情况下被称为链路ECC信息。
ECC信息(例如，存储于存储器装置处的ECC码字)可作为读取命令的其中检索相关联数据的部分发射回到外部控制器或主机装置。这可支持外部控制器或主机装置检测或校正发射错误或由于将数据存储在存储器装置中而引起的错误(例如，由于数据损坏而引起的错误)。
首先在如参考图1和2所描述的存储器系统的上下文中描述本公开的特征。在数据集和如参考图3到8B所描述的设备图的上下文中描述本公开的特征。进一步通过涉及如参考图9到14所描述的用于错误校正的方法和装置的设备图和流程图示出且参考这些设备图和流程图描述本公开的这些和其它特征。
图1示出根据本文所公开的方面利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及使外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。
系统100可包含例如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的各方面。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储系统100的一或多个其它组件的数据的系统组件。在一些实例中，系统100被配置成用于使用存储器装置或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(machine-type communication，MTC)、机器对机器(machine-to-machine，M2M)通信或装置对装置(device-to-device，D2D)通信。
系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等。在某些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在某些情况下，外部存储器控制器105可被称为主机或主机装置。在一些实例中，系统100是图形卡。在某些情况下，主机装置可包含图形处理单元(GPU)。
在一些情况下，存储器装置110可以是被配置成与系统100的其它组件通信并提供可能供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可被配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的信令可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。
存储器装置110可被配置成存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此些命令可以包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子连通。
处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在这些情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或用于此类装置的接口，其可集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽(例如，外围组件互连(PCI)或加速图形端口(AGP)槽)。外围组件130可为所属领域的技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入装置145可以表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或者与其它装置的或在其它装置之间的接口。在一些情况下，输入装置145可为经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。
输出装置150可以表示在系统100外部的装置或信号，其被配置成从系统100或其任何组件接收输出。输出装置150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器等。在一些情况下，输出装置150可为经由一或多个外围组件130与系统100介接的外围设备，或可由I/O控制器135管理。
系统100的组件可由经设计以实行其功能的通用或专用电路组成。这可包含被配置成实行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或者其它有源或无源元件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170及/或存储器单元的特征。
存储器装置110可为二维(2D)存储器单元阵列的实例，或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可以包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，二连、三连、四连、五连、六连、七连、八连)。与单个2D存储器装置相比，这可以增加可以定位在衬底上的存储器单元的数量，继而可以降低生产成本或提高存储器阵列的性能，或这两者。在一些3D存储器装置中，不同层面可共享至少一个共同存取线以使得一些层面可共享字线、数字线和/或板线中的至少一个。
装置存储器控制器155可包含被配置成控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可被配置成接收、发射或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、所述一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据及/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储特定数据的写入命令，或指示存储器装置110将把存储于存储器裸片160中的特定数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155及/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，在存储器裸片160的本地)可被配置成控制存储器裸片160的操作。而且，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收及发射数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)和存储器装置110之间的信息、数据和/或命令的传送。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含生成共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含生成共同(源)数据时钟信号的共同数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或者一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射介质(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可被配置成充当信道的部分。
在一些情况下，端子的引脚或衬垫可为信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。
信道115(及相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道且因此可以包含多个个别信道。举例来说，数据信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
在一些情况下，信道115可包含一或多个命令及地址(CA)信道186。CA信道186可被配置成在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所要数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿及/或下降时钟信号沿上。在一些情况下，CA信道186可包含八个或九个信号路径。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可被配置成在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可被配置成在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可以是单端的。在一些情况下，时钟信号可为1.5GHz信号。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成，所述系统时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传送可使用多种不同调制方案(例如，NRZ、PAM4)调制的信号。
在某些情况下，与存取操作的数据相关联的ECC可使用信道115中的一或多个传送。ECC信息可包含用于检测或校正相关联数据中的错误的码字。在一些实例中，ECC码字可经由数据信道190传送。在此些情况下，主机装置和/或存储器装置可调整数据的突发的突发长度以包含与存取操作相关联的数据和与所述数据相关联的码字两者。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。在一些实例中，其它信道192中的至少一个可以是一或多个ECC信道。所述一或多个ECC信道可被配置成传送与正使用数据信道190传送的数据相关联的ECC码字。在此些情况下，数据可经由数据信道190传送，且ECC码字在相同突发周期期间经由ECC信道(例如，其它信道192)传送。在某些情况下，ECC信道可以是链路ECC信道的实例。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可以被称为数据时钟信号WCK。WCK信道可被配置成在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成，所述数据时钟可以包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道或ECC信道。EDC信道可被配置成传送错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。
信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
可以使用各种不同的调制方案来调制在信道115上传送的信号。在某些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可被配置成表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲振幅调制(PAM)等等。
在某些情况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可被配置成表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等。多符号信号或PAM4信号可以是使用包含用以对一个以上位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地被称为非二进制、多位或高阶调制方案和符号。
图2示出根据各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每一存储器单元205可以是可编程的以存储两个或更多个状态。举例来说，存储器单元205可被配置成每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可被配置成一次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可存储表示电容器中的可编程状态的电荷。DRAM架构可以包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可采用非线性电介质材料。
可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下，数字线215也可被称作位线。对存取线、字线和数字线等的提及可以互换，但不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。
存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。
可经由行解码器220或列解码器225来控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址，且基于所接收的行地址激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于所接收的列地址来激活数字线215。举例来说，存储器裸片200可包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如WL_1和DL_3，可以存取其相交处的存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如Vpl，或可接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或停用开关组件235来实现。电容器230可以使用开关组件235与数字线215电子连通。举例来说，当停用开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在某些情况下，开关组件235可以是p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通，且可基于施加到字线210的电压而激活/停用开关组件235。
字线210可以是与存储器单元205电子连通的导电线，其用以对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子连通，且可被配置成控制存储器单元的开关组件235。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可被配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，恒定)。
感测组件245可被配置成检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于所存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可以输出信号(例如，释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，则感测组件245可确定存储器单元205的所存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，则感测组件245可确定存储器单元205的所存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测和放大信号的差。存储器单元205的检测到的逻辑状态可经由列解码器225作为输出255输出。在某些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可经由各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260协同定位。本地存储器控制器260可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行所述一或多个操作将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对关于操作存储器裸片200论述的各种操作可为不同的。
在一些情况下，本地存储器控制器260可被配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。在一些情况下，可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所要逻辑状态。在某些情况下，主机装置可随待作为写入操作的一部分存储于存储器裸片200中的数据发射ECC码字。ECC码字可存储于存储器裸片200中。通过将ECC码字连同与写入操作相关联的数据一起存储在存储器裸片中，ECC码字可被配置成识别存储于存储器裸片200中的数据是否在存储于存储器裸片中或由存储器裸片存取时损坏。
在一些情况下，本地存储器控制器260可被配置成在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传递到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可发动感测组件245(例如，锁存感测组件)，且借此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。本地存储器控制器260可作为读取操作的一部分将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。与存储于存储器裸片200中的数据相关联的ECC码字也可存储于存储器裸片200中。在此些情况下，当作为读取操作的一部分检索数据时，存储器裸片200可检索相关联的ECC码字。存储器裸片200可作为读取操作的一部分将ECC码字发射到主机装置，其中主机装置确定数据中是否存在错误。在某些情况下，存储器裸片200可在数据发射到主机装置之前确定数据是否包含一或多个错误。在此些情况下，存储器裸片200可在将数据和所述一或多个ECC码字发射到主机装置之前校正错误。
在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线210)可能干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3A示出支持用于错误校正的方法和装置的数据集300-a的实例。数据集300-a可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集300-a可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集300-a检索并发射到主机装置。
数据集300-a可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚310-a。举例来说，信道可为十六(16)个引脚宽。在其它实例中，信道可小于十六个引脚宽或超过十六个引脚宽。数据的突发还可具有多个单位间隔305-a，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集300-a可包含与存取操作相关联的数据315-a以及与数据315-a的至少一部分相关联的一或多个ECC码字320-a。
随着数据在主机装置和存储器装置之间传送或当数据存储于存储器装置中时，数据可能损坏。引入到数据中的错误可能致使由主机装置执行的过程发生故障或出问题。可在一些情形中使用错误校正码以检测和/或校正这些错误中的一些。举例来说，链路ECC可用于检测或校正经由信道发射数据期间发生的错误。可能需要使用错误校正码或ECC码字来检测或校正可能发生的错误。
本文中描述用于使用ECC码字来检测或校正存储于存储器装置中的数据中的错误的方法、系统和装置。主机装置可生成与待存储于存储器装置中的数据相关联的一或多个ECC码字。在某些情况下，主机装置可针对发射到存储器装置的整个数据突发生成一或多个码字。在其它情况下，主机装置可针对发射到存储器装置的数据突发的部分生成一或多个码字。由主机装置生成的ECC码字可以多种不同方式发射到存储器装置。在某些情况下，用于多个数据突发的ECC码字可聚合且使用其自身的数据突发经由数据信道发射。在其它情况下，数据的突发长度可扩展，使得经由数据信道发射的突发数据可包含所述数据和所述一或多个ECC码字。在其它情况下，ECC码字可经由一或多个其它信道(例如，非数据信道)发射。在这些其它情况中的一些情况中，可在与经由一或多个数据信道发射数据相同的突发间隔期间经由所述一或多个其它信道发射ECC码字。
数据集300-a示出在单个突发中经由信道(例如，数据信道)发射数据315-a和至少一个ECC码字320-a的实例。在此类实例中，突发长度可经调整使得ECC码字320-a可包含在突发中。在某些情况下，主机装置可识别具有对应于引脚310-a的数量的宽度的待经由信道传送的数据集300-a。数据集300-a还可包含等效于某一数量的单位间隔305-a的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集300-a的大小相关联。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由信道发射数据315-a。主机装置或存储器装置还可经由与主机装置或存储器装置发射数据315-a相同的信道发射ECC码字320-a。在发射ECC码字320-a之前，主机装置可基于数据315-a生成ECC码字320-a。在此些情况下，主机装置或存储器装置可发射包含数据315-a和相应ECC码字320-a的数据集300-a。主机装置还可确定数据发射包含ECC码字320-a。在某些情况下，数据集300-a可作为单个突发发射(例如，包含数据315-a和ECC码字320-a)。单个突发可与存取命令相关联。在一些实例中，数据集300-a可作为写入操作的一部分存储于存储器装置中。
ECC码字320-a可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字320-a可包含单个位错误校正(SEC)ECC或单个位错误校正、双位错误检测(SECDED)ECC或这两者。在此些情况下，ECC码字320-a可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集300-a相关联的错误。
在某些情况下，可基于数据315-a生成多个ECC码字320-a用于错误校正或检测。举例来说，数据315-a可划分成多个部分，每一数据部分315-a可具有与其相关联的ECC码字320-a。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在某些情况下，ECC码字320-a可与所有数据315-a相关联。举例来说，数据315-a可包含256位的数据，且ECC码字320-a可以是与所述256位的数据(例如，数据315-a)相关联的10位码字。在其它实例中，数据315-a和ECC码字320-a可以是任何位大小。
在某些情况下，数据集300-a的突发长度(例如，与经由信道的单个突发相关联的单位间隔305-a的数量)可扩展以在该数据集300-a中包含ECC码字320-a和数据315-a。在此些情况下，数据集300-a的单位间隔305-a可扩展两个单位间隔305-a以包含与数据315-a相同的数据集300-a中的ECC码字320-a。在某些情况下，数据集300-a可包含未使用的数据位。扩展突发长度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
突发长度可根据主机装置和存储器装置之间的信令方案来配置。举例来说，主机装置可将可指示与数据集300-a相关联的突发长度的消息发射到存储器装置。在此些情况下，主机装置可基于突发长度生成ECC码字320-a。主机装置或存储器装置还可基于消息中指示的突发长度配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后接收数据集300-a。在其它实例中，主机装置可将指示ECC码字320-a中的一或多个可存在于经由数据信道发射的数据突发中的消息发射到存储器装置。在此类实例中，主机装置或存储器装置可至少部分地基于ECC码字320-a可存在于数据集300-a中的指示来识别新突发长度。在某些情况下，主机装置可将与数据集300-a相关联的写入命令发射到存储器装置。在此些情况下，将数据集300-a发射到存储器装置可基于写入命令。
存储器装置可接收数据集300-a且识别包含在数据集300-a中的ECC码字320-a。ECC码字320-a可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字320-a可存储于存储器装置的不同于第一部分的第二部分中。在某些情况下，数据315-a可从存储器装置检索，且ECC码字320-a可从存储器装置检索。在某些情况下，检索数据315-a和ECC码字320-a可基于在存储器装置处接收读取命令。主机装置可使用从存储器装置接收的所述一或多个ECC码字来检测或校正从存储器装置接收的数据中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，主机装置可接收具有与数据集300-a相同的突发长度的不同数据集。主机装置可基于与数据集300-a相同的突发长度识别不同数据集中的ECC码字。在一些实例中，主机装置可基于所识别的ECC码字确定不同数据集是否包含错误。在某些情况下，主机装置可确定不同数据集中不存在错误。在其它实例中，主机装置可识别不同数据集中的错误且校正所述错误。在此些情况下，主机装置可基于具有经校正错误的数据集生成另一数据集。
图3B示出支持用于错误校正的方法和装置的数据集300-b的实例。数据集300-b可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集300-b可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集300-b检索并发射到主机装置。
数据集300-b可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚310-b。举例来说，信道可为十六(16)个引脚宽。在其它实例中，信道可小于十六个引脚宽或超过十六个引脚宽。数据的突发还可具有多个单位间隔305-b，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集300-b可包含与存取操作相关联的数据部分315-b和315-c以及分别与数据315-b和315-c的至少一部分相关联的一或多个ECC码字320-b和320-c。
数据集300-b示出使用与包含在突发中的数据的两个或更多个部分(例如，数据315-b或315-c)相关联的ECC码字(例如，码字320-b和320-c)的实例。在此类实例中，突发长度可经调整使得码字320-b和320-c可包含在突发中。在某些情况下，主机装置可识别具有对应于引脚310-b的数量的宽度的待经由信道传送的数据集300-b。数据集300-b还可包含等效于某一数量的单位间隔305-b的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集300-b的大小相关联。
主机装置或存储器装置可经由信道发射数据部分315-b和315-c。主机装置或存储器装置还可经由与主机装置或存储器装置发射数据部分315-b和315-c相同的信道发射ECC码字320-b和320-c。在发射ECC码字320-b和320-c之前，主机装置可基于数据部分315-b和315-c生成ECC码字320-b和320-c。举例来说，ECC码字320-b可与数据部分315-b相关联，且ECC码字320-c可与数据部分315-c相关联。在此些情况下，主机装置或存储器装置可发射包含数据部分315-b和315-c以及相应的ECC码字320-b和320-c的数据集300-b。
主机装置还可确定数据发射包含ECC码字320-b和320-c。在某些情况下，确定数据集300-b中是否包含错误是基于识别ECC码字320-b和320-c。在一些实例中，数据集300-b可作为单个突发而发射。举例来说，单个突发可包含ECC码字320-b和数据部分315-b以及ECC码字320-c和数据部分315-c。突发可与存取命令相关联。在一些实例中，可接着作为写入操作的一部分将数据集300-b存储于存储器装置中。
ECC码字320-b和320-c可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字320-b和320-c可包含SEC ECC、SECDED ECC或这两者。在此些情况下，ECC码字320-b和320-c可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集300-b相关联的错误。
在某些情况下，数据集300-b的突发长度(例如，与经由信道的单个突发相关联的单位间隔305-b的数量)可扩展以在该数据集300-b中包含ECC码字320-b和320-c以及数据部分315-b和315-c。举例来说，数据集300-b可划分为两个数据部分(例如，数据部分315-b和315-c)。在某些情况下，两个数据部分可具有相等大小(例如，两个128位数据部分)。在其它情况下，两个数据部分可具有不同大小。数据集300-b还可包含两个码字(例如，ECC码字320-b和320-c)，针对每一数据部分生成一个码字。在某些情况下，码字可为9位码字。在一些特定情况中，一个9位码字可与一个128位数据部分相关联。在某些情况下，数据集300-b的单位间隔305-b可扩展两个单位间隔305-b以包含与数据部分315-b和315-c相同的数据集300-b中的ECC码字320-b和320-c。在某些情况下，数据集300-b可包含未使用的数据位。
突发长度可根据主机装置和存储器装置之间的信令方案来配置。举例来说，主机装置可将可指示与数据集300-b相关联的突发长度的消息发射到存储器装置。在此些情况下，主机装置可基于突发长度生成ECC码字320-b和320-c。主机装置或存储器装置还可基于消息中指示的突发长度配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后接收数据集300-b。在其它实例中，主机装置可将指示ECC码字320-b和320-c中的一或多个可存在于经由数据信道发射的数据突发中的消息发射到存储器装置。在此类实例中，主机装置或存储器装置可至少部分地基于ECC码字320-b和320-c可存在于数据集300-b中的指示来识别新突发长度。在某些情况下，主机装置可将与数据集300-b相关联的写入命令发射到存储器装置。在此些情况下，将数据集300-b发射到存储器装置可基于写入命令。
存储器装置可接收数据集300-b且识别包含在数据集300-b中的ECC码字320-b和320-c。ECC码字320-b和320-c可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字320-b和320-c可存储于存储器装置的不同于第一部分的第二部分中。在某些情况下，数据部分315-b和315-c可从存储器装置检索，且ECC码字320-b和320-c可从存储器装置检索。在某些情况下，检索数据部分315-b和315-c以及ECC码字320-b和320-c可基于在存储器装置处接收读取命令。主机装置可使用从存储器装置接收的所述一或多个ECC码字来检测或校正从存储器装置接收的数据中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
图3C示出支持用于错误校正的方法和装置的数据集300-c的实例。数据集300-c可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集300-c可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集300-c检索并发射到主机装置。
数据集300-c示出使用与包含在突发中的数据的四个或更多个部分(例如，数据315-d、315-e、315-f和315-g)相关联的ECC码字(例如，码字320-d、320-e、320-f和320-g)的实例。在此类实例中，突发长度可经调整使得码字320-d、320-e、320-f和320-g可包含在突发中。在某些情况下，主机装置可识别具有对应于引脚310-c的数量的宽度的待经由信道传送的数据集300-c。数据集300-c还可包含等效于某一数量的单位间隔305-c的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集300-c的大小相关联。
主机装置或存储器装置可经由信道发射数据部分315-d、315-e、315-f和315-g。主机装置或存储器装置还可经由与主机装置或存储器装置发射数据部分315-d、315-e、315-f和315-g相同的信道发射ECC码字320-d、320-e、320-f和320-g。在发射ECC码字320-d、320-e、320-f和320-g之前，主机装置可基于数据部分315-d、315-e、315-f和315-g生成ECC码字320-d、320-e、320-f和320-g。举例来说，ECC码字320-d可与数据部分315-d相关联，且ECC码字320-e可与数据部分315-e相关联。ECC码字320-f可与数据部分315-f相关联，且ECC码字320-g可与数据部分315-g相关联。在此些情况下，主机装置或存储器装置可发射包含数据部分315-d、315-e、315-f和315-g以及相应的ECC码字320-d、320-e、320-f和320-g的数据集300-c。
主机装置还可确定数据发射包含ECC码字320-d、320-e、320-f和320-g。在某些情况下，数据集300-c可作为单个突发而发射。举例来说，突发可包含ECC码字320-d、320-e、320-f和320-g以及数据部分315-d、315-e、315-f和315-g。突发可与存取命令相关联。在一些实例中，可接着作为写入操作的一部分将数据集300-c存储于存储器装置中。
ECC码字320-d、320-e、320-f和320-g可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字320-d、320-e、320-f和320-g可包含SEC ECC、SECDED ECC或这两者。在此些情况下，ECC码字320-d、320-e、320-f和320-g可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集300-c相关联的错误。
在某些情况下，数据集300-c的突发长度(例如，与经由信道的单个突发相关联的单位间隔305-c的数量)可扩展以在该数据集300-c中包含ECC码字320-d、320-e、320-f和320-g以及数据部分315-d、315-e、315-f和315-g。举例来说，数据集300-c可划分为四个或更多个数据部分(例如，数据部分315-d、315-e、315-f和315-g)。在某些情况下，四个数据部分可具有相等大小(例如，四个64位数据部分)。在其它情况下，四个数据部分可具有不同大小。数据集300-c还可包含四个或更多个码字(例如，ECC码字320-d、320-e、320-f和320-g)，针对每一数据部分生成一个码字。在某些情况下，码字可为8位码字。在一些特定情况中，一个8位码字可与一个64位数据部分相关联。在某些情况下，数据集300-c的单位间隔305-c可扩展两个单位间隔305-c以包含与数据部分315-d、315-e、315-f和315-g相同的数据集300-c中的ECC码字320-d、320-e、320-f和320-g。
突发长度可根据主机装置和存储器装置之间的信令方案来配置。举例来说，主机装置可将可指示与数据集300-c相关联的突发长度的消息发射到存储器装置。在此些情况下，主机装置可基于突发长度生成ECC码字320-d、320-e、320-f和320-g。主机装置或存储器装置还可基于消息中指示的突发长度配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后接收数据集300-c。在其它实例中，主机装置可将指示ECC码字320-d、320-e、320-f和320-g中的一或多个可存在于经由数据信道发射的数据突发中的消息发射到存储器装置。在此类实例中，主机装置或存储器装置可至少部分地基于ECC码字320-d、320-e、320-f和320-g可存在于数据集300-c中的指示来识别新突发长度。在某些情况下，主机装置可将与数据集300-c相关联的写入命令发射到存储器装置。在此些情况下，将数据集300-c发射到存储器装置可基于写入命令。
存储器装置可接收数据集300-c且识别包含在数据集300-c中的ECC码字320-d、320-e、320-f和320-g。ECC码字320-d、320-e、320-f和320-g可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字320-d、320-e、320-f和320-g可存储于存储器装置的不同于第一部分的第二部分中。在某些情况下，数据部分315-d、315-e、315-f和315-g可从存储器装置检索，且ECC码字320-d、320-e、320-f和320-g可从存储器装置检索。在某些情况下，检索数据部分315-d、315-e、315-f和315-g以及ECC码字320-d、320-e、320-f和320-g可基于在存储器装置处接收读取命令。主机装置可使用从存储器装置接收的所述一或多个ECC码字来检测或校正从存储器装置接收的数据中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
图4A示出支持用于错误校正的方法和装置的数据集400-a的实例。数据集400-a可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集400-a可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集400-a检索并发射到主机装置。
数据集400-a可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚410-a。举例来说，信道可为十六(16)个引脚宽。在其它实例中，信道可小于十六个引脚宽或超过十六个引脚宽。数据的突发还可具有多个单位间隔405-a，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集400-a可包含与存取操作相关联的数据415-a，其可以是如参考图3所描述的数据315的实例。数据集400-a还可包含一或多个ECC码字420-a，其可以是如参考图3所描述的ECC码字320的实例。所述一或多个ECC码字420-a可与数据415-a的至少一部分相关联。数据集400-a还可包含一或多个内部ECC码字425-a。内部ECC码字425-a可包含由主机装置或存储器装置使用数据415-a和至少一个码字420-a两者生成的任何ECC码字。在某些情况下，内部ECC码字420-a可被称为线内ECC码字。
数据集400-a示出在单个突发中经由信道(例如，数据信道)发射数据415-a和至少一个ECC码字420-a及至少一个内部ECC码字425-a的实例。在此类实例中，突发长度可经调整使得ECC码字420-a和内部ECC码字425-a可包含在突发中。在某些情况下，主机装置可识别具有对应于引脚410-a的数量的宽度的待经由信道传送的数据集400-a。数据集400-a还可包含等效于某一数量的单位间隔405-a的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集400-a的大小相关联。
主机装置或存储器装置可经由信道发射数据415-a。主机装置或存储器装置还可经由与主机装置发射数据415-a相同的信道发射ECC码字420-a。在发射ECC码字420-a之前，主机装置可基于数据415-a生成ECC码字420-a。在某些情况下，可生成内部ECC码字425-a用于数据集中的错误校正，用于ECC码字420-a中的错误校正，或这两者。在此些情况下，可基于数据415-a和ECC码字420-a生成内部ECC码字425-a。
在此些情况下，主机装置或存储器装置可发射包含数据415-a、ECC码字420-a和内部ECC码字425-a的数据集400-a。主机装置还可确定数据发射包含ECC码字420-a和内部ECC码字425-a。在某些情况下，数据集400-a可作为单个突发(例如，包含数据415-a、ECC码字420-a和内部ECC码字425-a)发射。单个突发可与存取命令相关联。在一些实例中，数据集400-a可作为写入操作的一部分存储于存储器装置中。
ECC码字420-a可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字420-a可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字420-a可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集400-a相关联的错误。在某些情况下，内部ECC码字425-a可用于存储于数据集中的数据或ECC码字420-a的错误检测或校正。举例来说，主机装置可识别内部ECC码字425-a，且基于内部ECC码字425-a确定数据集或ECC码字420-a是否包含错误。
在某些情况下，可基于数据415-a生成多个ECC码字420-a用于错误校正或检测。举例来说，数据415-a可划分成多个部分，每一数据部分415-a可具有随其包含的ECC码字420-a。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在某些情况下，ECC码字420-a可与所有数据415-a相关联。在一些实例中，可基于ECC码字420-a生成内部ECC码字425-a用于错误校正或检测。举例来说，每一ECC码字420-a可具有随其包含的内部ECC码字425-a。在此些情况下，内部ECC码字425-a可与ECC码字420-a和数据415-a相关联。举例来说，数据415-a可包含256位的数据，ECC码字420-a可以是与256位的数据(例如，数据415-a)相关联的10位码字，且内部ECC码字425-a可以是与10位码字(例如，ECC码字420-a)相关联的6位码字。在其它实例中，数据415-a、ECC码字420-a和内部ECC码字425-a可以为任何位大小。
在某些情况下，数据集400-a的突发长度(例如，与经由信道的单个突发相关联的单位间隔405-a的数量)可扩展以在该数据集400-a中包含ECC码字420-a、内部ECC码字425-a和数据415-a。在此些情况下，数据集400-a的单位间隔405-a可扩展两个单位间隔405-a以包含与数据415-a相同的数据集400-a中的ECC码字420-a和内部ECC码字425-a。在某些情况下，数据集400-a可包含未使用的数据位。扩展突发长度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
存储器装置可接收数据集400-a且识别包含在数据集400-a中的ECC码字420-a和内部ECC码字425-a。ECC码字420-a可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字420-a可存储于存储器装置的不同于第一部分的第二部分中。内部ECC码字425-a可存储于存储器装置中。举例来说，内部ECC码字425-a可存储于存储器装置的不同于第一部分和第二部分的第三部分中。在某些情况下，存储器装置可生成内部ECC码字425-a，而非主机装置。在此些情况下，存储器装置可存储内部ECC码字425-a。主机装置可使用从存储器装置接收的所述一或多个内部ECC码字来检测或校正从存储器装置接收的数据、从存储器装置接收的ECC码字或这两者中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，可从存储器装置检索数据415-a、ECC码字420-a和内部ECC码字425-a。在一些实例中，存储器装置可基于内部ECC码字425-a确定数据集是否包含错误。在某些情况下，存储器装置可确定数据集中不存在错误。在其它实例中，存储器装置可基于内部ECC码字425-a识别数据集中的错误且校正所述错误。
图4B示出支持用于错误校正的方法和装置的数据集400-b的实例。数据集400-b可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集400-b可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集400-b检索并发射到主机装置。
数据集400-b可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚410-b。数据的突发还可具有多个单位间隔405-b，或用于传送至少一个数据符号(例如，位)的时间资源。在某些情况下，数据集400-b可包含与存取操作相关联的数据部分415-b和415-c，其可以是如参考图3所描述的数据315的实例。数据集400-b还可包含一或多个ECC码字420-b和420-c，其可以是如参考图3所描述的ECC码字320的实例。所述一或多个ECC码字420-b和415-c可与数据415-b和415-c的至少一部分相关联。数据集400-b还可包含一或多个内部ECC码字425-b和425-c。
数据集400-b示出使用与包含在突发中的数据的两个或更多个部分(例如，数据415-b或415-c)相关联的ECC码字(例如，码字420-b和420-c)的实例。在此类实例中，突发长度可经调整使得ECC码字420-b和420-c以及内部ECC码字425-b和425-c可包含在突发中。在某些情况下，主机装置可识别具有对应于引脚410-b的数量的宽度的待经由信道传送的数据集400-b。数据集400-b还可包含等效于某一数量的单位间隔405-b的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集400-b的大小相关联。
主机装置或存储器装置可经由信道发射数据部分415-b和415-c。主机装置或存储器装置还可经由与主机装置发射数据部分415-b和415-c相同的信道发射ECC码字420-b和420-c。在发射ECC码字420-b和420-c之前，主机装置可基于数据部分415-b和415-c生成ECC码字420-b和420-c。举例来说，ECC码字420-b可与数据部分415-b相关联，且ECC码字420-c可与数据部分415-c相关联。在某些情况下，可生成内部ECC码字425-b和425-c用于数据集400-b中的错误校正，用于ECC码字420-b和420-c中的错误校正，或这两者。在此些情况下，可基于数据部分415-b和ECC码字420-b生成内部ECC码字425-b。在其它实例中，可基于数据部分415-c和ECC码字420-c生成内部ECC码字425-c。
在此些情况下，主机装置或存储器装置可发射包含数据部分415-b和415-c、ECC码字420-b和420-c以及内部ECC码字425-b和425-c的数据集400-b。主机装置还可确定数据发射包含ECC码字420-b和420-c以及内部ECC码字425-b和425-c。在某些情况下，数据集400-b可作为单个突发(例如，包含数据部分415-b和415-c、ECC码字420-b和420-c以及内部ECC码字425-b和425-c)而发射。单个突发可与存取命令相关联。在一些实例中，数据集400-b可作为写入操作的一部分存储于存储器装置中。
ECC码字420-b和420-c可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字420-b和420-c可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字420-b和420-c可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集400-a相关联的错误。在某些情况下，内部ECC码字425-b和425-c可用于存储于数据集400-b中的数据或ECC码字420-b和420-c的错误检测或校正。举例来说，主机装置可识别内部ECC码字425-b和425-c，且基于内部ECC码字425-b和425-c确定数据集400-b或ECC码字420-b和420-c是否包含错误。
在某些情况下，可基于数据部分415-b和415-c生成多个ECC码字420-b和420-c用于错误校正或检测。举例来说，数据部分415-b可具有随其包含的ECC码字420-b，且数据部分415-c可具有随其包含的ECC码字420-c。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。
在一些实例中，可基于ECC码字420-b和420-c生成内部ECC码字425-b和425-c用于错误校正或检测。举例来说，ECC码字420-b可具有随其包含的内部ECC码字425-b，且ECC码字420-c可具有随其包含的内部ECC码字425-c。在此些情况下，内部ECC码字425-b和425-c可分别与ECC码字420-b和425-c相关联。举例来说，数据集400-b可划分为两个数据部分(例如，数据部分415-b和415-c)。在某些情况下，两个数据部分可具有相等大小(例如，两个128位数据部分)。在其它情况下，两个数据部分可具有不同大小。数据集400-b还可包含两个码字(例如，ECC码字420-b和420-c)，针对每一数据部分生成一个码字。在某些情况下，码字可为9位码字。数据集400-b还可包含两个内部码字(例如，内部ECC码字425-b和425-c)，针对每一数据部分和其相关联ECC码字420生成一个码字。在某些情况下，内部ECC码字可为6位码字。在某些情况下，数据集400-b可包含未使用的数据位。
在某些情况下，数据集400-b的突发长度(例如，与经由信道的单个突发相关联的单位间隔405-b的数量)可扩展以在该数据集400-b中包含ECC码字420-b和420-c、内部ECC码字425-b和425-c，以及数据部分415-b和415-c。在此些情况下，数据集400-b的单位间隔405-b可扩展两个单位间隔405-b以在该数据集400-b中包含ECC码字420-b和420-c、内部ECC码字425-b和425-c。在某些情况下，数据集400-b可包含未使用的数据位。扩展突发长度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
存储器装置可接收数据集400-b且识别包含在数据集400-b中的ECC码字420-b和420-c以及内部ECC码字425-b和425-c。ECC码字420-b和420-c可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字420-b和420-c可存储于存储器装置的不同于第一部分的第二部分中。内部ECC码字425-b和425-c可存储于存储器装置中。举例来说，内部ECC码字425-b和425-c可存储于存储器装置的不同于第一部分和第二部分的第三部分中。在某些情况下，存储器装置可生成内部ECC码字425-b和425-c，而非主机装置。在此些情况下，存储器装置可存储内部ECC码字425-b和425-c。主机装置可使用从存储器装置接收的所述一或多个内部ECC码字来检测或校正从存储器装置接收的数据、从存储器装置接收的ECC码字或这两者中的错误。
在某些情况下，可从存储器装置检索数据部分415-b和415-c、ECC码字420-b和420-c，以及内部ECC码字425-b和425-c。在一些实例中，存储器装置可基于内部ECC码字425-b和425-c确定数据集是否包含错误。在某些情况下，存储器装置可确定数据集中不存在错误。在其它实例中，存储器装置可基于内部ECC码字425-b和425-c识别数据集中的错误且校正所述错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
图4C示出支持用于错误校正的方法和装置的数据集400-c的实例。数据集400-c可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集400-c可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集400-c检索并发射到主机装置。
数据集400-c可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚410-c。数据的突发还可具有多个单位间隔405-c，或用于传送至少一个数据符号(例如，位)的时间资源。在某些情况下，数据集400-c可包含与存取操作相关联的数据部分415-d、415-e、415-f和415-g，其可以是如参考图3所描述的数据315的实例。数据集400-c还可包含一或多个ECC码字420-d、420-e、420-f和420-g，其可以是如参考图3所描述的ECC码字320的实例。所述一或多个ECC码字420-b和415-c可与数据415-d、415-e、415-f和415-g的至少一部分相关联。数据集400-c还可包含一或多个内部ECC码字425-d、425-e、425-f和425-g。
数据集400-c示出使用与包含在突发中的数据的四个或更多个部分(例如，数据415-d、415-e、415-f和415-g)相关联的ECC码字(例如，码字420-d、420-e、420-f和420-g)的实例。在此类实例中，突发长度可经调整使得ECC码字420-d、420-e、420-f和420-g以及内部ECC码字425-d、425-e、425-f和425-g可包含在突发中。在某些情况下，主机装置可识别具有对应于引脚410-c的数量的宽度的待经由信道传送的数据集400-c。数据集400-c还可包含等效于某一数量的单位间隔405-c的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集400-c的大小相关联。
主机装置或存储器装置可经由信道发射数据部分415-d、415-e、415-f和415-g。主机装置或存储器装置还可经由与主机装置发射数据部分415-d、415-e、415-f和415-g相同的信道发射ECC码字420-d、420-e、420-f和420-g。在发射ECC码字420-d、420-e、420-f和420-g之前，主机装置可基于数据部分415-d、415-e、415-f和415-g生成ECC码字420-d、420-e、420-f和420-g。举例来说，ECC码字420-d可与数据部分415-d相关联，且ECC码字420-e可与数据部分415-e相关联。在某些情况下，可生成内部ECC码字425-d、425-e、425-f和425-g用于数据集400-c中的错误校正，用于ECC码字420-d、420-e、420-f和420-g中的错误校正或这两者。在此些情况下，可基于数据部分415-d和ECC码字420-d生成内部ECC码字425-d。在其它实例中，可基于数据部分415-e和ECC码字420-e生成内部ECC码字425-e。
在此些情况下，主机装置或存储器装置可发射包含数据部分415-d、415-e、415-f和415-g、ECC码字420-d、420-e、420-f和420-g以及内部ECC码字425-d、425-e、425-f和425-g的数据集400-c。主机装置还可确定数据发射包含ECC码字420-d、420-e、420-f和420-g以及内部ECC码字425-d、425-e、425-f和425-g。在某些情况下，数据集400-c可作为单个突发(例如，包含数据部分415-d、415-e、415-f和415-g、ECC码字420-d、420-e、420-f和420-g，以及内部ECC码字425-d、425-e、425-f和425-g)而发射。单个突发可与存取命令相关联。在一些实例中，数据集400-c可作为写入操作的一部分存储于存储器装置中。
ECC码字420-d、420-e、420-f和420-g可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字420-d、420-e、420-f和420-g可包含SEC ECC或SECDEDECC。在此些情况下，ECC码字420-d、420-e、420-f和420-g可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集400-a相关联的错误。在某些情况下，内部ECC码字425-d、425-e、425-f和425-g可用于存储于数据集400-c中的数据或ECC码字420-d、420-e、420-f和420-g的错误检测或校正。举例来说，主机装置可识别内部ECC码字425-d、425-e、425-f和425-g，且基于内部ECC码字425-d、425-e、425-f和425-g确定数据集400-c或ECC码字420-d、420-e、420-f和420-g是否包含错误。
在某些情况下，可基于数据部分415-d、415-e、415-f和415-g生成多个ECC码字420-d、420-e、420-f和420-g用于错误校正或检测。举例来说，数据部分415-d可具有随其包含的ECC码字420-d，且数据部分415-e可具有随其包含的ECC码字420-e。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。
在一些实例中，可基于ECC码字420-d、420-e、420-f和420-g生成内部ECC码字425-d、425-e、425-f和425-g用于错误校正或检测。举例来说，ECC码字420-d可具有随其包含的内部ECC码字425-d，且ECC码字420-e可具有随其包含的内部ECC码字425-e。在此些情况下，内部ECC码字425-d、425-e、425-f和425-g可分别与ECC码字420-b和425-c相关联。举例来说，数据集400-c可划分为四个或更多个数据部分(例如，数据部分415-d、415-e、415-f和415-g)。在某些情况下，四个数据部分可具有相等大小(例如，四个64位数据部分)。在其它情况下，四个数据部分可具有不同大小。数据集400-c还可包含四个或更多个码字(例如，ECC码字420-d、420-e、420-f和420-g)，针对每一数据部分生成一个码字。在某些情况下，码字可为8位码字。数据集400-c还可包含四个或更多个内部码字(例如，内部ECC码字425-d、425-e、425-f和425-g)，针对每一数据部分和其相关联码字420生成一个码字。在某些情况下，内部ECC码字425可为5位码字。在某些情况下，数据集400-c可包含未使用的数据位。
在某些情况下，数据集400-c的突发长度(例如，与经由信道的单个突发相关联的单位间隔405-c的数量)可扩展以在该数据集400-c中包含ECC码字420-d、420-e、420-f和420-g、内部ECC码字425-d、425-e、425-f和425-g，以及数据部分415-d、415-e、415-f和415-g。在此些情况下，数据集400-c的单位间隔405-c可扩展四个单位间隔405-c以在该数据集400-c中包含ECC码字420-d、420-e、420-f和420-g、内部ECC码字425-d、425-e、425-f和425-g。在某些情况下，数据集400-c可包含未使用的数据位。扩展突发长度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
存储器装置可接收数据集400-c且识别包含在数据集400-c中的ECC码字420-d、420-e、420-f和420-g以及内部ECC码字425-d、425-e、425-f和425-g。ECC码字420-d、420-e、420-f和420-g可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字420-d、420-e、420-f和420-g可存储于存储器装置的不同于第一部分的第二部分中。内部ECC码字425-d、425-e、425-f和425-g可存储于存储器装置中。举例来说，内部ECC码字425-d、425-e、425-f和425-g可存储于存储器装置的不同于第一部分和第二部分的第三部分中。在某些情况下，存储器装置可生成内部ECC码字425-d、425-e、425-f和425-g，而非主机装置。在此些情况下，存储器装置可存储内部ECC码字425-d、425-e、425-f和425-g。主机装置可使用从存储器装置接收的所述一或多个内部ECC码字来检测或校正从存储器装置接收的数据、从存储器装置接收的ECC码字或这两者中的错误。
在某些情况下，可从存储器装置检索数据部分415-d、415-e、415-f和415-g、ECC码字420-d、420-e、420-f和420-g以及内部ECC码字425-d、425-e、425-f和425-g。在一些实例中，存储器装置可基于内部ECC码字425-d、425-e、425-f和425-g确定数据集是否包含错误。在某些情况下，存储器装置可确定数据集中不存在错误。在其它实例中，存储器装置可基于内部ECC码字425-d、425-e、425-f和425-g识别数据集中的错误且校正所述错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
图5A示出支持用于错误校正的方法和装置的数据集500-a的实例。数据集500-a可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集500-a可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集500-a检索并发射到主机装置。
数据集500-a可以是经由两个或更多个不同信道(例如，数据信道190和/或另一信道192，例如ECC信道)传送的数据的突发的实例。第一信道可具有限定第一信道的宽度的第一数量的引脚510-a。第二信道可具有限定第二信道的宽度的第二数量的引脚511-a。举例来说，第一信道可为十六(16)个引脚宽，且第二信道可为两(2)个引脚宽。在其它实例中，第一信道可小于十六个引脚宽或超过十六个引脚宽，且第二信道可小于两个引脚宽或超过两个引脚宽。数据的突发还可具有多个单位间隔505-a，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集500-a可包含与存取操作相关联的数据515-a以及与数据515-a的至少一部分相关联的一或多个ECC码字520-a。
数据集500-a示出经由第一信道(例如，数据信道)发射数据515-a及经由第二信道发射至少一个ECC码字520-a的实例。在某些情况下，数据515-a和ECC码字520-a可在相同突发间隔期间发射。在某些情况下，主机装置可识别具有对应于引脚510-a的数量的宽度的待经由第一信道传送的数据515-a。主机装置还可识别与具有对应于引脚511-a的数量的宽度的待经由第二信道传送的数据515-a相关联的一或多个ECC码字520-a。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由第一信道和/或第二信道发射数据515-a。主机装置或存储器装置可经由与主机装置或存储器装置发射数据515-a不同的信道发射ECC码字520-a。在发射ECC码字520-a之前，主机装置可基于数据515-a生成ECC码字520-a。在此些情况下，主机装置或存储器装置可在不同信道上发射数据515-a和相应ECC码字520-a。举例来说，用于发射ECC码字520-a的信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在此些情况下，用于发射ECC码字520-a的信道可以是链路ECC信道。
ECC码字520-a可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字520-a可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字520-a可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集500-a相关联的错误。
在某些情况下，可基于数据515-a生成多个ECC码字520-a用于错误校正或检测。举例来说，数据515-a可划分成多个部分，每一数据部分515-a可具有与其相关联的ECC码字520-a。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在某些情况下，ECC码字520-a可与所有数据515-a相关联。举例来说，数据515-a可包含256位的数据，且ECC码字520-a可以是与所述256位的数据(例如，数据515-a)相关联的10位码字。在其它实例中，数据515-a和ECC码字520-a可以是任何位大小。
在某些情况下，与第一信道相关联的信道宽度(例如，引脚510-a的数量)可扩展以在该数据集500-a中包含ECC码字520-a和数据515-a。在此些情况下，引脚510-a的数量可扩展一或多个引脚以在与数据515-a相同的数据集500-a中包含ECC码字520-a。在某些情况下，数据集500-a可包含未使用的数据位。扩展信道宽度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
在某些情况下，与第二信道相关联的信道宽度(例如，引脚511-a的数量)可基于ECC码字520-a扩展。在此些情况下，引脚511-a的数量可扩展一或多个。
信道宽度可根据主机装置和存储器装置之间的信令方案来配置。在某些情况下，主机装置可将指示发射可具有一或多个ECC码字520-a的消息发射到存储器装置。主机装置或存储器装置还可基于所述消息配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后经由第一信道接收数据515-a且经由第二信道接收所述一或多个ECC码字520-a。在一些实例中，主机装置可发射读取命令。在某些情况下，主机装置可将与数据集500-a相关联的写入命令发射到存储器装置。在此些情况下，经由第一信道发射数据515-a到存储器装置以及经由第二信道发射所述一或多个ECC码字520-a到存储器装置可基于写入命令。写入命令可经由用于传送与存取操作相关联的命令和地址的信道发射。在某些情况下，数据515-a可作为写入操作的一部分存储于存储器装置中。
ECC码字520-a可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字520-a可存储于存储器装置的不同于第一部分的第二部分中。在某些情况下，数据515-a可从存储器装置检索，且ECC码字520-a可从存储器装置检索。在某些情况下，检索数据515-a和ECC码字520-a可基于在存储器装置处接收读取命令。主机装置可使用从存储器装置接收的所述一或多个ECC码字来检测或校正从存储器装置接收的数据中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，主机装置可接收不同数据集。举例来说，主机装置可在第一信道上接收不同数据集且在不同于第一信道的第二信道上接收不同码字。在一些实例中，主机装置可基于第二信道上的不同ECC码字确定不同数据集是否包含错误。在某些情况下，主机装置可确定不同数据集中不存在错误。在其它实例中，主机装置可识别不同数据集中的错误且校正所述错误。在此些情况下，主机装置可基于具有经校正错误的数据集生成另一数据集。
图5B示出支持用于错误校正的方法和装置的数据集500-b的实例。数据集500-b可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集500-b可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集500-b检索并发射到主机装置。
数据集500-b可以是经由两个或更多个不同信道(例如，数据信道190和/或另一信道192，例如ECC信道)传送的数据的突发的实例。第一信道可具有限定第一信道的宽度的第一数量的引脚510-b。第二信道可具有限定第二信道的宽度的第二数量的引脚511-b。举例来说，第一信道可为十六(16)个引脚宽，且第二信道可为两(2)个引脚宽。在其它实例中，第一信道可小于十六个引脚宽或超过十六个引脚宽，且第二信道可小于两个引脚宽或超过两个引脚宽。数据的突发还可具有多个单位间隔505-b，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集500-b可包含与存取操作相关联的数据部分515-b和515-c以及与数据515-b和515-c的至少一部分相关联的一或多个ECC码字520-b和520-c。
数据集500-b示出经由信道(例如，数据信道)发射数据部分515-b和515-c以及经由第二信道发射至少一个ECC码字520-b和520-c的实例。在某些情况下，数据部分515-b和515-c以及ECC码字520-b和520-c可在相同突发间隔期间发射。在某些情况下，主机装置可识别具有对应于引脚510-b的数量的宽度的待经由第一信道传送的数据515-b。主机装置还可识别与具有对应于引脚511-b的数量的宽度的待经由第二信道传送的数据515-b相关联的一或多个ECC码字520-b。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由第一信道和/或第二信道发射数据500-b。主机装置或存储器装置可经由与主机装置或存储器装置发射数据部分515-b和515-c不同的信道发射ECC码字520-b和520-c中的每一个。在发射ECC码字520-b和520-c之前，主机装置可基于数据部分515-b和515-c生成ECC码字520-b和520-c。举例来说，可基于数据部分515-b生成ECC码字520-b，且可基于数据部分515-c生成ECC码字520-c。在此些情况下，主机装置或存储器装置可在不同信道上发射数据部分515-b和515-c以及相应的ECC码字520-b和520-c。举例来说，用于发射ECC码字520-b和520-c的信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在此些情况下，用于发射ECC码字520-b和520-c的信道可以是链路ECC信道。
ECC码字520-b和520-c可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字520-b和520-c可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字520-b和520-c可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集500-b相关联的错误。
在某些情况下，可基于数据部分515-b和515-c生成多个ECC码字520-b和520-c用于错误校正或检测。举例来说，数据可划分成多个部分，数据部分515-b和515-c的每一部分可具有与其相关联的一或多个ECC码字520-b和520-c。举例来说，ECC码字520-b可与数据部分515-b相关联，且ECC码字520-c可与数据部分515-c相关联。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在某些情况下，数据可包含两个数据部分和与每一数据部分(例如，数据部分515-b和515-c)相关联的两个码字。在某些情况下，两个数据部分可具有相等大小(例如，两个128位数据部分)。在其它情况下，两个数据部分可具有不同大小。数据集500-b还可包含两个码字(例如，ECC码字520-b和520-c)，针对每一数据部分生成一个码字。在某些情况下，码字可为9位码字。
在某些情况下，与第一信道相关联的信道宽度(例如，引脚510-b的数量)可扩展以在相同数据集500-b中包含ECC码字520-b、520-c和数据515-b、515-c。在此些情况下，引脚510-b的数量可扩展一或多个引脚以在与数据515-b、515-c相同的数据集500-b中包含ECC码字520-b、520-c。在某些情况下，数据集500-b可包含未使用的数据位。扩展信道宽度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
在某些情况下，与第二信道相关联的信道宽度(例如，引脚511-b的数量)可基于ECC码字520-b和520-c扩展。在此些情况下，引脚511-b的数量可扩展一或多个。
信道宽度可根据主机装置和存储器装置之间的信令方案来配置。在某些情况下，主机装置可将指示发射可具有一或多个ECC码字520-b和520-c的消息发射到存储器装置。主机装置或存储器装置还可基于所述消息配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后经由第一信道接收数据515-b和515-c且经由第二信道接收所述一或多个ECC码字520-b和520-c。在一些实例中，主机装置可发射读取命令。在某些情况下，主机装置可将与数据集500-b相关联的写入命令发射到存储器装置。在此些情况下，经由第一信道发射数据515-b和515-c到存储器装置以及经由第二信道发射所述一或多个ECC码字520-b和520-c到存储器装置可基于写入命令。写入命令可经由用于传送与存取操作相关联的命令和地址的信道发射。在某些情况下，数据部分515-b和515-c可作为写入操作的一部分存储于存储器装置中。
ECC码字520-b和520-c可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字520-b和520-c可存储于存储器装置的不同于第一部分的第二部分中。在某些情况下，可从存储器装置检索数据部分515-b和515-c，且可从存储器装置检索ECC码字520-b和520-c。在某些情况下，检索数据部分515-b和515-c以及ECC码字520-b和520-c可基于在存储器装置处接收读取命令。主机装置可使用从存储器装置接收的所述一或多个ECC码字来检测或校正从存储器装置接收的数据中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，主机装置可接收不同数据集。举例来说，主机装置可在第一信道上接收不同数据集且在不同于第一信道的第二信道上接收不同码字。在一些实例中，主机装置可基于第二信道上的不同ECC码字确定不同数据集是否包含错误。在某些情况下，主机装置可确定不同数据集中不存在错误。在其它实例中，主机装置可识别不同数据集中的错误且校正所述错误。在此些情况下，主机装置可基于具有经校正错误的数据集生成另一数据集。
图5C示出支持用于错误校正的方法和装置的数据集500-c的实例。数据集500-c可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集500-c可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集500-c检索并发射到主机装置。
数据集500-c可以是经由两个或更多个不同信道(例如，数据信道190和/或另一信道192，例如ECC信道)传送的数据的突发的实例。第一信道可具有限定第一信道的宽度的第一数量的引脚510-c。第二信道可具有限定第二信道的宽度的第二数量的引脚511-c。举例来说，第一信道可为十六(16)个引脚宽，且第二信道可为两(2)个引脚宽。在其它实例中，第一信道可小于十六个引脚宽或超过十六个引脚宽，且第二信道可小于两个引脚宽或超过两个引脚宽。数据的突发还可具有多个单位间隔505-c，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集500-c可包含与存取操作相关联的数据部分515-d、515-e、515-f和515-g，以及与数据515-d、515-e、515-f和515-g的至少一部分相关联的一或多个ECC码字520-d、520-e、520-f和520-g。
数据集500-c示出经由信道(例如，数据信道)发射数据部分515-d、515-e、515-f和515-g以及经由第二信道发射至少一个ECC码字520-d、520-e、520-f和520-g的实例。在某些情况下，数据部分515-d、515-e、515-f和515-g以及ECC码字520-d、520-e、520-f和520-g可在相同突发间隔期间发射。在某些情况下，主机装置可识别具有对应于引脚510-c的数量的宽度的待经由第一信道传送的数据515-c。主机装置还可识别与具有对应于引脚511-c的数量的宽度的待经由第二信道传送的数据515-c相关联的一或多个ECC码字520-c。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由第一信道和/或第二信道发射数据500-c。主机装置或存储器装置可经由与主机装置或存储器装置发射数据部分515-d、515-e、515-f和515-g不同的信道发射ECC码字520-d、520-e、520-f和520-g中的每一个。在发射ECC码字520-d、520-e、520-f和520-g之前，主机装置可基于数据部分515-d、515-e、515-f和515-g生成ECC码字520-d、520-e、520-f和520-g。举例来说，可基于数据部分515-d生成ECC码字520-d，且可基于数据部分515-e生成ECC码字520-e。在此些情况下，主机装置或存储器装置可在不同信道上发射数据部分515-d、515-e、515-f和515-g以及相应的ECC码字520-d、520-e、520-f和520-g。举例来说，用于发射ECC码字520-d、520-e、520-f和520-g的信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在此些情况下，用于发射ECC码字520-d、520-e、520-f和520-g的信道可以是链路ECC信道。
ECC码字520-d、520-e、520-f和520-g可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字520-d、520-e、520-f和520-g可包含SEC ECC或SECDEDECC。在此些情况下，ECC码字520-d、520-e、520-f和520-g可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集500-c相关联的错误。
在某些情况下，可基于多个数据部分515-d、515-e、515-f和515-g生成多个ECC码字520-d、520-e、520-f和520-g用于错误校正或检测。举例来说，数据可划分成多个部分，数据部分515-d、515-e、515-f和515-g的每一部分可具有与其相关联的一或多个ECC码字520-d、520-e、520-f和520-g。举例来说，ECC码字520-d可与数据部分515-d相关联，且ECC码字520-e可与数据部分515-e相关联。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在某些情况下，数据部分可包含四个数据部分以及与数据部分(例如，数据部分515-d、515-e、515-f和515-g)中的每一个相关联的四个码字。在某些情况下，四个或更多个数据部分可具有相等大小(例如，四个64位数据部分)。在其它情况下，四个或更多个数据部分可具有不同大小。数据集500-c还可包含四个或更多个码字(例如，ECC码字520-d、520-e、520-f和520-g)。针对每一数据部分生成一个码字。在某些情况下，码字可为8位码字。
在某些情况下，与第一信道相关联的信道宽度(例如，引脚510-c的数量)可扩展以在相同数据集500-c中包含ECC码字520-d、520-e、520-f、520-g和数据515-d、515-e、515-f、515-g。在此些情况下，引脚510-c的数量可扩展一或多个引脚以在与数据515-b相同的数据集500-b中包含ECC码字520-d、520-e、520-f、520-g。扩展信道宽度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
在某些情况下，与第二信道相关联的信道宽度(例如，引脚511-c的数量)可基于ECC码字520-d、520-e、520-f和520-g扩展。在此些情况下，引脚511-b的数量可扩展一或多个。
信道宽度可根据主机装置和存储器装置之间的信令方案来配置。在某些情况下，主机装置可将指示发射可具有一或多个ECC码字520-d、520-e、520-f和520-g的消息发射到存储器装置。主机装置或存储器装置还可基于所述消息配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后经由第一信道接收数据515-d、515-e、515-f和515-g且经由第二信道接收所述一或多个ECC码字520-d、520-e、520-f和520-g。在一些实例中，主机装置可发射读取命令。在某些情况下，主机装置可将与数据集500-c相关联的写入命令发射到存储器装置。在此些情况下，经由第一信道发射数据515-d、515-e、515-f和515-g到存储器装置以及经由第二信道发射所述一或多个ECC码字520-d、520-e、520-f和520-g到存储器装置可基于写入命令。写入命令可经由用于传送与存取操作相关联的命令和地址的信道发射。在某些情况下，数据部分515-d、515-e、515-f和515-g可作为写入操作的一部分存储于存储器装置中。
ECC码字520-d、520-e、520-f和520-g可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字520-d、520-e、520-f和520-g可存储于存储器装置的不同于第一部分的第二部分中。在某些情况下，可从存储器装置检索数据部分515-d、515-e、515-f和515-g，且可从存储器装置检索ECC码字520-d、520-e、520-f和520-g。在某些情况下，检索数据部分515-d、515-e、515-f和515-g以及ECC码字520-d、520-e、520-f和520-g可基于在存储器装置处接收读取命令。主机装置可使用从存储器装置接收的所述一或多个ECC码字来检测或校正从存储器装置接收的数据中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，主机装置可接收不同数据集。举例来说，主机装置可在第一信道上接收不同数据集且在不同于第一信道的第二信道上接收不同码字。在一些实例中，主机装置可基于第二信道上的不同ECC码字确定不同数据集是否包含错误。在某些情况下，主机装置可确定不同数据集中不存在错误。在其它实例中，主机装置可识别不同数据集中的错误且校正所述错误。在此些情况下，主机装置可基于具有经校正错误的数据集生成另一数据集。
图6A示出支持用于错误校正的方法和装置的数据集600-a的实例。数据集600-a可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集600-a可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集600-a检索并发射到主机装置。
数据集600-a可以是经由两个或更多个不同信道(例如，数据信道190和/或另一信道192，例如ECC信道)传送的数据的突发的实例。第一信道可具有限定第一信道的宽度的第一数量的引脚610-a。第二信道可具有限定第二信道的宽度的第二数量的引脚611-a。举例来说，第一信道可为十六(16)个引脚宽，且第二信道可为两(2)个引脚宽。在其它实例中，第一信道可小于十六个引脚宽或超过十六个引脚宽，且第二信道可小于两个引脚宽或超过两个引脚宽。数据的突发还可具有多个单位间隔605-a，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集600-a可包含与存取操作相关联的数据615-a。数据集600-a还可包含一或多个ECC码字620-a。所述一或多个ECC码字620-a可与数据615-a的至少一部分相关联。数据集600-a还可包含一或多个内部ECC码字625-a。
数据集600-a示出经由第一信道(例如，数据信道)发射数据615-a以及经由一或多个其它信道发射至少一个ECC码字620-a和/或至少一个内部ECC码字625-a的实例。在某些情况下，数据615-a、ECC码字620-a和内部ECC码字625-a可在相同突发间隔期间发射。在某些情况下，主机装置可识别具有对应于引脚610-a的数量的宽度的待经由第一信道传送的数据615-a。主机装置还可识别与具有对应于引脚511-a的数量的宽度的待经由所述一或多个其它信道传送的数据615-a相关联的一或多个ECC码字620-a和/或内部ECC码字625-a。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由第一信道和/或第二信道发射数据615-a。主机装置或存储器装置可经由与主机装置或存储器装置发射数据615-a不同的信道发射ECC码字620-a和内部ECC码字625-a。在发射ECC码字620-a之前，主机装置可基于数据615-a生成ECC码字620-a。用于发射ECC码字620-a的信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在此些情况下，用于发射ECC码字620-a的信道可以是链路ECC信道。在某些情况下，可生成内部ECC码字625-a用于数据集中的错误校正，用于ECC码字620-a中的错误校正，或这两者。在此些情况下，可基于数据615-a和ECC码字620-a生成内部ECC码字625-a。
在此些情况下，主机装置或存储器装置可发射包含数据615-a、ECC码字620-a和内部ECC码字625-a的数据集600-a。主机装置还可确定数据发射包含ECC码字620-a和内部ECC码字625-a。在某些情况下，数据集600-a可作为单个突发(例如，包含数据615-a、ECC码字620-a和内部ECC码字625-a)发射。单个突发可与存取命令相关联。在一些实例中，数据集600-a可作为写入操作的一部分存储于存储器装置中。
ECC码字620-a可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字620-a可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字620-a可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集600-a相关联的错误。在某些情况下，内部ECC码字625-a可用于存储于数据集中的数据或ECC码字620-a的错误检测或校正。举例来说，主机装置可识别内部ECC码字625-a，且基于内部ECC码字625-a确定数据集或ECC码字620-a是否包含错误。
在某些情况下，可基于数据部分615-b和615-c生成多个ECC码字620-a用于错误校正或检测。举例来说，数据部分615-b和615-c可划分成多个部分，数据部分615-b和615-c的每一部分可具有随其包含的ECC码字620-a。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在某些情况下，ECC码字620-a可与所有数据部分615-b和615-c相关联。在一些实例中，可基于ECC码字620-a和/或数据615-a生成内部ECC码字625-a用于错误校正或检测。举例来说，每一ECC码字620-a可具有随其包含的内部ECC码字625-a。在此些情况下，内部ECC码字625-a可与ECC码字620-a和数据615-a相关联。举例来说，数据615-a可包含256位的数据，ECC码字620-a可以是与所述256位的数据相关联的10位码字，且内部ECC码字625-a可以是与10位码字(例如，ECC码字620-a)和/或256位的数据(例如，数据615-a)相关联的6位码字。在其它实例中，数据615-a、ECC码字620-a和内部ECC码字625-a和可以是任何位大小。
在某些情况下，与第一信道相关联的信道宽度(例如，引脚610-a的数量)可扩展以在与数据615-a相同的数据集600-a中包含ECC码字620-a和/或内部ECC码字625-a。在此些情况下，数据集600-a的引脚610-a的数量可扩展两个引脚610-a以在与数据部分615-b和615-c相同的数据集600-a中包含ECC码字620-a和内部ECC码字625-a。在某些情况下，数据集600-a可包含未使用的数据位。扩展信道宽度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
在某些情况下，与第二信道相关联的信道宽度(例如，引脚611-a的数量)可基于ECC码字620-a扩展。在此些情况下，引脚611-a的数量可扩展一或多个。
信道宽度可根据主机装置和存储器装置之间的信令方案来配置。在某些情况下，主机装置可将指示发射可具有一或多个ECC码字620-a和内部ECC码字625-a的消息发射到存储器装置。主机装置或存储器装置还可基于所述消息配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后经由第一信道接收数据615-a，且经由所述一或多个其它信道接收所述一或多个ECC码字620-a和所述一或多个内部ECC码字625-a。在一些实例中，主机装置可发射读取命令。在某些情况下，主机装置可将与数据集600-a相关联的写入命令发射到存储器装置。在此些情况下，将数据集600-a发射到存储器装置可基于写入命令。写入命令可经由用于传送与存取操作相关联的命令和地址的信道发射。在某些情况下，数据部分615-b和615-c可作为写入操作的一部分存储于存储器装置中。
ECC码字620-a可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字620-a可存储于存储器装置的不同于第一部分的第二部分中。内部ECC码字625-a可存储于存储器装置中。举例来说，内部ECC码字625-a可存储于存储器装置的不同于第一部分和第二部分的第三部分中。在某些情况下，存储器装置可生成内部ECC码字625-a，而非主机装置。在此些情况下，存储器装置可存储内部ECC码字625-a。主机装置可使用从存储器装置接收的所述一或多个内部ECC码字来检测或校正从存储器装置接收的数据、从存储器装置接收的ECC码字或这两者中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，可从存储器装置检索数据部分615-b和615-c、ECC码字620-a以及内部ECC码字625-a。在一些实例中，存储器装置可基于内部ECC码字625-a确定数据集是否包含错误。在某些情况下，存储器装置可确定数据集中不存在错误。在其它实例中，存储器装置可基于内部ECC码字625-a识别数据集中的错误且校正所述错误。
图6B示出支持用于错误校正的方法和装置的数据集600-b的实例。数据集600-b可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集600-b可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集600-b检索并发射到主机装置。
数据集600-b可以是经由两个或更多个不同信道(例如，数据信道190和/或另一信道192，例如ECC信道)传送的数据的突发的实例。第一信道可具有限定第一信道的宽度的第一数量的引脚610-b。第二信道可具有限定第二信道的宽度的第二数量的引脚611-b。举例来说，第一信道可为十六(16)个引脚宽，且第二信道可为两(2)个引脚宽。在其它实例中，第一信道可小于十六个引脚宽或超过十六个引脚宽，且第二信道可小于两个引脚宽或超过两个引脚宽。数据的突发还可具有多个单位间隔605-b，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集600-b可包含与存取操作相关联的数据部分615-b和615-c。数据集600-b还可包含一或多个ECC码字620-b和620-c。所述一或多个ECC码字620-b和620-c可分别与615-b和615-c的至少一部分相关联。数据集600-a还可包含一或多个内部ECC码字625-b和625-c。
数据集600-b示出经由第一信道(例如，数据信道)发射数据615-b和615-c以及经由一或多个其它信道发射至少一个ECC码字620-b、620-c和/或至少一个内部ECC码字625-b、625-c的实例。在某些情况下，数据615-b、615-c、ECC码字620-b、620-c和内部ECC码字625-b、625-c可在相同突发间隔期间发射。在某些情况下，主机装置可识别具有对应于引脚610-b的数量的宽度的待经由第一信道传送的数据615-b、615-c。主机装置还可识别与具有对应于引脚611-b的数量的宽度的待经由所述一或多个其它信道传送的数据615-b、615-c相关联的一或多个ECC码字620-b、620-c和/或内部ECC码字625-b、625-c。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由第一信道和/或所述一或多个其它信道发射数据部分615-b和615-c。主机装置或存储器装置可经由与主机装置或存储器装置发射数据部分615-b和615-c不同的信道发射ECC码字620-b和620-c以及内部ECC码字625-b和625-c。在发射ECC码字620-b和620-c之前，主机装置可基于数据部分615-b和615-c生成ECC码字620-b和620-c。举例来说，可基于数据部分615-b生成ECC码字620-b，且可基于数据部分615-c生成ECC码字620-c。
用于发射ECC码字620-b和620-c的信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在此些情况下，用于发射ECC码字620-b和620-c的信道可以是链路ECC信道。在某些情况下，可生成内部ECC码字625-b和625-c用于数据集中的错误校正，用于ECC码字620-b和620-c中的错误校正，或这两者。在此些情况下，可基于数据部分615-b和615-c以及ECC码字620-b和620-c生成内部ECC码字625-b和625-c。举例来说，可基于ECC码字620-b生成内部ECC码字625-b，且可基于ECC码字620-c生成内部ECC码字625-c。
在此些情况下，主机装置或存储器装置可发射包含数据部分615-b和615-c、ECC码字620-b和620-c以及内部ECC码字625-b和625-c的数据集600-b。主机装置还可确定数据发射包含ECC码字620-b和620-c以及内部ECC码字625-b和625-c。在某些情况下，数据集600-b可作为单个突发(例如，包含数据部分615-b和615-c、ECC码字620-b和620-c以及内部ECC码字625-b和625-c)发射。单个突发可与存取命令相关联。在一些实例中，数据集600-b可作为写入操作的一部分存储于存储器装置中。
ECC码字620-b和620-c可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字620-b和620-c可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字620-b和620-c可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集600-b相关联的错误。在某些情况下，内部ECC码字625-b和625-c可用于存储于数据集中的数据或ECC码字620-b和620-c的错误检测或校正。举例来说，主机装置可识别内部ECC码字625-b和625-c，且分别基于内部ECC码字625-b和625-c确定数据集或ECC码字620-b和620-c是否包含错误。
在某些情况下，可基于数据部分615-b和615-c生成多个ECC码字620-b和620-c用于错误校正或检测。举例来说，数据部分615-b可具有随其包含的ECC码字620-b和内部ECC码字625-b。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在一些实例中，可基于ECC码字620-b和620-c和/或数据615-b、615-c生成内部ECC码字625-b和625-c用于错误校正或检测。举例来说，ECC码字620-b可具有随其包含的内部ECC码字625-b。在此些情况下，内部ECC码字625-b和625-c可分别与ECC码字620-b和620-c以及数据部分615-b和615-c相关联。举例来说，数据可包含两个数据部分。在某些情况下，两个数据部分可具有相等大小(例如，两个128位数据部分)。在其它情况下，两个数据部分可具有不同大小。ECC码字可以是与两个部分数据(例如，数据部分615-b和615-c)中的每一个相关联的两个码字，针对每一数据部分生成一个码字。在某些情况下，码字可为9位码字。内部ECC码字可以是与两个码字(例如，ECC码字620-b和620-c)和/或两个数据部分(例如，数据615-b、615-c)相关联的两个码字。在某些情况下，内部ECC码字可为6位码字。在其它实例中，数据615-b、615-c、ECC码字620-b、620-c和内部ECC码字625-b、625-c和可以是任何位大小。
在某些情况下，与第一信道相关联的信道宽度(例如，引脚610-b的数量)可扩展以在相同数据集600-b中包含ECC码字620-b和620-c，和/或内部ECC码字625-b和625-c以及数据部分615-b和615-c。在此些情况下，数据集600-b的引脚610-b的数量可扩展两个引脚610-b以在与数据部分615-b和615-c相同的数据集600-b中包含ECC码字620-b和620-c以及内部ECC码字625-b和625-c。在某些情况下，数据集600-b可包含未使用的数据位。扩展信道宽度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
在某些情况下，与所述一或多个其它信道相关联的信道宽度(例如，引脚611-b的数量)可基于ECC码字620-b、620-c和/或内部ECC码字625-b、625-c而扩展。在此些情况下，引脚611-b的数量可扩展一或多个。
信道宽度可根据主机装置和存储器装置之间的信令方案来配置。在某些情况下，主机装置可将指示发射可具有一或多个ECC码字620-b和620-c以及内部ECC码字625-b和625-c的消息发射到存储器装置。主机装置或存储器装置还可基于所述消息配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后经由第一信道接收数据615-b、615-c，且经由所述一或多个其它信道接收所述一或多个ECC码字620-b、620-c和所述一或多个内部ECC码字625-b、625-c。在一些实例中，主机装置可发射读取命令。在某些情况下，主机装置可将与数据集600-b相关联的写入命令发射到存储器装置。在此些情况下，将数据集600-b发射到存储器装置可基于写入命令。写入命令可经由用于传送与存取操作相关联的命令和地址的信道发射。在某些情况下，数据部分615-b和615-c可作为写入操作的一部分存储于存储器装置中。
ECC码字620-b和620-c可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字620-b和620-c可存储于存储器装置的不同于第一部分的第二部分中。内部ECC码字625-b和625-c可存储于存储器装置中。举例来说，内部ECC码字625-b和625-c可存储于存储器装置的不同于第一部分和第二部分的第三部分中。在某些情况下，存储器装置可生成内部ECC码字625-b和625-c，而非主机装置。在此些情况下，存储器装置可存储内部ECC码字625-b和625-c。主机装置可使用从存储器装置接收的所述一或多个内部ECC码字来检测或校正从存储器装置接收的数据、从存储器装置接收的ECC码字或这两者中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，可从存储器装置检索数据部分615-b和615-c、ECC码字620-b和620-c以及内部ECC码字625-b和625-c。在一些实例中，存储器装置可基于内部ECC码字625-b和625-c确定数据集是否包含错误。在某些情况下，存储器装置可确定数据集中不存在错误。在其它实例中，存储器装置可基于内部ECC码字625-b和625-c识别数据集中的错误且校正所述错误。
图6C示出支持用于错误校正的方法和装置的数据集600-c的实例。数据集600-c可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集600-c可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集600-c检索并发射到主机装置。
数据集600-c可以是经由两个或更多个不同信道(例如，数据信道190和/或另一信道192，例如ECC信道)传送的数据的突发的实例。第一信道可具有限定第一信道的宽度的第一数量的引脚610-c。第二信道可具有限定第二信道的宽度的第二数量的引脚611-c。举例来说，第一信道可为十六(16)个引脚宽，且第二信道可为两(2)个引脚宽。在其它实例中，第一信道可小于十六个引脚宽或超过十六个引脚宽，且第二信道可小于两个引脚宽或超过两个引脚宽。数据的突发还可具有多个单位间隔605-c，或用于传送至少一个数据符号(例如，位)的时间资源。在使用双数据速率的系统中，单位间隔可在每个时钟边沿处发生。在其它系统中，单位间隔可每个时钟循环发生。在某些情况下，数据集600-c可包含与存取操作相关联的数据部分615-d、615-e、615-f和615-g。数据集600-c还可包含一或多个ECC码字620-d、620-e、620-f和620-g。所述一或多个ECC码字620-d、620-e、620-f和620-g可分别与615-d、615-e、615-f和615-g的至少一部分相关联。数据集600-a还可包含一或多个内部ECC码字625-d、625-e、625-f和625-g。
数据集600-c示出经由第一信道(例如，数据信道)发射数据615-d、615-e、615-f和615-g以及经由一或多个其它信道发射至少一个ECC码字620-d、620-e、620-f和620-g和/或至少一个内部ECC码字625-d、625-e、625-f和625-g的实例。在某些情况下，数据615-d、615-e、615-f和615-g、ECC码字620-d、620-e、620-f和620-g，以及内部ECC码字625-d、625-e、625-f和625-g可在相同突发间隔期间发射。在某些情况下，主机装置可识别具有对应于引脚610-c的数量的宽度的待经由第一信道传送的数据615-d、615-e、615-f和615-g。主机装置还可识别与具有对应于引脚611-c的数量的宽度的待经由所述一或多个其它信道传送的数据615-d、615-e、615-f和615-g相关联的一或多个ECC码字620-d、620-e、620-f和620-g和/或内部ECC码字625-d、625-e、625-f和625-g。
主机装置或存储器装置可作为存取操作(例如，读取操作或写入操作)的一部分经由第一信道和/或所述一或多个其它信道发射数据部分615-d、615-e、615-f和615-g。主机装置或存储器装置可经由与主机装置或存储器装置发射数据部分615-d、615-e、615-f和615-g不同的信道发射ECC码字620-d、620-e、620-f和620-g以及内部ECC码字625-d、625-e、625-f和625-g。在发射ECC码字620-d、620-e、620-f和620-g之前，主机装置可基于数据部分615-d、615-e、615-f和615-g生成ECC码字620-d、620-e、620-f和620-g。举例来说，可基于数据部分615-d生成ECC码字620-d，且可基于数据部分615-e生成ECC码字620-e。
用于发射ECC码字620-d、620-e、620-f和620-g的信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在此些情况下，用于发射ECC码字620-d、620-e、620-f和620-g的信道可以是链路ECC信道。在某些情况下，可生成内部ECC码字625-d、625-e、625-f和625-g用于数据集中的错误校正，用于ECC码字620-d、620-e、620-f和620-g中的错误校正，或这两者。在此些情况下，可基于数据部分615-d、615-e、615-f和615-g以及ECC码字620-d、620-e、620-f和620-g生成内部ECC码字625-d、625-e、625-f和625-g。举例来说，可基于ECC码字620-d生成内部ECC码字625-d，且可基于ECC码字620-e生成内部ECC码字625-e。
在此些情况下，主机装置或存储器装置可发射包含数据部分615-d、615-e、615-f和615-g、ECC码字620-d、620-e、620-f和620-g以及内部ECC码字625-d、625-e、625-f和625-g的数据集600-c。主机装置还可确定数据发射包含ECC码字620-d、620-e、620-f和620-g以及内部ECC码字625-d、625-e、625-f和625-g。在某些情况下，数据集600-c可作为单个突发(例如，包含数据部分615-d、615-e、615-f和615-g、ECC码字620-d、620-e、620-f和620-g，以及内部ECC码字625-d、625-e、625-f和625-g)而发射。单个突发可与存取命令相关联。在一些实例中，数据集600-c可作为写入操作的一部分存储于存储器装置中。
ECC码字620-d、620-e、620-f和620-g可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字620-d、620-e、620-f和620-g可包含SEC ECC或SECDEDECC。在此些情况下，ECC码字620-d、620-e、620-f和620-g可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集600-c相关联的错误。在某些情况下，内部ECC码字625-d、625-e、625-f和625-g可用于存储于数据集中的数据或ECC码字620-d、620-e、620-f和620-g的错误检测或校正。举例来说，主机装置可识别内部ECC码字625-d、625-e、625-f和625-g，且分别基于内部ECC码字625-d、625-e、625-f和625-g确定数据集或ECC码字620-d、620-e、620-f和620-g是否包含错误。
在某些情况下，可基于数据部分615-d、615-e、615-f和615-g生成多个ECC码字620-d、620-e、620-f和620-g用于错误校正或检测。举例来说，数据部分615-d可具有随其包含的ECC码字620-d和内部ECC码字625-d。通过针对更多较小数据部分生成ECC码字，可检测和/或校正更多错误。在一些实例中，可基于ECC码字620-d、620-e、620-f和620-g和/或数据615-d、615-e、615-f和615-g生成内部ECC码字625-d、625-e、625-f和625-g用于错误校正或检测。举例来说，ECC码字620-d可具有随其包含的内部ECC码字625-d。在此些情况下，内部ECC码字625-d、625-e、625-f和625-g可分别与ECC码字620-d、620-e、620-f和620-g以及数据部分615-d、615-e、615-f和615-g相关联。举例来说，数据可包含四个或更多个数据部分。在某些情况下，四个或更多个数据部分可具有相等大小(例如，四个64位数据部分)。在其它情况下，四个或更多个数据部分可具有不同大小。ECC码字可以是与四个或更多个数据部分(例如，数据部分615-d、615-e、615-f和615-g)中的每一个相关联的四个或更多个码字，针对每一数据部分生成一个码字。在某些情况下，码字可为8位码字。内部ECC码字可以是与四个或更多个码字(例如，ECC码字620-d、620-e、620-f和620-g)和/或四个或更多个数据部分(例如，数据615-d、615-e、615-f和615-g)相关联的四个或更多个码字。在某些情况下，内部ECC码字可为4位码字。在其它实例中，数据615-d、615-e、615-f和615-g、ECC码字620-d、620-e、620-f和620-g，以及内部ECC码字625-d、625-e、625-f和625-g和可以是任何位大小。
在某些情况下，与第一信道相关联的信道宽度(例如，引脚610-c的数量)可扩展以在相同数据集600-c中包含ECC码字620-d、620-e、620-f和620-g，和/或内部ECC码字625-d、625-e、625-f和625-g，以及数据部分615-d、615-e、615-f和615-g。在此些情况下，数据集600-c的引脚610-c的数量可扩展三个引脚610-c以在与数据部分615-d、615-e、615-f和615-g相同的数据集600-c中包含ECC码字620-d、620-e、620-f和620-g以及内部ECC码字625-d、625-e、625-f和625-g。在某些情况下，数据集600-c可包含未使用的数据位。扩展信道宽度可改进系统中存储和传送的数据的精确度，且在一些情况下可改进包含主机装置和存储器装置的系统的信道的带宽能力。
在某些情况下，与所述一或多个其它信道相关联的信道宽度(例如，引脚611-c的数量)可基于ECC码字620-d、620-e、620-f和620-g和/或内部ECC码字625-d、625-e、625-f和625-g而扩展。在此些情况下，引脚611-c的数量可扩展一或多个。
信道宽度可根据主机装置和存储器装置之间的信令方案来配置。在某些情况下，主机装置可将指示发射可具有一或多个ECC码字620-d、620-e、620-f和620-g以及内部ECC码字625-d、625-e、625-f和625-g的消息发射到存储器装置。主机装置或存储器装置还可基于所述消息配置接收器或驱动器或这两者。在此些情况下，存储器装置可在配置接收器之后经由第一信道接收数据615-d、615-e、615-f和615-g，且经由所述一或多个其它信道接收所述一或多个ECC码字620-d、620-e、620-f和620-g以及所述一或多个内部ECC码字625-d、625-e、625-f和625-g。在一些实例中，主机装置可发射读取命令。在某些情况下，主机装置可将与数据集600-c相关联的写入命令发射到存储器装置。在此些情况下，将数据集600-c发射到存储器装置可基于写入命令。写入命令可经由用于传送与存取操作相关联的命令和地址的信道发射。在某些情况下，数据部分615-d、615-e、615-f和615-g可作为写入操作的一部分存储于存储器装置中。
ECC码字620-d、620-e、620-f和620-g可用于第二数据集中的错误校正。在此些情况下，第二数据集可存储于存储器装置的第一部分中，且ECC码字620-d、620-e、620-f和620-g可存储于存储器装置的不同于第一部分的第二部分中。内部ECC码字625-d、625-e、625-f和625-g可存储于存储器装置中。举例来说，内部ECC码字625-d、625-e、625-f和625-g可存储于存储器装置的不同于第一部分和第二部分的第三部分中。在某些情况下，存储器装置可生成内部ECC码字625-d、625-e、625-f和625-g，而非主机装置。在此些情况下，存储器装置可存储内部ECC码字625-d、625-e、625-f和625-g。主机装置可使用从存储器装置接收的所述一或多个内部ECC码字来检测或校正从存储器装置接收的数据、从存储器装置接收的ECC码字或这两者中的错误。存储器装置可被配置成作为其操作的一部分按任何次序接收数据和码字且存储数据和码字。存储器装置可被配置成作为其操作的一部分按任何次序检索数据和码字且发射数据和码字。
在某些情况下，可从存储器装置检索数据部分615-d、615-e、615-f和615-g、ECC码字620-d、620-e、620-f和620-g，以及内部ECC码字625-d、625-e、625-f和625-g。在一些实例中，存储器装置可基于内部ECC码字625-d、625-e、625-f和625-g确定数据集是否包含错误。在某些情况下，存储器装置可确定数据集中不存在错误。在其它实例中，存储器装置可基于内部ECC码字625-d、625-e、625-f和625-g识别数据集中的错误且校正所述错误。
图7A示出支持用于错误校正的方法和装置的实例系统700-a。系统700-a可包含控制器705-a(例如，主机装置的至少一部分)和存储器装置710-a的接收组件711。存储器装置710-a还可包含解串行器715、ECC组件720、DMI-ECC生成器725和DBI解码器730。控制器705-a可包含ECC生成器、DBI/DMI编码器、DMI-ECC生成器和串行化器。
如参考图3-6所描述的数据集可由控制器705-a生成和发射。控制器705-a可以是如参考图1所描述的外部存储器控制器105以及如参考图1-6所描述的主机装置的实例。在一些实例中，如参考图3-6所描述的数据集可接收和存储于存储器装置710-a处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200以及如参考图3-6所描述的存储器装置的实例。
接收组件711可与在控制器705-a和存储器装置710-a之间延伸的一或多个信道735-a、740-a和745-a耦合。在某些情况下，所述一或多个信道735-a可以是如参考图1所描述的数据信道190的实例。所述一或多个信道735-a可被配置成传送数据和/或ECC码字。所述一或多个信道740-a可以是例如参考图1所描述的ECC信道192等其它信道192的实例。所述一或多个信道740-a可被配置成传送ECC码字。在一些情况中，接收组件可不包含所述一或多个信道740。在某些情况下，所述一或多个信道740-a中的至少一个信道可以是链路ECC信道的实例。所述一或多个信道745-a可以是差分存储器接口(DMI)信道的实例。
信息可使用一或多个突发经由所述一或多个信道735-a、740-a和745-a传送。解串行器715可被配置成将经由所述一或多个信道735-a、740-a和745-a接收的信息解串行化。ECC组件720可被配置成使用ECC码字来检测和/或校正经由所述一或多个信道735-a、740-a和745-a传送的信息中发现的错误。DMI-ECC生成器725可被配置成基于经由所述一或多个信道735-a、740-a和745-a传送的信息生成ECC信息和/或DMI信息。数据总线反转(DBI)解码器730可被配置成执行关于数据总线反转的操作。
在某些情况下，接收组件711可包含导电线741，其被配置成将经由信道735-a、710-a和745-a接收的ECC码字传送到存储器装置710-a的存储器单元阵列。导电线741可与解串行器715耦合。在此些情况下，由主机装置或控制器705-a生成和发射的ECC码字可存储于存储器单元阵列中，且因此可被配置成检测或校正在存储经由信道735-a传送的数据的情境中发生的错误。
图7B示出支持用于错误校正的方法和装置的实例系统700-b。系统700-b可包含控制器705-b(例如，主机装置的至少一部分)和存储器装置710-b的发射组件712。存储器装置710-b还可包含DBI编码器750和串行器755、多路复用器760-a和760-b。控制器705-b可包含解串行器、ECC检查和校正组件、DBI解码器和串行器。
如参考图3-6所描述的数据集可由控制器705-b生成和发射。控制器705-b可以是如参考图1所描述的外部存储器控制器105以及如参考图1-6所描述的主机装置的实例。在一些实例中，如参考图3-6所描述的数据集可接收和存储于存储器装置710-b处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200以及如参考图3-6所描述的存储器装置的实例。
发射组件712可与在控制器705-b和存储器装置710-b之间延伸的一或多个信道735-b、740-b和745-b耦合。在某些情况下，所述一或多个信道735-b可以是如参考图1所描述的数据信道190的实例。所述一或多个信道735-b可被配置成传送数据和/或ECC码字。所述一或多个信道740-b可以是例如参考图1所描述的ECC信道192等其它信道192的实例。所述一或多个信道740-b可被配置成传送ECC码字。在一些情况中，接收组件可不包含所述一或多个信道740。在某些情况下，所述一或多个信道740-b中的至少一个信道可以是链路ECC信道的实例。所述一或多个信道745-b可以是DMI信道的实例。
信息可使用一或多个突发经由所述一或多个信道735-b、740-b和745-b传送。串行器755可被配置成将从存储器装置710-b的存储器单元阵列和其它组件接收的信息串行化以供经由所述一或多个信道735-b、740-b和745-b发射到控制器705-b。DBI编码器750可被配置成执行关于数据总线反转的操作。
在某些情况下，发射组件712可包含导电线742，其被配置成将从存储器装置710-b的存储器单元阵列检索以经由信道735-b、710-b和745-b发射的ECC码字传送到控制器705-b。导电线742可与串行器755和/或多路复用器760-a或760-b中的一个耦合。在此些情况下，从主机装置接收的ECC码字可从存储器单元阵列中的其存储位置检索且作为读取操作的一部分发射回到主机装置。码字可被配置成检测或校正在存储经由信道735-b传送的数据的情境中发生的错误。
图8A示出支持用于错误校正的方法和装置的数据集800-a的实例。数据集800-a可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集800-a可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集800-a检索并发射到主机装置。
数据集800-a可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚810-a。举例来说，信道可为十六(16)个引脚宽。在其它实例中，信道可小于十六个引脚宽或超过十六个引脚宽。数据的突发还可具有多个单位间隔805-a，或用于传送至少一个数据符号(例如，位)的时间资源。在某些情况下，数据集800-a可包含与存取操作相关联的数据815-a。在一些实例中，数据815-a可包含256位的数据。数据集800-a示出在单个突发中经由信道(例如，数据信道)发射数据815-a的实例。举例来说，主机装置或存储器阵列可在连续单个突发中发射数据815-a。在此类实例中，主机装置或存储器阵列可在二十四个突发中发射数据815-a。
在某些情况下，主机装置可识别具有对应于引脚810-a的数量的宽度的待经由信道传送的数据集800-a。数据集800-a还可包含等效于某一数量的单位间隔805-a的突发长度。在一些实例中，突发长度可与DQ信道的宽度和数据集800-a的大小相关联。单个突发可与存取命令相关联。在一些实例中，数据集800-a可作为写入操作的一部分存储于存储器装置中。
在某些情况下，主机装置可生成一或多个ECC码字(例如，ECC码字820)以检测和/或校正可能引入到数据815-a中的错误。然而，与数据815-a相关联的突发可能无法包含EEC码字。在一些实施方案中，ECC码字可在其它突发中经由数据信道发射。
图8B示出支持用于错误校正的方法和装置的数据集800-b的实例。数据集800-b可由如参考图1和2所描述的主机装置生成和发射，所述主机装置可以是如参考图1所描述的外部存储器控制器105的实例。在一些实例中，数据集800-b可接收和存储于存储器装置处，所述存储器装置可以是如参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例。在一些实例中，存储器装置可将数据集800-b检索并发射到主机装置。
数据集800-b可以是经由信道(例如，数据信道190)传送的数据的突发的实例。信道可具有限定信道的宽度的某一数量的引脚810-b。举例来说，信道可为十六(16)个引脚宽。在其它实例中，信道可小于十六个引脚宽或超过十六个引脚宽。数据的突发还可具有多个单位间隔805-b，或用于传送至少一个数据符号(例如，位)的时间资源。在某些情况下，主机装置可识别具有对应于引脚810-b的数量的宽度的待经由信道传送的数据集800-b。数据集800-b还可包含等效于某一数量的单位间隔805-b的突发长度。在一些实例中，突发长度可与数据信道的宽度和数据集800-b的大小相关联。
在某些情况下，数据集800-b可包含与数据的至少一部分相关联的一或多个ECC码字820-a到820-x。每一ECC码字可与数据815-a的不同突发相关联。在此类实例中，数据815-a的多个突发的ECC码字可聚合且在单个突发中经由数据信道传送。数据集800-a示出在单个突发中经由信道(例如，数据信道)发射数据和至少一个ECC码字820-a到820-x的实例。在此类实例中，数据可在连续突发中发射，且ECC码字可在单个突发中发射。单个突发可包含发射数据的连续突发数量。
主机装置或存储器装置可经由信道发射数据815-a。主机装置或存储器装置还可经由与主机装置或存储器装置发射数据815-a相同的信道但在分离的突发中发射数据集800-b(例如，包含ECC码字820-a到820-x)。在发射数据集800-b之前，主机装置可基于数据生成ECC码字820-a到820-x。举例来说，主机装置可针对每一数据部分生成ECC码字。
在此些情况下，主机装置或存储器装置可发射数据集800-b。主机装置还可确定数据发射包含ECC码字820-a到820-x。在某些情况下，数据集800-b可作为单个突发(例如，包含ECC码字820-a到820-x)发射。单个突发可与存取命令相关联。
ECC码字820-a到820-x可用于存储于存储器装置中的数据的错误检测或校正。在某些情况下，ECC码字820-a到820-x可包含SEC ECC或SECDED ECC。在此些情况下，ECC码字320-a可存储于存储器装置中且检测或校正与正存储于存储器装置中的数据集300-a相关联的错误。在某些情况下，可基于数据生成多个ECC码字820-a到820-x用于错误校正或检测。在某些情况下，数据集800-b可包含二十四个10位的码字(例如，ECC码字820-a到820-x)。
图9展示如本文所公开支持用于错误校正的方法和装置的主机装置管理器905的框图900。主机装置管理器905可以是参考图1所描述的主机装置或外部存储器控制器105的实例。主机装置管理器905可包含数据管理器910、码字生成器915、数据发射器920、消息发射器925、命令发射器930、错误检测器935、码字识别器940、码字发射器945、数据接收器950、码字接收器955、数据存储组件960，以及码字存储组件965。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
数据管理器910可识别用于经由具有宽度的信道传送的第一数据集，所述第一数据集对应于第一突发长度。在一些实例中，数据管理器910可识别与存储器装置的存取操作相关联的第一数据集。在一些实例中，数据管理器910可将第一数据集划分为部分的集合。在一些实例中，数据管理器910可经由信道且使用第二突发长度接收第三数据集。在一些实例中，数据管理器910可基于识别第二码字而确定第四数据集对应于第一数据集。
在一些实例中，数据管理器910可基于校正错误而从第四数据集生成第一数据集。
在一些实例中，数据管理器910可作为数据的单个突发经由信道发射第二数据集。在一些实例中，数据管理器910可基于第一数据集和码字生成第二数据集，其中发射第二数据集是基于生成第二数据集。在一些实例中，将第一数据集划分为部分的集合，其中经由第一信道发射第一数据集包含经由第一信道发射部分的集合。
在一些实例中，数据管理器910可基于接收第二码字而确定第二数据集为第一数据集。在一些实例中，数据管理器910可基于校正错误而从第二数据集生成第一数据集。在某些情况下，第一数据集包含与存取命令相关联的数据的单个突发。在某些情况下，第一突发长度与信道的宽度和第一数据集的大小相关联。在某些情况下，第一数据集被配置成作为写入操作的一部分存储于存储器装置中。在某些情况下，第二信道用于传送与存储器装置的存取操作相关联的错误校正信息。在某些情况下，第二信道包含链路ECC信道。在某些情况下，第一数据集包含与存取操作相关联的数据的单个突发。在某些情况下，第一数据集被配置成作为写入操作的一部分存储于存储器装置中。
码字生成器915可基于第一数据集的至少一部分生成用于错误校正的码字。在一些实例中，码字生成器915可基于第一数据集的至少一部分生成当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字。在一些实例中，码字生成器915可基于第一数据集的至少所述部分和所述码字生成用于所述第一数据集或所述码字或这两者的错误校正的第二码字，其中第二数据集包含第二码字。在一些实例中，码字生成器915可基于部分的集合生成用于错误校正的码字的集合，其中第二数据集包含码字的集合。在一些实例中，码字生成器915可基于使用第二突发长度经由信道接收第三数据集来识别第三数据集中的第二码字。
在一些实例中，码字生成器915可基于使用第二突发长度经由信道接收第三数据集来识别第三数据集中的第三码字。在一些实例中，码字生成器915可识别第三数据集中的码字的集合，所述集合的每一码字与第四数据集的至少一部分相关联，其中确定第四数据集是否包含错误是基于识别码字的集合。在一些实例中，码字生成器915可基于第一数据集的至少所述部分和所述码字生成用于所述第一数据集或所述码字或这两者的错误校正的第二码字。
在一些实例中，基于部分的集合生成用于错误校正的码字的集合，其中经由第二信道发射码字包含经由第二信道发射码字的集合。在某些情况下，针对部分的集合的每一部分生成码字的集合的单个码字。在某些情况下，码字与所有第一数据集相关联。在某些情况下，针对部分的集合的每一部分生成码字的集合的单个码字。
数据发射器920可经由信道且使用大于第一突发长度的第二突发长度发射包含第一数据集和所述码字的第二数据集。在一些实例中，数据发射器920可经由用于传送与存储器装置的存取操作相关联的数据的第一信道发射第一数据集。
消息发射器925可将指示与经由信道传送的数据的发射相关联的突发长度的消息发射到存储器装置，其中所述消息指示第二突发长度且生成码字是基于发射所述消息。在一些实例中，消息发射器925可将指示经由信道传送的发射包含用于错误校正的一或多个码字的消息发射到存储器装置，其中生成码字是基于发射所述消息。在一些实例中，消息发射器925可将指示经由第一信道传送的发射具有经由第二信道传送的用于错误校正的一或多个码字的消息发射到存储器装置，其中生成码字是基于发射所述消息。
命令发射器930可向存储器装置发射与第一数据集相关联的写入命令，其中发射第二数据集是基于发射所述写入命令。在一些实例中，命令发射器930可将读取命令发射到存储器装置，其中接收第三数据集是基于发射所述读取命令。在一些实例中，命令发射器930可向存储器装置发射与第一数据集相关联的写入命令，其中发射第一数据集和发射码字是基于发射所述写入命令。
在一些实例中，命令发射器930可将读取命令发射到存储器装置，其中接收第二数据集是基于发射所述读取命令。在某些情况下，经由用于传送与存取操作相关联的命令或地址的第三信道发射写入命令。
错误检测器935可基于识别第二码字而确定包含在第三数据集中的第四数据集是否包含错误。在一些实例中，错误检测器935可基于识别第三码字而确定第四数据集或第二码字是否包含第二错误。在一些实例中，错误检测器935可基于确定第四数据集包含错误而校正第四数据集中的错误。
在一些实例中，错误检测器935可基于第二码字确定第二数据集是否包含错误。在一些实例中，错误检测器935可基于接收第三码字而确定第二数据集或第二码字是否包含第二错误。在一些实例中，错误检测器935可基于确定第二数据集包含错误而校正第二数据集中的错误。
码字识别器940可确定经由信道的发射包含用于错误校正的一或多个码字，其中生成所述码字是基于确定经由信道的发射包含所述一或多个码字。在某些情况下，码字包含SEC ECC或SECDED ECC。在某些情况下，码字被配置成存储于存储器装置中。在某些情况下，码字被配置成当存储于存储器装置中时检测或校正与第一数据集的讹误相关联的错误。在某些情况下，码字与所有第一数据集相关联。
码字发射器945可经由第二信道发射与第一数据集相关联的码字。在一些实例中，码字发射器945可经由第二信道发射第二码字。在某些情况下，码字被配置成用于检测或校正与经由第一信道发射第一数据集相关联的错误。
数据接收器950可经由第一信道接收第二数据集。
码字接收器955可经由第二信道接收第二码字。在一些实例中，码字接收器955可经由第二信道接收第三码字用于第二数据集或第二码字或这两者的错误校正。在一些实例中，码字接收器955可经由第二信道接收码字的集合，所述集合的每一码字与经由第一信道接收的第二数据集的至少一部分相关联，其中确定第二数据集是否包含错误是基于接收码字的集合。在某些情况下，码字被配置成存储于存储器装置中。
图10展示如本文所公开支持用于错误校正的方法和装置的存储器装置管理器1005的框图1000。存储器装置管理器1005可以是如参考图1和2所描述的存储器装置110、存储器裸片160、200、装置存储器控制器155、本地存储器控制器165、260或其组合的实例。存储器装置管理器1005可包含数据接收器1010、码字识别器1015、数据存储组件1020、码字存储组件1025、码字生成器1030、消息接收器1035、数据管理器1040、命令接收器1045、数据发射器1050、错误检测器1055、码字接收器1060和码字发射器1065。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
数据接收器1010可使用第一突发长度经由具有宽度的信道接收第一数据集。在一些实例中，数据接收器1010可经由用于传送与存储器装置的存取操作相关联的数据的第一信道接收与存储器装置的存取操作相关联的第一数据集。在一些实例中，数据接收器1010可作为数据的单个突发经由信道接收第一数据集。
码字识别器1015可在第一数据集中识别包含在第一数据集中的用于第二数据集的错误校正的码字，所述第二数据集对应于信道上的第二突发长度。在一些实例中，码字识别器1015可在第一数据集中识别用于第二数据集或码字或这两者的错误校正的第二码字。
在一些实例中，在第一数据集中识别码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中将码字存储在存储器装置的第二部分中进一步包含将码字的集合存储在存储器装置的第二部分中。在一些实例中，码字识别器1015可从存储器装置的第二部分检索码字。
在一些实例中，码字识别器1015可从存储器装置检索第二码字，其中第三数据集包含第二码字。在一些实例中，码字识别器1015可从存储器装置检索第二码字，所述第二码字用于第二数据集或所述码字的错误校正。
在一些实例中，码字识别器1015可从存储器装置检索码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中第三数据集包含第二数据集的部分的集合和码字的集合。在一些实例中，在第一数据集中识别码字的集合，所述集合的每一码字与第一数据集的至少一部分一部分相关联，其中将码字存储在存储器装置的第二部分中进一步包含将码字的集合存储在存储器装置的第二部分中。
在一些实例中，码字识别器1015可从存储器装置的第二部分检索用于第二数据集的错误校正的第二码字。在一些实例中，码字识别器1015可从存储器装置检索用于第二数据集或第二码字或这两者的错误校正的第三码字。在一些实例中，从存储器装置检索码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中发射第二码字进一步包含经由第二信道发射码字的集合。
在一些实例中，码字识别器1015可作为数据的单个突发经由第二信道接收码字。在某些情况下，码字与所有第一数据集相关联。在某些情况下，码字包含SEC ECC或SECDEDECC。在某些情况下，码字被配置成当存储于存储器装置中时检测或校正与第二数据集的讹误相关联的错误。在某些情况下，码字被配置成用于检测或校正与经由第一信道接收第一数据集相关联的错误。在某些情况下，码字与所有第一数据集相关联。
数据存储组件1020可将第二数据集存储在存储器装置的第一部分中。在一些实例中，数据存储组件1020可将第一数据集存储在存储器装置的第一部分中。在某些情况下，第一数据集被配置成作为写入操作的一部分存储于存储器装置中。
码字存储组件1025可将码字存储在存储器装置的不同于第一部分的第二部分中。在一些实例中，码字存储组件1025可将码字存储在存储器装置的不同于第一部分的第二部分中。在一些实例中，码字存储组件1025可将第二码字存储在存储器装置中。
在一些实例中，码字存储组件1025可将第二码字存储在存储器装置的不同于第一部分或第二部分的第三部分中。在一些实例中，码字存储组件1025可将第二码字存储在存储器装置中。在一些实例中，码字存储组件1025可将第二码字存储在存储器装置的不同于第一部分或第二部分的第三部分中。在某些情况下，码字被配置成存储于存储器装置中。在某些情况下，码字被配置成存储于存储器装置中。
码字生成器1030可基于第一数据集和所述码字生成用于错误校正的第二码字。在一些实例中，码字生成器1030可基于第一数据集和所述码字生成用于所述第一数据集或所述码字或这两者的错误校正的第二码字。
消息接收器1035可从主机装置接收指示与经由信道的数据的发射相关联的突发长度，其中所述消息指示第一突发长度且接收第一数据集是基于接收所述消息。在一些实例中，消息接收器1035可基于所述消息中指示的突发长度配置与信道耦合的存储器装置的接收器，其中接收第一数据集是基于配置接收器。
在一些实例中，消息接收器1035可从主机装置接收指示经由信道的发射包含用于错误校正的一或多个码字的消息，其中接收第一数据集是基于接收所述消息。在一些实例中，消息接收器1035可从主机装置接收指示经由第一信道传送的发射具有经由第二信道传送的用于错误校正的一或多个码字的消息，其中接收第一数据集是基于接收所述消息。
在一些实例中，消息接收器1035可基于接收所述消息配置存储器装置的接收器，其中接收第一数据集或接收所述码字是基于配置接收器。
数据管理器1040可至少部分基于接收所述消息确定第一突发长度，其中识别所述码字是基于确定所述第一突发长度。在一些实例中，数据管理器1040可从存储器装置的第一部分检索第二数据集。在一些实例中，数据管理器1040可从存储器装置检索第二数据集的部分的集合。
在一些实例中，数据管理器1040可基于检索第二数据集和检索所述码字而生成第三数据集，其中发射第三数据集是基于生成第三数据集。在一些实例中，数据管理器1040可从存储器装置的第一部分检索第二数据集。
在一些实例中，从存储器装置检索第二数据集的部分的集合，其中发射第二数据集进一步包含经由第一信道发射部分的集合。在一些实例中，数据管理器1040可作为数据的单个突发经由第一信道接收第一数据集。在某些情况下，第二数据集包含与存取命令相关联的数据的单个突发。在某些情况下，第二突发长度小于第一突发长度。在某些情况下，第一突发长度与信道的宽度和第一数据集的大小相关联。在某些情况下，第二数据集被配置成作为写入操作的一部分存储于存储器装置中。在某些情况下，第二信道用于传送与存储器装置的存取操作相关联的错误校正信息。在某些情况下，第二信道包含链路ECC信道。
命令接收器1045可从主机装置接收与第一数据集相关联的写入命令，其中接收第一数据集是基于接收所述写入命令。在一些实例中，命令接收器1045可从主机装置接收读取命令，其中检索第二数据集和检索码字是基于接收所述读取命令。
在一些实例中，命令接收器1045可从主机装置接收与第一数据集相关联的写入命令，其中接收第一数据集或接收所述码字或这两者是基于接收所述写入命令。在一些实例中，命令接收器1045可从主机装置接收读取命令，其中检索第二数据集和检索第二码字是基于接收所述读取命令。
数据发射器1050可经由信道且使用第一突发长度发射包含第二数据集和所述码字的第三数据集。在一些实例中，数据发射器1050可经由第一信道将第二数据集发射到主机装置。
错误检测器1055可确定第二数据集或所述码字是否包含错误，其中发射第三数据集是基于确定第二数据集或所述码字包含所述错误。在一些实例中，错误检测器1055可基于确定第二数据集或所述码字包含错误而校正第二数据集或所述码字中的错误，其中发射第三数据集是基于校正所述错误。
在一些实例中，错误检测器1055可确定第二数据集或所述码字是否包含错误，其中发射第二数据集是基于确定第二数据集或第二码字包含所述错误。在一些实例中，错误检测器1055可基于确定第二数据集或第二码字包含错误而校正第二数据集或第二码字中的错误，其中发射第二数据集是基于校正所述错误。
码字接收器1060可经由第二信道接收当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字。在一些实例中，码字接收器1060可经由第二信道接收用于第一数据集或所述码字或这两者的错误校正的第二码字。
码字发射器1065可经由第二信道将第二码字发射到主机装置。在一些实例中，码字发射器1065可经由第二信道将第三码字发射到主机装置。
图11展示流程图，其示出如本文所公开的支持用于错误校正的方法和装置的方法1100。方法1100的操作可由如本文所描述的主机装置或其组件实施。举例来说，方法1100的操作可由如参考图9所描述的主机装置管理器执行。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件来执行下文描述的功能。另外或替代地，主机装置可使用专用硬件执行下文描述的功能的方面。
在1105处，主机装置可识别用于经由具有宽度的信道传送的第一数据集，所述第一数据集对应于第一突发长度。可根据参考图3和4的方法来执行1105的操作。在一些实例中，1105的操作的方面可由如参考图9所描述的数据管理器执行。
在1110处，主机装置可基于第一数据集的至少一部分生成用于错误校正的码字。可根据图3和4所描述的方法执行1110的操作。在一些实例中，1110的操作的方面可由如参考图9所描述的码字生成器执行。
在1115处，主机装置可经由信道且使用大于第一突发长度的第二突发长度发射包含第一数据集和所述码字的第二数据集。可根据图3和4所描述的方法执行1115的操作。在一些实例中，1115的操作的方面可由如参考图9所描述的数据发射器执行。
在一些实例中，所述方法可包含：识别用于经由具有宽度的信道传送的第一数据集，所述第一数据集对应于第一突发长度；基于第一数据集的至少一部分生成用于错误校正的码字；以及经由信道且使用大于第一突发长度的第二突发长度发射包含第一数据集和所述码字的第二数据集。
在一些实例中，所述方法可进一步包含基于第一数据集的至少所述部分和所述码字生成用于第一数据集或所述码字或这两者的错误校正的第二码字，其中第二数据集包含第二码字。
在一些实例中，所述方法可进一步包含将指示与经由信道传送的数据的发射相关联的突发长度的消息发射到存储器装置，其中所述消息指示第二突发长度且生成码字可基于发射所述消息。
在一些实例中，所述方法可进一步包含将指示经由信道传送的发射包含用于错误校正的一或多个码字的消息发射到存储器装置，其中生成码字可基于发射所述消息。在一些实例中，所述方法可进一步包含向存储器装置发射与第一数据集相关联的写入命令，其中发射第二数据集可基于发射所述写入命令。
在一些实例中，所述方法可进一步包含将第一数据集划分为部分的集合，以及基于部分的集合生成用于错误校正的码字的集合，其中第二数据集包含码字的集合。在一些实例中，可针对部分的集合的每一部分生成码字的集合的单个码字。在一些实例中，码字可与第一数据集的全部相关联。
在一些实例中，所述方法可进一步包含经由信道且使用第二突发长度接收第三数据集；基于经由信道使用第二突发长度接收第三数据集而识别第三数据集中的第二码字；以及基于识别第二码字确定包含在第三数据集中的第四数据集是否包含错误。
在一些实例中，所述方法可进一步包含基于经由信道使用第二突发长度接收第三数据集而识别第三数据集中的第三码字；以及基于识别第三码字确定第四数据集或第二码字是否包含第二错误。
在一些实例中，所述方法可进一步包含基于识别第二码字确定第四数据集对应于第一数据集。在一些实例中，所述方法可进一步包含基于确定第四数据集包含错误而校正第四数据集中的错误；以及基于校正所述错误从第四数据集生成第一数据集。
在一些实例中，所述方法可进一步包含识别第三数据集中的码字的集合，所述集合的每一码字与第四数据集的至少一部分相关联，其中确定第四数据集是否包含错误可基于识别码字的集合。
在一些实例中，所述方法可进一步包含将读取命令发射到存储器装置，其中接收第三数据集可基于发射所述读取命令。在所述方法的一些实例中，经由信道发射第二数据集可包含经由信道作为数据的单个突发来发射第二数据集。在一些实例中，第一数据集包含与存取命令相关联的数据的单个突发。
在一些实例中，所述方法可进一步包含基于第一数据集和码字生成第二数据集，其中发射第二数据集可基于生成第二数据集。在一些实例中，所述方法可进一步包含确定经由信道的发射包含用于错误校正的一或多个码字，其中生成码字可基于确定经由信道的发射包含所述一或多个码字。
在一些实例中，第一突发长度可与信道的宽度和第一数据集的大小相关联。在一些实例中，码字包含SEC ECC或SECDED ECC。在一些实例中，第一数据集可被配置成作为写入操作的一部分存储于存储器装置中。在一些实例中，码字可被配置成存储于存储器装置中。在一些实例中，码字可被配置成当存储于存储器装置中时检测或校正与第一数据集的讹误相关联的错误。
在一些实例中，如本文中所描述的一或多种设备可执行一或多种方法，例如方法1100。所述设备可包含特征、控制器、电路、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)，用于：识别用于经由具有宽度的信道传送的第一数据集，所述第一数据集对应于第一突发长度；基于第一数据集的至少一部分生成用于错误校正的码字；经由信道且使用大于第一突发长度的第二突发长度发射包含第一数据集和所述码字的第二数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于第一数据集的至少所述部分和所述码字生成用于第一数据集或所述码字或这两者的错误校正的第二码字，其中第二数据集包含第二码字。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：向存储器装置发射指示与经由信道传送的数据的发射相关联的突发长度的消息，其中所述消息指示第二突发长度，且生成码字可基于发射所述消息。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：向存储器装置发射指示经由信道传送的发射包含用于错误校正的一或多个码字的消息，其中生成码字可基于发射所述消息。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：向存储器装置发射与第一数据集相关联的写入命令，其中发射第二数据集可基于发射所述写入命令。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：将第一数据集划分为部分的集合，以及基于部分的集合生成用于错误校正的码字的集合，其中第二数据集包含码字的集合。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，可针对部分的集合的每一部分生成码字的集合的单个码字。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可与第一数据集的全部相关联。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：经由信道且使用第二突发长度接收第三数据集；基于经由信道使用第二突发长度接收第三数据集而识别第三数据集中的第二码字；基于识别第二码字确定包含在第三数据集中的第四数据集是否包含错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于经由信道使用第二突发长度接收第三数据集而识别第三数据集中的第三码字；以及基于识别第三码字确定第四数据集或第二码字是否包含第二错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于识别第二码字确定第四数据集对应于第一数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于确定第四数据集包含错误而校正第四数据集中的错误；以及基于校正所述错误从第四数据集生成第一数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：识别第三数据集中的码字的集合，所述集合的每一码字与第四数据集的至少一部分相关联，其中确定第四数据集是否包含错误可基于识别码字的集合。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：将读取命令发射到存储器装置，其中接收第三数据集可基于发射所述读取命令。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，经由信道发射第二数据集可包含操作、特征、控制器、电路、构件或指令，用于：经由信道作为数据的单个突发发射第二数据集。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一数据集包含与存取命令相关联的数据的单个突发。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于第一数据集和码字生成第二数据集，其中发射第二数据集可基于生成第二数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：确定经由信道的发射包含用于错误校正的一或多个码字，其中生成所述码字可基于确定经由信道的发射包含所述一或多个码字。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一突发长度可与信道的宽度和第一数据集的大小相关联。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字包含SEC ECC或SECDED ECC。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一数据集可被配置成作为写入操作的一部分存储于存储器装置中。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可被配置成存储于存储器装置中。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可被配置成当存储于存储器装置中时检测或校正与第一数据集的讹误相关联的错误。
图12展示流程图，其示出如本文所公开的支持用于错误校正的方法和装置的方法1200。方法1200的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法1200的操作可由如参考图10所描述的存储器装置管理器执行。在一些实例中，存储器控制器可执行指令集以控制存储器装置的功能元件，以执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
在1205处，存储器装置可经由具有宽度的信道接收第一数据集，所述第一数据集对应于第一突发长度。可根据图3和4所描述的方法执行1205的操作。在一些实例中，1205的操作的方面可由如参考图10所描述的数据接收器执行。
在1210处，存储器装置可在第一数据集中识别包含在第一数据集中的用于第二数据集的错误校正的码字，所述第二数据集对应于信道上的第二突发长度。可根据图3和4所描述的方法执行1210的操作。在一些实例中，1210的操作的方面可由如参考图10所描述的码字识别器执行。
在1215处，存储器装置可至少部分地基于识别所述码字而将第二数据集存储在存储器装置的第一部分中。可根据图3和4所描述的方法执行1215的操作。在一些实例中，1215的操作的方面可由如参考图10所描述的数据存储组件执行。
在1220处，存储器装置可将码字存储在存储器装置的不同于第一部分的第二部分中。可根据图3和4所描述的方法执行1220的操作。在一些实例中，1220的操作的方面可由如参考图10所描述的码字存储组件执行。
在一些实例中，所述方法可包含：经由具有宽度的信道使用第一突发长度接收第一数据集；在第一数据集中识别包含在第一数据集中的用于第二数据集的错误校正的码字，所述第二数据集对应于信道上的第二突发长度；将第二数据集存储在存储器装置的第一部分中；以及将码字存储在存储器装置的不同于第一部分的第二部分中。
在一些实例中，所述方法可进一步包含：在第一数据集中识别用于第二数据集或码字或这两者的错误校正的第二码字；以及将第二码字存储在存储器装置中。在一些实例中，所述方法可进一步包含将第二码字存储在存储器装置的不同于第一部分或第二部分的第三部分中。
在一些实例中，所述方法可进一步包含：基于第一数据集和所述码字生成用于错误校正的第二码字；以及将第二码字存储在存储器装置中。在一些实例中，所述方法可进一步包含从主机装置接收指示与经由信道的数据的发射相关联的突发长度的消息，其中所述消息指示第一突发长度，且接收第一数据集可基于接收所述消息。
在一些实例中，所述方法可进一步包含基于消息中指示的突发长度来配置与信道耦合的存储器装置的接收器，其中接收第一数据集可基于配置所述接收器。在一些实例中，所述方法可进一步包含从主机装置接收指示经由信道的发射包含用于错误校正的一或多个码字的消息，其中接收第一数据集可基于接收所述消息。
在一些实例中，所述方法可进一步包含至少部分基于接收所述消息而确定第一突发长度，其中识别所述码字可基于确定所述第一突发长度。在一些实例中，所述方法可进一步包含从主机装置接收与第一数据集相关联的写入命令，其中接收第一数据集可基于接收所述写入命令。
在一些实例中，所述方法可进一步包含在第一数据集中识别码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中将码字存储在存储器装置的第二部分中进一步包含将码字的集合存储在存储器装置的第二部分中。在一些实例中，码字可与第一数据集的全部相关联。
在一些实例中，所述方法可进一步包含：从存储器装置的第一部分检索第二数据集；从存储器装置的第二部分检索码字；以及经由信道且使用第一突发长度发射包含第二数据集和码字的第三数据集。在一些实例中，所述方法可进一步包含从存储器装置检索第二码字，其中第三数据集包含第二码字。
在一些实例中，所述方法可进一步包含：从存储器装置检索第二码字，所述第二码字用于第二数据集或码字的错误校正；以及确定第二数据集或所述码字是否包含错误，其中发射第三数据集可基于确定第二数据集或所述码字包含错误。
在一些实例中，所述方法可进一步包含基于确定第二数据集或所述码字包含错误而校正第二数据集或所述码字中的错误，其中发射第三数据集可基于校正所述错误。
在一些实例中，所述方法可进一步包含：从存储器装置检索第二数据集的部分的集合；以及从存储器装置检索码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中第三数据集包含所述第二数据集的所述部分的集合和所述码字的集合。在一些实例中，所述方法可进一步包含从主机装置接收读取命令，其中检索第二数据集和检索所述码字可基于接收所述读取命令。
在一些实例中，所述方法可进一步包含基于检索第二数据集和检索所述码字而生成第三数据集，其中发射第三数据集可基于生成第三数据集。在一些实例中，经由信道接收第一数据集可包含经由信道作为数据的单个突发而接收第一数据集。在一些实例中，第二数据集包含与存取命令相关联的数据的单个突发。在一些实例中，第二突发长度可小于第一突发长度。在一些实例中，第一突发长度可与信道的宽度和第一数据集的大小相关联。
在一些实例中，码字包含SEC ECC或SECDED ECC。在一些实例中，第二数据集可被配置成作为写入操作的一部分存储于存储器装置中。在一些实例中，码字可被配置成存储于存储器装置中。在一些实例中，码字可被配置成当存储于存储器装置中时检测或校正与第二数据集的讹误相关联的错误。
在一些实例中，如本文中所描述的一或多种设备可执行一或多种方法，例如方法1200。所述设备可包含特征、控制器、电路、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)，用于：经由具有宽度的信道使用第一突发长度接收第一数据集；在第一数据集中识别包含在第一数据集中的用于第二数据集的错误校正的码字，所述第二数据集对应于信道上的第二突发长度；将第二数据集存储在存储器装置的第一部分中；以及将码字存储在存储器装置的不同于第一部分的第二部分中。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：在第一数据集中识别用于第二数据集或所述码字或这两者的错误校正的第二码字；以及将第二码字存储在存储器装置中。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，存储第二码字可包含操作、特征、控制器、电路、构件或指令，用于：将第二码字存储在存储器装置的不同于第一部分或第二部分的第三部分中。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于第一数据集和所述码字生成用于错误校正的第二码字；以及将第二码字存储在存储器装置中。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收指示与经由信道的数据的发射相关联的突发长度的消息，其中所述消息指示第一突发长度，且接收第一数据集可基于接收所述消息。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于消息中指示的突发长度来配置与信道耦合的存储器装置的接收器，其中接收第一数据集可基于配置所述接收器。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收指示经由信道的发射包含用于错误校正的一或多个码字的消息，其中接收第一数据集可基于接收所述消息。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：至少部分基于接收所述消息而确定第一突发长度，其中识别所述码字可基于确定第一突发长度。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收与第一数据集相关联的写入命令，其中接收第一数据集可基于接收所述写入命令。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：在第一数据集中识别码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中将码字存储在存储器装置的第二部分中进一步包含将码字的集合存储在存储器装置的第二部分中。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可与第一数据集的全部相关联。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置的第一部分检索第二数据集；从存储器装置的第二部分检索码字；以及经由信道且使用第一突发长度发射包含第二数据集和码字的第三数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置检索第二码字，其中第三数据集包含第二码字。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置检索第二码字，所述第二码字用于第二数据集或码字的错误校正；以及确定第二数据集或所述码字是否包含错误，其中发射第三数据集可基于确定第二数据集或所述码字包含错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于确定第二数据集或所述码字包含错误而校正第二数据集或码字中的错误，其中发射第三数据集可基于校正所述错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置检索第二数据集的部分的集合；以及从存储器装置检索码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中第三数据集包含所述第二数据集的所述部分的集合和所述码字的集合。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收读取命令，其中检索第二数据集和检索所述码字可基于接收所述读取命令。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于检索第二数据集和检索所述码字来生成第三数据集，其中发射第三数据集可基于生成第三数据集。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，经由信道接收第一数据集可包含操作、特征、控制器、电路、构件或指令，用于：经由信道作为数据的单个突发接收第一数据集。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二数据集包含与存取命令相关联的数据的单个突发。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二突发长度可小于第一突发长度。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一突发长度可与信道的宽度和第一数据集的大小相关联。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字包含SEC ECC或SECDED ECC。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二数据集可被配置成作为写入操作的一部分存储于存储器装置中。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可被配置成存储于存储器装置中。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可被配置成当存储于存储器装置中时检测或校正与第二数据集的讹误相关联的错误。
图13展示流程图，其示出如本文所公开的支持用于错误校正的方法和装置的方法1300。方法1300的操作可由如本文所描述的主机装置或其组件实施。举例来说，方法1300的操作可由如参考图9所描述的主机装置管理器执行。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件来执行下文描述的功能。另外或替代地，主机装置可使用专用硬件执行下文描述的功能的方面。
在1305处，主机装置可基于与存储器装置的存取操作相关联的第一数据集的至少一部分生成当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字。可根据参考图5和6所描述的方法执行1305的操作。在一些实例中，1305的操作的方面可由如参考图9所描述的码字生成器执行。
在1310处，主机装置可经由用于传送与存储器装置的存取操作相关联的数据的第一信道发射第一数据集。可根据参考图5和6所描述的方法执行1310的操作。在一些实例中，1310的操作的方面可由如参考图9所描述的数据发射器执行。
在1315处，主机装置可经由第二信道发射与第一数据集相关联的码字。可根据参考图5和6所描述的方法执行1315的操作。在一些实例中，1315的操作的方面可由如参考图9所描述的码字发射器执行。
在一些实例中，所述方法可包含：识别与存储器装置的存取操作相关联的第一数据集；基于第一数据集的至少一部分生成当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字；经由用于传送与存储器装置的存取操作相关联的数据的第一信道发射第一数据集；以及经由第二信道发射与第一数据集相关联的码字。
在一些实例中，第二信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在一些实例中，第二信道包含ECC信道。在一些实例中，码字可以被配置成用于检测或校正与经由第一信道发射第一数据集相关联的错误。
在一些实例中，所述方法可包含：基于第一数据集的至少所述部分和所述码字生成用于第一数据集或所述码字或这两者的错误校正的第二码字；以及经由第二信道发射第二码字。
在一些实例中，所述方法可包含将指示经由第一信道传送的发射可具有经由第二信道传送的用于错误校正的一或多个码字的消息发射到存储器装置，其中生成码字可基于发射所述消息。
在一些实例中，所述方法可包含向存储器装置发射与第一数据集相关联的写入命令，其中发射第一数据集和发射所述码字可基于发射所述写入命令。在一些实例中，可经由用于传送与存取操作相关联的命令或地址的第三信道发射写入命令。
在一些实例中，所述方法可包含：将第一数据集划分为部分的集合，其中经由第一信道发射第一数据集包含经由第一信道发射部分的集合；以及基于部分的集合生成用于错误校正的码字的集合，其中经由第二信道发射码字包含经由第二信道发射码字的集合。在一些实例中，可针对部分的集合的每一部分生成码字的集合的单个码字。在一些实例中，码字可与第一数据集的全部相关联。
在一些实例中，所述方法可包含：经由第一信道接收第二数据集；经由第二信道接收第二码字；以及基于第二码字确定第二数据集是否包含错误。在一些实例中，所述方法可包含：经由第二信道接收用于第二数据集或第二码字或这两者的错误校正的第三码字；以及基于接收第三码字确定第二数据集或第二码字是否包含第二错误。
在一些实例中，所述方法可包含基于接收第二码字确定第二数据集可以是第一数据集。在一些实例中，所述方法可包含：基于确定第二数据集包含错误而校正第二数据集中的错误；以及基于校正所述错误从第二数据集生成第一数据集。
在一些实例中，所述方法可包含经由第二信道接收码字的集合，所述集合的每一码字与经由第一信道接收的第二数据集的至少一部分相关联，其中确定第二数据集是否包含错误可基于接收码字的集合。在一些实例中，所述方法可包含将读取命令发射到存储器装置，其中接收第二数据集可基于发射所述读取命令。
在一些实例中，第一数据集包含与存取操作相关联的数据的单个突发。在一些实例中，码字包含SEC ECC或SECDED ECC。在一些实例中，第一数据集可被配置成作为写入操作的一部分存储于存储器装置中。在一些实例中，码字可被配置成存储于存储器装置中。
在一些实例中，如本文中所描述的一或多种设备可执行一或多种方法，例如方法1300。所述设备可包含特征、控制器、电路、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)，用于：识别与存储器装置的存取操作相关联的第一数据集；基于第一数据集的至少一部分生成当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字；经由用于传送与存储器装置的存取操作相关联的数据的第一信道发射第一数据集；以及经由第二信道发射与第一数据集相关联的码字。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二信道包含ECC信道。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可以被配置成用于检测或校正与经由第一信道发射第一数据集相关联的错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于第一数据集的至少所述部分和所述码字生成用于第一数据集或所述码字或这两者的错误校正的第二码字；以及经由第二信道发射第二码字。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：向存储器装置发射指示经由第一信道传送的发射可具有经由第二信道传送的用于错误校正的一或多个码字的消息，其中生成码字可基于发射所述消息。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：向存储器装置发射与第一数据集相关联的写入命令，其中发射第一数据集和发射所述码字可基于发射所述写入命令。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，可经由用于传送与存取操作相关联的命令或地址的第三信道发射写入命令。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：将第一数据集划分为部分的集合，其中经由第一信道发射第一数据集包含经由第一信道发射部分的集合；以及基于部分的集合生成用于错误校正的码字的集合，其中经由第二信道发射码字包含经由第二信道发射码字的集合。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，可针对部分的集合的每一部分生成码字的集合的单个码字。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可与第一数据集的全部相关联。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：经由第一信道接收第二数据集；经由第二信道接收第二码字；以及基于第二码字确定第二数据集是否包含错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：经由第二信道接收用于第二数据集或第二码字或这两者的错误校正的第三码字；以及基于接收第三码字确定第二数据集或第二码字是否包含第二错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于接收第二码字确定第二数据集可以是第一数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于确定第二数据集包含错误而校正第二数据集中的错误；以及基于校正所述错误从第二数据集生成第一数据集。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：经由第二信道接收码字的集合，所述集合的每一码字与经由第一信道接收的第二数据集的至少一部分相关联，其中确定第二数据集是否包含错误可基于接收所述码字的集合。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：将读取命令发射到存储器装置，其中接收第二数据集可基于发射所述读取命令。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一数据集包含与存取操作相关联的数据的单个突发。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字包含SEC ECC或SECDED ECC。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一数据集可被配置成作为写入操作的一部分存储于存储器装置中。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可被配置成存储于存储器装置中。
图14展示流程图，其示出如本文所公开的支持用于错误校正的方法和装置的方法1400。方法1400的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法1400的操作可由如参考图10所描述的存储器装置管理器执行。在一些实例中，存储器控制器可执行指令集以控制存储器装置的功能元件来执行下文所描述的功能。另外或替代地，存储器装置可使用专用硬件执行下文描述的功能的方面。
在1405处，存储器装置可经由用于传送与存储器装置的存取操作相关联的数据的第一信道接收与存储器装置的存取操作相关联的第一数据集。可根据参考图5和6所描述的方法执行1405的操作。在一些实例中，1405的操作的方面可由如参考图10所描述的数据接收器执行。
在1410处，存储器装置可经由第二信道接收当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字。可根据参考图5和6所描述的方法执行1410的操作。在一些实例中，1410的操作的方面可由如参考图10所描述的码字接收器执行。
在1415处，存储器装置可将第一数据集存储在存储器装置的第一部分中。可根据参考图5和6所描述的方法执行1415的操作。在一些实例中，1415的操作的方面可由如参考图10所描述的数据存储组件执行。
在1420处，存储器装置可将码字存储在存储器装置的不同于第一部分的第二部分中。可根据参考图5和6所描述的方法执行1420的操作。在一些实例中，1420的操作的方面可由如参考图10所描述的码字存储组件执行。
在一些实例中，所述方法可包含：经由用于传送与存储器装置的存取操作相关联的数据的第一信道接收与存储器装置的存取操作相关联的第一数据集；经由第二信道接收当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字；将第一数据集存储在存储器装置的第一部分中；以及将码字存储在存储器装置的不同于第一部分的第二部分中。
在一些实例中，第二信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在一些实例中，第二信道包含链路ECC信道。在一些实例中，码字可以被配置成用于检测或校正与经由第一信道接收第一数据集相关联的错误。
在一些实例中，所述方法可包含：经由第二信道接收用于第一数据集或所述码字或这两者的错误校正的第二码字；以及将第二码字存储在存储器装置中。在一些实例中，所述方法可包含将第二码字存储在存储器装置的不同于第一部分或第二部分的第三部分中。
在一些实例中，所述方法可包含：基于第一数据集和所述码字生成用于第一数据集或所述码字或这两者的错误校正的第二码字；以及将第二码字存储在存储器装置中。在一些实例中，所述方法可包含从主机装置接收指示经由第一信道传送的发射可具有经由第二信道传送的用于错误校正的一或多个码字的消息，其中接收第一数据集可基于接收所述消息。
在一些实例中，所述方法可包含基于接收所述消息来配置存储器装置的接收器，其中接收第一数据集或接收所述码字可基于配置所述接收器。在一些实例中，所述方法可包含从主机装置接收与第一数据集相关联的写入命令，其中接收第一数据集或接收所述码字或这两者可基于接收所述写入命令。
在一些实例中，所述方法可包含在第一数据集中识别码字的集合，所述集合的每一码字与第一数据集的至少一部分相关联，其中将码字存储在存储器装置的第二部分中进一步包含将码字的集合存储在存储器装置的第二部分中。
在一些实例中，码字可与第一数据集的全部相关联。在一些实例中，所述方法可包含：从存储器装置的第一部分检索第二数据集；从存储器装置的第二部分检索用于第二数据集的错误校正的第二码字；经由第一信道将第二数据集发射到主机装置；以及经由第二信道将第二码字发射到主机装置。在一些实例中，所述方法可包含：从存储器装置检索用于第二数据集或第二码字或这两者的错误校正的第三码字；以及经由第二信道将第三码字发射到主机装置。
在一些实例中，所述方法可包含：从存储器装置检索用于第二数据集或第二码字或这两者的错误校正的第三码字；以及确定第二数据集或第二码字是否包含错误，其中发射第二数据集可基于确定第二数据集或第二码字包含错误。
在一些实例中，所述方法可包含基于确定第二数据集或第二码字包含错误而校正第二数据集或第二码字中的错误，其中发射第二数据集可基于校正所述错误。在一些实例中，所述方法可包含：从存储器装置检索第二数据集的部分的集合，其中发射第二数据集进一步包含经由第一信道发射部分的集合；以及从存储器装置检索码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中发射第二码字进一步包含经由第二信道发射码字的集合。
在一些实例中，所述方法可包含从主机装置接收读取命令，其中检索第二数据集和检索第二码字可基于接收所述读取命令。在一些实例中，经由第一信道接收第一数据集可包含经由第一信道作为数据的单个突发而接收第一数据集。在一些实例中，经由第二信道接收码字可包含经由第二信道作为数据的单个突发接收码字。
在一些实例中，码字包含SEC ECC或SECDED ECC。在一些实例中，第一数据集可被配置成作为写入操作的一部分存储于存储器装置中。在一些实例中，码字可被配置成存储于存储器装置中。
在一些实例中，如本文中所描述的一或多种设备可执行一或多种方法，例如方法1400。所述设备可包含特征、控制器、电路、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)，用于：经由用于传送与存储器装置的存取操作相关联的数据的第一信道接收与存储器装置的存取操作相关联的第一数据集；经由第二信道接收当存储于存储器装置中时用于检测或校正与第一数据集的讹误相关联的错误的码字；将第一数据集存储在存储器装置的第一部分中；以及将码字存储在存储器装置的不同于第一部分的第二部分中。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二信道可用于传送与存储器装置的存取操作相关联的错误校正信息。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第二信道包含链路ECC信道。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可以被配置成用于检测或校正与经由第一信道接收第一数据集相关联的错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：经由第二信道接收用于第一数据集或所述码字或这两者的错误校正的第二码字；以及将第二码字存储在存储器装置中。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，存储第二码字可包含操作、特征、控制器、电路、构件或指令，用于：将第二码字存储在存储器装置的不同于第一部分或第二部分的第三部分中。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于第一数据集和码字生成用于第一数据集或所述码字或这两者的错误校正的第二码字；以及将第二码字存储在存储器装置中。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收指示经由第一信道传送的发射可具有经由第二信道传送的用于错误校正的一或多个码字的消息，其中接收第一数据集可基于接收所述消息。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于接收所述消息来配置存储器装置的接收器，其中接收第一数据集或接收所述码字可基于配置所述接收器。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收与第一数据集相关联的写入命令，其中接收第一数据集或接收所述码字或这两者可基于接收所述写入命令。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：在第一数据集中识别码字的集合，所述集合的每一码字与第一数据集的至少一部分一部分相关联，其中将码字存储在存储器装置的第二部分中进一步包含将码字的集合存储在存储器装置的第二部分中。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可与第一数据集的全部相关联。本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置的第一部分检索第二数据集；从存储器装置的第二部分检索用于第二数据集的错误校正的第二码字；经由第一信道将第二数据集发射到主机装置；以及经由第二信道将第二码字发射到主机装置。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置检索用于第二数据集或第二码字或这两者的错误校正的第三码字；以及经由第二信道将第三码字发射到主机装置。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置检索用于第二数据集或第二码字或这两者的错误校正的第三码字；以及确定第二数据集或第二码字是否包含错误，其中发射第二数据集可基于确定第二数据集或第二码字包含错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：基于确定第二数据集或第二码字包含错误而校正第二数据集或第二码字中的错误，其中发射第二数据集可基于校正所述错误。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从存储器装置检索第二数据集的部分的集合，其中发射第二数据集进一步包含经由第一信道发射部分的集合；以及从存储器装置检索码字的集合，所述集合的每一码字与第二数据集的至少一部分相关联，其中发射第二码字进一步包含经由第二信道发射码字的集合。
本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例可进一步包含操作、特征、控制器、电路、构件或指令，用于：从主机装置接收读取命令，其中检索第二数据集和检索第二码字可基于接收所述读取命令。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，经由第一信道接收第一数据集可包含操作、特征、控制器、电路、构件或指令，用于：经由第一信道作为数据的单个突发接收第一数据集。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，经由第二信道接收码字可包含操作、特征、控制器、电路、构件或指令，用于：经由第二信道作为数据的单个突发接收码字。
在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字包含SEC ECC或SECDED ECC。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，第一数据集可被配置成作为写入操作的一部分存储于存储器装置中。在本文中所描述的方法、设备和非暂时性计算机可读介质的一些实例中，码字可被配置成存储于存储器装置中。
应注意，本文中所描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自两种或更多种方法的方面。
在一些实例中，一种设备或装置可使用通用或专用硬件执行本文中所描述的功能的方面。所述设备或装置可包含：主机装置；存储器装置，其包含用于存储与主机装置相关联的数据和用于错误检测或校正的一或多个码字的存储器单元阵列；以及一或多个信道，其用于在主机装置和存储器装置之间传送所述数据和所述一或多个码字。
在一些实例中，所述一或多个码字和数据可经由所述一或多个信道的第一信道传送。在一些实例中，所述一或多个码字和数据可经由第一信道在具有第一突发长度的单个突发中发射。在一些实例中，单个突发的第一突发长度可大于对应于所述数据的第二突发长度。
在一些实例中，所述数据可经由所述一或多个信道的第一信道传送，且所述一或多个码字可经由所述一或多个信道的不同于第一信道的第二信道传送。在一些实例中，第二信道可以是链路ECC信道。
在一些实例中，所述数据可在用于经由第二信道传送所述一或多个码字的相同突发间隔期间经由第一信道传送。在一些实例中，所述设备或装置可包含接收组件，其被配置成接收所述数据和所述一或多个码字且被配置成将所述一或多个码字发送到存储器单元阵列。
在一些实例中，所述设备或装置可包含用于在接收组件和存储器单元阵列之间传送所述一或多个码字的导电线，其中所述一或多个码字可存储于存储器单元阵列中。在一些实例中，存储器装置的接收组件包含与所述一或多个信道耦合的解串行器。
在一些实例中，所述设备或装置可包含用于基于接收所述一或多个码字检测或校正错误的组件。在一些实例中，所述设备或装置可包含用于解码数据总线反转数据的组件。在一些实例中，所述设备或装置可包含发射组件，其被配置成将存储于存储器单元阵列中的数据和所述一或多个码字发射到主机装置。
在一些实例中，所述设备或装置可包含用于在发射组件和存储器单元阵列之间传送所述一或多个码字的导电线，其中所述一或多个码字可从存储器单元阵列检索。在一些实例中，存储器装置的发射组件包含与所述一或多个信道耦合的串行器。在一些实例中，所述设备或装置可包含用于编码数据总线反转数据的组件。
在一些实例中，一种设备或装置可使用通用或专用硬件执行本文中所描述的功能的方面。所述设备或装置可包含：存储器单元阵列，其用于存储数据和用于与所述数据相关联的错误检测或校正的一或多个码字；接收组件，其被配置成接收所述数据和所述一或多个码字且被配置成将所述一或多个码字发送到存储器单元阵列；以及导电线，其用于在接收组件和存储器单元阵列之间传送所述一或多个码字。
在一些实例中，接收组件包含与一或多个信道耦合的解串行器。在一些实例中，所述设备或装置可包含用于基于接收所述一或多个码字检测或校正错误的组件。在一些实例中，所述设备或装置可包含用于解码数据总线反转数据的组件。
在一些实例中，所述设备或装置可包含用于编码数据总线反转数据的组件。在一些实例中，所述设备或装置可包含发射组件，其被配置成将存储于存储器单元阵列中的数据和所述一或多个码字发射到主机装置。
在一些实例中，所述设备或装置可包含用于在发射组件和存储器单元阵列之间传送所述一或多个码字的第二导电线，其中所述一或多个码字可从存储器单元阵列检索。在一些实例中，发射组件包含与一或多个信道耦合的串行器。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用比如开关或晶体管等一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文所使用的术语“层”指代几何结构的片层或片材，每一层可具有三个维度(例如，高度、宽度和深度)且可覆盖表面的至少一部分。举例来说，层可以是两个维度大于第三维度的三维结构，例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或更多个子层组成。在一些附图中，出于说明的目的而描绘三维层的两个维度。然而，所属领域的技术人员将认识到，层在本质上为三维的。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(silicon-on-insulator，SOI)衬底，例如玻璃上硅(silicon-on-glass，SOG)或蓝宝石上硅(silicon-on-sapphire，SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端子装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括重度掺杂(例如简并)的半导体区。源极与漏极可通过轻度掺杂的半导体区或沟道分离。如果沟道是n型(即，多数载流子为信号)，则FET可以被称作n型FET。如果沟道是p型(即，多数载流子为电穴)，则FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“去激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中本公开所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器；但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器结合DSP核心，或任何其它此类配置)。
本文中所描述的功能可以用硬件、由处理器执行的软件、固件或其任何组合实施。如果用由处理器执行的软件来实施，则可将功能作为一或多个指令或代码存储于计算机可读介质上或通过计算机可读介质发射。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一个的组合执行的软件实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应以与短语“至少部分地基于”相同的方式来解释。
计算机可读介质包含非暂时性计算机存储介质以及通信介质两者，所述通信介质包含促进将计算机程序从一处传递到另一处的任何介质。非暂时性存储介质可为可由通用或专用计算机存取的任何可用介质。借助于实例而非限制，非暂时性计算机可读介质可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、紧密光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性介质。并且，适当地将任何连接称作计算机可读介质。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术包含在介质的定义中。如本文所使用的磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘及蓝光光盘，其中磁盘通常是以磁性方式再现数据，而光盘是用激光以光学方式再现数据。以上各者的组合也包含在计算机可读介质的范围内。
提供本文的描述使得所属领域的技术人员能够制造或使用本公开。对本公开的各种修改对于所属领域的技术人员将是显而易见的，且可在不脱离本公开的范围的情况下将本文中所定义的一般原理应用于其它变型。因此，本公开不限于本文描述的实例及设计，而是应被赋予与本文公开的原理及新颖特征一致的最宽范围。
Claims (25)
1.一种方法，其包括：
识别用于经由具有宽度的信道传送的第一数据集，所述第一数据集对应于第一突发长度；
至少部分地基于所述第一数据集的至少一部分生成用于错误校正的码字；以及
经由所述信道且使用大于所述第一突发长度的第二突发长度发射包含所述第一数据集和所述码字的第二数据集。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于所述第一数据集的至少所述部分和所述码字生成用于所述第一数据集或所述码字或这两者的错误校正的第二码字，其中所述第二数据集包含所述第二码字。
3.根据权利要求1所述的方法，其进一步包括：
向存储器装置发射指示与经由所述信道传送的数据的发射相关联的突发长度的消息，其中所述消息指示所述第二突发长度，且生成所述码字至少部分地基于发射所述消息。
4.根据权利要求1所述的方法，其进一步包括：
将所述第一数据集划分为多个部分；以及
至少部分地基于所述多个部分生成用于错误校正的多个码字，其中所述第二数据集包含所述多个码字。
5.根据权利要求1所述的方法，其进一步包括：
经由所述信道且使用所述第二突发长度接收第三数据集；
至少部分地基于经由所述信道且使用所述第二突发长度接收所述第三数据集而在所述第三数据集中识别第二码字；以及
至少部分地基于识别所述第二码字确定包含在所述第三数据集中的第四数据集是否包含错误。
6.根据权利要求5所述的方法，其进一步包括：
至少部分地基于经由所述信道使用所述第二突发长度接收所述第三数据集而识别所述第三数据集中的第三码字；
至少部分地基于识别所述第三码字确定所述第四数据集或所述第二码字是否包含第二错误；
至少部分地基于确定所述第四数据集包含所述第二错误而校正所述第四数据集中的所述第二错误；以及
至少部分地基于校正所述第二错误而从所述第四数据集生成所述第一数据集。
7.根据权利要求5所述的方法，其进一步包括：
至少部分地基于识别所述第二码字确定所述第四数据集对应于所述第一数据集。
8.根据权利要求1所述的方法，其中所述第一突发长度与所述信道的所述宽度和所述第一数据集的大小相关联。
9.一种方法，其包括：
经由具有宽度的信道接收第一数据集，所述第一数据集对应于第一突发长度；
在所述第一数据集中识别用于包含在所述第一数据集中的第二数据集的错误校正的码字，所述第二数据集对应于所述信道上的第二突发长度；
至少部分地基于识别所述码字将所述第二数据集存储在存储器装置的第一部分中；以及
将所述码字存储在所述存储器装置的不同于所述第一部分的第二部分中。
10.根据权利要求9所述的方法，其进一步包括：
在所述第一数据集中识别用于所述第二数据集、所述码字或这两者的错误校正的第二码字；以及
将所述第二码字存储在所述存储器装置中。
11.根据权利要求10所述的方法，其中存储所述第二码字包括：
将所述第二码字存储在所述存储器装置的不同于所述第一部分或所述第二部分的第三部分中。
12.根据权利要求9所述的方法，其进一步包括：
至少部分地基于所述第一数据集和所述码字生成用于错误校正的第二码字；以及
将所述第二码字存储在所述存储器装置中。
13.根据权利要求9所述的方法，其进一步包括：
从主机装置接收指示与经由所述信道的数据的发射相关联的突发长度的消息，其中所述消息指示所述第一突发长度，且接收所述第一数据集至少部分地基于接收所述消息。
14.根据权利要求9所述的方法，其进一步包括：
在所述第一数据集中识别多个码字，所述多个码字的每一码字与所述第二数据集的至少一部分相关联，其中将所述码字存储在所述存储器装置的所述第二部分中进一步包括将所述多个码字存储在所述存储器装置的所述第二部分中。
15.根据权利要求9所述的方法，其进一步包括：
从所述存储器装置的所述第一部分检索所述第二数据集；
从所述存储器装置的所述第二部分检索所述码字；以及
经由所述信道且使用所述第一突发长度发射包含所述第二数据集和所述码字的第三数据集。
16.根据权利要求15所述的方法，其进一步包括：
从所述存储器装置检索第二码字，所述第二码字用于所述第二数据集或所述码字的错误校正；
确定所述第二数据集或所述码字是否包含错误，其中发射所述第三数据集至少部分地基于确定所述第二数据集或所述码字包含所述错误；以及
至少部分地基于确定所述第二数据集或所述码字包含所述错误而校正所述第二数据集或所述码字中的所述错误，其中发射所述第三数据集至少部分地基于校正所述错误。
17.一种系统，其包括：
主机装置；
存储器装置，其包含存储器单元阵列，所述存储器单元阵列用于存储与所述主机装置相关联的数据以及存储用于存储于所述存储器单元阵列中的所述数据的错误检测或校正的一或多个码字；以及
一或多个信道，其用于在所述主机装置和所述存储器装置之间传送所述数据和所述一或多个码字。
18.根据权利要求17所述的系统，其中所述一或多个码字和所述数据经由所述一或多个信道的第一信道传送。
19.根据权利要求17所述的系统，其中所述一或多个码字和所述数据经由第一信道在具有第一突发长度的单个突发中发射。
20.根据权利要求19所述的系统，其中所述单个突发的所述第一突发长度大于对应于所述数据的第二突发长度。
21.一种设备，其包括：
存储器单元阵列，其用于存储数据和用于与所述数据相关联的错误检测或校正的一或多个码字；
接收组件，其被配置成接收所述数据和所述一或多个码字，且被配置成将所述一或多个码字发送到所述存储器单元阵列；以及
导电线，其用于在所述接收组件和所述存储器单元阵列之间传送所述一或多个码字。
22.根据权利要求21所述的设备，其中所述接收组件包括与一或多个信道耦合的解串行器。
23.根据权利要求21所述的设备，其进一步包括：
用于至少部分地基于接收所述一或多个码字检测或校正错误的组件。
24.根据权利要求21所述的设备，其进一步包括：
用于解码数据总线反转数据的组件；以及
用于编码数据总线反转数据的组件。
25.根据权利要求21所述的设备，其进一步包括：
发射组件，其被配置成将存储于所述存储器单元阵列中的所述数据和所述一或多个码字发射到主机装置，所述发射组件包括与一或多个信道耦合的串行器。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862746316P | 2018-10-16 | 2018-10-16 | |
| US62/746,316 | 2018-10-16 | ||
| US16/579,219 | 2019-09-23 | ||
| US16/579,219 US11216333B2 (en) | 2018-10-16 | 2019-09-23 | Methods and devices for error correction |
| PCT/US2019/054325 WO2020081238A1 (en) | 2018-10-16 | 2019-10-02 | Methods and devices for error correction |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112997158A true CN112997158A (zh) | 2021-06-18 |
Family
ID=70160013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980074219.7A Pending CN112997158A (zh) | 2018-10-16 | 2019-10-02 | 用于错误校正的方法和装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US11216333B2 (zh) |
| EP (1) | EP3867761A4 (zh) |
| KR (2) | KR20240010108A (zh) |
| CN (1) | CN112997158A (zh) |
| WO (1) | WO2020081238A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792732B (zh) * | 2021-11-30 | 2023-02-11 | 慧榮科技股份有限公司 | 介面電路、記憶體控制器與用以校正介面電路內之訊號處理裝置之校正方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220140234A (ko) * | 2021-04-09 | 2022-10-18 | 삼성전자주식회사 | 멀티 레벨 신호 시스템에서 최적 전이 코드를 생성하기 위한 신호 처리 방법 및 반도체 장치 |
| WO2023106434A1 (ko) * | 2021-12-06 | 2023-06-15 | 주식회사 딥아이 | Ddr sdram 인터페이스를 이용한 dram 지원 에러 정정 방법 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090063731A1 (en) * | 2007-09-05 | 2009-03-05 | Gower Kevin C | Method for Supporting Partial Cache Line Read and Write Operations to a Memory Module to Reduce Read and Write Data Traffic on a Memory Channel |
| US20090177944A1 (en) * | 2007-09-26 | 2009-07-09 | Shinichi Kanno | Semiconductor memory device and its control method |
| US20090183052A1 (en) * | 2007-08-31 | 2009-07-16 | Shinichi Kanno | Semiconductor memory device and method of controlling the same |
| WO2010001502A1 (ja) * | 2008-06-30 | 2010-01-07 | 国立大学法人愛媛大学 | 復号化装置、垂直磁気記録再生装置、受信装置、および、復号化方法 |
| JP2010238363A (ja) * | 2010-07-29 | 2010-10-21 | Toshiba Corp | 半導体記憶装置 |
| US20140122974A1 (en) * | 2012-11-01 | 2014-05-01 | Eun-Jin Yun | Memory module, memory system having the same, and methods of reading therefrom and writing thereto |
| US8942028B1 (en) * | 2014-06-16 | 2015-01-27 | Sandisk Technologies Inc. | Data reprogramming for a data storage device |
| WO2015016879A1 (en) * | 2013-07-31 | 2015-02-05 | Hewlett-Packard Development Company, L.P. | Operating a memory unit |
| CN105659332A (zh) * | 2013-11-27 | 2016-06-08 | 英特尔公司 | 存储器中的错误校正 |
| US20160224414A1 (en) * | 2015-02-03 | 2016-08-04 | Qualcomm Incorporated | DUAL IN-LINE MEMORY MODULES (DIMMs) SUPPORTING STORAGE OF A DATA INDICATOR(S) IN AN ERROR CORRECTING CODE (ECC) STORAGE UNIT DEDICATED TO STORING AN ECC |
| US20160357632A1 (en) * | 2015-06-08 | 2016-12-08 | Sandisk Technologies Inc. | Data storage device and method for storing multiple codewords and redundancy information at a word line |
| US20180046541A1 (en) * | 2016-08-15 | 2018-02-15 | Samsung Electronics Co., Ltd. | Dram assist error correction mechanism for ddr sdram interface |
| US20180137067A1 (en) * | 2016-11-16 | 2018-05-17 | Rambus Inc. | Multi-Mode Memory Module and Memory Component |
| US20180210787A1 (en) * | 2016-05-02 | 2018-07-26 | Intel Corporation | Internal error checking and correction (ecc) with extra system bits |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000508128A (ja) * | 1995-10-24 | 2000-06-27 | ジェネラル・インスツルメント・コーポレイション | マルチレイヤー送信フォーマットの物理的レイヤーを通じた可変長バースト送信 |
| US7149824B2 (en) * | 2002-07-10 | 2006-12-12 | Micron Technology, Inc. | Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction |
| US8055976B2 (en) * | 2007-08-13 | 2011-11-08 | International Business Machines Corporation | System and method for providing error correction and detection in a memory system |
| KR102164019B1 (ko) * | 2014-01-27 | 2020-10-12 | 에스케이하이닉스 주식회사 | 버스트 랭스 제어 장치 및 이를 포함하는 반도체 장치 |
| US9286218B2 (en) * | 2014-03-10 | 2016-03-15 | Everspin Technologies, Inc. | Word line auto-booting in a spin-torque magnetic memory having local source lines |
| US9442801B2 (en) * | 2014-09-26 | 2016-09-13 | Hewlett Packard Enterprise Development Lp | Platform error correction |
| KR102238706B1 (ko) | 2014-11-28 | 2021-04-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| KR102324769B1 (ko) * | 2015-06-29 | 2021-11-10 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| KR20170002053U (ko) | 2015-12-02 | 2017-06-12 | 대우조선해양 주식회사 | 선박용 배기구의 연소가스 배출구조 |
| US10606692B2 (en) * | 2017-12-20 | 2020-03-31 | International Business Machines Corporation | Error correction potency improvement via added burst beats in a dram access cycle |
| US10671497B2 (en) * | 2018-01-19 | 2020-06-02 | International Business Machines Corporation | Efficient and selective sparing of bits in memory systems |
-
2019
- 2019-09-23 US US16/579,219 patent/US11216333B2/en active Active
- 2019-10-02 KR KR1020247001590A patent/KR20240010108A/ko not_active Application Discontinuation
- 2019-10-02 KR KR1020217013535A patent/KR102627211B1/ko active IP Right Grant
- 2019-10-02 WO PCT/US2019/054325 patent/WO2020081238A1/en unknown
- 2019-10-02 EP EP19873743.9A patent/EP3867761A4/en not_active Withdrawn
- 2019-10-02 CN CN201980074219.7A patent/CN112997158A/zh active Pending
-
2021
- 2021-12-22 US US17/559,531 patent/US11907061B2/en active Active
-
2024
- 2024-02-07 US US18/435,679 patent/US20240176696A1/en active Pending
Patent Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090183052A1 (en) * | 2007-08-31 | 2009-07-16 | Shinichi Kanno | Semiconductor memory device and method of controlling the same |
| CN101622603A (zh) * | 2007-08-31 | 2010-01-06 | 株式会社东芝 | 半导体存储器件及其控制方法 |
| US20090063731A1 (en) * | 2007-09-05 | 2009-03-05 | Gower Kevin C | Method for Supporting Partial Cache Line Read and Write Operations to a Memory Module to Reduce Read and Write Data Traffic on a Memory Channel |
| US20090177944A1 (en) * | 2007-09-26 | 2009-07-09 | Shinichi Kanno | Semiconductor memory device and its control method |
| CN101622604A (zh) * | 2007-09-26 | 2010-01-06 | 株式会社东芝 | 半导体存储器件及其控制方法 |
| EP2203819A1 (en) * | 2007-09-26 | 2010-07-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and its control method |
| WO2010001502A1 (ja) * | 2008-06-30 | 2010-01-07 | 国立大学法人愛媛大学 | 復号化装置、垂直磁気記録再生装置、受信装置、および、復号化方法 |
| JP2010238363A (ja) * | 2010-07-29 | 2010-10-21 | Toshiba Corp | 半導体記憶装置 |
| US20140122974A1 (en) * | 2012-11-01 | 2014-05-01 | Eun-Jin Yun | Memory module, memory system having the same, and methods of reading therefrom and writing thereto |
| WO2015016879A1 (en) * | 2013-07-31 | 2015-02-05 | Hewlett-Packard Development Company, L.P. | Operating a memory unit |
| US20160147598A1 (en) * | 2013-07-31 | 2016-05-26 | Hewlett-Packard Development Company, L.P. | Operating a memory unit |
| CN105659332A (zh) * | 2013-11-27 | 2016-06-08 | 英特尔公司 | 存储器中的错误校正 |
| US8942028B1 (en) * | 2014-06-16 | 2015-01-27 | Sandisk Technologies Inc. | Data reprogramming for a data storage device |
| US20160224414A1 (en) * | 2015-02-03 | 2016-08-04 | Qualcomm Incorporated | DUAL IN-LINE MEMORY MODULES (DIMMs) SUPPORTING STORAGE OF A DATA INDICATOR(S) IN AN ERROR CORRECTING CODE (ECC) STORAGE UNIT DEDICATED TO STORING AN ECC |
| CN107209703A (zh) * | 2015-02-03 | 2017-09-26 | 高通股份有限公司 | 支持在专用于存储错误校正码(ecc)的ecc存储单元中的数据指示符的存储的双列直插式存储器模块(dimm) |
| EP3224723A1 (en) * | 2015-02-03 | 2017-10-04 | Qualcomm Incorporated | DUAL IN-LINE MEMORY MODULES (DIMMs) SUPPORTING STORAGE OF A DATA INDICATOR(S) IN AN ERROR CORRECTING CODE (ECC) STORAGE UNIT DEDICATED TO STORING AN ECC |
| US20160357632A1 (en) * | 2015-06-08 | 2016-12-08 | Sandisk Technologies Inc. | Data storage device and method for storing multiple codewords and redundancy information at a word line |
| US20180210787A1 (en) * | 2016-05-02 | 2018-07-26 | Intel Corporation | Internal error checking and correction (ecc) with extra system bits |
| CN109074851A (zh) * | 2016-05-02 | 2018-12-21 | 英特尔公司 | 利用额外系统位的内部错误校验和校正（ecc） |
| US20180046541A1 (en) * | 2016-08-15 | 2018-02-15 | Samsung Electronics Co., Ltd. | Dram assist error correction mechanism for ddr sdram interface |
| CN107766172A (zh) * | 2016-08-15 | 2018-03-06 | 三星电子株式会社 | 用于ddr sdram接口的dram辅助纠错机制 |
| US20180137067A1 (en) * | 2016-11-16 | 2018-05-17 | Rambus Inc. | Multi-Mode Memory Module and Memory Component |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792732B (zh) * | 2021-11-30 | 2023-02-11 | 慧榮科技股份有限公司 | 介面電路、記憶體控制器與用以校正介面電路內之訊號處理裝置之校正方法 |
| US12026041B2 (en) | 2021-11-30 | 2024-07-02 | Silicon Motion, Inc. | Interface circuit, memory controller and method for calibrating signal processing devices in an interface circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US11216333B2 (en) | 2022-01-04 |
| EP3867761A4 (en) | 2022-06-15 |
| US20240176696A1 (en) | 2024-05-30 |
| KR20210055793A (ko) | 2021-05-17 |
| US11907061B2 (en) | 2024-02-20 |
| WO2020081238A1 (en) | 2020-04-23 |
| US20220188186A1 (en) | 2022-06-16 |
| EP3867761A1 (en) | 2021-08-25 |
| US20200117537A1 (en) | 2020-04-16 |
| KR20240010108A (ko) | 2024-01-23 |
| KR102627211B1 (ko) | 2024-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114080588B (zh) | 用于存储器装置的擦除速率控制 | |
| CN113454602B (zh) | 具有可配置内部错误校正模式的存储器装置 | |
| CN113454721B (zh) | 存储器装置的刷新速率控制 | |
| CN113039528A (zh) | 存储器装置的纠错管理 | |
| US11334435B2 (en) | Safety event detection for a memory device | |
| CN114097038B (zh) | 具有用于错误校正的状态反馈的存储器装置 | |
| US11907061B2 (en) | Methods and devices for error correction | |
| US11086803B2 (en) | Dynamically configuring transmission lines of a bus | |
| CN113383324A (zh) | 用于存储器装置的信道调制 | |
| CN113039533B (zh) | 灵活总线管理 | |
| US20230206969A1 (en) | Buffer configurations for communications between memory dies and a host device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210618 |
|
| WD01 | Invention patent application deemed withdrawn after publication |