CN114080588A - 用于存储器装置的擦除速率控制 - Google Patents

Abstract

描述用于存储器装置的擦除速率控制的方法、系统及装置。举例来说，在擦除操作期间，存储器装置可对从所述存储器装置的存储器阵列读取的数据执行错误校正操作。所述存储器装置可确定在所述擦除操作期间检测或校正的错误量，且基于所述错误量确定所述存储器阵列的条件。所述存储器装置可向主机装置指示所述存储器阵列的所述所确定条件。在一些情况下，所述存储器装置可基于所述存储器阵列的一或多个条件执行擦除操作。举例来说，随着所述存储器阵列的条件劣化，所述存储器装置可以增加的速率执行擦除操作。

Description

用于存储器装置的擦除速率控制

交叉参考

本专利申请要求贝姆(Boehm)等人在2019年6月6日提交的标题为“用于存储器装置的擦除速率控制(SCRUB RATE CONTROL FOR A MEMORY DEVICE)”的第16/433,891号美国专利申请的优先权，所述专利申请转让给本受让人且明确地以引用方式并入本文中。

背景技术

下文大体上涉及一种包含至少一个存储器装置的系统，且更确切地说涉及用于存储器装置的擦除速率控制。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使不存在外部电源也如此。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。

在一些情况下，存储器装置可在指定高可靠性水平的系统内使用。此类系统可包含例如汽车或其中涉及安全性的其它系统。然而，存储器装置的健康状况可随时间降级，这可导致不可恢复的存储器错误或其它问题。

附图说明

图1说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的系统的实例。

图2说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的存储器裸片的实例。

图3说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的系统的实例。

图4及5说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的过程流的实例。

图6展示根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的存储器装置的框图。

图7到11展示说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的一或多种方法的流程图。

具体实施方式

存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备例如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车辆的电子组件等。在一些情况下，支持某些实施方案(例如，机动车，在一些情况下具有自主或半自主驾驶能力)的应用程序的存储器装置可能受制于增加的可靠性约束。因此，可预期用于一些应用的存储器装置(例如，DRAM)以受制于相对较高行业标准或规范(例如，较高可靠性约束)的可靠度操作。

在一些情况下，存储在存储器装置中的数据可能被损坏(例如，归因于泄漏、寄生耦合或电磁干扰(EMI))。数据的损坏可指存储在存储器装置内的数据的逻辑值的无意改变，且因此可指由一或多个存储器单元存储的逻辑值的非预期改变(例如，从逻辑一(1)到逻辑零(0)，或反之亦然)。举例来说，存储器装置可执行读取操作以确定存储在存储器装置内的数据的逻辑值且可输出从存储器单元读取的逻辑值。位的所存储逻辑值与其原始和预期逻辑值的偏差可称为错误、位错误或数据错误，且可能由存储器单元上的所存储电压的损坏引起。一些存储器装置可经配置以在内部检测且在至少一些情况下校正(修复)这种数据损坏或错误，从而恢复在损坏之前存储的数据。此错误检测及校正可依赖于一或多个错误校正码(ECC)(例如，分组码、卷积码、汉明码、低密度奇偶校验码、涡轮码、极化码)，且相关过程、操作及技术可称为ECC过程、ECC操作、ECC技术，或在一些情况下简称为ECC。在存储器装置内部对先前存储在存储器装置处的数据进行的错误检测及校正可通常称为内部或裸片上ECC(不管在单裸片存储器装置还是多裸片存储器装置内)，且支持内部或裸片上ECC的存储器装置可称为ECC存储器或裸片上ECC存储器。可在存储器系统中执行其它类型的ECC。举例来说，内嵌ECC可指由主机装置检查(例如，或校正)的存储在存储器装置中的数据内的嵌入ECC信息(例如，由主机装置)。也就是说，对于内嵌ECC，存储器装置可能不知道ECC信息且可将数据及ECC信息两者视为数据。在另一实例中，额外的ECC位可伴随数据信道中的数据用于读取及/或写入操作，并且可用于检测或校正在存储器装置与主机装置之间传输数据时发生的错误。此类型的ECC可称为链路ECC。

在写入命令的执行期间，具有ECC存储器的存储器装置可对将存储在存储器阵列处的数据(例如，从主机装置接收)执行错误校正操作，以生成对应于数据的错误校正信息。作为写入操作的一部分，存储器装置可将数据及错误校正信息存储在存储器阵列处。存储器装置可经配置以擦除存储器阵列(例如，根据特定速率)，以便检测或校正存储在存储器阵列处的数据内的误差。执行擦除操作的速率可对应于擦除整个存储器阵列的周期性。为了执行擦除操作，存储器装置可生成内部命令(例如，存储器命令及地址)以擦除存储器阵列的每个行。或者，存储器装置可从主机装置接收指示擦除操作的阶段的一或多个擦除命令。擦除操作可包含存储器装置读取数据，对数据执行错误校正操作(例如，检测数据内的错误、生成校正数据)，且一些情况下，将校正数据写回到存储器阵列。单个擦除操作可对应于存储器装置擦除存储器阵列的行中的每一个。因为擦除操作可能够在错误量累积超出错误校正操作的能力之前校正错误，所以擦除操作可提高存储器装置的可靠性。

在执行擦除操作期间确定的检测或校正错误的量可指示存储器阵列的条件(例如，对应于存储在存储器阵列处的数据的完整性)。举例来说，在擦除操作期间检测或校正相对较低的错误量可指示存储器阵列的良好条件(例如，对应于存储器阵列的相对较高水平的数据完整性)。或者，在擦除操作期间检测或校正相对较高的错误量可指示存储器阵列的劣化或不令人满意的条件(例如，对应于存储器阵列的相对较低水平的数据完整性)。在一些情况下，存储器装置可向主机装置指示存储器阵列的条件。此外，用于执行擦除操作的速率可对应于存储器阵列的条件。举例来说，随着存储器阵列的条件降级，存储器装置可根据更高速率执行擦除操作。基于存储器阵列的条件增加擦除速率可增加存储器装置的可靠性。

最初在如参考图1到3所描述的存储器系统及存储器裸片的上下文中描述本公开的特征。在如参考图4及5描述的过程流的上下文中进一步描述本公开的特征。通过与如参考图6到11所描述的用于存储器装置的擦除速率控制相关的设备图及流程图进一步说明及参考所述设备图及流程图描述本公开的这些及其它特征。

图1说明根据如本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，可将所述一或多个存储器装置描述为单个存储器装置110。

系统100可包含例如计算装置、移动计算装置、无线装置或图形处理装置的电子装置的部分。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可为经配置以存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。

系统100的至少部分可为主机装置的实例。此种主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等。在一些情况下，主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100为图形卡。

在一些情况下，存储器装置110可为经配置以与系统100的其它组件通信并提供可能供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可经配置以与至少一种或多种不同类型的系统100合作。系统100的组件与存储器装置110之间的传信可用于支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100及存储器装置110的不同封装、系统100与存储器装置110之间的时钟传信及同步、定时惯例，及/或其它因素。

存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。

处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。

BIOS组件125可为包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可为任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或专用图形端口。外围组件130可为本领域技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120及外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

输出150可表示在系统100外部的装置或信号，其经配置以从系统100或其任何组件接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或另一处理器或印刷电路板等等。在一些情况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每个存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b，及/或本地存储器控制器165-N)，及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b，及/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170及/或存储器单元的特征。

存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此堆叠或彼此靠近。在一些情况下，3D存储器装置中的存储器裸片160-N可称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠的存储器裸片160-N(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。与单个2D存储器装置相比，这可增加可位于衬底上的存储器单元的数量，这继而可降低生产成本或提高存储器阵列的性能，或降低生产成本且提高存储器阵列的性能。在一些3D存储器装置中，不同层面可共享至少一个共同存取线，使得一些层面可共享字线、数字线及/或板线中的至少一个。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件及软件，且可经配置以接收、传输或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或接收指示存储器装置110会将存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155及/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制及传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。

本地存储器控制器165(例如，存储器裸片160本地的)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此，本地存储器控制器165可经配置以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据及/或命令的传送。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含生成共同(源)数据时钟信号的共同数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120及存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫及存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的部分。

在一些情况下，端子的引脚或衬垫可为信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含信号路径(例如，在存储器装置110或其组件内部，例如在存储器裸片160内部的信号路径)，所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。

信道115(及相关联的信号路径及端子)可专用于传送特定类型的信息。在一些情况下，信道115可为聚合信道且因此可包含多个单独的信道。举例来说，数据信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。通过信道传送的信号可使用双数据速率(DDR)信令。举例来说，信号的一些符号可寄存在时钟信号的上升沿上，并且信号的其它符号可寄存在时钟信号的下降沿上。通过信道传送的信号可使用单数据速率(SDR)传信。举例来说，可针对每一时钟循环记录信号的一个符号。

在一些情况下，信道115可包含一或多个命令及地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含具有所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿及/或下降时钟信号沿上。在一些情况下，CA信道186可包含任何数量的信号路径以解码地址及命令数据(例如，八个或九个或更多个信号路径)。

在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105及存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下，时钟信号可为单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号及CK_c信号)可提供用于存储器装置110的命令及寻址操作或者存储器装置110的其它系统范围内的操作的定时参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。

在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据及/或控制信息。举例来说，数据信道190可传送将写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。

在一些情况下，信道115可包含一或多个条件指示符信道192。条件指示符信道192可向外部存储器控制器105指示存储器阵列170中的一或多个的条件。也就是说，存储器装置110(例如，通过装置存储器控制器155或本地存储器控制器165)可确定存储器阵列170中的一或多个的条件，其中存储器阵列的条件对应于存储在存储器阵列处的数据的完整性水平。存储器装置110可基于在擦除操作期间检测到的错误量而确定存储器阵列170的条件。举例来说，随着在擦除操作期间检测到的错误量增加，存储器装置110可确定存储器阵列的条件恶化。存储器装置110可通过条件指示符信道192向外部存储器控制器105指示存储器阵列170的所确定条件。在一些情况下，擦除操作的速率可基于由条件指示符信道192通过存储器装置110指示的条件。举例来说，随着存储器阵列170的条件降级，存储器装置110可根据更高速率执行擦除操作。基于存储器阵列170的条件增加擦除速率可增加存储器装置110的可靠性。

在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道194。这些其它信道194可包含任何数量的信号路径。

在一些情况下，其它信道194可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号及WCK_c信号)可提供一般用于存储器装置110的存取操作的定时参考(例如，用于读取及写入操作两者的定时参考)。因此，写入时钟信号WCK也可称为数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号及WCK_c信号)，并且WCK信道的信号路径可相应地进行配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟生成，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。

在一些情况下，其它信道194可包含一或多个错误检测码(EDC)信道。EDC信道可经配置以传送例如校验和的错误检测信号，以提高系统可靠性。EDC通道可包含任何数量的信号路径。

信道115可使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件的高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。

可使用各种不同的调制方案来调制在信道115上传送的信号。在一些情况下，可使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可经配置以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号(例如，PAM2)的脉冲振幅调制(PAM)等等。

在一些情况下，可使用多符号(或多层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可为M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号(例如，PAM3信号或PAM4信号)可为使用包含用于对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案及符号可替代地称为非二进制、多位，或较高阶调制方案及符号。

图2说明根据如本文所公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可为可编程的以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0及逻辑1)。在一些情况下，单个存储器单元205(例如，多级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置及组件也是可能的。举例来说，可使用非线性介电材料。

可通过激活或选择例如字线210及/或数字线215的存取线而在存储器单元205上执行例如读取及写入的操作。在一些情况下，数字线215也可称为位线。对存取线、字线及数字线，或其类似物的引用可互换，但不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。

存储器裸片200可包含布置成网格状图案的存取线(例如，字线210及数字线215)。存储器单元205可位于字线210及数字线215的相交点处。通过偏置字线210及数字线215(例如，对字线210或数字线215施加电压)，可在其相交点处存取单个存储器单元205。

可通过行解码器220或列解码器225来控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址，并基于接收到的行地址来激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址来激活数字线215。举例来说，存储器裸片200可包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215，其中M及N取决于存储器阵列的大小。因此，通过激活字线210及数字线215，例如WL_1及DL_3，可存取其相交点处的存储器单元205。在二维或三维配置中的字线210及数字线215的相交点可称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器230及开关组件235。电容器230可为介电电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如Vpl，或可接地，例如Vss。在一些情况下，电压源240可为与板线驱动器耦合的板线的实例。开关组件235可为选择性地建立或撤销建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

选择或撤销选择存储器单元205可通过激活或撤销激活开关组件235来实现。电容器230可使用开关组件235与数字线215电子通信。举例来说，当撤销激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235是晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可为p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子通信，且可基于施加到字线210的电压而激活/撤销激活开关组件235。

字线210可为与存储器单元205电子通信的导电线，其用于对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子通信，且可经配置以控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。

数字线215可为连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210及存储器单元205的开关组件235可经配置以耦合及/或隔离存储器单元205的电容器230及数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。

感测组件245可经配置以检测存储器单元205的电容器230上存储的状态(例如，电荷)，且基于所存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可输出信号(例如，释放电荷)到其对应的数字线215。所述信号可使数字线215的电压改变。感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较确定存储器单元205的存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，则感测组件245可确定存储器单元205的存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，则感测组件245可确定存储器单元205的存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测及放大信号的差。

对于读取操作，存储器单元205的检测到的逻辑状态可通过ECC块265及I/O 255输出。此处，ECC块265可对存储器单元205的检测到的逻辑状态执行错误校正操作，且经由I/O255输出数据(例如，原始数据或校正数据)。在一些其它情况下，存储器单元205的检测到的逻辑状态可绕过ECC块265且经由I/O 255输出。在一些情况下，存储器单元205的检测到的逻辑状态可由I/O 255通过ECC块265且围绕ECC块265输出。此处，存储器单元205的检测到的逻辑状态可从存储器裸片200输出，同时ECC块265对存储器单元205的检测到的逻辑状态执行错误校正操作。在一些情况下，感测组件245可为另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子通信。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245、ECC块265)控制存储器单元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225、感测组件245及ECC块265中的一或多个可与本地存储器控制器260位于同一位置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令及/或数据，将命令及/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，及响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260还可生成及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。

在一些情况下，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210及目标数字线215。本地存储器控制器260可激活目标字线210及目标数字线215(例如，对字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所需逻辑状态。

作为写入操作的一部分，ECC块265或本地存储器控制器260可对从主机装置接收的数据执行一或多个错误校正操作。举例来说，作为写入操作的一部分，ECC块265可从主机装置接收数据。ECC块265可确定或生成与数据相关联的错误校正信息。在一些情况下，ECC块265可包含错误检测逻辑或可致使错误检测逻辑(未展示)执行本文中所描述的错误检测操作。作为写入操作的一部分，ECC块265可使数据及错误校正信息存储在一或多个存储器单元205中。在另一实例中，作为读取操作的一部分，ECC块265可从存储器阵列接收数据和及相关联错误校正信息。ECC块265可基于数据及错误校正信息来执行错误校正操作。在存储器装置处执行错误校正操作(例如，由ECC块265或本地存储器控制器260)可提高存储器装置的可靠性。

本地存储器控制器260可经配置以擦除存储器裸片200(例如，根据特定速率)，以便检测或校正存储器单元205中的一或多个处的错误。执行擦除操作的速率可对应于(例如，相反地)擦除整个存储器阵列(例如，存储器阵列170)的周期性。为了执行擦除操作，本地存储器控制器260可生成内部命令(及指示存储器裸片200的一或多个行的地址)以擦除存储器裸片200的每个行。或者，本地存储器控制器260可从主机装置(例如，参考图1论述外部存储器控制器)接收与擦除操作相关联的一或多个擦除命令。擦除操作可包含本地存储器控制器260发起读取操作，ECC块265对数据执行错误校正操作(例如，检测数据内的错误、生成校正数据)，且在一些情况下，本地存储器控制器260将校正数据返回写入到存储器裸片200的存储器单元。单个擦除操作可对应于本地存储器控制器260擦除存储器裸片200的行中的每一个。基于与数据一起存储的ECC位的数量，擦除操作可通过在位错误积累到可能无法由ECC块265校正的水平之前校正位错误来增加存储器裸片200的可靠性。

在执行擦除操作期间确定的检测或校正错误的量可指示存储器裸片200的条件(例如，对应于存储在存储器裸片200处的数据的完整性)。举例来说，在擦除操作期间检测或校正相对较低的错误量可指示存储器裸片200的良好条件(例如，对应于存储器裸片200的相对较高水平的数据完整性)。或者，在擦除操作期间检测或校正相对较高的错误量可指示存储器裸片200的劣化或不令人满意的条件(例如，对应于存储器裸片200的相对较低水平的数据完整性)。在一些情况下，本地存储器控制器260可向主机装置指示存储器阵列的条件(例如，经由I/O 255)。此外，用于执行擦除操作的速率可对应于存储器裸片200的条件。举例来说，随着存储器裸片200的条件降级，本地存储器控制器260可根据更高速率执行擦除操作。基于存储器裸片200的条件增加擦除速率可增加存储器裸片200的可靠性。

在一些情况下，本地存储器控制器260可经配置以在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别将执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210及目标数字线215。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传递到感测组件245。感测组件245可放大信号。本地存储器控制器260可触发感测组件245(例如，锁存感测组件)，且由此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的一部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。

在一些存储器架构中，存取存储器单元205可使存储在存储器单元205中的逻辑状态降级或破坏。举例来说，在DRAM架构中激活字线可使目标存储器单元的电容器部分或完全放电。感测组件245可根据感测到的逻辑状态恢复数字线215上的电压，这可使存储器单元205上的电压恢复到如写入操作中所使用的相同或类似电压。然而，如果出现位错误，这意味着感测组件245检测到作为第二不同值写入到第一值(例如，0或1)的位，则字线的激活及感测操作将恢复不同或不正确的位值。因此，一旦出现位错误，就可在存储器单元中维持不正确值，直到通过裸片上ECC(例如，ECC块265)或通过主机控制器读出具有位错误的数据及返回写入校正数据(例如，使用内嵌ECC)校正数据。

图3说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的系统300的实例。系统300可包含本文中参考图1及2描述的一或多个组件等等。举例来说，系统300可包含主机装置305，其可为如参考图1所描述的外部存储器控制器105的实例；存储器装置310，其可为如参考图1及2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例；控制器360，其可为如参考图1及2所描述的装置存储器控制器155、一或多个本地存储器控制器165或本地存储器控制器260的实例，或其任何组合；存储器阵列370，其可为如参考图1所描述的存储器阵列170的实例；错误校正电路系统320，其可为如参考图2所描述的本地存储器控制器260或ECC块265的实例；及CA信道386、DQ信道及条件指示符信道392，其可为如参考图1所论述的对应信道的实例。存储器装置310还可包含存储器接口315及寄存器325。

主机装置305可通过CA信道386将可经由存储器接口315接收到的命令发送到存储器装置310。命令可包含存取命令以在存储器阵列370处执行一或多个存取操作(例如，读取操作、写入操作、刷新操作、擦除操作)。控制器360可从存储器接口315接收命令，处理所述命令，且在存储器阵列370上执行命令。错误校正电路系统320可对与存取命令相关联的数据进行一或多个错误校正操作。

在写入操作期间，主机装置305可通过CA信道386将写入命令发送到存储器接口315。写入命令可包含将写入到存储器阵列370的数据(例如，经由DQ信道390发送)。存储器接口315可将数据发送到控制器360，进而可将数据传送到错误校正电路系统320。错误校正电路系统320可基于从控制器360接收的数据生成错误校正信息。举例来说，错误校正电路系统320可基于数据生成奇偶校验或汉明码信息。错误校正电路系统320可将错误校正信息传送到控制器360，以与数据一起存储在存储器阵列370处。控制器360可将数据存储在存储器阵列370处(例如，在由从主机装置305接收到的写入命令所指示的位置处)。控制器360还可将错误校正信息存储在存储器阵列370处。在一些情况下，错误校正信息可存储在与数据相同的位置处(例如，同一子阵列、同一行)。在一些其它情况下，错误校正信息可存储在存储器阵列370的与数据不同的部分处。

存储器装置310可经配置以擦除存储器阵列370(例如，根据特定比率)，以便检测或校正存储在存储器阵列370处的数据内的错误。当执行擦除操作时，控制器360可从存储器阵列370的行中的每一个读取数据。控制器360还可从存储器阵列370读取错误校正信息(即，与数据相关联)。控制器360可将数据及错误校正信息两者传送到错误校正电路系统320。错误校正电路系统320可基于数据执行错误校正操作，以检测及/或校正与数据相关联的错误(例如，由于泄漏、寄生耦合或EMI)。在错误校正操作期间，错误校正电路系统320可基于从控制器360接收的数据生成错误校正信息。错误校正电路系统320可将所接收的错误校正信息与所生成的错误校正信息相比较。在所接收的错误校正信息及所生成的错误校正信息不匹配的情况下，错误校正电路系统320可检测到错误。在一些情况下，错误校正电路系统320可基于在错误校正操作期间检测到的错误生成校正数据。

在错误校正电路系统320生成校正数据的情况下，错误校正电路系统320可进一步将校正数据传送到控制器360。此处，控制器360可将校正数据传送到存储器阵列370以存储在存储器阵列370处(例如，与先前存储的未校正数据相同的行处)。也就是说，控制器360可将校正数据写入到存储器阵列370。

在一些情况下，存储器装置310可执行擦除操作，同时执行其它存取操作。举例来说，存储器装置310可执行刷新操作(例如，基于来自主机装置305的刷新命令、基于由控制器360生成的刷新命令)。刷新操作可包含控制器360从存储器阵列370读取数据，其还可恢复存储器阵列370的存储器单元的状态(例如，基于由感测放大器检测的状态)。因此，刷新操作可写回与从存储器阵列370读取的数据相同的数据，而与位错误无关。然而，在一些情况下，控制器360可在执行刷新操作时执行擦除操作。此处，控制器360可将从存储器阵列370读取的用于刷新操作的数据传送到错误校正电路系统320。错误校正电路系统320可对从存储器阵列370读取的数据执行错误校正操作，且将校正数据传送回控制器360。控制器360可将校正数据写回到存储器阵列370，因此作为执行刷新操作的一部分或除了执行刷新操作之外，执行擦除操作。

错误校正电路系统320可进一步将在错误校正操作期间检测到的错误量的指示传送到控制器360。控制器360可监视在每个错误校正操作期间检测到的错误量，以确定在擦除操作期间检测到的错误量。控制器360可将在擦除操作期间检测到的错误量存储在寄存器325中的一个处。举例来说，寄存器325可存储针对最后N个擦除操作检测到的位错误的量。举例来说，寄存器325可为先入先出(FIFO)缓冲器。

基于从在擦除操作检测到的错误量确定的错误度量，控制器360可确定存储器阵列370的条件。存储器阵列370的条件可对应于存储在存储器阵列370处的数据的完整性(例如，数据的准确性的置信度水平)。举例来说，第一条件可对应于存储在存储器阵列370处的数据的高完整性水平，而第二条件可对应于存储在存储器阵列370处的数据的较低完整性水平。存储器阵列370的每个条件可基于一或多个阈值。阈值可为预设(例如，预配置)阈值。另外或替代地，主机装置305可向控制器360指示一或多个阈值。此处，阈值可为动态的且可由主机装置305配置。

控制器360可通过将错误度量与一或多个阈值(例如，定义错误的一或多个范围)相比较来确定存储器阵列370的条件。举例来说，控制器360可利用两个阈值来确定存储器阵列370的三个可能条件中的一个。此处，如果错误度量小于第一阈值(例如，一百(100))，则控制器360可确定存储器阵列与第一条件相关联。此外，如果错误度量在第一阈值与第二阈值(例如，一千(1000))之间，则控制器360可确定存储器阵列370与第二条件(例如，对应于存储在存储器阵列370处的数据的较低完整性水平)相关联。另外，如果错误度量大于第二阈值，则控制器360可确定存储器阵列370与第三条件相关联。

在第一情况下，错误度量可对应于在存储器阵列370内检测到的错误量，或作为一或多个错误量(例如，在多个擦除操作内)的函数(例如，平均值、流动平均值、加权平均值)。

在第二情况下，错误条件可对应于检测到的错误量的变化。此处，存储器阵列370可从错误校正电路系统320接收检测到的错误量的指示，且将检测到的错误量与在前一擦除操作期间检测到的所检测错误量进行比较。举例来说，控制器360可将在每个擦除操作期间检测到的错误量存储在寄存器325中的寄存器处。控制器360随后可将在最近擦除操作中检测到的错误量与存储在寄存器325中的寄存器内的量(例如，对应于在前一擦除操作内检测到的错误量)相比较。基于在最近擦除操作及前一擦除操作中检测到的错误量之间的差，控制器360可确定存储器阵列370的条件。举例来说，控制器360可将差与对应于存储器阵列370的一或多个条件的一或多个阈值相比较。

在第三情况下，控制器360可通过将检测到的错误量的当前变化率与检测到的错误量的先前变化率相比较来确定存储器阵列370的条件。此处，控制器360可确定在第一(例如，前一)时间段内检测到的错误的变化率且存储所确定变化率的指示。举例来说，控制器360可将所确定变化率的指示存储在寄存器325中的一个中。基于在最近擦除操作期间检测到的错误的所指示量以及检测到的错误的先前量(例如，存储在寄存器325中的一或多个处)，控制器360可确定在最近时间段内检测到的错误量的最近变化率。控制器360可通过将检测的错误的变化率差与一或多个阈值相比较来确定存储器阵列370的条件。

存储器装置310可将存储器阵列370的条件的指示符传输到主机装置305(例如，通过条件指示符信道392)。在一些情况下，条件指示符信道392可专用于条件指示。另外或替代地，存储器装置310可将存储器阵列370的条件的指示符输出到可由主机装置305轮询的寄存器(例如，寄存器325中的一个)。

存储器装置310可基于擦除命令执行擦除操作。每个擦除命令可与待擦除的存储器阵列370的一或多个行相关联。在第一情况下，存储器装置310可通过CA信道386从主机装置接收一或多个擦除命令。在第二情况下，存储器装置310可生成擦除命令中的每一个。此处，控制器360可在内部生成擦除命令。

执行擦除操作的速率可取决于接收擦除命令的速率。在第一情况下，执行擦除操作的速率可基于擦除命令的速率(例如，用于生成或接收擦除命令的较高速率可对应于用于执行擦除操作的较高速率)。另外，执行擦除操作的速率可基于与每个擦除命令相关联的行的量(例如，由于每个擦除命令而执行的存储器阵列370的行的较大量可对应于用于执行擦除操作的较高速率)。在任一情况下，执行擦除操作的速率可基于存储器阵列370的条件。也就是说，如果控制器360确定存储器阵列370的条件对应于相对较高的数据完整性，则执行擦除操作的速率可低于控制器360确定存储器阵列370的条件对应于较低数据完整性的情况。

存储器装置310可最初根据标称速率执行擦除操作。标称速率可为用于执行擦除操作的定义速率(例如，由主机装置305预定义、配置)。也就是说，在启动后，系统300可根据标称速率执行擦除操作(例如，在确定存储器阵列370的条件之前)。在一些情况下，标称速率可基于系统300的操作条件。举例来说，可存在针对存储器装置310的各种温度定义的不同标称速率。也就是说，在极端操作温度(例如，超过95℃的温度)下，标称速率可高于存储器装置接近室温的情况。另外或替代地，标称速率可基于与存储器阵列370相关联的电压。

当控制器360确定(及向主机装置305指示)存储器阵列370的不同条件时，用于执行擦除操作的速率可改变。在存储器装置310从主机装置305接收擦除命令的情况下，随着存储器阵列370的所指示条件恶化，主机装置305可以更高速率(例如，与标称速率相比)传送擦除命令。另外或替代地，每个擦除命令可与擦除存储器阵列370的更多数量的行相关联。在存储器装置310生成擦除命令的情况下，随着存储器阵列370的所确定条件恶化，控制器360可以更高速率生成擦除命令(及执行擦除命令)。另外或替代地，随着存储器阵列370的所确定条件恶化，存储器装置310可针对每个擦除命令擦除存储器阵列370的更多数量的行。

如果控制器确定且指示存储器阵列370的第一条件(例如，对应于相对较高的数据完整性水平)，则用于执行擦除操作的速率可对应于标称速率。然而，随着存储器阵列370的条件恶化，存储器装置310可以更高速率(例如，标称速率的两(2)倍、三(3)倍、四(4)倍)执行擦除操作。因此，随着存储器阵列370的条件劣化，存储器装置310可以更高速率执行擦除操作。这可提高存储器装置310的可靠性。

图4说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的过程流400的实例。过程流400可实施参考图1到3所描述的系统100及300及存储器裸片200的各方面。过程流400可包含由主机装置405执行的操作，所述主机装置可为如参考图3所描述的主机装置305的实例。主机装置405可实施如参考图1所描述的外部存储器控制器105的各方面。过程流400可进一步包含由存储器装置410执行的操作，所述存储器装置可为如参考图1到3所描述的存储器装置110、存储器阵列170或存储器裸片200或存储器装置310的实例。

在415处，存储器装置410可根据用于擦除存储器阵列的第一速率任选地从主机装置405接收第一多个擦除命令。此处，存储器装置410可基于从主机装置接收擦除命令而执行擦除操作。在一些实例中，多个擦除命令中的每一个可与存储器阵列的多个行中的一或多个相关联(例如，根据行计数器)。在一些情况下，第一速率可基于与存储器阵列相关联的电压或温度，或电压及温度。

在420处，存储器装置410可任选地从主机装置405接收用于擦除存储器阵列的第一速率的指示，所述第一速率与存储器阵列的第一条件相关联。存储器阵列的条件可与存储在存储器阵列处的数据的完整性相关联。

在425处，存储器装置410可根据基于第一条件的第一速率任选地生成用于擦除存储器阵列的第一多个擦除命令。举例来说，在存储器装置410不从主机装置405接收擦除命令的情况下，存储器装置410可生成第一多个擦除命令。

在430处，存储器装置410可执行擦除操作。擦除操作可包含存储器装置410读取存储于存储器装置410的存储器阵列的多个行中的每个行中的数据及错误校正信息，及至少基于错误校正信息检测每个上的数据中的位错误。存储器装置410可基于检测到每个行的数据中的位错误而进一步校正每个行的数据中的位错误。在一些情况下，执行擦除操作可基于接收第一多个擦除命令(例如，在415处)。在一些其它情况下，执行擦除操作可基于生成第一多个擦除命令(例如，在425处)。在一些情况下(例如，当主机装置405传输第一速率的指示时)，执行擦除操作基于接收用于擦除存储器阵列的第一速率的指示。第一速率的指示可为例如用于从主机装置405接收的每个擦除命令的待擦除的行的量，或如果存储器装置410生成擦除命令，则第一速率的指示可为用于生成擦除命令的速率或用于每个擦除命令的待擦除的行的量。存储器装置410可根据存储器装置410的刷新速率进一步从主机装置405接收刷新命令，且基于执行刷新操作而执行擦除操作。举例来说，作为刷新命令的一部分，存储器装置410可执行擦除操作。在一些实例中，与擦除操作相比，可以更高速率执行刷新。举例来说，可使用64ms的间隔执行刷新(应每隔64ms刷新每个行)，同时可以较低速率执行擦除操作。在其中执行擦除操作作为刷新的一部分的一些实例中，可对刷新命令的某一部分执行擦除操作。举例来说，对于1秒的擦除速率(每1秒间隔至少擦除每行一次)及64ms的刷新速率，存储器装置410可对1/16的刷新命令执行擦除操作(例如，针对每个刷新循环对1/16的行执行擦除操作)。

另外或替代地，存储器装置410可在穿插有存取命令的一段时间内(例如，对应于擦除速率)接收多个擦除命令。当存储器装置410接收存取命令(例如，读取命令)时，存储器装置410还可作为读取命令的一部分对所存取行执行擦除操作(例如，校正数据的写回)且可将行标记为被擦除，并且因此当作为擦除命令的一部分循环通过行时可跳过所存取行。另外，当作为擦除命令的一部分循环通过行时，还可跳过写入的行。也就是说，可基于擦除命令及存取命令的组合(例如，读取命令、写入命令)执行完整擦除操作(所有行的擦除)。在一些情况下，可基于在用于擦除操作的时间段期间的行存取来更新用于擦除操作的行或行集的顺序，以反映存取命令及擦除命令的组合的行或行集的顺序。因此，下一擦除操作可遵循类似修改顺序，这可确保根据擦除速率擦除或存取每个行。

存储器装置410可存储用于存储器阵列的多个行的错误校正信息(例如，当接收写入命令时)。执行擦除操作可包含存储器装置410将所存储的错误校正信息与从所存储数据生成的错误校正信息相比较。当存储器装置410执行擦除操作时，针对多个擦除命令中的每一个，存储器装置410可执行用于多个行中的一或多个的错误校正操作，以基于从存储器阵列读取的数据及错误校正信息生成第二数据。对于多个擦除命令中的每一个，存储器装置410可进一步将第二数据写入到存储器阵列的多个行中的一或多个。此处，对于多个擦除命令中的每一个，存储器装置410可执行存储器阵列的多个行中的第一数量的位错误的读取及校正。

在435处，存储器装置410可在擦除操作期间监视针对擦除操作的多个行检测到的位错误。举例来说，存储器装置410可对针对每个行检测及/或校正的错误量进行计数。

在440处，存储器装置410可基于监视确定在擦除操作期间检测到的位错误的量(例如，针对每个行检测及/或校正的错误量的总和)。

在445处，存储器装置410可基于检测到的位错误的量确定存储器阵列的条件。在一些情况下，存储器装置410可通过将检测到的位错误的量与一或多个阈值相比较来确定存储器阵列的条件。另外或替代地，存储器装置410可通过确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的差来确定存储器阵列的条件。

在一些其它情况下，存储器装置410可通过确定检测到的错误量的变化率来确定存储器阵列的条件。举例来说，存储器装置410可确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的第一差。存储器装置410可进一步确定在擦除操作期间检测到的位错误的相应量之间的第二差，所述擦除操作包含在第二擦除操作之前执行的至少一个擦除操作。此处，存储器装置410可基于确定第一差与第二差之间的变化来确定存储器阵列的条件。

在一些实例中，存储器装置410基于确定存储器阵列的条件已从第一条件改变到和与第一条件相比存储在存储器阵列处的数据的较低完整性相关联的第二条件来确定存储器阵列的条件。

存储器装置410可执行与存储器阵列的所确定条件相关联的动作。举例来说，执行动作可包含存储器装置410调整用于执行擦除操作的速率。在一种情况下，存储器装置410可增加执行擦除命令的频率。在另一情况下，存储器装置410可增加在执行擦除命令期间擦除的行的数目。

在一些情况下，执行所述动作可包含传输存储器阵列的条件的指示符。举例来说，存储器装置410可在450处向主机装置405传输存储器阵列的条件的指示符。

在455处，存储器装置410可任选地从主机装置405接收第二多个擦除命令。在一些情况下，存储器装置410可根据大于第一速率的用于擦除存储器阵列的第二速率接收第二多个擦除命令。也就是说，在存储器装置410基于从主机装置接收的擦除命令执行擦除操作的情况下，存储器装置410可从主机装置405接收第二多个擦除命令。在一些情况下，第二速率可基于存储器阵列的当前条件(例如，如在445处确定)。存储器装置410可在接收第一多个擦除命令之后接收第二多个擦除命令。

另外或替代地，在460处，存储器装置410可根据大于第一速率的第二速率任选地生成用于擦除存储器阵列的第二多个擦除命令。也就是说，在存储器装置410基于在存储器装置410处生成的擦除命令执行擦除操作的情况下，存储器装置410可生成第二多个擦除命令。在一些情况下，第二速率可基于存储器阵列的当前条件(例如，如在445处确定)。在一些情况下，存储器装置410可在传输存储器阵列的条件的指示符之后生成第二多个擦除命令。在一些其它情况下，存储器装置410可基于执行与存储器阵列的条件相关联的动作而生成第二多个擦除命令。在一些情况下，存储器装置410可基于确定存储器阵列的条件已从第一条件改变到第二条件来确定用于擦除存储器阵列的第二速率。

在465处，存储器装置410可根据用于擦除存储器阵列的第二速率任选地执行第二擦除操作(例如，在455处接收擦除命令或在460处生成擦除命令之后)。在一些情况下，执行第二擦除操作可包含存储器装置410读取存储在存储器阵列的多个行中的每个行中的数据及错误校正信息，及基于错误校正信息校正每个行的数据中的位错误。此处，执行第二擦除操作可进一步包含针对第二多个擦除命令中的每一个，存储器装置410执行存储器阵列的多个行的第二量的位错误的读取及校正。多个行的第二量可大于多个行的第一量。

图5说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的过程流500的实例。过程流500可实施参考图1到3所描述的系统100及300及存储器裸片200的各方面。过程流500可包含由主机装置505执行的操作，所述主机装置可为如参考图3所描述的主机装置305的实例。主机装置505可实施如参考图1所描述的外部存储器控制器105的各方面。过程流500可进一步包含由存储器装置510执行的操作，所述存储器装置可为如参考图1到3所描述的存储器装置110、存储器阵列170或存储器裸片200或存储器装置310的实例。

在515处，存储器装置510可任选地从主机装置505接收用于执行擦除操作的配置，所述配置指示用于擦除存储器阵列的第一速率。第一速率的指示可为例如用于从主机装置505接收的每个擦除命令的待擦除的行的量，或如果存储器装置510生成擦除命令，则第一速率的指示可为用于生成擦除命令的速率或用于每个擦除命令的待擦除的行的量。

在520处，存储器装置510可根据用于擦除存储器阵列的第一速率任选地从主机装置505接收来自主机装置的第一多个擦除命令。在一些其它情况下，存储器装置510可生成第一多个擦除命令(例如，基于配置信息)。在任一情况下，擦除命令中的每一个可与存储在存储器阵列中的数据的部分相关联(例如，根据行计数器)。

在525处，存储器装置510可执行第一组擦除操作。擦除操作可包含存储器装置510根据与存储器阵列的第一条件相关联的用于擦除存储器阵列的第一速率来检测或校正存储器装置510的存储器阵列中的位错误。在一些情况下，存储器装置510可基于接收第一多个擦除命令执行第一组擦除操作(例如，在存储器装置510在515处从主机装置505接收第一多个擦除命令的情况下)。

当执行擦除操作时，针对数据部分中的每一个(例如，由擦除命令中的每一个指示)，存储器装置510可从存储器阵列读取第一数据及错误校正信息。对于数据部分中的每一个，存储器装置510可进一步对从存储器阵列读取的第一数据执行错误校正操作以生成第二数据，其中执行错误校正操作基于错误校正信息。对于数据部分中的每一个，存储器装置510可将第二数据写入到存储器阵列，其中执行第一组擦除操作中的每一个基于写入。

在530处，存储器装置510可确定在第一组擦除操作中的每个擦除操作期间检测到的位错误的量。

在535处，存储器装置510可基于检测到的位错误的量而确定与用于擦除存储器阵列的第二速率相关联的存储器阵列的第二条件。存储器阵列的第二条件可对应于与存储器阵列的第一条件相比存储在存储器阵列处的数据的较低完整性。此外，用于擦除存储器阵列的第二速率可大于用于擦除存储器阵列的第一速率。

存储器装置510可基于在第一组擦除操作中的一个期间检测到的位错误的量与一或多个阈值相比较来确定存储器阵列的第二条件。另外或替代地，存储器装置510可基于确定在第一组擦除操作的第一擦除操作及第二擦除操作期间检测到的位错误的相应量之间的差来确定存储器阵列的第二条件。在一些其它实例中，存储器装置510可确定在第一组擦除操作的第一子集期间检测到的位错误的相应量之间的第一差。存储器装置510可进一步确定在第一组擦除操作的第二子集期间检测到的位错误的相应量之间的第二差，所述第一组擦除操作包含在第一组擦除操作的第一子集之后执行的至少一个擦除操作。此处，存储器装置510可基于确定第一差与第二差之间的变化来确定存储器阵列的第二条件。

在540处，存储器装置510可向主机装置505传输存储器阵列的第二条件的指示符。

在545处，存储器装置510可根据用于擦除存储器阵列的第二速率从主机装置505接收来自主机装置的第二多个擦除命令。

在550处，存储器装置510可基于确定存储器阵列的第二条件(例如，在535处)而任选地确定用于擦除存储器阵列的第二速率。在这种情况下，存储器装置510可生成第二多个擦除命令。

在555处，存储器装置510可执行第二组擦除操作，包括根据用于擦除存储器阵列的第二速率检测存储器阵列中的位错误。在一些情况下，存储器装置510可基于接收第二多个擦除命令执行第二组擦除操作(例如，在存储器装置510在545处从主机装置505接收第二多个擦除命令的情况下)。另外或替代地，存储器装置510可基于确定用于擦除存储器阵列的第二速率而执行第二组擦除操作。

图6展示根据如本文中所公开的实例的支持用于存储器装置的擦除速率控制的存储器装置605的框图600。存储器装置605可为如参考图1及3到5所描述的存储器装置的各方面的实例。存储器装置605可包含擦除操作管理器610、错误监视器615、错误量管理器620、条件管理器625、动作管理器630、擦除命令组件635及擦除速率管理器640。这些模块中的每一个可直接地或间接地彼此通信(例如，经由一或多个总线)。

擦除操作管理器610可在存储器装置处执行擦除操作，包含读取存储在存储器装置的存储器阵列的一组行中的每个行中的数据及错误校正信息，及基于错误校正信息检测每个行的数据中的位错误。在一些情况下，擦除操作管理器610可基于检测到每个行的数据中的位错误而校正每个行的数据中的位错误。在一些实例中，擦除操作管理器610可从主机装置接收用于存取存储器阵列的一组命令。擦除操作管理器610可执行由用于存取存储器阵列的所述一组命令指示的操作，其中执行擦除操作基于执行所述操作。在一些情况下，对于所述一组擦除命令中的每一个，擦除操作管理器610可对从所述一组行中的一或多个的存储器阵列读取的数据执行错误校正操作，以基于错误校正信息生成第二数据。在一些情况下，对于所述一组擦除命令中的每一个，擦除操作管理器610可将第二数据写入到存储器阵列的所述一组行中的一或多个。在一些情况下，执行擦除操作进一步包含擦除操作管理器610将存储在存储器阵列的所述一组行中的每个行中的数据及错误校正信息相比较。错误校正信息可用于存储器阵列的多个行且存储在存储器装置处。

在一些实例中，擦除操作管理器610可根据用于擦除存储器阵列的第二速率执行第二擦除操作。在一些情况下，执行第二擦除操作可包含擦除操作管理器610读取存储在存储器阵列的所述一组行中的每个行中的数据及错误校正信息，及基于错误校正信息校正每个行的数据中的位错误。此处，执行第二擦除操作可包含擦除操作管理器610针对第二组擦除命令中的每一个执行存储器阵列的所述一组行中的第二量的位错误的读取及校正，并且其中所述一组行中的第二量大于所述一组行中的第一量。

错误监视器615可在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误。

错误量管理器620可基于监视确定在擦除操作期间检测到的位错误的量。

条件管理器625可基于检测到的位错误的量确定存储器阵列的条件。在一些情况下，存储器阵列的条件指示存储在存储器阵列处的数据的完整性。在一些实例中，条件管理器625可将检测到的位错误的量与一或多个阈值相比较，其中确定存储器阵列的条件基于所述比较。在一些情况下，条件管理器625可确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的差，其中确定存储器阵列的条件基于所述差。

在一些情况下，条件管理器625可确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的第一差。条件管理器625可确定在擦除操作期间检测到的位错误的相应量之间的第二差，所述擦除操作包含在第二擦除操作之前执行的至少一个擦除操作。在一些实例中，条件管理器625可确定第一差与第二差之间的变化，其中确定存储器阵列的条件基于所述变化。

在一些实例中，条件管理器625可确定存储器阵列的条件已从第一条件改变到和与第一条件相比存储在存储器阵列处的数据的较低完整性相关联的第二条件，其中确定存储器阵列的条件基于确定存储器阵列的条件已改变。

动作管理器630可通过存储器装置执行与存储器阵列的条件相关联的动作。在一些情况下，执行与存储器阵列的条件相关联的动作可包含将存储器阵列的条件的指示符从存储器装置传输到主机装置。

擦除命令组件635可根据用于擦除存储器阵列的第一速率从主机装置接收第一组擦除命令，其中执行擦除操作基于接收第一组擦除命令。在一些情况下，第一速率基于与存储器阵列相关联的电压或温度，或电压及温度。

在一些实例中，擦除命令组件635可根据大于第一速率的用于擦除存储器阵列的第二速率接收第二组擦除命令。在一些情况下，第二速率基于存储器阵列的第二条件。在一些实例中，在接收第一组擦除命令之后，擦除命令组件635可从主机装置接收第二组擦除命令。

另外或替代地，擦除命令组件635可根据基于第一条件的第一速率通过存储器装置生成用于擦除存储器阵列的第一组擦除命令，其中执行擦除操作基于生成第一组擦除命令。在一些实例中，擦除命令组件635可根据大于第一速率的第二速率基于执行与存储器阵列的条件相关联的动作由存储器装置生成用于擦除存储器阵列的第二组擦除命令。

擦除速率管理器640可从主机装置接收用于擦除存储器阵列的第一速率的指示，所述第一速率与第一条件相关联，其中执行擦除操作基于接收用于擦除存储器阵列的第一速率的指示。在一些实例中，擦除速率管理器640可基于确定存储器阵列的条件已从第一条件改变到第二条件而在存储器装置处确定用于擦除存储器阵列的第二速率。

擦除操作管理器610可根据与存储器阵列的第一条件相关联的用于擦除存储器阵列的第一速率而在存储器装置处执行第一组擦除操作，所述第一组擦除操作包含检测或校正存储器装置的存储器阵列中的位错误。在一些实例中，擦除操作管理器610可根据用于擦除存储器阵列的第二速率执行第二组擦除操作，所述第二组擦除操作包含检测或校正存储器阵列中的位错误。在一些情况下，用于擦除存储器阵列的第二速率大于用于擦除存储器阵列的第一速率。在一些情况下，用于擦除存储器阵列的第二速率大于基于执行与存储器阵列的条件相关联的动作的第一速率。

对于数据部分中的每一个，擦除操作管理器610可从存储器阵列读取第一数据及错误校正信息。在一些情况下，对于数据部分中的每一个，擦除操作管理器610可对从存储器阵列读取的第一数据执行错误校正操作以生成第二数据，其中执行错误校正操作基于所述错误校正信息。在一些情况下，对于数据部分中的每一个，擦除操作管理器610可将第二数据写入到存储器阵列，其中执行第一组擦除操作中的每一个基于写入。

错误量管理器620可确定在第一组擦除操作中的每个擦除操作期间检测到的位错误的量。

条件管理器625可基于检测到的位错误的量而确定与用于擦除存储器阵列的第二速率相关联的存储器阵列的第二条件。在一些情况下，存储器阵列的第二条件对应于与存储器阵列的第一条件相比存储在存储器阵列处的数据的较低完整性。在一些实例中，条件管理器625可将在第一组擦除操作中的一个期间检测到的位错误的量与一或多个阈值相比较，其中确定存储器阵列的第二条件基于所述比较。在一些情况下，条件管理器625可确定在第一组擦除操作的第一擦除操作及第二擦除操作期间检测到的位错误的相应量之间的差，其中所述存储器阵列的第二条件基于所述差。

在一些情况下，条件管理器625可确定在第一组擦除操作的第一子集期间检测到的位错误的相应量之间的第一差。条件管理器625可确定在第一组擦除操作的第二子集期间检测到的位错误的相应量之间的第二差，所述第一组擦除操作包含在第一组擦除操作的第一子集之后执行的至少一个擦除操作。在一些实例中，条件管理器625可确定第一差与第二差之间的变化，其中确定存储器阵列的第二条件基于所述变化。

动作管理器630可向主机装置传输存储器阵列的第二条件的指示符。

擦除命令组件635可从主机装置接收一组擦除命令，每个擦除命令对应于存储器阵列的所述一组行中的一或多个。在一些实例中，擦除命令组件635可从主机装置接收一组擦除命令，每个擦除命令对应于存储在存储器阵列中的数据的部分。在一些实例中，擦除命令组件635可根据用于擦除存储器阵列的第一速率从主机装置接收第一组擦除命令，其中根据第一速率执行第一组擦除操作基于接收第一组擦除命令。

在一些实例中，擦除命令组件635可根据用于擦除存储器阵列的第二速率从主机装置接收第二组擦除命令，其中根据第二速率执行第二组擦除操作基于接收第二组擦除命令。

擦除速率管理器640可在执行第一组擦除操作之前接收用于执行擦除操作的配置，所述配置指示用于擦除存储器阵列的第一速率。在一些实例中，擦除速率管理器640可基于确定存储器阵列的第二条件而确定用于擦除存储器阵列的第二速率，其中执行第二组擦除操作基于确定用于擦除存储器阵列的第二速率。

图7展示说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的一或多种方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法700的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在705处，存储器装置可在存储器装置处执行擦除操作，包含读取存储在存储器装置的存储器阵列的一组行中的每个行中的数据及错误校正信息，及基于错误校正信息检测每个行的数据中的位错误。可根据本文所描述的方法来执行705的操作。在一些实例中，可由如参考图6所描述的擦除操作管理器执行705的操作的方面。

在710处，存储器装置可在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误。可根据本文所描述的方法来执行710的操作。在一些实例中，710的操作的方面可由如参考图6所描述的错误监视器执行。

在715处，存储器装置可基于监视确定在擦除操作期间检测到的位错误的量。可根据本文所描述的方法来执行715的操作。在一些实例中，可由如参考图6所描述的错误量管理器执行715的操作的方面。

在720处，存储器装置可基于检测到的位错误的量确定存储器阵列的条件。可根据本文所描述的方法来执行720的操作。在一些实例中，可由如参考图6所描述的条件管理器执行720的操作的方面。

在725处，存储器装置可执行与存储器阵列的条件相关联的动作。举例来说，存储器装置可将存储器阵列的条件的指示符从存储器装置传输到主机装置。在另一实例中，存储器装置可增加将在执行擦除命令期间擦除的行的数目。在另一实例中，存储器装置可增加用于擦除存储器阵列的速率。可根据本文所描述的方法来执行725的操作。在一些实例中，可由如参考图6所描述的指示符发射器执行725的操作的方面。

在一些实例中，如本文所描述的设备可执行例如方法700的一或多种方法。设备可包含用于以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处执行擦除操作，所述擦除操作包含读取存储在存储器装置的存储器阵列的一组行中的每个行中的数据及错误校正信息及基于错误校正信息检测每个行的数据中的位错误；在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误；基于监视确定在擦除操作期间检测到的位错误的量；基于检测到的位错误的量确定存储器阵列的条件；及由存储器装置执行与存储器阵列的条件相关联的动作。

本文所描述的方法700及设备的一些实例可进一步包含用于以下操作的操作、特征、装置或指令：将检测到的位错误的量与一或多个阈值相比较，其中确定存储器阵列的条件可基于所述比较。

本文所描述的方法700及设备的一些情况可进一步包含用于以下操作的操作、特征、装置或指令：确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的差，其中确定存储器阵列的条件可基于所述差。

本文所描述的方法700及设备的一些例子可进一步包含用于以下操作的操作、特征、装置或指令：确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的第一差；确定在擦除操作期间检测到的位错误的相应量之间的第二差，所述擦除操作包含在第二擦除操作之前执行的至少一个擦除操作；及确定第一差与第二差之间的变化，其中确定存储器阵列的条件可基于所述变化。

本文所描述的方法700及设备的一些实例可以进一步包含用于以下操作的操作、特征、装置或指令：存储存储器装置的存储器阵列的所述一组行的错误校正信息，其中执行擦除操作进一步包含比较存储在存储器阵列的多个行中的每个行中的数据及错误校正信息。

在方法700的一些实例中，执行动作包含将存储器阵列的条件的指示符从存储器装置传输到主机装置。

本文所描述的方法700及设备的一些例子可进一步包含用于以下操作的操作、特征、装置或指令：根据用于擦除存储器阵列的第一速率从主机装置接收第一组擦除命令，其中执行擦除操作可基于接收第一组擦除命令；及在将存储器阵列的条件的指示符传输到主机装置之后，根据可大于第一速率的用于擦除存储器阵列的第二速率从主机装置接收第二组擦除命令。

本文所描述的方法700及设备的一些情况可进一步包含用于以下操作的操作、特征、装置或指令：确定存储器阵列的条件可能已从第一条件改变到和与第一条件相比存储在存储器阵列处的数据的较低完整性相关联的第二条件，其中确定存储器阵列的条件可基于确定存储器阵列的条件可能已改变。

在本文所描述的方法700及设备的一些实例中，第二速率可基于存储器阵列的第二条件。

在本文所描述的方法700及设备的一些情况下，第一速率可基于与存储器阵列相关联的电压或温度，或电压及温度。

本文所描述的方法700及设备的一些实例可进一步包含用于以下操作的操作、特征、装置或指令：从主机装置接收用于擦除存储器阵列的第一速率的指示，所述第一速率与第一条件相关联，其中执行擦除操作可基于接收用于擦除存储器阵列的第一速率的指示；基于确定存储器阵列的条件可能已从第一条件改变到第二条件而在存储器装置处确定用于擦除存储器阵列的第二速率；及根据用于擦除存储器阵列的第二速率执行第二擦除操作。

本文所描述的方法700及设备的一些实例可进一步包含用于以下操作的操作、特征、装置或指令：根据基于第一条件的第一速率由存储器装置生成用于擦除存储器阵列的第一组擦除命令，其中执行擦除操作可基于生成第一组擦除命令；及根据可大于第一速率的第二速率由存储器装置基于执行与存储器阵列的条件相关联的动作而生成第二组擦除命令。

本文所描述的方法700及设备的一些情况可进一步包含用于基于检测到每个行的数据中的位错误而校正每个行的数据中的位错误。

在本文所描述的方法700及设备的一些实例中，执行擦除操作可包含用于以下操作的操作、特征、装置或指令：从主机装置接收一组擦除命令，每个擦除命令对应于存储器阵列的所述一组行中的一或多个；对于所述一组擦除命令中的每一个，对从所述一组行中的一或多个的存储器阵列读取的数据执行错误校正操作以基于错误校正信息生成第二数据；及对于所述一组擦除命令中的每一个，将第二数据写入到存储器阵列的所述一组行中的一或多个。

在本文所描述的方法700及设备的一些情况下，执行擦除操作可包含用于以下操作的操作、特征、装置或指令：在接收第一组擦除命令之后从主机装置接收第二组擦除命令；及基于执行与存储器阵列的条件相关联的动作而执行第二擦除操作，包含读取存储在存储器阵列的所述一组行中的每个行中的数据及错误校正信息，及基于错误校正信息校正每个行的数据中的位错误，其中执行第二擦除操作可包含用于以下操作的操作、特征、装置或指令：针对第二组擦除命令中的每一个，执行存储器阵列的所述一组行的第二量的位错误的读取及校正，并且其中所述一组行的第二量可大于所述一组行的第一量。

本文所描述的方法700及设备的一些例子可进一步包含用于以下操作的操作、特征、装置或指令：从主机装置接收用于存取存储器阵列的一组命令；及执行由用于存取存储器阵列的所述一组命令指示的操作，其中执行擦除操作可基于执行所述操作。

在本文所描述的方法700及设备的一些实例中，存储器阵列的条件指示存储在存储器阵列处的数据的完整性。

图8展示说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的一或多种方法800的流程图。方法800的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法800的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在805处，存储器装置可在存储器装置处执行擦除操作，包含读取存储在存储器装置的存储器阵列的一组行中的每个行中的数据及错误校正信息，及基于错误校正信息检测每个行的数据中的位错误。可根据本文所描述的方法来执行805的操作。在一些实例中，可由如参考图6所描述的擦除操作管理器执行805的操作的方面。

在810处，存储器装置可在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误。可根据本文中所描述的方法来执行810的操作。在一些实例中，810的操作的方面可由如参考图6所描述的错误监视器执行。

在815处，存储器装置可基于监视确定在擦除操作期间检测到的位错误的量。可根据本文所描述的方法来执行815的操作。在一些实例中，可由如参考图6所描述的错误量管理器执行815的操作的方面。

在820处，存储器装置可将检测到的位错误的量与一或多个阈值相比较。可根据本文所描述的方法来执行820的操作。在一些实例中，可由如参考图6所描述的条件管理器执行820的操作的方面。

在825处，存储器装置可基于检测到的位错误的量确定存储器阵列的条件，其中确定存储器阵列的条件基于所述比较。可根据本文所描述的方法来执行825的操作。在一些实例中，可由如参考图6所描述的条件管理器执行825的操作的方面。

在830处，存储器装置可执行与存储器阵列的条件相关联的动作。举例来说，存储器装置可将存储器阵列的条件的指示符从存储器装置传输到主机装置。在另一实例中，存储器装置可增加将在执行擦除命令期间擦除的行的数目。在另一实例中，存储器装置可增加用于擦除存储器阵列的速率。可根据本文所描述的方法来执行830的操作。在一些实例中，可由如参考图6所描述的指示符发射器执行830的操作的方面。

图9展示说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的一或多种方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法900的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在905处，存储器装置可在存储器装置处执行擦除操作，包含读取存储在存储器装置的存储器阵列的一组行中的每个行中的数据及错误校正信息，及基于错误校正信息检测每个行的数据中的位错误。可根据本文所描述的方法来执行905的操作。在一些实例中，可由如参考图6所描述的擦除操作管理器执行905的操作的方面。

在910处，存储器装置可在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误。可根据本文所描述的方法来执行910的操作。在一些实例中，910的操作的方面可由如参考图6所描述的错误监视器执行。

在915处，存储器装置可基于监视确定在擦除操作期间检测到的位错误的量。可根据本文所描述的方法来执行915的操作。在一些实例中，可由如参考图6所描述的错误量管理器执行915的操作的方面。

在920处，存储器装置可确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的差。可根据本文所描述的方法来执行920的操作。在一些实例中，可由如参考图6所描述的条件管理器执行920的操作的方面。

在925处，存储器装置可基于检测到的位错误的量而确定存储器阵列的条件，其中确定存储器阵列的条件基于所述差。可根据本文所描述的方法来执行925的操作。在一些实例中，可由如参考图6所描述的条件管理器执行925的操作的方面。

在930处，存储器装置可执行与存储器阵列的条件相关联的动作。举例来说，存储器装置可将存储器阵列的条件的指示符从存储器装置传输到主机装置。在另一实例中，存储器装置可增加将在执行擦除命令期间擦除的行的数目。在另一实例中，存储器装置可增加用于擦除存储器阵列的速率。可根据本文所描述的方法来执行930的操作。在一些实例中，可由如参考图6所描述的指示符发射器执行930的操作的方面。

图10展示说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的一或多种方法1000的流程图。方法1000的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法1000的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在1005处，存储器装置可在存储器装置处执行擦除操作，包含读取存储在存储器装置的存储器阵列的一组行中的每个行中的数据及错误校正信息，及基于错误校正信息检测每个行的数据中的位错误。可根据本文所描述的方法来执行1005的操作。在一些实例中，可由如参考图6所描述的擦除操作管理器执行1005的操作的方面。

在1010处，存储器装置可在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误。可根据本文所描述的方法来执行1010的操作。在一些实例中，1010的操作的方面可由如参考图6所描述的错误监视器执行。

在1015处，存储器装置可基于监视确定在擦除操作期间检测到的位错误的量。可根据本文中所描述的方法来执行1015的操作。在一些实例中，可由如参考图6所描述的错误量管理器执行1015的操作的方面。

在1020处，存储器装置可确定在擦除操作期间检测到的位错误的量与在擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的第一差。可根据本文所描述的方法来执行1020的操作。在一些实例中，可由如参考图6所描述的条件管理器执行1020的操作的方面。

在1025处，存储器装置可确定在擦除操作期间检测到的位错误的相应量之间的第二差，所述擦除操作包含在第二擦除操作之前执行的至少一个擦除操作。可根据本文所描述的方法来执行1025的操作。在一些实例中，可由如参考图6所描述的条件管理器执行1025的操作的方面。

在1030处，存储器装置可确定第一差与第二差之间的变化。可根据本文所描述的方法来执行1030的操作。在一些实例中，可由如参考图6所描述的条件管理器执行1030的操作的方面。

在1035处，存储器装置可基于检测到的位错误的量确定存储器阵列的条件，其中确定存储器阵列的条件基于所述变化。可根据本文所描述的方法来执行1035的操作。在一些实例中，可由如参考图6所描述的条件管理器执行1035的操作的方面。

在1040处，存储器装置可将存储器阵列的条件的指示符从存储器装置传输到主机装置。可根据本文所描述的方法来执行1040的操作。在一些实例中，可由如参考图6所描述的指示符发射器执行1040的操作的方面。

图11展示说明根据如本文所公开的实例的支持用于存储器装置的擦除速率控制的一或多种方法1100的流程图。方法1100的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法1100的操作可由如参考图6所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在1105处，存储器装置可根据与存储器阵列的第一条件相关联的用于擦除存储器阵列的第一速率而在存储器装置处执行第一组擦除操作，所述第一组擦除操作包含检测存储器装置的存储器阵列中的位错误。可根据本文所描述的方法来执行1105的操作。在一些实例中，可由如参考图6所描述的擦除操作管理器执行1105的操作的方面。

在1110处，存储器装置可确定在第一组擦除操作中的每个擦除操作期间检测到的位错误的量。可根据本文所描述的方法来执行1110的操作。在一些实例中，可由如参考图6所描述的错误量管理器执行1110的操作的方面。

在1115处，存储器装置可基于检测到的位错误的量中的一或多个而确定与用于擦除存储器阵列的第二速率相关联的存储器阵列的第二条件。可根据本文所描述的方法来执行1115的操作。在一些实例中，可由如参考图6所描述的条件管理器执行1115的操作的方面。

在1120处，存储器装置可执行第二组擦除操作，包含根据用于擦除存储器阵列的第二速率检测存储器阵列中的位错误。可根据本文所描述的方法来执行1120的操作。在一些实例中，可由如参考图6所描述的擦除操作管理器执行1120的操作的方面。

在一些实例中，如本文所描述的设备可执行例如方法1100的一或多种方法。所述设备可包含用于以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处执行第一组擦除操作，包含根据与存储器阵列的第一条件相关联的用于擦除存储器阵列的第一速率检测存储器装置的存储器阵列中的位错误；确定在第一组擦除操作中的每个擦除操作期间检测到的位错误的量；基于检测到的位错误的量中的一或多个确定与用于擦除存储器阵列的第二速率相关联的存储器阵列的第二条件；及执行第二组擦除操作，包含根据用于擦除存储器阵列的第二速率检测存储器阵列中的位错误。

本文所描述的方法1100及设备的一些实例可进一步包含用于将存储器阵列的第二条件的指示符传输到主机装置的操作、特征、装置或指令。

本文所描述的方法1100及设备的一些情况可进一步包含用于以下操作的操作、特征、装置或指令：根据用于擦除存储器阵列的第一速率从主机装置接收第一组擦除命令，其中根据第一速率执行第一组擦除操作可基于接收第一组擦除命令；及根据用于擦除存储器阵列的第二速率从主机装置接收第二组擦除命令，其中根据第二速率执行第二组擦除操作可基于接收第二组擦除命令。

本文所描述的方法1100及设备的一些例子可进一步包含用于以下操作的操作、特征、装置或指令：在执行第一组擦除操作之前接收用于执行擦除操作的配置，所述配置指示用于擦除存储器阵列的第一速率；及基于确定存储器阵列的第二条件而确定用于擦除存储器阵列的第二速率，其中执行第二组擦除操作可基于确定用于擦除存储器阵列的第二速率。

在本文所描述的方法1100及设备的一些情况下，存储器阵列的第二条件可对应于与存储器阵列的第一条件相比存储在存储器阵列处的数据的较低完整性，并且用于擦除存储器阵列的第二速率可大于用于擦除存储器阵列的第一速率。

本文所描述的方法1100及设备的一些实例可进一步包含用于将在第一组擦除操作中的一个期间检测到的位错误的量与一或多个阈值相比较的操作、特征、装置或指令，其中确定存储器阵列的第二条件可基于所述比较。

本文所描述的方法1100及设备的一些实例可进一步包含用于确定在第一组擦除操作的第一擦除操作及第二擦除操作期间检测到的位错误的相应量之间的差的操作、特征、装置或指令，其中确定存储器阵列的第二条件可基于所述差。

本文所描述的方法1100及设备的一些情况可进一步包含用于以下操作的操作、特征、装置或指令：确定在第一组擦除操作的第一子集期间检测到的位错误的相应量之间的第一差；确定在第一组擦除操作的第二子集期间检测到的位错误的相应量之间的第二差，所述第一组擦除操作包含在第一组擦除操作的第一子集之后执行的至少一个擦除操作；及确定第一差与第二差之间的变化，其中确定存储器阵列的第二条件可基于所述变化。

本文所描述的方法1100及设备的一些实例可进一步包含用于以下操作的操作、特征、装置或指令：从主机装置接收一组擦除命令，每个擦除命令对应于存储在存储器阵列中的数据的部分；针对数据部分中的每一个，从存储器阵列读取第一数据及错误校正信息；针对数据部分中的每一个，对从存储器阵列读取的第一数据执行错误校正操作以生成第二数据，其中执行错误校正操作可基于错误校正信息；及针对数据部分中的每一个，将第二数据写入到存储器阵列，其中执行第一组擦除操作中的每一个可基于所述写入。

应注意，上文所描述的方法描述了可能的实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或更多个的部分。

在一些实例中，具有用于存储器装置的擦除速率控制的设备可使用通用或专用硬件来执行本文中所描述的功能的各方面。所述设备可包含存储器单元阵列、与存储器单元阵列耦合的电路系统。电路系统可用于使设备在擦除操作期间监视针对擦除操作的所述一组行检测到的位错误；基于监视确定在擦除操作期间检测到的位错误的量；基于检测到的位错误的量确定存储器单元阵列的条件；及通过设备执行与存储器阵列的条件相关联的动作。

在一些情况下，电路系统可进一步用于使设备基于执行与存储器阵列的条件相关联的动作而将存储器单元阵列的条件的指示符传输到主机装置。

在一些情况下，电路系统可进一步用于使设备根据用于擦除存储器单元阵列的第一速率从主机装置接收第一组擦除命令，其中执行擦除操作可基于接收第一组擦除命令；及在将存储器单元阵列的条件的指示符传输到主机装置之后，根据可大于第一速率的用于擦除存储器单元阵列的第二速率从主机装置接收第二组擦除命令。

在一些情况下，电路系统可进一步用于使设备从主机装置接收第一组擦除命令，其中执行擦除操作包含针对第一组擦除命令中的每一个，执行存储器单元阵列的所述一组行的第一量的位错误的读取及检测。电路系统可用于使设备在接收第一多个擦除命令之后从主机装置接收第二组擦除命令；及基于执行与存储器阵列的条件相关联的动作执行第二擦除操作，包含读取存储在存储器单元阵列的所述一组行的每个行中的数据及错误校正信息，及基于错误校正信息检测每个行的数据中的位错误，其中执行第二擦除操作包含针对第二组擦除命令中的每一个执行存储器单元阵列的所述一组行的第二量的位错误的读取及检测，并且其中所述一组行的第二量可大于所述一组行的第一量。

在一些实例中，电路系统可进一步用于使设备将检测到的位错误的量与一或多个阈值相比较，其中确定存储器单元阵列的条件可基于所述比较。

可使用多种不同技术及技艺中的任一个来表示本文中所描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号及芯片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可为是开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器的组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的包含存储器阵列的装置可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的，且可包括重掺杂，例如简并的半导体区。源极与漏极可通过轻掺杂的半导体区或沟道分离。如果沟道是n型(例如，大部分载流子为信号)，则FET可称为n型FET。如果沟道是p型(即，大部分载流子为空穴)，则FET可称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知结构及装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。

可使用多种不同技术及技艺中的任一个来表示本文中所描述的信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号及芯片。

结合本文中的公开内容所描述的各种说明性块及模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。

本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，则可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文所用，短语“基于”应以相同方式解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体，及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。而且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文所描述的实例及设计，而是被赋予与本文中公开的原理及新颖特征一致的最广泛的范围。

Claims (31)

1.一种方法，其包括：

在存储器装置处执行擦除操作，包括读取存储在所述存储器装置的存储器阵列的多个行中的每个行中的数据及错误校正信息，及至少部分地基于所述错误校正信息检测每个行的所述数据中的位错误；

在所述擦除操作期间监视针对所述擦除操作的所述多个行检测到的所述位错误；

至少部分地基于所述监视确定在所述擦除操作期间检测到的所述位错误的量；

至少部分地基于检测到的所述位错误的所述量确定所述存储器阵列的条件；及

由所述存储器装置执行与所述存储器阵列的所述条件相关联的动作。

2.根据权利要求1所述的方法，其进一步包括：

将检测到的所述位错误的所述量与一或多个阈值相比较，其中确定所述存储器阵列的所述条件至少部分地基于所述比较。

3.根据权利要求1所述的方法，其进一步包括：

确定在所述擦除操作期间检测到的所述位错误的所述量与在所述擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的差，其中确定所述存储器阵列的所述条件至少部分地基于所述差。

4.根据权利要求1所述的方法，其进一步包括：

确定在所述擦除操作期间检测到的所述位错误的所述量与在所述擦除操作之前执行的第二擦除操作期间检测到的位错误的第二量之间的第一差；

确定在擦除操作期间检测到的相应位错误量之间的第二差，所述擦除操作包含在所述第二擦除操作之前执行的至少一个擦除操作；及

确定所述第一差与所述第二差之间的变化，其中确定所述存储器阵列的所述条件至少部分地基于所述变化。

5.根据权利要求1所述的方法，其进一步包括：

存储所述存储器装置的所述存储器阵列的所述多个行的所述错误校正信息，其中执行所述擦除操作进一步包括：

将存储于所述存储器阵列的所述多个行中的每个行中的所述数据及所述错误校正信息相比较。

6.根据权利要求1所述的方法，其中执行所述动作包含将所述存储器阵列的所述条件的指示符从所述存储器装置传输到主机装置。

7.根据权利要求6所述的方法，其进一步包括：

根据用于擦除所述存储器阵列的第一速率从所述主机装置接收第一多个擦除命令，其中执行所述擦除操作至少部分地基于接收所述第一多个擦除命令；及

在将所述存储器阵列的所述条件的所述指示符传输到所述主机装置之后，根据大于所述第一速率的用于擦除所述存储器阵列的第二速率从所述主机装置接收第二多个擦除命令。

8.根据权利要求7所述的方法，其中所述第二速率至少部分地基于所述存储器阵列的第二条件。

9.根据权利要求7所述的方法，其中所述第一速率至少部分地基于与所述存储器阵列相关联的电压，或温度，或电压及温度。

10.根据权利要求1所述的方法，其进一步包括：

确定所述存储器阵列的所述条件已从第一条件改变到和与所述第一条件相比存储在所述存储器阵列处的数据的较低完整性相关联的第二条件，其中所述存储器阵列的所述条件至少部分地基于所述确定所述存储器阵列的所述条件已改变。

11.根据权利要求10所述的方法，其进一步包括：

从所述主机装置接收用于擦除所述存储器阵列的第一速率的指示，所述第一速率与所述第一条件相关联，其中执行所述擦除操作至少部分地基于接收用于擦除所述存储器阵列的所述第一速率的所述指示；

至少部分地基于确定所述存储器阵列的所述条件已从所述第一条件改变到所述第二条件而在所述存储器装置处确定用于擦除所述存储器阵列的第二速率；及

根据用于擦除所述存储器阵列的所述第二速率执行第二擦除操作。

12.根据权利要求10所述的方法，其进一步包括：

根据至少部分地基于所述第一条件的第一速率由所述存储器装置生成用于擦除所述存储器阵列的第一多个擦除命令，其中执行所述擦除操作至少部分地基于生成所述第一多个擦除命令；及

根据大于所述第一速率的第二速率至少部分地基于执行与所述存储器阵列的所述条件相关联的所述动作而由所述存储器装置生成用于擦除所述存储器阵列的第二多个擦除命令。

13.根据权利要求1所述的方法，其进一步包括：

至少部分地基于检测到每个行的所述数据中的所述位错误而校正每个行的所述数据中的所述位错误。

14.根据权利要求13所述的方法，其中执行所述擦除操作包括：

从主机装置接收多个擦除命令，每个擦除命令对应于所述存储器阵列的所述多个行中的一或多个；

对于所述多个擦除命令中的每一个，对从所述多个行中的所述一或多个的所述存储器阵列读取的所述数据执行错误校正操作，以至少部分地基于所述错误校正信息生成第二数据；及

对于所述多个擦除命令中的所述每一个，将所述第二数据写入到所述存储器阵列的所述多个行中的所述一或多个。

15.根据权利要求14所述的方法，其中执行所述擦除操作包括针对所述多个擦除命令中的每一个，执行所述存储器阵列的所述多个行中的第一量的所述位错误的所述读取及所述校正，所述方法进一步包括：

在接收所述第一多个擦除命令之后，从所述主机装置接收第二多个擦除命令；及

至少部分地基于执行与所述存储器阵列的所述条件相关联的所述动作而执行第二擦除操作，包括读取存储在所述存储器阵列的所述多个行中的每个行中的所述数据及所述错误校正信息，及至少部分地基于所述错误校正信息校正每个行的所述数据中的位错误，其中执行所述第二擦除操作包括针对所述第二多个擦除命令中的每一个，执行所述存储器阵列的所述多个行的第二量的所述位错误的所述读取及所述校正，并且其中所述多个行的所述第二量大于所述多个行的所述第一量。

16.根据权利要求1所述的方法，其进一步包括：

从所述主机装置接收用于存取所述存储器阵列的一组命令；及

执行由用于存取所述存储器阵列的所述一组命令指示的操作，其中执行所述擦除操作至少部分地基于执行所述操作。

17.根据权利要求1所述的方法，其中所述存储器阵列的所述条件指示存储在所述存储器阵列处的数据的完整性。

18.一种方法，其包括：

在存储器装置处执行第一组擦除操作，包括根据与存储器阵列的第一条件相关联的用于擦除所述存储器阵列的第一速率检测所述存储器装置的所述存储器阵列中的位错误；

确定在所述第一组擦除操作中的每个擦除操作期间检测到的所述位错误的量；

至少部分地基于检测到的所述位错误的所述量中的一或多个而确定与用于擦除所述存储器阵列的第二速率相关联的所述存储器阵列的第二条件；及

执行第二组擦除操作，包括根据用于擦除所述存储器阵列的所述第二速率检测所述存储器阵列中的位错误。

19.根据权利要求18所述的方法，其进一步包括：

将所述存储器阵列的所述第二条件的指示符传输到主机装置。

20.根据权利要求18所述的方法，其进一步包括：

根据用于擦除所述存储器阵列的所述第一速率从主机装置接收第一多个擦除命令，其中根据所述第一速率执行所述第一组擦除操作至少部分地基于所述接收所述第一多个擦除命令；及

根据用于擦除所述存储器阵列的所述第二速率从所述主机装置接收第二多个擦除命令，其中根据所述第二速率执行所述第二组擦除操作至少部分地基于接收所述第二多个擦除命令。

21.根据权利要求18所述的方法，其进一步包括：

在执行所述第一组擦除操作之前接收用于执行擦除操作的配置，所述配置指示用于擦除所述存储器阵列的所述第一速率；及

至少部分地基于确定所述存储器阵列的所述第二条件而确定用于擦除所述存储器阵列的所述第二速率，其中执行所述第二组擦除操作至少部分地基于确定用于擦除所述存储器阵列的所述第二速率。

22.根据权利要求18所述的方法，其中：

所述存储器阵列的所述第二条件对应于与所述存储器阵列的所述第一条件相比存储在所述存储器阵列处的数据的较低完整性；及

用于擦除所述存储器阵列的所述第二速率大于用于擦除所述存储器阵列的所述第一速率。

23.根据权利要求18所述的方法，其进一步包括：

将在所述第一组擦除操作中的一个期间检测到的所述位错误的所述量与一或多个阈值相比较，其中确定所述存储器阵列的所述第二条件至少部分地基于所述比较。

24.根据权利要求18所述的方法，其进一步包括：

确定在所述第一组擦除操作的第一擦除操作及第二擦除操作期间检测到的所述位错误的相应量之间的差，其中确定所述存储器阵列的所述第二条件至少部分地基于所述差。

25.根据权利要求18所述的方法，其进一步包括：

确定在所述第一组擦除操作的第一子集期间检测到的所述位错误的相应量之间的第一差；

确定在所述第一组擦除操作的第二子集期间检测到的所述位错误的相应量之间的第二差，所述第一组擦除操作包含在所述第一组擦除操作的所述第一子集之后执行的至少一个擦除操作；及

确定所述第一差与所述第二差之间的变化，其中确定所述存储器阵列的所述第二条件至少部分地基于所述变化。

26.根据权利要求18所述的方法，其进一步包括：

从主机装置接收多个擦除命令，每个擦除命令对应于存储在所述存储器阵列中的数据的部分；

针对所述数据部分中的每一个，从所述存储器阵列读取第一数据及错误校正信息；

针对所述数据部分中的所述每一个，对从所述存储器阵列读取的所述第一数据执行错误校正操作以生成第二数据，其中执行所述错误校正操作至少部分地基于所述错误校正信息；及

针对所述数据部分中的所述每一个，将所述第二数据写入到所述存储器阵列，其中执行所述第一组擦除操作中的每一个至少部分地基于所述写入。

27.一种设备，其包括：

存储器单元阵列；及

电路系统，其与所述存储器单元阵列耦合且可用于使所述设备：

执行擦除操作，包括读取存储在所述存储器单元阵列的多个行中的每个行中的数据及错误校正信息，及至少部分地基于所述错误校正信息检测每个行的所述数据中的位错误；

在所述擦除操作期间监视针对所述擦除操作的所述多个行检测到的所述位错误；

至少部分地基于所述监视确定在所述擦除操作期间检测到的所述位错误的量；

至少部分地基于检测到的所述位错误的所述量确定所述存储器单元阵列的条件；及

由所述设备执行与所述存储器阵列的所述条件相关联的动作。

28.根据权利要求27所述的设备，其中所述电路系统进一步可用于使所述设备至少部分地基于执行与所述存储器阵列的所述条件相关联的所述动作而将所述存储器单元阵列的所述条件的指示符传输到主机装置。

29.根据权利要求28所述的设备，其中所述电路系统进一步可用于使所述设备：

根据用于擦除所述存储器单元阵列的第一速率从所述主机装置接收第一多个擦除命令，其中执行所述擦除操作至少部分地基于接收所述第一多个擦除命令；及

在将所述存储器单元阵列的所述条件的所述指示符传输到所述主机装置之后，根据大于所述第一速率的用于擦除所述存储器单元阵列的第二速率从所述主机装置接收第二多个擦除命令。

30.根据权利要求27所述的设备，其中所述电路系统进一步可用于使所述设备：

从主机装置接收第一多个擦除命令，其中执行所述擦除操作包括针对所述第一多个擦除命令中的每一个，执行所述存储器单元阵列的所述多个行的第一量的所述位错误的所述读取及所述检测；

在接收所述第一多个擦除命令之后，从所述主机装置接收第二多个擦除命令；及

至少部分地基于执行与所述存储器阵列的所述条件相关联的所述动作而执行第二擦除操作，包括读取存储在所述存储器单元阵列的所述多个行中的每个行中的所述数据及所述错误校正信息，及至少部分地基于所述错误校正信息侦测每个行的所述数据中的位错误，其中执行所述第二擦除操作包括针对所述第二多个擦除命令中的每一个，执行所述存储器单元阵列的所述多个行的第二量的所述位错误的所述读取及所述检测，并且其中所述多个行的所述第二量大于所述多个行的所述第一量。

31.根据权利要求27所述的设备，其中所述电路系统进一步可用于使所述设备：

将检测到的所述位错误的所述量与一或多个阈值相比较，其中确定所述存储器单元阵列的所述条件至少部分地基于所述比较。

Images